JP3473713B2 - Blanking pulse generation circuit - Google Patents
Blanking pulse generation circuitInfo
- Publication number
- JP3473713B2 JP3473713B2 JP20721894A JP20721894A JP3473713B2 JP 3473713 B2 JP3473713 B2 JP 3473713B2 JP 20721894 A JP20721894 A JP 20721894A JP 20721894 A JP20721894 A JP 20721894A JP 3473713 B2 JP3473713 B2 JP 3473713B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- error amplifier
- vertical
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Details Of Television Scanning (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、テレビジョン受像機や
モニター受像機において、電子銃より発した電子ビーム
がＣＲＴ内部のコーン部に当たり反射してＣＲＴを光ら
せる現象(以下、ハレーションと称す)を防止するときに
適用して好適なブランキングパルス作成回路に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a television receiver or a monitor receiver in which a phenomenon in which an electron beam emitted from an electron gun hits a cone portion inside a CRT and is reflected to illuminate the CRT (hereinafter referred to as halation). The present invention relates to a blanking pulse generation circuit suitable for application when preventing.
【０００２】[0002]
【従来の技術】図４は従来のテレビジョン受像機および
モニター受像機におけるブランキングパルス作成回路の
一例を示す。図４において、25は垂直発振回路(ＩＣ)、
26は非反転誤差増幅器、27は反転誤差増幅器、28，29は
基準電圧、30はＯＲ回路である。2. Description of the Related Art FIG. 4 shows an example of a blanking pulse generating circuit in a conventional television receiver and monitor receiver. In FIG. 4, 25 is a vertical oscillation circuit (IC),
26 is a non-inverting error amplifier, 27 is an inverting error amplifier, 28 and 29 are reference voltages, and 30 is an OR circuit.
【０００３】以上のように構成されたブランキングパル
ス作成回路の動作について、図５に示す図４の各部の動
作波形図を用いて説明する。垂直発振回路(ＩＣ)25から
抽出した垂直偏向鋸歯状波電圧(図５(1))を反転誤差増
幅器27の負側および非反転誤差増幅器26の正側に入力す
る。反転誤差増幅器27の正側は基準電圧29、非反転誤差
増幅器26の負側は基準電圧28が入力されている。なお、
基準電圧28は基準電圧29よりも高い電圧である。この２
つの誤差増幅器26および27に入力する垂直偏向鋸歯状波
電圧により得られる各出力パルス(図５(2)，(3))をそれ
ぞれＯＲ回路30に入力し、たし合わせることで、図５
(4)のブランキングパルスを得る。そのブランキングパ
ルスを用いて、そのパルスの期間にブランキングをか
け、ハレーションが起こることを防いでいる。The operation of the blanking pulse generating circuit configured as described above will be described with reference to the operation waveform chart of each part of FIG. 4 shown in FIG. The vertical deflection sawtooth wave voltage (FIG. 5 (1)) extracted from the vertical oscillation circuit (IC) 25 is input to the negative side of the inverting error amplifier 27 and the positive side of the non-inverting error amplifier 26. The reference voltage 29 is input to the positive side of the inverting error amplifier 27, and the reference voltage 28 is input to the negative side of the non-inverting error amplifier 26. In addition,
The reference voltage 28 is higher than the reference voltage 29. This 2
The output pulses (FIGS. 5 (2) and (3)) obtained by the vertical deflection sawtooth wave voltage input to the two error amplifiers 26 and 27 are input to the OR circuit 30 and are added together, so that
Obtain the blanking pulse in (4). The blanking pulse is used to blank the period of the pulse to prevent halation from occurring.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、上記の
ように２つの誤差増幅器の出力パルスをたし合わせるＯ
Ｒ回路のみでは、図５(4)の31aに示すようにブランキン
グパルス31が途切れるため、その途切れの度合によりハ
レーションが起きるという問題点を有していた。However, as described above, the output pulses of the two error amplifiers are added together.
The R circuit alone has a problem that the blanking pulse 31 is interrupted as indicated by 31a in FIG. 5 (4), so that halation occurs depending on the degree of the interrupt.
【０００５】本発明は上記問題点に鑑み、途切れのない
ブランキングパルスを作り出し、ハレーションを防止す
るブランキングパルス作成回路の提供を目的とするもの
である。In view of the above problems, it is an object of the present invention to provide a blanking pulse generating circuit which generates a blanking pulse without interruption and prevents halation.
【０００６】[0006]
【課題を解決するための手段】本発明は上記目的を達成
するため、請求項１記載のブランキングパルス作成回路
は、テレビジョン受像機，モニター受像機における垂直
発振回路からの垂直偏向鋸歯状波電圧を入力とする第１
の反転誤差増幅器と、前記垂直偏向鋸歯状波電圧を入力
とする前記第１の反転誤差増幅器の基準電圧より高い基
準電圧を有する第２の反転誤差増幅器と、前記第１，第
２の反転誤差増幅器の各出力パルスを微分回路を通した
後、負電圧を削除して入力されるセット端子，リセット
端子を有しブランキングパルスを作成するフリップフロ
ップ回路とからなる。 In order to achieve the above object, the present invention provides a blanking pulse generating circuit according to claim 1, wherein a vertical deflection sawtooth wave from a vertical oscillation circuit in a television receiver or a monitor receiver. First with voltage input
Inverting error amplifier, a second inverting error amplifier having a reference voltage higher than the reference voltage of the first inverting error amplifier which receives the vertical deflection sawtooth wave voltage, and the first and second inverting errors. after through the differentiation circuit of each output pulse of the amplifier set terminal inputted by removing the negative voltage, ing from the flip-flop circuit for generating a blanking pulse has a reset terminal.
【０００７】また、前記フリップフロップ回路で作成し
たブランキングパルスおよび垂直同期信号を入力するＡ
ＮＤ回路と、前記ＡＮＤ回路の出力と前記垂直同期信号
を比較して異なるか否かを出力する比較回路と、前記比
較回路の出力によりブランキングパルスを作成するフリ
ップフロップ回路の動作を制御するリセット回路とから
なることを特徴とする。[0007] In addition, A to enter the blanking pulse and the vertical synchronizing signal that you created in the previous Symbol flip-flop circuit
Control and ND circuit, an output and said comparing the vertical synchronizing signal you output or different or not the ratio較回path of the AND circuit, the operation of the flip-flop circuit for generating a blanking pulse from the output of the comparator circuit It characterized the <br/> of Turkey and a reset circuit for.
【０００８】また、請求項２記載のブランキングパルス
作成回路は、テレビジョン受像機，モニター受像機にお
ける垂直発振回路からの垂直偏向鋸歯状波電圧を入力と
し出力パルスを得る第１，第２の反転誤差増幅器および
非反転誤差増幅器と、垂直同期信号を入力として垂直周
波数を電圧に変換する垂直周波数電圧変換器と、前記垂
直周波数電圧変換器の電圧を入力とする可変定電流源回
路と、前記第１の反転誤差増幅器の出力パルスを入力と
し前記可変定電流源回路からの出力により出力パルス幅
を制御される単安定マルチバイブレータ(以下、モノマ
ルチと呼ぶ)回路と、前記第２の反転誤差増幅器、前記
モノマルチ回路および前記非反転誤差増幅器の各出力パ
ルスを合成しブランキングパルスを作成するＯＲ回路と
からなることを特徴とする。The blanking pulse generating circuit according to a second aspect of the present invention includes first and second blanking pulse generating circuits which receive a vertical deflection sawtooth wave voltage from a vertical oscillating circuit in a television receiver and a monitor receiver to obtain an output pulse. An inverting error amplifier and a non-inverting error amplifier, a vertical frequency voltage converter that receives a vertical synchronizing signal as an input and converts a vertical frequency into a voltage, a variable constant current source circuit that receives the voltage of the vertical frequency voltage converter as an input, A monostable multivibrator (hereinafter referred to as mono-multi) circuit whose input pulse is the output pulse of the first inversion error amplifier and whose output pulse width is controlled by the output from the variable constant current source circuit; and the second inversion error. amplification unit, characterized by comprising the oR circuit each output pulse of the multivibrator circuit and the non-inverting error amplifier to create a composite blanking pulse To.
【０００９】[0009]
【作用】本発明の請求項１の発明によれば、垂直偏向鋸
歯状波電圧の一方を第１の反転誤差増幅器に入力し、そ
の出力パルスを微分して、その後、負電圧を削除するこ
とにより、有効表示領域外の始まる点にパルスが発生す
る。また、垂直偏向鋸歯状波電圧を基準電圧が先の第１
の反転誤差増幅器より高い第２の反転誤差増幅器に入力
し、その出力パルスを微分して、その後、負電圧を削除
することにより、有効表示領域外の終わる点にパルスが
発生する。この２つのパルスを入力としてフリップフロ
ップ回路が動作すると、出力パルスは有効表示領域外期
間にパルスを発生する。According to the first aspect of the present invention, one of the vertical deflection sawtooth wave voltages is input to the first inverting error amplifier, its output pulse is differentiated, and then the negative voltage is deleted. As a result, a pulse is generated at the starting point outside the effective display area. In addition, the vertical deflection sawtooth wave voltage is compared with the first reference voltage first.
To a second inverting error amplifier higher than the inverting error amplifier, the output pulse is differentiated, and then the negative voltage is deleted, so that a pulse is generated at the end point outside the effective display area. When the flip-flop circuit operates with these two pulses as input, the output pulse generates a pulse in the period outside the effective display area.
【００１０】その出力パルスと垂直同期信号をＡＮＤ回
路に入力すると、出力は有効表示領域外期間にパルスを
発生した場合には、垂直同期信号と同じパルスが得ら
れ、有効表示領域期間にパルスを発生した場合にはパル
スを得ることはできない。したがって、パルスのない場
合には、フリップフロップ回路の動作をリセットする。
これらの動作により得られたフリップフロップ回路の出
力パルスをブランキングパルスとすることにより、有効
表示領域外期間にブランキングをかけ、ハレーションを
防止することができる。[0010] Upon receiving the output pulse and the vertical synchronizing signal of that to the AND circuit, when the output is generated a pulse effective display area outside period, the same pulse is obtained with a vertical sync signal, pulse effective display area period When the pulse is generated, the pulse cannot be obtained. Therefore, when there is no pulse, the operation of the flip-flop circuit is reset.
By using the output pulse of the flip-flop circuit obtained by these operations as the blanking pulse, it is possible to blank the period outside the effective display area and prevent halation.
【００１１】また、本発明の請求項２の発明によれば、
垂直偏向鋸歯状波電圧を非反転誤差増幅器に入力し、得
られた出力パルスと、第２の反転誤差増幅器に入力し得
られた出力パルスと、前記垂直偏向鋸歯状波電圧を第１
の反転誤差増幅器に入力し得られた出力パルスをトリガ
として、垂直周波数を電圧に変換し、その電圧により出
力パルス幅を制御されているモノマルチ回路の出力パル
スとを合成することによりブランキングパルスを作成す
る。Further, according to the invention of claim 2 of the present invention,
The vertical deflection sawtooth wave voltage is input to the non-inverting error amplifier, the output pulse obtained, the output pulse obtained to the second inversion error amplifier, and the vertical deflection sawtooth wave voltage are input to the first
Inverting an output pulse which is obtained by the input to the error amplifier as a trigger, blanking pulse by converting the vertical frequency to voltage, it combines the output pulse of the monostable multivibrator circuit which is controlled the output pulse width by the voltage To create.
【００１２】すなわち、非反転誤差増幅器と、第１，第
２の反転誤差増幅器により得られた各出力パルスにより
有効表示領域外期間の始めの領域と終わりの領域にブラ
ンキングをかけることができ、モノマルチ回路の水平周
波数に応じた出力パルスにより、各誤差増幅器の出力パ
ルスではブランキングをかけることのできなかった有効
表示領域外期間の中間領域期間にブランキングをかける
ことができるため、ハレーションを防止することができ
る。That is, the output pulse obtained by the non-inverting error amplifier and the first and second inverting error amplifiers can blank the beginning region and the ending region of the period outside the effective display region, With the output pulse according to the horizontal frequency of the mono-multi circuit, blanking can be performed in the intermediate area period of the period outside the effective display area, which could not be blanked by the output pulse of each error amplifier. Can be prevented.
【００１３】[0013]
【実施例】以下に、本発明の各実施例のブランキングパ
ルス作成回路について図面を参照しながら説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The blanking pulse generating circuit of each embodiment of the present invention will be described below with reference to the drawings.
【００１４】図１は本発明の第１の実施例におけるブラ
ンキングパルス作成回路およびパルス作成誤動作防止回
路の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of a blanking pulse generating circuit and a pulse generating malfunction preventing circuit in a first embodiment of the present invention.
【００１５】図１において、ブランキングパルス作成回
路を構成する１は図２(2)に示す垂直偏向鋸歯状波電圧
を発生する垂直発振回路(ＩＣ)、２は第１の反転誤差増
幅器、３は基準電圧、４は微分回路、５はダイオード、
６はフリップフロップ回路であり、セット(SET)端子，
リセット(RESET)端子を有する。また、７は第２の反転
誤差増幅器、８は基準電圧で、前記基準電圧３より高く
設定されている。９は微分回路、10はダイオードであ
る。In FIG. 1, a blanking pulse generating circuit includes a vertical oscillation circuit (IC) 1 for generating a vertical deflection sawtooth wave voltage shown in FIG. 2 (2), a second inverting error amplifier 3 and Is a reference voltage, 4 is a differentiating circuit, 5 is a diode,
6 is a flip-flop circuit, which has a SET terminal,
It has a reset terminal. Further, 7 is a second inverting error amplifier, and 8 is a reference voltage, which is set higher than the reference voltage 3. Reference numeral 9 is a differentiating circuit, and 10 is a diode.
【００１６】また、パルス作成誤動作防止回路を構成す
る11はＡＮＤ回路、12は比較回路、13はリセット回路で
あり、前記フリップフロップ回路６のクリア(CLEAR)端
子に接続される。Further, 11 is an AND circuit, 12 is a comparison circuit, and 13 is a reset circuit constituting the pulse generation malfunction prevention circuit, which are connected to the CLEAR terminal of the flip-flop circuit 6.
【００１７】次に上記構成の本実施例の動作について、
図２に示す図１の各部の動作波形図を用いて説明する。Next, regarding the operation of the present embodiment having the above-mentioned configuration,
This will be described with reference to the operation waveform charts of the respective parts of FIG. 1 shown in FIG.
【００１８】図１に示す垂直発振回路１により得られた
垂直偏向鋸歯状波電圧(図２(2))のうち、一方は第１の
反転誤差増幅器２に入力し、その出力パルスを微分回路
４に通す。その出力端とアース間にダイオード５が接続
されており、負電圧を削除してから、図２(3)に示す入
力トリガをフリップフロップ回路６のSET端子に入力す
る。このパルスは、有効表示領域外の始まる点に発生し
ている。Of the vertical deflection sawtooth wave voltage (FIG. 2 (2)) obtained by the vertical oscillation circuit 1 shown in FIG. 1, one is input to the first inverting error amplifier 2 and its output pulse is differentiated. Pass through 4. The diode 5 is connected between the output terminal and the ground, and after removing the negative voltage, the input trigger shown in FIG. 2 (3) is input to the SET terminal of the flip-flop circuit 6. This pulse occurs at a starting point outside the effective display area.
【００１９】前記垂直偏向鋸歯状波電圧のもう一方は、
先の第１の反転誤差増幅器２の基準電圧３より高い基準
電圧８を入力とする第２の反転誤差増幅器７を通し、そ
の微分回路９を通す。その出力端とアース間にダイオー
ド10が接続されており、負電圧を削除してから、図２
(4)に示す入力トリガをフリップフロップ回路６のRESET
端子に入力する。このパルスは、有効表示領域外の終わ
りの点に発生している。この２つのパルスにより、フリ
ップフロップ回路６は動作しパルスを発生する。このパ
ルスをブランキングパルスとする。The other of the vertical deflection sawtooth voltage is
It is passed through the second inverting error amplifier 7 which receives the reference voltage 8 higher than the reference voltage 3 of the first inverting error amplifier 2 and the differentiating circuit 9 thereof. The diode 10 is connected between the output terminal and the ground, and after removing the negative voltage,
The input trigger shown in (4) is reset by the flip-flop circuit 6.
Input to the terminal. This pulse occurs at the end point outside the effective display area. The flip-flop circuit 6 operates by these two pulses to generate a pulse. This pulse is a blanking pulse.
【００２０】すなわち、フリップフロップ回路６が正常
動作時は図２(5)に示すブランキングパルスが出力され
るが、誤動作時は図２(6)に示すブランキングパルスが
出力される。この誤動作防止を次に説明する。That is, when the flip-flop circuit 6 operates normally, the blanking pulse shown in FIG. 2 (5) is output, but when it malfunctions, the blanking pulse shown in FIG. 2 (6) is output. This malfunction prevention will be described below.
【００２１】仮に、第１の反転誤差増幅器２の出力パル
スを微分したパルスによりフリップフロップ回路６がパ
ルスを発生し始めたとすると、その出力パルスは図２
(5)に示すように、フリップフロップ回路６の正常動作
時における有効表示領域外期間にパルスを発生する。こ
の出力パルスと垂直同期信号(図２(1))をＡＮＤ回路11
に入力し、かけあわせ、比較回路12にて垂直同期信号と
比較する。比較した結果、２つの入力は同一のものと判
断するから、フリップフロップ回路６の動作をリセット
するリセット回路13は動作しない。したがって、フリッ
プフロップ回路６の出力パルスにより有効表示領域外期
間にブランキングをかけることができる。If the flip-flop circuit 6 starts to generate a pulse by the pulse obtained by differentiating the output pulse of the first inverting error amplifier 2, the output pulse is as shown in FIG.
As shown in (5), a pulse is generated in the period outside the effective display area during normal operation of the flip-flop circuit 6. This output pulse and the vertical synchronizing signal (FIG. 2 (1)) are combined with the AND circuit 11
To the vertical synchronization signal in the comparison circuit 12. As a result of the comparison, it is determined that the two inputs are the same, so the reset circuit 13 that resets the operation of the flip-flop circuit 6 does not operate. Therefore, the output pulse of the flip-flop circuit 6 can blank the period outside the effective display area.
【００２２】仮に、第２の反転誤差増幅器７の出力パル
スを微分したパルスによりフリップフロップ回路６がパ
ルスを発生し始めたとすると、その出力パルスは図２
(6)に示すように、フリップフロップ回路６の誤動作に
より有効表示領域期間にパルスが発生する。この出力パ
ルスと垂直同期信号をＡＮＤ回路11に入力し、かけあわ
せると、出力は０Ｖ一定となり比較回路12にて垂直同期
信号と比較しても異なったものと判断するから、リセッ
ト回路13が動作してフリップフロップ回路６の動作をリ
セットし、有効表示領域外期間パルスが発生するように
する。If the flip-flop circuit 6 starts to generate a pulse by a pulse obtained by differentiating the output pulse of the second inverting error amplifier 7, the output pulse is as shown in FIG.
As shown in (6), a pulse is generated in the effective display area period due to the malfunction of the flip-flop circuit 6. When this output pulse and the vertical synchronizing signal are input to the AND circuit 11 and crossed, the output becomes constant at 0 V, and the comparing circuit 12 determines that they are different even when compared with the vertical synchronizing signal, so the reset circuit 13 operates. Then, the operation of the flip-flop circuit 6 is reset so that the pulse is generated during the period outside the effective display area.
【００２３】図３は本発明の第２の実施例におけるブラ
ンキングパルス作成回路の構成を示すブロック図であ
る。図３において、14は図２(1)に示す垂直同期信号を
入力とし垂直周波数を電圧に変換する垂直周波数−電圧
変換器、15は可変定電流源回路、16は図２(2)に示す垂
直偏向鋸歯状波電圧を発生する垂直発振回路(ＩＣ)、17
は第１の反転誤差増幅器、18は基準電圧、19は非反転誤
差増幅器、20は基準電圧、21は第２の反転誤差増幅器、
22は基準電圧、23はモノマルチ回路、24はＯＲ回路であ
る。FIG. 3 is a block diagram showing the configuration of a blanking pulse generating circuit according to the second embodiment of the present invention. In FIG. 3, 14 is a vertical frequency-voltage converter that receives the vertical synchronizing signal shown in FIG. 2 (1) and converts the vertical frequency into a voltage, 15 is a variable constant current source circuit, and 16 is shown in FIG. 2 (2). Vertical oscillation circuit (IC) for generating vertical deflection sawtooth wave voltage, 17
Is a first inverting error amplifier, 18 is a reference voltage, 19 is a non-inverting error amplifier, 20 is a reference voltage, 21 is a second inverting error amplifier,
Reference numeral 22 is a reference voltage, 23 is a mono-multi circuit, and 24 is an OR circuit.
【００２４】以上のように構成された本実施例の動作を
説明する。垂直発振回路16からの垂直偏向鋸歯状波電圧
(図２(2))を第１，第２の反転誤差増幅器17，21および
非反転誤差増幅器19に入力する。このとき、非反転誤差
増幅器19には、＋側に入力し、基準電圧20より電圧が高
いときにパルスを発生するようにする。第２の反転誤差
増幅器21には、−側に入力し、基準電圧22より電圧が低
いときにパルスを発生するようにする。The operation of this embodiment configured as described above will be described. Vertically polarized sawtooth wave voltage from the vertical oscillator circuit 16.
(FIG. 2 (2)) is input to the first and second inverting error amplifiers 17 and 21 and the non-inverting error amplifier 19. At this time, the non-inverting error amplifier 19 is input to the + side so that a pulse is generated when the voltage is higher than the reference voltage 20. The second inverting error amplifier 21 is input to the negative side so that a pulse is generated when the voltage is lower than the reference voltage 22.
【００２５】各基準電圧20，22は、垂直偏向鋸歯状波電
圧上の有効表示領域外の終わりの点と始まりの点の電圧
にする。また、第１の反転誤差増幅器17には、垂直偏向
鋸歯状波電圧を−側に入力し、＋側には基準電圧22未満
の電圧を基準電圧18として入力しておく。The reference voltages 20 and 22 are voltages at the end point and the start point outside the effective display area on the vertical deflection sawtooth wave voltage. Further, to the first inversion error amplifier 17, the vertical deflection sawtooth wave voltage is input to the − side, and the voltage less than the reference voltage 22 is input to the + side as the reference voltage 18.
【００２６】第１の反転誤差増幅器17の出力パルスをモ
ノマルチ回路23に入力する。モノマルチ回路23は、入力
トリガの立ち上がりでパルスを発生し、またその出力パ
ルスは垂直同期信号の周波数を電圧に変換する垂直周波
数−電圧変換器14に入力することにより得られた電圧を
可変定電流源回路15に加え、モノマルチ回路23に接続し
ているコンデンサ31に流す電流量を制御することにより
垂直周波数に応じた幅を有している。The output pulse of the first inverting error amplifier 17 is input to the mono-multi circuit 23. The mono-multi circuit 23 generates a pulse at the rising edge of the input trigger, and the output pulse is input to a vertical frequency-voltage converter 14 that converts the frequency of the vertical synchronizing signal into a voltage, and the obtained voltage is variable and constant. In addition to the current source circuit 15, by controlling the amount of current flowing through the capacitor 31 connected to the mono-multi circuit 23, it has a width according to the vertical frequency.
【００２７】非反転誤差増幅器19，第２の反転誤差増幅
器21、およびモノマルチ回路23の各出力パルスをＯＲ回
路24に入力し合成することによりパルスを作成し、これ
をブランキングパルスとすると、有効表示領域外期間は
全てブランキングをかけることができる。When the output pulses of the non-inverting error amplifier 19, the second inverting error amplifier 21, and the mono-multi circuit 23 are input to the OR circuit 24 and synthesized to create a pulse, which is used as a blanking pulse, Blanking can be applied to all periods outside the effective display area.
【００２８】[0028]
【発明の効果】以上説明したように、本発明の請求項１
記載のブランキングパルス作成回路は、有効表示領域外
期間途中途切れのないブランキングパルスが作成でき、
ハレーションを防止するのに有効である。As described in the foregoing, the first aspect of the present invention
Serial mounting blanking pulse forming circuits of, can create no blanking pulse seamless middle of the effective display area outside the period,
It is effective in preventing halation.
【００２９】また、本発明の請求項２記載のブランキン
グパルス作成回路は、垂直周波数が変化しても、有効表
示領域外期間は全てブランキングをかけることのできる
パルスを作り出すことができ、ハレーションを防ぐこと
ができる。Further, the blanking pulse generating circuit according to claim 2 of the present invention can generate a pulse which can be blanked during the period outside the effective display area even if the vertical frequency changes, so that the halation is generated. Can be prevented.
【図１】本発明の第１の実施例におけるブランキングパ
ルス作成回路およびパルス作成誤動作防止回路の構成を
示すブロック図である。FIG. 1 is a block diagram showing a configuration of a blanking pulse generation circuit and a pulse generation malfunction prevention circuit according to a first embodiment of the present invention.
【図２】図１の各部の動作を説明する波形図である。FIG. 2 is a waveform diagram illustrating the operation of each unit in FIG.
【図３】本発明の第２の実施例におけるブランキングパ
ルス作成回路の構成を示すブロック図である。FIG. 3 is a block diagram showing a configuration of a blanking pulse generation circuit according to a second embodiment of the present invention.
【図４】従来のブランキングパルス作成回路の一例を示
すブロック図である。FIG. 4 is a block diagram showing an example of a conventional blanking pulse generation circuit.
【図５】図４の各部の動作を説明する波形図である。FIG. 5 is a waveform diagram illustrating the operation of each unit in FIG.
１，16…垂直発振回路(ＩＣ)、 ２，17…第１の反転誤
差増幅器、 ３，８，18，20，22…基準電圧、 ４，９
…微分回路、 ５，10…ダイオード、 ６…フリップフ
ロップ回路、 ７，21…第２の反転誤差増幅器、 11…
ＡＮＤ回路、 12…比較回路、 13…リセット回路、
14…垂直周波数−電圧変換器、 15…可変定電流源回
路、 19…非反転誤差増幅器、 20…ＯＲ回路、 31…
コンデンサ。1, 16 ... Vertical oscillation circuit (IC), 2, 17 ... First inversion error amplifier, 3, 8, 18, 20, 22 ... Reference voltage, 4, 9
... differential circuit, 5,10 ... diode, 6 ... flip-flop circuit, 7,21 ... second inverting error amplifier, 11 ...
AND circuit, 12 ... Comparison circuit, 13 ... Reset circuit,
14 ... Vertical frequency-voltage converter, 15 ... Variable constant current source circuit, 19 ... Non-inverting error amplifier, 20 ... OR circuit, 31 ...
Capacitors.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−22164（ＪＰ，Ａ) 特開 平５−328165（ＪＰ，Ａ) 特開 平５−316381（ＪＰ，Ａ) 特開 平６−22165（ＪＰ，Ａ) 特開 平６−164967（ＪＰ，Ａ) 特開 平６−178143（ＪＰ，Ａ) 特開 昭57−65067（ＪＰ，Ａ) 特開 平４−48875（ＪＰ，Ａ) 特開 平３−240371（ＪＰ，Ａ) 特開 平５−95493（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 3/24 ─────────────────────────────────────────────────── --- Continuation of the front page (56) Reference JP-A-6-22164 (JP, A) JP-A-5-328165 (JP, A) JP-A-5-316381 (JP, A) JP-A-6- 22165 (JP, A) JP 6-164967 (JP, A) JP 6-178143 (JP, A) JP 57-65067 (JP, A) JP 4-48875 (JP, A) JP-A-3-240371 (JP, A) JP-A-5-95493 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H04N 3/24
Claims (2)
おける垂直発振回路からの垂直偏向鋸歯状波電圧を入力
とする第１の反転誤差増幅器と、前記垂直偏向鋸歯状波
電圧を入力とする前記第１の反転誤差増幅器の基準電圧
より高い基準電圧を有する第２の反転誤差増幅器と、前
記第１，第２の反転誤差増幅器の各出力パルスを微分回
路を通した後、負電圧を削除して入力されるセット端
子，リセット端子を有しブランキングパルスを作成する
フリップフロップ回路と、前記フリップフロップ回路で
作成したブランキングパルスおよび垂直同期信号を入力
するＡＮＤ回路と、前記ＡＮＤ回路の出力と前記垂直同
期信号を比較して異なるか否かを出力する比較回路と、
前記比較回路の出力によりブランキングパルスを作成す
るフリップフロップ回路の動作を制御するリセット回路
とからなることを特徴とするブランキングパルス作成回
路。1. A first inverting error amplifier which receives a vertical deflection sawtooth wave voltage from a vertical oscillation circuit in a television receiver and a monitor receiver, and a first inverting error amplifier which receives the vertical deflection sawtooth wave voltage. The second inverting error amplifier having a reference voltage higher than the reference voltage of the first inverting error amplifier and the respective output pulses of the first and second inverting error amplifiers are passed through a differentiating circuit, and then the negative voltage is removed. set terminal inputted, a flip-flop circuit for generating a blanking pulse has a reset terminal, in the flip-flop circuit
Input the created blanking pulse and vertical sync signal
AND circuit, and the output of the AND circuit and the vertical
A comparison circuit that compares the period signals and outputs whether they are different,
A blanking pulse is created by the output of the comparison circuit.
Reset circuit that controls the operation of the flip-flop circuit
Blanking pulse generating circuit, characterized by comprising a.
おける垂直発振回路からの垂直偏向鋸歯状波電圧を入力
とし出力パルスを得る第１，第２の反転誤差増幅器およ
び非反転誤差増幅器と、垂直同期信号を入力として垂直
周波数を電圧に変換する垂直周波数電圧変換器と、前記
垂直周波数電圧変換器の電圧を入力とする可変定電流源
回路と、前記第１の反転誤差増幅器の出力パルスを入力
とし前記可変定電流源回路からの出力により出力パルス
幅を制御されるモノマルチ回路と、前記第２の反転誤差
増幅器、前記モノマルチ回路および前記非反転誤差増幅
器の各出力パルスを合成しブランキングパルスを作成す
るＯＲ回路とからなることを特徴とするブランキングパ
ルス作成回路。2. A television receiver and a monitor receiver
Input vertical deflection sawtooth wave voltage from vertical oscillation circuit in
And the first and second inverting error amplifiers for obtaining the output pulse and
And non-inverting error amplifier and vertical sync signal as input
A vertical frequency voltage converter for converting frequency to voltage;
Variable constant current source with input voltage of vertical frequency voltage converter
Input the output pulse of the circuit and the first inverting error amplifier
Output pulse from the output from the variable constant current source circuit
A width-controlled mono-multi circuit and the second inversion error
Amplifier, mono-multi circuit and non-inverting error amplification
Create a blanking pulse by combining the output pulses of the detector
OR circuit and Rukoto characteristics and be Lube Index pulse forming circuit from that.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20721894A JP3473713B2 (en) | 1994-08-31 | 1994-08-31 | Blanking pulse generation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20721894A JP3473713B2 (en) | 1994-08-31 | 1994-08-31 | Blanking pulse generation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0879553A JPH0879553A (en) | 1996-03-22 |
| JP3473713B2 true JP3473713B2 (en) | 2003-12-08 |
Family
ID=16536207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20721894A Expired - Fee Related JP3473713B2 (en) | 1994-08-31 | 1994-08-31 | Blanking pulse generation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3473713B2 (en) |
-
1994
- 1994-08-31 JP JP20721894A patent/JP3473713B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0879553A (en) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6014177A (en) | Video display apparatus having phase-locked loop used for synchronizing a horizontal scan frequency with a synchronizing input signal frequency | |
| JPS59228695A (en) | Synchronous switching power source | |
| JPH06217236A (en) | Display device | |
| JP3473713B2 (en) | Blanking pulse generation circuit | |
| JP2714112B2 (en) | Television receiver | |
| US6078151A (en) | Simple dynamic focus circuit having saw wave generating circuits | |
| US4145706A (en) | Video display | |
| JP2591762B2 (en) | Parabolic periodic signal generation circuit | |
| US4345246A (en) | Synchronization device for a character-generating circuit and a vertical scanning circuit and television receiver comprising such a device | |
| JP3369171B2 (en) | Circuit for generating dynamic focusing voltage in television equipment | |
| JPS62216588A (en) | Horizontal phase shifting circuit | |
| US4659968A (en) | Vertical deflection circuit | |
| US5923387A (en) | Picture display apparatus and method of generating a focusing voltage | |
| JPH0413885Y2 (en) | ||
| JP2794693B2 (en) | Horizontal deflection circuit | |
| EP1151602B1 (en) | Control of scanning velocity modulation at multiple scanning frequencies | |
| JPH067631Y2 (en) | Video signal processing circuit | |
| JPH06178143A (en) | Horizontal blanking signal generation circuit | |
| JP3446221B2 (en) | High voltage generation circuit | |
| JPS6041912B2 (en) | Sharpness improvement circuit | |
| JPH087542B2 (en) | Adaptive crosshatch signal generator | |
| JPH0686088A (en) | Crt display device | |
| JPH11220633A (en) | Crt display | |
| JPH02306290A (en) | Dynamic focus circuit | |
| JPH0638120A (en) | Video display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |