JP3472090B2 - 光ディスクへの記録方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、信号トラックの物
理的位置を指示する補助信号が信号トラックとは異なる
領域にプリフォーマットされた光ディスクに情報を記録
する技術に関し、特に信号トラック上の不連続記録位置
に情報を記録する光ディスク記録方法及び装置に関す
る。

【０００２】

【従来の技術】通常のコンパクトディスク（以下ＣＤと
言う）及びデジタルバーセタイルディスク(Digital Ve
rsatile Disc,以下“ＤＶＤ”と言う）のような光ディ
スクには情報が記録される信号トラックが螺旋形又は同
心円の形態に形成されている。又、光ディスクには信号
トラックがランダムにアクセスすることができるように
補助信号がプリフォーマットされていた。この補助信号
は、信号トラックを一定の大きさの単位格納領域に区分
し、これらの単位格納領域の物理的位置を指示する。

【０００３】補助信号は、ハードセクター方式とソフト
セクター方式の二つ方式で光ディスクにプリフォーマッ
トされている。前者のハードセクター方式によると、光
ディスクの信号トラックの一部領域にエンボスピット(E
mbossed Pit）を形成することによって補助信号が光デ
ィスクにプリフォーマットされるようになる。このよう
に、補助信号がプリフォーマットされた光ディスク(10)
には、図１に示したように同心円又は螺旋形の信号トラ
ック(12)が一定の長さのセクター(14)に区分される。こ
れらのセクター(14)の各々は、セクター識別信号部(16)
とメイン情報信号部(18)で構成される。セクター識別信
号部(16)は同期パターン、アドレスマーク、トラック番
号及びセクター番号を含み、隣接したセクターとの境界
部を指示すると共に、そのセクターの物理的位置を指示
する補助信号に使用される。メイン情報信号部(18)には
ユーザー情報が記録される。このような、ハードセクタ
ー方式の補助信号はユーザー情報が記録される信号トラ
ックの一部区間を占有するので光ディスクの記録容量を
少なくさせる。

【０００４】後者のソフトセクター方式の補助信号は、
光ディスクの信号トラックとは他の別の領域、ウォッブ
ル領域に配置することによって光ディスクの記録領域を
大きくすることができる。このソフトセクター方式に補
助信号がプリフォーマットされた光ディスクには、図２
に示すように光ディスクの中心から外周まで螺旋形又は
同心円の形態に形成された溝(22)（以下、溝のトラック
と言う）が一定サイクルで曲がっており、これらの溝の
トラック(22)間には、ランド(20)（以下、山のトラック
と言う）が配列されている。補助信号は、溝のトラック
(22)両側辺の曲がった部分（以下、“ウォッブル領域”
と言う）に補助信号がプリフォーマットされている。

【０００５】このような、ソフトセクター方式の補助信
号がプリフォーマットされた光ディスクの信号トラック
に記録されるユーザー情報ブロックは、ユーザーブロッ
ク識別部とユーザーブロック情報部で構成される。この
ユーザーブロック識別部は、ハードセクター方式の補助
信号と同じように同期パターン、アドレスマーク、トラ
ック番号及びブロック番号等を含む。このように構成さ
れたユーザーブロック識別部は再生の時、光ディスクの
信号トラックの物理的位置を指示するようになる。従っ
て、ソフトセクター方式の補助信号はユーザー情報を光
ディスクに記録する場合に主として使用する。

【０００６】又、補助信号はユーザー情報の伝送速度、
即ち記録速度及び再生速度を現すため一定のサイクルの
クロック信号に同期された形態で光ディスクにプリフォ
ーマットされる。これを言い替えれば、光ディスクにプ
リフォーマットされた補助信号には一定のサイクルのク
ロック信号が含まれている。ユーザーブロック識別部と
ハードセクター方式のセクター識別信号部に各々含まれ
たクロック信号は、ユーザー情報のビットと同じサイク
ルを有する反面、ソフトセクター方式の補助信号に含ま
れたクロック信号はユーザー情報のビットに比べて比較
的大きいサイクルを有する。即ち、ソフトセクター方式
の補助信号に含まれた基準クロック信号はユーザー情報
のビットに比べて低い周波数を有する。これによって、
ソフトセクター方式の補助信号がプリフォーマットされ
た光ディスクでは信号トラック上に記録されたクロック
信号の位相が急激に変化することができる。このように
クロック信号の位相が急激に変化するようになると、光
ディスク再生装置ではユーザー情報のビットと異なるサ
イクルを有するクロック信号が再生されるので信号トラ
ック上に記録されたユーザー情報ブロック等のうち、一
部のユーザー情報ブロックが正確に再生されないように
なる。このような現象は、ユーザー情報が時間的に不連
続に記録された光ディスクの信号トラック上の記録位置
（以下、“不連続記録位置”と言う）から発生し、か
つ、光ディスクの信号トラック上に記録する情報ファイ
ルの数が増加する程、一層ひっきりなしに発生する。即
ち、不連続記録位置は第１情報ファイルが信号トラック
のスタート位置から中間の任意の位置にわたって記録さ
れた次の任意の時間後に第２情報ファイルが任意の位置
から記録される場合と、情報が記録された信号トラック
の任意の位置に新しい情報が上書きされる場合に発生す
る。

【０００７】図３に示すように、光ディスクの信号トラ
ック(20又は22)の左側から任意の地点（ＤＣＰ）に至る
区間（Ｓ１）に第１ユーザー情報が記録され、次の任意
の期間が経過後、任意の地点（ＤＣＰ、即ち、不連続記
録位置）から右側方向に第２ユーザー情報が記録された
とすれば、信号トラック(20又は22)に記録された記録ク
ロックの位相は図４Ａのように不連続記録位置（ＤＣ
Ｐ）で急激に変化するようになる。これは光ディスクの
信号トラック(20又は22)に記録された記録クロックがソ
フトセクター方式の補助信号に含まれた基準クロック信
号に基づいて発生されるためである。この記録クロック
は光ディスク再生装置により図４Ｂのように不連続記録
位置（ＤＣＰ）から一定区間に当たる期間の間、大きい
サイクルを有するか又は図４Ｃのように不連続記録位置
（ＤＣＰ）から一定区間に当たる期間の間、小さいサイ
クルを有するように再生される。このように信号トラッ
ク(20又は22)上の不連続記録位置（ＤＣＰ）から一定区
間に記録された記録クロック信号が大きいか又は小さい
サイクルを有するように再生するのでその区間に記録さ
れたユーザー情報が正確に再生されないようになる。

【０００８】このような、光ディスクの信号トラック上
の不連続記録位置でのユーザー情報のエラーを防止する
ため、不連続記録位置に“可変周波数発振(Variable F
requency Oscilating、以下“ＶＦＯ”と言う）信号”
と言うクロック安定化情報を付加する方案が提案され
た。このクロック安定化情報は通常不連続記録位置から
一つのセクター区間にわたって記録されるので光ディス
クの信号トラックを不要に消耗する。これにより、クロ
ック安定化情報の付加方法は光ディスクの信号トラック
上の不連続記録位置の数が増加するにつれて光ディスク
の記録容量を著しく少なくさせる短所を有している。

【０００９】

【発明が解決しようとする課題】従って、本発明の目的
は、ユーザー情報が安定して再生されるようにすると共
に光ディスクの記録容量が大きくなるように光ディスク
の信号トラック上の不連続記録位置にユーザー情報を記
録することのできる光ディスク記録方法及び装置を提供
することにある。

【００１０】

【課題を解決するための手段】前記目的を達成するため
に、本発明による光ディスク記録方法は、信号トラック
を単位ブロックに区分する補助信号が信号トラックとは
別の領域にプリフォーマットされた光ディスクの信号ト
ラックの不連続記録位置と隣接した単位ブロックの一部
分にクロック安定化情報を記録する段階と、その単位ブ
ロックの残りの部分にユーザー情報を記録する段階を含
む。

【００１１】本発明による他の光ディスク記録方法は、
信号トラックを単位ブロックに区分する補助同期信号と
情報の伝送速度を指示する補助クロックとを含む補助信
号が信号トラックとは異なる別の領域にプリフォーマッ
トされた光ディスクから補助同期信号と補助クロックと
を検出する第１段階と、補助同期信号と補助クロックを
利用して信号トラック上の不連続記録位置と隣接した単
位ブロックの一部分にクロック安定化情報を記録する第
２段階と、補助同期信号と補助クロックを利用して不連
続記録位置と隣接した単位ブロックの残りの部分にユー
ザー情報を記録する第３段階を含む。

【００１２】本発明によるさらに他の光ディスク記録方
法は、信号トラックを単位ブロックに区分する補助同期
信号と情報の伝送速度を指示する補助クロックとを含む
補助信号が信号トラックとは異なる別の領域にプリフォ
ーマットされた光ディスクから補助同期信号と補助クロ
ックを検出する第１段階と、検出された補助クロックに
基づいて基準クロックを発生する第２段階と、検出され
た補助同期信号と基準クロックを利用して信号トラック
上の不連続記録位置と隣接した単位ブロックの一部分に
クロック安定化情報を記録する第３段階と、クロック安
定化情報と基準クロックを利用して不連続記録位置と隣
接した単位ブロックの残りの部分にユーザー情報を記録
する第４段階を含む。

【００１３】本発明によるさらに他の光ディスク記録方
法は、信号トラックを単位ブロックに区分する補助同期
信号と情報の伝送速度を指示する補助クロックを含む補
助信号が信号トラックとは異なる別の領域にプリフォー
マットされた光ディスクから補助クロックを検出する第
１段階と、検出された補助クロックに基づいて基準クロ
ックを発生する第２段階と、信号トラックに記録された
同期信号を再生する第３段階と、再生された同期信号と
基準クロックを利用して信号トラック上の不連続記録位
置と隣接した単位ブロックの一部分にクロック安定化情
報を記録する第４段階と、クロック安定化情報と基準ク
ロックを利用して不連続記録位置と隣接した単位ブロッ
クの残りの部分にユーザー情報を記録する第５段階を含
む。

【００１４】本発明によるさらに他の光ディスク記録方
法は、信号トラックを単位ブロックに区分する補助同期
信号と情報の伝送速度を指示する補助クロックとを含む
補助信号が信号トラックとは異なる別の領域にプリフォ
ーマットされた光ディスクから補助同期信号と補助クロ
ックを検出する第１段階と、検出された補助クロックに
基づいて基準クロックを発生する第２段階と、信号トラ
ックに記録された同期信号を再生する第３段階と、再生
された同期信号、補助同期信号及び基準クロックを利用
して信号トラック上の不連続記録位置と隣接した単位ブ
ロックの一部分にクロック安定化情報を記録する第４段
階と、クロック安定化情報と基準クロックを利用して不
連続記録位置と隣接した単位ブロックの残りの部分にユ
ーザー情報を記録する第５段階を含む。

【００１５】本発明によるさらに他の光ディスク記録方
法は、信号トラックを単位ブロックに区分する補助同期
信号と情報の伝送速度を指示する補助クロックとを含む
補助信号が信号トラックとは異なる別の領域にプリフォ
ーマットされた光ディスクから補助同期信号と補助クロ
ックを検出する第１段階と、検出された補助クロックに
基づいて基準クロックを発生する第２段階と、信号トラ
ックに記録された同期信号を再生する第３段階と、再生
された同期信号、補助同期信号及び基準クロックを利用
して信号トラック上の不連続記録位置と隣接した単位ブ
ロックの一部分にクロック安定化情報を記録する第４段
階と、クロック安定化情報により擬似同期信号を発生す
る第５段階と、擬似同期信号と基準クロックを利用して
不連続記録位置と隣接した単位ブロックの残りの部分に
ユーザー情報を記録する第５段階を含む。

【００１６】本発明によるさらに他の光ディスク記録方
法は、信号トラックを単位ブロックに区分する補助同期
信号と情報の伝送速度を指示する補助クロックとを含む
補助信号が信号トラックとは異なる別の領域にプリフォ
ーマットされた光ディスクから補助同期信号と補助クロ
ックを検出する第１段階と、検出された補助クロックに
基づいて基準クロックを発生する第２段階と、検出され
た補助同期信号に基づいて基準同期信号を発生する第３
段階と、信号トラックに記録された同期信号を再生する
第４段階と、再生された同期信号、補助同期信号及び基
準クロックを利用して信号トラック上の不連続記録位置
と隣接した単位ブロックの一部分にクロック安定化情報
を記録する第５段階と、クロック安定化情報により擬似
同期信号を発生する第６段階と、擬似同期信号と基準ク
ロックを利用して不連続記録位置と隣接した単位ブロッ
クの残りの部分にユーザー情報を記録する第７段階と、
基準同期信号及び基準クロックを利用して不連続記録位
置と隣接した単位ブロックに連結される少なくとも一つ
の後続単位ブロックにユーザー情報を記録する第８段階
を含む。

【００１７】本発明による光ディスク記録装置は、信号
トラックを単位ブロックに区分する補助信号が信号トラ
ックとは別の領域にプリフォーマットされた光ディスク
の信号トラック上の不連続記録位置と隣接した単位ブロ
ックの一部分にクロック安定化情報を記録する第１記録
手段と、その単位ブロックの残りの部分にユーザー情報
を記録する第２記録手段とを備える。

【００１８】本発明による他の光ディスク記録装置は、
信号トラックを単位ブロックに区分する補助同期信号と
情報の伝送速度を指示する補助クロックとを含む補助信
号が信号トラックとは異なる別の領域にプリフォーマッ
トされた光ディスクから補助同期信号と補助クロックと
を検出する補助信号検出手段と、補助信号検出手段から
の補助同期信号及び補助クロックを利用して信号トラッ
ク上の不連続記録位置と隣接した単位ブロックの一部分
にクロック安定化情報を記録する第１記録手段と、補助
信号検出手段からの補助同期信号及び補助クロックを利
用して不連続記録位置と隣接した単位ブロックの残りの
部分にユーザー情報を記録する第２記録手段とを備え
る。

【００１９】本発明によるさらに他の光ディスク記録装
置は、信号トラックを単位ブロックに区分する補助同期
信号と情報の伝送速度を指示する補助クロックとを含む
補助信号が信号トラックとは異なる別の領域にプリフォ
ーマットされた光ディスクから補助同期信号と補助クロ
ックを検出する補助信号検出手段と、補助信号検出手段
からの補助クロックに基づいて基準クロックを発生する
基準クロック発生手段と、補助信号検出手段からの補助
同期信号と基準クロック発生手段からの基準クロックと
を利用して信号トラック上の不連続記録位置と隣接した
単位ブロックの一部分にクロック安定化情報を記録する
第１記録手段と、第１記録手段からのクロック安定化情
報と基準クロック発生手段からの基準クロックを利用し
て不連続記録位置と隣接した単位ブロックの残りの部分
にユーザー情報を記録する第２記録手段を備える。

【００２０】本発明によるさらに他の光ディスク記録装
置は、信号トラックを単位ブロックに区分する補助同期
信号と情報の伝送速度を指示する補助クロックとを含む
補助信号が信号トラックとは異なる別の領域にプリフォ
ーマットされた光ディスクから補助クロックを検出する
補助信号検出手段と、補助信号検出手段からの補助クロ
ックに基づいて基準クロックを発生する基準クロック発
生手段と、信号トラックに記録された同期信号を再生す
る再生手段と、再生手段からの再生された同期信号と基
準クロック発生手段からの基準クロックを利用して信号
トラック上の不連続記録位置と隣接した単位ブロックの
一部分にクロック安定化情報を記録する第１記録手段
と、第１記録手段からのクロック安定化情報と基準クロ
ック発生手段からの基準クロックを利用して不連続記録
位置と隣接した単位ブロックの残りの部分にユーザー情
報を記録する第２記録手段を備える。

【００２１】本発明によるさらに他の光ディスク記録装
置は、信号トラックを単位ブロックに区分する補助同期
信号と情報の伝送速度を指示する補助クロックとを含む
補助信号が信号トラックとは異なる別の領域にプリフォ
ーマットされた光ディスクから補助同期信号と補助クロ
ックを検出する補助信号検出手段と、補助信号検出手段
からの補助クロックに基づいて基準クロックを発生する
基準クロック発生手段と、信号トラックに記録された同
期信号を再生する再生手段と、再生手段からの再生され
た同期信号、補助信号検出手段からの補助信号及び基準
クロック発生手段からの基準クロックを利用して信号ト
ラック上の不連続記録位置と隣接した単位ブロックの一
部分にクロック安定化情報を記録する第１記録手段と、
第１記録手段からのクロック安定化情報と基準クロック
発生手段からの基準クロックを利用して不連続記録位置
と隣接した単位ブロックの残りの部分にユーザー情報を
記録する第２記録手段を備える。

【００２２】本発明によるさらに他の光ディスク記録装
置は、信号トラックを単位ブロックに区分する補助同期
信号と情報の伝送速度を指示する補助クロックとを含む
補助信号が信号トラックとは異なる別の領域にプリフォ
ーマットされた光ディスクから補助同期信号と補助クロ
ックを検出する補助信号検出手段と、補助信号検出手段
からの補助クロックに基づいて基準クロックを発生する
基準クロック発生手段と、信号トラックに記録された同
期信号を再生する再生手段と、補助信号検出手段からの
補助同期信号、再生手段からの再生された同期信号及び
基準クロック発生手段からの基準クロックを利用して信
号トラック上の不連続記録位置と隣接した単位ブロック
の一部分にクロック安定化情報を記録する第１記録手段
と、第１記録手段からのクロック安定化情報により擬似
同期信号を発生する擬似同期発生手段と、擬似同期発生
手段からの擬似同期信号と基準クロック発生手段からの
基準クロックを利用して不連続記録位置と隣接した単位
ブロックの残りの部分にユーザー情報を記録する第２記
録手段を備える。

【００２３】本発明による光ディスク記録装置は、信号
トラックを単位ブロックに区分する補助同期信号と情報
の伝送速度を指示する補助クロックとを含む補助信号が
信号トラックとは異なる別の領域にプリフォーマットさ
れた光ディスクから補助同期信号と補助クロックを検出
する補助信号検出手段と、補助信号検出手段からの前記
補助クロックに基づいて基準クロックを発生する基準ク
ロック発生手段と、補助信号検出手段からの補助クロッ
クに基づいて基準同期信号を発生する基準同期発生手段
と、信号トラックに記録された同期信号を再生する再生
手段と、補助信号検出手段からの補助同期信号、再生手
段からの再生された同期信号及び基準クロック発生手段
からの基準クロックを利用して信号トラック上の不連続
記録位置と隣接した単位ブロックの一部分にクロック安
定化情報を記録する第１記録手段と、第１記録手段から
のクロック安定化情報により擬似同期信号を発生する擬
似同期発生手段と、擬似同期発生手段からの擬似同期信
号と基準クロック発生手段からの基準クロックを利用し
て不連続記録位置と隣接した単位ブロックの残りの部分
にユーザー情報を記録する第２記録手段と、基準同期発
生手段からの基準同期信号及び基準クロック発生手段か
らの基準クロックを利用して不連続記録位置と隣接した
単位ブロックに連結される少なくとも一つの後続単位ブ
ロックにユーザー情報を記録する第３記録手段を備え
る。

【００２４】

【作用】前記の構成により、本発明では信号トラックと
は異なる別の領域に補助信号がプリフォーマットされた
光ディスクの信号トラック上の不連続記録位置と隣接し
たブロック区間にクロック安定化情報がユーザー情報と
共に記録される。これにより、信号トラック上の不連続
記録位置と隣接したブロック区間に記録されたユーザー
情報は安定して再生されることは勿論、光ディスクの記
録容量が大きくなる。そして、本発明では再生同期信号
と補助信号に含まれた補助同期信号との位相の先後関係
により光ディスクの信号トラック上の不連続記録位置と
クロック安定化情報の間に余白区間は選択的に生成され
るようにする。この結果、クロック安定化情報は再生同
期信号に同期されるように不連続記録位置と隣接したブ
ロック区間に記録するようになる。又、本発明は基準ク
ロックが補助信号に含まれた補助クロックに同期された
場合にのみ光ディスクに情報を記録することにより光デ
ィスクの記録容量が一定して維持するようにすると共に
エラーの発生を最小化する。

【００２５】

【発明の実施の形態】以下、本発明の望ましい実施形態
を添付した図５〜図１７を参照して詳細に説明する。図
５は、本発明の実施形態による光ディスク記録装置を図
示する。図５において、光ディスク記録装置は光ディス
ク(24)を回転させるスピンドルモーター(26)と、光ピッ
クアップ(28)に接続されたサーボ部(30)と、スピンドル
モーター(26)に接続されたモーター駆動部(32)を備てい
える。光ピックアップ(28)は、図２に示したような光デ
ィスク(24)の溝のトラック(22)に一つのメイン光ビーム
（ＭＢ）と二つの補助光ビーム（ＳＢ１、ＳＢ２）を照
射してメイン光ビーム（ＭＢ）で情報を記録し、補助光
ビーム（ＳＢ１、ＳＢ２）でプリフォーマットされた補
助信号を読み取る。光ピックアップ(28)は、レーザーダ
イオード（ＬＤ）及び光検出器（ＰＤ）の間に位置して
レーザー光ビームを分割するビームスプリッター（Ｂ
Ｓ）と、光ディスク(24)及びビームスプリッター（Ｂ
Ｓ）の間に設置された対物レンズ（ＯＬ）を備える。対
物レンズ（ＯＬ）はビームスプリッター（ＢＳ）から光
ディスク(24)の方に進むレーザー光ビームを集光する。
ビームスプリッター（ＢＳ）はレーザーダイオード（Ｌ
Ｄ）からのレーザー光ビームが対物レンズ（ＯＬ）を経
由して光ディスク(24)の表面に照射されるようにすると
共に、光ディスク(24)により反射された反射光ビームが
センサーレンズ（ＳＬ）を経由して光検出器（ＰＤ）の
方に進むようにする。センサーレンズ（ＳＬ）はビーム
スプリッター（ＢＳ）から光検出器（ＰＤ）の方に進む
る光ビームを集束して非点数差法により焦点を調節す
る。レーザーダイオード（ＬＤ）で発生した光ビームは
回折格子（ＧＴ）により三つの光ビーム（ＭＢ，ＳＢ
１、ＳＢ２）で分離される。そして、回折格子（ＧＴ）
により分離された光ビーム（ＭＢ，ＳＢ１、ＳＢ２）は
ビームスプリッター（ＢＳ）を経由し、対物レンズ（Ｏ
Ｌ）で図２で示すように光ディスク(24)の溝のトラック
(22)の上に集光される。光ディスク(24)の溝のトラック
(22)により反射される光ビーム（ＭＢ，ＳＢ１、ＳＢ
２）は対物レンズ（ＯＬ）及びビームスプリッター（Ｂ
Ｓ）を経由してセンサーレンズ（ＳＬ）によって光検出
器（ＰＤ）の表面に集光する。光検出器（ＰＤ）は補助
光ビーム（ＳＢ１、ＳＢ２）を電気的信号に変換する。
サーボ部(30)は光検出器（ＰＤ）からの電気的信号によ
り光ピックアップ(28)内のアクチュエータ（ＡＣＴ）を
駆動してフォーカシングサーボ、トラッキングサーボ等
を行う。一方、モーター駆動部(32)はサーボ部(30)から
の信号によりスピンドルモーター(26)の回転速度を調節
する。

【００２６】光ディスク記録装置は、さらに光ピックア
ップ(28)の光検出器（ＰＤ）に直列接続した搬送波信号
検出器(34)と補助信号デコーダ(36)を備える。搬送波信
号検出器(34)は光検出器（ＰＤ）からの電気的信号から
搬送波信号（Ｐｃ）を検出して、補助信号デコーダ(36)
は搬送波信号（Ｐｃ）から補助アドレス（ＰＡｄｄ）及
び補助クロック（ＰＣＬＫ）と図６に示したような補助
同期信号（ＰＹｒｅ）をデコードする。この補助同期信
号（ＰＹｒｅ）は光ディスク(24)の信号トラック(20又
は22)を一定の大きさの単位ブロックに区分し、補助ア
ドレス（ＰＡｄｄ）は単位ブロックの各々の物理的位置
を指示する。又、本発明の実施形態による光ディスク記
録装置は、補助信号デコーダ(36)から補助同期信号（Ｐ
Ｙｒｅ）を入力する基準同期信号発生器(38)と、基準ク
ロック発生器(40)から安定化情報制御信号（ＣＶＦＯ）
を入力する擬似同期信号発生器(42)と、基準クロック発
生器(40)から基準クロック（ＳＣＬＫ）を利用してＶＦ
Ｏ信号を発生するＶＦＯ信号発生器(44)を備える。基準
同期信号発生器(38)は補助同期信号（ＰＹｒｅ）に位相
同期された基準同期信号（ＳＹｒｅ）を発生する。基準
クロック発生器(40)は補助信号デコーダ(36)からの補助
クロック（ＰＣＬＫ）に位相及び周波数が同期された図
６に示したような基準クロック（ＳＣＬＫ）を発生す
る。この基準クロック（ＳＣＬＫ）の周波数は記録開始
から、一定期間の間、補助クロック（ＰＣＬＫ）のＮ倍
から補助クロックのＭ倍へ高くなる。この一定期間が経
過した後、基準クロック（ＳＣＬＫ）の周波数は再び補
助クロック（ＰＣＬＫ）のＭ倍から補助クロック（ＰＣ
ＬＫ）のＮ倍へ低くなるようになる。これを詳細に説明
すると、基準クロック（ＳＣＬＫ）は不連続記録位置
（ＤＣＰ）からＶＦＯ信号の記録が完了される光ディス
ク(24)の信号トラック(20又は22）上の位置に至る区間
に該当する期間の間に補助クロック（ＰＣＬＫ）のＮ倍
から補助クロック（ＰＣＬＫ）のＭ倍まで変化する周波
数を持つようになる。このＶＦＯ信号が記録された後に
基準クロック（ＳＣＬＫ）はＶＦＯ信号が記録された区
間の終了位置から不連続記録位置（ＤＣＰ）と隣接した
単位ブロックの終了地点に至る区間に該当する期間又は
一定の数の単位ブロックに該当する期間の間に補助クロ
ック（ＰＣＬＫ）のＭ倍からＮ倍まで漸進的に低くなる
周波数を持つようになる。そして基準クロック発生器(4
0)は制御部(50)からの図６に示したような記録スタート
信号（ＷＲｓｔａ）と補助信号デコーダ(36)からの補助
同期信号（ＰＹｒｅ）を利用して安定化情報制御信号
（ＣＶＦＯ）を発生する。この安定化情報制御信号（Ｃ
ＶＦＯ）は、光ディスク(24)の信号トラック(20又は22)
に記録されたクロック信号の位相が急激に変化する光デ
ィスク(24)の信号トラック(20又は22)上の不連続記録位
置（ＤＣＰ）にＶＦＯ信号を挿入できるようにする。
又、安定化情報制御信号（ＣＶＦＯ）はＶＦＯ信号が不
連続記録位置（ＤＣＰ）と隣接した単位ブロックの一部
の区間に記録されるように図６に示すように光ディスク
(24)の信号トラック(20又は22)上の単位ブロックに比べ
てかなり短い幅のパルスを持つ。又、基準クロック発生
器(40)は基準クロック（ＳＣＬＫ）が補助クロック（Ｐ
ＣＬＫ）に比べて一定の範囲の倍数、即ちＮ倍からＭ倍
に至る範囲の周波数を持つ場合に特定論理（例えば、ハ
イ論理）を有するロッキング信号（ＬＫ）を発生するこ
とができる。擬似同期信号発生器(42)は、安定化情報制
御信号（ＣＶＦＯ）の終了時点（例えば、下降エッジ）
から一定の期間の間、特定論理（例えば、ハイ論理）を
維持する擬似同期信号（ＰＳｒｅ）を発生する。この擬
似同期信号（ＰＳｒｅ）は基準同期信号に比べて幅が狭
い特定論理のパルスを持つ。このために擬似同期信号発
生器(42)は単安定マルチバイブレータを具備することが
できる。

【００２７】さらに、光ディスク記録装置は、ユーザー
情報を入力する記録情報処理部(46)を有し、かつＶＦＯ
信号発生器(44)からのＶＦＯ信号と記録情報処理部(46)
からの記録信号とを選択的に光制御器(48)に供給する制
御用スイッチ（ＳＷ１）を備える。記録情報処理部(46)
はユーザー情報を一定の大きさで分割してユーザーブロ
ック情報を生成すると共に、このユーザーブロック情報
の先頭に補助信号デコーダ(36)からの補助アドレス（Ｐ
Ａｄｄ）と擬似同期信号発生器(42)からの擬似同期信号
（ＰＳｒｅ）又は基準同期信号発生器(38)からの基準同
期信号（ＳＹｒｅ）を追加してユーザー情報ブロックを
形成させる。又、記録情報処理部(46)はユーザー情報を
記録信号として基準クロック発生器(40)からの基準クロ
ック（ＳＣＬＫ）に合わせて制御用スイッチ（ＳＷ１）
に供給する。擬似同期信号（ＰＳｒｅ）が含まれたユー
ザー情報ブロックは補助クロック（ＰＣＬＫ）のＭ倍の
周波数を持つ基準クロック（ＳＣＬＫ）により伝送され
ることによりＶＦＯ信号と共に光ディスク(24)の信号ト
ラック(20又は22)上の一つの単位ブロックに記録され
る。即ち、擬似同期信号（ＰＳｒｅ）が含まれたユーザ
ー情報ブロックは、時間的に圧縮されることにより基準
同期信号（ＳＹｒｅ）が含まれたユーザー情報ブロック
より短いサイクルを持つようになる。制御用スイッチ
（ＳＷ１）は基準クロック発生器(40)からの安定化情報
制御信号（ＣＶＦＯ）の論理状態によりＶＦＯ信号と記
録信号を選択的に光制御器(48)の方に伝送する。これを
詳細に説明すると、制御用スイッチ（ＳＷ１）は、安定
化情報制御信号（ＣＶＦＯ）が特定論理（即ち、ハイ論
理）を維持する場合には、ＶＦＯ信号発生器(44)からの
ＶＦＯ信号を光制御器(48)に供給する。これに対して、
安定化情報制御信号（ＣＶＦＯ）が基底論理（例えば、
ロー論理）を維持する場合には記録情報処理部(46)から
の記録信号を光制御器(48)の方に伝送する。光制御器(4
8)は制御用スイッチ（ＳＷ１）の出力信号の論理値によ
りレーザーダイオード（ＬＤ）を断続してユーザー情報
ブロックが光ディスク(24)の信号トラック、即ち山のト
ラック(20)又は溝のトラック(22)に記録されるようにす
る。この時、信号トラック(20又は22)の不連続記録位置
（ＤＣＰ）と隣接した単位ブロック、即ち記録開始の
時、ユーザー情報の最前部分が記録される信号トラック
(20又は22)上の任意の単位ブロックには図６でのように
クロック安定化情報であるＶＦＯ信号を始めとして擬似
同期信号（ＰＳｒｅ）ブロック識別コードとユーザーブ
ロック情報が順次に記録される。反面に不連続記録位置
（ＤＣＰ）と離れたブロック区間、各々には基準同期信
号（ＳＹｒｅ）ブロック識別コード及びユーザーブロッ
ク情報が記録される。

【００２８】終わりに、制御部(50)はサーボ部(30)とモ
ーター駆動部(32)の動作の如何を制御すると共に、光制
御器(48)の動作モードを制御する。又、制御部(50)は記
録開始の時に特定論理（例えば、ハイ論理）のパルスを
持つ記録開始信号（ＷＲｓｔａ）を発生する。この記録
開始信号（ＷＲｓｔａ）は基準クロック発生器(40)に供
給されて光ディスク(24)上の信号トラック(20又は22)上
の記録不連続地点から一定の区間にクロック安定化情報
であるＶＦＯ信号が記録され得るようにする。又、制御
部(50)は基準クロック発生器(40)からロッキング信号
（ＬＫ）を入力できる。このロッキング信号（ＬＫ）の
論理状態により制御部(50)は光制御器(48)の記録動作を
選択的にイネーブルさせる。制御部(50)はロッキング信
号（ＬＫ）が特定論理（例えば、ハイ論理）を維持する
場合にだけ光制御器(48)が記録動作を実行するようにし
て光ディスク(24)の記録密度が一定して維持されるよう
にすると共にエラーの発生を防止する。

【００２９】図７は図５に示した基準クロック発生器(4
0)を詳細に示すブロックである。図７において、基準ク
ロック発生器(40)は電圧制御発振器(52)からの基準クロ
ック（ＳＣＬＫ）を第１ＡＮＤゲート(62)を経由して入
力する分周器(54)と、この分周器(54)の出力信号を入力
する位相比較器(56)と周波数比較器(58)を備える。第１
ＡＮＤゲート(62)は安定化情報制御信号（ＣＶＦＯ）に
より電圧制御発振器(52)から分周器(54)に供給される基
準クロック（ＳＣＬＫ）を切り換える。第１ＡＮＤゲー
ト(62)は安定化情報制御信号（ＣＶＦＯ）がハイ論理を
維持する場合に電圧制御発振器(52)からの基準クロック
（ＳＣＬＫ）が分周器(54)に供給されないようにする。
即ち、第１ＡＮＤゲート(62)はロー論理のロー信号を分
周器(54)に供給する。これにより、分周器(54)でもロー
論理又はハイ論理の論理信号が発生する。この時、位相
比較器(56)は、図５に示された補助信号デコーダ(36)か
らの補助クロック（ＰＣＬＫ）と分周器(54)からの論理
信号を位相比較するので急激に増加する電圧信号を持つ
位相エラー信号を積分器(60)に供給する。分周器(54)か
らの論理信号と補助クロック（ＰＣＬＫ）を周波数比較
する周波数比較器(58)も急激に増加する電圧信号を持つ
周波数エラー信号を積分器(60)に供給する。積分器(60)
は位相比較器(56)からの位相エラー信号と周波数比較器
(58)からの周波数エラー信号を各々積分して、これら信
号に含まれた高周波成分の雑音信号を除去する。積分器
(60)からの積分された位相エラー信号及び周波数エラー
信号により電圧制御発振器(52)は基準クロック（ＳＣＬ
Ｋ）の周波数を補助クロック（ＰＣＬＫ）のＮ倍から補
助クロック（ＰＣＬＫ）のＭ倍まで急激に高める。この
結果、基準クロック（ＳＣＬＫ）の周波数はクロック安
定化情報制御信号（ＣＶＦＯ）の上昇エッジで補助クロ
ック（ＰＣＬＫ）のＮ倍からＭ倍に急激に高まった後、
クロック安定化情報制御信号（ＣＶＦＯ）の下降エッジ
指示まで補助クロック（ＰＣＬＫ）のＭ倍を維持するよ
うになる。反面に安定化情報制御信号（ＣＶＦＯ）がロ
ー論理を維持する場合、第１ＡＮＤゲート(62)は電圧制
御発振器(52)からの基準クロック（ＳＣＬＫ）が分周器
(54)に供給されるようにする。この場合、分周器(54)は
第１ＡＮＤゲート(62)からの基準クロック（ＳＣＬＫ）
をＮ分周する。この時、位相比較器(56)は補助クロック
（ＰＣＬＫ）と分周器(54)からの分周されたクロック信
号との位相差により漸進的に減少される電圧信号を持つ
位相エラー信号を発生する。同じように、周波数比較器
(58)も分周器(54)からのクロック信号と補助クロック
（ＰＣＬＫ）との周波数の差異により電圧が漸進的に減
少する周波数エラー信号を発生する。すると、積分器(6
0)を経由して位相エラー信号と周波数エラー信号を入力
する電圧制御発振器(52)は基準クロック（ＳＣＬＫ）の
周波数を補助クロック（ＰＣＬＫ）のＭ倍から補助クロ
ック（ＰＣＬＫ）のＮ倍まで漸進的に低くするようにな
る。これにより、基準クロック（ＳＣＬＫ）の周波数は
クロック安定化情報制御信号（ＣＶＦＯ）の下降エッジ
から一定の期間の間（例えば、クロック安定化情報（Ｃ
ＶＦＯ）が記録された信号トラック(20、22)上の区間の
終了位置からそのクロック安定化情報が記録された単位
ブロックの終了位置までの区間に当たる期間）に補助ク
ロック（ＰＣＬＫ）のＭ倍からＮ倍まで漸進的に低くな
る。併せて、この基準クロック（ＳＣＬＫ）は図５に示
したＶＦＯ信号発生器(44)及び記録情報処理部(46)に供
給される。又、分周された基準クロック信号が補助クロ
ック（ＰＣＬＫ）に比べて一定の範囲の周波数の差異を
有する場合、即ち、基準クロック（ＳＣＬＫ）が補助ク
ロック（ＰＣＬＫ）よりＮ倍ないしＭ倍の周波数を有す
る場合に、周波数比較器(58)は特定論理（例えば、ハイ
論理）を有するロッキング信号（ＬＫ）を発生する。こ
のロッキング信号（ＬＫ）は図５に示した制御部(50)に
供給される。

【００３０】そして、基準クロック発生器(40)は、図５
に示した制御部(50)から記録スタート信号（ＷＲｓｔ
ａ）を入力する第１ラッチ(64)と、図５に示した補助信
号デコーダ(36)から補助同期信号（ＰＹｒｅ）を入力す
るＮＡＮＤゲート(66)を更に備える。第１ラッチ(64)は
自身のセット端子（Ｓ）に特定論理（即ち、ハイ論理）
の記録スタート信号（ＷＲｓｔａ）が入力される場合に
自身の出力端子（Ｑ）にハイ論理の出力信号を発生す
る。ＮＡＮＤゲート(66)は第１ラッチ(64)の出力信号と
補助同期信号（ＰＹｒｅ）をＮＡＮＤ演算し、その結果
により第２ラッチ(68)を選択的にトグルさせる。すなわ
ち、ＮＡＮＤゲート(66)は第１ラッチ(64)の出力信号と
補助同期信号（ＰＹｒｅ）が共にハイ論理を維持する場
合にのみロー論理のパルスを発生させる。第２ラッチ(6
8)はＮＡＮＤゲート(66)からのロー論理のパルスの上昇
エッジから自身の出力端子（Ｑ）上の論理信号をロー論
理からハイ論理に変化させる。第１及び第２ラッチ(64,
68)は自身のリセット端子（Ｒ）で印加する基底論理
（即ち、ロー論理）の安定化情報制御信号（ＣＶＦＯ）
により初期化される。

【００３１】又、基準クロック発生器(40)は電圧制御発
振器(52)からの基準クロック（ＳＣＬＫ）を入力する第
２ＡＮＤゲート(70)と、第２ラッチ(68)の出力信号を入
力するカウンター(72)と、このカウンター(72)からキャ
リ信号を入力するインバーター(74)を備える。第２ＡＮ
Ｄゲート(70)は安定化情報制御信号（ＣＶＦＯ）が特定
論理（即ち、ハイ論理）を維持する間にだけ電圧制御発
振器(52)からの基準クロック（ＳＣＬＫ）をカウンター
(72)のクロック端子（ＣＬＫ）の方に伝送する。カウン
ター(72)は第２ラッチ(68)から自身のリセット端子
（Ｒ）の方にハイ論理の論理信号が印加する間に第２Ａ
ＮＤゲート(70)から供給する基準クロック（ＳＣＬＫ）
により加算カウントする。そして、カウンター(72)はカ
ウント値が“Ｋ”に到達するときに、ハイ論理のキャリ
信号を発生する。又、カウンター(72)はキャリ信号を発
生した後、第２ラッチ(68)から自身のリセット端子
（Ｒ）の方に供給するロー論理の論理信号によりカウン
ト動作を中止するようになる。インバーター(74)はカウ
ンター(72)からのキャリ信号を反転し、その反転された
キャリ信号を安定化情報制御信号（ＣＶＦＯ）として第
１及び第２ＡＮＤゲート(62,70)、第１及び第２ラッチ
(64,68)、図５に示した制御用スイッチ（ＳＷ１）及び
擬似同期信号発生器(42)に供給する。結果的に、第２ラ
ッチ(68)、第２ＡＮＤゲート(70)、カウンター(72)及び
インバーター(74)は記録開始の時、一番目の補助同期信
号（ＰＹｒｅ）の下降エッジから一定の幅のハイ論理パ
ルスを有する安定化情報制御信号（ＣＶＦＯ）を発生す
る単安定パルス発生器の機能を行う。

【００３２】図８は、本発明の他の実施形態による光デ
ィスク記録装置のブロックを図示する。図８に示した他
の実施形態による光ディスク記録装置は図５に示した光
ディスク記録装置に比べて制御用スイッチ（ＳＷ１）と
光制御器(48)の間に接続された第２制御用スイッチ（Ｓ
Ｗ２）を更に備える。併せて、他の実施形態による光デ
ィスク記録装置は図５に示した基準クロック発生器(40)
の代わりに適応型基準クロック発生器(76)を備える。

【００３３】この適応型基準クロック発生器(76)は図５
に示した基準クロック発生器(40)と同じく図９に示した
ような基準クロック（ＳＣＬＫ）を発生し、その基準ク
ロック（ＳＣＬＫ）を記録情報処理部(46)及びＶＦＯ信
号発生器(44)に供給する。そして、適応型基準クロック
発生器(76)図９でのように記録スタート信号（ＷＲｓｔ
ａ）は発生した後、一番目の補助同期信号（ＰＹｒｅ）
の下降エッジから順次に配列される余白制御信号（Ｃｓ
ｐｃ）と安定化情報制御信号（ＣＶＦＯ）を発生する。
この余白制御信号（Ｃｓｐｃ）により第２制御用スイッ
チ（ＳＷ２）は記録情報処理部(46)を光制御器(48)に選
択的に連結させることによって光ディスク(24)の信号ト
ラック(20又は22)に情報が記録されない余白区間を生成
するようにする。この余白区間は、光ディスク(24)の信
号トラック(20又は22)上の不連続記録位置（ＤＣＰ）と
クロック安定化情報区間の間に位置する。即ち、光ディ
スク(24)の信号トラック(20又は22)上の不連続記録位置
（ＤＣＰ）と隣接したブロック区間には図９でのように
余白区間（ＳＰＣ）、ＶＦＯ信号（ＶＦＯ）、擬似同期
信号（ＰＳｒｅ）、ブロック識別信号及びユーザーブロ
ック情報が記録される。

【００３４】又、本発明の他の実施形態による光ディス
ク記録装置は、光ピックアップ(28)内の光検出器（Ｐ
Ｄ）の出力信号を再生して再生同期信号（ＲＹｒｅ）を
適応型基準クロック発生器(76)に供給する再生信号処理
部(51)を更に備えることができる。この場合、適応型基
準クロック発生器(76)は再生同期信号（ＲＹｒｅ）と補
助同期信号（ＰＹｒｅ）の位相の先後関係により余白制
御信号（Ｃｓｐｃ）の論理状態を変化させる。適応型基
準クロック発生器(76)は、図１０及び図１１のように再
生同期信号（ＳＹｒｅ）の位相が補助同期信号（ＰＹｒ
ｅ）よりはやい場合には余白制御信号（Ｃｓｐｃ）が基
底論理（即ち、ロー論理）を維持するようにして光ディ
スク(24)の信号トラック(20又は22)上に余白区間が現れ
ないようにする。即ち、光ディスク(24)の信号トラック
(20又は22)上の不連続記録位置（ＤＣＰ）と隣接した単
位ブロックにはＶＦＯ信号（ＶＦＯ）、擬似同期信号
（ＰＳｒｅ）、ブロック識別信号及びユーザーブロック
情報が記録される。一方、図１２のように、再生同期信
号（ＲＹｒｅ）の位相が補助同期信号（ＰＹｒｅ）より
遅い場合、適応型基準クロック発生器(76)は余白制御信
号（Ｃｓｐｃ）が補助同期信号（ＰＹｒｅ）の下降エッ
ジから再生同期信号（ＲＹｒｅ）の上昇エッジまでハイ
論理とし、光ディスク(24)の信号トラック(20又は22)上
に余白区間を生成させる。即ち、光ディスク(24)の信号
トラック(20又は22)上の不連続記録位置（ＤＣＰ）と隣
接した単位ブロックには図９のように余白区間（ＳＰ
Ｃ）、ＶＦＯ信号（ＶＦＯ）、擬似同期信号（ＰＳｒ
ｅ）、ブロック識別信号及びユーザーブロック情報が記
録される。

【００３５】図１３は図８に示した適応型基準クロック
発生器(76)の第１実施形態を詳細に示す回路図である。
図１３において、適応型基準クロック発生器(76)は図７
に示した基準クロック発生器(40)と比較するとき、ＮＡ
ＮＡＤゲート(66)と第２ラッチ(68)の間に直列接続した
第３ラッチ(78)、第２カウンター(84)及び第２インバー
ター(86)と、電圧制御発振器(52)と第２カウンター(84)
のクロック端子（ＣＬＫ）間に直列接続した第２分周器
(80)及び第３ＡＮＤゲート(82)を更に備える。また、適
応型基準クロック発生器(76)は図７に示した第１ＡＮＤ
ゲート(62)の代わりに電圧制御発振器(52)からの基準ク
ロック（ＳＣＬＫ）、第１インバーター(74)からの安定
化情報制御信号（ＣＶＦＯ）及び第２インバーター(86)
からの余白制御信号（Ｃｓｐｃ）を入力する第４ＡＮＤ
ゲート(88)を備える。

【００３６】第３ラッチ(78)はＮＡＮＤゲート(66)の出
力信号の上昇エッジで自身の出力端子（Ｑ）上の論理信
号をロー論理からハイ論理に変化させる。即ち、第３ラ
ッチ(78)は図９のように記録開始信号（ＷＲｓｔａ）が
発生した後、一番目に入力する補助同期信号（ＰＹｒ
ｅ）の下降エッジ指示にハイ論理の出力信号を発生する
ようになる。第２分周器(80)は電圧制御発振器(52)から
の基準クロック（ＳＣＬＫ）をＮ分周し、その分周され
た基準クロックを第３ＡＮＤゲート(82)に供給する。第
３ＡＮＤゲート(82)は図９に示したような余白制御信号
（Ｃｓｐｃ）が特定論理（即ち、ハイ論理）を維持する
間にのみ第２分周器(80)からの分周された基準クロック
を第２カウンター(84)のクロック端子（ＣＬＫ）の方に
伝送する。第２カウンター(84)は第３ラッチ(78)から自
身のリセット端子（Ｒ）の方にハイ論理の論理信号が印
加する間に第３ＡＮＤゲート(82)からの分周された基準
クロックにより加算カウントする。又、第２カウンター
(84)はカウント値が“Ｌ”に到達するときにハイ論理の
キャリ信号を発生する。又、第２カウンター(84)はキャ
リ信号を発生した後、第３ラッチ(78)から自身のリセッ
ト端子（Ｒ）の方に供給されるロー論理の論理信号によ
りカウント動作を中止するようになる。第２インバータ
ー(86)は第２カウンター(84)からのキャリ信号を反転
し、その反転させたキャリ信号を余白制御信号（Ｃｓｐ
ｃ）として第３及び第４ＡＮＤゲート(82,88)、第３ラ
ッチ(78)と図７に示したように第２制御用スイッチ（Ｓ
Ｗ２）に供給する。結果的に、第３ラッチ(78)、第３Ａ
ＮＤゲート(82)、第２カウンター(84)及び第２インバー
ター(86)は記録開始の時、一番目の補助同期信号（ＰＹ
ｒｅ）の下降エッジから一定の幅のハイ論理パルスを有
する余白制御信号（Ｃｓｐｃ）を発生する単安定パルス
発生器の機能を行う。この余白制御信号（Ｃｓｐｃ）に
より第２ラッチ(68)は安定化情報制御信号（ＣＶＦＯ）
の発生時点を決定する。即ち、第２ラッチ(68)は第２イ
ンバーター(86)からの余白制御信号（Ｃｓｐｃ）の下降
エッジから第１カウンター(72)のカウント動作を開始さ
せた後、第１インバーター(74)からのロー論理の安定化
情報制御信号（ＣＶＦＯ）により初期化することにより
図９のように安定化情報制御信号（ＣＶＦＯ）が余白制
御信号（Ｃｓｐｃ）の下降エッジから一定の幅のハイ論
理を有するようにする。

【００３７】一方、第４ＡＮＤゲート(88)は余白制御信
号（Ｃｓｐｃ）及び安定化情報制御信号（ＣＶＦＯ）に
より電圧制御発振器(52)から第１分周器(54)に供給され
る基準クロック（ＳＣＬＫ）を切り換える。第４ＡＮＤ
ゲート(88)は余白制御信号（Ｃｓｐｃ）及び安定化情報
制御信号（ＣＶＦＯ）のうち、いずれの一つでもハイ論
理を維持する場合に電圧制御発振器(52)からの基準クロ
ック（ＳＣＬＫ）が第１分周器(54)に供給されないよう
にする。即ち、第４ＡＮＤゲート(88)は光ディスク(24)
の信号トラック(20又は22)上に余白信号とＶＦＯ信号が
記録する期間には、基準クロック（ＳＣＬＫ）が第１分
周器(54)に供給されないようにする。これとは異なり、
余白制御信号（Ｃｓｐｃ）と安定化情報制御信号（ＣＶ
ＦＯ）がロー論理を維持する場合に、第４ＡＮＤゲート
(88)は電圧制御発振器(52)からの基準クロック（ＳＣＬ
Ｋ）が第１分周器(54)に供給されるようにする。

【００３８】前記第２及び第３ラッチ(68,78)、第３及
び第４ＡＮＤゲート(82,88)、分周器(80)、第２カウン
ター(86)及び第２インバーター(86)を以外の適応型基準
クロック発生器(76)の残りの構成要素に対する作動説明
は図７と同じであるので省略する。

【００３９】図１４は、図８に示した適応型基準クロッ
ク発生器(76)の第２実施形態を詳細に示す回路図であ
る。図１４に示した適応型基準クロック発生器(76)は第
４ＡＮＤゲート(88)がクロック調節器(90)で置き換えた
以外は、図１３に示した適応型基準クロック発生器(76)
と同じ回路構成を持つ。このクロック(90)は余白制御信
号（Ｃｓｐｃ）がイネーブルされる時点から一定の期間
の間（例えば、不連続記録地点から一つの単位ブロック
が終了される地点までの区間に当たる期間の間）基準ク
ロック（ＳＣＬＫ）の周波数が補助クロック（ＰＣＬ
Ｋ）のＭ倍を一定して維持するようにする。このために
クロック調節器(90)は第２インバーター(86)からの余白
制御信号（Ｃｓｐｃ）がロー論理からハイ論理に変化さ
れた後、一つの単位ブロックに当たる期間の間、一定の
サイクル毎に電圧制御発振器(52)から第１分周器(54)の
方に伝送する基準クロック（ＳＣＬＫ）を一つずつ除去
する。この場合、位相比較器(56)から発生される位相エ
ラー信号と周波数(58)から発生される周波数エラーが一
定のサイクル毎に一度ずつ増加してから減少する。する
と、位相エラー信号及び周波数エラー信号に応答する電
圧制御発振器(52)は基準クロック（ＳＣＬＫ）の位相及
び周波数を調節することにより基準クロック（ＳＣＬ
Ｋ）の位相が補助クロック（ＰＣＬＫ）の位相と一致す
るようにすると共に、基準クロック（ＳＣＬＫ）の周波
数が補助クロック（ＰＣＬＫ）に比べてＭ倍に一定して
維持するようにする。反対に、余白制御信号（Ｃｓｐ
ｃ）及び安定化情報制御信号（ＣＶＦＯ）が基底論理
（ロー論理）を維持する場合、クロック調節器(90)は電
圧制御発振器(52)からの基準クロック（ＳＣＬＫ）をそ
のまま第１分周器(54)に伝達することによって基準クロ
ック（ＳＣＬＫ）の周波数を補助クロック（ＰＣＬＫ）
のＮ倍に一定に維持する。

【００４０】図１５は図１４に示したクロック調節器(9
0)を詳細に図示する回路図である。図１５において、ク
ロック調節器(90)は図１４に示した第１及び第２インバ
ーター(74、86)からの安定化情報制御信号（ＣＶＦＯ）
と余白制御信号（Ｃｓｐｃ）を入力するＯＲゲート(92)
と、図１４に示した電圧制御発振器(52)からの基準クロ
ック（ＳＣＬＫ）を共通的に入力する第５ＡＮＤゲート
(94)、第３分周器(96)及びエクスクルーシブＯＲ（以
下、“ＸＯＲ”と言う）ゲート(98)を備える。ＯＲゲー
ト(92)は安定化情報制御信号（ＣＶＦＯ）と余白制御信
号（Ｃｓｐｃ）をＯＲ演算し、この二つ信号のハイ論理
期間の間、ハイ論理を維持するパルス信号を発生する。
第５ＡＮＤゲート(94)はＯＲゲート(92)の出力信号がハ
イ論理を維持する期間に基準クロック（ＳＣＬＫ）を第
３カウンター(100）のクロック端子（ＣＬＫ）に伝送す
る。第３カウンター(100）は第５ＡＮＤゲート(94)から
の自身のクロック端子（ＣＬＫ）に供給するクロック信
号の数をカウントする。一方、第３分周器(96)は基準ク
ロック（ＳＣＬＫ）を一定の分周比（例えば４）で分周
し、その分周された基準クロックを第６ＡＮＤゲート(1
02）を経由して第４カウンター(104)に供給する。第４
カウンター(104)は第６ＡＮＤゲート(102）からの分周
された基準クロック数をカウントする。第３カウンター
(100）のカウント値と第４カウンター(104)のカウント
値は比較器(106)により比較される。この比較器(106）
は、この二つのカウント値が同じ場合にハイ論理の比較
信号を第６ＡＮＤゲート(102）に供給すので、第３分周
器(96)から分周された基準クロックが第４カウンター(1
04）及びＸＯＲゲート(98)に供給されないようにする。
即ち、第６ＡＮＤゲート(102)は、記録開始の時から第
４カウンター(104)のカウント値が第３カウンター(10
0）のカウント値と同じくなるときまで、分周された基
準クロックをＸＯＲゲート(98)に供給するようになる。
ＸＯＲゲート(98)は第６ＡＮＤゲート(102）からの分周
された基準クロックがハイ論理を維持するとき毎に基準
クロック（ＳＣＬＫ）の位相を１８０°反転させること
により、図１４に示した第１分周器(54)に供給される基
準クロック（ＳＣＬＫ）から１サイクルの基準クロック
を消滅させる。第３分周器(96)の分周比は余白制御信号
（Ｃｓｐｃ）のハイ論理の幅と安定化情報制御信号（Ｃ
ＶＦＯ）のハイ論理の幅の合に該当する期間と単位ブロ
ックの期間との比により決定される。

【００４１】図１６は図８に示した適応型基準クロック
発生器(76)の第３実施形態を詳細に示す回路図である。
この適応型基準クロック発生器(76)は電圧制御発振器(5
2)からの基準クロック（ＳＣＬＫ）を第１ＡＮＤゲート
(108）を経由して入力する第１分周器(54)と、第１分周
器(54)の出力信号を入力する位相比較器(56)と周波数比
較器(58)を備える。第１ＡＮＤゲート(108）は切換制御
信号により基準クロック（ＳＣＬＫ）を切り換える。こ
の第１ＡＮＤゲート(108）は切換制御信号がハイ論理を
維持する場合に、電圧制御発振器(52)からの基準クロッ
ク（ＳＣＬＫ）が第１分周器(54)に供給されないように
する。即ち、第１ＡＮＤゲート(108）はロー論理の論理
信号を第１分周器(54)に供給する。これにより、第１分
周器(54)でもロー論理又はハイ論理の論理信号が発生さ
れる。この時、位相比較器(56)は図８に示した補助信号
デコーダ(36)からの補助クロック（ＰＣＬＫ）と第１分
周器(54)からの論理信号を位相比較するので急激に増加
する電圧信号を持つ位相エラー信号を積分器(60)に供給
する。第１分周器(54)からの論理信号を補助クロック
（ＰＣＬＫ）を周波数比較する周波数比較器(58)も急激
に増加する電圧信号を持つ周波数エラー信号を積分器(6
0)に供給する。積分器(60)は位相比較器(56)からの位相
エラー信号と周波数比較器(58)からの周波数エラー信号
を各々積分し、これらの信号に含まれた高周波成分の雑
音信号を除去する。積分器(60)からの積分された位相エ
ラー信号及び周波数エラー信号により電圧制御発振器(5
2)は基準クロック（ＳＣＬＫ）の周波数を補助クロック
（ＰＣＬＫ）のＮ倍から補助クロック（ＰＣＬＫ）のＭ
倍まで急激に高める。この結果、基準クロック（ＳＣＬ
Ｋ）の周波数は切換制御信号の上昇エッジで補助クロッ
ク（ＰＣＬＫ）のＮ倍からＭ倍に急激に高まった後、切
換制御信号の下降エッジまで補助クロック（ＰＣＬＫ）
のＭ倍を維持するようになる。切換制御信号がロー論理
を維持する場合、第１ＡＮＤゲート(108）は電圧制御発
振器(52)からの基準クロック（ＳＣＬＫ）を第１分周器
(54)に供給する。この場合、第１分周器(54)は第１ＡＮ
Ｄゲート(108）からの基準クロック（ＳＣＬＫ）をＮ分
周する。この時、位相比較器(56)は補助クロック（ＰＣ
ＬＫ）と第１分周器(54)からの分周されたクロック信号
との位相差により漸進的に減少する電圧信号を持つ位相
エラー信号を発生する。同様に、周波数比較器(58)も第
１分周器(54)からのクロック信号と補助クロック（ＰＣ
ＬＫ）との周波数差により電圧が漸進的に減少する周波
数エラー信号を発生する。すると、積分器(60)を経由し
て位相エラー信号と周波数エラー信号を入力する電圧制
御発振器(52)は基準クロック（ＳＣＬＫ）の周波数を補
助クロック（ＰＣＬＫ）のＭ倍から補助クロック（ＰＣ
ＬＫ）のＮ倍まで漸進的に低くする。これにより、基準
クロック（ＳＣＬＫ）の周波数は切換制御信号の下降エ
ッジ（即ち、クロック安定化情報の記録が終了する信号
トラック(20又は22)上の位置）から一定の期間の間（例
えば、クロック安定化情報が記録された単位ブロックの
終了位置までの区間に当たる期間）に補助クロック（Ｐ
ＣＬＫ）のＭ倍からＮ倍に漸進的に低くなる。この記録
クロック（ＳＣＬＫ）は図８に示したＶＦＯ信号発生器
(44)及び記録情報処理部(46)に供給される。又、周波数
比較器(58)は分周された基準クロックが補助クロック
（ＰＣＬＫ）に比べて一定の範囲の周波数差を有する場
合、即ち基準クロック（ＳＣＬＫ）が補助クロック（Ｐ
ＣＬＫ）よりＮ倍ないしＭ倍の周波数を有する場合に特
定論理（例えば、ハイ論理）を有するロッキング信号
（ＬＫ）を発生する。このロッキング信号（ＬＫ）は図
８に示した制御部(50)に供給される。

【００４２】そして、適応型基準クロック発生器(76)は
図８に示した制御部(50)から図１０〜図１２に示したよ
うな記録スタート信号（ＷＲｓｔａ）を入力する第１ラ
ッチ(110）と、図８に示した補助信号デコーダ(36)から
の補助同期信号（ＰＹｒｅ）を入力するＮＡＮＤゲート
(112）と、図８に示した再生信号処理部(51)から再生同
期信号（ＲＹｒｅ）を入力する第２ＡＮＤゲート(116）
を更に備える。第１ラッチ(110）は自身のセット端子
（Ｓ）に特定論理（即ち、ハイ論理）の記録スタート信
号（ＷＲｓｔａ）が入力される場合に自身の出力端子
（Ｑ）にハイ論理の出力信号を発生する。ＮＡＮＤゲー
ト(112)は第１ラッチ(110)の出力信号と補助同期信号
（ＰＹｒｅ）をＮＡＮＤ演算してその結果により第２ラ
ッチ(114）を選択的にトグルさせる。ＮＡＮＤゲート(1
12)は第１ラッチ(110)の出力信号と補助同期信号（ＰＹ
ｒｅ）がハイ論理を維持する場合にロー論理のパルスを
発生させる。第２ラッチ(114)はＮＡＮＤゲート(112)か
らのロー論理のパルスの上昇エッジで自身の出力端子
（Ｑ）上の信号をロー論理からハイ論理に変化させる。
一方、第２ＡＮＤゲート(116)は第１ラッチ(110)の出力
信号と再生同期信号（ＲＹｒｅ）をＡＮＤ演算して第１
ラッチ(110）の出力信号がハイ論理を維持する場合、即
ち記録開始の時、一番目のユーザー情報ブロックが光デ
ィスク(24)の信号トラック(20又は22)上に記録される場
合にだけ再生同期信号（ＲＹｒｅ）を通過させる。

【００４３】又、適応型基準クロック発生器(76)は、電
圧制御発振器(52)に直列接続した第２分周器(118）と、
第３ＡＮＤゲート(120)と、第１カウンター(122)と、第
１インバーター(124)とを備える。第２分周器(118)は電
圧制御発振器(52)からの基準クロック（ＳＣＬＫ）を一
定の分周比（Ｎ）に分周し、その分周された基準クロッ
クを第３ＡＮＤゲート(120)に供給する。第３ＡＮＤゲ
ート(120)は余白制御信号（Ｃｓｐｃ）が特定論理（即
ち、ハイ論理）を維持する間に第２分周器(118）からの
分周された基準クロックを第１カウンター(122）のクロ
ック端子に伝送する。第１カウンター(122)は第２ラッ
チ(114)から自身のリセット端子（Ｒ）にハイ論理の論
理信号が印加される間に、第３ＡＮＤゲート(120）から
供給した分周された基準クロックにより加算カウントす
る。そして、第１カウンター(122）はカウント値が
“Ｌ”に到達するときにハイ論理のキャリ信号を発生す
る。又、第１カウンター(122)はキャリ信号を発生した
後、第２ラッチ(114)からの自身のリセット端子（Ｒ）
の方に供給されるロー論理の論理信号によりカウント動
作を中止する。他の方法としては、第１カウンター(12
2)は第２ＡＮＤゲート(116)からロー論理の再生同期信
号（ＲＹｒｅ）が入力される場合、即ち一番目の再生同
期信号（ＲＹｒｅ）の終了時点で、特定論理（例えば、
ハイ論理）を発生することができる。これにより、第１
カウンター(122）から発生されるキャリ信号はハイ論理
のみを維持するか、補助同期信号（ＰＹｒｅ）の終了時
点から一定の幅、即ちＮ×Ｌ個の基準クロックサイクル
より小さいか又は同じ幅の基底論理（例えば、ロー論
理）パルスを有するようになる。第１インバーター(12
4）は第１カウンター(122）からのキャリ信号を反転
し、その反転された信号を余白制御信号（Ｃｓｐｃ）と
して第３ＡＮＤゲート(120）と、図８に示した第２制御
用スイッチ（ＳＷ２）に供給する。この余白制御信号
（Ｃｓｐｃ）は第１カウンター(122）の動作モード、即
ち再生同期信号（ＲＹｒｅ）と補助同期信号（ＰＹｒ
ｅ）との位相の先後関係により特定論理（即ち、ハイ論
理）のパルスを選択的に有するようになる。余白制御信
号（Ｃｓｐｃ）は、図１０及び図１１のように再生同期
信号（ＲＹｒｅ）が終了した後に補助同期信号（ＰＹｒ
ｅ）が終了される場合に基底論理（即ち、ロー論理）を
維持する。この場合に光ディスク(24)の信号トラック(2
0又は22)には余白区間が生成されないようになる。一
方、再生同期信号（ＲＹｒｅ）が図１２のように補助同
期信号（ＰＹｒｅ）の終了時点より遅く終了した場合
に、余白制御信号（Ｃｓｐｃ）は特定論理のパルスを有
する。この時、余白制御信号（Ｃｓｐｃ）のパルスは、
補助同期信号（ＰＹｒｅ）の終了時点から再生同期信号
（ＲＹｒｅ）の終了時点までの期間に当たる幅を有す
る。このように余白制御信号（Ｃｓｐｃ）に特定論理パ
ルスが存在する場合には、その特定論理パルスの幅に相
当する余白区間（ＳＰＣ）が光ディスク(24)の信号トラ
ック（２０又は２２）上に生成されるようになる。

【００４４】更に、適応型基準クロック発生器(76)は第
２ＡＮＤゲート(116）の出力端子に直列接続された第４
ＡＮＤゲート(126)及び第３ラッチ(128)と、電圧制御発
振器(52)に直列接続された第５ＡＮＤゲート(130)、第
２カウンター(132)及び第２インバーター(134)を備え
る。第４ＡＮＤゲート(126)は第１インバーター(124)か
らの余白制御信号（Ｃｓｐｃ）と第２ＡＮＤゲート(11
6)の出力信号をＡＮＤ演算して、その結果により第３ラ
ッチ(128)を選択的にトグルさせる。第４ＡＮＤゲート
(126）は、余白制御信号（Ｃｓｐｃ）の下降エッジ、即
ち余白制御信号（Ｃｓｐｃ）の終了時点又は第２ＡＮＤ
ゲート(116)の出力信号の下降エッジ、即ち一番目の再
生同期信号（ＲＹｒｅ）の終了時点で第３ラッチ(128)
をトグルさせる。この時、第３ラッチ(128）の出力信号
は、ロー論理からハイ論理に変化する。第５ＡＮＤゲー
ト(130）は安定化情報制御信号（ＣＶＦＯ）が特定論理
（即ち、ハイ論理）を維持する間にだけ電圧制御発振器
(52)からの基準クロック（ＳＣＬＫ）を第２カウンター
(132)のクロック端子（ＣＬＫ）に伝送する。第２カウ
ンター(132）は、第３ラッチ(128)から自身のリセット
端子（Ｒ）にハイ論理の論理信号が印加される間に、第
５ＡＮＤゲート(130)から供給される基準クロック（Ｓ
ＣＬＫ）により加算カウントする。又、第２カウンター
(132)は、カウント値が“Ｋ”に到達するときにハイ論
理のキャリ信号を発生する。キャリ信号を発生した後、
第２カウンター(132)は、第３ラッチ(128)から自身のリ
セット端子（Ｒ）に供給されるロー論理の論理信号によ
りカウント動作を中止する。第２インバーター(134）は
第２カウンター(132）からのキャリ信号を反転し、その
反転されたキャリ信号を安定化情報制御信号（ＣＶＦ
Ｏ）として第５ＡＮＤゲート(130)、第３ラッチ(128）
と、図８に示した第１制御用スイッチ（ＳＷ１）及び擬
似同期信号発生器(42)に供給する。この安定化情報制御
信号（ＣＶＦＯ）は図１２のように余白制御信号（Ｃｓ
ｐｃ）に特定論理パルスが含まれた場合には余白制御信
号（Ｃｓｐｃ）の終了時点から一定の期間の間、特定論
理（例えば、ハイ論理）を維持するようになる。反面に
図１０及び図１１のように余白制御信号（Ｃｓｐｃ）に
特定論理のパルスが含まれていない場合、安定化情報制
御信号（ＣＶＦＯ）は一番目の再生同期信号（ＲＹｒ
ｅ）の下降エッジ、即ち終了地点から一定の期間の間、
ハイ論理を維持する。すると、第３ラッチ(128）は自身
のリセット端子（Ｒ）に印加される基底論理（即ち、ロ
ー論理）の安定化情報制御信号（ＣＶＦＯ）により初期
化される。

【００４５】前記適応型基準クロック発生器(76)は第１
ＮＡＮＤゲート(112）の出力信号によりトグルされる第
４ラッチ(138）と、安定化情報制御信号（ＣＶＦＯ）を
共に入力するＯＲゲート(136)と第３インバーター(140)
を備える。ＯＲゲート(136）は余白制御信号（Ｃｓｐ
ｃ）と安定化情報制御信号（ＣＶＦＯ）をＯＲ演算し、
その演算された結果により第２ラッチ(114）の出力信号
を初期化させる。第４ラッチ(138）は第２ラッチ(114)
と同じように第１ＮＡＮＤゲート(112)からのロー論理
のパルスの上昇エッジ、即ち記録開始の時、一番目の補
助同期信号（ＰＹｒｅ）の終了時点から自身の出力端子
（Ｑ）上の信号をロー論理からハイ論理に変化させる。
そして、第４ラッチ(138）は自身の出力信号を切換制御
信号として第１ＡＮＤゲート(108)と第２ＮＡＮＤゲー
ト(144)に供給する。第３インバーター(140）は、安定
化情報制御信号（ＣＶＦＯ）を反転し、その反転された
安定化情報制御信号を第５ラッチ(142)のトグル端子
（Ｔ）に印加する。第５ラッチ(142)は、第３インバー
ター(140）から自身のトグル端子（Ｔ）に供給して反転
された安定化情報制御信号の上昇エッジ、即ち安定化情
報制御信号（ＣＶＦＯ）の終了時点から自身の出力端子
（Ｑ）にハイ論理の論理信号を発生させる。この第５ラ
ッチ(142）の出力信号は、第１ラッチ(110)及び第２Ｎ
ＡＮＤゲート(144)に供給される。第２ＮＡＮＤゲート
(144)は、第１ラッチ(110)の出力信号、第４ラッチ(13
8)の出力信号及び第５ラッチ(142)の出力信号をＡＮＤ
演算してロー論理のパルスを発生させる。この第２ＮＡ
ＮＤゲート(144）からのロー論理のパルスにより第１、
第４及び第５ラッチ(110,138,142）の出力信号は初期化
される。これにより、第１ラッチ(110)の出力信号は記
録スタート信号（ＷＲｓｔａ)の上昇エッジ、即ち記録
開始時点から安定化情報制御信号（ＣＶＦＯ）の下降エ
ッジまでに至る間、ハイ論理を維持する。又、第４ラッ
チ(138）から発生される切換制御信号は補助同期信号
（ＰＹｒｅ）の下降エッジ、即ち終了時点から安定化情
報制御信号（ＣＶＦＯ）の下降エッジ、即ち安定化情報
制御信号（ＣＶＦＯ）の終了時点までの間、ハイ論理を
維持する。一方、第５ラッチ(142）の出力信号は、第５
ラッチ(142)が第２ＮＡＮＤゲート(144)と循環ループを
なすのでハイ論理のパルス形態を有するようになる。第
１ＡＮＤゲート(108）は、切換制御信号により電圧制御
発振器(52)から第１分周器(54)に供給される基準クロッ
ク（ＳＣＬＫ）を切り換える。第１ＡＮＤゲート(108）
は切換制御信号がハイ論理を維持する場合に電圧制御発
振器(52)からの基準クロック（ＳＣＬＫ）が可変分周器
(54)に供給されないようにする。切換制御信号がロー論
理を維持する場合、第１ＡＮＤゲート(108）電圧制御発
振器(52)からの基準クロック（ＳＣＬＫ）が可変分周器
(54)に供給される。

【００４６】図１７は図８に示した適応型基準クロック
発生器(76)の第４実施形態を詳細に示す回路図である。
図１７に示した適応型基準クロック発生器(76)は第１Ａ
ＮＤゲート(108)がクロック調節器(146)で置き換えられ
た以外は、図１６に示した第３実施形態の適応型基準ク
ロック発生器(76)と同じ回路構成である。このクロック
調節器(146）は切換制御信号がイネーブルされる時点か
ら一定の間（例えば、不連続記録位置（ＤＣＰ）から一
つの単位ブロックが終了される地点までの区間に当たる
間）基準クロック（ＳＣＬＫ）の周波数が補助クロック
（ＰＣＬＫ）のＭ倍を一定して維持するようにする。こ
のために、クロック調節器(146）は第４ラッチ(138）か
らの切換制御信号がロー論理からハイ論理に変化した
後、一つの単位ブロックに当たる間、一定のサイクル毎
に電圧制御発振器(52)から第１分周器(54)の方に伝送す
る基準クロック（ＳＣＬＫ）を一つずつ除去する。この
場合、位相比較器(56)で発生する位相エラー信号と周波
数比較器(58)で発生する周波数エラー信号が一定のサイ
クル毎に一度ずつ増加してから減少する。すると、位相
エラー信号及び周波数エラー信号に応答する電圧制御発
振器(52)は、基準クロック（ＳＣＬＫ）の位相及び周波
数を調節することにより基準クロック（ＳＣＬＫ）の位
相が補助クロック（ＰＣＬＫ）の位相と一致するように
すると共に基準クロック（ＳＣＬＫ）の周波数が補助ク
ロック（ＰＣＬＫ）に比べてＭ倍を一定して維持するよ
うにする。そして、クロック調節器(146）は図１５に示
したクロック調節器(90)の回路素子中、安定化情報制御
信号（ＣＶＦＯ）及び余白制御信号（Ｃｓｐｃ）を入力
するＯＲゲート(92)を除去し、代わりに図１７での第４
ラッチ(138）からの切換制御信号が供給されるようにす
ることにより実現することができる。

【００４７】

【発明の効果】上述したように、本発明では信号トラッ
クとは異なる別の領域に補助信号がプリフォーマットさ
れた光ディスクの信号トラック上の不連続記録位置と隣
接したブロック区間にクロック安定化情報がユーザー情
報と共に記録される。これにより、信号トラック上の不
連続記録位置と隣接したブロック区間に記録されたユー
ザー情報は、安定して再生されることは勿論、光ディス
クの記録容量が大きくなる。さらに、本発明では再生同
期信号と補助信号に含まれた補助同期信号との位相の先
後関係により光ディスクの信号トラック上の不連続記録
位置とクロック安定化情報の間に余白区間が選択的に生
成される。この結果、クロック安定化情報は再生同期信
号に同期されるように不連続記録位置と隣接したブロッ
ク区間に記録される。又、本発明は基準クロックが補助
信号に含まれた補助クロックに同期された場合にのみ光
ディスクに情報を記録することにより、光ディスクの記
録容量を一定に維持するようにすると共にエラーの発生
を最小化することができる。

【図面の簡単な説明】

【図１】ハードセクター方式の補助信号がプリフォーマ
ットされた光ディスクを概略的に図示する図面である。

【図２】ソフトセクター方式の補助信号がプリフォーマ
ットされた光ディスクを概略的に図示する図面である。

【図３】 図２に示した光ディスクの信号トラックに情
報が不連続的に記録された状態を示す。

【図４】 図３に示した信号トラックに記録されたクロ
ック信号とそのクロック信号の再生された状態を示す。

【図５】 本発明の一実施形態による光ディスク記録装
置のブロック図である。

【図６】 図５に示した各部分に対する出力波形図であ
る。

【図７】 図５に示した基準クロック発生器を詳細回路
図である。

【図８】 本発明の他の実施形態による光ディスク記録
装置のブロック図である。

【図９】 図８に示した各部分の出力波形図である。

【図１０】 図８に示した各部分の出力波形図である。

【図１１】 図８に示した各部分の出力波形図である。

【図１２】 図８に示した各部分の出力波形図である。

【図１３】 図８に示した適応型基準クロック発生器の
第１実施形態の詳細回路図である。

【図１４】 図８に示した適応型基準クロック発生器の
第２実施形態の詳細回路図である。

【図１５】 図１４に図示した可変位相遅延器の詳細回
路図である。

【図１６】 図８に示した適応型基準クロック発生器の
第３実施形態の詳細回路図である。

【図１７】 図８に示した適応型基準クロック発生器の
第４実施形態の詳細回路図である。

【符号の説明】

１０、２４・・・光ディスク １２・・・・・・信号トラック １４・・・・・・セクター １６・・・・・・セクター識別信号部 １８・・・・・・メイン情報信号部 ２０・・・・・・山のトラック ２２・・・・・・溝のトラック ２６・・・・・・スピンドルモーター ２８・・・・・・光ピックアップ ３０・・・・・・サーボ部 ３２・・・・・・モーター駆動部 ３４・・・・・・搬送波信号検出器 ３６・・・・・・補助信号デコーダ ３８・・・・・・基準同期信号発生器 ４０・・・・・・基準クロック発生器 ４２・・・・・・擬似同期信号発生器 ４４・・・・・・ＶＦＯ信号発生器 ４６・・・・・・記録情報処理部 ４８・・・・・・光制御器 ５０・・・・・・制御部 ５１・・・・・・再生信号処理部 ５２・・・・・・電圧制御発振器 ５４・・・・・・第１分周器 ５６・・・・・・位相比較器 ５８・・・・・・周波数比較器 ６０・・・・・・積分器 ６２、１０８・・・・・・第１ＡＮＤゲート ６４、１１０・・・・・・第１ラッチ ６６、１１２・・・・・・ＮＡＮＤゲート ６８、１１４・・・・・・第２ラッチ ７０、１１６・・・・・・第２ＡＮＤゲート ７２、１２２・・・・・・第１カウンター ７４、１２４・・・・・・第１インバーター ７６・・・・・・適応型基準クロック発生器 ７８、１２８・・・・・・第３ラッチ ８０、１１８・・・・・・第２分周器 ８２、１２０・・・・・・第３ＡＮＤゲート ８４、１３２・・・・・・第２カウンター ８６、１３４・・・・・・第２インバーター ８８、１２６・・・・・・第４ＡＮＤゲート ９０、１４６・・・・・・クロック調節器 ９２・・・・・・ＯＲゲート ９４、１３０・・・・・・第５ＡＮＤゲート ９６・・・・・・第３分周器 ９８・・・・・・ＸＯＲゲート １００・・・・・・第３カウンター １０２・・・・・・第６ＡＮＤゲート １０４・・・・・・第４カウンター １０６・・・・・・比較器 １３８・・・・・・第４ラッチ １４０・・・・・・第３インバーター １４２・・・・・・第５ラッチ

フロントページの続き (56)参考文献 特開 平６−124547（ＪＰ，Ａ) 特開 平５−73920（ＪＰ，Ａ) 特開 平２−141976（ＪＰ，Ａ) 特開 平６−131824（ＪＰ，Ａ) 特開 昭64−1167（ＪＰ，Ａ) 特開 昭63−39137（ＪＰ，Ａ) 特開 平７−225949（ＪＰ，Ａ) 特開 平６−208723（ＪＰ，Ａ)

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 記録しようとするユーザー情報を複数の
   ユーザーブロック情報に分割し、分割した各ユーザーブ
   ロック情報をそれぞれ複数の単位ブロックとして光ディ
   スクの信号トラックに記録する記録方法であって、前記複数の単位ブロックのうち 、前記信号トラックの不
   連続記録位置に直接隣接した単位ブロックの一部分に、
   この単位ブロックの物理的位置を指示する補助信号に対
   応して所定の周波数を有するクロックを基礎にしたクロ
   ック安定化情報を記録することを特徴とする、光ディス
   クへの記録方法。
2. 【請求項２】 請求項１記載の光ディスクへの記録方法
   において、 前記信号トラックの不連続記録位置に直接隣接した前記
   単位ブロックの前記不連続記録位置に直接隣接した部分
   に、余白区間を設け、この余白区間に続いて前記クロッ
   ク安定化情報を記録することを特徴とする、光ディスク
   への記録方法。