JP3469737B2 - ディジタル・ビデオ・デコーダ - Google Patents
ディジタル・ビデオ・デコーダInfo
- Publication number
- JP3469737B2 JP3469737B2 JP04528797A JP4528797A JP3469737B2 JP 3469737 B2 JP3469737 B2 JP 3469737B2 JP 04528797 A JP04528797 A JP 04528797A JP 4528797 A JP4528797 A JP 4528797A JP 3469737 B2 JP3469737 B2 JP 3469737B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- adder
- decoder
- video
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000033001 locomotion Effects 0.000 claims description 40
- 238000013139 quantization Methods 0.000 claims description 21
- 230000036961 partial effect Effects 0.000 claims description 14
- 239000000872 buffer Substances 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 4
- 230000001131 transforming effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 21
- 230000006870 function Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 16
- 230000006835 compression Effects 0.000 description 14
- 238000007906 compression Methods 0.000 description 14
- 239000013598 vector Substances 0.000 description 14
- 238000013461 design Methods 0.000 description 9
- 238000003860 storage Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000004364 calculation method Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 230000009466 transformation Effects 0.000 description 6
- 230000002457 bidirectional effect Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 238000004422 calculation algorithm Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000002123 temporal effect Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 241000282376 Panthera tigris Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000004091 panning Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008521 reorganization Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000007619 statistical method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/007—Transform coding, e.g. discrete cosine transform
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/59—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial sub-sampling or interpolation, e.g. alteration of picture size or resolution
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/80—Details of filtering operations specially adapted for video compression, e.g. for pixel interpolation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/414—Specialised client platforms, e.g. receiver in car or embedded in a mobile appliance
- H04N21/4143—Specialised client platforms, e.g. receiver in car or embedded in a mobile appliance embedded in a Personal Computer [PC]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
- H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
- H04N21/440263—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by altering the spatial resolution, e.g. for displaying on a connected PDA
- H04N21/440272—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by altering the spatial resolution, e.g. for displaying on a connected PDA for performing aspect ratio conversion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/443—OS processes, e.g. booting an STB, implementing a Java virtual machine in an STB or power management in an STB
- H04N21/4435—Memory management
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Discrete Mathematics (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Television Signal Processing For Recording (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Picture Signal Circuits (AREA)
- Processing Of Color Television Signals (AREA)
- Color Television Systems (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、圧縮され、符号化
されたビデオ・データ・ストリーム、例えば離散コサイ
ン変換符号化ビデオ・データ・ストリームをデコード
し、復元（decompress）するためのビデオ・デコーダに
関する。本発明の装置は、異なる出力表示の縦横比に備
えて出力画像をサイズ変更するのに特に有用である。本
発明の装置は、無線放送信号、有線放送信号、衛星放送
信号およびディジタル・ネットワーク信号ならびに高解
像度テレビ、対話型テレビ、マルチメディア、ビデオ・
オン・デマンド、テレビ会議およびディジタル録画にお
いて有用である。本発明の装置は、セット・トップ・ボ
ックスもしくはディジタル娯楽端末装置などとして、テ
レビ、パーソナル・コンピュータ、ワークステーション
もしくは他のコンピュータの構成部品として、１個以上
のプリント回路板に含まれる装置として、または録画装
置もしくは遠隔会議専用装置の一部として、「スタンド
アロン型」の装置であることができる。 【０００２】 【従来の技術】ＭＰＥＧ（Moving Picture Experts' Gr
oup）のＭＰＥＧ−２規格は、ビデオ用途のための圧縮
／復元規格である。この規格は、（１）符号化され、圧
縮され、バンド幅の大幅な減少を受けたデータ・ストリ
ーム、および（２）そのデータ・ストリームの復元を記
載している。圧縮は、主観的な損失圧縮であり、後に無
損失圧縮が続くものである。次に、符号化され、圧縮さ
れたディジタル・ビデオ・データが復元され、ＭＰＥＧ
−２規格に適合するデコーダ、すなわちＭＰＥＧ−２準
拠デコーダ中でデコードされる。 【０００３】ＭＰＥＧ−２規格は、とりわけ、例えばC.
A. GonzalesおよびE. Viscitoの「Motion Video Adapt
ive Quantization In The Transform Domain」IEEE Tra
ns Circuits Syst Video Technol, Volume 1, No. 4, D
ec.1991, pp. 374-378、E. ViscitoおよびC. A. Gonzal
esの「Encoding of Motion Video Sequences for theMP
EG Environment Using Arithmetic Coding」SPIE, Vol.
1360, pp. 1572-1576, (1990)、D. LeGallの「MPEG: A
Video Compression Standard for Multimedia Applica
tions」Communications of the ACM, Vol. 34, No. 4,
(April 1991),pp. 46-58、S. PurcellおよびD. Galbiの
「C Cube MPEG Video Processor」SPIE, v. 1659, (199
2) pp. 24-29ならびにD. J. LeGallの「MPEG Video Com
pression Algorithm」Signal Process Image Commun,
v. 4, n. 2, (1992), pp. 129-140に記載されている。 【０００４】ＭＰＥＧ−２規格は、フレーム内符号化ま
たはフレーム間符号化のいずれかだけでは達成すること
ができない全画像データ・ストリーム圧縮を達成しなが
らも、純粋なフレーム内符号化のランダム・アクセスの
利点を保持する非常に高い圧縮技術から得られるデータ
・ストリームおよびそのような技術に用いるためのデコ
ーダを指定する。ＭＰＥＧ−２規格の、ブロックベース
の周波数ドメイン・フレーム内符号化と補間／予測フレ
ーム間符号化との組み合わせが、フレーム内符号化のみ
とフレーム間符号化のみとの間の均衡をもたらす。 【０００５】ＭＰＥＧ−２規格は、動き補償された補間
および予測符号化のために時間的冗長性を利用する。す
なわち、局所的に現在の画像を以前および／または未来
の時点での画像の変換として構成することができるとい
う仮定をたてる。「局所的」とは、変位の振幅および方
向が画像のところどころで同じではないことをいう。 【０００６】ＭＰＥＧ−２規格は、予測および補間フレ
ーム間符号化ならびに周波数ドメイン・フレーム内符号
化を指定する。これは、時間的冗長性の減少のためのブ
ロックベースの動き補償と、空間的冗長性の減少のため
のブロックベースの離散コサイン変換ベースの圧縮とを
有している。ＭＰＥＧ−２規格の下では、動き補償は、
予測符号化、補間符号化および可変長符号化動きベクト
ルによって達成される。動きに関する情報は、１６&tim
es;１６の画素配列に基づき、空間情報とともに伝送さ
れる。動き情報は、可変長符号、例えばハフマン符号を
用いて圧縮される。 【０００７】ＭＰＥＧ−２規格は、種々の予測ツールお
よび補間ツールの使用によって時間的冗長性の減少を提
供する。これを図１に示す。図１は、三つのタイプのフ
レームまたはピクチャ、すなわち「Ｉ」ピクチャ（イン
トラ、符号化ピクチャ）、「Ｐ」ピクチャ（予測符号化
ピクチャ）および「Ｂ」ピクチャ（双方向補間符号化ピ
クチャ）を示す。ＩＰおよびＩＰＢ符号化のようなフレ
ーム間符号化の場合、画像伝送順序が画像表示順序と同
じではないことに注意すること。これを図１に詳細に示
す。 【０００８】動き補償は画像間の冗長性に至る。「Ｉ」
ピクチャからの「Ｐ」ピクチャの生成ならびに１対の過
去および未来のピクチャからの「Ｂ」ピクチャの生成が
ＭＰＥＧ−２規格技術の主な特色である。 【０００９】「Ｉ」ピクチャは、適度の圧縮を提供し、
例えばビデオ・テープまたはＣＤＲＯＭの場合に、ラン
ダム・アクセスのためのアクセス点である。便宜上、ほ
ぼ０．５秒ごと、すなわち１０〜２０ピクチャごとに一
つの「Ｉ」ピクチャが提供される。「Ｉ」ピクチャはそ
のものから情報を得るだけである。これは「Ｐ」ピクチ
ャまたは「Ｂ」ピクチャから情報を受けることはしな
い。シーン・カットが好ましくは「Ｉ」ピクチャで起こ
る。 【００１０】「Ｐ」ピクチャは、直前のピクチャに関し
て符号化される。「Ｐ」ピクチャは、未来のピクチャ
（「Ｐ」および「Ｂ」ピクチャの双方を含む）のための
基準として使用される。 【００１１】「Ｂ」ピクチャは、もっとも高度な圧縮を
受けている。このピクチャは、再構成のために過去のピ
クチャおよび未来のピクチャの両方を必要とする。
「Ｂ」ピクチャは、基準として使用されることは決して
ない。 【００１２】ＭＰＥＧ−２規格の下での動き補償装置は
マクロブロック装置である。ＭＰＥＧ−２規格のマクロ
ブロックは１６×１６画素である。動き情報は、
順方向予測マクロブロック用の１個のベクトル、逆方向
予測マクロブロック用の１個のベクトルおよび双方向予
測マクロブロック用の２個のベクトルからなる。各マク
ロブロックに関する動き情報は、基準マクロブロック中
に存在する動き情報に関して差分的に符号化される。こ
のように、画素のマクロブロックは、過去または未来の
ピクチャからの画素のマクロブロックの変換によって予
測される。 【００１３】ソース画素と予測画素との差違が相当する
ビット・ストリームに含まれる。デコーダが修正項を予
測画素のブロックに加えて再構成ブロックを作り出す。 【００１４】上述し、図１に示すように、「Ｐ」ピクチ
ャの各マクロブロックは、直前の「Ｉ」ピクチャに関し
て、または直前の「Ｐ」ピクチャに関して符号化するこ
とができる。 【００１５】さらに、上述し、図１に示すように、
「Ｂ」ピクチャの各マクロブロックは、もっとも近い過
去の「Ｉ」または「Ｐ」ピクチャから順方向予測によっ
て符号化することもできるし、もっとも近い未来の
「Ｉ」または「Ｐ」ピクチャから逆方向予測によって符
号化することもできるし、もっとも近い過去の「Ｉ」ま
たは「Ｐ」ピクチャと、もっとも近い未来の「Ｉ」また
は「Ｐ」ピクチャとの両方を使用して双方向的に符号化
することもできる。フル双方向予測がもっとも雑音のな
い予測である。 【００１６】動き情報が各マクロブロックとともに送ら
れて、基準画像のどの部分を予測子として使用すべきか
を示す。 【００１７】上記のように、動きベクトルは、直前の隣
接ブロックの動きベクトルに関して差分的に符号化され
る。差分動きベクトルを符号化するためには可変長符号
化が使用されて、あるマクロブロックの動きベクトルが
その直前のマクロブロックの動きベクトルにほぼ等しい
ような一般的な場合には、動きベクトルを符号化するの
にわずか少数のビットしか要らなくなる。 【００１８】空間的冗長性とはピクチャ内の冗長性であ
る。上述したような、動き補償処理のマクロブロック依
存性のため、ＭＰＥＧ−２規格にとってはブロックベー
スの空間的冗長性減少方法を使用することが望ましかっ
た。選択された方法は、離散コサイン変換およびピクチ
ャの離散コサイン変換符号化である。離散コサイン変換
符号化が重み付きスカラ量子化およびラン・レングス符
号化と組み合わされて、いっそうのレベルの圧縮を達成
する。 【００１９】離散コサイン変換は直交変換である。直交
変換は、周波数ドメイン解釈を有するため、フィルタ・
バンク指向である。離散コサイン変換もまた局所的であ
る。すなわち、符号化処理は、６４個の変換係数または
サブバンドを計算するのに十分である８×８の空
間ウィンドウに対して標本化する。 【００２０】離散コサイン変換のもう一つの利点は、高
速の符号化およびデコードのアルゴリズムが利用できる
ということである。加えて、離散コサイン変換のサブバ
ンド分解は、心理視覚的規準の有効利用を可能にするの
に十分な挙動を示す。 【００２１】離散コサイン変換ののち、高めの周波数係
数の多くはゼロである。これらの係数は、図２に示すよ
うにジグザグに編成され、ラン−振幅（ラン−レベル）
の対に変換される。各対は、ゼロ係数の数および非ゼロ
係数の振幅を示す。これが可変長符号で符号化される。 【００２２】離散コサイン変換符号化は、図２に示すよ
うに３段階で実施される。第一段階は、離散コサイン変
換係数の計算である。第二段階は、そのような係数の量
子化である。第三段階は、データをジグザグの走査順序
に再編成したのち、量子化された変換係数を｛ラン−振
幅｝対に変換することである。 【００２３】量子化は、１ビット以上の右シフトとみな
すことができる。量子化は、非常に高い程度の圧縮およ
び高い出力ビット速度を可能にし、高画質を保持する。 【００２４】再構成画像中の「濃淡のむら」を避けるた
めに「Ｉ」ピクチャの量子化を微細にする適応量子化も
可能である。「Ｉ」ピクチャはすべての周波数でエネル
ギーを含むため、これは重要である。対照的に、「Ｐ」
および「Ｂ」ピクチャは、主として低周波数エネルギー
を含み、より粗い量子化での符号化が可能である。 【００２５】デコーダ設計者が直面する一つの課題は、
輝度／色差の関係およびＭＰＥＧ−２規格と完全に適合
しながらも、単一のデコーダ・システムを多様な表示出
力フォーマットに適応させることである。 【００２６】ＭＰＥＧ−２ビデオ・デコーダ／表示機能
は、デコードされるソース・ビデオ・ストリームの提示
縦横比を、そのデコーダ／表示機能が設置される環境の
必要性に合うように変形することを求められる。 【００２７】デコーダ・チップの表示出力は、ＣＣＩＲ
勧告６０１に適合しなければならない。この勧告は、１
本のアクティブ・ライン中の輝度および色差画素の数
と、色差画素を輝度信号に対してサブ標本化する方法と
を指定している。４：２：２と定められたフォーマット
がこの分野では大部分の場合にサポートされている。輝
度信号の各ラインが対応する色差信号のラインを有する
場合、これは、７２０個のアクティブな輝度信号（Ｙ）
および３６０個の色差信号（Ｃｂ、Ｃｒ対）を定める。
さらにＣＣＩＲ勧告６５６が、ＮＴＳＣ環境およびＰＡ
Ｌ環境のアクティブ・ラインの数をそれぞれ４８０個お
よび５７６個と定めている。 【００２８】デコードされた画像がフルサイズのＣＣＩ
Ｒ−６０１解像度に適合しないおそれがある。例えば、
入力ビデオが３５２本の垂直方向画素列に合わせてフォ
ーマットされていて、これらを、ビデオ表示装置（ＣＲ
Ｔ）上で７０４個の垂直方向列空間を満たすように拡大
しなければならないこともある。水平方向に表示可能な
画素が倍増するため、これは１対２（１：２）拡大とし
て公知である。これは、画素を反復させる方法（各画素
を水平方向にもう一度繰り返す）や、隣接する画素どう
しの平均をとってそれらの間に配置すべき新しい画素を
作り出す方法をはじめとして、当該技術に周知であるい
くつかの方法のいずれによっても達成することができ
る。 【００２９】 【発明が解決しようとする課題】本発明の一つの目的
は、デコード処理の速度を維持し、さらには高めるビデ
オ・デコーダを提供することにある。 【００３０】本発明のもう一つの目的は、輝度／色差規
格およびＭＰＥＧ−２規格と完全に適合しながらも、多
くの出力表示フォーマット、すなわち縦横比で用いるこ
とができるＭＰＥＧ−２準拠デコーダを提供することに
ある。 【００３１】本発明のさらに別の目的は、多数のパイプ
ライン・レジスタの必要性を軽減するためにフィルタ・
ネットワークの待ち時間を短縮し、全体のコンパクトさ
を達成することにある。 【００３２】 【課題を解決するための手段】本発明のこれらの目的お
よび他の目的は、本発明のディジタル・ビデオ信号デコ
ーダ・システム（以下「本システム」とも称する）によ
って達成される。本システムは、ネットワークまたはホ
ストから符号化された圧縮ディジタル・ビデオ信号を受
信し、デコードされたディジタル・ビデオ信号を出力表
示装置に伝送するのに有用である。本システムの要素
は、ＦＩＦＯデータ・バッファと、可変長符号デコーダ
と、逆量子化装置と、離散コサイン変換インバータと、
動き補償装置と、表示出力処理のための多相有限インパ
ルス応答（以下「ＦＩＲ」と表記）水平フィルタと、表
示装置ビデオ出力と、制御装置とを含む。なお、以下の
記述を簡単にするため、この「多相ＦＩＲ水平フィル
タ」を「ＦＩＲフィルタ」又は「フィルタ」と称するこ
ともある。 【００３３】表示出力の縦横比を表示装置の縦横比に合
わせるための、より複雑な縦横比拡大方法は、ＦＩＲフ
ィルタの伝達関数を使用して、たたみ込み和を生成する
ことを含み、このように、いくつかの入力画素の解析か
ら新しい画素を補間する。この方法は、得られる拡大ビ
デオ表示においてより高い精度が望まれる場合に好まし
く、これが本発明の実施態様である。 【００３４】水平方向拡大のためのＦＩＲフィルタ法で
さえ、表示機能がいくつかの異なる縦横比変換を実行す
ることを求められるかもしれない。とりわけ、１：２、
３：４および２：３のような縦横比がこの分野に一般的
である。ビデオ表示機能は非常に費用に敏感であるた
め、同じディジタル回路を用いて、求められるすべての
縦横比変換を実行するように水平方向拡大機能を設計す
ることが望ましい。このディジタル回路の多重化は、表
示機能を実現するのに要する面積を減らすのに有利であ
る。なぜならば、面積は、特にＶＬＳＩ実現体におい
て、デコーダ／表示機能の製造費の決定において重要な
要因であるからである。最近、いくつかの異なる縦横比
変換を一つの表示機能に含めることが一般的になってお
り、そこで、この能力に要するシリコン面積を減らす方
法を追求することは有益である。 【００３５】ＦＩＲフィルタ法は、各出力画素が入力デ
ータ（ディジタル画素値）と所定のインパルス応答係数
（所望の水平方向拡大のタイプに適切なもの）との個々
の乗算積の和であるたたみ込み和によって実現される。
これらのインパルス応答係数は、場合によっては、実現
に要する乗算の回数を減らすため、対称になるように選
択される。また、一つのたたみ込み結果を生成するため
に並行に実施しなければならない残りの乗算は、回路の
面積を減らすような方法で組み合わされる。本発明の一
部分は、この乗算の組み合わせ方にある。 【００３６】元の画像をデコードするとき、色差をいく
つかの方法でサブ標本化することができる。それらの方
法のうち二つは、簡単なデシメーションを含み、もう一
つはディジタル・フィルタによる。これは、輝度標本に
関する色差標本の特定の空間的局所性を意味する。この
画像が一定の拡大中に表示機能によって後処理されると
き、この空間的関係をできるだけ近く再構成しなければ
ならない。そうしなければ、色ずれの形でゆがみが生じ
るおそれがある。これは、サブ画素の精度を要するＭＰ
ＥＧ−２パン／スキャン機能にとって特に重要である。
本発明のもう一つの部分は、水平方向拡大表示機能から
より正確な色差を生じさせることができると同時に、こ
の増大した精度のための回路が設計の残りの部分にとっ
て負担とならないような表示機能にある。 【００３７】 【発明の実施の形態】本システムは、符号化された圧縮
ディジタル・ビデオ・データをホスト・インタフェース
・バスから受信し、そのディジタル・ビデオ・データを
復元し、デコードし、復元され、デコードされたディジ
タル・ビデオ・データを、本明細書では画素バスとも呼
ぶ表示インタフェースおよび多相ＦＩＲフィルタとして
の縦横比変換手段を介して表示出力に送達する。ディジ
タル・データからアナログ・データへの変換は、本シス
テムの外部で実施される。しかし、一つの実施態様で
は、ディジタル・アナログ変換器（ＤＡＣ）を画素バス
の下流側で本システムに組み込むこともできる。 【００３８】本発明の好ましい実施態様では、本デコー
ダ・システムは、ＭＰＥＧ文書に定義されているＭＰＥ
Ｇ−２規格のメインプロファイル・メインレベルと完全
に適合する。したがって、本システムは、圧縮ビデオ・
データを１５Mbs／秒の速度で受信することができ、４
０MHzのクロック周波数で作動することができる。ＭＰ
ＥＧ−２規格では、圧縮された符号化データのデータ・
フォーマットは、ＹＣｂＣｒ（４：２：０）である。 【００３９】図３は、ＭＰＥＧ−２規格をサポートする
ためのシステムの一般的な内部データ流を示す。具体的
には、圧縮された符号化データ入力３１は、デマルチプ
レクサ４１に達し、そこで二つのデータ・ストリーム５
１および６１に戻される。ストリーム６１は、デコード
処理のために可変長符号（ＶＬＣ）ハフマン・デコーダ
７１ｂに達し、さらに、逆量子化のために逆量子化装置
８１に達する。そして、逆量子化された符号が、逆離散
コサイン変換（ＩＤＣＴ）処理９１に進み、そこで、逆
量子化された符号が画素マッピングに変換される。 【００４０】第二のデータ・ストリーム５１もまた、可
変長符号（ＶＬＣ）ハフマン・デコーダ７１ａに達し、
そこで動きベクトル１０１にデコードされて、このベク
トルが動き補償装置１３１に達する。ハフマン・デコー
ダ７１ａおよび７１ｂは、論理的には別個であるように
示すが、構造的にも電子的にも同じ要素であってもよ
い。 【００４１】動き補償装置１３１はまた、第一のデータ
・ストリーム６１から誘導され、かつ加算器１４１で総
和された動き補償されたデータ・ストリームを受信す
る。加算器１４１の出力１５１は、画素バス（図示せ
ず）および記憶装置、すなわち、未来フレーム記憶装置
１１１および過去フレーム記憶装置１２１に達する。未
来フレーム記憶装置１１１および過去フレーム記憶装置
１２１の内容が、適宜、動き補償装置１３１への入力と
なる。 【００４２】図４は、本発明のデコーダ・システム２０
１のブロック図を示す。本システムの入出力は、ホスト
・インタフェース２０２からの３本のバスと、表示イン
タフェース２０８への２本のバスとを含む。ホスト・イ
ンタフェース２０２からのバスは、データ・バス２０
３、アドレス・バス２０５および制御バス２０７を含
む。データ・バス２０３は、１６ビットもしくは３２ビ
ットまたは他の幅のバスであってもよいし、直列バスで
あってもよい。また、両方向性バスでもよいし、一方向
性バスでもよい。アドレス・バス２０５は６ビットのバ
スであるが、本発明を逸脱することなく、他の幅を適応
することもできる。制御バス２０７は７ビットのバスで
あるが、本発明を逸脱することなく、他の幅を適応する
こともできる。 【００４３】表示インタフェース２０８のバスは、デー
タ・バス２０９および制御バス２１１である。データ・
バス２０９は、画素データに用いるものである。制御バ
ス２１１は、同期化および制御に用いるものである。 【００４４】本システムは、ホスト・バス制御要素２３
１、ＦＩＦＯバッファ２４１、デコード・サブシステム
３０１、制御装置４０１、命令記憶装置４０２、表示バ
ス制御装置５０１およびメモリ管理装置６００を含む。 【００４５】外部メモリであるメモリ６０１は、ホスト
・インタフェース２０２からＦＩＦＯバッファ２４１を
介してデータを受信するための圧縮データ・バッファ６
１１と、未来フレームおよび過去フレームを含むデコー
ドされたフレームを受信し、記憶するためのフレーム・
バッファ６２１、６２３および６２５とを含む。 【００４６】メモリ管理装置６００とメモリ６０１との
インタフェースは、アドレス・バス２２１、両方向デー
タ・バス２２３および制御バス２２５を含む。 【００４７】図５に詳細に示すデコード装置３０１は、
制御装置４０１およびその関連の命令記憶装置４０２の
制御の下で作動する機能装置からなる。これらのデコー
ド機能装置は、可変長符号ハフマン・デコーダ３１１、
逆量子化装置もしくは量子化解除装置３２１、逆離散コ
サイン変換装置３３１および動き補償装置３４１を含
む。 【００４８】制御装置４０１は、デコーダの制御の中心
点である。制御装置４０１のマイクロコードが命令記憶
装置４０２に記憶されている。制御装置４０１は、外部
プロセッサにより、高レベル・コマンドおよび状態のた
めのホストまたはシステム・バスを介してホスト・シス
テムと対話する。制御装置４０１は、他の機能要素の制
御およびコマンドならびにこれらの装置の大域同期化を
提供する責任を負う。 【００４９】制御装置４０１は、可変長符号ハフマン・
デコーダ３１１に結合されている。これが符号ストリー
ムの構文解析を可能にする。符号ストリームの構文解析
およびヘッダ情報の処理は、ＶＬＣハフマン・デコーダ
３１１と対話する制御装置４０１によって実施される。 【００５０】可変長符号（ＶＬＣ）ハフマン・デコーダ
３１１は、データ・ストリームをデコードするための表
と、マクロブロックのラン／レベル・データのデコード
を制御する局所状態機械とを含む。ヘッダ情報およびブ
ロック・ラン／レベル記号が圧縮ビット・ストリームか
ら送られるとき、ＶＬＣハフマン・デコーダ３１１は制
御装置４０１によって制御される。局所状態機械は、ラ
ン／レベル記号をデコードし、逆量子化装置３２１と対
話して、デコードされた信号を処理する。 【００５１】記すべきは、可変長符号化、例えばハフマ
ン符号化は、コードワードを記号に割り当てる統計的な
符号化技術であるということである。高い出現率の記号
には短いコードワードが割り当てられ、低い出現率の記
号には長めのコードワードが割り当てられる。 【００５２】ＭＰＥＧ−２準拠ＶＬＣデコーダに使用さ
れる符号は、ＭＰＥＧ−２規格から取り出される。符号
は、プレフィックス符号として知られる分類の符号を形
成する。プレフィックス符号体系では、有効な符号が別
の符号のプレフィックスになることはない。各コードワ
ードに割り当てられるビットの数は、最少１から最大１
６まで可変である。一連の記号を表すのに使用される符
号化ビットは、可変長のビット列である。元の記号列を
再構成するためには、このビット列を順次にデコードし
なければならない。上記のように、ハフマン符号化は、
記号出現率に基づいて符号表を生成する。生成される符
号は最小冗長性符号である。ＭＰＥＧ−２規格によって
使用されるハフマン符号化は静的符号化アルゴリズムに
基づく。ハフマン符号化によって使用される符号化手続
きは、厳密な記号列がデコード処理によって回復される
ため、無損失符号化である。 【００５３】逆量子化装置３２１は、ＶＬＣ装置３１１
からラン／レベル（ラン／振幅）符号化記号を受信し、
逆離散コサイン変換装置３３１に送られる６４個の係数
のブロックを出力する。逆量子化装置３２１は、ラン／
レベル符号化記号をゼロおよび記号に変換し、データを
ジグザグ化解除し、離散コサイン変換係数のための差分
パルス符号変調（ＤＰＣＭ）デコードを扱い、データを
逆量子化する。 【００５４】図２は、離散コサイン変換係数のジグザグ
走査順序を示す。左上の係数がＤＣ係数である。他すべ
ての係数はＡＣ項とみなされる。番号は、ラン・レング
スおよびレベル符号化のために係数が読み出される順序
を示す。 【００５５】ラン・レングス符号化の後の処理は、デー
タを「ジグザグ化解除」する処理である。これは、「レ
ベル」データを８×８ブロックまたは行列に対し
て正しい位置に配することを意味する。「ラン」は、ス
キップされる位置の数、すなわちゼロを識別する。レベ
ルはまた、量子化の下でさらに処理しなければならな
い。 【００５６】量子化、すなわち符号化において、レベル
は、「量子化係数」と呼ばれる数によって除算されて、
量子化された係数になる。量子化および逆量子化が、デ
コードされるデータにいくらか損失をもたらす。デコー
ド処理において、ジグザグ化解除された量子化された係
数（「レベル」）が量子化因数によって乗算されて、逆
量子化された係数が得られる。量子化因数は、デコーダ
により、データ・ストリームをデコードするのに使用さ
れ、デコーダに進入するデータ・ストリームの一部であ
る。この係数、すなわち周波数ドメイン値が逆離散コサ
イン変換装置３３１に達して、時間ドメインベースの信
号に戻される。 【００５７】Ｉ−ピクチャまたはＩ−フレームとして知
られるイントラブロックは、差分パルス符号変調符号化
されたＤＣ係数を含む。これは、以前の値のＤＣ値が現
在の８×８ブロックＤＣ値を予測することを意味
する。そして、量子化された差が符号化される。ＤＣ係
数のための差分パルス符号変調符号化を、三つの成分、
すなわちＹ成分、Ｃｂ成分およびＣｒ成分のすべてに適
用することができる。差分パルス符号変調デコードのの
ち、８×８ブロックのＤＣ係数は、逆量子化処理
を受けたのち、逆離散コサイン変換装置３３１に送られ
る。 【００５８】信号のブロックを逆量子化装置３２１中で
逆量子化したのち、逆離散コサイン変換装置３３１は、
８×８ブロックに対して二次元逆離散コサイン変
換を実行して、再構成された画像ブロックを形成する。
必要ならば、再構成された画像ブロックは、動き補償装
置３４１からの予想されるブロックに加えられる。逆離
散コサイン変換装置３３１および動き補償装置３４１
は、この総和段階中でそれらの出力を同期化する。そし
て、総和結果は、表示装置への出力および参照のために
メモリ６０１に送られる。 【００５９】動き補償装置３４１は、制御装置４０１か
らコマンドおよびアドレスを受信し、予測画像ブロック
を形成するのに必要な補間を実行する。予測された出力
ブロックは、逆離散コサイン変換の出力と同期化され、
この総和段階により、逆離散コサイン変換再構成ブロッ
クの出力に加算される。 【００６０】動き補償は、現在のブロックと、以前のピ
クチャまたは未来のピクチャの中のブロックとの差を符
号化することにより、ビデオ・ピクチャにおける時間的
冗長性を利用する。動きとは、画素が現在のピクチャ中
で基準ピクチャ中とは異なる位置に移動することをい
う。この変位は動きベクトルによって与えられる。これ
らの動きベクトルおよび現在のピクチャと未来のピクチ
ャとの符号化された差が、動きを補償されたピクチャを
構成する。 【００６１】動き補償は、全画素または半画素の精度の
動き画素を用いて、過去もしくは未来または過去と未来
の両方のピクチャからの予測を含む。動き補償は、イン
タレースしたビデオ・データ・ストリームおよび非イン
タレースのビデオ・データ・ストリームの両方で実施さ
れる。 【００６２】図６は、本発明のデコーダ・システムを専
用ディジタル娯楽端末環境で示す。本システムは、ケー
ブルまたは上流側の放送手段から入力を受信する。これ
がデマルチプレクサ６６１の中でビデオ部、オーディオ
部およびＡＳＣＩＩ部に戻される。本システムは、本発
明のビデオ・デコーダ２０１、オーディオ・デコーダ２
１、ＡＳＣＩＩジェネレータ３１および赤外線レシーバ
４１を含む。ＡＳＣＩＩジェネレータ３１、オーディオ
・デコーダ２１およびビデオ・デコーダ１１は、ＮＴＳ
Ｃ（National Television Standards Committee）ジェ
ネレータ５１を介して出力を提供する。 【００６３】パーソナル・コンピュータ環境 パーソナル・コンピュータ、ワークステーションまたは
他の計算環境において、圧縮ビデオデータ入力は、記憶
装置またはネットワーク通信アダプタのいずれかから送
られてくる。ビデオ・データは通常、システム入出力バ
スを介するパケット転送として扱われる。これは、本発
明のシステムは、限られた時間に高速でデータのバース
トを受信し、さらに、符号化されたデータが処理される
間に他の装置がシステム入出力バスを使用することを許
すことができなければならないことを意味する。これ
は、そのようなデータ・バーストを扱うのに十分な大き
さでなければならない内部ＦＩＦＯバッファ２４１の使
用によって達成される。計算環境において、復元された
ビデオ・データ・ストリームが表示（画素バス）インタ
フェースに提供され、このインタフェースがビデオ制御
装置に直接インタフェースすることができる。あるいは
また、ビデオ・データ・ストリームを高バンド幅システ
ム・バスに載せて図形プロセッサ・フレーム・バッファ
に送ることもできる。 【００６４】典型的なＰＣシステム環境を図７に示す。
図７は、システム・バス７０１を、種々のシステム・バ
ス・サブシステム、例えばネットワーク・アダプタ７０
３、ＳＣＳＩアダプタ７０５、システム・メモリ７０７
およびホスト・プロセッサ７０９とともに示す。本発明
のシステムは、図形アダプタ・カード７１１を介してシ
ステム・バス７０１に接続され、ディジタル信号プロセ
ッサ７１３、本発明のデコーダ２０１、ＤＲＡＭ６０１
およびＳＲＡＭ６０２を含む。図形アダプタ・カード７
１１は、任意の表示ドータ・カード７１５、図形表示装
置７１７またはそれらの両方に対するインタフェースを
提供する。 【００６５】プロセッサ入出力 本システムは、三つの外部インタフェース、すなわちホ
スト・インタフェース２０２、表示インタフェース２０
８およびメモリ・インタフェース２２１、２２３、２２
５を有している。 【００６６】ホスト・インタフェース２０２は、主制御
および圧縮データ・インタフェースである。１６ビット
のスレーブ・インタフェースであるこのインタフェース
２０２は、ホスト・プロセッサ、すなわち伝送ネットワ
ークに対し、本システムの内部レジスタ、局所記憶装置
および機能装置に対するアクセスを提供する。ホスト・
インタフェース２０２は、本システムのためのコマン
ド、状態および符号化データ・インタフェースとして機
能する。このホスト・インタフェース２０２を介して、
高レベルのシステム・コマンドおよび状態が本発明のデ
コーダとホスト・システムとの間でやり取りされる。 【００６７】多相ＦＩＲフィルタによる縦横比拡大 異なる表示縦横比に適合するための水平方向拡大は、色
差信号に対する演算から開始する。通常、ＭＰＥＧ−２
符号化の前に、色差信号を元の画像からサブ標本化す
る。色差標本化フォーマットを以下のように指定する。 【００６８】４：２：０ 図８に示すように、垂直方向次元および水平方向次元の
両方で色差信号を輝度の半分の解像度でサブ標本化す
る。 【００６９】４：２：２ 図９に示すように、水平方向次元だけで色差信号を輝度
の半分の解像度でサブ標本化する。 【００７０】４：４：４ 等しい数の輝度標本と色差標本がある。 【００７１】ＭＰＥＧ−２規格のメインプロファイル・
メインレベルの場合、圧縮されたデータは４：２：０色
差からなる。大部分のＭＰＥＧ−２デコーダは、復元さ
れたビデオを４：２：２フォーマットで出力する。これ
を図８および図９に示す。図１０に示す色差標本の水平
方向位置は、ＭＰＥＧ−２の輝度標本とともに位置付け
られる。ともに位置付けられた標本は、輝度画素と同じ
数の輝度標本を採取したのち、他の各標本をデシメーシ
ョンすることによって作られる。 【００７２】ＭＰＥＧ−１では、色差標本は、ＭＰＥＧ
−１色差信号の水平方向位置を示す図１１に示すよう
に、隣接する輝度標本と輝度標本との中間に位置してい
る。 【００７３】サイズ変更の処理は、ディジタル形式のＦ
ＩＲフィルタを用いて達成される。この処理は、輝度
（Ｙ）および各色差信号（Ｕ、Ｖ）を別個に扱い、同じ
たたみ込み和が各標本セットに適用されて、新しいディ
ジタル・データのラインを形成する。 【００７４】このディジタル形式のＦＩＲフィルタは、
いくつかの別個の位相を使用して、拡大の際に色差標本
を輝度標本に対して空間的に配置することをより精密に
制御する。このようなアプローチは、多相ＦＩＲフィル
タを使用して縦横比を拡大する方法の大部分で用いられ
る。多相ＦＩＲフィルタは、図１０に示すように空間的
に配置されたＭＰＥＧ−２入力色差標本を採取し、図１
１に示すようにより正確な形で空間的に配置された４：
２：２拡大色差標本を与える。 【００７５】ＭＰＥＧ−２パンおよびスキャン機能は、
元の画像をサブ画素位置でオフセットすることを要求す
る。ＭＰＥＧ−２構文は、１／１６画素の精度に対応で
きるが、実際には、１／４画素であれば、いかなるパニ
ング速度ででも滑らかなパニング動を示すのに十分であ
る。パンおよびスキャン機能は、３：４拡大フィルタを
用いる。 【００７６】図１２および図１３は、３：４拡大フィル
タにおける種々のサブ画素位置について輝度と色差との
位相関係を示す。左側に、開始サブ画素の位置を、第一
の偶数輝度ｙ（０）での開始死点を表す０．００から始
まり、位置変化が増すごとに０．２５の間隔で増大し、
１．７５で終了する小数で示す。開始画素が次の偶数輝
度標本ｙ（２）に移されると、この数列はモジュロ８の
方法で終了する。これは、他の精度、例えば１／３画素
またはそれ以上の精度に拡張することもできる。図１２
および図１３は１／４画素の精度を示す。 【００７７】この３：４拡大フィルタの実現は、四つの
別個の位相を使用して、拡大の前に色差標本を輝度標本
に対して配置することをより正確に制御する。したがっ
て、同じ位相制御の適切な初期設定により、ＦＩＲフィ
ルタは、拡大した輝度標本および色差標本を正確な形態
で０．２５サブ画素までの解像度で正確に配置すること
ができる。 【００７８】図１２および図１３を基準として使用する
と、一例は、すべての場合に０．００での画素オフセッ
トによって初期設定するようにＦＩＲフィルタを制限す
ることである（偶数画素、全画素）。その場合、彩度相
にもっとも正確な選択は３であろう。 【００７９】ディジタル表示機能の設計において、重要
な要因は、ＦＩＲフィルタを使用して水平方向拡大を処
理するための回路のコンパクトさおよび精度である。こ
こでは、これらの設計は、いくつかの異なる水平方向拡
大比のためのハードウェアを一つの装置に組み合わせ
る。 【００８０】そのような組み合わせ装置の設計は、ＦＩ
Ｒ変換に伴う乗算が並列に実行され、そしてその結果が
水平方向拡大装置への入力の精度にとって適切な精度で
累算（アキュムレート）されるような設計である。その
ような設計を図１４および図１５に示す。最近、これら
の設計は、８個の乗算器を用いて、適切な精度の新しい
たたみ込み画素を生成するようになった。なお、図示さ
れている「８−２ネットワーク」とは、その８入力であ
る八つの部分積を組み合わせて２つの出力である和と桁
上げを与えるようなものである（以下同様）。 【００８１】ＣＣＩＲ勧告６０１に適合するために、得
られたデータを実際の表示装置に供給するのに要する速
度が、設計のコンパクトさの目標にとって負担となる。
この高いデータ転送速度は、上記装置の待ち時間を超え
るような高い周波数で水平方向表示装置を循環させるこ
とを必要とする。したがって、それを多数のサイクルに
分割するためにパイプライン・レジスタを設計に加える
必要があろう。 【００８２】また、ある既知の点を中心に対称であるよ
うな伝達関数の係数を選択することができるならば、乗
算の上方に加算段階を挿入することにより、上記ネット
ワークが「折りたたまれる」（folded）ようにして乗算
器の数を４個に減らすこともできる。面積を減らすため
のこの段階は、必要なサイクル項目を達成するためのパ
イプライン・レジスタの必要性を増し、そこで、レジス
タおよび加算器の面積と乗算器の面積との間で設計上の
トレードオフを考慮しなければならない。直列に設計さ
れた加算器（桁上げ先見なし）の使用は、待ち時間をい
っそう増す危険を伴うが、この折りたたみ段階の包含を
設計のコンパクトさの目標にとってより有益なものにす
るであろう。この折りたたみ段階を包含する回路を図１
６および図１７に示す。 【００８３】本発明の一つの側面は、多数のパイプライ
ン・レジスタを用いる必要性を軽減するためにこのネッ
トワークの待ち時間を減らし、全体のコンパクトさを達
成することにある。 【００８４】乗算は、どのように実現されようとも、オ
ペランドの一方を乗数として扱い、もう一方を被乗数と
して扱うことにより、部分積の生成を伴う。例えば、こ
れらの部分積は周知の方法で図１８に示すように配設さ
れる。但し、図１８において、「ＭＳＢ」は最上位ビッ
トを表し、「ＬＳＢ」は最下位ビットを表す（以下同
様）。積を生成するためには、公知の方法のいずれか、
例えば、いずれも桁上げ保存加算器またはマルチビット
・カウンタから構成することができる Wallaceツリーま
たは加算列を使用して、これらの部分積を総和しなけれ
ばならない。入力データに含まれるビットの数は、係数
を定義するのに必要な最大ビット数にほぼ等しく、した
がって、そのようなものとして示される。 【００８５】係数のデータは容易に利用できると仮定さ
れる。折りたたみ直列加算器（folding serial adder）
の出力は、被乗数または乗数入力のいずれかに供給する
ことができる。二つの可能な方法をそれぞれ図１９およ
び図２０ならびに図２１および図２２に示す。これら２
組の図面は、折りたたみ直列加算器の出力を乗数入力に
供給することが最良の選択であることを示している。 【００８６】図１９および図２０では、例えば Booth
アルゴリズムの或るバージョンを用いて係数を符号化し
て部分積の数を減らそうとすると、臨界経路Ｂの待ち時
間が減少するのと引き換えに、当該符号化された係数を
記憶するのに要する面積を増大させるであろうことに注
目すべきである。表示装置がいくつかの異なる縦横比の
変換を実行しなければならないと仮定すると、いくつか
の係数のセットを記憶しなければならないかもしれな
い。 【００８７】部分積の生成および累算のための計算の波
先（wave-front）が折りたたみ加算器和の生成の波先の
すぐ後に続くことに注目すべきである。 【００８８】図１９および図２０ならびに図２１および
図２２の回路は、四つの乗算の各々 ごとに単一の積を計
算し、そして、これらの四つの積が４−２ネットワーク
に供給され、ここで四つの積が組み合わされて最終的に
新しい画素を表す値をもたらす。ここで、パイプライン
・レジスタの挿入にもっとも考えられる点は、前述の四
つの積、すなわち、これらの積の最上位部分と、第一の
サイクルの最後までに計算が終わる４−２ネットワーク
の部分を保持することである。これらの四つの積から最
終的な単一の和を形成するのに使用される第二のサイク
ルは、第一のサイクルの後に容易に完了する。 【００８９】必要なことは、待ち時間を減らすために、
臨界経路のセグメントの１個を除去することである。図
２３に示すネットワークがこの待ち時間を減らす。 【００９０】図２３のネットワークは、四つの乗算の各
々ごとに単一の積を計算しない。その代わりに、このネ
ットワークは、四つの乗算すべてからの個々の部分積を
組み合わせる。このネットワークは、配列形状に配設さ
れた周知の複合４−２カウンタを用いる。四つの乗算の
各々は、複合４−２カウンタの事前加算部（pre-additi
on stage）に使用される一つの部分積に寄与する。 【００９１】臨界経路特性は、図２１および図２２に示
すネットワークの特性に非常に類似している。折りたた
み加算器の波先が最初に進行する。折りたたみ加算器の
最初の二つのＬＳＢが作り出され、これに関連する部分
積が４−２行列中に存在するようになったのち、４−２
カウンタ配列の伝送部（「伝送加算部（transmissionad
dition stage）」とも呼ばれる）が進行する用意ができ
る。折りたたみ加算器中の遅延は、４−２カウンタ配列
を通過する臨界遅延経路よりもわずかに速く、したがっ
て、複合４−２カウンタの事前加算部のための部分積の
生成のための波先は、４−２カウンタ配列の伝送部のた
めの波先よりもわずかに進んだままである。折りたたみ
加算器がＭＳＢを計算し終え、最上位の部分積が４−２
行列中に導入されるまでに、この４−２行列は、最後の
いくつかの行の計算を完了するだけでよい。２−１加算
器の待ち時間（臨界経路Ｄ）は実質的に除去される。こ
の単一ネットワークは今や４倍多くの部分積の数を１／
４程度まで減少させてい るため、臨界経路Ｅの待ち時間
は臨界経路ＢまたはＣよりもわずかに長い。さらに、四
つの乗算すべてがこの計算に関与するため、積の最下位
ビットを捨てることができる。したがって、パイプライ
ン・レジスタを挿入するための好都合な点は、このネッ
トワークによって生成された和および桁上げを保持する
ことである。これは、以前のスキームに必要であった４
個のレジスタに代えて、１対のレジスタしか使用しな
い。
されたビデオ・データ・ストリーム、例えば離散コサイ
ン変換符号化ビデオ・データ・ストリームをデコード
し、復元（decompress）するためのビデオ・デコーダに
関する。本発明の装置は、異なる出力表示の縦横比に備
えて出力画像をサイズ変更するのに特に有用である。本
発明の装置は、無線放送信号、有線放送信号、衛星放送
信号およびディジタル・ネットワーク信号ならびに高解
像度テレビ、対話型テレビ、マルチメディア、ビデオ・
オン・デマンド、テレビ会議およびディジタル録画にお
いて有用である。本発明の装置は、セット・トップ・ボ
ックスもしくはディジタル娯楽端末装置などとして、テ
レビ、パーソナル・コンピュータ、ワークステーション
もしくは他のコンピュータの構成部品として、１個以上
のプリント回路板に含まれる装置として、または録画装
置もしくは遠隔会議専用装置の一部として、「スタンド
アロン型」の装置であることができる。 【０００２】 【従来の技術】ＭＰＥＧ（Moving Picture Experts' Gr
oup）のＭＰＥＧ−２規格は、ビデオ用途のための圧縮
／復元規格である。この規格は、（１）符号化され、圧
縮され、バンド幅の大幅な減少を受けたデータ・ストリ
ーム、および（２）そのデータ・ストリームの復元を記
載している。圧縮は、主観的な損失圧縮であり、後に無
損失圧縮が続くものである。次に、符号化され、圧縮さ
れたディジタル・ビデオ・データが復元され、ＭＰＥＧ
−２規格に適合するデコーダ、すなわちＭＰＥＧ−２準
拠デコーダ中でデコードされる。 【０００３】ＭＰＥＧ−２規格は、とりわけ、例えばC.
A. GonzalesおよびE. Viscitoの「Motion Video Adapt
ive Quantization In The Transform Domain」IEEE Tra
ns Circuits Syst Video Technol, Volume 1, No. 4, D
ec.1991, pp. 374-378、E. ViscitoおよびC. A. Gonzal
esの「Encoding of Motion Video Sequences for theMP
EG Environment Using Arithmetic Coding」SPIE, Vol.
1360, pp. 1572-1576, (1990)、D. LeGallの「MPEG: A
Video Compression Standard for Multimedia Applica
tions」Communications of the ACM, Vol. 34, No. 4,
(April 1991),pp. 46-58、S. PurcellおよびD. Galbiの
「C Cube MPEG Video Processor」SPIE, v. 1659, (199
2) pp. 24-29ならびにD. J. LeGallの「MPEG Video Com
pression Algorithm」Signal Process Image Commun,
v. 4, n. 2, (1992), pp. 129-140に記載されている。 【０００４】ＭＰＥＧ−２規格は、フレーム内符号化ま
たはフレーム間符号化のいずれかだけでは達成すること
ができない全画像データ・ストリーム圧縮を達成しなが
らも、純粋なフレーム内符号化のランダム・アクセスの
利点を保持する非常に高い圧縮技術から得られるデータ
・ストリームおよびそのような技術に用いるためのデコ
ーダを指定する。ＭＰＥＧ−２規格の、ブロックベース
の周波数ドメイン・フレーム内符号化と補間／予測フレ
ーム間符号化との組み合わせが、フレーム内符号化のみ
とフレーム間符号化のみとの間の均衡をもたらす。 【０００５】ＭＰＥＧ−２規格は、動き補償された補間
および予測符号化のために時間的冗長性を利用する。す
なわち、局所的に現在の画像を以前および／または未来
の時点での画像の変換として構成することができるとい
う仮定をたてる。「局所的」とは、変位の振幅および方
向が画像のところどころで同じではないことをいう。 【０００６】ＭＰＥＧ−２規格は、予測および補間フレ
ーム間符号化ならびに周波数ドメイン・フレーム内符号
化を指定する。これは、時間的冗長性の減少のためのブ
ロックベースの動き補償と、空間的冗長性の減少のため
のブロックベースの離散コサイン変換ベースの圧縮とを
有している。ＭＰＥＧ−２規格の下では、動き補償は、
予測符号化、補間符号化および可変長符号化動きベクト
ルによって達成される。動きに関する情報は、１６&tim
es;１６の画素配列に基づき、空間情報とともに伝送さ
れる。動き情報は、可変長符号、例えばハフマン符号を
用いて圧縮される。 【０００７】ＭＰＥＧ−２規格は、種々の予測ツールお
よび補間ツールの使用によって時間的冗長性の減少を提
供する。これを図１に示す。図１は、三つのタイプのフ
レームまたはピクチャ、すなわち「Ｉ」ピクチャ（イン
トラ、符号化ピクチャ）、「Ｐ」ピクチャ（予測符号化
ピクチャ）および「Ｂ」ピクチャ（双方向補間符号化ピ
クチャ）を示す。ＩＰおよびＩＰＢ符号化のようなフレ
ーム間符号化の場合、画像伝送順序が画像表示順序と同
じではないことに注意すること。これを図１に詳細に示
す。 【０００８】動き補償は画像間の冗長性に至る。「Ｉ」
ピクチャからの「Ｐ」ピクチャの生成ならびに１対の過
去および未来のピクチャからの「Ｂ」ピクチャの生成が
ＭＰＥＧ−２規格技術の主な特色である。 【０００９】「Ｉ」ピクチャは、適度の圧縮を提供し、
例えばビデオ・テープまたはＣＤＲＯＭの場合に、ラン
ダム・アクセスのためのアクセス点である。便宜上、ほ
ぼ０．５秒ごと、すなわち１０〜２０ピクチャごとに一
つの「Ｉ」ピクチャが提供される。「Ｉ」ピクチャはそ
のものから情報を得るだけである。これは「Ｐ」ピクチ
ャまたは「Ｂ」ピクチャから情報を受けることはしな
い。シーン・カットが好ましくは「Ｉ」ピクチャで起こ
る。 【００１０】「Ｐ」ピクチャは、直前のピクチャに関し
て符号化される。「Ｐ」ピクチャは、未来のピクチャ
（「Ｐ」および「Ｂ」ピクチャの双方を含む）のための
基準として使用される。 【００１１】「Ｂ」ピクチャは、もっとも高度な圧縮を
受けている。このピクチャは、再構成のために過去のピ
クチャおよび未来のピクチャの両方を必要とする。
「Ｂ」ピクチャは、基準として使用されることは決して
ない。 【００１２】ＭＰＥＧ−２規格の下での動き補償装置は
マクロブロック装置である。ＭＰＥＧ−２規格のマクロ
ブロックは１６×１６画素である。動き情報は、
順方向予測マクロブロック用の１個のベクトル、逆方向
予測マクロブロック用の１個のベクトルおよび双方向予
測マクロブロック用の２個のベクトルからなる。各マク
ロブロックに関する動き情報は、基準マクロブロック中
に存在する動き情報に関して差分的に符号化される。こ
のように、画素のマクロブロックは、過去または未来の
ピクチャからの画素のマクロブロックの変換によって予
測される。 【００１３】ソース画素と予測画素との差違が相当する
ビット・ストリームに含まれる。デコーダが修正項を予
測画素のブロックに加えて再構成ブロックを作り出す。 【００１４】上述し、図１に示すように、「Ｐ」ピクチ
ャの各マクロブロックは、直前の「Ｉ」ピクチャに関し
て、または直前の「Ｐ」ピクチャに関して符号化するこ
とができる。 【００１５】さらに、上述し、図１に示すように、
「Ｂ」ピクチャの各マクロブロックは、もっとも近い過
去の「Ｉ」または「Ｐ」ピクチャから順方向予測によっ
て符号化することもできるし、もっとも近い未来の
「Ｉ」または「Ｐ」ピクチャから逆方向予測によって符
号化することもできるし、もっとも近い過去の「Ｉ」ま
たは「Ｐ」ピクチャと、もっとも近い未来の「Ｉ」また
は「Ｐ」ピクチャとの両方を使用して双方向的に符号化
することもできる。フル双方向予測がもっとも雑音のな
い予測である。 【００１６】動き情報が各マクロブロックとともに送ら
れて、基準画像のどの部分を予測子として使用すべきか
を示す。 【００１７】上記のように、動きベクトルは、直前の隣
接ブロックの動きベクトルに関して差分的に符号化され
る。差分動きベクトルを符号化するためには可変長符号
化が使用されて、あるマクロブロックの動きベクトルが
その直前のマクロブロックの動きベクトルにほぼ等しい
ような一般的な場合には、動きベクトルを符号化するの
にわずか少数のビットしか要らなくなる。 【００１８】空間的冗長性とはピクチャ内の冗長性であ
る。上述したような、動き補償処理のマクロブロック依
存性のため、ＭＰＥＧ−２規格にとってはブロックベー
スの空間的冗長性減少方法を使用することが望ましかっ
た。選択された方法は、離散コサイン変換およびピクチ
ャの離散コサイン変換符号化である。離散コサイン変換
符号化が重み付きスカラ量子化およびラン・レングス符
号化と組み合わされて、いっそうのレベルの圧縮を達成
する。 【００１９】離散コサイン変換は直交変換である。直交
変換は、周波数ドメイン解釈を有するため、フィルタ・
バンク指向である。離散コサイン変換もまた局所的であ
る。すなわち、符号化処理は、６４個の変換係数または
サブバンドを計算するのに十分である８×８の空
間ウィンドウに対して標本化する。 【００２０】離散コサイン変換のもう一つの利点は、高
速の符号化およびデコードのアルゴリズムが利用できる
ということである。加えて、離散コサイン変換のサブバ
ンド分解は、心理視覚的規準の有効利用を可能にするの
に十分な挙動を示す。 【００２１】離散コサイン変換ののち、高めの周波数係
数の多くはゼロである。これらの係数は、図２に示すよ
うにジグザグに編成され、ラン−振幅（ラン−レベル）
の対に変換される。各対は、ゼロ係数の数および非ゼロ
係数の振幅を示す。これが可変長符号で符号化される。 【００２２】離散コサイン変換符号化は、図２に示すよ
うに３段階で実施される。第一段階は、離散コサイン変
換係数の計算である。第二段階は、そのような係数の量
子化である。第三段階は、データをジグザグの走査順序
に再編成したのち、量子化された変換係数を｛ラン−振
幅｝対に変換することである。 【００２３】量子化は、１ビット以上の右シフトとみな
すことができる。量子化は、非常に高い程度の圧縮およ
び高い出力ビット速度を可能にし、高画質を保持する。 【００２４】再構成画像中の「濃淡のむら」を避けるた
めに「Ｉ」ピクチャの量子化を微細にする適応量子化も
可能である。「Ｉ」ピクチャはすべての周波数でエネル
ギーを含むため、これは重要である。対照的に、「Ｐ」
および「Ｂ」ピクチャは、主として低周波数エネルギー
を含み、より粗い量子化での符号化が可能である。 【００２５】デコーダ設計者が直面する一つの課題は、
輝度／色差の関係およびＭＰＥＧ−２規格と完全に適合
しながらも、単一のデコーダ・システムを多様な表示出
力フォーマットに適応させることである。 【００２６】ＭＰＥＧ−２ビデオ・デコーダ／表示機能
は、デコードされるソース・ビデオ・ストリームの提示
縦横比を、そのデコーダ／表示機能が設置される環境の
必要性に合うように変形することを求められる。 【００２７】デコーダ・チップの表示出力は、ＣＣＩＲ
勧告６０１に適合しなければならない。この勧告は、１
本のアクティブ・ライン中の輝度および色差画素の数
と、色差画素を輝度信号に対してサブ標本化する方法と
を指定している。４：２：２と定められたフォーマット
がこの分野では大部分の場合にサポートされている。輝
度信号の各ラインが対応する色差信号のラインを有する
場合、これは、７２０個のアクティブな輝度信号（Ｙ）
および３６０個の色差信号（Ｃｂ、Ｃｒ対）を定める。
さらにＣＣＩＲ勧告６５６が、ＮＴＳＣ環境およびＰＡ
Ｌ環境のアクティブ・ラインの数をそれぞれ４８０個お
よび５７６個と定めている。 【００２８】デコードされた画像がフルサイズのＣＣＩ
Ｒ−６０１解像度に適合しないおそれがある。例えば、
入力ビデオが３５２本の垂直方向画素列に合わせてフォ
ーマットされていて、これらを、ビデオ表示装置（ＣＲ
Ｔ）上で７０４個の垂直方向列空間を満たすように拡大
しなければならないこともある。水平方向に表示可能な
画素が倍増するため、これは１対２（１：２）拡大とし
て公知である。これは、画素を反復させる方法（各画素
を水平方向にもう一度繰り返す）や、隣接する画素どう
しの平均をとってそれらの間に配置すべき新しい画素を
作り出す方法をはじめとして、当該技術に周知であるい
くつかの方法のいずれによっても達成することができ
る。 【００２９】 【発明が解決しようとする課題】本発明の一つの目的
は、デコード処理の速度を維持し、さらには高めるビデ
オ・デコーダを提供することにある。 【００３０】本発明のもう一つの目的は、輝度／色差規
格およびＭＰＥＧ−２規格と完全に適合しながらも、多
くの出力表示フォーマット、すなわち縦横比で用いるこ
とができるＭＰＥＧ−２準拠デコーダを提供することに
ある。 【００３１】本発明のさらに別の目的は、多数のパイプ
ライン・レジスタの必要性を軽減するためにフィルタ・
ネットワークの待ち時間を短縮し、全体のコンパクトさ
を達成することにある。 【００３２】 【課題を解決するための手段】本発明のこれらの目的お
よび他の目的は、本発明のディジタル・ビデオ信号デコ
ーダ・システム（以下「本システム」とも称する）によ
って達成される。本システムは、ネットワークまたはホ
ストから符号化された圧縮ディジタル・ビデオ信号を受
信し、デコードされたディジタル・ビデオ信号を出力表
示装置に伝送するのに有用である。本システムの要素
は、ＦＩＦＯデータ・バッファと、可変長符号デコーダ
と、逆量子化装置と、離散コサイン変換インバータと、
動き補償装置と、表示出力処理のための多相有限インパ
ルス応答（以下「ＦＩＲ」と表記）水平フィルタと、表
示装置ビデオ出力と、制御装置とを含む。なお、以下の
記述を簡単にするため、この「多相ＦＩＲ水平フィル
タ」を「ＦＩＲフィルタ」又は「フィルタ」と称するこ
ともある。 【００３３】表示出力の縦横比を表示装置の縦横比に合
わせるための、より複雑な縦横比拡大方法は、ＦＩＲフ
ィルタの伝達関数を使用して、たたみ込み和を生成する
ことを含み、このように、いくつかの入力画素の解析か
ら新しい画素を補間する。この方法は、得られる拡大ビ
デオ表示においてより高い精度が望まれる場合に好まし
く、これが本発明の実施態様である。 【００３４】水平方向拡大のためのＦＩＲフィルタ法で
さえ、表示機能がいくつかの異なる縦横比変換を実行す
ることを求められるかもしれない。とりわけ、１：２、
３：４および２：３のような縦横比がこの分野に一般的
である。ビデオ表示機能は非常に費用に敏感であるた
め、同じディジタル回路を用いて、求められるすべての
縦横比変換を実行するように水平方向拡大機能を設計す
ることが望ましい。このディジタル回路の多重化は、表
示機能を実現するのに要する面積を減らすのに有利であ
る。なぜならば、面積は、特にＶＬＳＩ実現体におい
て、デコーダ／表示機能の製造費の決定において重要な
要因であるからである。最近、いくつかの異なる縦横比
変換を一つの表示機能に含めることが一般的になってお
り、そこで、この能力に要するシリコン面積を減らす方
法を追求することは有益である。 【００３５】ＦＩＲフィルタ法は、各出力画素が入力デ
ータ（ディジタル画素値）と所定のインパルス応答係数
（所望の水平方向拡大のタイプに適切なもの）との個々
の乗算積の和であるたたみ込み和によって実現される。
これらのインパルス応答係数は、場合によっては、実現
に要する乗算の回数を減らすため、対称になるように選
択される。また、一つのたたみ込み結果を生成するため
に並行に実施しなければならない残りの乗算は、回路の
面積を減らすような方法で組み合わされる。本発明の一
部分は、この乗算の組み合わせ方にある。 【００３６】元の画像をデコードするとき、色差をいく
つかの方法でサブ標本化することができる。それらの方
法のうち二つは、簡単なデシメーションを含み、もう一
つはディジタル・フィルタによる。これは、輝度標本に
関する色差標本の特定の空間的局所性を意味する。この
画像が一定の拡大中に表示機能によって後処理されると
き、この空間的関係をできるだけ近く再構成しなければ
ならない。そうしなければ、色ずれの形でゆがみが生じ
るおそれがある。これは、サブ画素の精度を要するＭＰ
ＥＧ−２パン／スキャン機能にとって特に重要である。
本発明のもう一つの部分は、水平方向拡大表示機能から
より正確な色差を生じさせることができると同時に、こ
の増大した精度のための回路が設計の残りの部分にとっ
て負担とならないような表示機能にある。 【００３７】 【発明の実施の形態】本システムは、符号化された圧縮
ディジタル・ビデオ・データをホスト・インタフェース
・バスから受信し、そのディジタル・ビデオ・データを
復元し、デコードし、復元され、デコードされたディジ
タル・ビデオ・データを、本明細書では画素バスとも呼
ぶ表示インタフェースおよび多相ＦＩＲフィルタとして
の縦横比変換手段を介して表示出力に送達する。ディジ
タル・データからアナログ・データへの変換は、本シス
テムの外部で実施される。しかし、一つの実施態様で
は、ディジタル・アナログ変換器（ＤＡＣ）を画素バス
の下流側で本システムに組み込むこともできる。 【００３８】本発明の好ましい実施態様では、本デコー
ダ・システムは、ＭＰＥＧ文書に定義されているＭＰＥ
Ｇ−２規格のメインプロファイル・メインレベルと完全
に適合する。したがって、本システムは、圧縮ビデオ・
データを１５Mbs／秒の速度で受信することができ、４
０MHzのクロック周波数で作動することができる。ＭＰ
ＥＧ−２規格では、圧縮された符号化データのデータ・
フォーマットは、ＹＣｂＣｒ（４：２：０）である。 【００３９】図３は、ＭＰＥＧ−２規格をサポートする
ためのシステムの一般的な内部データ流を示す。具体的
には、圧縮された符号化データ入力３１は、デマルチプ
レクサ４１に達し、そこで二つのデータ・ストリーム５
１および６１に戻される。ストリーム６１は、デコード
処理のために可変長符号（ＶＬＣ）ハフマン・デコーダ
７１ｂに達し、さらに、逆量子化のために逆量子化装置
８１に達する。そして、逆量子化された符号が、逆離散
コサイン変換（ＩＤＣＴ）処理９１に進み、そこで、逆
量子化された符号が画素マッピングに変換される。 【００４０】第二のデータ・ストリーム５１もまた、可
変長符号（ＶＬＣ）ハフマン・デコーダ７１ａに達し、
そこで動きベクトル１０１にデコードされて、このベク
トルが動き補償装置１３１に達する。ハフマン・デコー
ダ７１ａおよび７１ｂは、論理的には別個であるように
示すが、構造的にも電子的にも同じ要素であってもよ
い。 【００４１】動き補償装置１３１はまた、第一のデータ
・ストリーム６１から誘導され、かつ加算器１４１で総
和された動き補償されたデータ・ストリームを受信す
る。加算器１４１の出力１５１は、画素バス（図示せ
ず）および記憶装置、すなわち、未来フレーム記憶装置
１１１および過去フレーム記憶装置１２１に達する。未
来フレーム記憶装置１１１および過去フレーム記憶装置
１２１の内容が、適宜、動き補償装置１３１への入力と
なる。 【００４２】図４は、本発明のデコーダ・システム２０
１のブロック図を示す。本システムの入出力は、ホスト
・インタフェース２０２からの３本のバスと、表示イン
タフェース２０８への２本のバスとを含む。ホスト・イ
ンタフェース２０２からのバスは、データ・バス２０
３、アドレス・バス２０５および制御バス２０７を含
む。データ・バス２０３は、１６ビットもしくは３２ビ
ットまたは他の幅のバスであってもよいし、直列バスで
あってもよい。また、両方向性バスでもよいし、一方向
性バスでもよい。アドレス・バス２０５は６ビットのバ
スであるが、本発明を逸脱することなく、他の幅を適応
することもできる。制御バス２０７は７ビットのバスで
あるが、本発明を逸脱することなく、他の幅を適応する
こともできる。 【００４３】表示インタフェース２０８のバスは、デー
タ・バス２０９および制御バス２１１である。データ・
バス２０９は、画素データに用いるものである。制御バ
ス２１１は、同期化および制御に用いるものである。 【００４４】本システムは、ホスト・バス制御要素２３
１、ＦＩＦＯバッファ２４１、デコード・サブシステム
３０１、制御装置４０１、命令記憶装置４０２、表示バ
ス制御装置５０１およびメモリ管理装置６００を含む。 【００４５】外部メモリであるメモリ６０１は、ホスト
・インタフェース２０２からＦＩＦＯバッファ２４１を
介してデータを受信するための圧縮データ・バッファ６
１１と、未来フレームおよび過去フレームを含むデコー
ドされたフレームを受信し、記憶するためのフレーム・
バッファ６２１、６２３および６２５とを含む。 【００４６】メモリ管理装置６００とメモリ６０１との
インタフェースは、アドレス・バス２２１、両方向デー
タ・バス２２３および制御バス２２５を含む。 【００４７】図５に詳細に示すデコード装置３０１は、
制御装置４０１およびその関連の命令記憶装置４０２の
制御の下で作動する機能装置からなる。これらのデコー
ド機能装置は、可変長符号ハフマン・デコーダ３１１、
逆量子化装置もしくは量子化解除装置３２１、逆離散コ
サイン変換装置３３１および動き補償装置３４１を含
む。 【００４８】制御装置４０１は、デコーダの制御の中心
点である。制御装置４０１のマイクロコードが命令記憶
装置４０２に記憶されている。制御装置４０１は、外部
プロセッサにより、高レベル・コマンドおよび状態のた
めのホストまたはシステム・バスを介してホスト・シス
テムと対話する。制御装置４０１は、他の機能要素の制
御およびコマンドならびにこれらの装置の大域同期化を
提供する責任を負う。 【００４９】制御装置４０１は、可変長符号ハフマン・
デコーダ３１１に結合されている。これが符号ストリー
ムの構文解析を可能にする。符号ストリームの構文解析
およびヘッダ情報の処理は、ＶＬＣハフマン・デコーダ
３１１と対話する制御装置４０１によって実施される。 【００５０】可変長符号（ＶＬＣ）ハフマン・デコーダ
３１１は、データ・ストリームをデコードするための表
と、マクロブロックのラン／レベル・データのデコード
を制御する局所状態機械とを含む。ヘッダ情報およびブ
ロック・ラン／レベル記号が圧縮ビット・ストリームか
ら送られるとき、ＶＬＣハフマン・デコーダ３１１は制
御装置４０１によって制御される。局所状態機械は、ラ
ン／レベル記号をデコードし、逆量子化装置３２１と対
話して、デコードされた信号を処理する。 【００５１】記すべきは、可変長符号化、例えばハフマ
ン符号化は、コードワードを記号に割り当てる統計的な
符号化技術であるということである。高い出現率の記号
には短いコードワードが割り当てられ、低い出現率の記
号には長めのコードワードが割り当てられる。 【００５２】ＭＰＥＧ−２準拠ＶＬＣデコーダに使用さ
れる符号は、ＭＰＥＧ−２規格から取り出される。符号
は、プレフィックス符号として知られる分類の符号を形
成する。プレフィックス符号体系では、有効な符号が別
の符号のプレフィックスになることはない。各コードワ
ードに割り当てられるビットの数は、最少１から最大１
６まで可変である。一連の記号を表すのに使用される符
号化ビットは、可変長のビット列である。元の記号列を
再構成するためには、このビット列を順次にデコードし
なければならない。上記のように、ハフマン符号化は、
記号出現率に基づいて符号表を生成する。生成される符
号は最小冗長性符号である。ＭＰＥＧ−２規格によって
使用されるハフマン符号化は静的符号化アルゴリズムに
基づく。ハフマン符号化によって使用される符号化手続
きは、厳密な記号列がデコード処理によって回復される
ため、無損失符号化である。 【００５３】逆量子化装置３２１は、ＶＬＣ装置３１１
からラン／レベル（ラン／振幅）符号化記号を受信し、
逆離散コサイン変換装置３３１に送られる６４個の係数
のブロックを出力する。逆量子化装置３２１は、ラン／
レベル符号化記号をゼロおよび記号に変換し、データを
ジグザグ化解除し、離散コサイン変換係数のための差分
パルス符号変調（ＤＰＣＭ）デコードを扱い、データを
逆量子化する。 【００５４】図２は、離散コサイン変換係数のジグザグ
走査順序を示す。左上の係数がＤＣ係数である。他すべ
ての係数はＡＣ項とみなされる。番号は、ラン・レング
スおよびレベル符号化のために係数が読み出される順序
を示す。 【００５５】ラン・レングス符号化の後の処理は、デー
タを「ジグザグ化解除」する処理である。これは、「レ
ベル」データを８×８ブロックまたは行列に対し
て正しい位置に配することを意味する。「ラン」は、ス
キップされる位置の数、すなわちゼロを識別する。レベ
ルはまた、量子化の下でさらに処理しなければならな
い。 【００５６】量子化、すなわち符号化において、レベル
は、「量子化係数」と呼ばれる数によって除算されて、
量子化された係数になる。量子化および逆量子化が、デ
コードされるデータにいくらか損失をもたらす。デコー
ド処理において、ジグザグ化解除された量子化された係
数（「レベル」）が量子化因数によって乗算されて、逆
量子化された係数が得られる。量子化因数は、デコーダ
により、データ・ストリームをデコードするのに使用さ
れ、デコーダに進入するデータ・ストリームの一部であ
る。この係数、すなわち周波数ドメイン値が逆離散コサ
イン変換装置３３１に達して、時間ドメインベースの信
号に戻される。 【００５７】Ｉ−ピクチャまたはＩ−フレームとして知
られるイントラブロックは、差分パルス符号変調符号化
されたＤＣ係数を含む。これは、以前の値のＤＣ値が現
在の８×８ブロックＤＣ値を予測することを意味
する。そして、量子化された差が符号化される。ＤＣ係
数のための差分パルス符号変調符号化を、三つの成分、
すなわちＹ成分、Ｃｂ成分およびＣｒ成分のすべてに適
用することができる。差分パルス符号変調デコードのの
ち、８×８ブロックのＤＣ係数は、逆量子化処理
を受けたのち、逆離散コサイン変換装置３３１に送られ
る。 【００５８】信号のブロックを逆量子化装置３２１中で
逆量子化したのち、逆離散コサイン変換装置３３１は、
８×８ブロックに対して二次元逆離散コサイン変
換を実行して、再構成された画像ブロックを形成する。
必要ならば、再構成された画像ブロックは、動き補償装
置３４１からの予想されるブロックに加えられる。逆離
散コサイン変換装置３３１および動き補償装置３４１
は、この総和段階中でそれらの出力を同期化する。そし
て、総和結果は、表示装置への出力および参照のために
メモリ６０１に送られる。 【００５９】動き補償装置３４１は、制御装置４０１か
らコマンドおよびアドレスを受信し、予測画像ブロック
を形成するのに必要な補間を実行する。予測された出力
ブロックは、逆離散コサイン変換の出力と同期化され、
この総和段階により、逆離散コサイン変換再構成ブロッ
クの出力に加算される。 【００６０】動き補償は、現在のブロックと、以前のピ
クチャまたは未来のピクチャの中のブロックとの差を符
号化することにより、ビデオ・ピクチャにおける時間的
冗長性を利用する。動きとは、画素が現在のピクチャ中
で基準ピクチャ中とは異なる位置に移動することをい
う。この変位は動きベクトルによって与えられる。これ
らの動きベクトルおよび現在のピクチャと未来のピクチ
ャとの符号化された差が、動きを補償されたピクチャを
構成する。 【００６１】動き補償は、全画素または半画素の精度の
動き画素を用いて、過去もしくは未来または過去と未来
の両方のピクチャからの予測を含む。動き補償は、イン
タレースしたビデオ・データ・ストリームおよび非イン
タレースのビデオ・データ・ストリームの両方で実施さ
れる。 【００６２】図６は、本発明のデコーダ・システムを専
用ディジタル娯楽端末環境で示す。本システムは、ケー
ブルまたは上流側の放送手段から入力を受信する。これ
がデマルチプレクサ６６１の中でビデオ部、オーディオ
部およびＡＳＣＩＩ部に戻される。本システムは、本発
明のビデオ・デコーダ２０１、オーディオ・デコーダ２
１、ＡＳＣＩＩジェネレータ３１および赤外線レシーバ
４１を含む。ＡＳＣＩＩジェネレータ３１、オーディオ
・デコーダ２１およびビデオ・デコーダ１１は、ＮＴＳ
Ｃ（National Television Standards Committee）ジェ
ネレータ５１を介して出力を提供する。 【００６３】パーソナル・コンピュータ環境 パーソナル・コンピュータ、ワークステーションまたは
他の計算環境において、圧縮ビデオデータ入力は、記憶
装置またはネットワーク通信アダプタのいずれかから送
られてくる。ビデオ・データは通常、システム入出力バ
スを介するパケット転送として扱われる。これは、本発
明のシステムは、限られた時間に高速でデータのバース
トを受信し、さらに、符号化されたデータが処理される
間に他の装置がシステム入出力バスを使用することを許
すことができなければならないことを意味する。これ
は、そのようなデータ・バーストを扱うのに十分な大き
さでなければならない内部ＦＩＦＯバッファ２４１の使
用によって達成される。計算環境において、復元された
ビデオ・データ・ストリームが表示（画素バス）インタ
フェースに提供され、このインタフェースがビデオ制御
装置に直接インタフェースすることができる。あるいは
また、ビデオ・データ・ストリームを高バンド幅システ
ム・バスに載せて図形プロセッサ・フレーム・バッファ
に送ることもできる。 【００６４】典型的なＰＣシステム環境を図７に示す。
図７は、システム・バス７０１を、種々のシステム・バ
ス・サブシステム、例えばネットワーク・アダプタ７０
３、ＳＣＳＩアダプタ７０５、システム・メモリ７０７
およびホスト・プロセッサ７０９とともに示す。本発明
のシステムは、図形アダプタ・カード７１１を介してシ
ステム・バス７０１に接続され、ディジタル信号プロセ
ッサ７１３、本発明のデコーダ２０１、ＤＲＡＭ６０１
およびＳＲＡＭ６０２を含む。図形アダプタ・カード７
１１は、任意の表示ドータ・カード７１５、図形表示装
置７１７またはそれらの両方に対するインタフェースを
提供する。 【００６５】プロセッサ入出力 本システムは、三つの外部インタフェース、すなわちホ
スト・インタフェース２０２、表示インタフェース２０
８およびメモリ・インタフェース２２１、２２３、２２
５を有している。 【００６６】ホスト・インタフェース２０２は、主制御
および圧縮データ・インタフェースである。１６ビット
のスレーブ・インタフェースであるこのインタフェース
２０２は、ホスト・プロセッサ、すなわち伝送ネットワ
ークに対し、本システムの内部レジスタ、局所記憶装置
および機能装置に対するアクセスを提供する。ホスト・
インタフェース２０２は、本システムのためのコマン
ド、状態および符号化データ・インタフェースとして機
能する。このホスト・インタフェース２０２を介して、
高レベルのシステム・コマンドおよび状態が本発明のデ
コーダとホスト・システムとの間でやり取りされる。 【００６７】多相ＦＩＲフィルタによる縦横比拡大 異なる表示縦横比に適合するための水平方向拡大は、色
差信号に対する演算から開始する。通常、ＭＰＥＧ−２
符号化の前に、色差信号を元の画像からサブ標本化す
る。色差標本化フォーマットを以下のように指定する。 【００６８】４：２：０ 図８に示すように、垂直方向次元および水平方向次元の
両方で色差信号を輝度の半分の解像度でサブ標本化す
る。 【００６９】４：２：２ 図９に示すように、水平方向次元だけで色差信号を輝度
の半分の解像度でサブ標本化する。 【００７０】４：４：４ 等しい数の輝度標本と色差標本がある。 【００７１】ＭＰＥＧ−２規格のメインプロファイル・
メインレベルの場合、圧縮されたデータは４：２：０色
差からなる。大部分のＭＰＥＧ−２デコーダは、復元さ
れたビデオを４：２：２フォーマットで出力する。これ
を図８および図９に示す。図１０に示す色差標本の水平
方向位置は、ＭＰＥＧ−２の輝度標本とともに位置付け
られる。ともに位置付けられた標本は、輝度画素と同じ
数の輝度標本を採取したのち、他の各標本をデシメーシ
ョンすることによって作られる。 【００７２】ＭＰＥＧ−１では、色差標本は、ＭＰＥＧ
−１色差信号の水平方向位置を示す図１１に示すよう
に、隣接する輝度標本と輝度標本との中間に位置してい
る。 【００７３】サイズ変更の処理は、ディジタル形式のＦ
ＩＲフィルタを用いて達成される。この処理は、輝度
（Ｙ）および各色差信号（Ｕ、Ｖ）を別個に扱い、同じ
たたみ込み和が各標本セットに適用されて、新しいディ
ジタル・データのラインを形成する。 【００７４】このディジタル形式のＦＩＲフィルタは、
いくつかの別個の位相を使用して、拡大の際に色差標本
を輝度標本に対して空間的に配置することをより精密に
制御する。このようなアプローチは、多相ＦＩＲフィル
タを使用して縦横比を拡大する方法の大部分で用いられ
る。多相ＦＩＲフィルタは、図１０に示すように空間的
に配置されたＭＰＥＧ−２入力色差標本を採取し、図１
１に示すようにより正確な形で空間的に配置された４：
２：２拡大色差標本を与える。 【００７５】ＭＰＥＧ−２パンおよびスキャン機能は、
元の画像をサブ画素位置でオフセットすることを要求す
る。ＭＰＥＧ−２構文は、１／１６画素の精度に対応で
きるが、実際には、１／４画素であれば、いかなるパニ
ング速度ででも滑らかなパニング動を示すのに十分であ
る。パンおよびスキャン機能は、３：４拡大フィルタを
用いる。 【００７６】図１２および図１３は、３：４拡大フィル
タにおける種々のサブ画素位置について輝度と色差との
位相関係を示す。左側に、開始サブ画素の位置を、第一
の偶数輝度ｙ（０）での開始死点を表す０．００から始
まり、位置変化が増すごとに０．２５の間隔で増大し、
１．７５で終了する小数で示す。開始画素が次の偶数輝
度標本ｙ（２）に移されると、この数列はモジュロ８の
方法で終了する。これは、他の精度、例えば１／３画素
またはそれ以上の精度に拡張することもできる。図１２
および図１３は１／４画素の精度を示す。 【００７７】この３：４拡大フィルタの実現は、四つの
別個の位相を使用して、拡大の前に色差標本を輝度標本
に対して配置することをより正確に制御する。したがっ
て、同じ位相制御の適切な初期設定により、ＦＩＲフィ
ルタは、拡大した輝度標本および色差標本を正確な形態
で０．２５サブ画素までの解像度で正確に配置すること
ができる。 【００７８】図１２および図１３を基準として使用する
と、一例は、すべての場合に０．００での画素オフセッ
トによって初期設定するようにＦＩＲフィルタを制限す
ることである（偶数画素、全画素）。その場合、彩度相
にもっとも正確な選択は３であろう。 【００７９】ディジタル表示機能の設計において、重要
な要因は、ＦＩＲフィルタを使用して水平方向拡大を処
理するための回路のコンパクトさおよび精度である。こ
こでは、これらの設計は、いくつかの異なる水平方向拡
大比のためのハードウェアを一つの装置に組み合わせ
る。 【００８０】そのような組み合わせ装置の設計は、ＦＩ
Ｒ変換に伴う乗算が並列に実行され、そしてその結果が
水平方向拡大装置への入力の精度にとって適切な精度で
累算（アキュムレート）されるような設計である。その
ような設計を図１４および図１５に示す。最近、これら
の設計は、８個の乗算器を用いて、適切な精度の新しい
たたみ込み画素を生成するようになった。なお、図示さ
れている「８−２ネットワーク」とは、その８入力であ
る八つの部分積を組み合わせて２つの出力である和と桁
上げを与えるようなものである（以下同様）。 【００８１】ＣＣＩＲ勧告６０１に適合するために、得
られたデータを実際の表示装置に供給するのに要する速
度が、設計のコンパクトさの目標にとって負担となる。
この高いデータ転送速度は、上記装置の待ち時間を超え
るような高い周波数で水平方向表示装置を循環させるこ
とを必要とする。したがって、それを多数のサイクルに
分割するためにパイプライン・レジスタを設計に加える
必要があろう。 【００８２】また、ある既知の点を中心に対称であるよ
うな伝達関数の係数を選択することができるならば、乗
算の上方に加算段階を挿入することにより、上記ネット
ワークが「折りたたまれる」（folded）ようにして乗算
器の数を４個に減らすこともできる。面積を減らすため
のこの段階は、必要なサイクル項目を達成するためのパ
イプライン・レジスタの必要性を増し、そこで、レジス
タおよび加算器の面積と乗算器の面積との間で設計上の
トレードオフを考慮しなければならない。直列に設計さ
れた加算器（桁上げ先見なし）の使用は、待ち時間をい
っそう増す危険を伴うが、この折りたたみ段階の包含を
設計のコンパクトさの目標にとってより有益なものにす
るであろう。この折りたたみ段階を包含する回路を図１
６および図１７に示す。 【００８３】本発明の一つの側面は、多数のパイプライ
ン・レジスタを用いる必要性を軽減するためにこのネッ
トワークの待ち時間を減らし、全体のコンパクトさを達
成することにある。 【００８４】乗算は、どのように実現されようとも、オ
ペランドの一方を乗数として扱い、もう一方を被乗数と
して扱うことにより、部分積の生成を伴う。例えば、こ
れらの部分積は周知の方法で図１８に示すように配設さ
れる。但し、図１８において、「ＭＳＢ」は最上位ビッ
トを表し、「ＬＳＢ」は最下位ビットを表す（以下同
様）。積を生成するためには、公知の方法のいずれか、
例えば、いずれも桁上げ保存加算器またはマルチビット
・カウンタから構成することができる Wallaceツリーま
たは加算列を使用して、これらの部分積を総和しなけれ
ばならない。入力データに含まれるビットの数は、係数
を定義するのに必要な最大ビット数にほぼ等しく、した
がって、そのようなものとして示される。 【００８５】係数のデータは容易に利用できると仮定さ
れる。折りたたみ直列加算器（folding serial adder）
の出力は、被乗数または乗数入力のいずれかに供給する
ことができる。二つの可能な方法をそれぞれ図１９およ
び図２０ならびに図２１および図２２に示す。これら２
組の図面は、折りたたみ直列加算器の出力を乗数入力に
供給することが最良の選択であることを示している。 【００８６】図１９および図２０では、例えば Booth
アルゴリズムの或るバージョンを用いて係数を符号化し
て部分積の数を減らそうとすると、臨界経路Ｂの待ち時
間が減少するのと引き換えに、当該符号化された係数を
記憶するのに要する面積を増大させるであろうことに注
目すべきである。表示装置がいくつかの異なる縦横比の
変換を実行しなければならないと仮定すると、いくつか
の係数のセットを記憶しなければならないかもしれな
い。 【００８７】部分積の生成および累算のための計算の波
先（wave-front）が折りたたみ加算器和の生成の波先の
すぐ後に続くことに注目すべきである。 【００８８】図１９および図２０ならびに図２１および
図２２の回路は、四つの乗算の各々 ごとに単一の積を計
算し、そして、これらの四つの積が４−２ネットワーク
に供給され、ここで四つの積が組み合わされて最終的に
新しい画素を表す値をもたらす。ここで、パイプライン
・レジスタの挿入にもっとも考えられる点は、前述の四
つの積、すなわち、これらの積の最上位部分と、第一の
サイクルの最後までに計算が終わる４−２ネットワーク
の部分を保持することである。これらの四つの積から最
終的な単一の和を形成するのに使用される第二のサイク
ルは、第一のサイクルの後に容易に完了する。 【００８９】必要なことは、待ち時間を減らすために、
臨界経路のセグメントの１個を除去することである。図
２３に示すネットワークがこの待ち時間を減らす。 【００９０】図２３のネットワークは、四つの乗算の各
々ごとに単一の積を計算しない。その代わりに、このネ
ットワークは、四つの乗算すべてからの個々の部分積を
組み合わせる。このネットワークは、配列形状に配設さ
れた周知の複合４−２カウンタを用いる。四つの乗算の
各々は、複合４−２カウンタの事前加算部（pre-additi
on stage）に使用される一つの部分積に寄与する。 【００９１】臨界経路特性は、図２１および図２２に示
すネットワークの特性に非常に類似している。折りたた
み加算器の波先が最初に進行する。折りたたみ加算器の
最初の二つのＬＳＢが作り出され、これに関連する部分
積が４−２行列中に存在するようになったのち、４−２
カウンタ配列の伝送部（「伝送加算部（transmissionad
dition stage）」とも呼ばれる）が進行する用意ができ
る。折りたたみ加算器中の遅延は、４−２カウンタ配列
を通過する臨界遅延経路よりもわずかに速く、したがっ
て、複合４−２カウンタの事前加算部のための部分積の
生成のための波先は、４−２カウンタ配列の伝送部のた
めの波先よりもわずかに進んだままである。折りたたみ
加算器がＭＳＢを計算し終え、最上位の部分積が４−２
行列中に導入されるまでに、この４−２行列は、最後の
いくつかの行の計算を完了するだけでよい。２−１加算
器の待ち時間（臨界経路Ｄ）は実質的に除去される。こ
の単一ネットワークは今や４倍多くの部分積の数を１／
４程度まで減少させてい るため、臨界経路Ｅの待ち時間
は臨界経路ＢまたはＣよりもわずかに長い。さらに、四
つの乗算すべてがこの計算に関与するため、積の最下位
ビットを捨てることができる。したがって、パイプライ
ン・レジスタを挿入するための好都合な点は、このネッ
トワークによって生成された和および桁上げを保持する
ことである。これは、以前のスキームに必要であった４
個のレジスタに代えて、１対のレジスタしか使用しな
い。
【図面の簡単な説明】
【図１】ＭＰＥＧ−２規格の下での三つのタイプの画
像、すなわち「Ｉ」イントラピクチャ、「Ｐ」予測画像
および「Ｂ」両方向予測画像ならびにそれらの関係を示
す図である。 【図２】離散コサイン変換係数を計算し、離散コサイン
変換係数を量子化し、量子化された離散コサイン変換係
数を「ジグザグ化」することを含む、フレームまたは画
像を圧縮する手順を示す図である。 【図３】ＭＰＥＧ−２規格準拠デコーダの一般的な論理
の流れを示す論理流れ図である。 【図４】本発明のＭＰＥＧ−２規格準拠デコーダの機能
装置のブロック図である。 【図５】本発明のＭＰＥＧ−２規格準拠デコーダのデコ
ード・サブシステムのブロック図である。 【図６】専用またはテレビ・セット・トップ・ボックス
環境における本発明のデコーダのブロック図である。 【図７】パーソナル・コンピュータ環境における本発明
のデコーダのブロック図である。 【図８】４：２：０フォーマットにおける輝度および色
差信号の位置を示す図である。 【図９】４：２：２フォーマットにおける輝度および色
差信号の位置を示す図である。 【図１０】ＭＰＥＧ−２色差信号の水平方向位置を示す
図である。 【図１１】ＭＰＥＧ−１色差信号の水平方向位置を示す
図である。 【図１２】３：４拡大のための輝度および色差の位相関
係を部分的に示す図である。 【図１３】３：４拡大のための輝度および色差の位相関
係を部分的に示す図である。 【図１４】本発明の一般的な水平方向拡大装置を部分的
に示す図である。 【図１５】本発明の一般的な水平方向拡大装置を部分的
に示す図である。 【図１６】本発明の一般的な水平方向拡大装置を部分的
に示す図である。 【図１７】本発明の一般的な水平方向拡大装置を部分的
に示す図である。 【図１８】一般的な乗算器を示す図である。 【図１９】被乗数ポートに出力を供給する折りたたみ加
算器を部分的に示す図である。 【図２０】被乗数ポートに出力を供給する折りたたみ加
算器を部分的に示す図である。 【図２１】乗数ポートに出力を供給する折りたたみ加算
器を部分的に示す図である。 【図２２】乗数ポートに出力を供給する折りたたみ加算
器を部分的に示す図である。 【図２３】乗数ポートに出力を供給する折りたたみ加算
器およびすべての部分積を総和する一つのネットワーク
を示す図である。 【符号の説明】 ２３１ ホスト・バス制御要素 ２４１ ＦＩＦＯバッファ ３０１ デコード・サブシステム ３１１ 可変長符号ハフマン・デコーダ ３２１ 逆量子化装置 ３３１ 逆離散コサイン変換装置 ３４１ 動き補償装置 ４０１ 制御装置 ４０２ 命令記憶装置 ５０１ 表示バス制御装置 ６００ メモリ管理装置 ６０１ メモリ
像、すなわち「Ｉ」イントラピクチャ、「Ｐ」予測画像
および「Ｂ」両方向予測画像ならびにそれらの関係を示
す図である。 【図２】離散コサイン変換係数を計算し、離散コサイン
変換係数を量子化し、量子化された離散コサイン変換係
数を「ジグザグ化」することを含む、フレームまたは画
像を圧縮する手順を示す図である。 【図３】ＭＰＥＧ−２規格準拠デコーダの一般的な論理
の流れを示す論理流れ図である。 【図４】本発明のＭＰＥＧ−２規格準拠デコーダの機能
装置のブロック図である。 【図５】本発明のＭＰＥＧ−２規格準拠デコーダのデコ
ード・サブシステムのブロック図である。 【図６】専用またはテレビ・セット・トップ・ボックス
環境における本発明のデコーダのブロック図である。 【図７】パーソナル・コンピュータ環境における本発明
のデコーダのブロック図である。 【図８】４：２：０フォーマットにおける輝度および色
差信号の位置を示す図である。 【図９】４：２：２フォーマットにおける輝度および色
差信号の位置を示す図である。 【図１０】ＭＰＥＧ−２色差信号の水平方向位置を示す
図である。 【図１１】ＭＰＥＧ−１色差信号の水平方向位置を示す
図である。 【図１２】３：４拡大のための輝度および色差の位相関
係を部分的に示す図である。 【図１３】３：４拡大のための輝度および色差の位相関
係を部分的に示す図である。 【図１４】本発明の一般的な水平方向拡大装置を部分的
に示す図である。 【図１５】本発明の一般的な水平方向拡大装置を部分的
に示す図である。 【図１６】本発明の一般的な水平方向拡大装置を部分的
に示す図である。 【図１７】本発明の一般的な水平方向拡大装置を部分的
に示す図である。 【図１８】一般的な乗算器を示す図である。 【図１９】被乗数ポートに出力を供給する折りたたみ加
算器を部分的に示す図である。 【図２０】被乗数ポートに出力を供給する折りたたみ加
算器を部分的に示す図である。 【図２１】乗数ポートに出力を供給する折りたたみ加算
器を部分的に示す図である。 【図２２】乗数ポートに出力を供給する折りたたみ加算
器を部分的に示す図である。 【図２３】乗数ポートに出力を供給する折りたたみ加算
器およびすべての部分積を総和する一つのネットワーク
を示す図である。 【符号の説明】 ２３１ ホスト・バス制御要素 ２４１ ＦＩＦＯバッファ ３０１ デコード・サブシステム ３１１ 可変長符号ハフマン・デコーダ ３２１ 逆量子化装置 ３３１ 逆離散コサイン変換装置 ３４１ 動き補償装置 ４０１ 制御装置 ４０２ 命令記憶装置 ５０１ 表示バス制御装置 ６００ メモリ管理装置 ６０１ メモリ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 デヴィット・アレン・フルスキー
アメリカ合衆国13790、 ニューヨーク
州 ジョンソン シティ フレデリック
ロード 160
(72)発明者 ミハイロ・エム・ストジャンスィック
アメリカ合衆国94086、 カリフォルニ
ア州 サニーヴェール ベルモント テ
ラス 962−１
(56)参考文献 特開 平９−37400（ＪＰ，Ａ)
特開 平５−244697（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04N 7/24 - 7/68
Claims (1)
- (57)【特許請求の範囲】 【請求項１】圧縮されたディジタル・ビデオ・データ・
ストリームを受信するためのデータ・バッファと、前記データ・ストリームを可変長デコードするための 可
変長デコーダと、前記可変長デコードされたデータ・ストリームを逆量子
化するための 逆量子化装置と、前記逆量子化されたデータ・ストリームを逆離散コサイ
ン変換するための 逆離散コサイン変換装置と、前記逆離散コサイン変換されたデータ・ストリームを動
き補償するための 動き補償装置と、出力ビデオ表示を水平方向に拡大するために、前記動き
補償されたデータ・ストリームの水平方向ラインからの
各組８個の隣接する画素位置の値と、所望の水平方向拡
大のタイプに適切であり且つ既知の画素位置に関し対称
であるように選択された８個のフィルタ係数との個々の
乗算積のたたみこみ和を各組ごとに計算して、拡大され
た出力ビデオ表示を構成する出力画素値を生成する ため
の多相有限インパルス応答水平ディジタル・フィルタ
と、 前記ディジタル・フィルタからの拡大された出力ビデオ
表示を受け取るための 表示装置ビデオ出力とを備え、 前記ディジタル・フィルタが、４個の乗算装置と、前記
乗算装置に関連してその上方に配設された４個の２−１
直列加算器と、前記乗算装置に関連してその下方に配設
された４個の２−１加算器と、当該２−１加算器の下方
に配設された 配列形状の４−２カウンタと、当該４−２
カウンタの下方に配設された２−１加算器とを有し、 前記各２−１直列加算器の２入力に、等しい値のフィル
タ係数に関連する２つの画素位置の値がそれぞれ加えら
れ、前記各２−１直列加算器からの出力が当該加算器に
関連する前記各乗算装置の乗数入力にそれぞれ供給され
て前記関連する フィルタ係数とそれぞれ乗算され、前記
各乗算装置からの桁上げ及び和出力が当該乗算器に関連
する前記各２−１加算器の２入力にそれぞれ供給され、 前記各２−１加算器からの部分積出力 が前記４−２カウ
ンタの各事前加算部の入力にそれぞれ供給され、前記４
−２カウンタからの最終的な桁上げ及び和出力がその下
方に配設された前記２−１加算器の入力に供給されるこ
とを特徴とするディジタル・ビデオ・デコーダ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/616,327 US5777679A (en) | 1996-03-15 | 1996-03-15 | Video decoder including polyphase fir horizontal filter |
| US08/616327 | 1996-03-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09261663A JPH09261663A (ja) | 1997-10-03 |
| JP3469737B2 true JP3469737B2 (ja) | 2003-11-25 |
Family
ID=24468952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04528797A Expired - Fee Related JP3469737B2 (ja) | 1996-03-15 | 1997-02-28 | ディジタル・ビデオ・デコーダ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5777679A (ja) |
| EP (1) | EP0796011B1 (ja) |
| JP (1) | JP3469737B2 (ja) |
| KR (1) | KR100246169B1 (ja) |
| DE (1) | DE69736620T2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100229533B1 (ko) * | 1996-08-30 | 1999-11-15 | 전주범 | 개선된 영상 복호화 시스템 |
| KR100229796B1 (ko) * | 1996-08-30 | 1999-11-15 | 전주범 | 열화영상에 대한 보상기능을 갖는 영상 복호화 시스템 |
| DE19717140A1 (de) * | 1997-04-23 | 1998-10-29 | Thomson Brandt Gmbh | Verfahren zur Formatumwandlung von Bildern sowie Vorrichtung zur Durchführung des Verfahrens |
| US5973740A (en) * | 1997-10-27 | 1999-10-26 | International Business Machines Corporation | Multi-format reduced memory video decoder with adjustable polyphase expansion filter |
| US6728313B1 (en) * | 1998-01-08 | 2004-04-27 | Intel Corporation | Method and apparatus for performing MPEG II dequantization and IDCT |
| US6665646B1 (en) * | 1998-12-11 | 2003-12-16 | At&T Corp. | Predictive balanced multiple description coder for data compression |
| US6687722B1 (en) * | 2000-03-16 | 2004-02-03 | Agere Systems, Inc. | High-speed/low power finite impulse response filter |
| US7107305B2 (en) * | 2001-10-05 | 2006-09-12 | Intel Corporation | Multiply-accumulate (MAC) unit for single-instruction/multiple-data (SIMD) instructions |
| JP4130780B2 (ja) * | 2002-04-15 | 2008-08-06 | 松下電器産業株式会社 | 画像符号化方法および画像復号化方法 |
| JP4617644B2 (ja) * | 2003-07-18 | 2011-01-26 | ソニー株式会社 | 符号化装置及び方法 |
| JP4752237B2 (ja) * | 2004-10-15 | 2011-08-17 | ソニー株式会社 | 画像フィルタ回路及びフィルタリング処理方法 |
| CN100456636C (zh) * | 2006-04-28 | 2009-01-28 | 天津大学 | 全相位dct/idct数字滤波器的两种网络结构 |
| JP4988627B2 (ja) * | 2008-03-05 | 2012-08-01 | ルネサスエレクトロニクス株式会社 | フィルタ演算器及び動き補償装置 |
| UA109312C2 (uk) | 2011-03-04 | 2015-08-10 | Імпульсно-кодова модуляція з квантуванням при кодуванні відеоінформації | |
| US9350899B2 (en) | 2012-09-14 | 2016-05-24 | Qualcomm Incorporated | Methods and device for efficient resampling and resizing of digital images |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5168456A (en) * | 1970-12-28 | 1992-12-01 | Hyatt Gilbert P | Incremental frequency domain correlator |
| US4918524A (en) * | 1989-03-14 | 1990-04-17 | Bell Communications Research, Inc. | HDTV Sub-band coding using IIR filter bank |
| DE3930964A1 (de) * | 1989-09-15 | 1991-03-28 | Thomson Brandt Gmbh | Fernsehuebertragungssystem |
| US5122788A (en) * | 1989-10-27 | 1992-06-16 | Maher A. Sid-Ahmed | Method and an apparatus for 2-D filtering a raster scanned image in real-time |
| KR0170630B1 (ko) * | 1990-06-20 | 1999-03-20 | 강진구 | 휘도/색신호 전처리장치 |
| US5128791A (en) * | 1990-08-13 | 1992-07-07 | Bell Communications Research, Inc. | Multi-channel HDTV system |
| US5128633A (en) * | 1991-07-08 | 1992-07-07 | Motorola, Inc. | Multi-loop synthesizer |
| US5436665A (en) * | 1992-03-03 | 1995-07-25 | Kabushiki Kaisha Toshiba | Motion picture coding apparatus |
| GB9205614D0 (en) * | 1992-03-14 | 1992-04-29 | Innovision Ltd | Sample rate converter suitable for converting between digital video formats |
| US5253059A (en) * | 1992-05-15 | 1993-10-12 | Bell Communications Research, Inc. | Method and circuit for adjusting the size of a video frame |
| US5325125A (en) * | 1992-09-24 | 1994-06-28 | Matsushita Electric Corporation Of America | Intra-frame filter for video compression systems |
| US5274372A (en) * | 1992-10-23 | 1993-12-28 | Tektronix, Inc. | Sampling rate conversion using polyphase filters with interpolation |
| JPH06205439A (ja) * | 1992-12-29 | 1994-07-22 | Sony Corp | 映像信号記録装置 |
| US5422827A (en) * | 1993-02-12 | 1995-06-06 | Cirrus Logic, Inc. | Integrated video scaling and sharpening filter |
| KR950012664B1 (ko) * | 1993-08-18 | 1995-10-19 | 엘지전자주식회사 | 1050라인 비월주사식 모니터 디스플레이 영상포맷을 갖는 에치디티브이(hdtv)수신장치 |
| US5485215A (en) * | 1994-05-19 | 1996-01-16 | Matsushita Electric Corporation Of America | HDTV raster converter and interpolation filter with section overlap |
-
1996
- 1996-03-15 US US08/616,327 patent/US5777679A/en not_active Expired - Lifetime
- 1996-12-04 KR KR1019960061502A patent/KR100246169B1/ko not_active IP Right Cessation
-
1997
- 1997-02-21 DE DE69736620T patent/DE69736620T2/de not_active Expired - Lifetime
- 1997-02-21 EP EP97301138A patent/EP0796011B1/en not_active Expired - Lifetime
- 1997-02-28 JP JP04528797A patent/JP3469737B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69736620T2 (de) | 2007-09-06 |
| KR970068642A (ko) | 1997-10-13 |
| US5777679A (en) | 1998-07-07 |
| KR100246169B1 (ko) | 2000-03-15 |
| JPH09261663A (ja) | 1997-10-03 |
| EP0796011A3 (en) | 1999-12-22 |
| DE69736620D1 (de) | 2006-10-19 |
| EP0796011A2 (en) | 1997-09-17 |
| EP0796011B1 (en) | 2006-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5576765A (en) | Video decoder | |
| US6873655B2 (en) | Codec system and method for spatially scalable video data | |
| US5668599A (en) | Memory management for an MPEG2 compliant decoder | |
| US6134270A (en) | Scaled forward and inverse discrete cosine transform and video compression/decompression systems employing the same | |
| KR100552576B1 (ko) | Ｍｐｅｇ 호환 가능한 디지털 신호 처리 시스템 및 ｍｐｅｇ 코딩된 이미지를 나타내는 데이터의 데이터스트림을 처리하기 위한 방법 | |
| JP3469737B2 (ja) | ディジタル・ビデオ・デコーダ | |
| US6157740A (en) | Compression/decompression engine for enhanced memory storage in MPEG decoder | |
| KR100370076B1 (ko) | 다운 컨버젼 기능을 갖는 비디오 디코더 및 비디오 신호를디코딩 하는 방법 | |
| US5973740A (en) | Multi-format reduced memory video decoder with adjustable polyphase expansion filter | |
| US5963222A (en) | Multi-format reduced memory MPEG decoder with hybrid memory address generation | |
| JPH09214972A (ja) | デコーダ回路、ｍｐｅｇビデオストリーム復号化方法およびコンピュータ | |
| US5781239A (en) | System and method for performing an optimized inverse discrete cosine transform with improved efficiency | |
| JP3615241B2 (ja) | ビデオデータデコーダのアーキテクチャ | |
| US20080123748A1 (en) | Compression circuitry for generating an encoded bitstream from a plurality of video frames | |
| KR20000077135A (ko) | 고선명으로 코드화된 비디오 신호로부터 상승 디코드된감소된 해상도의 비디오 신호를 유도하기 위한 장치 및 방법 | |
| Shen et al. | Transcoder with arbitrarily resizing capability | |
| JPH11251919A (ja) | メモリ必要量削減方法 | |
| KR20010072420A (ko) | 이미지 프로세싱 동안에 2차원 변환을 실행하기 위한 회로및 방법 | |
| JPH08329047A (ja) | 離散コサイン変換回路，離散コサイン逆変換回路，ｍｐｅｇビデオエンコーダ，ｍｐｅｇビデオデコーダ | |
| US5784055A (en) | Color control for on-screen display in digital video | |
| KR100255773B1 (ko) | 디지탈 티브이 수신 디코더 장치의 역 이산코사인변환기 | |
| JP2000236546A (ja) | ビデオフォーマットダウン変換のための適応周波数合成方法と装置 | |
| JP2002034041A (ja) | 画像情報変換装置及び方法 | |
| JP2002034046A (ja) | 画像情報変換装置及び方法 | |
| KR20000010957A (ko) | 다중 표준 출력 신호를 제공하는 mpeg 디코더 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |