JP3469143B2 - アクティブマトリクス基板及びそれを備えた二次元画像検出器 - Google Patents

アクティブマトリクス基板及びそれを備えた二次元画像検出器

Info

Publication number
JP3469143B2
JP3469143B2 JP31285899A JP31285899A JP3469143B2 JP 3469143 B2 JP3469143 B2 JP 3469143B2 JP 31285899 A JP31285899 A JP 31285899A JP 31285899 A JP31285899 A JP 31285899A JP 3469143 B2 JP3469143 B2 JP 3469143B2
Authority
JP
Japan
Prior art keywords
electrode
pixel
active matrix
matrix substrate
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31285899A
Other languages
English (en)
Other versions
JP2001135809A (ja
Inventor
良弘 和泉
尚志 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP31285899A priority Critical patent/JP3469143B2/ja
Priority to US09/692,476 priority patent/US6437341B1/en
Priority to TW089122107A priority patent/TW591312B/zh
Priority to KR10-2000-0064718A priority patent/KR100377903B1/ko
Publication of JP2001135809A publication Critical patent/JP2001135809A/ja
Application granted granted Critical
Publication of JP3469143B2 publication Critical patent/JP3469143B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14676—X-ray, gamma-ray or corpuscular radiation imagers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/24—Measuring radiation intensity with semiconductor detectors
    • G01T1/241—Electrode arrangements, e.g. continuous or parallel strips or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Molecular Biology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えば、人体を透
過したＸ線像を画像化するＸ線撮像装置又はＸ線診断画
像表示装置等に使用され、Ｘ線等の放射線、可視光、赤
外光等の画像を検出できるＸ線センサ、イメージセンサ
等の二次元画像検出器、及びそれに用いるアクティブマ
トリクス基板に関するものである。
【０００２】
【従来の技術】従来より、二次元画像検出器である放射
線用のフラットパネル型イメージセンサとして、例え
ば、光導電性を有する半導体層と画素電極とを重ねて形
成されＸ線を感知して電荷（電子−正孔対）を発生する
半導体センサを、行方向及び列方向の二次元状に配置す
るとともに、各画素電極毎にスイッチング素子を設け
て、各行毎にスイッチング素子を順次オンにして各列毎
に上記電荷を読み出すものが知られている。
【０００３】この種のフラットパネル型イメージセンサ
は、例えば、文献「D.L.Lee,et a1., “A New Digital
Detector for Projection Radiography", SPIE,2432,p
p.237-249,1995 」、「L.S.Jeromin,et.a1., “Applica
tion of a-Si Active-MatrixTechnology in a X-Ray De
tector Panel",SID 97 DIGEST,pp.91-94,1997 」、特開
平６−３４２０９８号公報等にその構造や原理が記載さ
れている。
【０００４】上記従来のフラットパネル型イメージセン
サの構成と原理について以下に簡単に説明する。
【０００５】先ず、フラットパネル型イメージセンサに
用いられるアクティブマトリクス基板は、液晶表示装置
等に用いられるアクティブマトリクス基板が使用され
る。
【０００６】すなわち、アクティブマトリクス基板１０
１は、図１７及び図１８に示すように、格子状に配列さ
れたゲート電極１０２…とデータ電極１０３…とからな
る電極配線を備えている。上記の各格子点には、スイッ
チング素子としての薄膜トランジスタ（以下「ＴＦＴ：
Thin Film Transistor」という）１０４と、このＴＦＴ
素子１０４を介して上記データ電極１０３に接続される
画素電極１１０と、この画素電極１１０に直列接続され
る電荷蓄積容量（Ｃｓ）１０６とを含んでいる。
【０００７】このようなアクティブマトリクス基板１０
１の上層に光やＸ線等を直接電荷に変換する光導電膜１
０７を形成することによって、Ｘ線センサやフラットパ
ネル型イメージセンサ１００等の二次元画像検出器を形
成することができる。
【０００８】すなわち、光導電膜１０７によって生成さ
れた電荷は強電圧によって画素の電荷蓄積容量（Ｃｓ）
１０６に蓄積され、被写体の形態に応じてそれぞれの画
素の電荷としてのデータが保存される。これを、走査線
であるゲート電極１０２…にて順次スキャンすると、走
査線により選択された画素のデータを信号として読み出
すためのオペアンプ等の回路によって、センサに映し出
された物体が画像データとして取り出される。
【０００９】ところで、上記のアクティブマトリクス基
板１０１では、画素単位で薄膜トランジスタ１０４…の
不良や光導電膜１０７等の特性不良が生じれば、その画
素は画素欠陥（点欠陥）として認識される。
【００１０】加えて、その不良の種類が、薄膜トランジ
スタ１０４のオフ特性不良つまりオフ時の抵抗値が十分
に高抵抗にならない不良、光導電膜１０７…のリーク不
良、又は光導電膜１０７…の異常高感度不良である場合
には、ゲート電極１０２…が非選択期間となっている間
も、その画素から不要な電荷がデータ電極１０３…に漏
れ続けることになり、その画素に接続されているデータ
電極１０３はライン欠陥（線欠陥）として認識される。
【００１１】通常、フラットパネル型イメージセンサ１
００によって撮像された画像データに基づき撮像画像を
表示した場合、ライン欠陥は画素欠陥（点欠陥）に比べ
て目立ち易く、さらに、画像データ処理による欠陥補正
も困難である。
【００１２】したがって、上述のようなライン欠陥の原
因となる画素欠陥が判明した場合は、その画素に対して
修正を行なうのが望ましい。
【００１３】
【発明が解決しようとする課題】しかしながら、従来の
アクティブマトリクス基板及びそれを備えた二次元画像
検出器では、このような画素欠陥に対する修正方法につ
いて全く言及されていない。
【００１４】本発明は、上記従来の問題点に鑑みなされ
たものであって、その目的は、ライン欠陥の原因となり
得る画素欠陥からの不要な電荷の漏出を容易に抑制する
ことができるアクティブマトリクス基板及びそれを備え
た二次元画像検出器を提供することにある。
【００１５】
【課題を解決するための手段】本発明のアクティブマト
リクス基板は、上記課題を解決するために、例えば走査
線等のゲート電極と例えば信号線等のデータ電極とが格
子状に配列された電極配線と、各格子点毎に設けられた
例えば薄膜トランジスタ（ＴＦＴ）等のスイッチング素
子と、上記スイッチング素子を介して上記データ電極に
接続される画素電極と、上記画素電極に直列接続される
電荷蓄積容量とを含むアクティブマトリクス基板におい
て、上記データ電極と画素電極との間を接続している電
極の一部に、レーザ切断を容易にする画素欠陥修正部位
を有しているとともに、 上記格子状に配列された電極配
線によって形成される矩形領域内に、電荷蓄積容量を偏
在配置させることにより、画素電極の中央の領域に、画
素欠陥修正部位が配置されていることを特徴としてい
る。
【００１６】上記発明によれば、アクティブマトリクス
基板は、例えば走査線等のゲート電極と例えば信号線等
のデータ電極とが格子状に配列された電極配線と、各格
子点毎に設けられた例えば薄膜トランジスタ（ＴＦＴ）
等のスイッチング素子と、上記スイッチング素子を介し
て上記データ電極に接続される画素電極と、上記画素電
極に直列接続される電荷蓄積容量とを含んでいる。
【００１７】したがって、アクティブマトリクス基板が
表示装置として用いられる場合には、該当する画素電極
に接続された例えば薄膜トランジスタ（ＴＦＴ）等のス
イッチング素子に対して、該当する走査線等のゲート電
極を選択してゲート電圧を印加することにより、例えば
信号線等のデータ電極から画素電極に情報信号が流れ、
電荷蓄積容量に電荷が蓄積されて該画素を表示すること
ができる。
【００１８】一方、アクティブマトリクス基板が二次元
画像検出器として用いられる場合には、該当する画素に
対して外部から例えばＸ線等が照射されると光導電体層
を介して電荷蓄積容量に電荷が蓄積される。したがっ
て、その画素の画素電極に接続された例えば薄膜トラン
ジスタ（ＴＦＴ）等のスイッチング素子に対して、該当
する走査線等のゲート電極を選択してゲート電圧を印加
することにより、電荷蓄積容量に蓄積された電荷に基づ
く情報信号が画素電極を介して例えば信号線等のデータ
電極に流れ、外部に出力することができる。
【００１９】ここで、本発明では、データ電極と画素電
極との間を接続している電極の一部に、レーザ切断を容
易にする画素欠陥修正部位を有している。なお、「画素
欠陥修正部位」とは、その部位をレーザで切断すること
により画素欠陥を修正することが可能な部位を意味す
る。
【００２０】したがって、アクティブマトリクス基板の
裏面側から上記画素欠陥修正部位にレーザをスポット照
射することによって、画素欠陥修正部位の切断を容易に
行うことができる。
【００２１】これにより、例えばアクティブマトリクス
基板上に光導電体層を備えた二次元画像検出器等におい
て、画素欠陥に起因する不要な電荷がスイッチング素子
を介してデータ電極に漏れることを防ぐことができる。
【００２２】この結果、修正前にはライン欠陥（線欠
陥）として認識された不良が、修正画素単独の画素欠陥
（点欠陥）不良に修正され、欠陥を目立ち難くすること
ができる。また、画像データ処理による欠陥補正も容易
になる。
【００２３】したがって、ライン欠陥の原因となり得る
画素欠陥からの不要な電荷の漏出を容易に抑制すること
ができるアクティブマトリクス基板を提供することがで
きる。
【００２４】ところで、画素欠陥修正部位にレーザをス
ポット照射すると、レーザのエネルギーによって画素欠
陥修正部位が切断されるが、そのときに、レーザのエネ
ルギーが隣接画素に及び、隣接画素までもが不良画素に
なってしまうおそれがある。
【００２５】しかし、本発明によれば、画素電極の中央
の領域に、画素欠陥修正部位を有している。
【００２６】したがって、画素欠陥修正部位にレーザを
スポット照射することによって、画素欠陥修正部位を切
断したとしても、そのダメージが隣接画素に及ぶ影響を
最小限に抑制することが可能になる。つまり、レーザの
エネルギーがその画素内に納まり、隣接画素に影響を及
ぼさない。
【００２７】例えば、アクティブマトリクス基板が二次
元画像検出器に備えられている場合には、アクティブマ
トリクス基板上の光導電体層に対してレーザスポットの
中心周辺に剥離や特性不良を生じさせるダメージが広が
る。したがって、この光導電体層のダメージの広がり範
囲が隣接画素にまで影響すると、その隣接画素までもが
不良画素になってしまうおそれがある。
【００２８】しかし、本発明の場合、画素電極の中央の
領域に前記画素欠陥修正部位を有しているので、光導電
体層のダメージが隣接画素に及ぶ影響を最小限に抑制す
ることが可能となる。
【００２９】この結果、ライン欠陥の原因となり得る画
素欠陥からの不要な電荷の漏出を容易かつ確実に抑制す
ることができるアクティブマトリクス基板を提供するこ
とができる。
【００３０】また、上記発明によれば、格子状に配列さ
れた電極配線によって形成される矩形領域内に、電荷蓄
積容量を偏在配置させることにより、画素電極の中央の
領域に、画素欠陥修正部位が配置されている。なお、電
荷蓄積容量を偏在配置させるとは、通常は、電荷蓄積容
量は画素電極と略同形状の矩形の電荷蓄積容量電極が配
置されて成っているが、電荷蓄積容量電極を例えばＬ字
形状に形成することにより、電荷蓄積容量も該Ｌ字形状
になる。したがって、結果的に、電荷蓄積容量が偏在配
置されていることになる。
【００３１】そして、これにより、画素電極の中央の領
域に、画素欠陥修正部位を配置させることが可能であ
り、これによって、隣接画素に影響を及ぼすことなく、
画素欠陥修正できる。
【００３２】この結果、アクティブマトリクス基板の基
本構造を変更することなく、電荷蓄積容量のレイアウト
を変更するだけで、画素電極の中央の領域に、画素欠陥
修正部位を配置させることが可能となる。
【００３３】したがって、ライン欠陥の原因となり得る
画素欠陥からの不要な電荷の漏出を容易かつ確実に抑制
することができるアクティブマトリクス基板を容易に提
供することができる。
【００３４】また、本発明のアクティブマトリクス基板
は、上記課題を解決するために、ゲート電極とデータ電
極とが格子状に配列された電極配線と、各格子点毎に設
けられたスイッチング素子と、上記スイッチング素子を
介して上記データ電極に接続される画素電極と、上記画
素電極に直列接続される電荷蓄積容量とを含むアクティ
ブマトリクス基板において、上記データ電極と画素電極
との間を接続している電極の一部に、レーザ切断を容易
にする画素欠陥修正部位を有しているとともに、格子状
に配列された電極配線によって形成される矩形領域の重
心と画素電極により形成される矩形領域の重心とを相対
的にずらすことにより、画素電極の中央の領域に、画素
欠陥修正部位が配置されていることを特徴としている。
【００３５】上記発明によれば、格子状に配列された電
極配線によって形成される矩形領域の重心と画素電極に
より形成される矩形領域の重心とを相対的にずらすこと
により、画素電極の中央の領域に、画素欠陥修正部位が
配置されている。
【００３６】すなわち、このように、画素電極により形
成される矩形領域を相対的にずらすことにより、画素電
極の中央の領域に、画素欠陥修正部位を配置させること
が可能であり、これによって、隣接画素に影響を及ぼす
ことなく、画素欠陥修正できる。
【００３７】したがって、アクティブマトリクス基板の
基本構造を変更することなく、電荷蓄積容量のレイアウ
トを変更するだけで、前記画素電極の中央の領域に、前
記画素欠陥修正部位を配置させることが可能となる。
【００３８】この結果、ライン欠陥の原因となり得る画
素欠陥からの不要な電荷の漏出を容易かつ確実に抑制す
ることができるアクティブマトリクス基板を容易に提供
することができる。
【００３９】また、本発明のアクティブマトリクス基板
は、上記課題を解決するために、上記アクティブマトリ
クス基板において、格子状に配列された電極配線と画素
電極とが重畳する領域には、画素電極に開口部が形成さ
れていることを特徴としている。
【００４０】上記発明によれば、格子状に配列された電
極配線と画素電極とが重畳する領域には、画素電極に開
口部が形成されている。
【００４１】したがって、格子状に配列された電極配線
と画素電極が重畳することにより発生する寄生容量を低
減することができる。
【００４２】特に、アクティブマトリクス基板を二次元
画像検出器に用いる場合には、データ電極の寄生容量が
大きいと、データ電極に発生するノイズが増大し、撮像
信号のＳ／Ｎを低下させる要因になる。このため、寄生
容量を低減する本構造は、二次元画像検出器に対して極
めて有効である。
【００４３】また、本発明のアクティブマトリクス基板
は、上記課題を解決するために、上記アクティブマトリ
クス基板において、画素欠陥修正部位の電極形状は、く
びれ形状であることを特徴としている。
【００４４】上記発明によれば、画素欠陥修正部位の電
極形状は、くびれ形状となっている。
【００４５】したがって、レーザ照射による画素欠陥修
正部位が一目で判断できるとともに、くびれ部分では電
極が細っているため、レーザ照射によって電極が切断さ
れ易く修正を確実に行なうことができる。
【００４６】この結果、ライン欠陥の原因となり得る画
素欠陥からの不要な電荷の漏出を容易かつ確実に抑制す
ることができるアクティブマトリクス基板を提供するこ
とができる。
【００４７】また、本発明のアクティブマトリクス基板
は、上記課題を解決するために、上記アクティブマトリ
クス基板において、画素電極が形成されている層と画素
欠陥修正部位が形成されている層との間には有機材料か
らなる層間絶縁膜が設けられるとともに、上記画素電極
は、上記層間絶縁膜に設けられたコンタクトホールを介
して、画素欠陥修正部位が形成されている層に接続され
ていることを特徴としている。
【００４８】上記発明によれば、画素電極が形成されて
いる層と画素欠陥修正部位が形成されている層との間に
は有機材料からなる層間絶縁膜が設けられるとともに、
上記画素電極は、上記層間絶縁膜に設けられたコンタク
トホールを介して、画素欠陥修正部位が形成されている
層に接続されている。
【００４９】したがって、画素欠陥修正部位にレーザを
スポット照射することにより、画素欠陥修正部位を切断
したとしても、そのダメージがアクティブマトリクス基
板表面における最上層に及ぶ影響を最小限に抑制するこ
とが可能になり、アクティブマトリクス基板上に形成さ
れる膜への影響も最小限に抑えることができる。
【００５０】例えば、アクティブマトリクス基板上に光
導電体層を備えた二次元画像検出器の場合では、画素欠
陥修正部位にレーザをスポット照射すると、レーザのエ
ネルギーによって画素欠陥修正部位が切断されるととも
に、それに伴う物理的影響がアクティブマトリクス基板
上の光導電体層に伝わり、光導電体層の剥離や特性変化
等を引き起こす。
【００５１】ところが、画素欠陥修正部位が形成されて
いる層の上に有機材料からなる層間絶縁膜が存在する
と、光導電体層が受けるダメージは層間絶縁膜にて緩衝
される。
【００５２】この結果、ライン欠陥の原因となり得る画
素欠陥からの不要な電荷の漏出を効率的に抑制すること
ができるアクティブマトリクス基板を提供することがで
きる。
【００５３】また、本発明のアクティブマトリクス基板
は、上記課題を解決するために、上記アクティブマトリ
クス基板において、画素電極は、格子状に配列された電
極配線とスイッチング素子との上に形成された有機材料
からなる層間絶縁膜上に形成されていることを特徴とし
ている。
【００５４】上記発明によれば、画素電極は、格子状に
配列された電極配線とスイッチング素子との上に形成さ
れた有機材料からなる層間絶縁膜上に形成されている。
【００５５】これによって、有機材料からなる層間絶縁
膜は、比誘電率が３程度と比較的小さいものを用いるこ
とができ、かつスピンコートやラミネートによってμｍ
オーダーの厚みで形成することができる。このため、画
素電極と格子状に配列された電極配線との間に発生する
寄生容量や、画素電極とスイッチング素子との間に発生
する寄生容量を低減することができる。
【００５６】したがって、格子状の電極配線や、スイッ
チング素子とオーバーラップする形状に画素電極を配置
することが可能になり、設計の自由度を広くすることが
できる。
【００５７】この結果、ライン欠陥の原因となり得る画
素欠陥からの不要な電荷の漏出を容易かつ効率的に抑制
することができるアクティブマトリクス基板を提供する
ことができる。
【００５８】本発明の二次元画像検出器は、上記課題を
解決するために、前記のアクティブマトリクス基板上
に、光導電体層が形成されていることを特徴としてい
る。
【００５９】上記発明によれば、二次元画像検出器は、
前記のアクティブマトリクス基板上に、光導電体層が形
成されている。
【００６０】これにより、画素欠陥に起因する不要な電
荷がスイッチング素子を介してデータ電極に漏れること
を防ぐことができる。
【００６１】この結果、修正前には不要な電荷の漏出の
ためライン欠陥（線欠陥）として認識された不良が、修
正画素単独の画素欠陥（点欠陥）不良に修正され、欠陥
を目立ち難くすることができる。また、画像データ処理
による欠陥補正も容易になる。
【００６２】したがって、ライン欠陥の原因となり得る
画素欠陥からの不要な電荷の漏出を容易かつ確実に抑制
することができる二次元画像検出器を提供することがで
きる。
【００６３】本発明の二次元画像検出器は、上記課題を
解決するために、上記二次元画像検出器において、光導
電体層が例えばａ−Ｓｅ（アモルファスセレニウム）等
のセレニウム（Ｓｅ）を主成分とする半導体層であるこ
とを特徴としている。
【００６４】上記発明によれば、光導電体層は、例えば
ａ−Ｓｅ等のセレニウム（Ｓｅ）を主成分とする半導体
層からなっている。
【００６５】すなわち、例えばａ−Ｓｅ等のセレニウム
（Ｓｅ）を主成分とする半導体層は、真空蒸着により低
温（常温）にて成膜が可能なことから、前記のアクティ
ブマトリクス基板上に直接成膜することが可能である。
【００６６】したがって、ライン欠陥の原因となり得る
画素欠陥からの不要な電荷の漏出を容易かつ確実に抑制
することができる二次元画像検出器を容易に提供するこ
とができる。
【００６７】なお、例えばａ−Ｓｅ等のセレニウム（Ｓ
ｅ）を主成分とする半導体層は、６０〜８０℃以上の温
度にて結晶化が促進して特性が劣化することが知られて
おり、また、熱膨張係数もガラス基板に比べて大きい。
このため、二次元画像検出器におけるアクティブマトリ
クス基板のレーザ修正を行なう際、そのダメージが例え
ばａ−Ｓｅ等のセレニウム（Ｓｅ）を主成分とする半導
体層に及び易い。
【００６８】これに対しては、前述した画素電極の中央
の領域に前記画素欠陥修正部位を有しているアクティブ
マトリクス基板を用いれば、レーザ修正を行なったとし
ても例えばａ−Ｓｅ等のセレニウム（Ｓｅ）を主成分と
する半導体層のダメージが隣接画素に及ぶ影響を最小限
に抑制することが可能となる。
【００６９】
【発明の実施の形態】〔実施の形態１〕 本発明の実施の一形態について図１ないし図６に基づい
て説明すれば、以下の通りである。
【００７０】本実施の形態の二次元画像検出器としての
フラットパネル型イメージセンサは、例えば、人体を透
過したＸ線像を画像化するＸ線撮像装置等に使用され、
Ｘ線等の画像を検出できるイメージセンサである。な
お、本発明の二次元画像検出器は、必ずしもフラットパ
ネル型に限らず、基板が曲面にて形成される曲面基板か
らなるイメージセンサを含むものとする。
【００７１】すなわち、例えば、図２に示すように、Ｘ
線管球９１から出射されるＸ線による被検体９２の透過
Ｘ線像が、２次元アレイ状に光電変換素子が配置された
本実施の形態のフラットパネル型イメージセンサ１０に
より画像信号に変換されるようになっている。
【００７２】このフラットパネル型イメージセンサ１０
から出力されたアナログ信号は、Ａ／Ｄ変換器９３によ
りディジタル画像信号に変換され、画像処理装置９４に
取り込まれる。画像処理装置９４は、種々の画像処理を
行うとともに、保存が必要な画像を画像記憶装置９６に
記憶させる。また、画像処理装置９４から出力されるデ
ィジタル画像信号は、Ｄ／Ａ変換器９５によりアナログ
信号に変換されて、画像モニタ装置９７の画面に表示す
ることができるものとなっている。
【００７３】ここで、本実施の形態のフラットパネル型
イメージセンサ１０は、図３に示すように、アクティブ
マトリクス基板１０ａと、このアクティブマトリクス基
板１０ａ上の略全面に形成された光導電体層としての光
導電膜６、誘電体層７、上部電極８及び後述する画素電
極１１の上に設けられる電子阻止層９とによって構成さ
れている。
【００７４】上記光導電膜６は、Ｘ線等の放射線が照射
されることにより電荷（電子−正孔対）が発生する半導
体材料が用いられる。半導体材料としては、例えば、暗
抵抗が高く、Ｘ線照射に対して良好な光導電特性を示
し、蒸着によりに大面積成膜が容易な非晶質（アモルフ
ァス）セレニウム（ａ−Ｓｅ）が用いられている。上記
の光導電膜６は、真空蒸着法によって例えば３００〜１
０００μｍの厚みで形成されている。
【００７５】また、誘電体層７及び電子阻止層９は、Ｘ
線の照射時に漏れ電流が原因で電荷が後述する電荷蓄積
容量５に蓄積するのを防止するために設けられているも
のであり、必要に応じて設ければ良い。
【００７６】すなわち、誘電体層７は、動作電圧が上部
電極８に印加されたときに、電荷が上部電極８から光導
電膜６に注入されるのを防ぐ一方、電子阻止層９は、電
荷が画素電極１１から光導電膜６に注入されるのを防ぐ
ものとなっている。これにより、漏洩電流を防止して、
Ｘ線イメージの解像度を向上させることができる。
【００７７】一方、上記アクティブマトリクス基板１０
ａは、ガラス基板１と、このガラス基板１上に設けられ
る格子状に配列された電極配線としてのゲート電極２…
及び電極配線としてのソース電極であるデータ電極３…
と、各格子点毎に設けられたスイッチング素子としての
薄膜トランジスタ（ＴＦＴ：Thin Film Transistor)４
…と、薄膜トランジスタ４を介して上記データ電極３…
に接続される画素電極１１と、上記画素電極１１に直列
接続される電荷蓄積容量（Ｃｓ）５とを備えている。
【００７８】上記画素電極１１は、本実施の形態では、
図４（ａ）（ｂ）に示すように、格子状の電極配線であ
るゲート電極２…及びデータ電極３…や薄膜トランジス
タ４の上層に設けられた層間絶縁膜１２の上側、すなわ
ちアクティブマトリクス基板１０ａの最上層に設けられ
ている一方、この画素電極１１と薄膜トランジスタ４と
はドレイン電極である接続電極１３を介して接続されて
いる。
【００７９】また、電荷蓄積容量５は、ゲート電極２と
同一層に形成された電荷蓄積容量電極（以下、「Ｃｓ電
極」という）１４と上記接続電極１３との重畳領域によ
って形成され、両者に挟まれたゲート絶縁膜１５が電荷
蓄積容量５の誘電体層として作用する構造になってい
る。
【００８０】また、薄膜トランジスタ４のソース・ドレ
インは、上述したように、各々データ電極３と接続電極
１３とに接続されている。
【００８１】そして、上記アクティブマトリクス基板１
０ａ上の略全面に、光導電体層として作用する前記ａ−
Ｓｅからなる光導電膜６と誘電体層７とバイアス電極で
ある上部電極８とが順次積層されることによって、フラ
ットパネル型イメージセンサ１０が形成されている。
【００８２】なお、上記アクティブマトリクス基板１０
ａは、液晶表示装置を製造する過程で形成されるアクテ
ィブマトリクス基板を流用することが可能である。例え
ば、アクティブマトリクス型液晶表示装置（ＡＭＬＣ
Ｄ）に用いられるアクティブマトリクス基板は、アモル
ファスシリコン（ａ−Ｓｉ）やポリシリコン（ｐ−Ｓ
ｉ）によって形成された薄膜トランジスタ（ＴＦＴ）
や、ＸＹマトリクス電極、電荷蓄積容量（Ｃｓ）を備え
た構造になっており、若干の設計変更を行うだけで、フ
ラットパネル型イメージセンサ１０用のアクティブマト
リクス基板１０ａとして容易に利用することができる。
【００８３】次に、上記構造のフラットパネル型イメー
ジセンサ１０の動作原理について説明する。
【００８４】図３に示すように、ａ−Ｓｅ膜からなる光
導電膜６に放射線が照射されると、光導電膜６内に電荷
（電子−正孔対）が発生する。そして、光導電膜６と電
荷蓄積容量５とは、電気的に直列に接続された構造にな
っているので、上部電極８と前記Ｃｓ電極１４との間に
電圧を印加しておくと、光導電膜６にて発生した電荷
（電子−正孔対）がそれぞれ＋電極側と−電極側とに移
動し、その結果、電荷蓄積容量５に電荷が蓄積される仕
組みになっている。なお、光導電膜６と電荷蓄積容量５
との間には電子阻止層９が形成されているとともに、上
部電極８と光導電膜６との間には誘電体層７が形成され
ているので、これら電子阻止層９及び誘電体層７が、一
方側からの電荷の注入を阻止する役割を果たしており、
漏洩電流の発生を防止している。
【００８５】上記の作用にて、電荷蓄積容量５に蓄積さ
れた電荷は、ゲート電極Ｇ１・Ｇ２・Ｇ３…Ｇｎの入力
信号によって薄膜トランジスタ４をオン状態にすること
によりデータ電極Ｓ１・Ｓ２・Ｓ３…Ｓｎから外部に取
り出すことが可能である。
【００８６】そして、ゲート電極２とデータ電極３とか
らなる電極配線、薄膜トランジスタ４及び電荷蓄積容量
５は、全てＸＹマトリクス状に設けられているため、ゲ
ート電極Ｇ１・Ｇ２・Ｇ３…Ｇｎに入力する信号を線順
次に走査することにより、二次元的にＸ線の画像情報を
得ることが可能となる。この結果、前述したように、画
像モニタ装置９７等にてその画像を見ることができる。
【００８７】なお、上記フラットパネル型イメージセン
サ１０は、使用する光導電膜６がＸ線等の放射線に対す
る光導電性だけでなく、可視光や赤外光に対しても光導
電性を示す場合は、可視光や赤外光のフラットパネル型
イメージセンサとしても作用する。例えば、上述したａ
−Ｓｅからなる光導電膜６は、可視光に対して良好な光
導電性を有し、高電界印加時のアバランシェ効果を利用
した高感度イメージセンサの開発等も進められている。
【００８８】ところで、図４（ａ）（ｂ）に示すよう
に、フラットパネル型イメージセンサ１０において、薄
膜トランジスタ４のオフ特性不良、ａ−Ｓｅからなる光
導電膜６のリーク不良、又はａ−Ｓｅからなる光導電膜
６の異常高感度不良等が発生した場合には、ゲート電極
２…の選択／非選択にかかわらずその画素では不要な電
荷がデータ電極３に漏れ続けることになり、その画素に
接続されているデータ電極３はライン欠陥（線欠陥）と
して認識される。通常、フラットパネル型イメージセン
サ１０によって撮像された画像データに基づき撮像画像
を表示した場合、ライン欠陥は画素欠陥（点欠陥）に比
べて目立ち易く、さらに、画像データ処理による欠陥補
正も困難である。
【００８９】そこで、本実施の形態では、レーザ照射に
よる切断を容易とするために、画素欠陥修正部位として
の接続電極１３を長めに形成している。また、この画素
欠陥修正部位は、接続電極１３における細い部分であ
る。すなわち、レーザのスポット照射により、接続電極
１３以外の部分、例えば画素電極１１や薄膜トランジス
タ４自体まで切断されないようにしている。
【００９０】これにより、図１に黒太線で示すように、
接続電極１３の途中のレーザ切断箇所１７をアクティブ
マトリクス基板１０ａの裏面側から、アクティブマトリ
クス基板１０ａのベースであるガラス基板１を通してＹ
ＡＧ(Yttrium Aluminium Garnet:Ｙ3 Ａｌ5 Ｏ12) レー
ザをスポット照射する方法によって、接続電極１３を容
易に切断修正できるようになっている。したがって、本
実施の形態で使用する「画素欠陥修正部位」とは、その
部位をレーザ等で切断することにより画素欠陥を修正す
ることが容易な部位を意味する。
【００９１】この結果、光導電膜６にて発生した電荷
や、光導電膜６の不良により発生した電荷が、薄膜トラ
ンジスタ４を介してデータ電極３に漏れることを防ぐこ
とができる。
【００９２】実験的にも、修正前にはライン欠陥（線欠
陥）として認識された不良が、修正画素単独の画素欠陥
（点欠陥）不良に修正され、目立ち難くなることが確認
された。また、画像データ処理による欠陥補正も容易に
なることが確認された。
【００９３】なお、上記アクティブマトリクス基板１０
ａは、画素電極１１が形成されている層と画素欠陥修正
部位である接続電極１３との間にアクリルやポリイミド
等の有機材料からなる層間絶縁膜１２を具備した構造に
なっており、画素電極１１と接続電極１３とは、層間絶
縁膜１２を貫通するコンタクトホール１６によって接続
されている。
【００９４】したがって、画素欠陥修正部位にレーザを
スポット照射することによって、画素欠陥修正部位を切
断したとしても、そのダメージがアクティブマトリクス
基板１０ａの表面つまり最上層に及ぶ影響を最小限に抑
制することが可能になる。また、アクティブマトリクス
基板１０ａ上に形成される膜への影響も最小限に抑える
ことができる。
【００９５】例えば、層間絶縁膜１２を有しないアクテ
ィブマトリクス基板上に光導電膜６を備えたフラットパ
ネル型イメージセンサの場合、画素欠陥修正部位にレー
ザをスポット照射すると、レーザのエネルギーにより画
素欠陥修正部位が切断されると共に、それに伴う物理的
影響がアクティブマトリクス基板上の光導電膜６に伝わ
り、光導電膜６の剥離や特性変化等を引き起こす。
【００９６】ところが、本実施の形態のアクティブマト
リクス基板１０ａのように、画素欠陥修正部位が形成さ
れている層の上に有機材料からなる層間絶縁膜１２が存
在すると、光導電膜６が受けるダメージは層間絶縁膜１
２により緩衝されるため有用である。
【００９７】なお、図５に示すように、接続電極１３の
画素欠陥修正部位をくびれ形状にしたくびれ部分１８を
形成することによって、レーザ照射による画素欠陥修正
部位が一目で判断できる。
【００９８】また、くびれ部分１８では電極が細ってい
るので、レーザ照射によって電極が切断され易く、修正
を容易かつ確実に行なうことができ有用である。
【００９９】一方、画素欠陥修正部位は、薄膜トランジ
スタ４と画素電極１１とを接続する接続電極１３の部分
に限らず、例えば、図６に示すように、薄膜トランジス
タ４とデータ電極３との接続部３ａであっても構わな
い。この場合、その接続部３ａもレーザ照射が他に影響
を及ぼさないように通常よりも長く形成されている。
【０１００】すなわち、画素電極１１からデータ電極３
への不要な電荷の漏れを防ぐためには、データ電極３と
画素電極１１との間の導電経路の一部を切断すれば良
い。なお、図６においても、レーザ切断個所である画素
欠陥修正部位をくびれ形状にすることは有用である。
【０１０１】このように、本実施の形態のアクティブマ
トリクス基板１０ａ及びフラットパネル型イメージセン
サ１０は、走査線であるゲート電極２…と信号線である
データ電極３…とが格子状に配列された電極配線と、各
格子点毎に設けられた薄膜トランジスタ４と、この薄膜
トランジスタ４を介してデータ電極３…に接続される画
素電極１１…と、画素電極１１に直列接続される電荷蓄
積容量５とを含んでいる。
【０１０２】したがって、アクティブマトリクス基板１
０ａが表示装置して用いられる場合には、該当する画素
電極１１に接続された薄膜トランジスタ４に対して、該
当する走査線であるゲート電極２を選択してゲート電圧
を印加することにより、信号線であるデータ電極３から
画素電極１１に情報信号が流れ、電荷蓄積容量５に電荷
が蓄積されて該画素を表示することができる。
【０１０３】一方、アクティブマトリクス基板１０ａが
フラットパネル型イメージセンサ１０として用いられる
場合には、該当する画素に対して外部から例えばＸ線等
が照射されると、光導電膜６を介して電荷蓄積容量５に
電荷が蓄積される。したがって、その画素の画素電極１
１に接続された薄膜トランジスタ４に対して、該当する
走査線であるゲート電極２を選択してゲート電圧を印加
することにより、電荷蓄積容量５に蓄積された電荷に基
づく情報信号が画素電極１１を介して信号線であるデー
タ電極３に流れ、外部に出力することができる。
【０１０４】ここで、本実施の形態では、データ電極３
と画素電極１１との間を接続している電極の一部に、レ
ーザ切断を容易にする画素欠陥修正部位である接続電極
１３を有している。なお、「画素欠陥修正部位」とは、
その部位をレーザで切断することにより画素欠陥を修正
することが可能な部位を意味する。
【０１０５】したがって、アクティブマトリクス基板１
０ａの裏面側から接続電極１３にレーザをスポット照射
することによって、接続電極１３の切断を容易に行うこ
とができる。
【０１０６】これにより、アクティブマトリクス基板１
０ａ上に光導電膜６を備えたフラットパネル型イメージ
センサ１０等において、画素欠陥に起因する不要な電荷
が薄膜トランジスタ４を介してデータ電極３に漏れるこ
とを防ぐことができる。
【０１０７】この結果、修正前にはライン欠陥（線欠
陥）として認識された不良が、修正画素単独の画素欠陥
（点欠陥）不良に修正され、欠陥を目立ち難くすること
ができる。また、画像データ処理による欠陥補正も容易
になる。
【０１０８】したがって、ライン欠陥の原因となり得る
画素欠陥からの不要な電荷の漏出を容易に抑制すること
ができるアクティブマトリクス基板１０ａ及びフラット
パネル型イメージセンサ１０を提供することができる。
【０１０９】また、本実施の形態のアクティブマトリク
ス基板１０ａ及びフラットパネル型イメージセンサ１０
では、接続電極１３又は接続部３ａの電極形状は、くび
れ形状となっているくびれ部分１８を有している。
【０１１０】したがって、レーザ照射による接続電極１
３又は接続部３ａが一目で判断できるとともに、くびれ
部分１８では電極が細っているため、レーザ照射によっ
て電極が切断され易く修正を確実に行なうことができ
る。
【０１１１】この結果、ライン欠陥の原因となり得る画
素欠陥からの不要な電荷の漏出を容易かつ確実に抑制す
ることができるアクティブマトリクス基板１０ａ及びフ
ラットパネル型イメージセンサ１０を提供することがで
きる。
【０１１２】また、本実施の形態のアクティブマトリク
ス基板１０ａ及びフラットパネル型イメージセンサ１０
では、画素電極１１が形成されている層と接続電極１３
が形成されている層との間には有機材料からなる層間絶
縁膜１２が設けられるとともに、画素電極１１は、層間
絶縁膜１２に設けられたコンタクトホール１６を介し
て、接続電極１３が形成されている層に接続されてい
る。
【０１１３】したがって、接続電極１３にレーザをスポ
ット照射することにより、接続電極１３を切断したとし
ても、そのダメージがアクティブマトリクス基板１０ａ
表面における最上層に及ぶ影響を最小限に抑制すること
が可能になり、アクティブマトリクス基板１０ａ上に形
成される膜への影響も最小限に抑えることができる。
【０１１４】例えば、アクティブマトリクス基板１０ａ
上に光導電膜６を備えたフラットパネル型イメージセン
サ１０の場合では、接続電極１３にレーザをスポット照
射すると、レーザのエネルギーによって接続電極１３が
切断されるとともに、それに伴う物理的影響がアクティ
ブマトリクス基板１０ａ上の光導電膜６に伝わり、光導
電膜６の剥離や特性変化等を引き起こす。
【０１１５】ところが、接続電極１３が形成されている
層の上に有機材料からなる層間絶縁膜１２が存在する
と、光導電膜６が受けるダメージは層間絶縁膜１２にて
緩衝される。
【０１１６】この結果、ライン欠陥の原因となり得る画
素欠陥からの不要な電荷の漏出を効率的に抑制すること
ができるアクティブマトリクス基板１０ａ及びフラット
パネル型イメージセンサ１０を提供することができる。
【０１１７】また、本実施の形態のアクティブマトリク
ス基板１０ａ及びフラットパネル型イメージセンサ１０
では、画素電極１１は、格子状に配列された電極配線と
薄膜トランジスタ４との上に形成された有機材料からな
る層間絶縁膜１２上に形成されている。
【０１１８】これによって、有機材料からなる層間絶縁
膜１２は、比誘電率が３程度と比較的小さいものを用い
ることができ、かつスピンコートやラミネートによって
μｍオーダーの厚みで形成することができる。このた
め、画素電極１１と格子状に配列された電極配線との間
に発生する寄生容量や、画素電極１１と薄膜トランジス
タ４との間に発生する寄生容量を低減することができ
る。
【０１１９】したがって、格子状の電極配線や、薄膜ト
ランジスタ４とオーバーラップする形状に画素電極１１
を配置することが可能になり、設計の自由度を広くする
ことができる。
【０１２０】この結果、ライン欠陥の原因となり得る画
素欠陥からの不要な電荷の漏出を容易かつ効率的に抑制
することができるアクティブマトリクス基板１０ａ及び
フラットパネル型イメージセンサ１０を提供することが
できる。
【０１２１】また、本実施の形態のフラットパネル型イ
メージセンサ１０では、アクティブマトリクス基板１０
ａ上に、光導電膜６が形成されている。
【０１２２】これにより、画素欠陥に起因する不要な電
荷が薄膜トランジスタ４を介してデータ電極３に漏れる
ことを防ぐことができる。
【０１２３】この結果、修正前には不要な電荷の漏出の
ためライン欠陥（線欠陥）として認識された不良が、修
正画素単独の画素欠陥（点欠陥）不良に修正され、欠陥
を目立ち難くすることができる。また、画像データ処理
による欠陥補正も容易になる。
【０１２４】したがって、ライン欠陥の原因となり得る
画素欠陥からの不要な電荷の漏出を容易かつ確実に抑制
することができるフラットパネル型イメージセンサ１０
を提供することができる。
【０１２５】また、本実施の形態のフラットパネル型イ
メージセンサ１０では、光導電膜６は、例えばａ−Ｓｅ
等のセレニウム（Ｓｅ）を主成分とする半導体層からな
っている。
【０１２６】すなわち、例えばａ−Ｓｅ等のセレニウム
（Ｓｅ）を主成分とする半導体層は、真空蒸着により低
温（常温）にて成膜が可能なことから、アクティブマト
リクス基板１０ａ上に直接成膜することが可能である。
【０１２７】したがって、ライン欠陥の原因となり得る
画素欠陥からの不要な電荷の漏出を容易かつ確実に抑制
することができるフラットパネル型イメージセンサ１０
を容易に提供することができる。
【０１２８】なお、例えばａ−Ｓｅ等のセレニウム（Ｓ
ｅ）を主成分とする半導体層は、６０〜８０℃以上の温
度にて結晶化が促進して特性が劣化することが知られて
おり、また、熱膨張係数もガラス基板に比べて大きい。
このため、フラットパネル型イメージセンサ１０におけ
るアクティブマトリクス基板１０ａのレーザ修正を行な
う際、そのダメージが例えばａ−Ｓｅ等のセレニウム
（Ｓｅ）を主成分とする半導体層に及び易い。
【０１２９】これに対しては、後述する実施の形態２で
説明するように、画素電極１１の略中央の領域に接続電
極１３を有しているアクティブマトリクス基板２０ａを
用いれば、レーザ修正を行なったとしても例えばａ−Ｓ
ｅ等のセレニウム（Ｓｅ）を主成分とする半導体層のダ
メージが隣接画素に及ぶ影響を最小限に抑制することが
可能となる。
【０１３０】また、本実施の形態のフラットパネル型イ
メージセンサ１０の画素欠陥修正方法では、フラットパ
ネル型イメージセンサ１０における画素の欠陥を修正す
るときには、データ電極３と画素電極１１との間を接続
している電極の一部に設けられたレーザ切断が容易な接
続電極１３を、レーザ照射により切断する。
【０１３１】これにより、画素欠陥に起因する不要な電
荷が薄膜トランジスタ４を介してデータ電極３に漏れる
ことを防ぐことができる。
【０１３２】この結果、修正前には不要な電荷の漏出の
ためライン欠陥（線欠陥）として認識された不良が、修
正画素単独の画素欠陥（点欠陥）不良に修正され、欠陥
を目立ち難くすることができる。また、画像データ処理
による欠陥補正も容易になる。
【０１３３】したがって、ライン欠陥の原因となり得る
画素欠陥からの不要な電荷の漏出を容易に抑制すること
ができるフラットパネル型イメージセンサ１０の画素欠
陥修正方法を提供することができる。
【０１３４】〔実施の形態２〕 本発明の他の実施の形態について図７ないし図１１に基
づいて説明すれば、以下の通りである。なお、説明の便
宜上、前記の実施の形態１の図面に示した部材と同一の
機能を有する部材については、同一の符号を付し、その
説明を省略する。
【０１３５】前記実施の形態１に示した画素欠陥修正方
法によって、ライン欠陥の原因となり得る画素欠陥から
の不要な電荷の漏出を抑制できることが確認されたが、
画素欠陥修正作業の条件次第では、新たに、下記の問題
点が発生することも判明した。
【０１３６】すなわち、前記フラットパネル型イメージ
センサ１０では、図３に示すように、アクティブマトリ
クス基板１０ａ上の表面に、直接、ａ−Ｓｅからなる光
導電膜６が成膜された構造になっているため、ガラス基
板１の裏面側から画素欠陥修正部位にＹＡＧレーザをス
ポット照射した際、ＹＡＧレーザのスポット径や強度が
大き過ぎると、そのダメージがａ−Ｓｅからなる光導電
膜６に及ぶことが判明した。
【０１３７】具体的には、そのレーザ照射スポットを中
心として光導電膜６の剥がれや光導電膜６におけるａ−
Ｓｅの特性変化が見られる。これは、光導電膜６とガラ
ス基板１とは熱膨張係数が大きく異なる点や、６０〜８
０℃以上の温度で結晶化が促進してａ−Ｓｅの特性が劣
化し易い点に原因が有るものと思われる。
【０１３８】ところで、仮に、ａ−Ｓｅからなる光導電
膜６にダメージが及んだとしても、このダメージが画素
欠陥修正対象である単一画素内に収まっていれば、本来
その画素は欠陥画素であるために何ら問題はない。
【０１３９】しかしながら、画素欠陥修正作業の条件次
第では、図７に示すように、このダメージの領域が周辺
の画素領域に及ぶ場合がある。本発明者らの経験に依れ
ば、同図に黒太線にて示すレーザ切断箇所１７にＹＡＧ
レーザ照射を行なうことによって、同図に斜線円にて示
すように、レーザ切断箇所１７を中心に直径１００μｍ
程度の、レーザ照射により光導電膜６がダメージが受け
易い領域であるダメージ領域１９が確認された。
【０１４０】フラットパネル型イメージセンサ１０にお
ける１画素のサイズが例えば１５０μｍ×１５０μｍの
場合、画素欠陥修正部位が画素のコーナーに位置してい
ると、同図に示すように、ダメージ領域１９が周辺の画
素領域に及ぶことは明らかであり、隣接画素まで不良に
なってしまう。
【０１４１】そこで、本実施の形態では、実施の形態１
で示したアクティブマトリクス基板１０ａのレイアウト
を変更することで、上記問題を解決している。
【０１４２】すなわち、本実施の形態のフラットパネル
型イメージセンサ２０に用いられるアクティブマトリク
ス基板２０ａでは、図８に示すように、格子状に配列さ
れたゲート電極２…及びデータ電極３…にて構成される
電極配線によって形成される矩形領域内に、電荷蓄積容
量２５を偏在配置させることによって、画素電極１１の
略中央の領域に画素欠陥修正部位となる接続電極１３を
配置したことが特徴となっている。
【０１４３】この接続電極１３は、薄膜トランジスタ４
から中央まで長く延びて形成されている。
【０１４４】また、電荷蓄積容量２５は、画素電極１１
の直下においてＣｓ電極１４がＬ字状に形成されている
ので、矩形の画素電極１１に対して偏在配置されたもの
となっている。なお、本実施の形態では、Ｃｓ電極１４
をＬ字状に形成しているが、必ずしもこれに限らず、他
の形状に形成することにより、電荷蓄積容量２５を偏在
配置させることが可能である。
【０１４５】そして、画素に欠陥が生じた場合には、図
９に黒太線で示すように、接続電極１３の途中のレーザ
切断箇所１７をアクティブマトリクス基板２０ａの裏面
側からアクティブマトリクス基板２０ａのベースである
ガラス基板１を通して、ＹＡＧレーザをスポット照射し
て接続電極１３の切断修正を行う。
【０１４６】これにより、ａ−Ｓｅからなる光導電膜６
にて発生した電荷や光導電膜６の不良により発生した電
荷が、薄膜トランジスタ４を介してデータ電極３に漏れ
ることを防ぐことができる。その結果、修正前にはライ
ン欠陥（線欠陥）として認識された不良が、修正画素単
独の画素欠陥（点欠陥）不良に修正され、目立ち難くな
ることが確認できた。また、画像データ処理による欠陥
補正も容易になることが確認された。
【０１４７】また、本実施の形態では、図９に示すよう
に、レーザ切断時に発生する光導電膜６の膜ハガレや特
性変化を起こすダメージ領域１９が、画素電極１１の略
中央に発生し、隣接画素には影響を及ぼさないことが確
認された。
【０１４８】したがって、本実施の形態においては、画
素欠陥修正部位にレーザをスポット照射することによ
り、画素欠陥修正部位である接続電極１３を切断したと
しても、そのダメージが隣接画素に及ぶ影響を最小限に
抑制することが可能になる。
【０１４９】この時、前記アクティブマトリクス基板１
０ａの基本構造を変更することなく、電荷蓄積容量５の
レイアウトを変更するだけで、画素電極１１の略中央の
領域に、画素欠陥修正部位である接続電極１３を配置さ
せることが可能である。
【０１５０】なお、同図に示すように、アクティブマト
リクス基板２０ａの接続電極１３や電荷蓄積容量２５の
レイアウトは、上記効果を得るための一例であり、画素
欠陥修正部位が画素電極１１の略中央に配置する構造で
あれば、限定されるものではない。
【０１５１】また、図１０に示すように、接続電極１３
の画素欠陥修正場所をくびれ形状にしたくびれ部分１８
とすることによって、レーザ照射による画素欠陥修正部
位が一目で判断できるとともに、くびれ部分１８では電
極が細っているため、レーザ照射によって電極が切断さ
れ易く修正を容易かつ確実に行なうことができ有用であ
る。
【０１５２】また、画素欠陥修正部位は、薄膜トランジ
スタ４と画素電極１１とを接続する接続電極１３に限ら
ず、本実施の形態においても、例えば、図１１に示すよ
うに、薄膜トランジスタ４とデータ電極３との接続部２
３ａであっても構わない。すなわち、画素電極１１から
データ電極３への不要な電荷の漏れを防ぐために、デー
タ電極３と画素電極１１との間の導電経路の一部である
長く形成された接続部２３ａを切断すれば良い。
【０１５３】なお、同図においては、レーザ切断箇所１
７を画素電極１１の略中央に配置するため、薄膜トラン
ジスタ４自体を画素電極１１の略中央に配置させたレイ
アウトを採用している。
【０１５４】一方、同図においても、画素欠陥修正部位
をくびれ形状にすることは有用である。
【０１５５】このように、本実施の形態のアクティブマ
トリクス基板２０ａ及びフラットパネル型イメージセン
サ２０では、画素電極１１の略中央の領域に、接続電極
１３を有している。
【０１５６】すなわち、接続電極１３にレーザをスポッ
ト照射すると、レーザのエネルギーによって接続電極１
３が切断されるが、そのときに、レーザのエネルギーが
隣接画素に及び、隣接画素までもが不良画素になってし
まうおそれがある。
【０１５７】しかし、本実施の形態のアクティブマトリ
クス基板２０ａ及びフラットパネル型イメージセンサ２
０では、画素電極１１の略中央の領域に、画素欠陥修正
部位としての接続電極１３又は接続部２３ａを有してい
る。
【０１５８】したがって、接続電極１３又は接続部２３
ａにレーザをスポット照射することによって、接続電極
１３又は接続部２３ａを切断したとしても、そのダメー
ジが隣接画素に及ぶ影響を最小限に抑制することが可能
になる。つまり、レーザのエネルギーがその画素内に納
まり、隣接画素に影響を及ぼさない。
【０１５９】例えば、アクティブマトリクス基板２０ａ
がフラットパネル型イメージセンサ２０に備えられてい
る場合には、アクティブマトリクス基板２０ａ上の光導
電膜６に対してレーザスポットの中心周辺に剥離や特性
不良を生じさせるダメージが広がる。したがって、この
光導電膜６のダメージの広がり範囲が隣接画素にまで影
響すると、その隣接画素までもが不良画素になってしま
うおそれがある。
【０１６０】しかし、本実施の形態の場合、画素電極１
１の略中央の領域に接続電極１３又は接続部２３ａを有
しているので、光導電膜６のダメージが隣接画素に及ぶ
影響を最小限に抑制することが可能となる。
【０１６１】この結果、ライン欠陥の原因となり得る画
素欠陥からの不要な電荷の漏出を容易かつ確実に抑制す
ることができるアクティブマトリクス基板２０ａ及びフ
ラットパネル型イメージセンサ２０を提供することがで
きる。
【０１６２】また、本実施の形態のアクティブマトリク
ス基板２０ａ及びフラットパネル型イメージセンサ２０
では、格子状に配列された電極配線によって形成される
矩形領域内に、電荷蓄積容量２５を偏在配置させること
により、画素電極１１の略中央の領域に、接続電極１３
又は接続部２３ａが配置されている。なお、電荷蓄積容
量２５を偏在配置させるとは、通常は、電荷蓄積容量５
は画素電極１１と略同形状の矩形のＣｓ電極１４が配置
されて成っているが、Ｃｓ電極１４を例えばＬ字形状に
形成することにより、電荷蓄積容量２５も該Ｌ字形状に
なる。したがって、結果的に、電荷蓄積容量２５が偏在
配置されていることになる。
【０１６３】そして、これにより、画素電極１１の略中
央の領域に、接続電極１３又は接続部２３ａを配置させ
ることが可能であり、これによって、隣接画素に影響を
及ぼすことなく、画素欠陥修正できる。
【０１６４】この結果、アクティブマトリクス基板１０
ａの基本構造を変更することなく、電荷蓄積容量２５の
レイアウトを変更するだけで、画素電極１１の略中央の
領域に、接続電極１３又は接続部２３ａを配置させるこ
とが可能となる。
【０１６５】したがって、ライン欠陥の原因となり得る
画素欠陥からの不要な電荷の漏出を容易かつ確実に抑制
することができるアクティブマトリクス基板２０ａ及び
フラットパネル型イメージセンサ２０を容易に提供する
ことができる。
【０１６６】ところで、画素欠陥修正部位にレーザをス
ポット照射すると、レーザのエネルギーにて接続電極１
３におけるレーザ切断箇所１７が切断されるが、そのと
きに、フラットパネル型イメージセンサ１０におけるア
クティブマトリクス基板１０ａ上に設けられた光導電膜
６に対して、レーザスポットの中心周辺に剥離や特性不
良等のダメージが広がる。この光導電膜６のダメージの
広がり範囲が隣接画素にまで影響すると、この隣接画素
までもが不良画素になってしまうおそれがある。
【０１６７】しかし、本実施の形態のフラットパネル型
イメージセンサ２０の画素欠陥修正方法によれば、フラ
ットパネル型イメージセンサ２０の画素欠陥を修正する
ときには、画素電極１１の略中央の領域に設けられた接
続電極１３を、レーザ照射により切断する。
【０１６８】これにより、接続電極１３にレーザをスポ
ット照射することによって接続電極１３を切断したとし
ても、そのダメージが隣接画素に及ぶ影響を最小限に抑
制することが可能になる。
【０１６９】この結果、ライン欠陥の原因となり得る画
素欠陥からの不要な電荷の漏出を容易かつ効率的に抑制
することができるフラットパネル型イメージセンサ２０
の画素欠陥修正方法を提供することができる。
【０１７０】〔実施の形態３〕 本発明のさらに他の実施の形態について図１２ないし図
１５に基づいて説明すれば、以下の通りである。なお、
説明の便宜上、前記の実施の形態１及び実施の形態２の
図面に示した部材と同一の機能を有する部材について
は、同一の符号を付し、その説明を省略する。
【０１７１】本実施の形態のフラットパネル型イメージ
センサ３０におけるアクティブマトリクス基板３０ａで
は、図１２に示すように、格子状に配列されたゲート電
極２…及びデータ電極３…から構成される電極配線によ
って形成される矩形領域の重心と画素電極３１が形成す
る矩形領域の重心とを相対的にずらして配置しているこ
とが特徴となっている。
【０１７２】具体的には、前記実施の形態１の図４
（ａ）（ｂ）に示すアクティブマトリクス基板１０ａを
基にし、画素電極１１の配置をずらすことによって、画
素電極３１の略中央の領域に画素欠陥修正部位である接
続電極１３を配置させている。
【０１７３】このフラットパネル型イメージセンサ３０
におけるアクティブマトリクス基板３０ａに画素欠陥が
生じたときには、図１３に黒太線で示すように、接続電
極１３の途中におけるレーザ切断箇所１７をアクティブ
マトリクス基板３０ａの裏面側からアクティブマトリク
ス基板３０ａのベースであるガラス基板１を通して、Ｙ
ＡＧレーザをスポット照射して接続電極１３の切断修正
を行う。
【０１７４】これにより、ａ−Ｓｅにてなる光導電膜６
で発生した電荷や、光導電膜６の不良により発生した電
荷が、薄膜トランジスタ４を介してデータ電極３に漏れ
ることを防ぐことができる。その結果、修正前にはライ
ン欠陥（線欠陥）として認識された不良が、修正画素単
独の画素欠陥（点欠陥）不良に修正され、目立ち難くな
ることが確認された。さらに、画像データ処理による欠
陥補正も容易になることが確認された。
【０１７５】また、本実施の形態では、同図に示すよう
に、レーザ切断時に発生する光導電膜６の膜ハガレや特
性変化を起こすダメージ領域１９が、画素電極３１の略
中央に発生し、隣接画素には影響を及ぼさないことが確
認された。
【０１７６】したがって、本実施の形態においては、画
素欠陥修正部位にレーザをスポット照射することによ
り、画素欠陥修正部位を切断したとしても、そのダメー
ジが隣接画素に及ぶ影響を最小限に抑制することが可能
になる。
【０１７７】この時、アクティブマトリクス基板１０ａ
の基本構造を変更することなく、画素電極１１のレイア
ウトを変更するだけで、画素電極３１の略中央の領域
に、画素欠陥修正部位である接続電極１３を配置させる
ことが可能である。
【０１７８】なお、同図に示したアクティブマトリクス
基板３０ａの各部材のレイアウトは、上記効果を得るた
めの一例であり、画素欠陥修正部位が画素電極３１の略
中央に配置する構造であれば、限定されるものではな
い。
【０１７９】また、アクティブマトリクス基板３０ａで
は、画素電極３１は、格子状に配列された電極配線や薄
膜トランジスタ４の上側に形成された有機材料からなる
層間絶縁膜１２上に形成されている。ここで、有機材料
からなるアクリルやポリイミド等からなる層間絶縁膜１
２は、比誘電率が３程度と比較的小さいものを用いるこ
とができる。
【０１８０】さらに、スピンコートやラミネートによっ
てμｍオーダーの厚みにて層間絶縁膜１２を形成するこ
とができるため、画素電極３１と格子状に配列された電
極配線との間に発生する寄生容量や、画素電極３１と薄
膜トランジスタ４との間に発生する寄生容量を低減する
ことができる。
【０１８１】したがって、格子状の電極配線や薄膜トラ
ンジスタ４とオーバーラップする形状に画素電極３１を
配置することが可能になり、設計の自由度を広くするこ
とができる。
【０１８２】なお、上記の効果は、本実施の形態に限る
ものではなく、前記実施の形態１及び実施の形態２の場
合においても、画素電極１１のフィルファクター（充填
率）を向上させる目的で画素電極１１の一部を格子状の
電極配線に重畳させる設計レイアウトを採用する場合に
も有用である。
【０１８３】一方、本実施の形態においても、図１４に
示すように、接続電極１３の画素欠陥修正場所をくびれ
形状にしたくびれ部分１８を設けることによって、レー
ザ照射による画素欠陥修正部位が一目で判断できるとと
もに、くびれ部分１８では電極が細っているため、レー
ザ照射によって電極が切断され易く、修正を容易かつ確
実に行なうことができ有用である。
【０１８４】また、画素欠陥修正部位は、薄膜トランジ
スタ４と画素電極３１とを接続する接続電極１３の部分
に限らず、例えば、図１５に示すように、薄膜トランジ
スタ４とデータ電極３との接続部３ａであっても構わな
い。すなわち、画素電極３１からデータ電極３への不要
な電荷の漏れを防ぐために、データ電極３と画素電極３
１との間の導電経路の一部を切断すれば良い。なお、同
図においても、画素欠陥修正部位のレーザ切断箇所１７
をくびれ形状にすることは有用である。
【０１８５】このように本実施の形態のアクティブマト
リクス基板３０ａ及びフラットパネル型イメージセンサ
３０では、格子状に配列された電極配線によって形成さ
れる矩形領域の重心と画素電極３１により形成される矩
形領域の重心とを相対的にずらすことにより、画素電極
３１の略中央の領域に、画素欠陥修正部位が配置されて
いる。
【０１８６】すなわち、このように、画素電極により形
成される矩形領域を相対的にずらすことにより、画素電
極の略中央の領域に、画素欠陥修正部位としての接続電
極１３又は接続部３ａを配置させることが可能であり、
これによって、隣接画素に影響を及ぼすことなく、画素
欠陥修正できる。
【０１８７】したがって、アクティブマトリクス基板１
０ａ及びフラットパネル型イメージセンサ１０の基本構
造を変更することなく、電荷蓄積容量５のレイアウトを
変更するだけで、画素電極３１の略中央の領域に、接続
電極１３又は接続部３ａを配置させることが可能とな
る。
【０１８８】この結果、ライン欠陥の原因となり得る画
素欠陥からの不要な電荷の漏出を容易かつ確実に抑制す
ることができるアクティブマトリクス基板３０ａ及びフ
ラットパネル型イメージセンサ３０を容易に提供するこ
とができる。
【０１８９】〔実施の形態４〕 本発明の他の実施の形態について図１６に基づいて説明
すれば、以下の通りである。なお、説明の便宜上、前記
の実施の形態１ないし実施の形態３の図面に示した部材
と同一の機能を有する部材については、同一の符号を付
し、その説明を省略する。
【０１９０】本実施の形態のフラットパネル型イメージ
センサ４０におけるアクティブマトリクス基板４０ａ
は、図１６に示すように、前記実施の形態３におけるア
クティブマトリクス基板３０ａと比較すると、基板各部
材のレイアウトは同じであるが、画素電極３１に開口部
４１が形成されてる点が異なる。
【０１９１】すなわち、同図に示すように、本実施の形
態のアクティブマトリクス基板４０ａは、格子状に配列
されたゲート電極２…及びデータ電極３…から構成され
る電極配線と画素電極３１が重畳する領域の一部におい
て、画素電極３１に開口部４１が形成されていることが
特徴となっている。
【０１９２】したがって、格子状に配列された電極配線
と画素電極３１とが重畳することにより発生する寄生容
量をさらに低減することができる。
【０１９３】特に、上記のアクティブマトリクス基板４
０ａをフラットパネル型イメージセンサ４０に用いる場
合、データ電極３の寄生容量が大きいと、データ電極３
に発生するノイズが増大し、撮像信号のＳ／Ｎを低下さ
せる要因になるので、寄生容量を低減する本構造は極め
て有効である。
【０１９４】このように、本実施の形態のアクティブマ
トリクス基板３０ａ及びフラットパネル型イメージセン
サ４０では、格子状に配列された電極配線であるゲート
電極２…及びデータ電極３と画素電極３１とが重畳する
領域には、画素電極３１に開口部４１が形成されてい
る。
【０１９５】したがって、格子状に配列された電極配線
と画素電極３１とが重畳することにより発生する寄生容
量を低減することができる。
【０１９６】特に、アクティブマトリクス基板４０ａを
フラットパネル型イメージセンサ４０に用いる場合に
は、データ電極３…の寄生容量が大きいと、データ電極
３…に発生するノイズが増大し、撮像信号のＳ／Ｎを低
下させる要因になる。このため、寄生容量を低減する本
構造は、フラットパネル型イメージセンサ４０に対して
極めて有効である。
【０１９７】
【発明の効果】本発明のアクティブマトリクス基板は、
以上のように、データ電極と画素電極との間を接続して
いる電極の一部に、レーザ切断を容易にする画素欠陥修
正部位を有しているとともに、上記格子状に配列された
電極配線によって形成される矩形領域内に、電荷蓄積容
量を偏在配置させることにより、画素電極の中央の領域
に、画素欠陥修正部位が配置されているものである。
【０１９８】それゆえ、アクティブマトリクス基板の裏
面側から上記画素欠陥修正部位にレーザをスポット照射
することによって、画素欠陥修正部位の切断を容易に行
うことができる。
【０１９９】これにより、アクティブマトリクス基板上
に光導電体層を備えた二次元画像検出器等において、画
素欠陥に起因する不要な電荷がスイッチング素子を介し
てデータ電極に漏れることを防ぐことができる。
【０２００】この結果、修正前にはライン欠陥（線欠
陥）として認識された不良が、修正画素単独の画素欠陥
（点欠陥）不良に修正され、欠陥を目立ち難くすること
ができる。また、画像データ処理による欠陥補正も容易
になる。
【０２０１】したがって、ライン欠陥の原因となり得る
画素欠陥からの不要な電荷の漏出を容易に抑制すること
ができるアクティブマトリクス基板を提供することがで
きるという効果を奏する。
【０２０２】また、画素電極の中央の領域に、画素欠陥
修正部位を有しているので、画素欠陥修正部位にレーザ
をスポット照射することによって、画素欠陥修正部位を
切断したとしても、そのダメージが隣接画素に及ぶ影響
を最小限に抑制することが可能になる。つまり、レーザ
のエネルギーがその画素内に納まり、隣接画素に影響を
及ぼさない。
【０２０３】さらに、格子状に配列された電極配線によ
って形成される矩形領域内に、電荷蓄積容量を偏在配置
させることにより、画素電極の中央の領域に、画素欠陥
修正部位が配置されている。
【０２０４】それゆえ、画素電極の中央の領域に、画素
欠陥修正部位を配置させることが可能であり、これによ
って、隣接画素に影響を及ぼすことなく、画素欠陥修正
できる。
【０２０５】この結果、アクティブマトリクス基板の基
本構造を変更することなく、電荷蓄積容量のレイアウト
を変更するだけで、画素電極の中央の領域に、画素欠陥
修正部位を配置させることが可能となる。
【０２０６】また、本発明のアクティブマトリクス基板
は、以上のように、データ電極と画 素電極との間を接続
している電極の一部に、レーザ切断を容易にする画素欠
陥修正部位を有しているとともに、格子状に配列された
電極配線によって形成される矩形領域の重心と画素電極
により形成される矩形領域の重心とを相対的にずらすこ
とにより、画素電極の中央の領域に、画素欠陥修正部位
が配置されているものである。
【０２０７】それゆえ、画素電極により形成される矩形
領域を相対的にずらすことにより、画素電極の中央の領
域に、画素欠陥修正部位を配置させることが可能であ
り、これによって、隣接画素に影響を及ぼすことなく、
画素欠陥修正できる。
【０２０８】したがって、アクティブマトリクス基板の
基本構造を変更することなく、電荷蓄積容量のレイアウ
トを変更するだけで、前記画素電極の中央の領域に、前
記画素欠陥修正部位を配置させることが可能となる。
【０２０９】この結果、ライン欠陥の原因となり得る画
素欠陥からの不要な電荷の漏出を容易かつ確実に抑制す
ることができるアクティブマトリクス基板を容易に提供
することができるという効果を奏する。
【０２１０】また、本発明のアクティブマトリクス基板
は、以上のように、上記アクティブマトリクス基板にお
いて、格子状に配列された電極配線と画素電極とが重畳
する領域には、画素電極に開口部が形成されているもの
である。
【０２１１】それゆえ、格子状に配列された電極配線と
画素電極が重畳することにより発生する寄生容量を低減
することができる。
【０２１２】特に、アクティブマトリクス基板を二次元
画像検出器に用いる場合には、データ電極の寄生容量が
大きいと、データ電極に発生するノイズが増大し、撮像
信号のＳ／Ｎを低下させる要因になる。このため、寄生
容量を低減する本構造は、二次元画像検出器に対して極
めて有効であるという効果を奏する。
【０２１３】また、本発明のアクティブマトリクス基板
は、以上のように、上記アクティブマトリクス基板にお
いて、画素欠陥修正部位の電極形状は、くびれ形状であ
る。
【０２１４】それゆえ、レーザ照射による画素欠陥修正
部位が一目で判断できるとともに、くびれ部分では電極
が細っているため、レーザ照射によって電極が切断され
易く修正を確実に行なうことができる。
【０２１５】この結果、ライン欠陥の原因となり得る画
素欠陥からの不要な電荷の漏出を容易かつ確実に抑制す
ることができるアクティブマトリクス基板を提供するこ
とができるという効果を奏する。
【０２１６】また、本発明のアクティブマトリクス基板
は、以上のように、上記アクティブマトリクス基板にお
いて、画素電極が形成されている層と画素欠陥修正部位
が形成されている層との間には有機材料からなる層間絶
縁膜が設けられるとともに、上記画素電極は、上記層間
絶縁膜に設けられたコンタクトホールを介して、画素欠
陥修正部位が形成されている層に接続されているもので
ある。
【０２１７】それゆえ、画素欠陥修正部位にレーザをス
ポット照射することにより、画素欠陥修正部位を切断し
たとしても、画素欠陥修正部位が形成されている層の上
に有機材料からなる層間絶縁膜が存在すると、光導電体
層が受けるダメージは層間絶縁膜にて緩衝される。
【０２１８】このため、そのダメージがアクティブマト
リクス基板表面における最上層に及ぶ影響を最小限に抑
制することが可能になり、アクティブマトリクス基板上
に形成される膜への影響も最小限に抑えることができ
る。
【０２１９】この結果、ライン欠陥の原因となり得る画
素欠陥からの不要な電荷の漏出を効率的に抑制すること
ができるアクティブマトリクス基板を提供することがで
きるという効果を奏する。
【０２２０】また、本発明のアクティブマトリクス基板
は、以上のように、上記アクティブマトリクス基板にお
いて、画素電極は、格子状に配列された電極配線とスイ
ッチング素子との上に形成された有機材料からなる層間
絶縁膜上に形成されているものである。
【０２２１】それゆえ、画素電極と格子状に配列された
電極配線との間に発生する寄生容量や、画素電極とスイ
ッチング素子との間に発生する寄生容量を低減すること
ができる。
【０２２２】したがって、格子状の電極配線や、スイッ
チング素子とオーバーラップする形状に画素電極を配置
することが可能になり、設計の自由度を広くすることが
できる。
【０２２３】この結果、ライン欠陥の原因となり得る画
素欠陥からの不要な電荷の漏出を容易かつ効率的に抑制
することができるアクティブマトリクス基板を提供する
ことができるという効果を奏する。
【０２２４】また、本発明の二次元画像検出器は、以上
のように、前記のアクティブマトリクス基板上に、光導
電体層が形成されているものである。
【０２２５】それゆえ、画素欠陥に起因する不要な電荷
がスイッチング素子を介してデータ電極に漏れることを
防ぐことができる。
【０２２６】この結果、修正前には不要な電荷の漏出の
ためライン欠陥（線欠陥）として認識された不良が、修
正画素単独の画素欠陥（点欠陥）不良に修正され、欠陥
を目立ち難くすることができる。また、画像データ処理
による欠陥補正も容易になる。
【０２２７】したがって、ライン欠陥の原因となり得る
画素欠陥からの不要な電荷の漏出を容易かつ確実に抑制
することができる二次元画像検出器を提供することがで
きるという効果を奏する。
【０２２８】また、本発明の二次元画像検出器は、以上
のように、上記二次元画像検出器において、光導電体層
が例えばａ−Ｓｅ（アモルファスセレニウム）等のセレ
ニウム（Ｓｅ）を主成分とする半導体層であるものであ
る。
【０２２９】それゆえ、セレニウム（Ｓｅ）を主成分と
する半導体層は、真空蒸着により低温（常温）にて成膜
が可能なことから、前記のアクティブマトリクス基板上
に直接成膜することが可能である。
【０２３０】したがって、ライン欠陥の原因となり得る
画素欠陥からの不要な電荷の漏出を容易かつ確実に抑制
することができる二次元画像検出器を容易に提供するこ
とができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明におけるアクティブマトリクス基板及び
フラットパネル型イメージセンサの実施の一形態を示す
ものであり、画素欠陥修正部位のレーザ切断箇所を示す
平面図である。
【図２】上記フラットパネル型イメージセンサの適用状
態を示す説明図である。
【図３】上記フラットパネル型イメージセンサの構成を
示す斜視図である。
【図４】上記アクティブマトリクス基板の１画素当たり
の構成を示すものであり、（ａ）は平面図、（ｂ）は
（ａ）のＡ−Ａ線断面図である。
【図５】画素欠陥修正部位にくびれ部分を有するアクテ
ィブマトリクス基板を示す平面図である。
【図６】データ電極と薄膜トランジスタとの間の接続部
に画素欠陥修正部位を設けたアクティブマトリクス基板
を示す平面図である。
【図７】図４に示すアクティブマトリクス基板の画素欠
陥修正部位をレーザ切断したときの、光導電膜へのダメ
ージ領域を示す平面図である。
【図８】本発明におけるアクティブマトリクス基板及び
フラットパネル型イメージセンサの他の実施の形態を示
すものであり、格子状に配列された電極配線によって形
成される矩形領域内に、電荷蓄積容量を偏在配置させる
ことにより、画素電極の略中央の領域に画素欠陥修正部
位が配置された状態を示す平面図である。
【図９】上記アクティブマトリクス基板の画素欠陥修正
部位をレーザ切断したときの、光導電膜へのダメージ領
域を示す平面図である。
【図１０】上記アクティブマトリクス基板及びフラット
パネル型イメージセンサにおいて、接続電極にくびれ部
分を設けた構造を示す平面図である。
【図１１】上記アクティブマトリクス基板及びフラット
パネル型イメージセンサにおいて、データ電極と薄膜ト
ランジスタとの間の接続部に画素欠陥修正部位を設けた
状態を示す平面図である。
【図１２】本発明におけるアクティブマトリクス基板及
びフラットパネル型イメージセンサのさらに他の実施の
形態を示すものであり、格子状に配列された電極配線に
よって形成される矩形領域の重心と画素電極により形成
される矩形領域の重心とを相対的にずらすことにより、
画素電極の略中央の領域に、画素欠陥修正部位が配置さ
れた状態を示す平面図である。
【図１３】上記アクティブマトリクス基板の画素欠陥修
正部位をレーザ切断したときの、光導電膜へのダメージ
領域を示す平面図である。
【図１４】上記アクティブマトリクス基板及びフラット
パネル型イメージセンサにおいて、接続電極にくびれ部
分を設けた構造を示す平面図である。
【図１５】上記アクティブマトリクス基板及びフラット
パネル型イメージセンサにおいて、データ電極と薄膜ト
ランジスタとの間の接続部に画素欠陥修正部位を設けた
状態を示す平面図である。
【図１６】本発明におけるアクティブマトリクス基板及
びフラットパネル型イメージセンサのさらに他の実施の
形態を示すものであり、図１２に示すアクティブマトリ
クス基板における画素電極に、格子状に配列された電極
配線と重畳する領域に開口部を形成した状態を示す平面
図である。
【図１７】従来のアクティブマトリクス基板及びフラッ
トパネル型イメージセンサの構造を一部破断して示す斜
視図である。
【図１８】上記アクティブマトリクス基板及びフラット
パネル型イメージセンサの構造を示す断面図である。
【符号の説明】
１ ガラス基板 ２ ゲート電極（電極配線） ３ データ電極（電極配線、ソース電極） ３ａ 接続部（画素欠陥修正部位） ４ 薄膜トランジスタ（スイッチング素子） ５ 電荷蓄積容量 ６ 光導電膜（光導電体層） １０ フラットパネル型イメージセンサ １０ａ アクティブマトリクス基板 １１ 画素電極 １２ 層間絶縁膜 １３ 接続電極（画素欠陥修正部位） １６ コンタクトホール １７ レーザ切断箇所 １８ くびれ部分 １９ ダメージ領域 ２０ フラットパネル型イメージセンサ ２０ａ アクティブマトリクス基板 ２３ａ 接続部（画素欠陥修正部位） ２５ 電荷蓄積容量 ３０ フラットパネル型イメージセンサ ３０ａ アクティブマトリクス基板 ３１ 画素電極 ４０ フラットパネル型イメージセンサ ４０ａ アクティブマトリクス基板 ４１ 開口部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−120474（ＪＰ，Ａ) 特開 平11−274524（ＪＰ，Ａ) 特開 平11−68078（ＪＰ，Ａ) 特開 平７−104311（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/14 - 27/148 G02F 1/1368

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】ゲート電極とデータ電極とが格子状に配列
    された電極配線と、各格子点毎に設けられたスイッチン
    グ素子と、上記スイッチング素子を介して上記データ電
    極に接続される画素電極と、上記画素電極に直列接続さ
    れる電荷蓄積容量とを含むアクティブマトリクス基板に
    おいて、 上記データ電極と画素電極との間を接続している電極の
    一部に、レーザ切断を容易にする画素欠陥修正部位を有
    しているとともに、 上記格子状に配列された電極配線によって形成される矩
    形領域内に、電荷蓄積容量を偏在配置させることによ
    り、画素電極の中央の領域に、画素欠陥修正部位が配置
    されていることを特徴とする アクティブマトリクス基
    板。
  2. 【請求項２】ゲート電極とデータ電極とが格子状に配列
    された電極配線と、各格子点毎に設けられたスイッチン
    グ素子と、上記スイッチング素子を介して上記データ電
    極に接続される画素電極と、上記画素電極に直列接続さ
    れる電荷蓄積容量とを含むアクティブマトリクス基板に
    おいて、 上記データ電極と画素電極との間を接続している電極の
    一部に、レーザ切断を容易にする画素欠陥修正部位を有
    しているとともに、 格子状に配列された電極配線によって形成される矩形領
    域の重心と画素電極により形成される矩形領域の重心と
    を相対的にずらすことにより、画素電極の中央の領域
    に、画素欠陥修正部位が配置されていることを特徴とす
    る アクティブマトリクス基板。
  3. 【請求項３】格子状に配列された電極配線と画素電極と
    が重畳する領域には、画素電極に開口部が形成されてい
    ることを特徴とする請求項２に記載のアクティブマトリ
    クス基板。
  4. 【請求項４】画素欠陥修正部位の電極形状は、くびれ形
    状であることを特徴とする請求項１〜３のいずれか１項
    に記載のアクティブマトリクス基板。
  5. 【請求項５】画素電極が形成されている層と画素欠陥修
    正部位が形成されている層との間には有機材料からなる
    層間絶縁膜が設けられるとともに、 上記画素電極は、上記層間絶縁膜に設けられたコンタク
    トホールを介して、画素欠陥修正部位が形成されている
    層に接続されていることを特徴とする請求項１〜４のい
    ずれか１項に記載の アクティブマトリクス基板。
  6. 【請求項６】画素電極は、格子状に配列された電極配線
    とスイッチング素子との上に形成された有機材料からな
    る層間絶縁膜上に形成されていることを特徴とする請求
    項１〜５のいずれか１項に記載のアクティブマトリクス
    基板。
  7. 【請求項７】請求項１〜６のいずれか１項に記載のアク
    ティブマトリクス基板上に、光導電体層が形成されてい
    ることを特徴とする二次元画像検出器。
  8. 【請求項８】光導電体層がセレニウム（Ｓｅ）を主成分
    とする半導体層であることを特徴とする請求項７記載の
    二次元画像検出器。
JP31285899A 1999-11-02 1999-11-02 アクティブマトリクス基板及びそれを備えた二次元画像検出器 Expired - Fee Related JP3469143B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP31285899A JP3469143B2 (ja) 1999-11-02 1999-11-02 アクティブマトリクス基板及びそれを備えた二次元画像検出器
US09/692,476 US6437341B1 (en) 1999-11-02 2000-10-20 Active-matrix substrate, two-dimensional image detector having the same, and pixel defect correcting method of two-dimensional image detector
TW089122107A TW591312B (en) 1999-11-02 2000-10-20 Active-matrix substrate, two-dimensional image detector having the same, and pixel defect correcting method of two-dimensional image detector
KR10-2000-0064718A KR100377903B1 (ko) 1999-11-02 2000-11-01 액티브매트릭스 기판, 이를 구비한 2차원 화상검출기 및2차원 화상검출기의 화소결함의 수정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31285899A JP3469143B2 (ja) 1999-11-02 1999-11-02 アクティブマトリクス基板及びそれを備えた二次元画像検出器

Publications (2)

Publication Number Publication Date
JP2001135809A JP2001135809A (ja) 2001-05-18
JP3469143B2 true JP3469143B2 (ja) 2003-11-25

Family

ID=18034295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31285899A Expired - Fee Related JP3469143B2 (ja) 1999-11-02 1999-11-02 アクティブマトリクス基板及びそれを備えた二次元画像検出器

Country Status (4)

Country Link
US (1) US6437341B1 (ja)
JP (1) JP3469143B2 (ja)
KR (1) KR100377903B1 (ja)
TW (1) TW591312B (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6448579B1 (en) * 2000-12-06 2002-09-10 L.G.Philips Lcd Co., Ltd. Thin film transistor array substrate for liquid crystal display and a method for fabricating the same
TW466673B (en) * 2000-12-11 2001-12-01 Unipac Optoelectronics Corp Cst on common structure
TW474459U (en) * 2001-01-19 2002-01-21 Sunplus Technology Co Ltd Active pixel sensor with reset transistor separated from voltage source of the other circuit
KR100797374B1 (ko) * 2001-06-05 2008-01-22 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
KR100732877B1 (ko) * 2001-08-21 2007-06-27 엘지.필립스 엘시디 주식회사 엑스레이 영상 감지소자 및 그의 제조 방법
TW540128B (en) * 2002-07-12 2003-07-01 Hannstar Display Corp Manufacturing method of X-ray detector array
JP4938961B2 (ja) * 2002-11-13 2012-05-23 キヤノン株式会社 撮像装置、放射線撮像装置及び放射線撮像システム
JP4376522B2 (ja) * 2003-01-24 2009-12-02 シャープ株式会社 電磁波検出器
JP4424925B2 (ja) * 2003-06-05 2010-03-03 株式会社 日立ディスプレイズ 表示装置
JP2005012049A (ja) * 2003-06-20 2005-01-13 Shimadzu Corp 放射線検出器およびそれを備えた放射線撮像装置
JP4011002B2 (ja) * 2003-09-11 2007-11-21 シャープ株式会社 アクティブ基板、表示装置およびその製造方法
DE602005019702D1 (de) * 2004-03-04 2010-04-15 Hitachi Chemical Co Ltd Prepreg, metallumhülltes laminat und leiterplatte unter verwendung davon
US7554260B2 (en) * 2004-07-09 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device provided with a conductive film connection between a wiring component and a metal electrode film
CN1822385B (zh) 2005-01-31 2013-02-06 株式会社半导体能源研究所 显示装置及含有其的电子设备
WO2007038974A1 (en) * 2005-10-05 2007-04-12 Organisation Europeenne Pour La Recherche Nucleaire Method for determining a particle and sensor device therefor
JP2007139948A (ja) * 2005-11-16 2007-06-07 Epson Imaging Devices Corp 電気光学装置及び電子機器
US7583354B2 (en) * 2005-12-26 2009-09-01 Sharp Kabushiki Kaisha Active matrix substrate, display device, television receiver, and method for repairing defects of active matrix substrate
JP4498283B2 (ja) * 2006-01-30 2010-07-07 キヤノン株式会社 撮像装置、放射線撮像装置及びこれらの製造方法
JP5280671B2 (ja) * 2006-12-20 2013-09-04 富士フイルム株式会社 画像検出器および放射線検出システム
TWI312421B (en) * 2007-01-03 2009-07-21 Au Optronics Corporatio A display panel and a short detection apparatus thereof
KR101692007B1 (ko) * 2010-09-15 2017-01-04 엘지디스플레이 주식회사 유기전계 발광소자의 제조방법
JP6053379B2 (ja) * 2012-08-06 2016-12-27 キヤノン株式会社 検出装置の製造方法、検出装置及び検出システム
US8618865B1 (en) 2012-11-02 2013-12-31 Palo Alto Research Center Incorporated Capacitive imaging device with active pixels
US9215392B2 (en) 2014-04-21 2015-12-15 Palo Alto Research Center Incorporated Impedance readout circuit and method having filter for determining an AC current component inversely proportional to the output impedance of a pixel
US10101373B2 (en) 2014-04-21 2018-10-16 Palo Alto Research Center Incorporated Capacitive imaging device with active pixels and method
KR20160048535A (ko) * 2014-10-24 2016-05-04 삼성전자주식회사 엑스선 디텍터와 그 제조방법과 엑스선 디텍터를 포함하는 시스템과 그 동작방법
US10355040B2 (en) 2016-02-29 2019-07-16 Sharp Kabushiki Kaisha Photoelectric conversion device
JP6164334B2 (ja) * 2016-04-21 2017-07-19 三菱電機株式会社 光電変換装置とその製造方法ならびに当該光電変換装置を用いた撮像装置の製造方法
CN112384827A (zh) * 2018-07-12 2021-02-19 深圳帧观德芯科技有限公司 制造辐射探测器的方法
CN114784026A (zh) * 2021-01-22 2022-07-22 京东方科技集团股份有限公司 X射线探测基板及x射线探测器
SK9442Y1 (sk) * 2021-03-31 2022-02-09 Elektrotechnický ústav SAV, v. v. i. Veľkoplošný detektor jadrových častíc a žiarenia s podložkou, spôsob jeho výroby a zapojenie obsahujúce veľkoplošný detektor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4413882A (en) * 1980-07-03 1983-11-08 Corning Glass Works Low viscosity core glass optical fiber
US4471371A (en) * 1981-01-06 1984-09-11 Fuji Xerox Co., Ltd. Thin film image pickup element
FR2623019B1 (fr) * 1987-11-10 1990-05-11 Thomson Csf Dispositif de prise d'image radiologique
US5206749A (en) * 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
GB9115259D0 (en) 1991-07-15 1991-08-28 Philips Electronic Associated An image detector
JPH082995B2 (ja) 1991-10-24 1996-01-17 富士通株式会社 マイクロカプセル型導電性フィラーの作製方法
CA2095366C (en) 1992-05-21 1999-09-14 Timothy C. Collins Hybridized semiconductor pixel detector arrays for use in digital radiography
US5319206A (en) 1992-12-16 1994-06-07 E. I. Du Pont De Nemours And Company Method and apparatus for acquiring an X-ray image using a solid state device
GB9301405D0 (en) 1993-01-25 1993-03-17 Philips Electronics Uk Ltd An image sensor
US5610405A (en) * 1993-03-24 1997-03-11 Semiconductor Energy Laboratory, Co., Ltd. Electronic device for measuring light properties
US6035013A (en) 1994-06-01 2000-03-07 Simage O.Y. Radiographic imaging devices, systems and methods
KR0149312B1 (ko) * 1995-07-24 1998-10-15 김광호 박막 트랜지스터 액정 표시장치의 화소 회로
US6091194A (en) * 1995-11-22 2000-07-18 Motorola, Inc. Active matrix display
US5723866A (en) 1996-06-26 1998-03-03 He Holdings, Inc. Method for yield and performance improvement of large area radiation detectors and detectors fabricated in accordance with the method
JP3549039B2 (ja) * 1998-03-23 2004-08-04 シャープ株式会社 二次元画像検出器

Also Published As

Publication number Publication date
KR20010060240A (ko) 2001-07-06
KR100377903B1 (ko) 2003-03-29
TW591312B (en) 2004-06-11
JP2001135809A (ja) 2001-05-18
US6437341B1 (en) 2002-08-20

Similar Documents

Publication Publication Date Title
JP3469143B2 (ja) アクティブマトリクス基板及びそれを備えた二次元画像検出器
JP5280671B2 (ja) 画像検出器および放射線検出システム
KR101350795B1 (ko) 엑스레이 검출기용 박막 트랜지스터 어레이
US6885005B2 (en) Radiation detector
US7126158B2 (en) Image pickup apparatus, radiation image pickup apparatus and radiation image pickup system
US8497562B2 (en) Solid-state image pickup device
US8288732B2 (en) Image signal readout method and apparatus, and image signal readout system
US6995373B2 (en) Semiconductor device, radiation detection device, and radiation detection system
KR101318052B1 (ko) 엑스레이 검출용 포토다이오드 및 이의 제조방법
JP2007049123A (ja) 変換装置、放射線検出装置、及び放射線検出システム
US8637828B2 (en) Radiation detection element
JP2008244445A (ja) 撮像装置及び放射線撮像システム
US20080087835A1 (en) Radiation image detector and driving method for the same
US6495817B1 (en) Radiation detecting apparatus having an electrodeless region
JP3588053B2 (ja) 電磁波検出器
JP3436196B2 (ja) ２次元アレイ型検出装置
JP2004311593A (ja) 電磁波検出器およびアクティブマトリクス基板
JP2009290171A (ja) 固体撮像装置
JP2005019543A (ja) 二次元半導体検出器および二次元撮像装置
EP1936694B1 (en) Image detector and radiation detecting system

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3469143

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100905

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees