JP3468306B2 - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JP3468306B2 JP3468306B2 JP18025793A JP18025793A JP3468306B2 JP 3468306 B2 JP3468306 B2 JP 3468306B2 JP 18025793 A JP18025793 A JP 18025793A JP 18025793 A JP18025793 A JP 18025793A JP 3468306 B2 JP3468306 B2 JP 3468306B2
- Authority
- JP
- Japan
- Prior art keywords
- sync
- signal
- image
- delay
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Synchronizing For Television (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、画像処理装置に関
し、特に、画像処理装置のテレビモニタ同期信号により
画像メモリの画像信号およびＣＣＤその他の撮像素子の
出力するリアルタイム画像信号の双方をモニタする画像
処理装置に関する。 【０００２】 【従来の技術】従来の画像処理装置においては、そのテ
レビモニタ同期信号発生回路の発生する同期信号により
ＣＣＤその他の撮像素子の出力するリアルタイム画像を
モニタしようとしても、画像がずれてテレビモニタ画面
に水平ブランキング期間が出現し、結局、リアルタイム
画像を正しくモニタすることはできない。以下、このこ
とについて説明する。 【０００３】図５は画像処理装置のテレビモニタ同期信
号発生回路の従来例のブロック図であり、図６はタイミ
ングチャートである。Ｈ／２ＣＬＫ発生器２はｓｙｎｃ
スタート信号が入力されると、Ｈレジスタ１のデータ
とテレビクロックＴＶＣＬＫにより時間Ｈ／２に１個の
割合でＨ／２ＣＬＫ信号を発生する。なお、Ｈは６
３．５μｓを示す。 【０００４】Ｈ／２ＣＬＫ信号とテレビクロックＴＶ
ＣＬＫが７ビットカウンタ３に入力すると、デコーダ４
から８９周期遅延Ｈ／２ＣＬＫ信号および１７周期遅
延したｓｙｎｃ同期ＣＬＫ信号が出力される。なお、
８９周期遅延とは図示される通りＨ／２ＣＬＫ信号か
らテレビクロック８９周期分だけ遅延していることであ
り、１７周期遅延とは図示される通りＨ／２ＣＬＫ信号
からテレビクロック１７周期分だけ遅延していること
である。 【０００５】ｓｙｎｃパターンＲＯＭ５はＨ／２ＣＬＫ
信号に同期してｓｙｎｃパターンデータを発生す
る。ｓｙｎｃ出力部６はｓｙｎｃ同期ＣＬＫ信号およ
びｓｙｎｃパターンデータが入力されると、ｓｙｎｃ
同期ＣＬＫ信号に同期してｓｙｎｃパターンデータ
をｓｙｎｃ信号として出力する。 【０００６】８９周期遅延Ｈ／２ＣＬＫ信号とｓｙｎ
ｃパターンデータをＡＮＤゲート７に入力し、ＡＮＤ
ゲート７の出力を画像メモリスタート信号とする。画
像メモリ８は画像メモリスタート信号を受信して画像
メモリ画像信号の出力を開始する。ＣＣＤ９はリアル
タイム画像信号を発生する。１１は切り替えスイッチ
である。 【０００７】上述の通りのテレビモニタ用同期信号発生
回路は、これを要約するに、ｓｙｎｃ出力部６がｓｙｎ
ｃ同期ＣＬＫ信号に同期して出力するｓｙｎｃ信号
に従って画像メモリ画像信号をモニタし、或はＣＣＤ
９のリアルタイム画像信号をモニタするものである。 【０００８】 【発明が解決しようとする課題】ここで、テレビモニタ
１０に画像を映写する場合、ｓｙｎｃ信号と画像信号の
タイミングの規格を示すと、これは図７に示される通り
である。ｓｙｎｃ同期ＣＬＫ信号の発生開始はｓｙｎ
ｃスタート信号を受信してからテレビクロックＴＶＣ
ＬＫ１７周期目においてであり、これは固定とされてい
る。これに対してＣＣＤ駆動パターンのタイミングはプ
ログラムにより自由に変更することができる。そして、
リアルタイム画像信号のタイミングはＣＣＤ駆動パタ
ーンのタイミングにより決定される。ところで、ＣＣＤ
駆動パターンのタイミングの決定は何に着目してなされ
るかというと、これは画像処理を容易としたいという観
点からなされるのである。従って、ＣＣＤ駆動パターン
のタイミングは殆どの場合、ｓｙｎｃ信号と画像信号と
の間の時間的関係は図８（ａ）に示される如く図７に示
される規格からはずれて水平同期パルスが有効画像期間
に食い込み、テレビモニタ１０の画面に映しだされる画
像は図８（ｂ）に示される如くずれて水平ブランキング
期間も写しだされる不適正な画像となる。 【０００９】この発明は、テレビモニタ用同期信号のタ
イミング設定を可変とするテレビモニタ同期信号発生回
路を構成することにより上述の通りの問題を解消するも
のである。 【００１０】 【課題を解決するための手段】撮像素子１００の出力す
るリアルタイム画像信号および画像メモリ９０の出力す
る画像信号を選択供給されるテレビモニタ１２０を具備
し、同期信号のタイミング設定を可変とするテレビモニ
タ同期信号発生回路を具備する画像処理装置を構成し
た。 【００１１】 【実施例】この発明の実施例を図１のブロック図、図２
および図３のタイミングチャートを参照して説明する。
ＨＣＬＫ発生器３０はｓｙｎｃスタート信号が入力さ
れると、Ｈレジスタ１０のデータとテレビクロックＴＶ
ＣＬＫにより時間１Ｈに１個の割合でＨＣＬＫ信号を
発生する。なお、Ｈは６３．５μｓを示すものとする。 【００１２】Ｈ／２ディレイＣＬＫ発生器４０はＨＣＬ
Ｋ信号とテレビクロックＴＶＣＬＫが入力されると、
ＨＣＬＫ信号から時間Ｈ／２だけ遅延したＨＣＬＫ信
号を発生する。ｓｙｎｃディレイＣＬＫ発生器５０は
ＨＣＬＫ信号とテレビクロックＴＶＣＬＫが入力され
ると、ＨＣＬＫ信号から（テレビクロックＴＶＣＬＫ
周期）×（ｓｙｎｃディレイレジスタ２０設定値）＝ｔ
SDL の時間だけ遅延したｓｙｎｃ同期ＣＬＫを時間Ｈ
／２毎に発生する。この遅延タイミングはｓｙｎｃディ
レイレジスタ２０に記憶されている設定値を選択するこ
とにより決定される。 【００１３】ｓｙｎｃパターンＲＯＭ６０はｓｙｎｃ同
期ＣＬＫに同期してｓｙｎｃパターンデータを発生
する。ｓｙｎｃ出力部７０はｓｙｎｃ同期ＣＬＫとｓ
ｙｎｃパターンデータが入力されると、ｓｙｎｃパタ
ーンデータに基づいて作製したｓｙｎｃ信号を、ｓ
ｙｎｃ同期ＣＬＫに同期してＴＶモニタ１２０に出力
する。 【００１４】ＨＣＬＫ信号から時間Ｈ／２だけ遅延し
たＨＣＬＫ信号とｓｙｎｃパターンデータの８ビッ
ト中の特定の１ビットをＡＮＤゲート８０に入力し、そ
の特定ビットがＨレベルになるとＡＮＤゲート８０のゲ
ートを開いてＡＮＤゲート８０の出力を画像メモリス
タート信号とする。 【００１５】ＣＣＤ１００はリアルタイム画像信号を
発生する。１１０は切り替えスイッチである。 【００１６】 【発明の効果】上述した通りのこの発明のテレビモニタ
用同期信号発生回路を具備する画像処理装置において
は、そのｓｙｎｃディレイＣＬＫ発生器５０は、ＨＣＬ
Ｋ信号からｔSDL 時間だけ遅延したタイミングでｓｙ
ｎｃ同期ＣＬＫを発生するものとされている。そし
て、この遅延タイミングはｓｙｎｃディレイレジスタ２
０に記憶されている設定値を選択することにより調整す
ることができる。 【００１７】従って、画像メモリの画像信号およびＣ
ＣＤ１００から得られるリアルタイム画像信号の何れ
をモニタする場合においても、テレビモニタ用同期信号
であるｓｙｎｃ同期ＣＬＫのタイミングを画像メモリ
の画像信号或はリアルタイム画像信号のタイミング
に合わせてｔSDL だけ調整することにより、図４（ａ）
に示される如く水平同期パルスを画像信号の水平ブラン
キング期間に合わせることができ、図４（ｂ）に示され
る如くテレビモニタ１２０の画面に水平ブランキング期
間を映さずに適正なモニタをすることができる。 【００１８】更に、工場において製造したＣＣＤ製品を
検査するに際して、画像信号の水平ブランキング期間を
テレビモニタ画面に積極的に映しだしてこれを検査する
場合がある。この様な場合にも、この発明の画像処理装
置を適用することができる。即ち、ｓｙｎｃディレイレ
ジスタ２０に記憶されている設定値を選択調整すること
により容易に水平ブランキング期間をテレビモニタ画面
に映しだすことができる。
し、特に、画像処理装置のテレビモニタ同期信号により
画像メモリの画像信号およびＣＣＤその他の撮像素子の
出力するリアルタイム画像信号の双方をモニタする画像
処理装置に関する。 【０００２】 【従来の技術】従来の画像処理装置においては、そのテ
レビモニタ同期信号発生回路の発生する同期信号により
ＣＣＤその他の撮像素子の出力するリアルタイム画像を
モニタしようとしても、画像がずれてテレビモニタ画面
に水平ブランキング期間が出現し、結局、リアルタイム
画像を正しくモニタすることはできない。以下、このこ
とについて説明する。 【０００３】図５は画像処理装置のテレビモニタ同期信
号発生回路の従来例のブロック図であり、図６はタイミ
ングチャートである。Ｈ／２ＣＬＫ発生器２はｓｙｎｃ
スタート信号が入力されると、Ｈレジスタ１のデータ
とテレビクロックＴＶＣＬＫにより時間Ｈ／２に１個の
割合でＨ／２ＣＬＫ信号を発生する。なお、Ｈは６
３．５μｓを示す。 【０００４】Ｈ／２ＣＬＫ信号とテレビクロックＴＶ
ＣＬＫが７ビットカウンタ３に入力すると、デコーダ４
から８９周期遅延Ｈ／２ＣＬＫ信号および１７周期遅
延したｓｙｎｃ同期ＣＬＫ信号が出力される。なお、
８９周期遅延とは図示される通りＨ／２ＣＬＫ信号か
らテレビクロック８９周期分だけ遅延していることであ
り、１７周期遅延とは図示される通りＨ／２ＣＬＫ信号
からテレビクロック１７周期分だけ遅延していること
である。 【０００５】ｓｙｎｃパターンＲＯＭ５はＨ／２ＣＬＫ
信号に同期してｓｙｎｃパターンデータを発生す
る。ｓｙｎｃ出力部６はｓｙｎｃ同期ＣＬＫ信号およ
びｓｙｎｃパターンデータが入力されると、ｓｙｎｃ
同期ＣＬＫ信号に同期してｓｙｎｃパターンデータ
をｓｙｎｃ信号として出力する。 【０００６】８９周期遅延Ｈ／２ＣＬＫ信号とｓｙｎ
ｃパターンデータをＡＮＤゲート７に入力し、ＡＮＤ
ゲート７の出力を画像メモリスタート信号とする。画
像メモリ８は画像メモリスタート信号を受信して画像
メモリ画像信号の出力を開始する。ＣＣＤ９はリアル
タイム画像信号を発生する。１１は切り替えスイッチ
である。 【０００７】上述の通りのテレビモニタ用同期信号発生
回路は、これを要約するに、ｓｙｎｃ出力部６がｓｙｎ
ｃ同期ＣＬＫ信号に同期して出力するｓｙｎｃ信号
に従って画像メモリ画像信号をモニタし、或はＣＣＤ
９のリアルタイム画像信号をモニタするものである。 【０００８】 【発明が解決しようとする課題】ここで、テレビモニタ
１０に画像を映写する場合、ｓｙｎｃ信号と画像信号の
タイミングの規格を示すと、これは図７に示される通り
である。ｓｙｎｃ同期ＣＬＫ信号の発生開始はｓｙｎ
ｃスタート信号を受信してからテレビクロックＴＶＣ
ＬＫ１７周期目においてであり、これは固定とされてい
る。これに対してＣＣＤ駆動パターンのタイミングはプ
ログラムにより自由に変更することができる。そして、
リアルタイム画像信号のタイミングはＣＣＤ駆動パタ
ーンのタイミングにより決定される。ところで、ＣＣＤ
駆動パターンのタイミングの決定は何に着目してなされ
るかというと、これは画像処理を容易としたいという観
点からなされるのである。従って、ＣＣＤ駆動パターン
のタイミングは殆どの場合、ｓｙｎｃ信号と画像信号と
の間の時間的関係は図８（ａ）に示される如く図７に示
される規格からはずれて水平同期パルスが有効画像期間
に食い込み、テレビモニタ１０の画面に映しだされる画
像は図８（ｂ）に示される如くずれて水平ブランキング
期間も写しだされる不適正な画像となる。 【０００９】この発明は、テレビモニタ用同期信号のタ
イミング設定を可変とするテレビモニタ同期信号発生回
路を構成することにより上述の通りの問題を解消するも
のである。 【００１０】 【課題を解決するための手段】撮像素子１００の出力す
るリアルタイム画像信号および画像メモリ９０の出力す
る画像信号を選択供給されるテレビモニタ１２０を具備
し、同期信号のタイミング設定を可変とするテレビモニ
タ同期信号発生回路を具備する画像処理装置を構成し
た。 【００１１】 【実施例】この発明の実施例を図１のブロック図、図２
および図３のタイミングチャートを参照して説明する。
ＨＣＬＫ発生器３０はｓｙｎｃスタート信号が入力さ
れると、Ｈレジスタ１０のデータとテレビクロックＴＶ
ＣＬＫにより時間１Ｈに１個の割合でＨＣＬＫ信号を
発生する。なお、Ｈは６３．５μｓを示すものとする。 【００１２】Ｈ／２ディレイＣＬＫ発生器４０はＨＣＬ
Ｋ信号とテレビクロックＴＶＣＬＫが入力されると、
ＨＣＬＫ信号から時間Ｈ／２だけ遅延したＨＣＬＫ信
号を発生する。ｓｙｎｃディレイＣＬＫ発生器５０は
ＨＣＬＫ信号とテレビクロックＴＶＣＬＫが入力され
ると、ＨＣＬＫ信号から（テレビクロックＴＶＣＬＫ
周期）×（ｓｙｎｃディレイレジスタ２０設定値）＝ｔ
SDL の時間だけ遅延したｓｙｎｃ同期ＣＬＫを時間Ｈ
／２毎に発生する。この遅延タイミングはｓｙｎｃディ
レイレジスタ２０に記憶されている設定値を選択するこ
とにより決定される。 【００１３】ｓｙｎｃパターンＲＯＭ６０はｓｙｎｃ同
期ＣＬＫに同期してｓｙｎｃパターンデータを発生
する。ｓｙｎｃ出力部７０はｓｙｎｃ同期ＣＬＫとｓ
ｙｎｃパターンデータが入力されると、ｓｙｎｃパタ
ーンデータに基づいて作製したｓｙｎｃ信号を、ｓ
ｙｎｃ同期ＣＬＫに同期してＴＶモニタ１２０に出力
する。 【００１４】ＨＣＬＫ信号から時間Ｈ／２だけ遅延し
たＨＣＬＫ信号とｓｙｎｃパターンデータの８ビッ
ト中の特定の１ビットをＡＮＤゲート８０に入力し、そ
の特定ビットがＨレベルになるとＡＮＤゲート８０のゲ
ートを開いてＡＮＤゲート８０の出力を画像メモリス
タート信号とする。 【００１５】ＣＣＤ１００はリアルタイム画像信号を
発生する。１１０は切り替えスイッチである。 【００１６】 【発明の効果】上述した通りのこの発明のテレビモニタ
用同期信号発生回路を具備する画像処理装置において
は、そのｓｙｎｃディレイＣＬＫ発生器５０は、ＨＣＬ
Ｋ信号からｔSDL 時間だけ遅延したタイミングでｓｙ
ｎｃ同期ＣＬＫを発生するものとされている。そし
て、この遅延タイミングはｓｙｎｃディレイレジスタ２
０に記憶されている設定値を選択することにより調整す
ることができる。 【００１７】従って、画像メモリの画像信号およびＣ
ＣＤ１００から得られるリアルタイム画像信号の何れ
をモニタする場合においても、テレビモニタ用同期信号
であるｓｙｎｃ同期ＣＬＫのタイミングを画像メモリ
の画像信号或はリアルタイム画像信号のタイミング
に合わせてｔSDL だけ調整することにより、図４（ａ）
に示される如く水平同期パルスを画像信号の水平ブラン
キング期間に合わせることができ、図４（ｂ）に示され
る如くテレビモニタ１２０の画面に水平ブランキング期
間を映さずに適正なモニタをすることができる。 【００１８】更に、工場において製造したＣＣＤ製品を
検査するに際して、画像信号の水平ブランキング期間を
テレビモニタ画面に積極的に映しだしてこれを検査する
場合がある。この様な場合にも、この発明の画像処理装
置を適用することができる。即ち、ｓｙｎｃディレイレ
ジスタ２０に記憶されている設定値を選択調整すること
により容易に水平ブランキング期間をテレビモニタ画面
に映しだすことができる。
【図面の簡単な説明】
【図１】この発明の実施例を説明するブロック図。
【図２】画像メモリ画像をモニタする場合のタイミング
チャート。 【図３】リアルタイム画像をモニタする場合のタイミン
グチャート。 【図４】（ａ）はｓｙｎｃ信号と画像信号との間の時間
的関係を示す図、（ｂ）はテレビモニタの画面を示す
図。 【図５】従来例のブロック図。 【図６】タイミングチャートである。 【図７】ｓｙｎｃ信号と画像信号のタイミングの規格を
示す図。 【図８】（ａ）はｓｙｎｃ信号と画像信号との間の時間
的関係を示す図、（ｂ）はテレビモニタの画面を示す
図。 【符号の説明】 １０ Ｈレジスタ ２０ ｓｙｎｃディレイレジスタ ３０ ＨＣＬＫ発生器 ４０ Ｈ／２ディレイＣＬＫ発生器 ５０ ｓｙｎｃディレイＣＬＫ発生器 ６０ ｓｙｎｃパターンＲＯＭ ７０ ｓｙｎｃ出力部 ８０ ＡＮＤゲート ９０ 画像メモリ １００ ＣＣＤ １１０ 切り替えスイッチ １２０ テレビモニタ
チャート。 【図３】リアルタイム画像をモニタする場合のタイミン
グチャート。 【図４】（ａ）はｓｙｎｃ信号と画像信号との間の時間
的関係を示す図、（ｂ）はテレビモニタの画面を示す
図。 【図５】従来例のブロック図。 【図６】タイミングチャートである。 【図７】ｓｙｎｃ信号と画像信号のタイミングの規格を
示す図。 【図８】（ａ）はｓｙｎｃ信号と画像信号との間の時間
的関係を示す図、（ｂ）はテレビモニタの画面を示す
図。 【符号の説明】 １０ Ｈレジスタ ２０ ｓｙｎｃディレイレジスタ ３０ ＨＣＬＫ発生器 ４０ Ｈ／２ディレイＣＬＫ発生器 ５０ ｓｙｎｃディレイＣＬＫ発生器 ６０ ｓｙｎｃパターンＲＯＭ ７０ ｓｙｎｃ出力部 ８０ ＡＮＤゲート ９０ 画像メモリ １００ ＣＣＤ １１０ 切り替えスイッチ １２０ テレビモニタ
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 撮像素子の出力するリアルタイム画像信
号および画像メモリの出力する画像信号を選択供給され
るテレビモニタと、 ｓｙｎｃスタート信号が入力されると所定の時間Ｈに１
個の割合でＨＣＬＫ信号を発生するＨＣＬＫ発生器と、 遅延データを設定するＳＹＮＣディレイレジスタと、 上記設定された遅延データにより算出された遅延時間だ
け上記ＨＣＬＫ信号から遅延させたｓｙｎｃ同期ＣＬＫ
を、時間Ｈ／２に１個の割合で発生するＳＹＮＣディレ
イ発生器と、 上記ｓｙｎｃ同期ＣＬＫによりＳＹＮＣパターンを読み
出すＳＹＮＣパターンＲＯＭと、 上記時間Ｈ／２だけ遅れた上記ＨＣＬＫ信号と上記ＳＹ
ＮＣパターンとのＡＮＤをとって得られた読み出し開始
信号を上記画像メモリに出力するＡＮＤ回路と、 上記ＳＹＮＣパターンによりｓｙｎｃ信号を上記テレビ
モニタに出力するＳＹＮＣ出力部と、 を具備することを特徴とする画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18025793A JP3468306B2 (ja) | 1993-07-21 | 1993-07-21 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18025793A JP3468306B2 (ja) | 1993-07-21 | 1993-07-21 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0738773A JPH0738773A (ja) | 1995-02-07 |
| JP3468306B2 true JP3468306B2 (ja) | 2003-11-17 |
Family
ID=16080100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18025793A Expired - Fee Related JP3468306B2 (ja) | 1993-07-21 | 1993-07-21 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3468306B2 (ja) |
-
1993
- 1993-07-21 JP JP18025793A patent/JP3468306B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0738773A (ja) | 1995-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1758387A1 (en) | Amplifier, video signal and audio signal processing time shift correction method, and correction system | |
| US7224340B2 (en) | Method of processing signal of LCM timing controller | |
| JP3468306B2 (ja) | 画像処理装置 | |
| JP4769974B2 (ja) | 水平垂直同期信号生成回路 | |
| JPS59194583A (ja) | 画像表示装置 | |
| JPS63252080A (ja) | 映像信号出力装置 | |
| JP3036210B2 (ja) | 画像処理回路 | |
| JP4226933B2 (ja) | 映像信号処理装置 | |
| JP2003116110A (ja) | 画像信号処理方法及び画像信号処理装置 | |
| JP2530387B2 (ja) | シンクロナイザ | |
| JP3027985B2 (ja) | 外部同期カメラ制御装置 | |
| JPS61166283A (ja) | テレビジヨン同期信号波形処理装置 | |
| JP3825831B2 (ja) | 動画像受信装置及び制御方法 | |
| KR100226145B1 (ko) | 액정디스플레이(lcd)의 화상반전시 노이즈제거장치와 방법 | |
| JP2807044B2 (ja) | イメージセンサ試験用同期信号発生器 | |
| JP3269331B2 (ja) | 画像取り込み回路 | |
| JPH0695638A (ja) | サンプリングスタートパルス発生回路 | |
| KR940007583B1 (ko) | 영상 레이저 디스크 플레이어의 정지화면장치 | |
| JP2002185815A (ja) | ビデオ信号処理装置 | |
| JP2687881B2 (ja) | ハイビジョン信号復号装置 | |
| JP2005080133A (ja) | 画像信号処理回路 | |
| JP2989322B2 (ja) | 映像信号処理装置 | |
| JPH0832832A (ja) | 同期信号補償回路 | |
| JP3079629B2 (ja) | 信号処理装置 | |
| JP2000134584A (ja) | インターフェース装置及び映像信号処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030729 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |