JP3461074B2 - Iii族窒化物半導体発光素子製造方法 - Google Patents

Iii族窒化物半導体発光素子製造方法

Info

Publication number
JP3461074B2
JP3461074B2 JP32299295A JP32299295A JP3461074B2 JP 3461074 B2 JP3461074 B2 JP 3461074B2 JP 32299295 A JP32299295 A JP 32299295A JP 32299295 A JP32299295 A JP 32299295A JP 3461074 B2 JP3461074 B2 JP 3461074B2
Authority
JP
Japan
Prior art keywords
junction
crystal layer
electrode
voltage
electric field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP32299295A
Other languages
English (en)
Other versions
JPH09162442A (ja
Inventor
護 宮地
利之 田中
義則 木村
宏和 高橋
均 佐藤
温 渡辺
啓之 太田
勇 赤▲崎▼
浩 天野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp filed Critical Pioneer Corp
Priority to JP32299295A priority Critical patent/JP3461074B2/ja
Priority to US08/763,779 priority patent/US5834326A/en
Publication of JPH09162442A publication Critical patent/JPH09162442A/ja
Application granted granted Critical
Publication of JP3461074B2 publication Critical patent/JP3461074B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/065Gp III-V generic compounds-processing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/113Nitrides of boron or aluminum or gallium

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】
【0001】
【本発明の属する技術分野】本発明は、III族窒化物半
導体素子(以下、単に素子ともいう)に関し、特に、そ
の素子の作製方法に関する。
【0002】
【従来の技術】発光素子発光ダイオード及び半導体レー
ザダイオードなどの発光素子の分野において、III族窒
化物半導体(AlxGal-x)l-ylnyN(0≦x≦1,0≦y≦1)の単
結晶にマグネシウム(Mg)や亜鉛(Zn)等のII族元
素が添加された結晶層からなる半導体発光素子が、青色
発光可能なワイドギャップ半導体として注目されてい
る。
【0003】MgやZnなどのII族元素が添加されたアルミ
ニウム(Al)、ガリウム(Ga)、インジウム(I
n)及び窒素(N)の(AlxGal-x)l-ylnyN(0≦x≦1,0≦y
≦1)の結晶は、成長したまま(as grown:アズグロン)
では極めて高抵抗であり、また青色や紫外線の発光特性
も悪いため、青色発光ダイオード等の短波長素子を作製
してもその発光特性は芳しくないことが知られている。
【0004】近年、MgやZnを添加し高抵抗化した
(AlxGal-x)l-ylnyN(0≦x≦1,0≦y≦1)結晶に特殊な処
理を施すことにより、低抵抗p型化する方法が報告され
ている。H.Amano等は結晶に低加速電子線照射処理を
施すことにより、低抵抗p型化することを見いだしてい
る( H.Amano, M.Kito, K.Hiramatsu and I.Akasaki, J
pn. J.Appl. Phys.Vol.28,1989,pp.L2112-L2114)。ま
た、S.Nakamura等は、窒素雰囲気大気圧下または加圧下
で加熱処理を結晶に施すことにより、やはり低抵抗p型
化することを見いだしている(S.Nakamura, T.Mukai,
M.Senou and N.Iwasa, Jpn.J.Appl.Phys. Vol.31,1992,
pp-L139-L142)。
【0005】これらのp型化処理の機構は、成膜時にお
いてMg等のII族アクセプタ不純物と膜中で結合してこ
れを不動態化している水素原子が、上記処理によって解
離脱離するものとして解釈されている。前記低加速電子
照射処理による方法は、青色発光強度を増大させしかも
低抵抗化できる点で処理方法として優れているが、処理
深さが電子線の進入深さによって制約されており、この
処理に用いられる加速電圧である6〜30kVの場合、
処理深さは表面から約0.5μm程度であった。電子の加
速電圧を増大させれば進入深さを増大させることはでき
るが、結晶に損傷を与え始めてしまうため、発光素子へ
の応用上難点があった。また、電子線を掃引することで
処理を行うので、1枚のウエハを処理するのに時間を要
するのも量産適用上の難点であった。
【0006】一方、前記加熱処理による方法は、p型の
発現の程度に関しては低加速電子線照射処理と同等であ
る一方、処理深さについては電子線の進入深さといった
制約要因がない。また、多数のウエハを加熱炉に入れて
処理することが可能である点で、量産適用上極めて有利
である。しかし、この方法にも欠点がある。p型発現、
つまり電気的特性のみに着目すれば、Nakamura(S.Naka
mura, T.Mukai, M.Senou and N.Iwasa, Jpn. J.Appl.Ph
ys.Vol.31,1992,pp-L139-L142)らが述べているよう
に、処理温度が高い方が望ましいが、温度を高くする
と、今度は結晶膜の発光特性が低下してくるのである。
これは、加熱によって結晶膜中に窒素の空孔が発生して
くるためであると考えられる。(AlxGal-x)l-ylnyN(0≦
x≦1,0≦y≦1)系材料を用いて短波長発光素子を作製す
る場合の主たる構成2元化合物であるGaNの平衡窒素解
離圧は 1100℃で 100気圧と極めて高く、p型発現のた
めの加熱処理を行う際に、膜中の窒素が解離し、膜の外
へ脱離して行きやすいのである。
【0007】これを避けるには、次のa〜cの方法が考
えられている。 a.雰囲気である窒素の圧力を前記解離圧以上に設定す
る方法、 b.結晶膜の表面に水素透過性を有する一方で窒素を透
過しない、保護膜を形成した後に加熱処理を行う方法
(特願平3-321353)、 c.これらとは別に、温度を例えば 1150℃の様に極め
て高温に設定する代わりに処理時間を極めて短くする
(30秒)という方法(M.Asif Kahn, Q.Chen, R.A.Sko
gman, and J.N.Kuznia, Appl.Phys. Lett. Vol.66,199
5,pp2046-pp2047)。
【0008】しかしながら、a方法の場合は前述したよ
うに数10気圧以上の窒素圧を必要とするため量産適用
性が悪く、b方法の場合は特願平 3-321353の請求範囲
4項にあるような GaAlN、AlN、Si3N4、SiO2のいずれか
をキャップ層として用いた場合、後3者はすべて絶縁性
であるため、p側電極形成前にこれを除去する必要性が
あり、量産的でなく、仮に GaAlNを用いた場合も、内部
の層を十分なp型にせんとして加熱処理を行えば、この
AlGaN層中に高濃度の窒素空孔を生ずることとなるた
め、p+コンタクト層とはなり得ない。従って、この場
合も GaAlN層は電極形成前に除去せざるを得ない。しか
るに、GaNを含む窒化物は化学的に極めて安定であるた
めに化学エッチングが殆ど不可能であるとの特徴を持っ
ている。従って、キャップ層を用いていることはいかな
る場合でも量産的でない。c方法の場合は、Mgを不動
態化している水素の膜からの脱離速度と、母体窒化物結
晶からの窒素の脱離速度の差を利用しようとするもので
あり、基本的に、両者の妥協点に設定せざるを得ない
上、急峻な昇温降温と、これを再現性良く行うことの難
しさがある。
【0009】
【発明が解決しようとする課題】これら加熱による処理
方法のすべてに共通して、十分なp型特性を得ようとし
て加熱温度を高く設定すると、素子内部の母体元素やア
クセプタ不純物の成長層間の相互拡散が生じやすくな
り、特に急峻な界面を必要とする青緑色、青色、紫外等
の短波長発光ダイオードのレーザの作製には問題とな
る。
【0010】本発明の目的は、アクセプタ不純物の成長
層内部の相互拡散を抑制しつつ、発光ダイオード或いは
半導体レーザとして必要なp型キャリア濃度を達成する
製造方法と、これを用いた発光素子を提供することにあ
る。
【0011】
【課題を解決するための手段】本発明のIII族窒化物半
導体(AlxGal-x)l-ylnyN(0≦x≦1,0≦y≦1)の結晶層を
含む半導体発光素子の製造方法は、II族元素を添加して
III族窒化物半導体(AlxGal-x)l-ylnyN(0≦x≦1,0≦y≦
1)の結晶層を含む少なくとも1つのpn接合又はpin
接合を形成する接合形成工程と、前記結晶層上に電極を
形成する工程と、前記pn接合又はpin接合を所定温
度範囲に加熱し、前記pn接合又はpin接合が所定温
度範囲にある期間の少なくとも一部の期間において、前
記電極を介して前記pn接合又はpin接合をよぎる電
界を形成する電界形成加熱工程とを含む。
【0012】III族窒化物半導体(AlxGal-x)l-ylnyN(0
≦x≦1,0≦y≦1)のn型結晶層とこれにII族元素が添加
されたp型結晶層からなる少なくとも1つのpn接合又
はpin接合を形成した両結晶層上に電極を形成し、こ
れを加熱し、少なくとも加熱状態にある期間の一部の期
間において、電極間の結晶層に電圧を印加することによ
り、前記電界形成加熱工程の加熱温度を低温化せんとす
るものである。
【0013】前記、III族窒化物半導体(AlxGal-x)l-yl
nyN(0≦x≦1,0≦y≦1)の結晶層及びpn接合又はpin
接合を形成する手段は、いわゆる有機金属気相成長法で
ある。具体的な加熱温度としては、十分な加熱処理がな
される温度として前記の論文(S.Nakamura, T.Mukai, M.
Senou and N.Iwasa, Jpn, J.Appl.Phys.d Vol.31,1992,
pp-L139-L142)に示されている 700℃以下の温度であ
り、更には、特願平 3-321353に熱処理効果の生じない
温度として開示された 400℃以下で十分な処理効果を発
現させうることを特徴としている。
【0014】
【発明の実施の形態】本発明者は、有機金属化合物気相
成長装置(MOCVD)により、原料ガスとして混晶組成に見
合うだけの有機金属化合物ガス、例えばトリメチルガリ
ウム(Trimethyl gallium:TMG)、トリメチルアルミニ
ウム(Trimethyl Aluminum:TMA)及びトリメチルインジ
ウム(Trimethyl Indium:TMI)並びにNH3などをx及び
yが所望の値となるよう流量を制御しつつ供給して、各
層の成長を行い、MgやZnなどのII族アクセプタ不純物を
ドープした発光特性が良好でかつ低抵抗な(AlxGal-x)l
-ylnyN(0≦x≦1,0≦y≦1)単結晶を得るべく処理方法を
種々検討した結果、本発明を完成した。
【0015】以下に、本発明によるサファイア基板上へ
のGaN単結晶及びMgドープGaN単結晶のホモ構造の発光ダ
イオードを作製する方法の実施例を説明する。以下に説
明する実施例は、本発明を例示するに過ぎず、本発明を
限定するものではない。即ち、本発明あは、pn接合型
の発光ダイオードだけでなく、p型及びn型半導体層間
に真性層を接合させたpin接合型の発光素子にも応用
できる。
【0016】実施例1(加熱処理中の逆バイアス印加の
場合) 本実施例により作成された発光ダイオードは、図1に示
すように、サファイア基板1、窒化アルミニウム(Al
N)のバッファ層2、Siがドープされたn型GaN層3、Mg
がドープされたGaN層4及び電極5A,5B,5Cから
なり、酸化シリコン(SiO2)の保護層6で表面が保護さ
れている。(pn接合形成工程) 基板1となるサファイアウエハを
装置成長炉内に装着し、この上に、各原料ガスで各層を
順に作成する。サファイアと(AlxGal-x)l-ylnyN(0≦x
≦1,0≦y≦1)との間には格子定数差が10%以上あるの
で、AlNのバッファ層2をサファイア基板上に600℃以下
の低温度で膜厚50nm程度で堆積して、このバッファ層
2上にSiドープn型GaN層3をエピキタシャル成長させ
て、低抵抗のエピタキシャル基板を作成する。GaN結晶
は故意に不純物を添加しなくてもn型伝導性を示すた
め、そのままn型層に利用できるが、Siなどドナーとし
て働く不純物を添加してもよい。
【0017】次に、成長炉内で続いて上記原料ガスと共
に有機Mgガスを供給して、伝導性の異なるMgドープGaN
層4を成膜し、pn接合を形成する。冷却後、Mgドープ
GaN層4付のウエハ基板を成長炉より取り出す。(電極形成工程) 次に、フォトリソグラフィを用いて、
ウエハ上にエッチングマスクを形成し、RIE(反応性
イオンエッチング)を用いて不必要なMgドープGaN層の
部分的除去を行い、部分的にSiドープn型GaN層3を露
出させる。
【0018】次に、フォトレジストを塗布し、これをフ
ォトリソグラフィ技術にて電極形成部分を残して除去
し、この上にSiO2保護層6をスパッタにより堆積させ
る。この後リフトオフ法により、フォトレジストごと不
要なSiO2保護層6を部分的除去して電極ホールを形成す
る。Siドープn型GaN層3が露出した電極ホール部分
に、チタン(Ti)を50nm、続いてAlを200nm
蒸着し、電極5Aを形成する。
【0019】MgドープGaN層4が露出している電極ホー
ル部分にパラジウム(Pd)を50nm蒸着し、電極5
Bを形成する。(電界印加加熱工程) この様にして作製したウエハに対
し、1気圧の窒素雰囲気下の熱処理炉にて加熱処理を行
う。この時、電極5Bに対して逆バイアス即ち、電極5
Aが正の電圧となるように1.5Vの直流電圧を加え
た。後述するように、この電圧として1〜2V程度の電
圧が有れば良い。加熱条件の300℃〜600℃の温度
で20分間保持の後、室温に戻し、取り出したウエハの
Pd電極5B上に、再度マスク蒸着により、Alを20
0nm堆積させて電極5Cを形成後、個々の素子に切り
分け、電気特性の測定を行った。
【0020】図2はこの方法で 600℃にて処理した素子
のI−V(電圧−電流)特性と、直流電圧を印加せずに
加熱処理した比較例の素子の特性とを比較したものであ
る。また、図3は 300℃にて同様の処理を行った素子の
I−V特性である。更にまた図4は、上述のRIE加工
後のウエハに対し、800℃20分の加熱処理のみを加
え、しかる後に、上述の電極5A及びp型GaN層上にN
iを30nm、Alを200nm蒸着して作製した比較例
の素子のI−V特性である。尚、 800℃20分の条件
は、加熱条件のみで十分なp型化が行えることが確認さ
れている条件である。
【0021】これらの特性を比較すると、直流電圧を印
加した場合には、 300℃という、従来では十分なp型発
現が不可能であった温度でも、通常処理の800℃と同
等の低抵抗化特性が得られていることが分かる。尚、3
00℃以下の温度、例えば室温であっても処理効果は得
られるが、処理の均一性が不十分となり易くなるので、
処理の均一性のために実用上の処理温度としては100
℃以上が好ましい。(逆バイアス電界印加による低温加熱p型発現の機構)
この現象は以下の様にして説明される。有機金属気相成
長法を用いて成長したMgドープのGaN膜中では、V族原
料として成長に用いているNH3起源の水素がMgと会合
して、Mg−Hとも言うべきで、ある種の複合体(コンプ
レックス)形成することでアクセプタ不純物としてのMg
を不動態化している。
【0022】
【化1】
【0023】(A)式はGaN結晶格子中でアクセプタと
して機能しているMg原子の様子を表しており、II族元素
で、最外殻に2個の電子しか有していないMgはIII族で
あるGaの格子点に入ることでアクセプタとして働く。
【0024】
【化2】
【0025】一方、(B)式は、水素によって不動態化
されている状態のMg原子の様子を表している。両式中の
中央付近のMg−Nペア近傍の結合に関わる最外殻電子数
を比較してみる。(A)式の場合は、
【0026】
【化3】
【0027】上記MgがGa、つまり不純物が入っていなけ
れば、電子総数は14個であるので、上記の結合部分は
電子が1個欠乏した状態となっている。この事実によ
り、Mgはアクセプタとして機能している。一方、(B)
式の場合で同様な計算を行うと、
【0028】
【化4】
【0029】となり、不純物が入っていない場合の14
個と一致する。このことにより、水素がMgを不導態化
し、アクセプタとしての機能を阻害している。こうした
水素はV族である窒素との間で結合を結んでいることが
分っており、その結合エネルギは母体半導体の構成元素
間の結合エネルギよりはるかに小さいことも分ってい
る。従って、母体半導体の融点以下の温度で加熱処理を
行うことにより、水素をMgアクセプタから解離させるこ
とができる。こうしたコンプレックスが熱により解離す
る様子は、簡略化すると下式のように表される。
【0030】
【化5】
【0031】この様にして膜中で解離した水素は、膜外
雰囲気が窒素で水素分圧が無いため、膜表面から徐々に
脱離していくこととなり、水素は膜中の濃度勾配により
膜外へと拡散し、徐々にその濃度を減じていくこととな
る。(1)式の反応は可逆反応であるので、ある特定の
条件下で(1)式は平衡状態をとる。(1)の反応を右
へ進行させる原動力は、(1)式左辺から右辺の反応の
生成物である水素原子が膜外へ拡散脱離していく機構に
他ならない。加熱処理のみによりp型を発現させようと
する場合に高い温度が必要になる理由の一つは、この処
理過程において律速過程となっている水素の拡散を、温
度の上昇によって加速する必要があるからである。
【0032】本発明は、以上の知見を基に、コンプレッ
クスの解離の結果生ずる水素が電荷を有していることに
着目して、濃度勾配のみによる拡散でなく、膜中に発生
させた電界により水素を泳動させることで、処理温度の
低減と、速やかな処理を得るものである。図5は実施例
1において、逆バイアス下の加熱処理中の膜内の様子を
表している。
【0033】加熱処理によって、発生した水素は正の電
荷を有しているため、Mgドープ層内に存在する電界によ
り力を受け、電極5B側へと泳動する。Mgドープ層がほ
とんど絶縁状態であるため、逆バイアスとして印加して
いる電圧はほとんどすべてMgドープ層に加わることとな
る。Mgドープ層に印加されている電圧は、この実施例で
はわずか1.5Vであるが、MgドープGaN層の膜厚がわ
ずか1μmであるため、電界としては、1.5×104
V/cmと極めて大きな値となっている。この大きな電
界下で、遊離した水素イオンは速やかに電極5Bへと移
動する。このままであると、泳動した水素イオンは電極
5B近傍に集まり、この部分の水素濃度が極めて増大
し、この部分で(1)式が右辺へ進行するのを妨げてし
まう。つまり、電極5B直下の部分のp型発現がかえっ
て阻害される結果を生んでしまう。本実施例の場合、電
極5B用金属材料としてPdを用いており、Pdは高温
状態で水素透過性を有していることが知られている。高
温でのPd膜の水素透過性は極めて高く、高純度水素用
精製器に応用されている。電極5B近傍に泳動した水素
イオンは電極中で電子を獲得し、更にH2となって電極
表面から脱離していく。この時、水素は濃度勾配のみで
拡散するが、電界の働きにより大きな濃度勾配が得られ
ているので、速やかな拡散が行われる。これらの働きに
より、本実施例によれば、無電界加熱処理の場合に式
(1)が右辺へと進行することにより増大するはずの水
素濃度が増大せず、更に泳動した水素が電極5Bを通し
て膜外に出ていくため、反応は急速に右辺へと進行する
こととなる。
【0034】図6は、電極5Bに代えて、水素透過性を
持たせなかった電極の場合の、I−V特性の例を示して
いる。この場合、ダイオード特性は現れず、電流はほと
んど流れていない。その理由は、上述から明らかなよう
に、水素の膜外への脱離が電極の存在によって阻害され
てしまい、電極直下の部分がp型化しないからである。
【0035】本実施例により素子を作製した場合、Pd
電極5Bの下の部分のみがp型になっているため、注入
された電流は横方向に拡がることがない。Pdは高濃度
にp型ドーピングされたGaNに対してほぼオーミックコ
ンタクトを示すが、一方、Pd電極5Bの下以外の部分
は極めてキャリア(ここでは正孔)濃度が低いままとな
っており、処理温度が 300℃の場合、この部分は殆ど絶
縁状態であるため、直接Al電極5Cと接していても、こ
の部分からの電流注入は行われず、電流注入領域はPd
電極5B直下に限定される。また、処理温度が 400℃程
度の場合は、電極5Bの下以外の部分も若干p型になる
が、A1はp型GaNに対してショットキー障壁を形成す
るので、やはりこの場合も、電極5B直下の部分以外へ
は電流は注入されない。
【0036】この事実は、発光素子作製時に、Pd電極
5Bをストライブ状とし、その幅を例えば10μm程度
に設定しておけば、たとえその上に形成したAl電極5C
の面積が大きくとも、注入電流はPd電極5Bの幅で決
定されてしまうことを意味している。従って、本実施例
によれば、半導体レーザ電流注入領域を限定するために
通常用いられている絶縁膜、或いは逆接続pn埋め込み
構造などをなんら用いることなく、電流狭窄が可能であ
ることを示しており、こうした素子の作製上極めて有利
である。
【0037】実施例2(加熱処理中の順バイアス印加の
場合) 本実施例による発光ダイオードも、図7に示すように、
サファイア基板1、AlNのバッファ層2、Siドープn型
層3、MgドープGaN層4及び電極5A、5Dからなり、S
iO2保護層6で表面が保護されている。本実施例は、上
記実施例1のpn接合形成工程まで同様であり、電極形
成工程では、電極5AがTiを50nm、続いてAlを2
00nmの厚さでn型GaN層に蒸着して形成され、電極
5DがMgドープGaN層が露出している部分にニッケル
(Ni)を30nm、続いてAlを 200nm蒸着して形成
される。
【0038】電界印加加熱工程においては、この様にし
て作製したウエハに対し、1気圧の窒素雰囲気下の熱処
理炉にて加熱処理を行う。この時、電極5Aに対して電
極5Dが正の電圧となるように5Vの順バイアスの直流
電圧を加えた。 300℃〜 600℃の温度で20分間保持の
後、室温に戻し、個々の素子に切り分け、電気特性の測
定を行った。
【0039】図8はこの方法で 600℃にて処理した素子
のI−V(電圧−電流)特性と、直流電圧を印加せずに
加熱処理した素子の特性を比較したものである。また、
図9は 300℃にて同様の処理を行った素子のI−V特性
である。これらの特性及び図4の通常の 800℃の加熱処
理によるものを比較すると、直流電圧を印加した場合に
は、 300℃という、従来では十分なp型発現が不可能で
あった温度でも、通常処理の 800℃と同等の特性が得ら
れていることが分かる。
【0040】加熱処理中に印加する電圧を変化させた場
合のI−V特性の比較を図10に示す。この図から明ら
かなように、印加する電圧が1.5V以下であると十分
な効果を得られない。2V程度で効果が現れ始め、拡散
電位以上で十分なアニール効果が得られる。本実施例に
よるホモ接続ダイオードに、室温にて順方向に電流を注
入したところ、明るい青紫色の発光が得られた。この発
光のスペクトルを図11に示す。 410nmに強いピーク
があり、その半値幅は約40nmである。また、GaN系
半導体において多くの場合観察される 550nm近傍のい
わゆる欠陥準位発光は、本実施例の場合極めて弱く、発
光ダイオードとして優れた特性を示した。また、ダブル
ヘテロ構造等の発光層近傍へのキャリア閉じこめ機能を
全く有していないホモ接続ダイオードとしては極めて高
輝度である。(順バイアス電界印加による低温加熱p型発現の機構)
以下に、本実施例における効果発生の機構について説明
を行う。アクセプタ不純物であるMgが結晶中で不動態化
される機構、及びMg−Hコンプレックスが解離する反応
式(1)は、実施例1と同様であるので省略する。図1
2は実施例2において、順バイアス下の加熱処理中の膜
内の様子を表している。
【0041】 加熱処理によって、発生した水素は正の
電荷を有しているため、Mgドープ層内に存在する電界に
より力を受け、n型GaN層側へと泳動する。Mgドープ層
がほとんど絶縁状態であるため、順バイアスとして印加
している電圧はほとんどすべてMgドープ層に加わること
となる。Mgドープ層に印加されている電圧は、この実施
例ではわずか5Vであるが、MgドープGaN膜の膜厚がわ
ずか1μmであるため、電界としては、5×104V/
cmと極めて大きな値となっている。この大きな電界下
で、遊離した水素イオンは速やかにn型GaN層へと移動
する。n型GaN層との界面近傍に到達した水素イオンは
n型GaN層からの電子と結合し、電気的に中性の水素と
なり、電界の影響を受けなくなる。これにより、pn
近傍の水素濃度が上昇するが、この場合の水素は中性
の水素H0であるので、(1)の右辺のH+とは異なり、
(1)式を左辺へ進める働きを持たない。
【0042】従って、Mgとのコンプレックスから解離す
るH+は効率よく除去され、速やかなp型の発現を促進
する一方、解離しpn界面付近に集まった水素はH0
形なのでこの部分のp型発現を阻害しない。以上のよう
な働きにより、本実施例によれば、無電界加熱処理の場
合に式(1)が右辺へと進行することにより増大するは
ずの水素濃度が増大せず、更に泳動した水素が、アクセ
プタであるMgを不動態化しない形態に変換されるため、
(1)式の反応は急速に右辺へと進行することとなる。(電界印加加熱工程の電圧値) 次に、本実施例1及び2
における電圧値の影響について説明する。
【0043】図13は電界印加加熱工程において十分な
処理効果が得られる拡散電位以上の印加電圧が電極間に
加わっている場合のホモ接続素子構造中のバンドライン
アップを示したものである。図13aは加熱前、図13
bは加熱処理中、図13cは処理終了後を表している。
図中は横軸は膜厚方向の座標、縦軸は電子に関するエネ
ルギである。
【0044】図13aの加熱前においては、MgドープGa
N層はほとんど絶縁体であるので、印加した電圧(ここ
では5V)はすべてMgドープ層にかかっている。図中破
線で示したのがフェルミ準位であり、n型GaN膜のフェ
ルミ準位は自由電子濃度が高いことと対応してほとんど
伝導帯と接している。一方、Mgドープ層でのそれはほと
んど絶縁体でホール濃度が極めて低いことと対応して、
価電子帯から離れておりバンドギャップの内側に入った
所にある。
【0045】電界を詳細に見ると、Mgドープの電界は電
極近傍が最も強くなっている。前述の説明からも明らか
なように、この部分が最も早くp型化されることとな
る。図13bの加熱処理中においては、上記のように、
電極近傍がp型化されると、この部分でのフェルミレベ
ルが価電子帯に接近してくる。それと共に、電界が作用
している領域が接合界面に近い側のみとなっていく。
【0046】図13cは処理終了後においては、p型が
発現した領域が接合界面に到達した場合のバンドの様子
である。n型層と比較し、p型層の抵抗が比較的大きい
ので、p層には電界が残っている。図14は電界印加加
熱工程において十分な処理効果が得られない1.5V未
満の印加電圧が電極間に加わっている場合のホモ接続素
子の構造中のバンドラインアップを示したものである。
図14aは加熱前、図14bは加熱処理中、図14cは
処理終了後を表している。図中は横軸は膜厚方向の座
標、縦軸は電子に関するエネルギである。
【0047】図14aの加熱前においては、MgドープGa
N層はほとんど絶縁体で、印加した電圧(ここでは1.
5V)はすべてMgドープ層にかかっている点では前述の
図13と同様である。破線で示すn型GaN膜のフェルミ
準位は自由電子濃度が高いことと対応してほとんど伝導
帯と接している。一方、Mgドープでのそれはほとんど絶
縁体でホール濃度が極めて低いことと対応して、価電子
帯から離れておりバンドギャップの内側に入った所にあ
る。電界を詳細に見ると、図13aと同様Mgドープ層中
の電界は電極近傍が最も強くなっている。前述の説明か
らも明らかなように、この部分が最も早くp型化される
こととなる。
【0048】図14bの加熱処理中では、電極近傍がp
型化されると、この部分でのフェルミレベルが価電子帯
に接近してくる。それと共に、電界が作用している領域
が接合界面に近い側のみへと移っていく点では図13b
と同様である。しかし、上述したように、p型の発現と
共にMgドープ層のフェルミレベルが価電子帯の方向に移
動していくために、この場合のように印加電圧が十分で
ない場合は、図14c(処理終了後)に示したように処
理の中途で膜中の電界が減衰し、電界による効果が消失
してしまうこととなる。
【0049】上記説明から明らかなように、電圧印加の
効果を有無を決定する電圧上の閾値は、p型が発現した
後のpn接合が良好に形成された場合に現れる電位、い
わゆる拡散電位の値とほぼ等しくなる。本実施例では、
母体結晶はすべてGaNであるので、この場合室温での拡
散電位は約3.4Vである。種々の発光素子、たとえば
半導体レーザを作製する場合は、ヘテロ構造をとること
になり、(AlxGal-x)l-ylnyN(0≦x≦1,0≦y≦1)とした
場合、室温での拡散電位の最小値は、この結晶系で最小
のバンドギャップ値を持つInNで接合を構成した場合
の1.9eVとなる。実際には、加熱処理温度条件下で
はバンドギャップの値が若干小さくなること等を勘案す
ると、印加電圧としては1.5V以上が適当である。
【0050】GaNを主たる構成要件とする(AlxGal-x)
l-ylnyN(0≦x≦1,0≦y≦1)結晶は、格子定数がこれと一
致する適当な基板結晶が存在しないため、基板とエピタ
キシャル膜の格子定数が大きく異なった、いわゆるヘテ
ロエピタキシャルが不可避となっている。一般的に基板
として用いられている単結晶サファイアは、前述したよ
うに(AlxGal-x)l-ylnyN(0≦x≦1,0≦y≦1)結晶とは1
0%と越える格子定数差を持っている。両者の中間にAl
N或いはGaNなどからなる低温バッファ層を介することで
上記結晶膜の膜質は飛躍的に改善されたが、この用にし
て作製した比較的良質な(AlxGal-x)l-ylnyN(0≦x≦1,0
≦y≦1)膜中においても、108/cm2程度の転位が残存す
ることが避けられない。この108/cm2という転位密度
はこれまで一般的に用いられてきたGaAs等の光半導体材
料の転位密度の値と比較し、4桁以上大きい。こうした
転位は、半導体結晶中で非発光性の再結合中心として働
き、発光特性を著しく損ねることが知られている。
【0051】実施例2において、Mg−Hコンプレックス
から解離した水素はMgドープ層中の電界の作用によって
pn接合界面付近で最も高濃度となる。この時、pn接
合近傍の転位、或いは結晶中の点欠陥に関与した深い準
位を不動態化する。こうした、水素原子による欠陥の不
動態化の一例は、アモルファスシリコン膜中におけるダ
ングリングボンドの終端として良く知られており、ま
た、GaAsの場合は膜中の深い準位のパッシベーション
(不動態化)とそれに基づくPL(フォトルミネセン
ス)特性の改善としての報告例もある。さらには、本発
明のGaNの例では、エピタキシャル膜を水素プラズマに
さらすことにより、深い準位からの発光(前述の550n
m近傍の発光)が消失したとの報告例がある。上記のよ
うな、水素プラズマ暴露による方法は、発光特性改善に
は効果があるものの、p型アクセプタであるMgをも不動
態化してしまうため、電流注入発光素子を作製する手法
としては適用できない。
【0052】本発明によれば、高効率な電流注入のため
に必要なp型伝導をより低温の加熱処理で発現させるこ
とができるが、更に実施例2の処理方法によれば、発光
領域の欠陥準位の不動態化も同時に達成できるため、高
輝度の短波長発光素子の作製上極めて有効である。ま
た、本実施例の場合も実施例1と同様、Mgドープ層側電
極の下の部分のみがp型化するので、半導体レーザ素子
の様に注入電流の狭窄化を必要とする素子の作製に好適
である。(電圧印加加熱中の電圧制御) 上記実施例では、GaNホ
モ接続pnダイオード素子の電極に、加熱処理過程の
間、一定の電圧を印加するものとしてきた。図1及び図
7に示したような素子構造の場合、n型GaN層部分の電
気抵抗が無視できない。実際に実施例2の様な素子の場
合、図9のI−V特性の立ち上り後の傾斜は、n型GaN
層の電気抵抗で決定づけられている。言い換えれば、p
型が完全に発現してから以降に素子に流れる電流は、こ
のn型GaN層の抵抗で決定されている。つまり、n型GaN
層の電気抵抗は、いわゆる保護抵抗の役割を果たしてい
るということができる。実施例1及び2の素子では、n
型GaN層の膜厚が比較的小さく、このため素子としての
内部直列抵抗が比較的大きい。実用発光素子を考えると
素子の内部抵抗値は小さい方が望ましい。しかしなが
ら、実施例1及び2の素子に、一定の電圧をかけるべく
定電圧源を接続すると、p型が発現した時点で素子に大
きな電流が流れてしまい、加熱温度と相まって素子特性
をかえって劣化させてしまう恐れがある。
【0053】そこで、発明者は、電界印加加熱工程にお
いて印加電圧制御装置により印加電圧を制御することに
より、素子特性劣化を防止する。図15に印加電圧制御
装置の実施例を示し、電界印加加熱工程においてn型結
晶層及び電極間の印加電圧を定電流源から供給し、n型
結晶層及び電極間の印加電圧の上限を制限する電圧制限
手段に並列に接続する。この印加電圧制御装置は、定電
流源8などの被加熱素子7内に水素泳動を起させるに十
分な電流量を流せる電源と、定電圧源9及び逆流阻止用
ダイオード10などの被加熱素子のn型結晶層及び電極
間の印加電圧の上限を制限する電圧制限手段と、からな
る。
【0054】加熱処理を開始する以前は、素子7は殆ど
絶縁状態であるので、定電流源8そのものの内部供給電
源の上限が許す限りまで素子両端の電圧は上がろうとす
る。しかし、素子7と並列に接続された出力設定電圧を
Vtとした定電圧源9及び逆流阻止用ダイオード10が
接続されているので、素子7にかかる電圧値は、ダイオ
ード10にSiダイオードを用いた場合、約0.6+Vt(Vo
lt)を上限値として、制限されることとなる。
【0055】p型発現及び処理の進行と共に、素子の内
部抵抗が下がっていき、素子7を流れる電流が増大して
いくが、今度は定電流で設定された電流で制限される。
図16に電界印加加熱工程における印加電圧制御装置の
他の実施例を示す。この印加電圧制御装置は、上記定電
流源8に代え、高電圧源8aなどの被加熱素子7内に水
素泳動を起させるに十分な電流量を流せる電源と、定電
圧源9及び逆流阻止用ダイオード10に代え、高抵抗器
Rs及びツェナーダイオード10aなどの被加熱素子の
n型結晶層及び電極間の印加電圧の上限を制限する電圧
制限手段と、からなる。ツェナーダイオード10aは素
子7に並列に接続されこれにかかる最大電圧を決定し、
高抵抗器Rsは素子7に直列接続され素子7の直列抵抗
値より十分大きい抵抗値を有する。高電圧源8aは素子
7と高抵抗器Rsとを通して十分な電流を流せる電圧を
有している。
【0056】本実施例の場合は、定電流特性が完全でな
い、或いは電圧制限特性が完全でないが、実用上の問題
はない。さらに、印加電圧制御装置の更なる他の実施例
を示す。即ち、図15に示す電界印加加熱工程における
印加電圧制御装置の定電流源8から供給される電流に、
交流電流を重畳する重畳回路を付加する。
【0057】図17に交流電流を重畳する重畳回路を付
加した電圧印加用電源12の構成を示す。本実施例の場
合は、素子11に電圧を印加するための定電流源8の直
流信号に交流成分を重畳させるものである。加熱処理を
開始する以前は素子11は殆ど絶縁状態であるので、電
圧印加用電源12の定電流源からの電流は定電圧源13
(電圧設定値Vt)及び逆流阻止用ダイオード14に流
入し、素子11両端に加わる電圧は、ダイオード14に
Siダイオードを用いた場合、約0.6+Vt(Volt)とな
る。p型発現及び処理の進行と共に、素子の内部抵抗が
下がっていく、この時、素子11の両端に現れる交流電
圧の値は、交流電流振幅値と素子の直列抵抗値との積で
あるため、素子11両端の交流電圧を測定することによ
って、素子11の処理状態を推定することができる。
【0058】
【発明の効果】以上のように、本発明によれば、III族
窒化物半導体(AlxGal-x)l-ylnyN(0≦x≦1,0≦y≦1)の
結晶層を含む半導体発光素子の製造方法は、II族元素を
添加してIII族窒化物半導体(AlxGal-x)l-ylnyN(0≦x≦
1,0≦y≦1)の結晶層を含む少なくとも1つのpn接合を
形成するpn接合形成工程と、結晶層上に電極を形成す
る工程と、pn接合を所定温度範囲に加熱し、pn接合
が所定温度範囲にある期間の少なくとも一部の期間にお
いて、電極を介してpn接合をよぎる電界を形成する電
界形成加熱工程とを含むので、アクセプタ不純物の成長
層内部の相互拡散を抑制しかつ発光ダイオード或いは半
導体レーザとして必要なp型キャリア濃度を達成でき、
純度の高い青緑色、青色又は紫外線を発光する発光ダイ
オードや半導体レーザダイオードなどのIII族窒化物半
導体発光素子を得ることができる。
【図面の簡単な説明】
【図1】 本発明による実施例のII族元素が添加された
III族窒化物半導体からなるpn接合型GaN青色発光ダイ
オードの概略構成断面図。
【図2】 本発明による実施例により得られた発光ダイ
オードの電圧電流特性を示すグラフ(加熱条件600
℃)。
【図3】 本発明による実施例により得られた発光ダイ
オードの電圧電流特性を示すグラフ(加熱条件300
℃)。
【図4】 比較例の発光ダイオードの電圧電流特性を示
すグラフ(非電圧印加加熱条件 800℃)。
【図5】 図1の本発明による実施例により得られた発
光ダイオードの動作を示す概略断面図。
【図6】 比較例の発光ダイオードの電圧電流特性を示
すグラフ。
【図7】 本発明による第2の実施例のII族元素が添加
されたIII族窒化物半導体からなるpn接合型GaN青色発
光ダイオードの概略構成断面図。
【図8】 本発明による第2の実施例により得られた発
光ダイオードの電圧電流特性を示すグラフ( 600℃)。
【図9】 本発明による第2の実施例により得られた発
光ダイオードの電圧電流特性を示すグラフ( 300℃)。
【図10】 本発明による第2の実施例により得られた
発光ダイオードの電圧電流特性を示すグラフ(電圧変化
0〜4V)。
【図11】 図7の発光ダイオードの発光スペクトルの
グラフ。
【図12】 本発明による実施例により得られた発光ダ
イオードの動作を示す概略断面図。
【図13】 電界印加加熱工程において拡散電位以上の
電圧印加の場合のホモ接続素子のエネルギ帯図。
【図14】 電界印加加熱工程において拡散電位未満の
電圧印加の場合のホモ接続素子のエネルギ帯図。
【図15】 実施例の電界印加加熱工程における印加電
圧制御装置の回路図。
【図16】 他の実施例の電界印加加熱工程における印
加電圧制御装置の回路図。
【図17】 他の実施例の電界印加加熱工程における印
加電圧制御装置の回路図。
【主要部分の符号の説明】
1 サファイア基板 2 AlNバッファ層 3 Siドープn型GaN単結晶層 4 Mgドープp型GaN単結晶層 5A,5B,5C,5D 電極 6 SiO2保護膜 7,11 pn接合型GaN青色発光ダイオード 8 定電流源 8a 高電圧源 9,13 定電圧源 12 電圧印加用電源12 10,14 逆流阻止用Siダイオード Rs 高抵抗器 10a ツェナーダイオード
フロントページの続き (72)発明者 高橋 宏和 埼玉県鶴ヶ島市富士見6丁目1番1号パ イオニア株式会社 総合研究所内 (72)発明者 佐藤 均 埼玉県鶴ヶ島市富士見6丁目1番1号パ イオニア株式会社 総合研究所内 (72)発明者 渡辺 温 埼玉県鶴ヶ島市富士見6丁目1番1号パ イオニア株式会社 総合研究所内 (72)発明者 太田 啓之 埼玉県鶴ヶ島市富士見6丁目1番1号パ イオニア株式会社 総合研究所内 (72)発明者 赤▲崎▼ 勇 愛知県名古屋市西区浄心1丁目1番38− 805 (72)発明者 天野 浩 愛知県名古屋市名東区山の手2丁目104 宝マンション山の手508号室 (56)参考文献 特開 昭51−19985(JP,A) 特開 平7−58043(JP,A) 特開 平6−37357(JP,A) 特開 平7−254733(JP,A) 特開 平5−183489(JP,A) 特開 平6−232450(JP,A) 特開 平5−315647(JP,A) 特開 平8−32115(JP,A) Jpn.J.Appl.Phys., 1999年,Vol.38 Part2, N o.11A,L1237−L1239 (58)調査した分野(Int.Cl.7,DB名) H01L 33/00 H01S 5/00 - 5/50

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 III族窒化物半導体(AlxGal-x)l-yInyN
    (0≦x≦1,0≦y≦1)の結晶層を含む半導体発光素子の製
    造方法であって、II族元素を添加してIII族窒化物半導
    体(AlxGal-x)l-yInyN(0≦x≦1,0≦y≦1)の結晶層を含
    む少なくとも1つのpn接合又はpin接合を形成する
    接合形成工程と、前記結晶層上に電極を形成する工程
    と、前記pn接合又はpin接合を所定温度範囲に加熱
    し、前記pn接合又はpin接合が前記所定温度範囲に
    ある期間の少なくとも一部の期間において、前記電極を
    介して前記pn接合又はpin接合をよぎる電界を形成
    する電界形成加熱工程とを含み、前記電界形成加熱工程
    において、前記n型結晶層及び前記電極間の印加電圧を
    pn接合又はpin接合に対し順バイアスとして電圧を
    印加して、前記pn接合又はpin接合の界面近傍の水
    素濃度を周囲より高めたことを特徴とする製造方法。
  2. 【請求項2】 前記接合形成工程は有機金属気相成長法
    で行われ、III族窒化物半導体(AlxGal-x)l-yInyN(0≦x
    ≦1,0≦y≦1)のn型結晶層の混晶組成に見合う有機金属
    化合物ガスを用いて気相成長を行いIII族窒化物半導体
    (AlxGal-x)l-yInyN(0≦x≦1,0≦y≦1)のn型結晶層を
    形成する工程と、前記結晶層の混晶組成に見合う有機金
    属化合物ガスを用いて前記n型結晶層上に気相成長を行
    い前記結晶層を形成する工程と、を含むことを特徴とす
    る請求項1記載の製造方法。
  3. 【請求項3】 前記電界形成加熱工程において、前記所
    定温度範囲を100℃以上600℃以下とすることを特
    徴とする請求項1又は2記載の製造方法。
  4. 【請求項4】 前記印加電圧を1.5V以上とすること
    を特徴とする請求項記載の製造方法。
  5. 【請求項5】 前記電界形成加熱工程において、前記n
    型結晶層及び前記電極間の印加電圧は定電流源から供給
    されかつ、前記n型結晶層及び前記電極は前記印加電圧
    の上限を制限する電圧制限手段に並列に接続されること
    を特徴とする請求項1〜4のいずれかに記載の製造方
    法。
  6. 【請求項6】 前記定電流源から供給される電流に、交
    流電流を重畳することを特徴とする請求項記載の製造
    方法。
JP32299295A 1995-12-12 1995-12-12 Iii族窒化物半導体発光素子製造方法 Expired - Lifetime JP3461074B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP32299295A JP3461074B2 (ja) 1995-12-12 1995-12-12 Iii族窒化物半導体発光素子製造方法
US08/763,779 US5834326A (en) 1995-12-12 1996-12-11 Process for producing a luminous element of group III nitride semi-conductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32299295A JP3461074B2 (ja) 1995-12-12 1995-12-12 Iii族窒化物半導体発光素子製造方法

Publications (2)

Publication Number Publication Date
JPH09162442A JPH09162442A (ja) 1997-06-20
JP3461074B2 true JP3461074B2 (ja) 2003-10-27

Family

ID=18149943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32299295A Expired - Lifetime JP3461074B2 (ja) 1995-12-12 1995-12-12 Iii族窒化物半導体発光素子製造方法

Country Status (2)

Country Link
US (1) US5834326A (ja)
JP (1) JP3461074B2 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233529A (ja) * 1997-02-14 1998-09-02 Hewlett Packard Co <Hp> 窒化物半導体素子およびその製造方法
US6379981B2 (en) 1998-03-27 2002-04-30 Micron Technology, Inc. Methods incorporating detectable atoms into etching processes
JP3439994B2 (ja) * 1998-07-07 2003-08-25 科学技術振興事業団 低抵抗n型および低抵抗p型単結晶AlN薄膜の合成法
US6713789B1 (en) * 1999-03-31 2004-03-30 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method of producing the same
JP2001044209A (ja) * 1999-07-27 2001-02-16 Furukawa Electric Co Ltd:The GaN系半導体装置の製造方法
US6498111B1 (en) * 2000-08-23 2002-12-24 Cree Lighting Company Fabrication of semiconductor materials and devices with controlled electrical conductivity
JP4618465B2 (ja) * 2000-04-04 2011-01-26 ソニー株式会社 p型窒化物系III−V族化合物半導体の製造方法および半導体素子の製造方法
US6943128B2 (en) * 2000-08-24 2005-09-13 Toyoda Gosei Co., Ltd. Method for reducing semiconductor resistance, device for reducing semiconductor resistance and semiconductor element
US6686132B2 (en) * 2001-04-20 2004-02-03 The Regents Of The University Of California Method and apparatus for enhancing resist sensitivity and resolution by application of an alternating electric field during post-exposure bake
US6881983B2 (en) * 2002-02-25 2005-04-19 Kopin Corporation Efficient light emitting diodes and lasers
US6911079B2 (en) * 2002-04-19 2005-06-28 Kopin Corporation Method for reducing the resistivity of p-type II-VI and III-V semiconductors
US20030222263A1 (en) * 2002-06-04 2003-12-04 Kopin Corporation High-efficiency light-emitting diodes
TW200401462A (en) 2002-06-17 2004-01-16 Kopin Corp Light-emitting diode device geometry
US20040000672A1 (en) * 2002-06-28 2004-01-01 Kopin Corporation High-power light-emitting diode structures
US7002180B2 (en) * 2002-06-28 2006-02-21 Kopin Corporation Bonding pad for gallium nitride-based light-emitting device
US6955985B2 (en) 2002-06-28 2005-10-18 Kopin Corporation Domain epitaxy for thin film growth
US7122841B2 (en) 2003-06-04 2006-10-17 Kopin Corporation Bonding pad for gallium nitride-based light-emitting devices
US7052942B1 (en) 2003-09-19 2006-05-30 Rf Micro Devices, Inc. Surface passivation of GaN devices in epitaxial growth chamber
US20050179042A1 (en) * 2004-02-13 2005-08-18 Kopin Corporation Monolithic integration and enhanced light extraction in gallium nitride-based light-emitting devices
JP4980594B2 (ja) * 2005-08-03 2012-07-18 京セラ株式会社 P型窒化ガリウム系化合物半導体の製造方法
JP4742791B2 (ja) * 2005-09-30 2011-08-10 豊田合成株式会社 III族窒化物系化合物半導体のp型活性化方法
US7773646B2 (en) 2006-05-31 2010-08-10 Panasonic Corporation Semiconductor light source and light-emitting device drive circuit
DE102007019079A1 (de) * 2007-01-26 2008-07-31 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
JP2010021439A (ja) * 2008-07-11 2010-01-28 Showa Denko Kk Iii族窒化物半導体積層構造体およびその製造方法
JP2011040667A (ja) * 2009-08-18 2011-02-24 Sanyo Electric Co Ltd n側電極、窒化物半導体発光素子および窒化物半導体発光素子の製造方法
CN102064249B (zh) * 2010-12-09 2012-11-07 江西联创光电科技股份有限公司 一种新型氮化镓led芯片电极结构的制作方法
US9136341B2 (en) 2012-04-18 2015-09-15 Rf Micro Devices, Inc. High voltage field effect transistor finger terminations
EP2662884B1 (en) * 2012-05-09 2015-04-01 Nxp B.V. Group 13 nitride semiconductor device and method of its manufacture
US9124221B2 (en) 2012-07-16 2015-09-01 Rf Micro Devices, Inc. Wide bandwidth radio frequency amplier having dual gate transistors
US8988097B2 (en) 2012-08-24 2015-03-24 Rf Micro Devices, Inc. Method for on-wafer high voltage testing of semiconductor devices
US9142620B2 (en) 2012-08-24 2015-09-22 Rf Micro Devices, Inc. Power device packaging having backmetals couple the plurality of bond pads to the die backside
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US9202874B2 (en) 2012-08-24 2015-12-01 Rf Micro Devices, Inc. Gallium nitride (GaN) device with leakage current-based over-voltage protection
US9917080B2 (en) 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
WO2014035794A1 (en) 2012-08-27 2014-03-06 Rf Micro Devices, Inc Lateral semiconductor device with vertical breakdown region
US9070761B2 (en) 2012-08-27 2015-06-30 Rf Micro Devices, Inc. Field effect transistor (FET) having fingers with rippled edges
US9325281B2 (en) 2012-10-30 2016-04-26 Rf Micro Devices, Inc. Power amplifier controller
US9455327B2 (en) 2014-06-06 2016-09-27 Qorvo Us, Inc. Schottky gated transistor with interfacial layer
US9536803B2 (en) 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
JP7064269B2 (ja) * 2017-08-30 2022-05-10 パナソニックホールディングス株式会社 半導体発光素子
JP2021106219A (ja) * 2019-12-26 2021-07-26 株式会社デンソー 窒化物半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868614A (en) * 1981-02-09 1989-09-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting semiconductor device matrix with non-single-crystalline semiconductor
JP2540791B2 (ja) * 1991-11-08 1996-10-09 日亜化学工業株式会社 p型窒化ガリウム系化合物半導体の製造方法。
JP3352712B2 (ja) * 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
JPH07273366A (ja) * 1994-03-28 1995-10-20 Pioneer Electron Corp Iii族窒化物発光素子の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Jpn.J.Appl.Phys.,1999年,Vol.38 Part2, No.11A,L1237−L1239

Also Published As

Publication number Publication date
US5834326A (en) 1998-11-10
JPH09162442A (ja) 1997-06-20

Similar Documents

Publication Publication Date Title
JP3461074B2 (ja) Iii族窒化物半導体発光素子製造方法
US6020602A (en) GaN based optoelectronic device and method for manufacturing the same
JP3688843B2 (ja) 窒化物系半導体素子の製造方法
US6720570B2 (en) Gallium nitride-based semiconductor light emitting device
JP2785254B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP3408413B2 (ja) 半導体の製造方法及び半導体装置
JPH05183189A (ja) p型窒化ガリウム系化合物半導体の製造方法。
JPH04242985A (ja) 窒化ガリウム系化合物半導体レーザダイオード
KR20030006990A (ko) 질화물반도체소자 및 그 제조방법
JP3506874B2 (ja) 窒素−3族元素化合物半導体発光素子
US7041519B2 (en) Method for producing p-type group III nitride compound semiconductor
JP3658892B2 (ja) p型窒化物半導体の成長方法及び窒化物半導体素子
JP2000315818A (ja) 半導体装置の製造方法
JP3361964B2 (ja) 半導体発光素子およびその製造方法
JP3497790B2 (ja) P型窒化ガリウム系半導体の製造方法及びp型窒化ガリウム系半導体を用いた発光素子
JPH09167857A (ja) 半導体素子及びその製造方法
JP3209233B2 (ja) 青色発光ダイオードおよびその製造方法
EP1246264A2 (en) Nitride semiconductor device
JP2790235B2 (ja) 窒化ガリウム系化合物半導体のp型化方法
JP3403665B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP3216596B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP3564811B2 (ja) 3族窒化物半導体発光素子
JPH05198841A (ja) 窒化ガリウム系化合物半導体のp型化方法
JPH06260681A (ja) 窒化ガリウム系化合物半導体発光素子
JP3481305B2 (ja) 3族窒化物半導体発光素子

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080815

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130815

Year of fee payment: 10

EXPY Cancellation because of completion of term