JP2001044209A - GaN系半導体装置の製造方法 - Google Patents
GaN系半導体装置の製造方法Info
- Publication number
- JP2001044209A JP2001044209A JP21266499A JP21266499A JP2001044209A JP 2001044209 A JP2001044209 A JP 2001044209A JP 21266499 A JP21266499 A JP 21266499A JP 21266499 A JP21266499 A JP 21266499A JP 2001044209 A JP2001044209 A JP 2001044209A
- Authority
- JP
- Japan
- Prior art keywords
- gan
- current
- based semiconductor
- type gan
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
層を低抵抗化する方法であって、MOCVD、MBE何
れの方法で成長したエピタキシャル層にも適用可能な方
法を提供する。 【解決手段】アクセプターがドープされたp型GaN系
半導体層に0.1mA以上の電流通電を5〜40分程度
行う。
Description
の低抵抗、活性化に関するものであり、特に分子線エピ
タキシャル成長方法(MBE)を用いて形成したp型G
aN系半導体層に好適な低抵抗、活性化方法に関するも
のである。
GaAlNなどのガリウムナイトライド(GaN)系半
導体は、組成を選択することでバンドギャップを広範囲
に変化させることが出来ること、他の組成系で実現が困
難である青系統の短波長発光を得ることが出来ることな
どから、半導体発光ダイオードや半導体レーザーなどの
発光素子への応用が検討されている。またGaN系半導
体は、高温での組成安定性に優れており、高温で動作可
能なトランジスタなどの半導体材料としても期待されて
いる。
置の製造における課題の一つに、p型GaN系半導体層
の低抵抗化がある。例えば発光素子の場合には、一般に
高出力、高効率を実現できる構造としてpn接合構造や
pinダブルジャンクション構造が知られており、これ
をGaN系半導体で実現するためには低抵抗のp型のG
aN系半導体層を得る必要があるが、単にZn、Mgな
どのアクセプターをドープしてGaN系半導体層を成長
しても、ドーパントの活性化率が低く、低抵抗のp型G
aN系半導体層を得ることができないという問題があ
る。
GaN、GaAlN、InGaN、InGaAlNな
ど、GaおよびN、あるいはこれに加えて、他のIII族
あるいはV族元素から構成される半導体層であり、アク
セプターとはこれらの半導体をp型化する作用を有する
ドーパントであり、具体的にはZn、Mg、Cd、B
e、Caなどが知られている。
例えば特開平2−25759のように、Mgなどをドー
プしたGaN系半導体層に電子線を照射することで、ド
ーパントを活性化する方法や、特開平6−314821
のようにMgなどをドープしたGaN系半導体層を含む
エピタキシャル積層構造を形成した後に、400℃以上
のアニーリングを行うことによりドーパントを活性化す
る方法がある。
ープしたGaN系半導体層に電子線を照射する方法は、
該GaN系半導体層が表面に露出した状態で電子線の照
射を行う必要があるため、素子構造によってはエピタキ
シャル成長を中断して電子線照射を行って低抵抗化処理
を行ってから、改めて残りのエピタキシャル成長を行う
必要があり、さらに、電子線照射はスポットサイズの小
さいビームを走査することで行われるため、生産能率が
低いという問題がある。
体層を含むエピタキシャル積層構造を形成した後に、4
00℃以上のアニーリングを行う方法は、現に市販され
ている発光素子などに採用されている方法であり、エピ
タキシャル工程の終了後にウェハ状態で一括処理ができ
るなど生産効率に優れる方法であるが、得られるp型G
aN系半導体層のキャリア濃度は1×1017cm-3程度
であり、対象とする素子の種類や必要な素子特性によっ
ては必ずしも十分な抵抗低減効果が得られる方法という
ことはできない。
(MOCVD)によりGaN系半導体層を形成すること
が前提とされているが、ガスソース分子線エピタキシー
法(ガスソースMBE)により形成したGaN系半導体
層にこの方法を適用しても、殆どドーパントを活性化す
ることができず、極めて低い抵抗低減効果しか得ること
ができない。
に、半導体製造に係る技術分野において広く知られた方
法であるが、一般に、前者は原料元素と有機元素(また
は分子)あるいは水素などとの化合物を原料とし、この
原料を所定温度に保持した基板上に供給することで、基
板上で熱化学反応を生じさせて原料元素を基板上に堆積
させる方法であり、後者は、原料元素を加熱することで
生じる原料ビーム(あるいはこれに加えてガス原料ビー
ム)を低圧下、所定温度に保持した基板上に照射して原
料元素(あるいはガス原料に含まれる元素)を基板上に
堆積させる方法である。なお、ガスソースMBE法とは
別に、単にMBE法と呼称される方法もあるが、これは
材料ビームとしてガス源を使用しない方法であり、この
明細書では簡明のため、ガス源を使用する場合と使用し
ない場合の双方を含む上位概念として、ガスソースMB
E法の名称を用いている。
制御が容易であり、均一な薄膜の成長性に優れる方法で
あり、特に、FETなどの電子デバイスなど精密な膜厚
や膜質制御が求められるデバイス作製に必要とされる方
法である。
層の低抵抗化効果、アクセプターの活性化効果に優れる
方法であって、MOCVDにより作製されるGaN系半
導体装置だけでなく、ガスソースMBEにより作製され
るGaN系半導体装置の場合にも高い低抵抗化効果、ド
ーパントの活性化効果の得られる半導体装置の製造方法
を提供することを目的とする。
型GaN系半導体層を有するGaN系半導体装置の製造
工程における、所定の中間工程、あるいは最終工程とし
て、該p型GaN系半導体層に電流通電を行うこ工程を
有することを内容とするものである。
aN、GaAlN、InGaN、InGaAlNなどの
組成を有するGaN系半導体層を具備する半導体装置で
あり、具体的には、半導体発光ダイオードや半導体レー
ザなどの発光装置や、FETなどの半導体電子装置が含
まれる。また、半導体装置を構成する各GaN系半導体
層は、GaおよびN、あるいはこれに加えて、他のIII
族あるいはV族元素から構成される半導体層をいい、こ
れらの半導体層は、Si、サファイア、GaNなどより
なる基板上に、MOCVD法、ガスソースMBE法のい
ずれかの方法により形成されるものである。また、本発
明におけるアクセプターとは、GaN系半導体をp型化
する作用を有するドーパントであり、例えば、Mg、Z
n、Cd、Be、Caなどが該当する。
造工程における様々な時点において行うことができる。
即ち、エピタキシャル成長工程が終了した時点でウェハ
に電極を形成し、あるいは、電極端子をウェハに接触さ
せた状態で、電流通電を行うことができ、必要なデバイ
ス構造を形成し、素子サイズに分離した後に電流通電を
行うことも可能である。
流通電処理は、常温下で実施することも可能であるが、
未処理のp型GaN系半導体層は高抵抗であり、通電処
理の初期段階においては高電圧を印加することが必要と
なるため、ウェハを予め200℃〜400℃に加熱した
状態で通電処理を開始することで、初期所要電圧値を小
さくすることが便宜である。一方、本発明の電流通電を
実施すると、抵抗加熱による温度上昇を生じるが、電流
通電を行うための電極が劣化するなどの問題から、電流
通電中の温度上昇は一定値以下とすることが一般に必要
であり、従って、本発明における電流通電は、200〜
700℃の温度範囲で行うことが望ましい。なお、この
ような通電処理を行うに際しては、処理対象のワークを
窒素などの不活性ガス雰囲気下、あるいは、真空雰囲気
下に置くことが望ましい。
電処理時間は、p型GaN系半導体層の膜厚やドーパン
ト種、ドープ濃度に依存し、また、抵抗加熱による昇温
速度がワークの熱容量などに依存するため一概に規定で
きないが、典型的には、0.1mA/mm2 以上の電流
を5分〜40分程度通電することにより、p型GaN系
半導体層の低抵抗化効果を得ることができる。
解効果トランジスタ(FET)を構成するエピタキシャ
ル成長層の一例である。図中の各層には、各層の組成お
よびドーパントの種類が記載されており、各層横には、
各ドーパントのドープ濃度が記載されている。図1の例
では、チャネル層となるべきp型GaN層に、アクセプ
ターとしてMgが5×1018cm-3の濃度でドープされ
ている。
aN系半導体レーザを構成するエピタキシャル成長層の
一例である。図中には、図1と同様に各層の組成、ドー
パントの種類およびドープ濃度が記載されている。図2
の例では、クラッド層となるべきp型GaN層、p型A
lGaN層に、アクセプターとしてMgが5×1018c
m-3の濃度でドープされている。
半導体層の活性化を行う場合は、図1や図2のようなエ
ピタキシャル構造を形成した後、基板の上下に通電用電
極を形成して電流通電を行うことができる。
う対象であるMgをドープしたp型GaN層の膜厚が2
00nmと薄いため、例えば、ウェハを予め200℃程
度に加熱しておけば、5V程度の印加電圧で2〜3mA
/mm2 程度の当初電流が得られる。5Vの電圧の印加
を継続すると、抵抗加熱により基板温度が上昇するとと
もに、p型GaN層中のMgが活性化されて抵抗値が減
少し、通電電流値は増加していく。ウェハ温度が上昇し
て、例えば700℃以上となると、通電用の電極が劣化
するなどの問題を生じることが考えられるが、その場合
は、基板温度が所定値以下となるように印加電圧値を制
御しながら電流通電を行えばよい。
に、低抵抗化を行う対象であるMgをドープしたp型G
aN系半導体層の膜厚が厚く、初期抵抗値が高い場合
は、ウェハを予め比較的高温(例えば400℃)に加熱
しておき、また、初期印加電圧値も高め(例えば15
V)に設定することで、一定値以上の初期電流(例え
ば、0.1mA以上)を得ることが出来る。電圧印加を
継続すれば、p型GaN層中のMgが活性化されて抵抗
値が減少し、通電電流値が増加するとともに、ウェハ温
度は上昇していくが、ウェハ温度を所定の値以下とする
よう印加電圧値を制御しつつ電流通電を継続すること
で、p型GaN系半導体層を低抵抗化を実現することが
できる。
形成し、更には素子分離を行った後に実施することもで
きる。図3は、図1に示したエピタキシャル成長層にエ
ッチングによる溝形成を行い、該溝部分にゲート絶縁膜
とゲート電極を施すとともに、基板上下にソース、ドレ
イン各電極を設けて作製したFET素子構造を示してい
る。このようなFET素子の場合は、例えば、図中のソ
ース電極とドレイン電極に電圧を印加して、上に記した
ウェハの場合と同様の手順で電流通電を行うことによ
り、p型GaN層の低抵抗化を行うことが可能である。
ダイオードやGaN系半導体レーザなどの発光素子や、
GaN系FETなどの電子素子などを好適な適用対象と
するが、これら以外の半導体装置であっても、p型Ga
N系半導体層を有する半導体装置であって、該p型半導
体層の低抵抗化、アクセプターの活性化が求めれられる
各種の半導体装置に適用することができる。
シャル構造を、次の手順で作製した。まず、ガスソース
MBE成長室にn型シリコン基板を導入し、成長温度6
40℃として、ラジカル化した窒素(3×10-6Tor
r)、Ga(5×10-7Torr)、Si(5×10-9Tor
r)を用いて(カッコ内はそれぞれのフラックス強度で
ある。以下同じ。)膜厚50nmのn型GaNバッファ
ー層を成長した。
×10-5Torr)、Ga(1×10-6Torr)を用いてアン
ドープのGaNを500nm成長した。
ニア(5×10-5Torr)、Ga(1×10-6Torr)、S
i(8×10-9Torr)を用いて膜厚400nmのn+ 型
GaN層を成長した。
ア(5×10-5Torr)、Ga(1×10-6Torr)、Si
(8×10-9Torr)を用いて膜厚200nmのn- 型G
aN層を成長した。
Ga(1×10-6Torr)、Mg(5×10-9Torr)を用
いてp+ 型GaN層を成長した。このときのドーパント
Mgのドープ濃度は、質量分析装置での分析によると、
5×1019cm-3であったが、成長終了後のドーパント
Mgの活性化率は、1000〜10000分の1程度で
あり、電気的測定によるキャリア濃度の決定はできない
状態である。
×10-5Torr)、Ga(1×10-6Torr)、Si(1×
10-9Torr)を用いて100nmのn- GaNを成長し
た。
Ga(1×10-6Torr)、Si(8×10-9Torr)を用
いてn+ 型GaN層を成長し、最後に、ウェハの上下面
にW−Si電極を蒸着して、エピタキシャル成長工程を
終了した。
構造を形成したウェハを適当なサイズのサンプルに分割
して、図4に示す通電処理装置に導入し、窒素ガス雰囲
気下でサンプル温度を300℃に加熱した状態で電流通
電を行った。
mA/mm2 であったが、通電を継続するにつれてサン
プル温度が上昇するとともに、電流値が増大し、5分経
過時点でサンプル温度700℃、電流値15mA/mm
2 となったため、以降、サンプル温度が徐々に減少する
よう印加電圧を徐々に低下させていき、通電開始から1
5分後に電圧値2V、電流値5mmA/mm2 、サンプ
ル温度350℃としたところで通電処理を終了した。
温まで冷却した後、ホール測定及びC−V(容量−電
圧)測定を用いてp型キャリア濃度を測定したところ、
2×10 18cm-3であった。
別の分割片サンプルを図4に示す装置に導入し、ヒータ
ー加熱により、400℃×30分、500℃×30分、
650℃×30分の各条件でアニーリング処理を行い、
実施例1と同様に室温まで冷却した後、p型キャリア濃
度の測定を行ったが、その結果は各条件それぞれ、1×
1016cm-3、3×1016cm-3、4×1016cm-3で
あった。
キシャル構造をMOCVD装置を用いて作製した。即
ち、図1 に示すエピタキシャル構造を、次の手順で作成
した。
を導入し、成長温度600℃として、アンモニア(NH
3 )(8000sccm)、トリメチルガリウム(TM
G)(20sccm)、シラン(5sccm)の条件で
膜厚50nmのn型GaNバッファー層を成長した。
(8000sccm)、TMG(20sccm)の条件
でアンドープのGaNを500nm成長した。続いて成
長温度を1050℃として、アンモニア(8000sc
cm)、TMG(20sccm)、シラン(5scc
m)を用いて膜厚400nmのn+ 型GaN層を成長し
た。
モニア(8000sccm)、TMG(20scc
m)、シラン(5sccm)を用いて膜厚200nmの
n- 型GaN層を成長した。
m)、TMG(20sccm)、シクロペンタジェニル
(Mg)(3sccm)を用いてp+ 型GaN層を成長
した。この時のドーパントMgのドープ濃度は、質量分
析装置での分析によると、5×10 19cm-3であった
が、成長終了後のドーパントMgの活性化率は、100
0〜10000分の1程度であり、電気的測定ではキャ
リア濃度を決定できない状態である。
(8000sccm)、TMG(20sccm)、シラ
ン(5sccm)を用いて100nmのn- 型GaNを
成長した。続いて、アンモニア(8000sccm)、
TMG(20sccm)、シラン(5sccm)を用い
てn+ 型GaN層を成長した。
イズのサンプルに分割し、これを図4の通電処理装置に
導入し、窒素雰囲気下でサンプル温度を300℃に加熱
した状態で通電処理を行った。
1.5mA/mm2 であったが、通電を継続するするに
つれてサンプル温度が上昇するとともに、電流値が増大
し、5分経過時点でサンプル温度700℃、電流値14
mA/mm2 となったため、以降、サンプル温度が徐々
に減少するよう印加電圧を徐々に低下させていき、通電
開始から20分後に電圧値2V、電流値4mmA/mm
2 、サンプル温度300℃としたところで通電処理を終
了した。
実施例1と同様に室温まで冷却した後、p型キャリア濃
度の測定を行ったところ、2×1018cm-3であった。
いて作成したウェハの別の分割片サンプルを図4に示す
装置に導入し、ヒーター加熱により、400℃×30
分、500℃×30分、650℃×30分の各条件でア
ニーリング処理を行い、実施例1と同様に室温まで冷却
した後、p型キャリア濃度の測定を行ったが、その結果
は各条件それぞれ、1×1016cm-3、3×1016cm
-3、1×1018cm-3であった。
キシャル構造をガスソースMBE法により作製した。即
ち、Si基板を用い、Ga(1×10-6Torr)とア
ンモニア(NH3 )(5×10-5Torr)、Si(8
×10-9Torr)を用いて650℃の温度でGaNバ
ッファ層を50nm形成し、次に850℃の温度でGa
(1×10-6Torr)、アンモニア(5×10-5To
rr)、Si(8×10-9Torr)を用いて、400
0nmのSiドープGaNを形成した。Si濃度は5×
1018cm-3となるように設定した。次にGa(1×1
0-6Torr)、In(5×10 -7Torr)、アンモ
ニア(1.5×10-5Torr)を用いてIn0.2 Ga
0. 8 N(ノンドープ)を5nm成長した。
とGa(1×10-6Torr)、アルミニウム(Al)
(2×10-7Torr)、アンモニアを用いてMgドー
プAl 0.15Ga0.85N200nmを成長した。Mgの濃
度は5×1018cm-3となるように設定した。さらにそ
の上にTMG、アンモニア、マグネシウム(5×10-9
Torr)を用いMgドープGaNを300nm成長し
た。Si濃度は5×1018cm-3とした。
構造を形成したウェハを適当なサイズのサンプルに分割
して、図4に示す通電処理装置に導入し、窒素ガス雰囲
気下でサンプル温度を400℃に加熱した状態で電流通
電を行った。
1mA/mm2 であったが、通電を継続するするにつれ
てサンプル温度が上昇するとともに、電流値が増大し、
7分経過時点でサンプル温度650℃、電流値10mA
/mm2 となったため、以降、サンプル温度が徐々に減
少するよう印加電圧を徐々に低下させていき、通電開始
から20分後に電圧値5V、電流値5mmA/mm2 、
サンプル温度350℃としたところで通電処理を終了し
た。
実施例1と同様に室温まで冷却した後、p型キャリア濃
度の測定を行ったところ、2×1018cm-3であった。
別の分割片サンプルを図4に示す装置に導入し、ヒータ
ー加熱により、450℃×30分、500℃×30分、
650℃×30分、750℃×30分の各条件でアニー
リング処理を行い、実施例1と同様に室温まで冷却した
後、p型キャリア濃度の測定を行ったが、その結果はそ
れぞれ、0.9×1016cm-3、1.5×1016c
m-3、2×1016cm-3、2×1016cm -3であった。
シャル構造に以下のような加工を加えてFET素子を作
製した。
N層に至る溝をドライエッチングにより形成し、該溝に
SiO2 ゲート絶縁膜を選択的に形成した。次に、上部
のソース、ゲート電極にはSiO2 等をその表面にプラ
ズマCVD装置を用いて堆積させた後、フォトリソグラ
フィと化学エッチングを用いてゲート部をマスクし、ソ
ースとなる部分に開口部を開け、電極となるW−Si系
の金属を選択的に蒸着し、最後に、下部のドレイン電極
をW−Si系の金属を蒸着して図2に示す構造を得た。
窒素ガス雰囲気下、FETを300℃に加熱しながらソ
ース−ドレイン間に電流通電を行った。印加電圧を5V
としたところ初期電流は2mA/mm2 であったが、通
電を継続するするにつれてサンプル温度が上昇するとと
もに、電流値が増大し、5分経過時点でサンプル温度7
00℃、電流値15mA/mm2 となったため、以降、
サンプル温度が徐々に減少するよう印加電圧を徐々に低
下させていき、通電開始から15分後に電圧値2V、電
流値5mmA/mm2 、サンプル温度350℃としたと
ころで通電処理を終了した。
温まで冷却した後、実施例1と同様の方法でp型キャリ
ア濃度を測定したところ、2×1018cm-3であった。
系半導体層を成長した場合について説明したが、基板と
してはSi基板の他、サファイア、GaNなど他の基板
を使用することもできる。また実施例1〜3では、ウェ
ハ上下面に電極を予め形成して電流通電を行う例を示し
たが、電極を予め形成するか否かは本発明の本質ではな
く、例えば、単に電極端子をウェハ上下面に機械的に接
触させた状態で電流通電を行うことも可能である。ま
た、アクセプターであるp型不純物は、MOCVDまた
はガスソースMBE成長中に添加する例を示したが、ア
クセプターの導入方法は本発明の本質ではなく、例え
ば、ノンドープのGaN系半導体層成長後にイオン注入
によりp型不純物の導入を行っても良い。
は、ウェハ状態あるいはデバイス加工を行った後にp型
GaN系半導体層を低抵抗化できる利点があり、GaN
系半導体をMOCVD法によりエピタキシャル成長した
場合には、従来法に比べて格段に優れた低抵抗化効果が
得られるとともに、GaN系半導体をガスソースMBE
法により成長した場合でも、極めて優れた低抵抗化効果
を得ることができる方法である点に優れている。また、
本発明は極めて低抵抗のp型GaN系半導体層の形成を
可能とするものであり、発光素子と比較して、より低抵
抗のp型半導体層の実現が求められる大電流用GaN系
トランジスターなどの製造に好適である。
ンジスタを構成するエピタキシャル成長層の一例を示す
説明図。
体レーザを構成するエピタキシャル成長層の一例を示す
説明図。
Claims (1)
- 【請求項1】アクセプターがドープされたGaN系半導
体層を有するGaN系半導体装置の製造方法において、
電流通電により前記アクセプターがドープされたGaN
系半導体層を低抵抗化する工程を有することを特徴とす
るGaN系半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21266499A JP2001044209A (ja) | 1999-07-27 | 1999-07-27 | GaN系半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21266499A JP2001044209A (ja) | 1999-07-27 | 1999-07-27 | GaN系半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001044209A true JP2001044209A (ja) | 2001-02-16 |
Family
ID=16626369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21266499A Pending JP2001044209A (ja) | 1999-07-27 | 1999-07-27 | GaN系半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001044209A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001351925A (ja) * | 2000-04-04 | 2001-12-21 | Sony Corp | p型窒化物系III−V族化合物半導体の製造方法および半導体素子の製造方法 |
JP2004047762A (ja) * | 2002-07-12 | 2004-02-12 | Hitachi Cable Ltd | 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス |
WO2005029587A1 (ja) * | 2003-09-24 | 2005-03-31 | Sanken Electric Co., Ltd. | 窒化物系半導体素子 |
JP2006261476A (ja) * | 2005-03-18 | 2006-09-28 | Nokodai Tlo Kk | Si基板結晶上における窒化ガリウム結晶成長方法 |
JP2007142410A (ja) * | 2005-11-17 | 2007-06-07 | Sharp Corp | 半導体層構造の成長方法 |
JP2008153371A (ja) * | 2006-12-15 | 2008-07-03 | Furukawa Electric Co Ltd:The | 縦型電界効果トランジスタ |
CN100407386C (zh) * | 2006-10-17 | 2008-07-30 | 杭州电子科技大学 | 一种改善氮化镓功率晶体管散热性能的方法 |
JP2012508458A (ja) * | 2008-11-07 | 2012-04-05 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | オプトエレクトロニクス半導体チップの製造方法およびオプトエレクトロニクス半導体チップ |
JP2015032835A (ja) * | 2013-08-05 | 2015-02-16 | ソウル セミコンダクター カンパニー リミテッド | 窒化物系電界効果トランジスタ及びその製造方法 |
JP2015046599A (ja) * | 2013-08-28 | 2015-03-12 | ソウル セミコンダクター カンパニー リミテッド | 窒化物系トランジスタおよびその製造方法 |
CN111540814A (zh) * | 2020-05-09 | 2020-08-14 | 湘能华磊光电股份有限公司 | 一种提升量子效率的led外延生长方法 |
JP2021106219A (ja) * | 2019-12-26 | 2021-07-26 | 株式会社デンソー | 窒化物半導体装置の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5119985A (en) * | 1974-08-12 | 1976-02-17 | Hitachi Ltd | Gan denbahatsukososhianteikaho |
JPH04299583A (ja) * | 1991-03-27 | 1992-10-22 | Toyoda Gosei Co Ltd | 窒化ガリウム系化合物半導体発光素子 |
JPH07220855A (ja) * | 1994-02-03 | 1995-08-18 | Shibaura Eng Works Co Ltd | 被処理物の加熱方法および加熱装置 |
JPH09162442A (ja) * | 1995-12-12 | 1997-06-20 | Pioneer Electron Corp | Iii族窒化物半導体発光素子製造方法 |
JPH09246277A (ja) * | 1996-03-13 | 1997-09-19 | Japan Radio Co Ltd | 電磁加熱型活性化アニール装置 |
-
1999
- 1999-07-27 JP JP21266499A patent/JP2001044209A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5119985A (en) * | 1974-08-12 | 1976-02-17 | Hitachi Ltd | Gan denbahatsukososhianteikaho |
JPH04299583A (ja) * | 1991-03-27 | 1992-10-22 | Toyoda Gosei Co Ltd | 窒化ガリウム系化合物半導体発光素子 |
JPH07220855A (ja) * | 1994-02-03 | 1995-08-18 | Shibaura Eng Works Co Ltd | 被処理物の加熱方法および加熱装置 |
JPH09162442A (ja) * | 1995-12-12 | 1997-06-20 | Pioneer Electron Corp | Iii族窒化物半導体発光素子製造方法 |
JPH09246277A (ja) * | 1996-03-13 | 1997-09-19 | Japan Radio Co Ltd | 電磁加熱型活性化アニール装置 |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001351925A (ja) * | 2000-04-04 | 2001-12-21 | Sony Corp | p型窒化物系III−V族化合物半導体の製造方法および半導体素子の製造方法 |
JP2004047762A (ja) * | 2002-07-12 | 2004-02-12 | Hitachi Cable Ltd | 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス |
US7675076B2 (en) | 2003-09-24 | 2010-03-09 | Sanken Electric Co., Ltd. | Nitride-based semiconductor device of reduced voltage drop |
WO2005029587A1 (ja) * | 2003-09-24 | 2005-03-31 | Sanken Electric Co., Ltd. | 窒化物系半導体素子 |
JP2006261476A (ja) * | 2005-03-18 | 2006-09-28 | Nokodai Tlo Kk | Si基板結晶上における窒化ガリウム結晶成長方法 |
JP4485510B2 (ja) * | 2005-11-17 | 2010-06-23 | シャープ株式会社 | 半導体層構造の成長方法 |
JP2007142410A (ja) * | 2005-11-17 | 2007-06-07 | Sharp Corp | 半導体層構造の成長方法 |
CN100407386C (zh) * | 2006-10-17 | 2008-07-30 | 杭州电子科技大学 | 一种改善氮化镓功率晶体管散热性能的方法 |
JP2008153371A (ja) * | 2006-12-15 | 2008-07-03 | Furukawa Electric Co Ltd:The | 縦型電界効果トランジスタ |
JP2012508458A (ja) * | 2008-11-07 | 2012-04-05 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | オプトエレクトロニクス半導体チップの製造方法およびオプトエレクトロニクス半導体チップ |
US8598596B2 (en) | 2008-11-07 | 2013-12-03 | Osram Opto Semiconductors Gmbh | Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip |
JP2015032835A (ja) * | 2013-08-05 | 2015-02-16 | ソウル セミコンダクター カンパニー リミテッド | 窒化物系電界効果トランジスタ及びその製造方法 |
JP2015046599A (ja) * | 2013-08-28 | 2015-03-12 | ソウル セミコンダクター カンパニー リミテッド | 窒化物系トランジスタおよびその製造方法 |
JP2021106219A (ja) * | 2019-12-26 | 2021-07-26 | 株式会社デンソー | 窒化物半導体装置の製造方法 |
CN111540814A (zh) * | 2020-05-09 | 2020-08-14 | 湘能华磊光电股份有限公司 | 一种提升量子效率的led外延生长方法 |
CN111540814B (zh) * | 2020-05-09 | 2023-03-21 | 湘能华磊光电股份有限公司 | 一种提升量子效率的led外延生长方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI756540B (zh) | 具有埋入式活化p-(Al,In)GaN層的半導體結構、半導體元件及其製造方法 | |
US5432808A (en) | Compound semicondutor light-emitting device | |
KR100504161B1 (ko) | Ⅲ족 질화물계 화합물 반도체 소자의 제조 방법 | |
US7951685B2 (en) | Method for manufacturing semiconductor epitaxial crystal substrate | |
JP7328234B2 (ja) | 窒化ガリウム材料中の拡散によりドープ領域を形成するための方法およびシステム | |
TW554550B (en) | Forming low resistivity p-type gallium nitride | |
KR20150007350A (ko) | Iii족 질화물 반도체 필름을 증착하는 방법 | |
US20160079370A1 (en) | Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method | |
JP2001044209A (ja) | GaN系半導体装置の製造方法 | |
JP2004260198A (ja) | 低抵抗型化合物半導体材料を形成する方法 | |
US6911079B2 (en) | Method for reducing the resistivity of p-type II-VI and III-V semiconductors | |
JP3447940B2 (ja) | 半導体装置の製造方法 | |
JP3398031B2 (ja) | p型GaN系化合物半導体の製造方法 | |
US20070026658A1 (en) | Process of forming an as-grown active p-type III-V nitride compound | |
US8906796B2 (en) | Method of producing semiconductor transistor | |
US6294016B1 (en) | Method for manufacturing p-type GaN based thin film using nitridation | |
JP2003037287A (ja) | 発光素子 | |
JP6728960B2 (ja) | 処理装置および半導体装置の製造方法 | |
JP4137223B2 (ja) | 化合物半導体の製造方法 | |
CN114724927B (zh) | P型iii族氮化物外延结构、制备方法及半导体器件 | |
JP2003124515A (ja) | 窒化物系化合物半導体の製造方法及び半導体素子 | |
KR20040079506A (ko) | 화합물 반도체 발광 소자의 제조 방법 | |
CN117013361A (zh) | 基于p型氮化镓的欧姆接触生成方法及半导体器件 | |
JP4901110B2 (ja) | 化合物半導体エピタキシャル結晶及びその成長方法 | |
JPH0529653A (ja) | 半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060403 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091023 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091222 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100803 |