JP2001044209A - ＧａＮ系半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】アクセプターをドープしたｐ型ＧａＮ系半導体
層を低抵抗化する方法であって、ＭＯＣＶＤ、ＭＢＥ何
れの方法で成長したエピタキシャル層にも適用可能な方
法を提供する。 【解決手段】アクセプターがドープされたｐ型ＧａＮ系
半導体層に０．１ｍＡ以上の電流通電を５〜４０分程度
行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はｐ型ＧａＮ系半導体
の低抵抗、活性化に関するものであり、特に分子線エピ
タキシャル成長方法（ＭＢＥ）を用いて形成したｐ型Ｇ
ａＮ系半導体層に好適な低抵抗、活性化方法に関するも
のである。

【０００２】

【従来の技術】ＧａＮ、ＧａＡｌＮ、ＩｎＧａＮ、Ｉｎ
ＧａＡｌＮなどのガリウムナイトライド（ＧａＮ）系半
導体は、組成を選択することでバンドギャップを広範囲
に変化させることが出来ること、他の組成系で実現が困
難である青系統の短波長発光を得ることが出来ることな
どから、半導体発光ダイオードや半導体レーザーなどの
発光素子への応用が検討されている。またＧａＮ系半導
体は、高温での組成安定性に優れており、高温で動作可
能なトランジスタなどの半導体材料としても期待されて
いる。

【０００３】これらのＧａＮ系半導体を用いた半導体装
置の製造における課題の一つに、ｐ型ＧａＮ系半導体層
の低抵抗化がある。例えば発光素子の場合には、一般に
高出力、高効率を実現できる構造としてｐｎ接合構造や
ｐｉｎダブルジャンクション構造が知られており、これ
をＧａＮ系半導体で実現するためには低抵抗のｐ型のＧ
ａＮ系半導体層を得る必要があるが、単にＺｎ、Ｍｇな
どのアクセプターをドープしてＧａＮ系半導体層を成長
しても、ドーパントの活性化率が低く、低抵抗のｐ型Ｇ
ａＮ系半導体層を得ることができないという問題があ
る。

【０００４】ここで、ＧａＮ系半導体層とは、例えば、
ＧａＮ、ＧａＡｌＮ、ＩｎＧａＮ、ＩｎＧａＡｌＮな
ど、ＧａおよびＮ、あるいはこれに加えて、他のIII族
あるいはＶ族元素から構成される半導体層であり、アク
セプターとはこれらの半導体をｐ型化する作用を有する
ドーパントであり、具体的にはＺｎ、Ｍｇ、Ｃｄ、Ｂ
ｅ、Ｃａなどが知られている。

【０００５】この問題を解決するための手段としては、
例えば特開平２−２５７５９のように、Ｍｇなどをドー
プしたＧａＮ系半導体層に電子線を照射することで、ド
ーパントを活性化する方法や、特開平６−３１４８２１
のようにＭｇなどをドープしたＧａＮ系半導体層を含む
エピタキシャル積層構造を形成した後に、４００℃以上
のアニーリングを行うことによりドーパントを活性化す
る方法がある。

【０００６】

【発明が解決しようとする課題】しかし、Ｍｇなどをド
ープしたＧａＮ系半導体層に電子線を照射する方法は、
該ＧａＮ系半導体層が表面に露出した状態で電子線の照
射を行う必要があるため、素子構造によってはエピタキ
シャル成長を中断して電子線照射を行って低抵抗化処理
を行ってから、改めて残りのエピタキシャル成長を行う
必要があり、さらに、電子線照射はスポットサイズの小
さいビームを走査することで行われるため、生産能率が
低いという問題がある。

【０００７】一方、ＭｇなどをドープしたＧａＮ系半導
体層を含むエピタキシャル積層構造を形成した後に、４
００℃以上のアニーリングを行う方法は、現に市販され
ている発光素子などに採用されている方法であり、エピ
タキシャル工程の終了後にウェハ状態で一括処理ができ
るなど生産効率に優れる方法であるが、得られるｐ型Ｇ
ａＮ系半導体層のキャリア濃度は１×１０¹⁷ｃｍ^-3程度
であり、対象とする素子の種類や必要な素子特性によっ
ては必ずしも十分な抵抗低減効果が得られる方法という
ことはできない。

【０００８】更に、この方法は、有機金属気相成長法
（ＭＯＣＶＤ）によりＧａＮ系半導体層を形成すること
が前提とされているが、ガスソース分子線エピタキシー
法（ガスソースＭＢＥ）により形成したＧａＮ系半導体
層にこの方法を適用しても、殆どドーパントを活性化す
ることができず、極めて低い抵抗低減効果しか得ること
ができない。

【０００９】ＭＯＣＶＤ法、ガスソースＭＢＥ法はとも
に、半導体製造に係る技術分野において広く知られた方
法であるが、一般に、前者は原料元素と有機元素（また
は分子）あるいは水素などとの化合物を原料とし、この
原料を所定温度に保持した基板上に供給することで、基
板上で熱化学反応を生じさせて原料元素を基板上に堆積
させる方法であり、後者は、原料元素を加熱することで
生じる原料ビーム（あるいはこれに加えてガス原料ビー
ム）を低圧下、所定温度に保持した基板上に照射して原
料元素（あるいはガス原料に含まれる元素）を基板上に
堆積させる方法である。なお、ガスソースＭＢＥ法とは
別に、単にＭＢＥ法と呼称される方法もあるが、これは
材料ビームとしてガス源を使用しない方法であり、この
明細書では簡明のため、ガス源を使用する場合と使用し
ない場合の双方を含む上位概念として、ガスソースＭＢ
Ｅ法の名称を用いている。

【００１０】ここで、ガスソースＭＢＥは、精密な膜厚
制御が容易であり、均一な薄膜の成長性に優れる方法で
あり、特に、ＦＥＴなどの電子デバイスなど精密な膜厚
や膜質制御が求められるデバイス作製に必要とされる方
法である。

【００１１】本発明は、従来よりもｐ型ＧａＮ系半導体
層の低抵抗化効果、アクセプターの活性化効果に優れる
方法であって、ＭＯＣＶＤにより作製されるＧａＮ系半
導体装置だけでなく、ガスソースＭＢＥにより作製され
るＧａＮ系半導体装置の場合にも高い低抵抗化効果、ド
ーパントの活性化効果の得られる半導体装置の製造方法
を提供することを目的とする。

【００１２】

【課題を解決するための手段】

【００１３】本発明は、アクセプターがドープされたｐ
型ＧａＮ系半導体層を有するＧａＮ系半導体装置の製造
工程における、所定の中間工程、あるいは最終工程とし
て、該ｐ型ＧａＮ系半導体層に電流通電を行うこ工程を
有することを内容とするものである。

【００１４】本発明におけるＧａＮ系半導体装置は、Ｇ
ａＮ、ＧａＡｌＮ、ＩｎＧａＮ、ＩｎＧａＡｌＮなどの
組成を有するＧａＮ系半導体層を具備する半導体装置で
あり、具体的には、半導体発光ダイオードや半導体レー
ザなどの発光装置や、ＦＥＴなどの半導体電子装置が含
まれる。また、半導体装置を構成する各ＧａＮ系半導体
層は、ＧａおよびＮ、あるいはこれに加えて、他のIII
族あるいはＶ族元素から構成される半導体層をいい、こ
れらの半導体層は、Ｓｉ、サファイア、ＧａＮなどより
なる基板上に、ＭＯＣＶＤ法、ガスソースＭＢＥ法のい
ずれかの方法により形成されるものである。また、本発
明におけるアクセプターとは、ＧａＮ系半導体をｐ型化
する作用を有するドーパントであり、例えば、Ｍｇ、Ｚ
ｎ、Ｃｄ、Ｂｅ、Ｃａなどが該当する。

【００１５】本発明における電流通電は、半導体装置製
造工程における様々な時点において行うことができる。
即ち、エピタキシャル成長工程が終了した時点でウェハ
に電極を形成し、あるいは、電極端子をウェハに接触さ
せた状態で、電流通電を行うことができ、必要なデバイ
ス構造を形成し、素子サイズに分離した後に電流通電を
行うことも可能である。

【００１６】また、本発明のｐ型ＧａＮ系半導体層の電
流通電処理は、常温下で実施することも可能であるが、
未処理のｐ型ＧａＮ系半導体層は高抵抗であり、通電処
理の初期段階においては高電圧を印加することが必要と
なるため、ウェハを予め２００℃〜４００℃に加熱した
状態で通電処理を開始することで、初期所要電圧値を小
さくすることが便宜である。一方、本発明の電流通電を
実施すると、抵抗加熱による温度上昇を生じるが、電流
通電を行うための電極が劣化するなどの問題から、電流
通電中の温度上昇は一定値以下とすることが一般に必要
であり、従って、本発明における電流通電は、２００〜
７００℃の温度範囲で行うことが望ましい。なお、この
ような通電処理を行うに際しては、処理対象のワークを
窒素などの不活性ガス雰囲気下、あるいは、真空雰囲気
下に置くことが望ましい。

【００１７】本発明の電流通電処理に要する電流値や通
電処理時間は、ｐ型ＧａＮ系半導体層の膜厚やドーパン
ト種、ドープ濃度に依存し、また、抵抗加熱による昇温
速度がワークの熱容量などに依存するため一概に規定で
きないが、典型的には、０．１ｍＡ／ｍｍ² 以上の電流
を５分〜４０分程度通電することにより、ｐ型ＧａＮ系
半導体層の低抵抗化効果を得ることができる。

【００１８】図１は導電性基板上に形成したＧａＮ系電
解効果トランジスタ（ＦＥＴ）を構成するエピタキシャ
ル成長層の一例である。図中の各層には、各層の組成お
よびドーパントの種類が記載されており、各層横には、
各ドーパントのドープ濃度が記載されている。図１の例
では、チャネル層となるべきｐ型ＧａＮ層に、アクセプ
ターとしてＭｇが５×１０¹⁸ｃｍ^-3の濃度でドープされ
ている。

【００１９】図２は導電性基板上に形成したｐｉｎ型Ｇ
ａＮ系半導体レーザを構成するエピタキシャル成長層の
一例である。図中には、図１と同様に各層の組成、ドー
パントの種類およびドープ濃度が記載されている。図２
の例では、クラッド層となるべきｐ型ＧａＮ層、ｐ型Ａ
ｌＧａＮ層に、アクセプターとしてＭｇが５×１０¹⁸ｃ
ｍ^-3の濃度でドープされている。

【００２０】ウェハ状態で電流通電によるｐ型ＧａＮ系
半導体層の活性化を行う場合は、図１や図２のようなエ
ピタキシャル構造を形成した後、基板の上下に通電用電
極を形成して電流通電を行うことができる。

【００２１】図１のＦＥＴのケースでは、低抵抗化を行
う対象であるＭｇをドープしたｐ型ＧａＮ層の膜厚が２
００ｎｍと薄いため、例えば、ウェハを予め２００℃程
度に加熱しておけば、５Ｖ程度の印加電圧で２〜３ｍＡ
／ｍｍ² 程度の当初電流が得られる。５Ｖの電圧の印加
を継続すると、抵抗加熱により基板温度が上昇するとと
もに、ｐ型ＧａＮ層中のＭｇが活性化されて抵抗値が減
少し、通電電流値は増加していく。ウェハ温度が上昇し
て、例えば７００℃以上となると、通電用の電極が劣化
するなどの問題を生じることが考えられるが、その場合
は、基板温度が所定値以下となるように印加電圧値を制
御しながら電流通電を行えばよい。

【００２２】図２のｐｉｎ型レーザ素子の場合のよう
に、低抵抗化を行う対象であるＭｇをドープしたｐ型Ｇ
ａＮ系半導体層の膜厚が厚く、初期抵抗値が高い場合
は、ウェハを予め比較的高温（例えば４００℃）に加熱
しておき、また、初期印加電圧値も高め（例えば１５
Ｖ）に設定することで、一定値以上の初期電流（例え
ば、０．１ｍＡ以上）を得ることが出来る。電圧印加を
継続すれば、ｐ型ＧａＮ層中のＭｇが活性化されて抵抗
値が減少し、通電電流値が増加するとともに、ウェハ温
度は上昇していくが、ウェハ温度を所定の値以下とする
よう印加電圧値を制御しつつ電流通電を継続すること
で、ｐ型ＧａＮ系半導体層を低抵抗化を実現することが
できる。

【００２３】また本発明の電流通電は、デバイス構造を
形成し、更には素子分離を行った後に実施することもで
きる。図３は、図１に示したエピタキシャル成長層にエ
ッチングによる溝形成を行い、該溝部分にゲート絶縁膜
とゲート電極を施すとともに、基板上下にソース、ドレ
イン各電極を設けて作製したＦＥＴ素子構造を示してい
る。このようなＦＥＴ素子の場合は、例えば、図中のソ
ース電極とドレイン電極に電圧を印加して、上に記した
ウェハの場合と同様の手順で電流通電を行うことによ
り、ｐ型ＧａＮ層の低抵抗化を行うことが可能である。

【００２４】本発明は、典型的にはＧａＮ系半導体発光
ダイオードやＧａＮ系半導体レーザなどの発光素子や、
ＧａＮ系ＦＥＴなどの電子素子などを好適な適用対象と
するが、これら以外の半導体装置であっても、ｐ型Ｇａ
Ｎ系半導体層を有する半導体装置であって、該ｐ型半導
体層の低抵抗化、アクセプターの活性化が求めれられる
各種の半導体装置に適用することができる。

【００２５】

【発明の実施の形態】（実施例１）図１に示すエピタキ
シャル構造を、次の手順で作製した。まず、ガスソース
ＭＢＥ成長室にｎ型シリコン基板を導入し、成長温度６
４０℃として、ラジカル化した窒素（３×１０^-6Tor
r）、Ｇａ（５×１０^-7Torr）、Ｓｉ（５×１０^-9Tor
r）を用いて（カッコ内はそれぞれのフラックス強度で
ある。以下同じ。）膜厚５０ｎｍのｎ型ＧａＮバッファ
ー層を成長した。

【００２６】次に、成長温度８５０℃でアンモニア（５
×１０^-5Torr）、Ｇａ（１×１０^-6Torr）を用いてアン
ドープのＧａＮを５００ｎｍ成長した。

【００２７】続いて成長温度を８５０℃として、アンモ
ニア（５×１０^-5Torr）、Ｇａ（１×１０^-6Torr）、Ｓ
ｉ（８×１０^-9Torr）を用いて膜厚４００ｎｍのｎ+ 型
ＧａＮ層を成長した。

【００２８】続いて成長温度を８５０℃とし、アンモニ
ア（５×１０^-5Torr）、Ｇａ（１×１０^-6Torr）、Ｓｉ
（８×１０^-9Torr）を用いて膜厚２００ｎｍのｎ- 型Ｇ
ａＮ層を成長した。

【００２９】続いて、アンモニア（５×１０^-5Torr）、
Ｇａ（１×１０^-6Torr）、Ｍｇ（５×１０^-9Torr）を用
いてｐ+ 型ＧａＮ層を成長した。このときのドーパント
Ｍｇのドープ濃度は、質量分析装置での分析によると、
５×１０¹⁹ｃｍ^-3であったが、成長終了後のドーパント
Ｍｇの活性化率は、１０００〜１００００分の１程度で
あり、電気的測定によるキャリア濃度の決定はできない
状態である。

【００３０】更に、成長温度８５０℃でアンモニア（５
×１０^-5Torr）、Ｇａ（１×１０^-6Torr）、Ｓｉ（１×
１０^-9Torr）を用いて１００ｎｍのｎ^- ＧａＮを成長し
た。

【００３１】続いて、アンモニア（５×１０^-5Torr）、
Ｇａ（１×１０^-6Torr）、Ｓｉ（８×１０^-9Torr）を用
いてｎ+ 型ＧａＮ層を成長し、最後に、ウェハの上下面
にＷ−Ｓｉ電極を蒸着して、エピタキシャル成長工程を
終了した。

【００３２】上記のようにＳｉ基板上にエピタキシャル
構造を形成したウェハを適当なサイズのサンプルに分割
して、図４に示す通電処理装置に導入し、窒素ガス雰囲
気下でサンプル温度を３００℃に加熱した状態で電流通
電を行った。

【００３３】印加電圧を５Ｖとしたところ初期電流は２
ｍＡ／ｍｍ² であったが、通電を継続するにつれてサン
プル温度が上昇するとともに、電流値が増大し、５分経
過時点でサンプル温度７００℃、電流値１５ｍＡ／ｍｍ
² となったため、以降、サンプル温度が徐々に減少する
よう印加電圧を徐々に低下させていき、通電開始から１
５分後に電圧値２Ｖ、電流値５ｍｍＡ／ｍｍ² 、サンプ
ル温度３５０℃としたところで通電処理を終了した。

【００３４】サンプルを通電処理装置から取り出して室
温まで冷却した後、ホール測定及びＣ−Ｖ（容量−電
圧）測定を用いてｐ型キャリア濃度を測定したところ、
２×１０ ¹⁸ｃｍ^-3であった。

【００３５】（比較例１）実施例１で作製したウェハの
別の分割片サンプルを図４に示す装置に導入し、ヒータ
ー加熱により、４００℃×３０分、５００℃×３０分、
６５０℃×３０分の各条件でアニーリング処理を行い、
実施例１と同様に室温まで冷却した後、ｐ型キャリア濃
度の測定を行ったが、その結果は各条件それぞれ、１×
１０¹⁶ｃｍ^-3、３×１０¹⁶ｃｍ^-3、４×１０¹⁶ｃｍ^-3で
あった。

【００３６】（実施例２）図１に示すＦＥＴ用のエピタ
キシャル構造をＭＯＣＶＤ装置を用いて作製した。即
ち、図1 に示すエピタキシャル構造を、次の手順で作成
した。

【００３７】まず、ＭＯＣＶＤ装置にｎ型シリコン基板
を導入し、成長温度６００℃として、アンモニア（ＮＨ
₃ ）（８０００ｓｃｃｍ）、トリメチルガリウム（ＴＭ
Ｇ）（２０ｓｃｃｍ）、シラン（５ｓｃｃｍ）の条件で
膜厚５０ｎｍのｎ型ＧａＮバッファー層を成長した。

【００３８】次に、成長温度１０５０℃でアンモニア
（８０００ｓｃｃｍ）、ＴＭＧ（２０ｓｃｃｍ）の条件
でアンドープのＧａＮを５００ｎｍ成長した。続いて成
長温度を１０５０℃として、アンモニア（８０００ｓｃ
ｃｍ）、ＴＭＧ（２０ｓｃｃｍ）、シラン（５ｓｃｃ
ｍ）を用いて膜厚４００ｎｍのｎ+ 型ＧａＮ層を成長し
た。

【００３９】続いて成長温度を１０５０℃として、アン
モニア（８０００ｓｃｃｍ）、ＴＭＧ（２０ｓｃｃ
ｍ）、シラン（５ｓｃｃｍ）を用いて膜厚２００ｎｍの
ｎ- 型ＧａＮ層を成長した。

【００４０】続いて、アンモニア（８０００ｓｃｃ
ｍ）、ＴＭＧ（２０ｓｃｃｍ）、シクロペンタジェニル
（Ｍｇ）（３ｓｃｃｍ）を用いてｐ+ 型ＧａＮ層を成長
した。この時のドーパントＭｇのドープ濃度は、質量分
析装置での分析によると、５×１０ ¹⁹ｃｍ^-3であった
が、成長終了後のドーパントＭｇの活性化率は、１００
０〜１００００分の１程度であり、電気的測定ではキャ
リア濃度を決定できない状態である。

【００４１】更に、成長温度１０５０℃でアンモニア
（８０００ｓｃｃｍ）、ＴＭＧ（２０ｓｃｃｍ）、シラ
ン（５ｓｃｃｍ）を用いて１００ｎｍのｎ- 型ＧａＮを
成長した。続いて、アンモニア（８０００ｓｃｃｍ）、
ＴＭＧ（２０ｓｃｃｍ）、シラン（５ｓｃｃｍ）を用い
てｎ+ 型ＧａＮ層を成長した。

【００４２】得られたエピタキシャルウェハを適当なサ
イズのサンプルに分割し、これを図４の通電処理装置に
導入し、窒素雰囲気下でサンプル温度を３００℃に加熱
した状態で通電処理を行った。

【００４３】印加電圧を５Ｖとしたところ初期電流は
１．５ｍＡ／ｍｍ² であったが、通電を継続するするに
つれてサンプル温度が上昇するとともに、電流値が増大
し、５分経過時点でサンプル温度７００℃、電流値１４
ｍＡ／ｍｍ² となったため、以降、サンプル温度が徐々
に減少するよう印加電圧を徐々に低下させていき、通電
開始から２０分後に電圧値２Ｖ、電流値４ｍｍＡ／ｍｍ
² 、サンプル温度３００℃としたところで通電処理を終
了した。

【００４４】サンプルを通電処理装置から取り出して、
実施例１と同様に室温まで冷却した後、ｐ型キャリア濃
度の測定を行ったところ、２×１０¹⁸ｃｍ^-3であった。

【００４５】（比較例２）実施例２でＭＯＣＶＤ法を用
いて作成したウェハの別の分割片サンプルを図４に示す
装置に導入し、ヒーター加熱により、４００℃×３０
分、５００℃×３０分、６５０℃×３０分の各条件でア
ニーリング処理を行い、実施例１と同様に室温まで冷却
した後、ｐ型キャリア濃度の測定を行ったが、その結果
は各条件それぞれ、１×１０¹⁶ｃｍ^-3、３×１０¹⁶ｃｍ
^-3、１×１０¹⁸ｃｍ^-3であった。

【００４６】（実施例３）図２に示すＬＥＤ用のエピタ
キシャル構造をガスソースＭＢＥ法により作製した。即
ち、Ｓｉ基板を用い、Ｇａ（１×１０^-6Ｔｏｒｒ）とア
ンモニア（ＮＨ₃ ）（５×１０^-5Ｔｏｒｒ）、Ｓｉ（８
×１０^-9Ｔｏｒｒ）を用いて６５０℃の温度でＧａＮバ
ッファ層を５０ｎｍ形成し、次に８５０℃の温度でＧａ
（１×１０^-6Ｔｏｒｒ）、アンモニア（５×１０^-5Ｔｏ
ｒｒ）、Ｓｉ（８×１０^-9Ｔｏｒｒ）を用いて、４００
０ｎｍのＳｉドープＧａＮを形成した。Ｓｉ濃度は５×
１０¹⁸ｃｍ^-3となるように設定した。次にＧａ（１×１
０^-6Ｔｏｒｒ）、Ｉｎ（５×１０ ^-7Ｔｏｒｒ）、アンモ
ニア（１．５×１０^-5Ｔｏｒｒ）を用いてＩｎ_0.2 Ｇａ
_{0. 8} Ｎ（ノンドープ）を５ｎｍ成長した。

【００４７】次にマグネシウム（５×１０^-9Ｔｏｒｒ）
とＧａ（１×１０^-6Ｔｏｒｒ）、アルミニウム（Ａｌ）
（２×１０^-7Ｔｏｒｒ）、アンモニアを用いてＭｇドー
プＡｌ _0.15Ｇａ_0.85Ｎ２００ｎｍを成長した。Ｍｇの濃
度は５×１０¹⁸ｃｍ^-3となるように設定した。さらにそ
の上にＴＭＧ、アンモニア、マグネシウム（５×１０^-9
Ｔｏｒｒ）を用いＭｇドープＧａＮを３００ｎｍ成長し
た。Ｓｉ濃度は５×１０¹⁸ｃｍ^-3とした。

【００４８】上記のようにＳｉ基板上にエピタキシャル
構造を形成したウェハを適当なサイズのサンプルに分割
して、図４に示す通電処理装置に導入し、窒素ガス雰囲
気下でサンプル温度を４００℃に加熱した状態で電流通
電を行った。

【００４９】印加電圧を１０Ｖとしたところ初期電流は
１ｍＡ／ｍｍ² であったが、通電を継続するするにつれ
てサンプル温度が上昇するとともに、電流値が増大し、
７分経過時点でサンプル温度６５０℃、電流値１０ｍＡ
／ｍｍ² となったため、以降、サンプル温度が徐々に減
少するよう印加電圧を徐々に低下させていき、通電開始
から２０分後に電圧値５Ｖ、電流値５ｍｍＡ／ｍｍ² 、
サンプル温度３５０℃としたところで通電処理を終了し
た。

【００５０】サンプルを通電処理装置から取り出して、
実施例１と同様に室温まで冷却した後、ｐ型キャリア濃
度の測定を行ったところ、２×１０¹⁸ｃｍ^-3であった。

【００５１】（比較例３）実施例３で作製したウェハの
別の分割片サンプルを図４に示す装置に導入し、ヒータ
ー加熱により、４５０℃×３０分、５００℃×３０分、
６５０℃×３０分、７５０℃×３０分の各条件でアニー
リング処理を行い、実施例１と同様に室温まで冷却した
後、ｐ型キャリア濃度の測定を行ったが、その結果はそ
れぞれ、０．９×１０¹⁶ｃｍ^-3、１．５×１０¹⁶ｃ
ｍ^-3、２×１０¹⁶ｃｍ^-3、２×１０¹⁶ｃｍ ^-3であった。

【００５２】（実施例４）実施例１で作製したエピタキ
シャル構造に以下のような加工を加えてＦＥＴ素子を作
製した。

【００５３】即ち、ゲートを形成すべき部分にｎ+ Ｇａ
Ｎ層に至る溝をドライエッチングにより形成し、該溝に
ＳｉＯ₂ ゲート絶縁膜を選択的に形成した。次に、上部
のソース、ゲート電極にはＳｉＯ₂ 等をその表面にプラ
ズマＣＶＤ装置を用いて堆積させた後、フォトリソグラ
フィと化学エッチングを用いてゲート部をマスクし、ソ
ースとなる部分に開口部を開け、電極となるＷ−Ｓｉ系
の金属を選択的に蒸着し、最後に、下部のドレイン電極
をＷ−Ｓｉ系の金属を蒸着して図２に示す構造を得た。

【００５４】ＦＥＴ形成後、図４に示す装置を用いて、
窒素ガス雰囲気下、ＦＥＴを３００℃に加熱しながらソ
ース−ドレイン間に電流通電を行った。印加電圧を５Ｖ
としたところ初期電流は２ｍＡ／ｍｍ² であったが、通
電を継続するするにつれてサンプル温度が上昇するとと
もに、電流値が増大し、５分経過時点でサンプル温度７
００℃、電流値１５ｍＡ／ｍｍ² となったため、以降、
サンプル温度が徐々に減少するよう印加電圧を徐々に低
下させていき、通電開始から１５分後に電圧値２Ｖ、電
流値５ｍｍＡ／ｍｍ² 、サンプル温度３５０℃としたと
ころで通電処理を終了した。

【００５５】サンプルを通電処理装置から取り出して室
温まで冷却した後、実施例１と同様の方法でｐ型キャリ
ア濃度を測定したところ、２×１０¹⁸ｃｍ^-3であった。

【００５６】上記した実施例では、Ｓｉ基板上にＧａＮ
系半導体層を成長した場合について説明したが、基板と
してはＳｉ基板の他、サファイア、ＧａＮなど他の基板
を使用することもできる。また実施例１〜３では、ウェ
ハ上下面に電極を予め形成して電流通電を行う例を示し
たが、電極を予め形成するか否かは本発明の本質ではな
く、例えば、単に電極端子をウェハ上下面に機械的に接
触させた状態で電流通電を行うことも可能である。ま
た、アクセプターであるｐ型不純物は、ＭＯＣＶＤまた
はガスソースＭＢＥ成長中に添加する例を示したが、ア
クセプターの導入方法は本発明の本質ではなく、例え
ば、ノンドープのＧａＮ系半導体層成長後にイオン注入
によりｐ型不純物の導入を行っても良い。

【００５７】

【発明の効果】以上の説明から明らかな通り、本発明
は、ウェハ状態あるいはデバイス加工を行った後にｐ型
ＧａＮ系半導体層を低抵抗化できる利点があり、ＧａＮ
系半導体をＭＯＣＶＤ法によりエピタキシャル成長した
場合には、従来法に比べて格段に優れた低抵抗化効果が
得られるとともに、ＧａＮ系半導体をガスソースＭＢＥ
法により成長した場合でも、極めて優れた低抵抗化効果
を得ることができる方法である点に優れている。また、
本発明は極めて低抵抗のｐ型ＧａＮ系半導体層の形成を
可能とするものであり、発光素子と比較して、より低抵
抗のｐ型半導体層の実現が求められる大電流用ＧａＮ系
トランジスターなどの製造に好適である。

【図面の簡単な説明】

【図１】導電性基板上に形成したＧａＮ系電解効果トラ
ンジスタを構成するエピタキシャル成長層の一例を示す
説明図。

【図２】導電性基板上に形成したｐｉｎ型ＧａＮ系半導
体レーザを構成するエピタキシャル成長層の一例を示す
説明図。

【図３】ＦＥＴ素子構造の一例を示す説明図。

【図４】通電処理を行うための装置の説明図。

Claims (1)

【特許請求の範囲】
1. 【請求項１】アクセプターがドープされたＧａＮ系半導
   体層を有するＧａＮ系半導体装置の製造方法において、
   電流通電により前記アクセプターがドープされたＧａＮ
   系半導体層を低抵抗化する工程を有することを特徴とす
   るＧａＮ系半導体装置の製造方法。