JP3452028B2 - チップインダクタ及びその製造方法 - Google Patents
チップインダクタ及びその製造方法Info
- Publication number
- JP3452028B2 JP3452028B2 JP2000135562A JP2000135562A JP3452028B2 JP 3452028 B2 JP3452028 B2 JP 3452028B2 JP 2000135562 A JP2000135562 A JP 2000135562A JP 2000135562 A JP2000135562 A JP 2000135562A JP 3452028 B2 JP3452028 B2 JP 3452028B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- chip inductor
- groove
- manufacturing
- mother substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims description 26
- 239000000049 pigment Substances 0.000 claims description 14
- 229910052809 inorganic oxide Inorganic materials 0.000 claims description 13
- 239000000919 ceramic Substances 0.000 claims description 8
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 description 8
- 239000011521 glass Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000001023 inorganic pigment Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/02—Fixed inductances of the signal type without magnetic core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49789—Obtaining plural product pieces from unitary workpiece
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49789—Obtaining plural product pieces from unitary workpiece
- Y10T29/4979—Breaking through weakened portion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49789—Obtaining plural product pieces from unitary workpiece
- Y10T29/49792—Dividing through modified portion
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、チップインダクタ
及びその製造方法、特に、セラミック製のマザー基板上
に所定パターンを有する電極層及び絶縁層を形成し、該
マザー基板を分割してなるチップインダクタ及びその製
造方法に関する。
及びその製造方法、特に、セラミック製のマザー基板上
に所定パターンを有する電極層及び絶縁層を形成し、該
マザー基板を分割してなるチップインダクタ及びその製
造方法に関する。
【０００２】
【従来の技術と課題】従来、積層型のチップインダクタ
は、セラミック（主にアルミナ）製のマザー基板上に所
定パターンを有する電極層及び絶縁層を形成し、マザー
基板に形成したブレイク溝に沿って分割することにより
製造していた。しかし、マザー基板に形成したブレイク
溝に沿って分割すると、斜めに逸れて分割されやすく、
小型になるほど寸法精度が悪く、最悪の場合電極層が外
部に露出するという問題点を有していた。また、分割代
を余分に必要とすることに比例して内部の電極層を形成
するスペースが減少し、Ｌ値が小さくなる問題点をも生
じていた。
は、セラミック（主にアルミナ）製のマザー基板上に所
定パターンを有する電極層及び絶縁層を形成し、マザー
基板に形成したブレイク溝に沿って分割することにより
製造していた。しかし、マザー基板に形成したブレイク
溝に沿って分割すると、斜めに逸れて分割されやすく、
小型になるほど寸法精度が悪く、最悪の場合電極層が外
部に露出するという問題点を有していた。また、分割代
を余分に必要とすることに比例して内部の電極層を形成
するスペースが減少し、Ｌ値が小さくなる問題点をも生
じていた。
【０００３】一方、インダクタの製造方法として、特開
平１１−１７６６８５号公報に記載の如く、フェライト
コアの側面に導体膜を形成し、この導体膜をレーザ加工
によって切削して螺旋状の導体パターンを形成する方法
が知られている。
平１１−１７６６８５号公報に記載の如く、フェライト
コアの側面に導体膜を形成し、この導体膜をレーザ加工
によって切削して螺旋状の導体パターンを形成する方法
が知られている。
【０００４】本発明者は、前記従来のチップインダクタ
の製造に前記公報記載の方法を用いることを種々検討し
た。即ち、ガラスを用いて最上部の絶縁層を形成し、該
絶縁層にレーザ光を照射してブレイク溝を形成するとい
う方法である。しかし、ガラスはレーザ光によって殆ど
切削されず、基板を分割することはできなかった。
の製造に前記公報記載の方法を用いることを種々検討し
た。即ち、ガラスを用いて最上部の絶縁層を形成し、該
絶縁層にレーザ光を照射してブレイク溝を形成するとい
う方法である。しかし、ガラスはレーザ光によって殆ど
切削されず、基板を分割することはできなかった。
【０００５】そこで、本発明の目的は、基板をブレイク
溝に沿って正確に分割でき、分割代が小さくてＬ値を大
きくすることのできるチップインダクタ及びその製造方
法を提供することにある。
溝に沿って正確に分割でき、分割代が小さくてＬ値を大
きくすることのできるチップインダクタ及びその製造方
法を提供することにある。
【０００６】さらに、本発明の他の目的は、前記目的に
加えて、高周波でのＱ値の劣化を抑えることのできるチ
ップインダクタを提供することにある。
加えて、高周波でのＱ値の劣化を抑えることのできるチ
ップインダクタを提供することにある。
【０００７】
【課題を解決するための手段及び作用】以上の目的を達
成するため、本発明に係るチップインダクタは、セラミ
ック製の基板上に所定パターンを有する電極層及び絶縁
層を有し、最上部の絶縁層には少なくともＣｏを含む無
機酸化物からなる顔料が２〜２０ｗｔ％添加されている
ことを特徴とする。
成するため、本発明に係るチップインダクタは、セラミ
ック製の基板上に所定パターンを有する電極層及び絶縁
層を有し、最上部の絶縁層には少なくともＣｏを含む無
機酸化物からなる顔料が２〜２０ｗｔ％添加されている
ことを特徴とする。
【０００８】以上の構成からなるチップインダクタは、
セラミック製のマザー基板上に所定パターンを有する電
極層及び絶縁層を形成し、かつ、最上部の絶縁層には少
なくともＣｏを含む無機酸化物からなる顔料を２〜２０
ｗｔ％添加されており、最上部の絶縁層上にレーザ光を
照射して格子状の溝を形成し、さらに、前記溝に沿って
マザー基板を分割することによって製造される。
セラミック製のマザー基板上に所定パターンを有する電
極層及び絶縁層を形成し、かつ、最上部の絶縁層には少
なくともＣｏを含む無機酸化物からなる顔料を２〜２０
ｗｔ％添加されており、最上部の絶縁層上にレーザ光を
照射して格子状の溝を形成し、さらに、前記溝に沿って
マザー基板を分割することによって製造される。
【０００９】絶縁層（ガラスやポリイミド等からなる）
に少なくともＣｏを含む無機酸化物からなる顔料を添加
することで、顔料がレーザ光のエネルギーを吸収してブ
レイク用の溝を形成することができ、レーザ光の照射に
よれば３０μｍ程度の微小幅の溝を形成可能である。そ
して、この溝に沿ってマザー基板を分割すると、斜めに
逸れて分割されることがない。また、分割代が小さくて
済み、その分だけ電極層の形成面積を拡大でき、高周波
に対するＬ値が大きくなる。
に少なくともＣｏを含む無機酸化物からなる顔料を添加
することで、顔料がレーザ光のエネルギーを吸収してブ
レイク用の溝を形成することができ、レーザ光の照射に
よれば３０μｍ程度の微小幅の溝を形成可能である。そ
して、この溝に沿ってマザー基板を分割すると、斜めに
逸れて分割されることがない。また、分割代が小さくて
済み、その分だけ電極層の形成面積を拡大でき、高周波
に対するＬ値が大きくなる。
【００１０】絶縁層に添加される無機酸化物はＣｏ以外
に、Ａｌ、Ｆｅ、Ｍｎなどの酸化物を挙げることがで
き、特に、Ｃｏ酸化物及びＡｌ酸化物を用いれば、高周
波でのＱ値の劣化が抑止される。
に、Ａｌ、Ｆｅ、Ｍｎなどの酸化物を挙げることがで
き、特に、Ｃｏ酸化物及びＡｌ酸化物を用いれば、高周
波でのＱ値の劣化が抑止される。
【００１１】また、本発明に係る製造方法にあっては、
前記最上部の絶縁層上にブレイク用の溝を形成すること
に加えて、マザー基板の底面にも前記最上部の絶縁層上
に形成した溝に対応する溝を形成してもよい。マザー基
板分割時に生じるバリの発生が抑えられ、チップの外形
寸法の精度がより向上する。
前記最上部の絶縁層上にブレイク用の溝を形成すること
に加えて、マザー基板の底面にも前記最上部の絶縁層上
に形成した溝に対応する溝を形成してもよい。マザー基
板分割時に生じるバリの発生が抑えられ、チップの外形
寸法の精度がより向上する。
【００１２】なお、絶縁層に対する少なくともＣｏを含
む無機酸化物の添加量が、２ｗｔ％よりも少ないとレー
ザ光の吸収効果が発生せず、２０ｗｔ％を超えるとＱ値
の劣化、絶縁層の強度低下（焼結性の低下）が生じる。
む無機酸化物の添加量が、２ｗｔ％よりも少ないとレー
ザ光の吸収効果が発生せず、２０ｗｔ％を超えるとＱ値
の劣化、絶縁層の強度低下（焼結性の低下）が生じる。
【００１３】
【発明の実施の形態】以下、本発明に係るチップインダ
クタ及びその製造方法の実施形態について、添付図面を
参照して説明する。
クタ及びその製造方法の実施形態について、添付図面を
参照して説明する。
【００１４】（第１実施形態、図１参照）図１は本発明
に係る製造方法の第１実施形態を示す。まず、図１
（Ａ）に示すように、セラミック製のマザー基板１に導
電材料にて所定パターンの第１の電極層２を形成し、第
１の絶縁層３で被覆する。さらに、第２の電極層４を形
成し、第２の絶縁層５で被覆する。さらに、第２の絶縁
層５上に第３の（最上部の）絶縁層６を形成する。その
後、全体を焼結する。
に係る製造方法の第１実施形態を示す。まず、図１
（Ａ）に示すように、セラミック製のマザー基板１に導
電材料にて所定パターンの第１の電極層２を形成し、第
１の絶縁層３で被覆する。さらに、第２の電極層４を形
成し、第２の絶縁層５で被覆する。さらに、第２の絶縁
層５上に第３の（最上部の）絶縁層６を形成する。その
後、全体を焼結する。
【００１５】厚み寸法を例示すると、マザー基板１は１
５０μｍ、第１の絶縁層３は第１の電極層２を含めて２
０μｍ、第２の絶縁層５は第２の電極層４を含めて２０
μｍ、第３の絶縁層６は２０〜３０μｍである。
５０μｍ、第１の絶縁層３は第１の電極層２を含めて２
０μｍ、第２の絶縁層５は第２の電極層４を含めて２０
μｍ、第３の絶縁層６は２０〜３０μｍである。
【００１６】第１、第２、第３の絶縁層３，５，６は、
ガラス、セラミックあるいはポリイミドなど耐熱性樹脂
からなり、基本成分を同じくするが、最上部の第３の絶
縁層６には、無機酸化物からなる顔料が２〜２０ｗｔ％
添加されている。無機酸化物としては、Ｃｏ、Ａｌ、Ｆ
ｅ、Ｍｎなどの酸化物を使用することが可能である。特
に、後述するように、Ｃｏ酸化物及び／又はＡｌ酸化物
を用いることが好ましい。
ガラス、セラミックあるいはポリイミドなど耐熱性樹脂
からなり、基本成分を同じくするが、最上部の第３の絶
縁層６には、無機酸化物からなる顔料が２〜２０ｗｔ％
添加されている。無機酸化物としては、Ｃｏ、Ａｌ、Ｆ
ｅ、Ｍｎなどの酸化物を使用することが可能である。特
に、後述するように、Ｃｏ酸化物及び／又はＡｌ酸化物
を用いることが好ましい。
【００１７】次に、図１（Ｂ）に示すように、最上部の
絶縁層６上にレーザ光を照射してブレイク用の溝７を形
成する。ここで製造するチップインダクタの外形寸法
は、例えば、縦横が１×０．５ｍｍ、あるいは０．６×
０．３ｍｍであり、溝７はこれらの外形寸法に対応する
格子状に形成される。レーザ光源としては、例えば、Ｙ
ＡＧレーザを用いればよく、ガラスを主成分とする絶縁
層６に対しては、３０μｍ程度の微小幅の溝を深さ５０
μｍ程度まで形成することができる。
絶縁層６上にレーザ光を照射してブレイク用の溝７を形
成する。ここで製造するチップインダクタの外形寸法
は、例えば、縦横が１×０．５ｍｍ、あるいは０．６×
０．３ｍｍであり、溝７はこれらの外形寸法に対応する
格子状に形成される。レーザ光源としては、例えば、Ｙ
ＡＧレーザを用いればよく、ガラスを主成分とする絶縁
層６に対しては、３０μｍ程度の微小幅の溝を深さ５０
μｍ程度まで形成することができる。
【００１８】その後、図１（Ｃ）に示すように、前記溝
７に沿ってマザー基板１及び積層膜をローラブレイク等
のブレイク技術を用いて分割する。分割されたチップに
対しては、必要に応じて研摩を行い、図示しない外部電
極を形成すると共にメッキを施し、チップインダクタと
して完成させる。
７に沿ってマザー基板１及び積層膜をローラブレイク等
のブレイク技術を用いて分割する。分割されたチップに
対しては、必要に応じて研摩を行い、図示しない外部電
極を形成すると共にメッキを施し、チップインダクタと
して完成させる。
【００１９】本第１実施形態においては、最上部の絶縁
層６に無機酸化物からなる顔料を添加することで、顔料
がレーザ光のエネルギーを吸収して溝７が形成される。
そして、この溝７に沿ってマザー基板１を分割すると、
分割面が斜めに逸れて電極層２，４が露出することはな
く、チップの寸法精度が向上する。また、分割代が小さ
くて済むため、電極層２，４の形成面積を拡大でき、換
言すれば、コイルの内径を拡大できるため、高周波に対
するＬ値を大きく設定することができ、より高いＱ値を
得ることができる。
層６に無機酸化物からなる顔料を添加することで、顔料
がレーザ光のエネルギーを吸収して溝７が形成される。
そして、この溝７に沿ってマザー基板１を分割すると、
分割面が斜めに逸れて電極層２，４が露出することはな
く、チップの寸法精度が向上する。また、分割代が小さ
くて済むため、電極層２，４の形成面積を拡大でき、換
言すれば、コイルの内径を拡大できるため、高周波に対
するＬ値を大きく設定することができ、より高いＱ値を
得ることができる。
【００２０】なお、絶縁層６への添加物としてＣｏ酸化
物及び／又はＡｌ酸化物からなる無機顔料を用いれば、
絶縁層６において高周波領域で発生する渦電流損が抑え
られ、高周波でのＱ値の劣化を抑止できるという利点を
生じる。
物及び／又はＡｌ酸化物からなる無機顔料を用いれば、
絶縁層６において高周波領域で発生する渦電流損が抑え
られ、高周波でのＱ値の劣化を抑止できるという利点を
生じる。
【００２１】また、絶縁層６に対する無機顔料の添加量
であるが、２ｗｔ％よりも少ないとレーザ光の吸収効果
が発生せず、２０ｗｔ％を超えるとＱ値の劣化、絶縁層
６の強度低下（焼結性の低下）が生じる。従って、添加
量は２〜２０ｗｔ％の範囲内が適当である。
であるが、２ｗｔ％よりも少ないとレーザ光の吸収効果
が発生せず、２０ｗｔ％を超えるとＱ値の劣化、絶縁層
６の強度低下（焼結性の低下）が生じる。従って、添加
量は２〜２０ｗｔ％の範囲内が適当である。
【００２２】（第２実施形態、図２参照）図２は本発明
に係る製造方法の第２実施形態を示す。本第２実施形態
は前記第１実施形態と基本的には同様の工程からなり、
最上部の絶縁層６上にブレイク用の溝７を形成すること
に加えて、マザー基板１の底面にも前記溝７に対応する
溝８を形成する。溝８はレーザ光の照射あるいはそれ以
外の方法で形成することができる。その後、ローラブレ
イク等のブレイク技術を用いて、前記溝７，８に沿って
マザー基板１及び積層膜を分割する。
に係る製造方法の第２実施形態を示す。本第２実施形態
は前記第１実施形態と基本的には同様の工程からなり、
最上部の絶縁層６上にブレイク用の溝７を形成すること
に加えて、マザー基板１の底面にも前記溝７に対応する
溝８を形成する。溝８はレーザ光の照射あるいはそれ以
外の方法で形成することができる。その後、ローラブレ
イク等のブレイク技術を用いて、前記溝７，８に沿って
マザー基板１及び積層膜を分割する。
【００２３】本第２実施形態によれば、両面にブレイク
用の溝７，８が形成されているため、分割時に生じるバ
リの発生が抑えられ、チップの外形寸法の精度がより向
上する。
用の溝７，８が形成されているため、分割時に生じるバ
リの発生が抑えられ、チップの外形寸法の精度がより向
上する。
【００２４】（他の実施形態）なお、本発明に係るチッ
プインダクタ及びその製造方法は前記実施形態に限定す
るものではなく、その要旨の範囲内で種々に変更するこ
とができる。
プインダクタ及びその製造方法は前記実施形態に限定す
るものではなく、その要旨の範囲内で種々に変更するこ
とができる。
【００２５】特に、絶縁層６を省略し、第２の絶縁層５
を最上部の絶縁層として機能させてもよい。あるいは、
第１及び第２の絶縁層３，５にも無機酸化物からなる顔
料を添加してもよい。
を最上部の絶縁層として機能させてもよい。あるいは、
第１及び第２の絶縁層３，５にも無機酸化物からなる顔
料を添加してもよい。
【００２６】
【発明の効果】以上の説明から明らかなように、本発明
によれば、最上部の絶縁層に少なくともＣｏを含む無機
酸化物からなる顔料を２〜２０ｗｔ％添加したため、顔
料が光エネルギーの吸収体として機能し、最上部の絶縁
層上にレーザ光の照射によって格子状の溝を形成するこ
とができ、この溝に沿ってマザー基板を分割することが
できる。レーザ光の照射によれば３０μｍ程度の微小幅
の溝を形成可能であり、この溝に沿ってマザー基板を分
割すると、斜めに逸れて分割されることがなく、チップ
の寸法精度が向上する。また、分割代が小さくて済み、
その分だけ電極層の形成面積を拡大でき、高周波に対す
るＬ値を大きく設定することができる。特に、添加物と
して、Ｃｏ酸化物及びＡｌ酸化物を用いれば、高周波で
のＱ値の劣化を抑えることが可能である。
によれば、最上部の絶縁層に少なくともＣｏを含む無機
酸化物からなる顔料を２〜２０ｗｔ％添加したため、顔
料が光エネルギーの吸収体として機能し、最上部の絶縁
層上にレーザ光の照射によって格子状の溝を形成するこ
とができ、この溝に沿ってマザー基板を分割することが
できる。レーザ光の照射によれば３０μｍ程度の微小幅
の溝を形成可能であり、この溝に沿ってマザー基板を分
割すると、斜めに逸れて分割されることがなく、チップ
の寸法精度が向上する。また、分割代が小さくて済み、
その分だけ電極層の形成面積を拡大でき、高周波に対す
るＬ値を大きく設定することができる。特に、添加物と
して、Ｃｏ酸化物及びＡｌ酸化物を用いれば、高周波で
のＱ値の劣化を抑えることが可能である。
【００２７】また、マザー基板の底面にも前記最上部の
絶縁層上に形成した溝に対応する溝を形成すれば、マザ
ー基板分割時に生じるバリの発生が抑えられ、チップの
外形寸法の精度がより向上する。
絶縁層上に形成した溝に対応する溝を形成すれば、マザ
ー基板分割時に生じるバリの発生が抑えられ、チップの
外形寸法の精度がより向上する。
【図１】本発明の第１実施形態であるチップインダクタ
の製造工程を示す説明用断面図。
の製造工程を示す説明用断面図。
【図２】本発明の第２実施形態であるチップインダクタ
の製造工程を示す説明用断面図。
の製造工程を示す説明用断面図。
１…マザー基板
２，４…電極層
３，５…絶縁層
６…最上部の絶縁層
７，８…ブレイク用の溝
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開2000−36413（ＪＰ，Ａ)
特開 平７−106192（ＪＰ，Ａ)
特開 平９−270326（ＪＰ，Ａ)
特開 平７−50488（ＪＰ，Ａ)
特開 平９−92540（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01F 17/00
H01F 41/04
Claims (5)
- 【請求項１】 セラミック製の基板上に所定パターンを
有する電極層及び絶縁層を有し、最上部の絶縁層には少
なくともＣｏを含む無機酸化物からなる顔料が２〜２０
ｗｔ％添加されていることを特徴とするチップインダク
タ。 - 【請求項２】 前記顔料はＣｏ酸化物であることを特徴
とする請求項１記載のチップインダクタ。 - 【請求項３】 前記無機酸化物はＣｏ酸化物及びＡｌ酸
化物であることを特徴とする請求項１記載のチップイン
ダクタ。 - 【請求項４】 セラミック製のマザー基板上に所定パタ
ーンを有する電極層及び絶縁層を形成する工程と、少な
くともＣｏを含む無機酸化物からなる顔料を２〜２０ｗ
ｔ％添加した絶縁層を最上部に形成する工程と、 最上部の絶縁層上にレーザ光を照射して格子状の溝を形
成する工程と、 前記溝に沿ってマザー基板を分割する工程と、 を備えたことを特徴とするチップインダクタの製造方
法。 - 【請求項５】 さらに、前記マザー基板の底面に前記最
上部の絶縁層上に形成した溝に対応する溝を形成する工
程を備えたことを特徴とする請求項４記載のチップイン
ダクタの製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000135562A JP3452028B2 (ja) | 2000-05-09 | 2000-05-09 | チップインダクタ及びその製造方法 |
| TW090110960A TW554355B (en) | 2000-05-09 | 2001-05-08 | Chip inductor and manufacturing method therefor |
| CNB011158417A CN1232993C (zh) | 2000-05-09 | 2001-05-09 | 片状电感器及其生产方法 |
| US09/850,952 US6538547B2 (en) | 2000-05-09 | 2001-05-09 | Chip inductor and manufacturing method therefor |
| KR10-2001-0025136A KR100372156B1 (ko) | 2000-05-09 | 2001-05-09 | 칩 인덕터 및 그것의 제조방법 |
| US10/290,377 US6686825B2 (en) | 2000-05-09 | 2002-11-08 | Chip inductor and manufacturing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000135562A JP3452028B2 (ja) | 2000-05-09 | 2000-05-09 | チップインダクタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001319812A JP2001319812A (ja) | 2001-11-16 |
| JP3452028B2 true JP3452028B2 (ja) | 2003-09-29 |
Family
ID=18643623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000135562A Expired - Lifetime JP3452028B2 (ja) | 2000-05-09 | 2000-05-09 | チップインダクタ及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6538547B2 (ja) |
| JP (1) | JP3452028B2 (ja) |
| KR (1) | KR100372156B1 (ja) |
| CN (1) | CN1232993C (ja) |
| TW (1) | TW554355B (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6240622B1 (en) * | 1999-07-09 | 2001-06-05 | Micron Technology, Inc. | Integrated circuit inductors |
| US6873236B2 (en) * | 2001-10-24 | 2005-03-29 | General Electric Company | Fault current limiter |
| AU2003289617A1 (en) * | 2003-03-13 | 2004-09-30 | Chengdu Kuachang Medical Industrial Limited | A chip matrix, a chip comprising the matrix and their preparation and application |
| KR100597635B1 (ko) * | 2004-05-20 | 2006-07-05 | 삼성전자주식회사 | 반도체 메모리에서의 내부 초기화 신호 발생기 |
| US7948067B2 (en) * | 2009-06-30 | 2011-05-24 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Coil transducer isolator packages |
| US8385043B2 (en) * | 2006-08-28 | 2013-02-26 | Avago Technologies ECBU IP (Singapoare) Pte. Ltd. | Galvanic isolator |
| US8061017B2 (en) | 2006-08-28 | 2011-11-22 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Methods of making coil transducers |
| US9019057B2 (en) | 2006-08-28 | 2015-04-28 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Galvanic isolators and coil transducers |
| US8427844B2 (en) * | 2006-08-28 | 2013-04-23 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Widebody coil isolators |
| US9105391B2 (en) * | 2006-08-28 | 2015-08-11 | Avago Technologies General Ip (Singapore) Pte. Ltd. | High voltage hold-off coil transducer |
| US8093983B2 (en) * | 2006-08-28 | 2012-01-10 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Narrowbody coil isolator |
| US20080278275A1 (en) * | 2007-05-10 | 2008-11-13 | Fouquet Julie E | Miniature Transformers Adapted for use in Galvanic Isolators and the Like |
| US7791900B2 (en) | 2006-08-28 | 2010-09-07 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Galvanic isolator |
| US8258911B2 (en) | 2008-03-31 | 2012-09-04 | Avago Technologies ECBU IP (Singapor) Pte. Ltd. | Compact power transformer components, devices, systems and methods |
| US9090206B2 (en) * | 2008-11-12 | 2015-07-28 | Stemco Lp | On-board low-power vehicle condition indicator |
| KR102057907B1 (ko) | 2014-11-14 | 2019-12-20 | 삼성전기주식회사 | 칩 전자부품 및 그 제조방법 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5639391A (en) | 1990-09-24 | 1997-06-17 | Dale Electronics, Inc. | Laser formed electrical component and method for making the same |
| JP2870371B2 (ja) | 1993-08-05 | 1999-03-17 | 株式会社村田製作所 | 積層電子部品、その製造方法およびその特性測定方法 |
| JP2881542B2 (ja) | 1993-09-30 | 1999-04-12 | 太陽誘電株式会社 | レーザ加工用セラミックグリーンシート及び積層セラミック電子部品の製造方法 |
| US5729887A (en) * | 1994-05-09 | 1998-03-24 | Daidotokushuko Kabushikikaisha | Method of manufacturing a thin-film coil |
| JPH0992540A (ja) | 1995-09-21 | 1997-04-04 | Nippon Steel Corp | 薄型インダクタ |
| JPH09270326A (ja) | 1996-03-29 | 1997-10-14 | Tokin Corp | 電子部品及び多層基板 |
| KR100222755B1 (ko) * | 1996-11-30 | 1999-10-01 | 이형도 | 일체형 인덕터 및 그 제조방법 |
| JP3164000B2 (ja) * | 1996-12-11 | 2001-05-08 | 株式会社村田製作所 | 積層型インダクタ |
| JP3161355B2 (ja) * | 1997-02-28 | 2001-04-25 | 株式会社村田製作所 | 絶縁セラミック組成物およびそれを用いたセラミックインダクタ |
| JP3250503B2 (ja) * | 1997-11-11 | 2002-01-28 | 株式会社村田製作所 | 可変インダクタ素子 |
| JPH11176685A (ja) | 1997-12-12 | 1999-07-02 | Toko Inc | インダクタンス素子の製造方法 |
| KR100637904B1 (ko) * | 1998-03-18 | 2006-10-24 | 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 | 레이저에 의한 관통홀 제조방법 |
| JP3164068B2 (ja) | 1998-07-17 | 2001-05-08 | 株式会社村田製作所 | 電子部品及びその製造方法 |
-
2000
- 2000-05-09 JP JP2000135562A patent/JP3452028B2/ja not_active Expired - Lifetime
-
2001
- 2001-05-08 TW TW090110960A patent/TW554355B/zh not_active IP Right Cessation
- 2001-05-09 CN CNB011158417A patent/CN1232993C/zh not_active Expired - Lifetime
- 2001-05-09 US US09/850,952 patent/US6538547B2/en not_active Expired - Lifetime
- 2001-05-09 KR KR10-2001-0025136A patent/KR100372156B1/ko active IP Right Grant
-
2002
- 2002-11-08 US US10/290,377 patent/US6686825B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020167387A1 (en) | 2002-11-14 |
| US6538547B2 (en) | 2003-03-25 |
| KR100372156B1 (ko) | 2003-02-14 |
| US6686825B2 (en) | 2004-02-03 |
| TW554355B (en) | 2003-09-21 |
| CN1232993C (zh) | 2005-12-21 |
| CN1323048A (zh) | 2001-11-21 |
| US20030095028A1 (en) | 2003-05-22 |
| KR20010103681A (ko) | 2001-11-23 |
| JP2001319812A (ja) | 2001-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3452028B2 (ja) | チップインダクタ及びその製造方法 | |
| TWI458400B (zh) | Printed circuit board and manufacturing method thereof | |
| JP4293603B2 (ja) | コイル部品及びその製造方法 | |
| US20050257365A1 (en) | Method for manufacturing magnetic head | |
| KR20150080716A (ko) | 칩 전자부품 | |
| JP5082271B2 (ja) | チップコイルとその製造方法 | |
| KR20180023506A (ko) | 인덕터 어레이 부품 및 그의 실장 기판 | |
| US6992556B2 (en) | Inductor part, and method of producing the same | |
| JP2021052181A (ja) | インダクタ | |
| JPH08147625A (ja) | 薄膜磁気ヘッド及びその製造方法 | |
| JP2019057581A (ja) | インダクタ部品およびその製造方法 | |
| JP2016009859A (ja) | 積層電子部品 | |
| JP2009088329A (ja) | コイル部品 | |
| JPH11176685A (ja) | インダクタンス素子の製造方法 | |
| JP2007273532A (ja) | コイル装置 | |
| JP2019165169A (ja) | コイル部品及び電子機器 | |
| JP2007227729A (ja) | インダクタンス部品 | |
| JP3583308B2 (ja) | インダクタンス素子の製造方法 | |
| JP2020194976A (ja) | インダクタ部品 | |
| JPH11162742A (ja) | インダクタンス素子とその製造方法 | |
| JP2003068530A (ja) | インダクタンス部品およびその製造方法 | |
| JP2006024677A (ja) | 電子部品及びその製造方法 | |
| JP3511994B2 (ja) | インダクタ部品の製造方法 | |
| JPH11186041A (ja) | インダクタンス素子とその製造方法 | |
| JP2007012956A (ja) | コイル部品とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3452028 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100718 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100718 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |