JP3439649B2 - パストレースチェック方法および装置 - Google Patents
パストレースチェック方法および装置Info
- Publication number
- JP3439649B2 JP3439649B2 JP06503098A JP6503098A JP3439649B2 JP 3439649 B2 JP3439649 B2 JP 3439649B2 JP 06503098 A JP06503098 A JP 06503098A JP 6503098 A JP6503098 A JP 6503098A JP 3439649 B2 JP3439649 B2 JP 3439649B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- path
- path trace
- trace data
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 20
- 230000005540 biological transmission Effects 0.000 claims description 70
- 238000001514 detection method Methods 0.000 claims description 32
- 238000003780 insertion Methods 0.000 claims description 31
- 230000037431 insertion Effects 0.000 claims description 31
- 238000012546 transfer Methods 0.000 claims description 11
- 238000000605 extraction Methods 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 102100040338 Ubiquitin-associated and SH3 domain-containing protein B Human genes 0.000 claims description 4
- 101710143616 Ubiquitin-associated and SH3 domain-containing protein B Proteins 0.000 claims description 4
- 239000000284 extract Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 25
- 239000000835 fiber Substances 0.000 description 8
- 238000013506 data mapping Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/50—Testing arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0028—Local loop
- H04J2203/0039—Topology
- H04J2203/0042—Ring
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0057—Operations, administration and maintenance [OAM]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Description
TH TRACE)チェック方法および装置に関する。
ディジタル同期網においては、多重変換装置を用いて多
重化された多重化伝送データが、例えば複数のノードと
これらノードをリング状に接続するファイバ伝送路とか
らなるネットワーク内を転送される。各上記ノードにお
いては、上記多重化伝送データからの所要データの取り
込み(drop) あるいは所要データの上記多重化伝送デー
タへの挿入 (add )が行われる。
あるいはVT1.5等の所定フレームフォーマットで多
重化されると共に、各フレームフォーマットデータに対
し、これらの転送制御あるいは転送管理のためのオーバ
ーヘッドデータが付加される。このオーバーヘッドデー
タには各種の転送制御情報や転送管理情報が含まれる
が、その中の1つとしてパストレースデータがある。本
発明はこのパストレースデータを用いたパストレースチ
ェックについて述べるものである。
は、例えばSTS−1多重化伝送データにおけるJ1バ
イト、また、VT1.5多重化伝送データにおけるJ2
バイト等が一般に用いられている。これらのパストレー
スデータ(J1,J2等)は、当該パストレースデータ
を含む多重化伝送データが、上記ネットワーク内のいか
なるパスを経由して送信されてきたかを表すためのもの
である。そしてこのパストレースデータを受信側におい
て分析することにより、当該パスのエラー率等の回線品
質を知ることができる。
クの一例を示す図である。本図において、ネットワーク
NWは、複数のノードND(図では簡単のために4つの
ノード“A”,“B”,“C”および“D”を示す)
と、これらのノードNDをリング状に接続するファイバ
伝送路FuおよびFd(Fuは上り伝送路、Fdは下り
伝送路)とからなる。ここに各該ノードNDの主たる構
成要素は、各該ノードNDの配下にある加入者あるいは
LAN(図示せず)と接続する多重変換装置MUXであ
る。図12では、簡単のため、ノードND(A)内の多
重変換装置MUXのみを取り出して示す。この多重変換
装置MUXは、ADD側の多重化部(mux)、DRO
P側の分離部(dmux)および電気/光(E/O)な
らびに光/電気(O/E)変換部等を含んで構成され
る。本発明は上記の多重変換装置MUXに適用されるも
のである。
の送信側を概略的に示す図である。このパストレースチ
ェック装置は、図12の多重変換装置MUX内に例えば
PTのように形成される。PTs は送信側、PTr は受
信側である。図13において、マイクロコンピュータ
(μ−COM)10から、当該ノードのアドレスを、フ
レームビット(F)として出力する。このフレームビッ
トは、当該ノードにおける上記多重化部muxからの伝
送データDに対して、フレームビット挿入部11にて付
加される。さらにオーバーヘッド挿入部12にて、受信
された受信多重化伝送データTDr のオーバーヘッド内
にそのフレームビットが挿入される。このフレームビッ
トをオーバーヘッドに書込んだ伝送データは、送信多重
化伝送データTDs として次段のノードNDに送信され
る。
は、例えば各ノードNDに設けられたコンソール内にあ
り、該コンソールはオペレータにより操作される。図1
4は従来のパストレースチェック装置の受信側を概略的
に示す図である。前述した送信多重化伝送データTDs
(図13)が、例えばノードND(A)からの多重化伝
送データであるとする。この多重化伝送データは、その
次段のノードND(B)におけるパストレースチェック
装置PTの受信側(図13のPTrに相当)に、受信多
重化伝送データTDr として入力される。
タTDr がオーバーヘッド抽出部21に入力されると、
ここで該伝送データTDr よりそのオーバーヘッドデー
タが抽出されてパスデータに変換される。さらに、この
パスデータからパストレースデータD1のみを取り出
す。そのパストレースデータD1は一方において同期部
22に入力され、他方においてメモリ部24に入力され
る。同期部22に入力されたパストレースデータD1に
対しては、ここでフレームパターンの検出ならびにフレ
ーム同期が行われる。フレームとは、既述したフレーム
ビットを収容するデータフレームのことであり、各フレ
ーム毎に、各ノードNDからのフレームビットが順番に
並べられる。
1は、次段のアドレス発生部23に入力され、ここで、
該フレーム同期信号S1を基準としたアドレスが生成さ
れる。同期部22はカウンタからなり該カウンタはフレ
ーム同期信号S1を受けてカウントを開始する。このカ
ウント値は上記のアドレスをなし、パストレースデータ
検出パルスとして機能する。
スは、例えばRAMからなる上記メモリ部24に、読出
し用のアドレスとして印加され、該メモリ部24に書き
込まれたパストレースデータD1をこのアドレスに従っ
て読み出す。読み出された、複数の上記フレームビット
を含むパストレースデータD1は、マイクロコンピュー
タインタフェース25を介して、マイクロコンピュータ
(μ−COM)により処理される。図14に示す左右の
マイクロコンピュータは全く同じものであり、左側のマ
イクロコンピュータは読出し要求信号を出力しているこ
とを表し、右側のマイクロコンピュータはその要求に応
じて、当該パストレースデータを受信していることを表
す。
入力されたパストレースデータの期待値と、今、上記の
要求によってメモリ部24より読み出した実際のパスト
レースデータとの間の照合を行い、トレースパスの当否
を判定する。上記パストレースデータの期待値について
見ると、図12において例えば、回線品質の劣化が発生
したためノードND(B)が、ノードND(C)からの
多重化伝送データの回線品質を調べようとしたとき、そ
のパストレースデータの期待値は、最短のパスすなわち
C→Bとなる。しかしながら、上記メモリ部24より読
み出した実際のパストレースデータが、C→A→Bであ
るとすれば、その回線品質の劣化は、遠まわりのパスに
迂回したことに起因するものと推測できる。この場合、
ノードND(B)とノードND(C)との間のファイバ
伝送路に障害が発生しているものと考えられる。
波形図である。その上欄はファイバ伝送路上の送信多重
化伝送データDs であり、オーバーヘッド部分(OH)
と、それ以外の音声、画像等のユーザ伝送情報を含むパ
スデータとに大別される。オーバーヘッドOH例えばパ
スオーバーヘッド内には既述したフレームビットが、フ
レームビットF1,F2,F3…のように収容されてい
る。そしてこれらフレームビットF1,F2,F3…の
みが、図14のオーバーヘッド抽出部21、同期部22
およびアドレス発生部23の働きにより、図15の下欄
に示すパストレースデータとして、メモリ部24より読
み出される。
ック装置PTの送信側(PTs )について見ると、図1
3に表すとおり、マイクロコンピュータ(μ−COM)
10が、直接、フレームビットの送信に係わっており、
マイクロコンピュータ10にかかる負荷が大になる、と
いう第1の問題がある。
側(PTr )について見ると、図14に表すとおり、マ
イクロコンピュータ(μ−COM)10が、直接、パス
トレースデータの取り出し処理に係わっており、上述の
場合と同様、マイクロコンピュータ10にかかる負荷が
大になる、という第2の問題がある。さらに、図14に
示すように、従来のパストレースチェック装置PTの受
信側(PTr )は、同期部22によってパストレースデ
ータを取り出す構成になっている。すなわちフレーム同
期をとる方式が基本になっている。このため次の第3、
第4および第5の問題を生ずる。
でに通常かなりの時間を要する。このため、マイクロコ
ンピュータがパストレースデータを取り出し、さらに回
線の状況を判断し終えるまでにかなりの時間がかかる。
これが第3の問題である。この場合、図15を参照する
と、オーバーヘッドOH(パスオーバーヘッド)の出現
の周期は例えば4kHz と低速であり、全てのパストレー
スデータを取り出すまでに相当の時間を要する。これが
第4の問題である。
のために4つのノードによって構成される場合を示す
が、実際にはノードの数はもっと多い。しかも、これら
ノードは将来必ず増設される。このようなノードの増設
があった場合、フレーム同期による方式のもとでは、各
ノードに予め割り当てられたフレームビットの挿入タイ
ミングをもう一度設定し直さなければならない。すなわ
ちノードの増設に対して容易に対応できない。これが第
5の問題である。
み、マイクロコンピュータの負荷を小さくすることがで
きると共に、マイクロコンピュータによる回線の状況の
判断を迅速に行うことができ、しかもノードの増設にも
容易に対応することのできる、パストレース制御方法お
よび装置を提供することを目的とするものである。
トレースチェック装置(受信側)の基本構成を表す図で
ある。本図に示すとおり、本発明に係るパストレース装
置の受信側(PTr )は、オーバーヘッド抽出手段31
と、特定コード検出手段32と、期待値保持手段33
と、判定手段34とからなる。
多重化伝送データからオーバーヘッドデータを抜き出し
パスデータPDに変換する。特定コード検出手段32
は、パスデータPD内に収容された特定コードを検出す
る。期待値保持手段33は、外部(例えばマイクロコン
ピュータ10)から指定された、当該多重化伝送データ
の転送経路を示すパストレースデータの期待値を、特定
コードの検出タイミングで一定期間保持する。判定手段
34は、特定コードの検出タイミングをもとに、パスデ
ータPDより順次取り出された実際のパストレースデー
タの各々と、各パストレースデータに対応するパストレ
ースデータの期待値とをそれぞれ比較し、両者間の一致
/不一致を判定する。図中、S2は一致/不一致判定信
号である。
方法(受信側)は、以下の第1〜第4ステップを含んで
構成される。 (i)第1ステップ:受信した多重化伝送データからオ
ーバーヘッドデータを抜き出しパスデータPDに変換す
る。 (ii)第2ステップ:パスデータPD内に収容された特
定コードを検出する。
10)から指定された、当該多重化伝送データの転送経
路を示すパストレースデータの期待値を、特定コードの
検出タイミングで一定期間保持する。 (iv)第4ステップ:特定コードの検出タイミングをも
とに、パスデータPDより順次取り出された実際のパス
トレースデータの各々と、各パストレースデータに対応
するパストレースデータの期待値とをそれぞれ比較し、
両者間の一致/不一致を判定する。
装置(送信側)の基本構成を表す図である。本図に示す
とおり、本発明に係るパストレースチェック装置の送信
側(PTs )は、パストレースデータ出力手段41と、
パストレースデータ挿入手段42と、挿入パルス発生手
段43と、オーバーヘッド挿入手段44とからなる。パ
ストレースデータ出力手段41は、ネットワークNW内
における当該パストレースチェック装置の識別アドレス
をパストレースデータとして出力する。
トワークNWに送信すべきパスデータ内の所定位置に、
パストレースデータを、該パストレースデータの少なく
とも開始タイミングを表示する特定コードと共に挿入す
る。挿入パルス発生手段43は、ネットワークNW内を
転送される多重化伝送データのクロックに同期したパス
トレースデータ挿入パルスを生成してパストレースデー
タ挿入手段42に印加する。
ースデータ挿入手段42からの特定コードならびにパス
トレースデータをパスデータPDに収容してネットワー
クNWに送信する。すなわち、本発明のパストレースチ
ェック方法(送信側)は、以下の第1〜第4ステップを
含んで構成される。
における当該パストレースチェック装置の識別アドレス
をパストレースデータとして出力する。 (ii)第2ステップ:ネットワークNWに送信すべきパ
スデータPD内の所定位置に、パストレースデータを、
該パストレースデータの少なくとも開始タイミングを表
示する特定コードと共に挿入する。
の所定位置を定めるために、ネットワークNW内を転送
される多重化伝送データのクロックに同期したパストレ
ースデータ挿入パルスを生成する。 (iv)第4ステップ:特定コードならびにパストレース
データをパスデータPDに収容してネットワークNWに
送信する。
ドとしては、キャラクタコードとして国際標準に規定さ
れているがパスデータPDとしては出現しないコードを
選択する。具体的な一例としては、その特定コードがキ
ャリッジリターンコードCR(Carriage Return )であ
る。周知のようにこのキャリッジリターンコードCR
は、標準のASCIIコードにおいて規定されており、
印字または表示の位置を、同じ行の最初の位置に移動さ
せる書式制御用コードである。
からキャリッジリターンコードCR(特定コード)を検
出することによって、パストレースデータ(相手方ノー
ドを確認するための識別アドレス)のフレームフォーマ
ット上の位置を把握することが可能となり、従来のよう
な、同期確立までに長時間を要するフレーム同期手順は
採用しない。
ストレースデータの期待値(既に述べた例では、ノード
C→ノードB)を、判定手段34において、実際のパス
トレースデータと比較して、もし両者が不一致ならば
(例えば、ノードC→ノードD→ノードA→ノード
B)、当該多重化伝送データは、当該相手先ノードから
本来の(予定された)パスを経由して自己のノードND
(B)に到達したものではないと判定される。
パストレースデータの期待値をパストレースデータ出力
手段41に送るだけでよく、マイクロコンピュータの負
荷が小さくなる。受信側のマイクロコンピュータについ
て見ると、該マイクロコンピュータは単にパストレース
データの期待値を期待値保持手段33に与えるだけで一
致/不一致判定信号S2が自律的に得られるので、マイ
クロコンピュータの負荷が小さくなる。
は、単純に当該増設ノードについてのパストレースデー
タをキャリッジリターンコードCR(特定コード)と共
にオーバーヘッドに挿入すればよい。このことは後述す
る図3および図4を参照して説明する。
マッピングの第1例を図解的に表す図、図4は本発明に
基づく、データのマッピングの第2例を図解的に表す図
である。具体的には図3は、パストレースデータPTD
を、STS−1フレームフォーマット上のJ1バイトと
して用いるパストレースチェック方法を表しており、一
方図4は、パストレースデータPTDを、VT1.5フ
レームフォーマット上のJ2バイトとして用いるパスト
レースチェック方法を表している。
示しており、上述したパスデータPDとセクションおよ
びラインオーバーヘッドSLOHとから構成され、パス
データPD内には既述のパストレースデータPTDがJ
1バイトに格納される。この一単位の多重化伝送データ
は90バイト×9行で構成される。なおSLOHにはJ
1バイトの位置を表示するデータも含まれる。
ータを示しており、パスデータPD内には上述したパス
トレースデータPTDがJ2バイトに格納される。再び
図3を参照すると、その中段には、各々がJ1バイトを
含む125μsのパスデータが例えば63連なって構成
される1つのパスフレームが示されている。
トにおいて、本発明の特徴をなすキャリッジリターンコ
ードCR(特定コード)が格納され、その後に、ノード
の識別アドレスを示すパストレースデータが1〜63バ
イトに亘って格納される。本発明の特徴は、キャリッジ
リターンコードCR(特定コード)をフラグとしてどこ
でもパストレースデータを挿入できることであり、無駄
がない。また、ノードの増設に対しても、単純にコード
CRを追加してその後に当該増設ノードのパストレース
データを格納すればよい。図3の下段はこの様子を示し
ており、AはノードND(A)についての一連のパスト
レースデータであり、その先頭および後尾にそれぞれキ
ャリッジリターンコードCRが付加される。
いての一連のパストレースデータであり、その先頭およ
び後尾にそれぞれキャリッジリターンコードCRが付加
される。通常、ノードND(A)について全63バイト
をフルに使って一連のパストレースデータを送信するこ
とはなく余剰バイトが出る。この余剰バイトに他のパス
トレースデータを乗せて無駄なくJ1バイトを利用でき
るのも本発明の利点である。
る。図5はパストレースチェック装置(受信側)の第1
実施例を示す図である。なお、全図を通じて同様の構成
要素には同一の参照番号または記号を付して示す。第1
実施例では、図1の構成と比較して、期待値保持手段3
3が一層具体的に示されており、また判定手段34も一
層具体的に示されている。
施例のもとでのパストレースチェック方法は、前述した
パストレースチェック方法を構成する第1ステップ〜第
4ステップのうち、該第1および第4ステップをそれぞ
れ若干変更した方法となっている。すなわち前述の第1
ステップは、変換されたパスデータPDを一定期間保持
するステップを含むようにし、また前述の第4ステップ
は、その一定期間保持されたパスデータPDから、実際
のパストレースデータを順次読み出して、それぞれに対
応するパストレースデータの期待値と比較するようにす
る。このことは図5のハードウェア構成より明らかであ
る。
3は期待値検出部51とラッチ部52とから構成され
る。期待値検出部51は、外部(μ−COM10)から
指定された、当該多重化伝送データの転送経路を示すパ
ストレースデータの期待値を検出する。また、ラッチ部
52は、期待値検出部51により検出された該パストレ
ースデータの期待値を、特定コード(CR)の検出タイ
ミングで一定期間保持する。
メモリ部55と、アドレス発生部56と、比較部57と
から構成される。メモリ部55は、オーバーヘッド抽出
手段31からのパスデータPDを書き込む。アドレス発
生部56は、特定コード検出手段32からの特定コード
(CR)の検出タイミング信号をもとに、メモリ部55
に書き込まれたパスデータPDから各パストレースデー
タPTDを順次読み出すための読み出しアドレスA1を
生成しメモリ部55に印加する。
れたパストレースデータPTDと、ラッチ部52から出
力されたパストレースデータの期待値との間の一致/不
一致を検出し、一致/不一致判定信号S2を出力する。
上記メモリ部55は例えばRAMからなり、1フレーム
前に書き込んだパストレースデータPTDを、アドレス
A1によって読み出して、比較部57により、ラッチ部
52で1フレーム間保持されていたパストレースデータ
の期待値と比較する。この比較結果が上記信号S2であ
る。この信号S2が1回でも不一致を表したならば、ア
ラームをマイクロコンピュータ(μ−COM)10に通
知する。
側)の第2実施例を示す図である。この第2実施例で
は、図1の構成と比較して、判定手段34が一層具体的
に示されている。なお、期待値保持手段33の具体的構
成は第1実施例の場合と同じである。図6を参照する
と、判定手段34は、シリアル/パラレル(S/P)変
換部65と、タイミングパルス発生部66と、比較部6
7とから構成される。
は、オーバーヘッド抽出手段31からのパスデータPD
を入力する。タイミングパルス発生部66は、特定コー
ド検出手段32からの特定コード(CR)の検出タイミ
ング信号S3をもとに、シリアル/パラレル変換部65
に入力されたパスデータPDを受けてそのPDの中の各
パストレースデータPTDのみを順次シリアルデータか
らパラレルデータに変換かつ一定期間保持せしめるため
のタイミングパルスT1を生成し該シリアル/パラレル
変換部に印加する。
65から出力された各パストレースデータPTDと、ラ
ッチ部52から出力された各パストレースデータの期待
値との間の一致/不一致を検出し、一致/不一致判定信
号S2を出力する。上記シリアル/パラレル変換部65
は、タイミングパルスT1により抽出されたパストレー
スデータを引き延ばし、一定期間保持する機能を果す。
このタイミングパルスT1を生成するタイミングパルス
発生部66は、例えばカウンタによって構成することが
でき、このカウンタは検出タイミング信号S3によって
カウントを開始し、このカウント出力によって、パスデ
ータPDの中からパストレースデータの部分のみをサン
プルする。
側)の第3実施例を示す図である。この第3実施例で
は、図1の構成と比較して、判定手段34が一層具体的
に示されている。なお、期待値保持手段33の具体的構
成は第1および第2実施例の場合と同じである。図7を
参照すると、判定手段34は、比較部75と、比較用パ
ルス発生部76と、カウンタ部77とから構成される。
た各パストレースデータの期待値を第1比較入力として
受信し、かつ、オーバーヘッド抽出手段31からのパス
データPDを入力する。比較用パルス発生部76は、特
定コード検出手段32からの特定コード(CR)の検出
タイミング信号S3をもとに、比較部75に入力された
パスデータPDより各パストレースデータPTDのみを
第2比較入力として選定するための比較用パルスCPを
生成し該比較部75に印加する。
較入力を各比較用パルスCPにて順次比較した結果をも
とに両者の一致の連続性を監視する。S4は監視信号で
ある。カウンタ部77は例えばN進カウンタから構成さ
れ、N回連続して、実際のパストレースデータとパスト
レースデータの期待値が一致したときのみ、監視信号S
4は“1”(=正常)となる。Nは例えばN=63であ
る。監視信号S4が“0”のときは、アラームをマイク
ロコンピュータ(μ−COM)10に通知する。
側)の実施例を示す図であり、図2に示した基本構成を
一層具体的に表す。前述のパストレースデータ出力手段
41(図2)は、マイクロコンピュータ(μ−COM)
10からのパストレースデータPTDを検出するインタ
フェース部81と、インタフェース部81からの検出出
力を一定期間保持するラッチ部82とからなる。
2)は、多重化伝送データのクロックに同期したクロッ
クCLKを分周する分周器83からなり、該分周器83
の出力によりラッチ部82を駆動する。すなわち、イン
タフェース部81からのパストレースデータPTDを一
定期間保持する。上記多重化伝送データのクロックを分
周したクロックCLKは、例えば10Gbpsの分周クロッ
クである。一方、当該多重変換装置MUXに入力され
る、加入者あるいはLANからの伝送データの速度は例
えば1.544Mbpsである。
リターンコードCR(特定コード)を挿入することによ
って、受信側のパストレースチェック装置PTr では、
容易にかつ迅速にパストレースデータの先頭位置をとら
えることができる。図9は送信側パストレースチェック
装置と受信側パストレースチェック装置の対を表す図で
あり、図10は図9における要部の信号のタイムチャー
ト(その1)、図11は同図(その2)である。
レースチェック装置PTr としては、既述した図7の第
3実施例を採用し、図9の下段における送信側パストレ
ースチェック装置PTs としては、既述した図8の実施
例を採用しているので、図9における各部の説明は省略
する。なお、受信側のカウンタ部77としては、63進
カウンタを用いる。
イバ伝送路を表し、このファイバ伝送路Fの一端には、
例えばノードND(C)、ND(D)、ND(A)内の
パストレースチェック装置PTs が接続され(ただし図
9では、ノードND(C)のみを示す)、その他端に
は、例えばノードND(B)内のパストレースチェック
装置PTr が接続される。ただし、ファイバ伝送路Fと
の結合に必要な電気/光(E/O)変換部や光/電気
(O/E)変換部は記載を省略した。
の左端における(1)から(7)までの各欄は、送信側
パストレースチェック装置PTs における要部信号のタ
イムチャートを示し、一方、(9)から(14)までの
各欄は、受信側パストレースチェック装置PTr におけ
る要部信号のタイムチャートを示している。なお、図1
0および図11における各欄(1)〜(14)は、図9
における(1)〜(14)における信号に対応してい
る。
マイクロコンピュータ(μ−COM)10からの出力信
号、すなわちパストレースデータである。このパストレ
ースデータは、上述の例によれば、ノードND(C)の
識別アドレスである。(2)欄の信号は、上記マイクロ
コンピュータからのパストレースデータを入力とするイ
ンタフェース部81からのパストレースデータ検出出力
を表す信号である。ただし、この検出出力信号は8本の
パラレルデータに変換している。したがって、63ビッ
ト分×8本の信号である。
ロックである10Gbpsを分周するメインカウンタ(図示
せず)からのクロックCLKであり、分周器83に印加
される。(4)欄の信号は、分周器83から出力される
ラッチパルスであり、ラッチ部82に印加される。
り駆動されたラッチ部82からの出力であり、インタフ
ェース部81からの検出出力信号(上記(2)欄の信
号)を一定期間(1フレーム間)保持した信号である。
このラッチされた信号は、パストレースデータ挿入手段
42に入力される。(6)欄の信号は、上記分周器83
よりパストレースデータ挿入手段42に印加される一連
の挿入パルスであり、最初はキャリッジリターンコード
CR(特定コード)を挿入するための挿入パルスであ
る。引き続いて、ラッチ部82からのパストレースデー
タを順次挿入するための挿入パルス1,2,3…が63
まで続く。なおパストレースデータを完全に挿入し終え
るのに例えば挿入パルス1,2,3…14で済んだなら
ば、挿入パルス15では再びキャリッジリターンコード
CRを挿入する。最初のキャリッジリターンコードCR
がパストレースデータの開始フラグであるとすれば、最
後のキャリッジリターンコードCRは当該パストレース
データの終了フラグであり、各パストレースデータは両
キャリッジリターンコードに挟まれて調歩同期式に送信
される。
によって多重化される、パストレースデータ挿入手段4
2からの出力信号である。この出力信号は、パスデータ
の所定位置に収容されて、受信多重化伝送データTDr
内に、オーバーヘッド挿入手段44にて、さらに多重化
される。(8)欄の信号は、上記の多重化によって得ら
れた送信多重化伝送データTD s 、すなわちファイバ伝
送路F上の信号を表し、ノードND(B)に向かう。
受信側パストレースチェック装置PTr にて受信され、
オーバーヘッド抽出手段31においてオーバーヘッドデ
ータが抜き出されパスデータに変換された信号を示す。
この信号は、黒と白の交互パターンで表されているが、
白パターンの信号は、ノードND(B)において必要な
部分、黒パターンの信号はこのノードND(B)には関
係のない部分である。
検出手段32により検出されたキャリッジリターンコー
ドCR(特定コード)を表す信号である。(11)欄の
信号は、上記の検出された(10)欄のCRによって、
比較用パルス発生部76により生成される比較用パルス
1,2,3…63を表す信号である。
(10)欄のCRによって、ラッチ部82から出力され
る信号である。この信号は、マイクロコンピュータ(μ
−COM)10より指定されインタフェース部81を介
してラッチ部82に保持されるパストレースデータの期
待値である。(13)欄の信号は、比較部75からの信
号であり、(11)欄の各比較用パルスに従って、上記
のパストレースデータの期待値とオーバーヘッド抽出手
段31から得た実際のパストレースデータとの比較結果
を表す信号である。この信号は、両者が一致したときの
み“H”レベルの信号となり、不一致のときは“L”レ
ベルである。
なるカウンタ部77からの出力信号であり、上記の比較
の結果を表す。本図では、上記の不一致が生じたときの
例を“H”レベル(アラーム)にて表す。“L”レベル
は正常なパストレースデータであるものと判断した場合
である。
来に比べて、(i)マイクロコンピュータの負荷を軽減
し、(ii)パストレースチェックを高速化し、(iii )
ノードの増設に対して容易に対応できる、パストレース
チェック装置を実現することが可能となる。
側)の基本構成を表す図である。
側)の基本構成を表す図である。
を図解的に表す図である。
を図解的に表す図である。
施例を示す図である。
施例を示す図である。
施例を示す図である。
を示す図である。
トレースチェック装置の対を表す図である。
(その1)である。
(その2)である。
す図である。
概略的に示す図である。
概略的に示す図である。
る。
Claims (13)
- 【請求項1】 受信した多重化伝送データからオーバー
ヘッドデータを抜き出しパスデータに変換する第1ステ
ップと、 前記パスデータ内に収容されたキャリッジリターンコー
ドを検出する第2ステップと、 外部から指定された、当該多重化伝送データの転送経路
を示すパストレースデータの期待値を、前記キャリッジ
リターンコードの検出タイミングで一定期間保持する第
3ステップと、 前記キャリッジリターンコードの検出タイミングをもと
に、前記パスデータより順次取り出された実際のパスト
レースデータの各々と、各該パストレースデータに対応
する前記パストレースデータの期待値とをそれぞれ比較
し、両者間の一致/不一致を判定する第4ステップとか
らなることを特徴とするパストレースチェック方法。 - 【請求項2】 ネットワーク内における当該パストレー
スチェック装置の識別アドレスをパストレースデータと
して出力する第1ステップと、 前記ネットワークに送信すべきパスデータ内の所定位置
に、前記パストレースデータを、該パストレースデータ
の少なくとも開始タイミングを表示するキャリッジリタ
ーンコードと共に挿入する第2ステップと、 前記パスデータ内の所定位置を定めるために、前記パス
トレースデータの挿入タイミングを定めるパルスであっ
て、前記ネットワーク内を転送される多重化伝送データ
のクロックに同期したパストレースデータ挿入パルスを
生成する第3ステップと、 前記キャリッジリターンコードならびに前記パストレー
スデータを前記パスデータに収容して前記ネットワーク
に送信する第4ステップとからなることを特徴とするパ
ストレースチェック方法。 - 【請求項3】 前記第1ステップは、変換された前記パ
スデータを一定期間保持するステップを含み、 前記第4ステップは、前記の一定期間保持されたパスデ
ータから前記の実際のパストレースデータを順次読み出
して、それぞれに対応する前記パストレースデータの期
待値と比較する請求項1に記載のパストレースチェック
方法。 - 【請求項4】 前記パストレースデータを、STS−1
フレームフォーマット上のJ1バイトとして用いる請求
項1または2に記載のパストレースチェック方法。 - 【請求項5】 前記パストレースデータを、VT1.5
フレームフォーマット上のJ2バイトとして用いる請求
項1または2に記載のパストレースチェック方法。 - 【請求項6】 受信した多重化伝送データからオーバー
ヘッドデータを抜き出しパスデータに変換するオーバー
ヘッド抽出手段と、 前記パスデータ内に収容されたキャリッジリターンコー
ドを検出するキャリッジリターンコード検出手段と、 外部から指定された、当該多重化伝送データの転送経路
を示すパストレースデータの期待値を、前記キャリッジ
リターンコードの検出タイミングで一定期間保持する期
待値保持手段と、 前記キャリッジリターンコードの検出タイミングをもと
に、前記パスデータより順次取り出された実際のパスト
レースデータの各々と、各該パストレースデータに対応
する前記パストレースデータの期待値とをそれぞれ比較
し、両者間の一致/不一致を判定する判定手段とからな
ることを特徴とするパストレースチェック装置。 - 【請求項7】 前記期待値保持手段は、 外部から指定された、当該多重化伝送データの転送経路
を示す前記パストレースデータの期待値を検出する期待
値検出部と、 該期待値検出部により検出された該パストレースデータ
の期待値を、前記キャリッジリターンコードの検出タイ
ミングで一定期間保持するラッチ部とからなる請求項6
に記載のパストレースチェック装置。 - 【請求項8】 前記判定手段は、 前記オーバーヘッド抽出手段からの前記パスデータを書
き込むメモリ部と、 前記キャリッジリターンコード検出手段からの前記キャ
リッジリターンコードの検出タイミング信号をもとに、
前記メモリ部に書き込まれた前記パスデータから各前記
パストレースデータを順次読み出すための読み出しアド
レスを生成し該メモリ部に印加するアドレス発生部と、 前記メモリ部から読み出されたパストレースデータと、
前記ラッチ部から出力された前記パストレースデータの
期待値との間の一致/不一致を検出する比較部とからな
る請求項7に記載のパストレースチェック装置。 - 【請求項9】 前記判定手段は、 前記オーバーヘッド抽出手段からの前記パスデータを入
力するシリアル/パラレル変換部と、 前記キャリッジリターンコード検出手段からの前記キャ
リッジリターンコードの検出タイミング信号をもとに、
前記シリアル/パラレル変換部に入力された前記パスデ
ータから、各前記パストレースデータのみを順次シリア
ルデータからパラレルデータに変換かつ一定期間保持せ
しめるためのタイミングパルスを生成し該シリアル/パ
ラレル変換部に印加するタイミングパルス発生部と、 前記シリアル/パラレル変換部から出力された各前記パ
ストレースデータと、前記ラッチ部から出力された各前
記パストレースデータの期待値との間の一致/不一致を
検出する比較部とからなる請求項7に記載のパストレー
スチェック装置。 - 【請求項10】 前記判定手段は、 前記ラッチ部から出力された各前記パストレースデータ
の期待値を第1比較入力として受信し、かつ、前記オー
バーヘッド抽出手段からの前記パスデータを入力する比
較部と、 前記キャリッジリターンコード検出手段からの前記キャ
リッジリターンコードの検出タイミング信号をもとに、
前記比較部に入力された前記パスデータより各前記パス
トレースデータのみを第2比較入力として選定するため
の比較用パルスを生成し該比較部に印加する比較用パル
ス発生部と、 前記第1および第2比較入力を各前記比較用パルスにて
順次比較した結果をもとに両者の一致の連続性を監視す
るカウンタ部とからなる請求項7に記載のパストレース
チェック装置。 - 【請求項11】 ネットワーク内における当該パストレ
ースチェック装置の識別アドレスをパストレースデータ
として出力するパストレースデータ出力手段と、 前記ネットワークに送信すべきパスデータ内の所定位置
に、前記パストレースデータを、該パストレースデータ
の少なくとも開始タイミングを表示するキャリッジリタ
ーンコードと共に挿入するパストレースデータ挿入手段
と、前記パスデータ内の所定位置を定めるために、前記パス
トレースデータの挿入タイミングを定めるパルスであっ
て、 前記ネットワーク内を転送される多重化伝送データ
のクロックに同期したパストレースデータ挿入パルスを
生成して前記パストレースデータ挿入手段に印加する挿
入パルス発生手段と、 前記パストレースデータ挿入手段からの前記キャリッジ
リターンコードならびに前記パストレースデータを前記
パスデータに収容して前記ネットワークに送信するオー
バーヘッド挿入手段とからなることを特徴とするパスト
レースチェック装置。 - 【請求項12】 前記パストレースデータ出力手段は、 マイクロコンピュータからの前記パストレースデータを
検出するインタフェース部と、 前記インタフェース部からの検出出力を一定期間保持す
るラッチ部と、からなる請求項11に記載のパストレー
スチェック装置。 - 【請求項13】 前記挿入パルス発生手段は、前記多重
化伝送データのクロックに同期したクロックを分周する
分周器からなり、該分周器の出力により前記ラッチ部を
駆動する請求項12に記載のパストレースチェック装
置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06503098A JP3439649B2 (ja) | 1998-03-16 | 1998-03-16 | パストレースチェック方法および装置 |
US09/122,412 US6226270B1 (en) | 1998-03-16 | 1998-07-24 | Method and apparatus for path trace check |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06503098A JP3439649B2 (ja) | 1998-03-16 | 1998-03-16 | パストレースチェック方法および装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11261513A JPH11261513A (ja) | 1999-09-24 |
JP3439649B2 true JP3439649B2 (ja) | 2003-08-25 |
Family
ID=13275183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06503098A Expired - Fee Related JP3439649B2 (ja) | 1998-03-16 | 1998-03-16 | パストレースチェック方法および装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6226270B1 (ja) |
JP (1) | JP3439649B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6546548B1 (en) * | 1997-12-12 | 2003-04-08 | International Business Machines Corporation | Method and system for compensating for output overhead in trace data using initial calibration information |
ITTO980323A1 (it) * | 1998-04-15 | 1999-10-15 | Alsthom Cge Alcatel | Metodo e circuito per la rivelazione di disuguaglianze nei pacchetti d i identificazione di traccia in trame sdh. |
US6345295B1 (en) * | 1999-01-22 | 2002-02-05 | International Business Machines Corporation | Conducting traces in a computer system attachment network |
JP2001147837A (ja) * | 1999-11-18 | 2001-05-29 | Fujitsu Ltd | プログラムトレース装置及び記憶媒体 |
JP3539349B2 (ja) * | 2000-05-11 | 2004-07-07 | 日産自動車株式会社 | 通信装置 |
US7184408B2 (en) * | 2001-07-31 | 2007-02-27 | Denton I Claude | Method and apparatus for programmable generation of traffic streams |
WO2004021614A1 (ja) * | 2002-08-28 | 2004-03-11 | Fujitsu Limited | 受信パストレース検出装置 |
US7062554B1 (en) * | 2002-12-20 | 2006-06-13 | Nortel Networks Limited | Trace monitoring in a transport network |
WO2004066529A1 (ja) | 2003-01-20 | 2004-08-05 | Fujitsu Limited | パストレース機能を有する光伝送装置 |
WO2004093359A1 (ja) * | 2003-04-16 | 2004-10-28 | Fujitsu Limited | ネットワーク管理方法及びネットワーク管理装置 |
US7603588B1 (en) * | 2004-04-20 | 2009-10-13 | Cisco Technology, Inc. | Two-stage detection of trace identifier mismatches |
US7173859B2 (en) * | 2004-11-16 | 2007-02-06 | Sandisk Corporation | Faster programming of higher level states in multi-level cell flash memory |
US7474561B2 (en) * | 2006-10-10 | 2009-01-06 | Sandisk Corporation | Variable program voltage increment values in non-volatile memory program operations |
US7450426B2 (en) * | 2006-10-10 | 2008-11-11 | Sandisk Corporation | Systems utilizing variable program voltage increment values in non-volatile memory program operations |
JP4910624B2 (ja) * | 2006-10-19 | 2012-04-04 | 日本電気株式会社 | Sdh伝送装置およびそのパス監視方法 |
CN101286835B (zh) * | 2007-04-11 | 2013-03-20 | 华为技术有限公司 | 一种时钟跟踪的方法、装置及网元设备 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2821508B2 (ja) | 1990-04-27 | 1998-11-05 | 株式会社竹中工務店 | 壁パネルの取付構造 |
JPH0897841A (ja) * | 1994-09-29 | 1996-04-12 | Hitachi Ltd | パス切替伝送装置の制御方法及びパス切替伝送装置 |
US5675578A (en) * | 1995-04-11 | 1997-10-07 | Bell-Northern Research Ltd. | Method of tracing the route of virtual connections |
JP2617701B2 (ja) * | 1995-06-28 | 1997-06-04 | 宮城日本電気株式会社 | Vtパス切替時のミスコネクション回避方法 |
US6078596A (en) * | 1997-06-26 | 2000-06-20 | Mci Communications Corporation | Method and system of SONET line trace |
-
1998
- 1998-03-16 JP JP06503098A patent/JP3439649B2/ja not_active Expired - Fee Related
- 1998-07-24 US US09/122,412 patent/US6226270B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6226270B1 (en) | 2001-05-01 |
JPH11261513A (ja) | 1999-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3439649B2 (ja) | パストレースチェック方法および装置 | |
CA1266906A (en) | Combined circuit switch and packet switching system | |
JPH0923241A (ja) | 非同期型データの通信制御方法 | |
JP2000312220A (ja) | データ転送システム及びその転送方法 | |
JP2001103091A (ja) | 伝送方法およびネットワーク・システム | |
US6256326B1 (en) | Pseudo-synchronization prevention method in SDH transmission mode, pseudo-synchronization preventing SDH transmission system, and transmitter-receiver in pseudo-synchronization preventing SDH transmission system | |
JPH02226943A (ja) | ハイレベルデータリンク制御手順フレームを解析し且つ処理するためのシステム | |
JPH0879230A (ja) | フレーム同期信号のフレームの開始位置情報を伝送しかつ検出する伝送装置 | |
US6628674B1 (en) | Apparatus depending on timing source for synchronization | |
US6438175B1 (en) | Data transmission method and apparatus | |
JP3244665B2 (ja) | Tone及びDTMF発生機能を備えたATMセル変換装置及びその方法 | |
JP2000069022A (ja) | 回線終端装置 | |
WO2004066529A1 (ja) | パストレース機能を有する光伝送装置 | |
JP4441648B2 (ja) | フレーム同期回路 | |
JP3536790B2 (ja) | Aal1信号伝送による導通確認システム及びその方法 | |
JPH08293847A (ja) | 通信制御装置、通信制御方法及び通信制御システム | |
JP2868026B2 (ja) | 非同期転送モード用の多重化装置およびその試験装置 | |
JP2003298562A (ja) | 非同期データ送受信方法 | |
JPS6326136A (ja) | デ−タ信号変換方式 | |
JPH0697955A (ja) | 伝送速度不一致検出装置 | |
JPH09172425A (ja) | データエラー監視装置 | |
JP2002111670A (ja) | 集線多重化装置 | |
JPH07154405A (ja) | バーストデータ収容方式 | |
JPH08237273A (ja) | Atm回線の障害監視装置 | |
JP2001136212A (ja) | データ伝送方法及びデータ伝送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030506 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140613 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |