JP3244665B2 - Ｔｏｎｅ及びＤＴＭＦ発生機能を備えたＡＴＭセル変換装置及びその方法 - Google Patents
Ｔｏｎｅ及びＤＴＭＦ発生機能を備えたＡＴＭセル変換装置及びその方法Info
- Publication number
- JP3244665B2 JP3244665B2 JP7110099A JP7110099A JP3244665B2 JP 3244665 B2 JP3244665 B2 JP 3244665B2 JP 7110099 A JP7110099 A JP 7110099A JP 7110099 A JP7110099 A JP 7110099A JP 3244665 B2 JP3244665 B2 JP 3244665B2
- Authority
- JP
- Japan
- Prior art keywords
- tone
- dtmf
- data
- cell
- cadence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5614—User Network Interface
- H04L2012/5618—Bridges, gateways [GW] or interworking units [IWU]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
- H04L2012/5674—Synchronisation, timing recovery or alignment
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
- H04L2012/5675—Timeslot assignment, e.g. TDMA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Telephone Function (AREA)
- Telephonic Communication Services (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、交換システムに係
るもので、詳しくは、Ｔｏｎｅ及びＤｕａｌ Ｔｏｎｅ
Ｍｕｌｔｉｆｒｅｑｕｅｎｃｙ（以下、ＤＴＭＦと称
す）発生機能を備えたＡｓｙｎｃｈｒｏｎｏｕｓ Ｔｒ
ａｎｓｆｅｒ Ｍｏｄｅ（以下、ＡＴＭと称す）に関す
るものである。
るもので、詳しくは、Ｔｏｎｅ及びＤｕａｌ Ｔｏｎｅ
Ｍｕｌｔｉｆｒｅｑｕｅｎｃｙ（以下、ＤＴＭＦと称
す）発生機能を備えたＡｓｙｎｃｈｒｏｎｏｕｓ Ｔｒ
ａｎｓｆｅｒ Ｍｏｄｅ（以下、ＡＴＭと称す）に関す
るものである。
【０００２】
【従来の技術】一般に、ＡＴＭ交換機は、各種の情報を
非同期方式に伝達するため、同期式伝送方式に比べて情
報の伝達速度が一層速い。従って、近来、ＡＴＭ交換機
を高速情報網（Ｂｒｏａｄｂａｎｄ ＩＳＤＮ）に適用
させる技術開発が進行されるに連れて、多様なインター
フェースが標準化されつつあるが、既存の通信網を全て
ＡＴＭ方式の通信網に交替しようとすると、膨大な費用
が所要されるため、既存のＴｉｍｅ Ｄｉｖｉｓｉｏｎ
Ｍｕｌｔｉｐｌｅｘ（以下、ＴＤＭと称す）方式及び
ＡＴＭ方式の通信網を併行して使用する方法が提示され
ている。
非同期方式に伝達するため、同期式伝送方式に比べて情
報の伝達速度が一層速い。従って、近来、ＡＴＭ交換機
を高速情報網（Ｂｒｏａｄｂａｎｄ ＩＳＤＮ）に適用
させる技術開発が進行されるに連れて、多様なインター
フェースが標準化されつつあるが、既存の通信網を全て
ＡＴＭ方式の通信網に交替しようとすると、膨大な費用
が所要されるため、既存のＴｉｍｅ Ｄｉｖｉｓｉｏｎ
Ｍｕｌｔｉｐｌｅｘ（以下、ＴＤＭと称す）方式及び
ＡＴＭ方式の通信網を併行して使用する方法が提示され
ている。
【０００３】そして、ＴＤＭ方式の通信網とＡＴＭ方式
の通信網とを連動させる従来のＡＴＭセル変換装置にお
いては、図９に示したように、状態／タイミング信号発
生部１１と、ＦＩＦＯ１２と、セル伝送制御部１３と、
メモリインターフェース１４と、メモリ部１５と、ＣＰ
Ｕインターフェース１６と、データ変換部１７、ライン
データ逆多重化部１８及び直／並列変換部１９と、備え
て構成されていた。
の通信網とを連動させる従来のＡＴＭセル変換装置にお
いては、図９に示したように、状態／タイミング信号発
生部１１と、ＦＩＦＯ１２と、セル伝送制御部１３と、
メモリインターフェース１４と、メモリ部１５と、ＣＰ
Ｕインターフェース１６と、データ変換部１７、ライン
データ逆多重化部１８及び直／並列変換部１９と、備え
て構成されていた。
【０００４】且つ、前記状態／タイミング信号発生部１
１においては、ＣＰＵ（図示されず）から出力されたク
ロック信号（ＣＬＫ）、同期パルス信号（Ｓｙｎ＿ｐ）
及び条件信号に従いフレーム同期信号、クロック信号、
状態信号、トランク信号及びタイムスロット番号（チャ
ンネル番号）を夫々生成するが、この場合、生成された
フレーム同期は、セル伝送制御部１３、データ変換部１
７及び直／並列変換部１９に夫々入力され、状態信号、
トランク番号及びタイムスロット番号（チャンネル番
号）はデータ変換部１７に入力される。
１においては、ＣＰＵ（図示されず）から出力されたク
ロック信号（ＣＬＫ）、同期パルス信号（Ｓｙｎ＿ｐ）
及び条件信号に従いフレーム同期信号、クロック信号、
状態信号、トランク信号及びタイムスロット番号（チャ
ンネル番号）を夫々生成するが、この場合、生成された
フレーム同期は、セル伝送制御部１３、データ変換部１
７及び直／並列変換部１９に夫々入力され、状態信号、
トランク番号及びタイムスロット番号（チャンネル番
号）はデータ変換部１７に入力される。
【０００５】又、前記ＦＩＦＯ１２は、ＡＴＭ交換網と
接続されたＡＴＭセル伝送ラインを経て入力されたＡＴ
Ｍセルを貯蔵し、セル伝送制御部１３は、前記フレーム
同期信号によりセルへダー領域のＶＣＩ（Ｖｉｒｔｕａ
ｌ Ｃｈａｎｎｅｌ Ｉｄｅｎｔｉｆｉｅｒ）に基づい
てＦＩＦＯ１１に貯蔵されたＡＴＭセルをメモリインタ
フェース１４を通ってメモリ部１５に貯蔵する。
接続されたＡＴＭセル伝送ラインを経て入力されたＡＴ
Ｍセルを貯蔵し、セル伝送制御部１３は、前記フレーム
同期信号によりセルへダー領域のＶＣＩ（Ｖｉｒｔｕａ
ｌ Ｃｈａｎｎｅｌ Ｉｄｅｎｔｉｆｉｅｒ）に基づい
てＦＩＦＯ１１に貯蔵されたＡＴＭセルをメモリインタ
フェース１４を通ってメモリ部１５に貯蔵する。
【０００６】且つ、前記メモリインタフェース１４は、
セル伝送制御部１３、ＣＰＵインタフェース１６及びデ
ータ変換部１７をメモリ部１５に整合させ、前記状態／
タイミング信号発生部１１から出力されたクロック信号
によりメモリ部１５から入出力される信号を制御し、制
御結果を前記セル伝送制御部１３、ＣＰＵインタフェー
ス１６及びデータ変換部１７に通報する。
セル伝送制御部１３、ＣＰＵインタフェース１６及びデ
ータ変換部１７をメモリ部１５に整合させ、前記状態／
タイミング信号発生部１１から出力されたクロック信号
によりメモリ部１５から入出力される信号を制御し、制
御結果を前記セル伝送制御部１３、ＣＰＵインタフェー
ス１６及びデータ変換部１７に通報する。
【０００７】又、前記メモリ部１５は、リンクテーブ
ル、セルバッファ制御テーブル、セルへダーテーブル及
びセルバッファを備えている。
ル、セルバッファ制御テーブル、セルへダーテーブル及
びセルバッファを備えている。
【０００８】更に、図１１及び図１２は、リンクテーブ
ル及びセルバッファ制御テーブルを示した図面で、図１
３は、前記メモリ部１５の構成を示した図面である。こ
の場合、図１３に示したように、各構成要素は、トラン
ク及びタイムスロット別に対応して割り当てられる。
ル及びセルバッファ制御テーブルを示した図面で、図１
３は、前記メモリ部１５の構成を示した図面である。こ
の場合、図１３に示したように、各構成要素は、トラン
ク及びタイムスロット別に対応して割り当てられる。
【０００９】且つ、前記リンクテーブルは、各トランク
のタイムスロットデータとセルバッファとを連結する役
割を行うが、リンクテーブルの各項目のアドレスは、ト
ランク番号とタイムスロット番号とに一対一に対応さ
れ、各項目の内容はセルバッファの番号である。又、前
記セルバッファ制御テーブルは、各セルバッファの運用
時に必要な情報を貯蔵する領域で、セルへダー制御テー
ブルは、ＡＴＭセルのへダー情報を貯蔵する領域であ
る。
のタイムスロットデータとセルバッファとを連結する役
割を行うが、リンクテーブルの各項目のアドレスは、ト
ランク番号とタイムスロット番号とに一対一に対応さ
れ、各項目の内容はセルバッファの番号である。又、前
記セルバッファ制御テーブルは、各セルバッファの運用
時に必要な情報を貯蔵する領域で、セルへダー制御テー
ブルは、ＡＴＭセルのへダー情報を貯蔵する領域であ
る。
【００１０】更に、セルバッファは、トランクライン上
の１タイムスロットデータを１バイトずつ順次貯蔵する
領域として使用される。
の１タイムスロットデータを１バイトずつ順次貯蔵する
領域として使用される。
【００１１】そして、前記ＣＰＵインタフェース１６
は、ＣＰＵ（図示されず）とメモリインタフェース１４
間で入／出力される信号をインタフェースし、前記デー
タ変換部１７は、前記状態／タイミング信号発生部１１
から出力されたトランク番号とタイムススロット番号
（チャンネル番号）とによりメモリ部１５からＡＴＭセ
ル状の１バイトチャンネルデータをリードして逆多重化
部１８に出力する。
は、ＣＰＵ（図示されず）とメモリインタフェース１４
間で入／出力される信号をインタフェースし、前記デー
タ変換部１７は、前記状態／タイミング信号発生部１１
から出力されたトランク番号とタイムススロット番号
（チャンネル番号）とによりメモリ部１５からＡＴＭセ
ル状の１バイトチャンネルデータをリードして逆多重化
部１８に出力する。
【００１２】又、前記ラインデータ逆多重化部１８は、
前記データ変換部１７から出力された１バイトのチャン
ネルデータをトランク番号により並列データに逆多重化
し、直／並列変換部１９は、前記逆多重化された１バイ
トの並列データを直列データに変換して、ＴＤＭ方式の
トランク（＃０〜＃ｋ−１）に出力する。
前記データ変換部１７から出力された１バイトのチャン
ネルデータをトランク番号により並列データに逆多重化
し、直／並列変換部１９は、前記逆多重化された１バイ
トの並列データを直列データに変換して、ＴＤＭ方式の
トランク（＃０〜＃ｋ−１）に出力する。
【００１３】以下、このように構成された従来のＡＴＭ
セル変換装置の動作に対し、図面を用いて説明する。
セル変換装置の動作に対し、図面を用いて説明する。
【００１４】先ず、ＡＴＭセル伝送ラインを経て入力さ
れたＡＴＭセルはＦＩＦＯ１２に貯蔵され、セル伝送制
御部１３は、フレーム同期信号に基づいてＦＩＦＯ１２
からＡＴＭセルをリードしてメモリ部１５に貯蔵する。
即ち、ＡＴＭセルのへダー領域のＶＣＩ情報に基づいて
リードされたＡＴＭセルをメモリインタフェース１４を
経てメモリ部１５の該当セルバッファに貯蔵する。
れたＡＴＭセルはＦＩＦＯ１２に貯蔵され、セル伝送制
御部１３は、フレーム同期信号に基づいてＦＩＦＯ１２
からＡＴＭセルをリードしてメモリ部１５に貯蔵する。
即ち、ＡＴＭセルのへダー領域のＶＣＩ情報に基づいて
リードされたＡＴＭセルをメモリインタフェース１４を
経てメモリ部１５の該当セルバッファに貯蔵する。
【００１５】そして、データ変換部１７は、フレーム同
期信号に同期されて、１タイムスロット周期毎に前記状
態／タイミング信号発生部１１から出力されたトランク
番号及びタイムスロット番号に従いメモリ部１５のセル
バッファからチャンネルデータをリードしてラインデー
タ逆多重化部１８に出力する。次いで、ラインデータ逆
多重化部１８は、タイムスロットにより前記データ変換
部１７から出力された１バイトのチャンネルデータを１
バイトの並列データに時分割逆多重化する。
期信号に同期されて、１タイムスロット周期毎に前記状
態／タイミング信号発生部１１から出力されたトランク
番号及びタイムスロット番号に従いメモリ部１５のセル
バッファからチャンネルデータをリードしてラインデー
タ逆多重化部１８に出力する。次いで、ラインデータ逆
多重化部１８は、タイムスロットにより前記データ変換
部１７から出力された１バイトのチャンネルデータを１
バイトの並列データに時分割逆多重化する。
【００１６】従って、直／並列変換部１９は、ラインデ
ータ逆多重化部１８から入力された１バイトの並列デー
タを直列データに変換してＴＤＭ方式のトランク（＃０
〜＃ｋ−１）に夫々出力する。
ータ逆多重化部１８から入力された１バイトの並列デー
タを直列データに変換してＴＤＭ方式のトランク（＃０
〜＃ｋ−１）に夫々出力する。
【００１７】その後、受信されたＡＴＭセルを１バイト
ずつラインデータ逆多重化部１８に出力するが、このよ
うなＦｉｎｉｔｅ Ｓｔａｔｅ Ｍａｃｈｉｎｅ（以
下、ＦＳＭと称す）の動作を詳しく説明すると次のよう
である。
ずつラインデータ逆多重化部１８に出力するが、このよ
うなＦｉｎｉｔｅ Ｓｔａｔｅ Ｍａｃｈｉｎｅ（以
下、ＦＳＭと称す）の動作を詳しく説明すると次のよう
である。
【００１８】即ち、前記ＦＳＭは、データ変換部１７内
に備えられて、前記状態／タイミング信号発生部１１か
ら出力された状態信号により遷移されるが、この場合、
前記ＦＳＭの全体サイクルは、１タイムスロット内で行
われ、前記状態信号は、１タイムスロットをＫ等分（こ
こで、Ｋは、全体トランクの数）した周期を有する。
に備えられて、前記状態／タイミング信号発生部１１か
ら出力された状態信号により遷移されるが、この場合、
前記ＦＳＭの全体サイクルは、１タイムスロット内で行
われ、前記状態信号は、１タイムスロットをＫ等分（こ
こで、Ｋは、全体トランクの数）した周期を有する。
【００１９】先ず、システムリセット信号（Ｓｙｓ＿ｒ
ｓｔ）が入力されると、ＡＴＭセル変換装置の全体ハー
ドウェア及びソフトウェアに対する初期化動作が行わ
れ、その後、初期化終了信号（Ｅｎｄ＿ｉｎｉｔ）が入
力されるとＦＳＭはＣＰＵアクセス状態に遷移される。
ｓｔ）が入力されると、ＡＴＭセル変換装置の全体ハー
ドウェア及びソフトウェアに対する初期化動作が行わ
れ、その後、初期化終了信号（Ｅｎｄ＿ｉｎｉｔ）が入
力されるとＦＳＭはＣＰＵアクセス状態に遷移される。
【００２０】このようなＣＰＵアクセス状態において、
ＣＰＵ（図示されず）は、ＣＰＵインタフェース及びメ
モリインタフェースを通してメモリ部１５に備えられた
リンクテーブル、セルバッファ制御テーブル及びセルへ
ダーテーブルをセッティングし、他のハードウェアブロ
ックによるメモリ部１５のアクセスは禁止される。
ＣＰＵ（図示されず）は、ＣＰＵインタフェース及びメ
モリインタフェースを通してメモリ部１５に備えられた
リンクテーブル、セルバッファ制御テーブル及びセルへ
ダーテーブルをセッティングし、他のハードウェアブロ
ックによるメモリ部１５のアクセスは禁止される。
【００２１】その後、同期パルス信号（Ｓｙｎ＿Ｐ）が
入力されると、ＦＳＭはリンクテーブルアクセス状態に
遷移され、状態／タイミング信号発生部１１は、状態信
号、フレーム同期信号、トランク番号及びタイムスロッ
ト番号（チャンネル番号）を生成してＦＳＭに出力す
る。
入力されると、ＦＳＭはリンクテーブルアクセス状態に
遷移され、状態／タイミング信号発生部１１は、状態信
号、フレーム同期信号、トランク番号及びタイムスロッ
ト番号（チャンネル番号）を生成してＦＳＭに出力す
る。
【００２２】従って、リンクテーブルアクセス状態にお
いて、前記ＦＳＭは前記状態／タイミング信号発生部１
１から出力されたトランクライン番号及びタイムスロッ
ト番号（チャンネル番号）により、図１１に示したよう
に、リンクテーブルから各トランクのチャンネルに割り
当てられたセルバッファ番号と該当チャンネルに対する
コール（Ｃａｌｌ）設定ビット（ＡＰＶ）とをリードす
る。例えば、トランク＃０のチャンネル１に該当するセ
ルバッファ番号＃１及び前記チャンネル１のコール設定
ビット（ＡＰＶ）をリードするが、もし、該当チャンネ
ルにコールが設定されていない（ＡＰＶ＝０）と、前記
ＦＳＭは、トランクライン番号を１ずつ増加させながら
前記リンクテーブルをアクセスする。この場合、増加さ
れたトランクライン番号がＡＴＭセル変換装置に接続さ
れた最後のトランクライン番号＃Ｋ−１と一致すると、
前記ＦＳＭは、ＦＩＦＯ１２の空白状態を確認した後、
セル受信状態又はＣＰＵアクセス状態に遷移される。
いて、前記ＦＳＭは前記状態／タイミング信号発生部１
１から出力されたトランクライン番号及びタイムスロッ
ト番号（チャンネル番号）により、図１１に示したよう
に、リンクテーブルから各トランクのチャンネルに割り
当てられたセルバッファ番号と該当チャンネルに対する
コール（Ｃａｌｌ）設定ビット（ＡＰＶ）とをリードす
る。例えば、トランク＃０のチャンネル１に該当するセ
ルバッファ番号＃１及び前記チャンネル１のコール設定
ビット（ＡＰＶ）をリードするが、もし、該当チャンネ
ルにコールが設定されていない（ＡＰＶ＝０）と、前記
ＦＳＭは、トランクライン番号を１ずつ増加させながら
前記リンクテーブルをアクセスする。この場合、増加さ
れたトランクライン番号がＡＴＭセル変換装置に接続さ
れた最後のトランクライン番号＃Ｋ−１と一致すると、
前記ＦＳＭは、ＦＩＦＯ１２の空白状態を確認した後、
セル受信状態又はＣＰＵアクセス状態に遷移される。
【００２３】一方、該当チャンネルにコールが設定され
ている（ＡＰＶ＝１）と、前記ＦＳＭは、リードしたセ
ルバッファ番号（例えば、＃１）をアクセスアドレスに
して、セルバッファ制御テーブルの該当項目をアクセス
する制御テーブルアクセス状態に遷移されるが、このよ
うな制御テーブルアクセス状態において、前記ＦＳＭ
は、図１２に示したように、セルバッファ制御テーブル
からリードセグメントビット(ＲＳＥＧ)、セルバッファ
のリードポインター（ＲＰＴＲ）及びセルペイロード長
さ情報（ＰＡＬ）とをリードした後、セルバッファアク
セス状態、制御テーブル修正状態及びラインデータ逆多
重化部アクセス状態に順次遷移される。
ている（ＡＰＶ＝１）と、前記ＦＳＭは、リードしたセ
ルバッファ番号（例えば、＃１）をアクセスアドレスに
して、セルバッファ制御テーブルの該当項目をアクセス
する制御テーブルアクセス状態に遷移されるが、このよ
うな制御テーブルアクセス状態において、前記ＦＳＭ
は、図１２に示したように、セルバッファ制御テーブル
からリードセグメントビット(ＲＳＥＧ)、セルバッファ
のリードポインター（ＲＰＴＲ）及びセルペイロード長
さ情報（ＰＡＬ）とをリードした後、セルバッファアク
セス状態、制御テーブル修正状態及びラインデータ逆多
重化部アクセス状態に順次遷移される。
【００２４】先ず、セルバッファアクセス状態におい
て、前記ＦＳＭは、リードポインターを用いて、リード
セグメントビットＲＳＥＧが指示するセルバッファ領域
からラインデータ逆多重化部１８に出力されるチャンネ
ルデータをリードすると同時に、リードポインターを１
ずつ増加させながらリードポインターとセルペイロード
長さ情報とを比較する。
て、前記ＦＳＭは、リードポインターを用いて、リード
セグメントビットＲＳＥＧが指示するセルバッファ領域
からラインデータ逆多重化部１８に出力されるチャンネ
ルデータをリードすると同時に、リードポインターを１
ずつ増加させながらリードポインターとセルペイロード
長さ情報とを比較する。
【００２５】前記比較結果、現在のリードポインターと
セルペイロード長さ情報が同様であると、即ち、リード
ポインターがセルペイロードの最後のデータを指示する
と、前記ＦＳＭは、制御テーブルを修正状態に遷移し
て、リードセグメントビットＲＳＥＧを反転させ、セル
バッファのリードポインターを初期化した後、セルバッ
ファ制御テーブル値を修正する。
セルペイロード長さ情報が同様であると、即ち、リード
ポインターがセルペイロードの最後のデータを指示する
と、前記ＦＳＭは、制御テーブルを修正状態に遷移し
て、リードセグメントビットＲＳＥＧを反転させ、セル
バッファのリードポインターを初期化した後、セルバッ
ファ制御テーブル値を修正する。
【００２６】そして、ラインデータ貯蔵部アクセス状態
において、前記ＦＳＭは、図１０（Ｄ）に示したよう
に、前記セルバッファアクセス状態からリードしたチャ
ンネルデータをチャンネルデータ逆多重化部１８に出力
する機能を行うが、この場合、現在処理するデータのト
ランクライン番号がＡＴＭセル変換装置に接続された最
後のトランクライン番号（＃Ｋ−１）と一致しないと、
トランクライン番号を１増加させた後、再びリンクテー
ブルアクセス状態に遷移される。
において、前記ＦＳＭは、図１０（Ｄ）に示したよう
に、前記セルバッファアクセス状態からリードしたチャ
ンネルデータをチャンネルデータ逆多重化部１８に出力
する機能を行うが、この場合、現在処理するデータのト
ランクライン番号がＡＴＭセル変換装置に接続された最
後のトランクライン番号（＃Ｋ−１）と一致しないと、
トランクライン番号を１増加させた後、再びリンクテー
ブルアクセス状態に遷移される。
【００２７】しかし、現在処理するチャンネルデータの
トランク番号が最後のトランク番号（＃Ｋ−１）と一致
すると、前記ＦＳＭはセル受信ＦＩＦＯ１２の空白状態
を確認した後、セル受信状態又はＣＰＵアクセス状態に
遷移する。
トランク番号が最後のトランク番号（＃Ｋ−１）と一致
すると、前記ＦＳＭはセル受信ＦＩＦＯ１２の空白状態
を確認した後、セル受信状態又はＣＰＵアクセス状態に
遷移する。
【００２８】セル受信状態では、セル伝送制御部１３
は、ＦＩＦＯ１２から一つのセルを受信した後、セルへ
ダーのＶＣＩ情報に基づいて、受信されたセルをメモリ
部１５のセルバッファに貯蔵し、セルの受信が完了する
と、ＡＴＭセルの受信完了を表すセル終了信号Ｃｅｌｌ
＿ｅｎｄをＦＳＭに伝送する。よって、前記ＦＳＭは、
セル受信状態からＣＰＵアクセス状態に遷移して前述と
同様な動作が行われる。
は、ＦＩＦＯ１２から一つのセルを受信した後、セルへ
ダーのＶＣＩ情報に基づいて、受信されたセルをメモリ
部１５のセルバッファに貯蔵し、セルの受信が完了する
と、ＡＴＭセルの受信完了を表すセル終了信号Ｃｅｌｌ
＿ｅｎｄをＦＳＭに伝送する。よって、前記ＦＳＭは、
セル受信状態からＣＰＵアクセス状態に遷移して前述と
同様な動作が行われる。
【００２９】従って、ラインデータの逆多重化部１８
は、前記データ変換部１７から出力された１バイトのチ
ャンネルデータを、図１０（Ａ）〜（Ｃ）に示した１バ
イトの並列データに時分割逆多重化し、直／並列変換部
１９は、前記チャンネルデータ逆多重化部１８から入力
された１バイトの並列データを直列データに変換してト
ランク（＃０〜＃ｋ−１）に出力する。
は、前記データ変換部１７から出力された１バイトのチ
ャンネルデータを、図１０（Ａ）〜（Ｃ）に示した１バ
イトの並列データに時分割逆多重化し、直／並列変換部
１９は、前記チャンネルデータ逆多重化部１８から入力
された１バイトの並列データを直列データに変換してト
ランク（＃０〜＃ｋ−１）に出力する。
【００３０】このように、従来のＡＴＭセル変換装置に
おいては、ＡＴＭ方式の伝送ラインを経て入力されたＡ
ＴＭセルを各トランク別チャンネルデータに変換した
後、ＴＤＭ方式の通信網に接続された複数のトランクを
経て出力して、ＡＴＭ方式の通信網とＴＤＭ方式の通信
網とを連動させていた。ここでは、説明の便宜上、ＡＴ
Ｍ方式の通信網からＴＤＭ方式の通信網への伝送動作の
みを説明したが、ＴＤＭ方式の通信網からＡＴＭ方式の
通信網にＡＴＭセルを伝送することも可能であった。
おいては、ＡＴＭ方式の伝送ラインを経て入力されたＡ
ＴＭセルを各トランク別チャンネルデータに変換した
後、ＴＤＭ方式の通信網に接続された複数のトランクを
経て出力して、ＡＴＭ方式の通信網とＴＤＭ方式の通信
網とを連動させていた。ここでは、説明の便宜上、ＡＴ
Ｍ方式の通信網からＴＤＭ方式の通信網への伝送動作の
みを説明したが、ＴＤＭ方式の通信網からＡＴＭ方式の
通信網にＡＴＭセルを伝送することも可能であった。
【００３１】
【発明が解決しようとする課題】然るに、このような従
来のＡＴＭセル変換装置においては、交換システムにて
必要なＴｏｎｅ及びＤＴＭＦ発生機能を備えていないた
め、交換システムに用いる場合、Ｔｏｎｅ及びＤＴＭＦ
発生を起こすＴｏｎｅ＆ＤＴＭＦ発生器が必要であると
共に、それら発生されたＴｏｎｅ及びＤＴＭＦを各トラ
ンクのチャンネルにスイッチングするためのスイッチン
グも別途に備えるべきであるという不都合な点があっ
た。
来のＡＴＭセル変換装置においては、交換システムにて
必要なＴｏｎｅ及びＤＴＭＦ発生機能を備えていないた
め、交換システムに用いる場合、Ｔｏｎｅ及びＤＴＭＦ
発生を起こすＴｏｎｅ＆ＤＴＭＦ発生器が必要であると
共に、それら発生されたＴｏｎｅ及びＤＴＭＦを各トラ
ンクのチャンネルにスイッチングするためのスイッチン
グも別途に備えるべきであるという不都合な点があっ
た。
【００３２】且つ、交換システムに適用する場合、各国
毎に相違なＴｏｎｅ＆ＤＴＭＦ仕様を有するため、オン
ライン上でＴｏｎｅ及びＤＴＭＦを修正することが難し
いという不都合な点があった。
毎に相違なＴｏｎｅ＆ＤＴＭＦ仕様を有するため、オン
ライン上でＴｏｎｅ及びＤＴＭＦを修正することが難し
いという不都合な点があった。
【００３３】そこで、本発明の目的は、Ｔｏｎｅ及びＤ
ＴＭＦ発生機能を備えて、交換システムに必要なＴｏｎ
ｅ及びＤＴＭＦを生成してＴＤＭ通信網側に出力し得る
ＡＴＭセル変換装置及びその方法を提供することにあ
る。
ＴＭＦ発生機能を備えて、交換システムに必要なＴｏｎ
ｅ及びＤＴＭＦを生成してＴＤＭ通信網側に出力し得る
ＡＴＭセル変換装置及びその方法を提供することにあ
る。
【００３４】且つ、本発明の他の目的は、ソフトウェア
的にＴｏｎｅ及びＤＴＭＦを容易に修正及び変更し得る
ＡＴＭセル変換装置及びその方法を提供することにあ
る。
的にＴｏｎｅ及びＤＴＭＦを容易に修正及び変更し得る
ＡＴＭセル変換装置及びその方法を提供することにあ
る。
【００３５】
【課題を解決するための手段】このような目的を達成す
るため、本発明に係るＴｏｎｅ及びＤＴＭＦ発生機能を
備えたＡＴＭセル変換装置においては、ＡＴＭ方式の通
信網に接続されたＡＴＭセル伝送ラインと、ＴＤＭ方式
の通信網に接続された複数のトランクラインと、前記Ａ
ＴＭセル伝送ラインを経て受信されたＡＴＭセル状のデ
ータ又は自体内で生成されたＴｏｎｅ＆ＤＴＭＦデータ
を前記複数のトランクラインを経て出力するＡＴＭセル
変換部と、を備えて構成されている。
るため、本発明に係るＴｏｎｅ及びＤＴＭＦ発生機能を
備えたＡＴＭセル変換装置においては、ＡＴＭ方式の通
信網に接続されたＡＴＭセル伝送ラインと、ＴＤＭ方式
の通信網に接続された複数のトランクラインと、前記Ａ
ＴＭセル伝送ラインを経て受信されたＡＴＭセル状のデ
ータ又は自体内で生成されたＴｏｎｅ＆ＤＴＭＦデータ
を前記複数のトランクラインを経て出力するＡＴＭセル
変換部と、を備えて構成されている。
【００３６】且つ、本発明に係るＡＴＭセル変換方法に
おいては、メモリ部の各種のテーブルをセッティングす
る過程と、状態／タイミング信号発生部から出力された
トランクライン番号とタイムスロット番号によりメモリ
部のリンクテーブルをアクセスする過程と、リンクテー
ブルからリードしたセルバッファ番号に基づいてセルバ
ッファ制御テーブルの各項目をリードする過程と、前記
セルバッファ制御テーブルからリードされた機能タイプ
を判別する過程と、判別された機能タイプによりメモリ
からチャンネルデータ又はＴｏｎｅ＆ＤＴＭＦデータを
リードしてラインデータ逆多重化部に出力する過程と、
を順次行うようになっている。
おいては、メモリ部の各種のテーブルをセッティングす
る過程と、状態／タイミング信号発生部から出力された
トランクライン番号とタイムスロット番号によりメモリ
部のリンクテーブルをアクセスする過程と、リンクテー
ブルからリードしたセルバッファ番号に基づいてセルバ
ッファ制御テーブルの各項目をリードする過程と、前記
セルバッファ制御テーブルからリードされた機能タイプ
を判別する過程と、判別された機能タイプによりメモリ
からチャンネルデータ又はＴｏｎｅ＆ＤＴＭＦデータを
リードしてラインデータ逆多重化部に出力する過程と、
を順次行うようになっている。
【００３７】本発明のＡＴＭセル変換装置は、ＴＤＭ方
式の通信網とＡＴＭ方式の通信網とを連動させる交換シ
ステムにおいて、ＡＴＭ方式の通信網に接続されたＡＴ
Ｍセル伝送ラインと、ＴＤＭ方式の通信網に接続された
複数のトランクラインと、前記ＡＴＭセル伝送ラインを
経て受信されたＡＴＭセル状のデータ又は自体内で生成
されたＴｏｎｅ＆ＤＴＭＦデータを前記複数のトランク
ラインを経てＴＤＭ方式の通信網に出力するＡＴＭセル
変換部と、を備えて構成されたことを特徴とするＴｏｎ
ｅ及びＤＴＭＦ発生機能を備え、そのことにより上記目
的が達成される。
式の通信網とＡＴＭ方式の通信網とを連動させる交換シ
ステムにおいて、ＡＴＭ方式の通信網に接続されたＡＴ
Ｍセル伝送ラインと、ＴＤＭ方式の通信網に接続された
複数のトランクラインと、前記ＡＴＭセル伝送ラインを
経て受信されたＡＴＭセル状のデータ又は自体内で生成
されたＴｏｎｅ＆ＤＴＭＦデータを前記複数のトランク
ラインを経てＴＤＭ方式の通信網に出力するＡＴＭセル
変換部と、を備えて構成されたことを特徴とするＴｏｎ
ｅ及びＤＴＭＦ発生機能を備え、そのことにより上記目
的が達成される。
【００３８】前記ＡＴＭセル変換部は、Ｔｏｎｅ＆ＤＴ
ＭＦソースとケイダンスとの組み合わせによりＴｏｎｅ
及びＤＴＭＦを生成してもよい。
ＭＦソースとケイダンスとの組み合わせによりＴｏｎｅ
及びＤＴＭＦを生成してもよい。
【００３９】前記ＡＴＭセル変換部は、前記ＡＴＭセル
伝送ラインを経てＡＴＭセルを受信するＦＩＦＯと、各
種タイミング信号を発生する状態／タイミング信号発生
部と、ＡＴＭセル状のデータ及びＴｏｎｅ＆ＤＴＭＦデ
ータを格納するメモリ部と、前記ＦＩＦＯからＡＴＭセ
ルをリードして前記メモリ部に格納するセル伝送制御部
と、前記メモリ部からリードした機能タイプに基づいて
ＡＴＭセル状のデータ又はＴｏｎｅ＆ＤＴＭＦデータを
リードし、各タイムスロット毎にＴｏｎｅ及びＤＴＭＦ
を生成するデータ変換部と、該データ変換部の出力を逆
多重化するラインデータ逆多重化部と、前記ラインデー
タ逆多重化部の出力を変換して、複数のトランクライン
に出力する直／並列変換部と、から構成されてもよい。
伝送ラインを経てＡＴＭセルを受信するＦＩＦＯと、各
種タイミング信号を発生する状態／タイミング信号発生
部と、ＡＴＭセル状のデータ及びＴｏｎｅ＆ＤＴＭＦデ
ータを格納するメモリ部と、前記ＦＩＦＯからＡＴＭセ
ルをリードして前記メモリ部に格納するセル伝送制御部
と、前記メモリ部からリードした機能タイプに基づいて
ＡＴＭセル状のデータ又はＴｏｎｅ＆ＤＴＭＦデータを
リードし、各タイムスロット毎にＴｏｎｅ及びＤＴＭＦ
を生成するデータ変換部と、該データ変換部の出力を逆
多重化するラインデータ逆多重化部と、前記ラインデー
タ逆多重化部の出力を変換して、複数のトランクライン
に出力する直／並列変換部と、から構成されてもよい。
【００４０】前記データ変換部は、機能タイプがＮＳモ
ードであると、セルバッファからＡＴＭセル状のデータ
をリードし、機能タイプがＴ＆Ｄモードであると、Ｔｏ
ｎｅ＆ＤＴＭＦレジスタからＴｏｎｅ又はＤＴＭＦデー
タをリードしてもよい。
ードであると、セルバッファからＡＴＭセル状のデータ
をリードし、機能タイプがＴ＆Ｄモードであると、Ｔｏ
ｎｅ＆ＤＴＭＦレジスタからＴｏｎｅ又はＤＴＭＦデー
タをリードしてもよい。
【００４１】前記データ変換部は、現在処理中のチャン
ネルのトランクライン番号が、ＡＴＭセル変換装置に接
続された最後のトランクラインの番号と一致すると、Ｔ
ｏｎｅ又はＤＴＭＦを生成してもよい。
ネルのトランクライン番号が、ＡＴＭセル変換装置に接
続された最後のトランクラインの番号と一致すると、Ｔ
ｏｎｅ又はＤＴＭＦを生成してもよい。
【００４２】前記メモリ部は、セルバッファ番号の格納
されたリンクテーブルと、各セルバッファ番号のリード
セグメントビット、リードポインタ及び有効ペイロード
の長さ、機能タイプ並びにＴｏｎｅ＆ＤＴＭＦレジスタ
番号が格納されたセルバッファ制御テーブルと、ＡＴＭ
セルのヘダー情報が格納されたセルヘダーテーブルと、
受信されたＡＴＭセルが格納されたセルバッファと、Ｔ
ｏｎｅ及びＤＴＭＦのソースを格納するＴｏｎｅ＆ＤＴ
ＭＦソースバッファと、Ｔｏｎｅ＆ＤＴＭＦソース番号
及び各Ｔｏｎｅ＆ＤＴＭＦソースに割り当てられたケイ
ダンスを格納するケイダンス制御テーブルと、Ｔｏｎｅ
＆ＤＴＭＦソースとケイダンスとの組み合わせにより生
成されたＴｏｎｅ＆ＤＴＭＦデータを格納するＴｏｎｅ
＆ＤＴＭＦレジスタ、とから構成されてもよい。
されたリンクテーブルと、各セルバッファ番号のリード
セグメントビット、リードポインタ及び有効ペイロード
の長さ、機能タイプ並びにＴｏｎｅ＆ＤＴＭＦレジスタ
番号が格納されたセルバッファ制御テーブルと、ＡＴＭ
セルのヘダー情報が格納されたセルヘダーテーブルと、
受信されたＡＴＭセルが格納されたセルバッファと、Ｔ
ｏｎｅ及びＤＴＭＦのソースを格納するＴｏｎｅ＆ＤＴ
ＭＦソースバッファと、Ｔｏｎｅ＆ＤＴＭＦソース番号
及び各Ｔｏｎｅ＆ＤＴＭＦソースに割り当てられたケイ
ダンスを格納するケイダンス制御テーブルと、Ｔｏｎｅ
＆ＤＴＭＦソースとケイダンスとの組み合わせにより生
成されたＴｏｎｅ＆ＤＴＭＦデータを格納するＴｏｎｅ
＆ＤＴＭＦレジスタ、とから構成されてもよい。
【００４３】前記Ｔｏｎｅ及びＤＴＭＦのソースは、２
個以上の所定周波数が合成された信号のＰＣＭコードで
あり、前記ケイダンス制御テーブル及びＴｏｎｅ＆ＤＴ
ＭＦレジスタの数は、夫々１フレーム内のタイムスロッ
ト数と同様であってもよい。
個以上の所定周波数が合成された信号のＰＣＭコードで
あり、前記ケイダンス制御テーブル及びＴｏｎｅ＆ＤＴ
ＭＦレジスタの数は、夫々１フレーム内のタイムスロッ
ト数と同様であってもよい。
【００４４】前記ケイダンス制御テーブルは、ケイダン
ス制御テーブル情報の有効可否を表す情報と、現在処理
すべき要素の番号と、該当要素につき、今から残ってい
る有効時間と、最後番目の要素の番号と、各要素に対す
るＴｏｎｅ＆ＤＴＭＦソース番号と、各要素に対するケ
イダンスタイムと、を貯蔵してもよい。
ス制御テーブル情報の有効可否を表す情報と、現在処理
すべき要素の番号と、該当要素につき、今から残ってい
る有効時間と、最後番目の要素の番号と、各要素に対す
るＴｏｎｅ＆ＤＴＭＦソース番号と、各要素に対するケ
イダンスタイムと、を貯蔵してもよい。
【００４５】前記データ変換部は、１タイムスロットの
間でメモリ部に貯蔵されたＡＴＭセル状のデータ又はＴ
ｏｎｅ＆ＤＴＭＦデータのリード動作、Ｔｏｎｅ＆ＤＴ
ＭＦ生成動作及びＣＰＵのアクセス動作を行ってもよ
い。
間でメモリ部に貯蔵されたＡＴＭセル状のデータ又はＴ
ｏｎｅ＆ＤＴＭＦデータのリード動作、Ｔｏｎｅ＆ＤＴ
ＭＦ生成動作及びＣＰＵのアクセス動作を行ってもよ
い。
【００４６】前記データ変換部は、Ｔｏｎｅ及びＤＴＭ
Ｆを生成するため、ケイダンス制御テーブルアクセス状
態、ソースバッファアクセス状態、Ｔｏｎｅ＆ＤＴＭＦ
レジスタ修正状態及びケイダンス制御テーブル修正状態
を順次行ってもよい。
Ｆを生成するため、ケイダンス制御テーブルアクセス状
態、ソースバッファアクセス状態、Ｔｏｎｅ＆ＤＴＭＦ
レジスタ修正状態及びケイダンス制御テーブル修正状態
を順次行ってもよい。
【００４７】本発明のＡＴＭセル変換方法は、ＴＤＭ方
式の通信網とＡＴＭ方式の通信網とを連動させる交換シ
ステムにおいて、メモリ部をアクセスして機能タイプを
判別する過程と、判別された機能タイプに基づき、前記
メモリ部に格納されたチャンネルデータ又はＴｏｎｅ＆
ＤＴＭＦデータをラインデータ逆多重化部に出力する過
程と、現在処理しているチャンネルのトランクライン番
号が最後番目のトランクライン番号であるかをチェック
する過程と、現在処理しているチャンネルのトランクラ
イン番号が最後番目のトランクライン番号であると、Ｔ
ｏｎｅ及びＤＴＭＦを生成する過程と、Ｔｏｎｅ及びＤ
ＴＭＦが生成されると、メモリ部の各種テーブルをセッ
ティングするＣＰＵアクセス過程と、を順次行うことを
特徴とするＴｏｎｅ及びＤＴＭＦ発生機能を備え、その
ことにより上記目的が達成される。
式の通信網とＡＴＭ方式の通信網とを連動させる交換シ
ステムにおいて、メモリ部をアクセスして機能タイプを
判別する過程と、判別された機能タイプに基づき、前記
メモリ部に格納されたチャンネルデータ又はＴｏｎｅ＆
ＤＴＭＦデータをラインデータ逆多重化部に出力する過
程と、現在処理しているチャンネルのトランクライン番
号が最後番目のトランクライン番号であるかをチェック
する過程と、現在処理しているチャンネルのトランクラ
イン番号が最後番目のトランクライン番号であると、Ｔ
ｏｎｅ及びＤＴＭＦを生成する過程と、Ｔｏｎｅ及びＤ
ＴＭＦが生成されると、メモリ部の各種テーブルをセッ
ティングするＣＰＵアクセス過程と、を順次行うことを
特徴とするＴｏｎｅ及びＤＴＭＦ発生機能を備え、その
ことにより上記目的が達成される。
【００４８】前記各過程は、１タイムスロットの間で行
われてもよい。
われてもよい。
【００４９】前記メモリ部は、セルバッファ番号の貯蔵
されたリンクテーブルと、各セルバッファ番号のリード
セグメントビット、リードポインタ及び有効ペイロード
の長さ、機能タイプ並びにＴｏｎｅ＆ＤＴＭＦレジスタ
の番号が貯蔵されたセルバッファ制御テーブルと、ＡＴ
Ｍセルのヘダー情報が貯蔵されたセルヘダーテーブル
と、受信されたＡＴＭセルが格納されたセルバッファ
と、Ｔｏｎｅ及びＤＴＭＦのソースを貯蔵するＴｏｎｅ
＆ＤＴＭＦソースバッファと、Ｔｏｎｅ＆ＤＴＭＦソー
ス番号及び各Ｔｏｎｅ＆ＤＴＭＦソースに割り当てられ
たケイダンスを貯蔵するケイダンス制御テーブルと、Ｔ
ｏｎｅ＆ＤＴＭＦソースとケイダンスとにより生成され
たＴｏｎｅ＆ＤＴＭＦデータを格納するＴｏｎｅ＆ＤＴ
ＭＦレジスタ、とから構成されてもよい。
されたリンクテーブルと、各セルバッファ番号のリード
セグメントビット、リードポインタ及び有効ペイロード
の長さ、機能タイプ並びにＴｏｎｅ＆ＤＴＭＦレジスタ
の番号が貯蔵されたセルバッファ制御テーブルと、ＡＴ
Ｍセルのヘダー情報が貯蔵されたセルヘダーテーブル
と、受信されたＡＴＭセルが格納されたセルバッファ
と、Ｔｏｎｅ及びＤＴＭＦのソースを貯蔵するＴｏｎｅ
＆ＤＴＭＦソースバッファと、Ｔｏｎｅ＆ＤＴＭＦソー
ス番号及び各Ｔｏｎｅ＆ＤＴＭＦソースに割り当てられ
たケイダンスを貯蔵するケイダンス制御テーブルと、Ｔ
ｏｎｅ＆ＤＴＭＦソースとケイダンスとにより生成され
たＴｏｎｅ＆ＤＴＭＦデータを格納するＴｏｎｅ＆ＤＴ
ＭＦレジスタ、とから構成されてもよい。
【００５０】前記ケイダンス制御テーブル及びＴｏｎｅ
＆ＤＴＭＦレジスタの数は、夫々１フレーム内のタイム
スロット数と同様であってもよい。
＆ＤＴＭＦレジスタの数は、夫々１フレーム内のタイム
スロット数と同様であってもよい。
【００５１】前記機能タイプの判別過程では、状態／タ
イミング信号発生部から出力されたトランクライン番号
及びタイムスロット番号に基づいてメモリ部のリンクテ
ーブルをアクセスする過程と、リンクテーブルからリー
ドしたセルバッファ番号に基づいてセルバッファ制御テ
ーブルからリードセグメントビット、リードポインタ及
び有効ペイロードの長さ、機能タイプ並びにＴｏｎｅ＆
ＤＴＭＦレジスタの番号をリードする過程と、リードさ
れた機能タイプがＮＳモード又はＴ＆Ｄモードであるか
を判別する過程と、を行ってもよい。
イミング信号発生部から出力されたトランクライン番号
及びタイムスロット番号に基づいてメモリ部のリンクテ
ーブルをアクセスする過程と、リンクテーブルからリー
ドしたセルバッファ番号に基づいてセルバッファ制御テ
ーブルからリードセグメントビット、リードポインタ及
び有効ペイロードの長さ、機能タイプ並びにＴｏｎｅ＆
ＤＴＭＦレジスタの番号をリードする過程と、リードさ
れた機能タイプがＮＳモード又はＴ＆Ｄモードであるか
を判別する過程と、を行ってもよい。
【００５２】前記出力過程では、機能タイプがＮＳモー
ドであると、セルバッファからリードしたチャンネルデ
ータを出力し、機能タイプがＴ＆Ｄモードであると、Ｔ
ｏｎｅ＆ＤＴＭＦレジスタからリードしたＴｏｎｅ又は
ＤＴＭＦデータを出力してもよい。
ドであると、セルバッファからリードしたチャンネルデ
ータを出力し、機能タイプがＴ＆Ｄモードであると、Ｔ
ｏｎｅ＆ＤＴＭＦレジスタからリードしたＴｏｎｅ又は
ＤＴＭＦデータを出力してもよい。
【００５３】前記Ｔｏｎｅ及びＤＴＭＦを生成する過程
では、タイムスロット番号に基づいてケイダンス制御テ
ーブルから、ケイダンス制御テーブル情報の有効可否を
表す情報、現在処理すべき要素番号及び該当要素の有効
時間をリードする第１過程と、該当要素のＴｏｎｅ＆Ｄ
ＴＭＦソースをＴｏｎｅ＆ＤＴＭＦソースバッファから
リードする第２過程と、前記過程でリードしたＴｏｎｅ
＆ＤＴＭＦソースをＴｏｎｅ＆ＤＴＭＦレジスタに格納
する第３過程と、ケイダンス単位時間フラグの状態に応
じてケイダンス制御テーブルを修正する第４過程と、を
行ってもよい。
では、タイムスロット番号に基づいてケイダンス制御テ
ーブルから、ケイダンス制御テーブル情報の有効可否を
表す情報、現在処理すべき要素番号及び該当要素の有効
時間をリードする第１過程と、該当要素のＴｏｎｅ＆Ｄ
ＴＭＦソースをＴｏｎｅ＆ＤＴＭＦソースバッファから
リードする第２過程と、前記過程でリードしたＴｏｎｅ
＆ＤＴＭＦソースをＴｏｎｅ＆ＤＴＭＦレジスタに格納
する第３過程と、ケイダンス単位時間フラグの状態に応
じてケイダンス制御テーブルを修正する第４過程と、を
行ってもよい。
【００５４】前記Ｔｏｎｅ＆ＤＴＭＦソースは、２個以
上の所定周波数が合成された信号のＰＣＭコードであっ
てもよい。
上の所定周波数が合成された信号のＰＣＭコードであっ
てもよい。
【００５５】前記ケイダンス単位時間フラグは、カウン
タにより発生され、該カウンタは、各フレーム毎にカウ
ントされた値がＣＰＵにより既設定された所定値と同様
になると、ケイダンス単位時間フラグを“１”にセッテ
ィングしてもよい。
タにより発生され、該カウンタは、各フレーム毎にカウ
ントされた値がＣＰＵにより既設定された所定値と同様
になると、ケイダンス単位時間フラグを“１”にセッテ
ィングしてもよい。
【００５６】前記ケイダンス単位時間フラグの１周期
は、ＣＰＵによりセッティングされた値×１フレーム時
間であってもよい。
は、ＣＰＵによりセッティングされた値×１フレーム時
間であってもよい。
【００５７】前記第４過程では、ケイダンス単位時間フ
ラグがセッティングされると、現在要素の有効時間を減
少させる過程と、現在要素の有効時間が“０”になる
と、次の番目の要素のケイダンスタイムをリードして有
効時間を修正する過程と、現在の要素が最後番目の要素
であると、再び最初番目の要素のケイダンスタイムに有
効時間を修正する過程と、を行ってもよい。
ラグがセッティングされると、現在要素の有効時間を減
少させる過程と、現在要素の有効時間が“０”になる
と、次の番目の要素のケイダンスタイムをリードして有
効時間を修正する過程と、現在の要素が最後番目の要素
であると、再び最初番目の要素のケイダンスタイムに有
効時間を修正する過程と、を行ってもよい。
【００５８】
【発明の実施の形態】以下、本発明の実施の形態に対し
図面を用いて説明する。
図面を用いて説明する。
【００５９】本発明に係るＴｏｎｅ及びＤＴＭＦ発生機
能を備えたＡＴＭセル変換装置においては、ＡＴＭ方式
の通信網に接続されたＡＴＭセル伝送ラインと、ＴＤＭ
方式の通信網に接続された複数のトランクラインと、前
記ＡＴＭセル伝送ラインを経て受信されたＡＴＭセル状
のデータ又は自体内で生成されたＴｏｎｅ＆ＤＴＭＦデ
ータを前記複数のトランクラインを経て出力するＡＴＭ
セル変換部と、を備えて構成されている。
能を備えたＡＴＭセル変換装置においては、ＡＴＭ方式
の通信網に接続されたＡＴＭセル伝送ラインと、ＴＤＭ
方式の通信網に接続された複数のトランクラインと、前
記ＡＴＭセル伝送ラインを経て受信されたＡＴＭセル状
のデータ又は自体内で生成されたＴｏｎｅ＆ＤＴＭＦデ
ータを前記複数のトランクラインを経て出力するＡＴＭ
セル変換部と、を備えて構成されている。
【００６０】即ち、本発明に係るＡＴＭセル変換装置
は、図１に示したように、従来のＡＴＭセル変換装置と
類似に構成されているが、メモリ部２０の内部及びデー
タ変換部２２に備えられたＦＳＭの動作に差がある。且
つ、本発明に係るＡＴＭセル変換装置においては、Ｔｏ
ｎｅ及びＤＴＭＦが個別に貯蔵されたレジスタと、ケイ
ダンス（Ｃａｄｅｎｃｅ；時間情報）の単位時間を生成
するためのカウンタ２１が更に備えられ、セルバッファ
制御テーブルにはデータ変換部２２のＦＳＭが遂行すべ
き機能を表示する機能タイプ項目ＦＴが更に備えられ
る。図中、従来と同様な部分は、同様な符号を付して表
示した。
は、図１に示したように、従来のＡＴＭセル変換装置と
類似に構成されているが、メモリ部２０の内部及びデー
タ変換部２２に備えられたＦＳＭの動作に差がある。且
つ、本発明に係るＡＴＭセル変換装置においては、Ｔｏ
ｎｅ及びＤＴＭＦが個別に貯蔵されたレジスタと、ケイ
ダンス（Ｃａｄｅｎｃｅ；時間情報）の単位時間を生成
するためのカウンタ２１が更に備えられ、セルバッファ
制御テーブルにはデータ変換部２２のＦＳＭが遂行すべ
き機能を表示する機能タイプ項目ＦＴが更に備えられ
る。図中、従来と同様な部分は、同様な符号を付して表
示した。
【００６１】又、前記メモリ部２０には、従来のセルバ
ッファ及び該セルバッファを運用する際に必要な各種の
テーブル（リンクテーブル、セルバッファ制御テーブ
ル、セルへダーテーブル）の以外にＴｏｎｅ＆ＤＴＭＦ
ソースバッファ、ケイダンス制御テーブル及びＴｏｎｅ
＆ＤＴＭＦレジスタが備えられている。
ッファ及び該セルバッファを運用する際に必要な各種の
テーブル（リンクテーブル、セルバッファ制御テーブ
ル、セルへダーテーブル）の以外にＴｏｎｅ＆ＤＴＭＦ
ソースバッファ、ケイダンス制御テーブル及びＴｏｎｅ
＆ＤＴＭＦレジスタが備えられている。
【００６２】そして、前記Ｔｏｎｅ＆ＤＴＭＦソースバ
ッファは、図３に示したように、Ｔｏｎｅ及びＤＴＭＦ
のソースデータを貯蔵する領域であり、前記ソースデー
タは２個以上の所定周波数が合成された信号のＰＣＭコ
ードである。
ッファは、図３に示したように、Ｔｏｎｅ及びＤＴＭＦ
のソースデータを貯蔵する領域であり、前記ソースデー
タは２個以上の所定周波数が合成された信号のＰＣＭコ
ードである。
【００６３】更に、前記ケイダンス制御テーブルは、図
４に示したように、Ｔｏｎｅ＆ＤＴＭＦを生成する際に
必要なＴｏｎｅ＆ＤＴＭＦソース番号（ＳＢ＿ｉｄ）及
びＴｏｎｅ＆ＤＴＭＦソースに割り当てられたケイダン
スを貯蔵する領域である。この場合、前記ケイダンス制
御テーブル数は、１フレーム内のタイムスロット数と同
様である。
４に示したように、Ｔｏｎｅ＆ＤＴＭＦを生成する際に
必要なＴｏｎｅ＆ＤＴＭＦソース番号（ＳＢ＿ｉｄ）及
びＴｏｎｅ＆ＤＴＭＦソースに割り当てられたケイダン
スを貯蔵する領域である。この場合、前記ケイダンス制
御テーブル数は、１フレーム内のタイムスロット数と同
様である。
【００６４】且つ、前記Ｔｏｎｅ＆ＤＴＭＦレジスタ
は、Ｔｏｎｅ＆ＤＴＭＦソース及びケイダンスにより生
成されたＴｏｎｅ＆ＤＴＭＦデータを貯蔵する領域であ
って、前記Ｔｏｎｅ＆ＤＴＭＦレジスタの数は、１フレ
ーム内のタイムスロット数と同様である。
は、Ｔｏｎｅ＆ＤＴＭＦソース及びケイダンスにより生
成されたＴｏｎｅ＆ＤＴＭＦデータを貯蔵する領域であ
って、前記Ｔｏｎｅ＆ＤＴＭＦレジスタの数は、１フレ
ーム内のタイムスロット数と同様である。
【００６５】又、前記カウンター２１は、ＣＰＵ（図示
されず）の制御によりケイダンスの単位時間をカウント
する機能を行うが、各フレーム毎にカウント値を“１”
ずつ増加させながら、ＣＰＵがセッティングして置いた
特定値とカウント値とを比較する。その比較結果、両方
の値が相異すると、カウンタ２１は、ケイダンス単位時
間フラグを“０”にセッティングし、両方の値が同様で
あると、ケイダンス単位時間フラグを“１”にセットし
た後、初期化される。この場合、実際にＣＰＵがセッテ
ィングして置いた特定値（１フレーム時間）はケイダン
ス時間の単位時間を意味する。
されず）の制御によりケイダンスの単位時間をカウント
する機能を行うが、各フレーム毎にカウント値を“１”
ずつ増加させながら、ＣＰＵがセッティングして置いた
特定値とカウント値とを比較する。その比較結果、両方
の値が相異すると、カウンタ２１は、ケイダンス単位時
間フラグを“０”にセッティングし、両方の値が同様で
あると、ケイダンス単位時間フラグを“１”にセットし
た後、初期化される。この場合、実際にＣＰＵがセッテ
ィングして置いた特定値（１フレーム時間）はケイダン
ス時間の単位時間を意味する。
【００６６】更に、前記データ変換部２２のＦＳＭは、
ノーマルサービス（ＮＳ）に付加してＴｏｎｅ＆ＤＴＭ
Ｆサービス（Ｔ＆Ｄ）機能を行う。即ち、前記ＦＳＭ
は、セルバッファ制御テーブルから機能タイプ（ＦＴ）
及びリードポインター（ＲＰＴＲ）をリードし、該機能
タイプ（ＦＴ）がＮＳであると、従来と同様な動作を行
い、機能タイプがＴ＆Ｄにセッティングされた場合は、
セルバッファ制御テーブルのＴｏｎｅ＆ＤＴＭＦレジス
タの番号（Ｔ＆Ｄ＿ｉｄ）に基づいてＴｏｎｅ＆ＤＴＭ
ＦレジスタからＴｏｎｅ又はＤＴＭＦデータをリードし
てラインデータ逆多重化部１８に出力する。
ノーマルサービス（ＮＳ）に付加してＴｏｎｅ＆ＤＴＭ
Ｆサービス（Ｔ＆Ｄ）機能を行う。即ち、前記ＦＳＭ
は、セルバッファ制御テーブルから機能タイプ（ＦＴ）
及びリードポインター（ＲＰＴＲ）をリードし、該機能
タイプ（ＦＴ）がＮＳであると、従来と同様な動作を行
い、機能タイプがＴ＆Ｄにセッティングされた場合は、
セルバッファ制御テーブルのＴｏｎｅ＆ＤＴＭＦレジス
タの番号（Ｔ＆Ｄ＿ｉｄ）に基づいてＴｏｎｅ＆ＤＴＭ
ＦレジスタからＴｏｎｅ又はＤＴＭＦデータをリードし
てラインデータ逆多重化部１８に出力する。
【００６７】以下、このように構成された本発明に係る
ＡＴＭセル変換装置の動作に対し、図面を用いて説明す
る。
ＡＴＭセル変換装置の動作に対し、図面を用いて説明す
る。
【００６８】先ず、状態／タイミング信号発生部１１、
ＦＩＦＯ１２、セル伝送制御部１３、メモリインタフェ
ース１４、ＣＰＵインタフェース１６、ラインデータ逆
多重化部１８及び直／並列変換部１９の動作は従来と同
様である。
ＦＩＦＯ１２、セル伝送制御部１３、メモリインタフェ
ース１４、ＣＰＵインタフェース１６、ラインデータ逆
多重化部１８及び直／並列変換部１９の動作は従来と同
様である。
【００６９】そして、データ変換部２２のＦＳＭは、従
来と同様に全体サイクルが１タイムスロット内で行わ
れ、ＦＳＭはシステムがリセットされた後、ＡＴＭセル
変換装置の初期化過程が終了し、ＣＰＵアクセス状態及
びリンクテーブルアクセス状態を経て制御テーブルアク
セス状態に遷移する。即ち、システムリセット信号（Ｓ
ｙｓ＿ｒｓｔ）が入力されると、ＦＳＭは初期状態に遷
移し、全体ＡＴＭセル変換装置のハードウェア及びソフ
トウェアに対する初期化が終了したことを認知させる初
期化終了信号（Ｅｎｄ＿ｉｎｉｔ）が入力されると、Ｆ
ＳＭはＣＰＵアクセス状態に遷移する。
来と同様に全体サイクルが１タイムスロット内で行わ
れ、ＦＳＭはシステムがリセットされた後、ＡＴＭセル
変換装置の初期化過程が終了し、ＣＰＵアクセス状態及
びリンクテーブルアクセス状態を経て制御テーブルアク
セス状態に遷移する。即ち、システムリセット信号（Ｓ
ｙｓ＿ｒｓｔ）が入力されると、ＦＳＭは初期状態に遷
移し、全体ＡＴＭセル変換装置のハードウェア及びソフ
トウェアに対する初期化が終了したことを認知させる初
期化終了信号（Ｅｎｄ＿ｉｎｉｔ）が入力されると、Ｆ
ＳＭはＣＰＵアクセス状態に遷移する。
【００７０】このようなＣＰＵアクセス状態では、図６
に示したように、ＣＰＵは、図３に示したＴｏｎｅ＆Ｄ
ＴＭＦソースバッファにソースデータ（ＰＣＭコード）
を貯蔵し、図４に示したケイダンス制御テーブルをセッ
ティングし（１００）、メモリ部２０のリンクテーブ
ル、セルバッファ制御テーブル及びセルへダーテーブル
をセッティングする(１０１)が、この場合、他のハード
ウェアブロックによるメモリ部１５のアクセスは禁止さ
れる。
に示したように、ＣＰＵは、図３に示したＴｏｎｅ＆Ｄ
ＴＭＦソースバッファにソースデータ（ＰＣＭコード）
を貯蔵し、図４に示したケイダンス制御テーブルをセッ
ティングし（１００）、メモリ部２０のリンクテーブ
ル、セルバッファ制御テーブル及びセルへダーテーブル
をセッティングする(１０１)が、この場合、他のハード
ウェアブロックによるメモリ部１５のアクセスは禁止さ
れる。
【００７１】その後、同期パルス信号Ｓｙｎ＿Ｐがアク
ティブされると、ＦＳＭは現在処理中のトランクライン
番号（Ｐｒｓｎｔ＿Ｌｎ）を初期化した後、リンクテー
ブルアクセス状態に遷移する(１０３)が、このようなリ
ンクテーブルアクセス状態において、ＦＳＭは、状態／
タイミング信号発生部１１から出力されたトランクライ
ン番号及びタイムスロット番号（チャンネル番号）に基
づいて各トランクラインのチャンネルに割り当てられた
セルバッファ番号及び該当チャンネルに対する呼び（Ｃ
ａｌｌ）設定ビット（ＡＰＶ）をリードした後、該当チ
ャンネルに呼びが設定されたかをチェックする(１０
４)、(１０５)。
ティブされると、ＦＳＭは現在処理中のトランクライン
番号（Ｐｒｓｎｔ＿Ｌｎ）を初期化した後、リンクテー
ブルアクセス状態に遷移する(１０３)が、このようなリ
ンクテーブルアクセス状態において、ＦＳＭは、状態／
タイミング信号発生部１１から出力されたトランクライ
ン番号及びタイムスロット番号（チャンネル番号）に基
づいて各トランクラインのチャンネルに割り当てられた
セルバッファ番号及び該当チャンネルに対する呼び（Ｃ
ａｌｌ）設定ビット（ＡＰＶ）をリードした後、該当チ
ャンネルに呼びが設定されたかをチェックする(１０
４)、(１０５)。
【００７２】前記チェックの結果、該当チャンネルに呼
びが設定されていない(ＡＰＶ＝０)と、ＦＳＭは該当チ
ャンネルのトランクライン番号（Ｐｒｓｎｔ＿Ｌｎ）を
“１”ずつ増加させながらリンクテーブルアクセス状態
を反復的に行い(１０７)(１０４)、該当チャンネルのト
ランクライン番号（Ｐｒｓｎｔ＿Ｌｎ）が最後のトラン
クライン番号と一致すると、ケイダンス制御テーブル状
態に遷移する(１０６)。
びが設定されていない(ＡＰＶ＝０)と、ＦＳＭは該当チ
ャンネルのトランクライン番号（Ｐｒｓｎｔ＿Ｌｎ）を
“１”ずつ増加させながらリンクテーブルアクセス状態
を反復的に行い(１０７)(１０４)、該当チャンネルのト
ランクライン番号（Ｐｒｓｎｔ＿Ｌｎ）が最後のトラン
クライン番号と一致すると、ケイダンス制御テーブル状
態に遷移する(１０６)。
【００７３】即ち、従来は、該当チャンネルのトランク
ライン番号（Ｐｒｓｎｔ＿Ｌｎ）が最後のトランクライ
ン番号と一致すると、ＦＳＭは、ＦＩＦＯ１２の空白状
態を確認した後、セル受信状態又はＣＰＵアクセス状態
に遷移していたが、本発明では、ＦＩＦＯ１２の空白状
態に拘らず、ケイダンス制御テーブルアクセス状態に遷
移する。
ライン番号（Ｐｒｓｎｔ＿Ｌｎ）が最後のトランクライ
ン番号と一致すると、ＦＳＭは、ＦＩＦＯ１２の空白状
態を確認した後、セル受信状態又はＣＰＵアクセス状態
に遷移していたが、本発明では、ＦＩＦＯ１２の空白状
態に拘らず、ケイダンス制御テーブルアクセス状態に遷
移する。
【００７４】一方、該当チャンネルに呼びが設定された
場合(ＡＰＶ＝１)、ＦＳＭは、制御テーブルアクセス状
態に遷移するが、このような制御テーブルアクセス状態
において、ＦＳＭはリンクテーブルアクセス状態からリ
ードしたセルバッファ番号に対応するセルバッファ制御
テーブルからリードセグメントビット（ＲＳＥＧ）、セ
ルバッファのリードポインター（ＲＰＴＲ）、セルペイ
ロード（ＰＡＬ）のみならず、機能タイプ（ＦＴ）及び
Ｔｏｎｅ＆ＤＴＭＦレジスタの番号（Ｔ＆Ｄ＿ｉｄ）を
リードし(１０８)、ＦＳＭはリードされた機能タイプ
（ＦＴ）がＮＳ又はＴ＆Ｄであるかをチェックする（１
０９）。
場合(ＡＰＶ＝１)、ＦＳＭは、制御テーブルアクセス状
態に遷移するが、このような制御テーブルアクセス状態
において、ＦＳＭはリンクテーブルアクセス状態からリ
ードしたセルバッファ番号に対応するセルバッファ制御
テーブルからリードセグメントビット（ＲＳＥＧ）、セ
ルバッファのリードポインター（ＲＰＴＲ）、セルペイ
ロード（ＰＡＬ）のみならず、機能タイプ（ＦＴ）及び
Ｔｏｎｅ＆ＤＴＭＦレジスタの番号（Ｔ＆Ｄ＿ｉｄ）を
リードし(１０８)、ＦＳＭはリードされた機能タイプ
（ＦＴ）がＮＳ又はＴ＆Ｄであるかをチェックする（１
０９）。
【００７５】前記チェック結果、機能タイプ(ＦＴ)がＮ
Ｓであると、ＦＳＭは、従来と同様にセルバッファアク
セス状態に遷移し、機能タイプＦＴがＴ＆Ｄであると、
ＦＳＭはＴｏｎｅ＆ＤＴＭＦレジスタアクセス状態に遷
移する。この場合、本発明では、前記セルバッファ制御
テーブルからリードした情報は機能タイプ(ＦＴ)がＮＳ
である場合にのみ、本来の意味を有する。即ち、機能タ
イプ(ＦＴ)がＴ＆Ｄであると、リードセグメントＲＳＥ
Ｇ、セルバッファのリードポインターＲＰＴＲ及びセル
ペイロード長さＰＡＬは無意味となる。
Ｓであると、ＦＳＭは、従来と同様にセルバッファアク
セス状態に遷移し、機能タイプＦＴがＴ＆Ｄであると、
ＦＳＭはＴｏｎｅ＆ＤＴＭＦレジスタアクセス状態に遷
移する。この場合、本発明では、前記セルバッファ制御
テーブルからリードした情報は機能タイプ(ＦＴ)がＮＳ
である場合にのみ、本来の意味を有する。即ち、機能タ
イプ(ＦＴ)がＴ＆Ｄであると、リードセグメントＲＳＥ
Ｇ、セルバッファのリードポインターＲＰＴＲ及びセル
ペイロード長さＰＡＬは無意味となる。
【００７６】一方、機能タイプ（ＦＴ）がＮＳである
と、ＦＳＭはセルバッファアクセス状態に遷移して、セ
ルバッファ制御テーブルからリードしたリードポインタ
ーＲＰＴＲとセルペイロード長さＰＡＬとを比較する
（１１０）。該比較結果、二つの値が同様であると、Ｆ
ＳＭはセルバッファからチャンネルデータをリードし、
リードポインターＲＰＴＲを初期化し、セルバッファの
リード領域を指示するリードセグメントビットＲＳＥＧ
を反転させる（１１２）。
と、ＦＳＭはセルバッファアクセス状態に遷移して、セ
ルバッファ制御テーブルからリードしたリードポインタ
ーＲＰＴＲとセルペイロード長さＰＡＬとを比較する
（１１０）。該比較結果、二つの値が同様であると、Ｆ
ＳＭはセルバッファからチャンネルデータをリードし、
リードポインターＲＰＴＲを初期化し、セルバッファの
リード領域を指示するリードセグメントビットＲＳＥＧ
を反転させる（１１２）。
【００７７】しかし、リードポインターＲＰＴＲとセル
ペリロードの長さ情報ＰＡＬとが相異すると、ＦＳＭは
セルバッファからチャンネルデータをリードし、リード
ポインターＲＰＴＲを“１”ずつ増加させる(１１３)。
その後、前記過程(１１２)、(１１３)が終了すると、Ｆ
ＳＭは、制御テーブル修正状態に遷移してセルバッファ
制御テーブル値を修正する(１１４)。
ペリロードの長さ情報ＰＡＬとが相異すると、ＦＳＭは
セルバッファからチャンネルデータをリードし、リード
ポインターＲＰＴＲを“１”ずつ増加させる(１１３)。
その後、前記過程(１１２)、(１１３)が終了すると、Ｆ
ＳＭは、制御テーブル修正状態に遷移してセルバッファ
制御テーブル値を修正する(１１４)。
【００７８】一方、機能タイプ(ＦＴ)がＴ＆Ｄである
と、ＦＳＭはＴｏｎｅ＆ＤＴＭＦレジスタアクセス状態
に遷移し、セルバッファ制御テーブルからリードしたＴ
ｏｎｅ＆ＤＴＭＦレジスタの番号Ｔ＆Ｄ＿ｉｄに基づい
てメモリ部２０のＴｏｎｅ＆ＤＴＭＦレジスタからＴｏ
ｎｅ又はＤＴＭＦデータをリードする(１１１)。
と、ＦＳＭはＴｏｎｅ＆ＤＴＭＦレジスタアクセス状態
に遷移し、セルバッファ制御テーブルからリードしたＴ
ｏｎｅ＆ＤＴＭＦレジスタの番号Ｔ＆Ｄ＿ｉｄに基づい
てメモリ部２０のＴｏｎｅ＆ＤＴＭＦレジスタからＴｏ
ｎｅ又はＤＴＭＦデータをリードする(１１１)。
【００７９】その後、ＦＳＭは、ラインデータ逆多重化
部をアクセス状態に遷移して、前記セルバッファ又はＴ
ｏｎｅ＆ＤＴＭＦレジスタからリードしたデータをライ
ンデータ逆多重化部１８に出力する(１１５)。次いで、
ラインデータ逆多重化部のアクセス状態において、ＦＳ
Ｍは、現在処理中のトランクライン番号（Ｐｒｓｎｔ＿
Ｌｎ）と最後のトランクライン番号（Ｌａｓｔ＿Ｌｎ）
とを比較し(１１６)て、二つのトランクライン番号が相
異すると、現在のトランクライン番号（Ｐｒｓｎｔ＿Ｌ
ｎ）を“１”ずつ増加させた後、再びリンクテーブルア
クセス状態に遷移し(１１７)、二つのトランクライン番
号が一致すると、ケイダンス制御テーブルアクセス状態
に遷移する。
部をアクセス状態に遷移して、前記セルバッファ又はＴ
ｏｎｅ＆ＤＴＭＦレジスタからリードしたデータをライ
ンデータ逆多重化部１８に出力する(１１５)。次いで、
ラインデータ逆多重化部のアクセス状態において、ＦＳ
Ｍは、現在処理中のトランクライン番号（Ｐｒｓｎｔ＿
Ｌｎ）と最後のトランクライン番号（Ｌａｓｔ＿Ｌｎ）
とを比較し(１１６)て、二つのトランクライン番号が相
異すると、現在のトランクライン番号（Ｐｒｓｎｔ＿Ｌ
ｎ）を“１”ずつ増加させた後、再びリンクテーブルア
クセス状態に遷移し(１１７)、二つのトランクライン番
号が一致すると、ケイダンス制御テーブルアクセス状態
に遷移する。
【００８０】即ち、本発明に係るデータ変換部２２のＦ
ＳＭはセルバッファ又はＴｏｎｅ＆ＤＴＭＦレジスタか
らリードされたデータをラインデータ逆多重化部１８に
出力し、該当チャンネルのトランクライン番号（Ｐｒｓ
ｎｔ＿Ｌｎ）とＡＴＭセル変換装置に接続された最後の
トランクライン番号（Ｌａｓｔ＿Ｌｎ）とが一致する
と、Ｔｏｎｅ＆ＤＴＭＦを生成するためのケイダンス制
御テーブルアクセス状態に遷移する。
ＳＭはセルバッファ又はＴｏｎｅ＆ＤＴＭＦレジスタか
らリードされたデータをラインデータ逆多重化部１８に
出力し、該当チャンネルのトランクライン番号（Ｐｒｓ
ｎｔ＿Ｌｎ）とＡＴＭセル変換装置に接続された最後の
トランクライン番号（Ｌａｓｔ＿Ｌｎ）とが一致する
と、Ｔｏｎｅ＆ＤＴＭＦを生成するためのケイダンス制
御テーブルアクセス状態に遷移する。
【００８１】このようなケイダンス制御テーブルアクセ
ス状態において、ＦＳＭはタイムスロット番号に対応す
るケイダンス制御テーブルの固有番号に基づき、図４に
示したケイダンス制御テーブルをアクセスして、ケイダ
ンス制御テーブル情報の有効可否を表す情報（ＡＰ
Ｖ）、現在処理すべき要素の番号(ＰＥＮ)、現時点から
該要素に残留された有効時間(Ｒｅｍａｉｎ＿Ｔｉｍｅ)
及び最後の要素の番号（ＬＥＮ）をリードした後、ソー
スバッファアクセス状態に遷移する。
ス状態において、ＦＳＭはタイムスロット番号に対応す
るケイダンス制御テーブルの固有番号に基づき、図４に
示したケイダンス制御テーブルをアクセスして、ケイダ
ンス制御テーブル情報の有効可否を表す情報（ＡＰ
Ｖ）、現在処理すべき要素の番号(ＰＥＮ)、現時点から
該要素に残留された有効時間(Ｒｅｍａｉｎ＿Ｔｉｍｅ)
及び最後の要素の番号（ＬＥＮ）をリードした後、ソー
スバッファアクセス状態に遷移する。
【００８２】このようなソースバッファアクセス状態に
おいて、ＦＳＭは、要素の番号ＰＥＮに該当する要素の
Ｔｏｎｅ＆ＤＴＭＦソース番号（ＳＢ＿ｉｄ）をケイダ
ンス制御テーブルからリードし(１１９)、図３に示した
ように、前記Ｔｏｎｅ＆ＤＴＭＦソース番号（ＳＢ＿ｉ
ｄ）により指定されたＴｏｎｅ＆ＤＴＭＦソースバッフ
ァからＴｏｎｅ＆ＤＴＭＦソースデータをリードした
後、Ｔｏｎｅ＆ＤＴＭＦレジスタ修正状態に遷移する。
おいて、ＦＳＭは、要素の番号ＰＥＮに該当する要素の
Ｔｏｎｅ＆ＤＴＭＦソース番号（ＳＢ＿ｉｄ）をケイダ
ンス制御テーブルからリードし(１１９)、図３に示した
ように、前記Ｔｏｎｅ＆ＤＴＭＦソース番号（ＳＢ＿ｉ
ｄ）により指定されたＴｏｎｅ＆ＤＴＭＦソースバッフ
ァからＴｏｎｅ＆ＤＴＭＦソースデータをリードした
後、Ｔｏｎｅ＆ＤＴＭＦレジスタ修正状態に遷移する。
【００８３】このようなＴｏｎｅ＆ＤＴＭＦレジスタ修
正状態では、前記ソースバッファアクセス状態からリー
ドしたＴｏｎｅ＆ＤＴＭＦソースデータを該当ケイダン
ス制御テーブルと関連するＴｏｎｅ＆ＤＴＭＦレジスタ
に貯蔵し（１２０）、ケイダンス制御テーブル修正状態
に遷移するが、この場合、ＦＳＭは、カウンタ２１によ
りセッティングされるケイダンス単位時間フラグの状態
に応じてケイダンス制御テーブルを修正する。且つ、前
記ケイダンス単位時間フラグは、カウンタ２１から発生
される。
正状態では、前記ソースバッファアクセス状態からリー
ドしたＴｏｎｅ＆ＤＴＭＦソースデータを該当ケイダン
ス制御テーブルと関連するＴｏｎｅ＆ＤＴＭＦレジスタ
に貯蔵し（１２０）、ケイダンス制御テーブル修正状態
に遷移するが、この場合、ＦＳＭは、カウンタ２１によ
りセッティングされるケイダンス単位時間フラグの状態
に応じてケイダンス制御テーブルを修正する。且つ、前
記ケイダンス単位時間フラグは、カウンタ２１から発生
される。
【００８４】即ち、前記カウンタ２１は、各フレーム毎
に“１”ずつ増加するが、ＣＰＵにより既設定された所
定値とカウント値とが同様になるとき、ケイダンス単位
時間フラグは、“１”にセッティングされ、後続のフレ
ームでは、ＣＰＵにより既設定された所定値とカウント
値とが相異になるため、ケイダンス単位時間フラグは、
“０”にセッティングされる。よって、ケイダンス単位
時間フラグは、ＣＰＵにより既設定された値×１フレー
ム時間を１周期にして、１フレームの間で“１”にセッ
ティングされ、前記ＣＰＵにより既設定された値×１フ
レーム時間は、ケイダンス単位時間を意味する。
に“１”ずつ増加するが、ＣＰＵにより既設定された所
定値とカウント値とが同様になるとき、ケイダンス単位
時間フラグは、“１”にセッティングされ、後続のフレ
ームでは、ＣＰＵにより既設定された所定値とカウント
値とが相異になるため、ケイダンス単位時間フラグは、
“０”にセッティングされる。よって、ケイダンス単位
時間フラグは、ＣＰＵにより既設定された値×１フレー
ム時間を１周期にして、１フレームの間で“１”にセッ
ティングされ、前記ＣＰＵにより既設定された値×１フ
レーム時間は、ケイダンス単位時間を意味する。
【００８５】従って、このようなケイダンス制御テーブ
ル修正状態において、ＦＳＭは、ケイダンス単位時間フ
ラグが“１”で、現在処理されている要素の有効時間
(Ｒｅｍａｉｎ＿Ｔｉｍｅ)が“０”でないと、有効時間
(Ｒｅｍａｉｎ＿Ｔｉｍｅ)を“１”ずつ減少させる（１
２１、１２２、１２３）が、この場合、ケイダンス単位
時間フラグが“０”であると、ケイダンス制御テーブル
の内容を修正しない。
ル修正状態において、ＦＳＭは、ケイダンス単位時間フ
ラグが“１”で、現在処理されている要素の有効時間
(Ｒｅｍａｉｎ＿Ｔｉｍｅ)が“０”でないと、有効時間
(Ｒｅｍａｉｎ＿Ｔｉｍｅ)を“１”ずつ減少させる（１
２１、１２２、１２３）が、この場合、ケイダンス単位
時間フラグが“０”であると、ケイダンス制御テーブル
の内容を修正しない。
【００８６】且つ、ケイダンス単位時間フラグが“１”
であり、現在処理されている要素の有効時間(Ｒｅｍａ
ｉｎ＿Ｔｉｍｅ)が“０”であると、ＦＳＭは要素番号
ＰＥＮを“１”だけ増加させ、次の要素のケイダンス時
間(Ｃａｄｎｃ＿Ｔｉｍｅ)をリードして有効時間(Ｒｅ
ｍａｉｎ＿Ｔｉｍｅ)を修正する(１２２,１２５,１２
７)。
であり、現在処理されている要素の有効時間(Ｒｅｍａ
ｉｎ＿Ｔｉｍｅ)が“０”であると、ＦＳＭは要素番号
ＰＥＮを“１”だけ増加させ、次の要素のケイダンス時
間(Ｃａｄｎｃ＿Ｔｉｍｅ)をリードして有効時間(Ｒｅ
ｍａｉｎ＿Ｔｉｍｅ)を修正する(１２２,１２５,１２
７)。
【００８７】しかし、現在処理中の要素番号ＰＥＮがケ
イダンス制御テーブルアクセス状態からリードした最後
番目の要素番号ＬＥＮと同様であると、ＦＳＭは現在処
理している要素番号ＰＥＮを最初番目の要素番号に初期
化した後、該最初番目の要素のケイダンス時間(Ｃａｄ
ｎｃ＿Ｔｉｍｅ)をリードして有効時間(Ｒｅｍａｉｎ＿
Ｔｉｍｅ)を修正する(１２４,１２６,１２７)。
イダンス制御テーブルアクセス状態からリードした最後
番目の要素番号ＬＥＮと同様であると、ＦＳＭは現在処
理している要素番号ＰＥＮを最初番目の要素番号に初期
化した後、該最初番目の要素のケイダンス時間(Ｃａｄ
ｎｃ＿Ｔｉｍｅ)をリードして有効時間(Ｒｅｍａｉｎ＿
Ｔｉｍｅ)を修正する(１２４,１２６,１２７)。
【００８８】その後、ケイダンス制御テーブル修正状態
が終了すると、ＦＳＭは、ＦＩＦＯ１２の空白状態を確
認した後、セル受信状態又はＣＰＵアクセス状態に遷移
する(１２８)。即ち、ＦＩＦＯ１２が空白状態である
と、ＦＳＭは直ちにＣＰＵアクセス状態に遷移し、ＦＩ
ＦＯ１２が空白状態でないとセル受信状態に遷移した
後、ＣＰＵアクセス状態に遷移する。
が終了すると、ＦＳＭは、ＦＩＦＯ１２の空白状態を確
認した後、セル受信状態又はＣＰＵアクセス状態に遷移
する(１２８)。即ち、ＦＩＦＯ１２が空白状態である
と、ＦＳＭは直ちにＣＰＵアクセス状態に遷移し、ＦＩ
ＦＯ１２が空白状態でないとセル受信状態に遷移した
後、ＣＰＵアクセス状態に遷移する。
【００８９】この場合、セル受信状態では、セル伝送制
御部１３はＦＩＦＯ１２から一つのＡＴＭセルを受信し
てメモリ部５のセルバッファに貯蔵し（１２９）、貯蔵
が終了すると、ＡＴＭセルの受信が完了したことを知ら
せるセル終了信号(Ｃｅｌｌ＿ｅｎｄ＝１)をＦＳＭに伝
送する(１３０)。
御部１３はＦＩＦＯ１２から一つのＡＴＭセルを受信し
てメモリ部５のセルバッファに貯蔵し（１２９）、貯蔵
が終了すると、ＡＴＭセルの受信が完了したことを知ら
せるセル終了信号(Ｃｅｌｌ＿ｅｎｄ＝１)をＦＳＭに伝
送する(１３０)。
【００９０】従って、ＦＳＭはセル受信状態からＣＰＵ
アクセス状態に遷移して、前記過程と同様な動作を反復
に行う。
アクセス状態に遷移して、前記過程と同様な動作を反復
に行う。
【００９１】又、図２は、１タイムスロットの間のデー
タ変換部２２のＦＳＭ動作を示した図面で、図示したよ
うに、ＦＳＭはチャンネルデータ又はＴｏｎｅ＆ＤＴＭ
Ｆデータの出力は勿論で、Ｔｏｎｅ＆ＤＴＭＦ生成及び
ＣＰＵアクセス動作を１タイムスロット内に全て行う。
タ変換部２２のＦＳＭ動作を示した図面で、図示したよ
うに、ＦＳＭはチャンネルデータ又はＴｏｎｅ＆ＤＴＭ
Ｆデータの出力は勿論で、Ｔｏｎｅ＆ＤＴＭＦ生成及び
ＣＰＵアクセス動作を１タイムスロット内に全て行う。
【００９２】更に、前記ＦＳＭは各タイムスロット毎
に、Ｔｏｎｅ＆ＤＴＭＦデータ生成動作を１回ずつ行う
ため、実際に生成されるＴｏｎｅ＆ＤＴＭＦデータの種
類は、１フレーム内のタイムスロット数と一致する。且
つ、ケイダンス制御テーブルは、生成されるＴｏｎｅ＆
ＤＴＭＦ毎に存在すべきであるため、ケイダンス制御テ
ーブル数も１フレーム内のタイムスロット数と同様であ
る。
に、Ｔｏｎｅ＆ＤＴＭＦデータ生成動作を１回ずつ行う
ため、実際に生成されるＴｏｎｅ＆ＤＴＭＦデータの種
類は、１フレーム内のタイムスロット数と一致する。且
つ、ケイダンス制御テーブルは、生成されるＴｏｎｅ＆
ＤＴＭＦ毎に存在すべきであるため、ケイダンス制御テ
ーブル数も１フレーム内のタイムスロット数と同様であ
る。
【００９３】実際に生成されるべきＴｏｎｅ及びＤＴＭ
Ｆは、Ｔｏｎｅ＆ＤＴＭＦソースを有して個別的なケイ
ダンスに従い組み合わせ及び反復されているため、ケイ
ダンス制御テーブルの内容は、Ｔｏｎｅ及びＤＴＭＦの
生成に必要なＴｏｎｅ＆ＤＴＭＦソース番号（ＳＢ＿ｉ
ｄ）と、該Ｔｏｎｅ＆ＤＴＭＦソースに割り当てられた
時間情報（Ｃａｄｅｎｃｅ）の項目とから構成される。
Ｆは、Ｔｏｎｅ＆ＤＴＭＦソースを有して個別的なケイ
ダンスに従い組み合わせ及び反復されているため、ケイ
ダンス制御テーブルの内容は、Ｔｏｎｅ及びＤＴＭＦの
生成に必要なＴｏｎｅ＆ＤＴＭＦソース番号（ＳＢ＿ｉ
ｄ）と、該Ｔｏｎｅ＆ＤＴＭＦソースに割り当てられた
時間情報（Ｃａｄｅｎｃｅ）の項目とから構成される。
【００９４】実際、所望のＴｏｎｅ又はＤＴＭＦは、多
くのＴｏｎｅ＆ＤＴＭＦソースの組み合わせから構成さ
れるものではないが、本発明では、組み合わせの可能な
Ｔｏｎｅ＆ＤＴＭＦソースの種類数を制限しない。
くのＴｏｎｅ＆ＤＴＭＦソースの組み合わせから構成さ
れるものではないが、本発明では、組み合わせの可能な
Ｔｏｎｅ＆ＤＴＭＦソースの種類数を制限しない。
【００９５】更に、本発明は、このような実施の形態に
限定されるものでなく、請求範囲を外れない限り多様な
形態に変更して使用することができる。
限定されるものでなく、請求範囲を外れない限り多様な
形態に変更して使用することができる。
【００９６】従って、各ケイダンス制御テーブルの項目
数は、必要に応じて加減して構成することができる。
数は、必要に応じて加減して構成することができる。
【００９７】このように、本発明に係るデータ変換部２
２は、メモリ部２０のリンクテーブル、セルバッファ制
御テーブル及びセルバッファをアクセスして、ＡＴＭ交
換網から印加してセルバッファに貯蔵されたＡＴＭセル
状のデータをラインデータ逆多重化部１８に出力する
か、又はＴｏｎｅ＆ＤＴＭＦレジスタをアクセスしてＴ
ｏｎｅ＆ＤＴＭＦデータをラインデータ逆多重化部１８
に出力する。
２は、メモリ部２０のリンクテーブル、セルバッファ制
御テーブル及びセルバッファをアクセスして、ＡＴＭ交
換網から印加してセルバッファに貯蔵されたＡＴＭセル
状のデータをラインデータ逆多重化部１８に出力する
か、又はＴｏｎｅ＆ＤＴＭＦレジスタをアクセスしてＴ
ｏｎｅ＆ＤＴＭＦデータをラインデータ逆多重化部１８
に出力する。
【００９８】且つ、前記データ変換部２２は、各タイム
スロット毎にケイダンス制御テーブルの情報に基づいて
Ｔｏｎｅ＆ＤＴＭＦソースバッファからリードしたＴｏ
ｎｅ＆ＤＴＭＦデータをＴｏｎｅ＆ＤＴＭＦレジスタに
貯蔵してＴｏｎｅ＆ＤＴＭＦデータを生成する。
スロット毎にケイダンス制御テーブルの情報に基づいて
Ｔｏｎｅ＆ＤＴＭＦソースバッファからリードしたＴｏ
ｎｅ＆ＤＴＭＦデータをＴｏｎｅ＆ＤＴＭＦレジスタに
貯蔵してＴｏｎｅ＆ＤＴＭＦデータを生成する。
【００９９】従って、ラインデータ逆多重化部１８は、
前記データ変換部２２から出力されたデータ又はＴｏｎ
ｅ＆ＤＴＭＦデータを１バイトの並列データに時分割逆
多重化し、直／並列変換部１９は、前記チャンネルデー
タ逆多重化部１８の出力を直列データに変換してトラン
ク（＃０〜＃ｋ−１）を経てＴＤＭ方式の通信網に伝送
する。
前記データ変換部２２から出力されたデータ又はＴｏｎ
ｅ＆ＤＴＭＦデータを１バイトの並列データに時分割逆
多重化し、直／並列変換部１９は、前記チャンネルデー
タ逆多重化部１８の出力を直列データに変換してトラン
ク（＃０〜＃ｋ−１）を経てＴＤＭ方式の通信網に伝送
する。
【０１００】
【発明の効果】以上説明したように、本発明に係るＴｏ
ｎｅ及びＤＴＭＦ発生機能を備えたＡＴＭセル変換装置
及びその方法においては、Ｔｏｎｅ及びＤＴＭＦ発生機
能を備えたＡＴＭセル変換装置を構成して、交換システ
ムに必要なＴｏｎｅ及びＤＴＭＦをＴＤＭ通信網側に出
力し得るという効果がある。
ｎｅ及びＤＴＭＦ発生機能を備えたＡＴＭセル変換装置
及びその方法においては、Ｔｏｎｅ及びＤＴＭＦ発生機
能を備えたＡＴＭセル変換装置を構成して、交換システ
ムに必要なＴｏｎｅ及びＤＴＭＦをＴＤＭ通信網側に出
力し得るという効果がある。
【０１０１】且つ、ただ、Ｔｏｎｅ＆ＤＴＭＦソースバ
ッファ、ケイダンス制御テーブル及びＴｏｎｅ＆ＤＴＭ
Ｆレジスタを備えるための容量だけメモリ部の容積を増
加させて、１フレーム内のタイムスロット数だけＴｏｎ
ｅ＆ＤＴＭＦを発生する。従って、Ｔｏｎｅ又はＤＴＭ
Ｆを生成するための別途のハードウェア構成要素（例え
ば、Ｔｏｎｅ＆ＤＴＭＦ発生器及びスイッチング装置）
を省いて、ＡＴＭ交換システムの構成を簡単化し得ると
いう効果がある。
ッファ、ケイダンス制御テーブル及びＴｏｎｅ＆ＤＴＭ
Ｆレジスタを備えるための容量だけメモリ部の容積を増
加させて、１フレーム内のタイムスロット数だけＴｏｎ
ｅ＆ＤＴＭＦを発生する。従って、Ｔｏｎｅ又はＤＴＭ
Ｆを生成するための別途のハードウェア構成要素（例え
ば、Ｔｏｎｅ＆ＤＴＭＦ発生器及びスイッチング装置）
を省いて、ＡＴＭ交換システムの構成を簡単化し得ると
いう効果がある。
【０１０２】又、同一のＴｏｎｅ＆ＤＴＭＦソースを用
いてケイダンスのみを変更することにより、容易にＴｏ
ｎｅ及びＤＴＭＦを修正することが可能で、システムの
オンライン上でもソフトフェア的に変更し得るという効
果がある。
いてケイダンスのみを変更することにより、容易にＴｏ
ｎｅ及びＤＴＭＦを修正することが可能で、システムの
オンライン上でもソフトフェア的に変更し得るという効
果がある。
【図１】本発明に係るＴｏｎｅ及びＤＴＭＦ発生機能を
備えたＡＴＭセル変換装置を示したブロック図である。
備えたＡＴＭセル変換装置を示したブロック図である。
【図２】１タイムスロットの内のデータ変換部の動作を
示したタイミング図である。
示したタイミング図である。
【図３】メモリ部のＴｏｎｅ＆ＤＴＭＦソースバッファ
領域を示した図である。
領域を示した図である。
【図４】メモリ部のケイダンス制御テーブルを示した図
である。
である。
【図５】本発明に係るメモリ部のセルバッファのマップ
ファイルを示した図である。
ファイルを示した図である。
【図６】本発明に係るデータ変換部の動作を示したフロ
ーチャートである。
ーチャートである。
【図７】本発明に係るデータ変換部の動作を示したフロ
ーチャートである。
ーチャートである。
【図８】本発明に係るデータ変換部の動作を示したフロ
ーチャートである。
ーチャートである。
【図９】従来のＡＴＭセル変換装置のブロック図であ
る。
る。
【図１０】従来のデータ変換部から出力される１タイム
スロットデータを示した図である。
スロットデータを示した図である。
【図１１】従来のメモリ部のリンクテーブルの構成を示
した模式図である。
した模式図である。
【図１２】従来のメモリ部のセルバッファ制御テーブル
の構成を示した模式図である。
の構成を示した模式図である。
【図１３】従来のメモリ部のセルバッファのマップファ
イルを示した模式図である。
イルを示した模式図である。
１１：状態／タイミング信号発生部 １２：ＦＩＦＯ １３：セル伝送制御部 １４：メモリインタフェース １６：ＣＰＵインタフェース １８：ラインデータ逆多重化部 １９：直／並列変換部 ２０：メモリ部 ２１：カウンタ ２２：データ変換部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/56 H04L 12/66 H04L 12/28 H04J 3/00 H04M 1/31 H04M 3/00 H04Q 1/45
Claims (20)
- 【請求項１】 ＴＤＭ方式の通信網とＡＴＭ方式の通信
網とを連動させる交換システムにおいて、 ＡＴＭ方式の通信網に接続されたＡＴＭセル伝送ライン
と、 ＴＤＭ方式の通信網に接続された複数のトランクライン
と、 前記ＡＴＭセル伝送ラインを経て受信されるＡＴＭセル
状のデータを格納するとともに、Ｔｏｎｅ＆ＤＴＭＦデ
ータを格納するメモリ部と、該メモリ部からリードした
機能タイプに基づいてＡＴＭセル状のデータ又はＴｏｎ
ｅ＆ＤＴＭＦデータをリードし、各タイムスロット毎に
Ｔｏｎｅ及びＤＴＭＦデータを生成するデータ変換部と
を有し、生成されたＴｏｎｅ＆ＤＴＭＦデータを前記複
数のトランクラインを経てＴＤＭ方式の通信網に出力す
るＡＴＭセル変換部とを備え、前記データ変換部は、現在処理中のチャンネルのトラン
クライン番号が、前記ＡＴＭセル変換部に接続された最
後のトランクラインの番号と一致すると、Ｔｏｎｅ又は
ＤＴＭＦデータを生成することを特徴とする Ｔｏｎｅ及
びＤＴＭＦ発生機能を備えたＡＴＭセル変換装置。 - 【請求項２】 前記ＡＴＭセル変換部は、Ｔｏｎｅ＆Ｄ
ＴＭＦソースとケイダンスとの組み合わせによりＴｏｎ
ｅ及びＤＴＭＦデータを生成することを特徴とする請求
項１記載のＴｏｎｅ及びＤＴＭＦ発生機能を備えたＡＴ
Ｍセル変換装置。 - 【請求項３】 前記ＡＴＭセル変換部は、 前記ＡＴＭセル伝送ラインを経てＡＴＭセルを受信する
ＦＩＦＯと、 各種タイミング信号を発生する状態／タイミング信号発
生部と、 前記ＦＩＦＯからＡＴＭセルをリードして前記メモリ部
に格納するセル伝送制御部と、 前記データ変換部の出力を逆多重化するラインデータ逆
多重化部と、 前記ラインデータ逆多重化部の出力を変換して、複数の
トランクラインに出力する直／並列変換部と、から構成
されたことを特徴とする請求項１記載のＴｏｎｅ及びＤ
ＴＭＦ発生機能を備えたＡＴＭセル変換装置。 - 【請求項４】 前記メモリ部は、 セルバッファ番号の格納されたリンクテーブルと、 各セルバッファ番号のリードセグメントビット、リード
ポインタ及び有効ペイロードの長さ、機能タイプ並びに
Ｔｏｎｅ＆ＤＴＭＦレジスタ番号が格納されたセルバッ
ファ制御テーブルと、 ＡＴＭセルのヘダー情報が格納されたセルヘダーテーブ
ルと、 受信されたＡＴＭセルが格納されたセルバッファと、 Ｔｏｎｅ及びＤＴＭＦのソースを格納するＴｏｎｅ＆Ｄ
ＴＭＦソースバッファと、 Ｔｏｎｅ＆ＤＴＭＦソース番号及び各Ｔｏｎｅ＆ＤＴＭ
Ｆソースに割り当てられたケイダンスを格納するケイダ
ンス制御テーブルと、 Ｔｏｎｅ＆ＤＴＭＦソースとケイダンスとの組み合わせ
により生成されたＴｏｎｅ＆ＤＴＭＦデータを格納する
Ｔｏｎｅ＆ＤＴＭＦレジスタとを有することを特徴とす
る請求項３記載のＴｏｎｅ及びＤＴＭＦ発生機能を備え
たＡＴＭセル変換装置。 - 【請求項５】 前記データ変換部は、機能タイプがＮＳ
モードであると、前記セルバッファからＡＴＭセル状の
データをリードし、機能タイプがＴ＆Ｄモードである
と、Ｔｏｎｅ＆ＤＴＭＦレジスタからＴｏｎｅ又はＤＴ
ＭＦデータをリードすることを特徴とする請求項４記載
のＴｏｎｅ及びＤＴＭＦ発生機能を備えたＡＴＭセル変
換装置。 - 【請求項６】 前記Ｔｏｎｅ及びＤＴＭＦのソースは、
２個以上の所定周波数が合成された信号のＰＣＭコード
であり、前記ケイダンス制御テーブル及びＴｏｎｅ＆Ｄ
ＴＭＦレジスタの数は、夫々１フレーム内のタイムスロ
ット数と同様であることを特徴とする請求項４記載のＴ
ｏｎｅ及びＤＴＭＦ発生機能を備えたＡＴＭセル変換装
置。 - 【請求項７】 前記ケイダンス制御テーブルは、 ケイダンス制御テーブル情報の有効可否を表す情報と、 現在処理すべき要素の番号と、 該当要素につき、今から残っている有効時間と、 最後番目の要素の番号と、 各要素に対するＴｏｎｅ＆ＤＴＭＦソース番号と、 各要素に対するケイダンスタイムと、を貯蔵することを
特徴とする請求項５記載のＴｏｎｅ及びＤＴＭＦ発生機
能を備えたＡＴＭセル変換装置。 - 【請求項８】 前記データ変換部は、１タイムスロット
の間でメモリ部に貯蔵されたＡＴＭセル状のデータ又は
Ｔｏｎｅ＆ＤＴＭＦデータのリード動作、Ｔｏｎｅ＆Ｄ
ＴＭＦ生成動作及びＣＰＵのアクセス動作を行うことを
特徴とする請求項４記載のＴｏｎｅ及びＤＴＭＦ発生機
能を備えたＡＴＭセル変換装置。 - 【請求項９】 前記データ変換部は、Ｔｏｎｅ及びＤＴ
ＭＦを生成するため、ケイダンス制御テーブルアクセス
状態、ソースバッファアクセス状態、Ｔｏｎｅ＆ＤＴＭ
Ｆレジスタ修正状態及びケイダンス制御テーブル修正状
態を順次行うことを特徴とする請求項８記載のＴｏｎｅ
及びＤＴＭＦ発生機能を備えたＡＴＭセル変換装置。 - 【請求項１０】 ＴＤＭ方式の通信網とＡＴＭ方式の通
信網とを連動させる交換システムにおいて、 メモリ部をアクセスして機能タイプを判別する過程と、 判別された機能タイプに基づき、前記メモリ部に格納さ
れたチャンネルデータ又はＴｏｎｅ＆ＤＴＭＦデータを
ラインデータ逆多重化部に出力する過程と、 現在処理しているチャンネルのトランクライン番号が最
後番目のトランクライン番号であるかをチェックする過
程と、 現在処理しているチャンネルのトランクライン番号が最
後番目のトランクライン番号であると、Ｔｏｎｅ及びＤ
ＴＭＦデータを生成する過程と、 Ｔｏｎｅ及びＤＴＭＦデータが生成されると、メモリ部
の各種テーブルをセッティングするＣＰＵアクセス過程
と、を順次行うことを特徴とするＴｏｎｅ及びＤＴＭＦ
発生機能を備えたＡＴＭセル変換方法。 - 【請求項１１】 前記各過程は、１タイムスロットの間
で行われることを特徴とする請求項１０記載のＴｏｎｅ
及びＤＴＭＦ発生機能を備えたＡＴＭセル変換方法。 - 【請求項１２】 前記メモリ部は、 セルバッファ番号の貯蔵されたリンクテーブルと、 各セルバッファ番号のリードセグメントビット、リード
ポインタ及び有効ペイロードの長さ、機能タイプ並びに
Ｔｏｎｅ＆ＤＴＭＦレジスタの番号が貯蔵されたセルバ
ッファ制御テーブルと、 ＡＴＭセルのヘダー情報が貯蔵されたセルヘダーテーブ
ルと、 受信されたＡＴＭセルが格納されたセルバッファと、 Ｔｏｎｅ及びＤＴＭＦのソースを貯蔵するＴｏｎｅ＆Ｄ
ＴＭＦソースバッファと、 Ｔｏｎｅ＆ＤＴＭＦソース番号及び各Ｔｏｎｅ＆ＤＴＭ
Ｆソースに割り当てられたケイダンスを貯蔵するケイダ
ンス制御テーブルと、 Ｔｏｎｅ＆ＤＴＭＦソースとケイダンスとにより生成さ
れたＴｏｎｅ＆ＤＴＭＦデータを格納するＴｏｎｅ＆Ｄ
ＴＭＦレジスタ、とから構成されたことを特徴とする請
求項１０記載のＴｏｎｅ及びＤＴＭＦ発生機能を備えた
ＡＴＭセル変換方法。 - 【請求項１３】 前記ケイダンス制御テーブル及びＴｏ
ｎｅ＆ＤＴＭＦレジスタの数は、夫々１フレーム内のタ
イムスロット数と同様であることを特徴とする請求項１
２記載のＴｏｎｅ及びＤＴＭＦ発生機能を備えたＡＴＭ
セル変換方法。 - 【請求項１４】 前記機能タイプの判別過程では、 状態／タイミング信号発生部から出力されたトランクラ
イン番号及びタイムスロット番号に基づいてメモリ部の
リンクテーブルをアクセスする過程と、 リンクテーブルからリードしたセルバッファ番号に基づ
いてセルバッファ制御テーブルからリードセグメントビ
ット、リードポインタ及び有効ペイロードの長さ、機能
タイプ並びにＴｏｎｅ＆ＤＴＭＦレジスタの番号をリー
ドする過程と、 リードされた機能タイプがＮＳモード又はＴ＆Ｄモード
であるかを判別する過程と、を行うことを特徴とする請
求項１０記載のＴｏｎｅ及びＤＴＭＦ発生機能を備えた
ＡＴＭセル変換方法。 - 【請求項１５】 前記出力過程では、機能タイプがＮＳ
モードであると、セルバッファからリードしたチャンネ
ルデータを出力し、機能タイプがＴ＆Ｄモードである
と、Ｔｏｎｅ＆ＤＴＭＦレジスタからリードしたＴｏｎ
ｅ又はＤＴＭＦデータを出力することを特徴とする請求
項１０記載のＴｏｎｅ及びＤＴＭＦ発生機能を備えたＡ
ＴＭセル変換方法。 - 【請求項１６】 前記Ｔｏｎｅ及びＤＴＭＦを生成する
過程では、 タイムスロット番号に基づいてケイダンス制御テーブル
から、ケイダンス制御テーブル情報の有効可否を表す情
報、現在処理すべき要素番号及び該当要素の有効時間を
リードする第１過程と、 該当要素のＴｏｎｅ＆ＤＴＭＦソースをＴｏｎｅ＆ＤＴ
ＭＦソースバッファからリードする第２過程と、 前記過程でリードしたＴｏｎｅ＆ＤＴＭＦソースをＴｏ
ｎｅ＆ＤＴＭＦレジスタに格納する第３過程と、 ケイダンス単位時間フラグの状態に応じてケイダンス制
御テーブルを修正する第４過程と、を行うことを特徴と
する請求項１０記載のＴｏｎｅ及びＤＴＭＦ発生機能を
備えたＡＴＭセル変換方法。 - 【請求項１７】 前記Ｔｏｎｅ＆ＤＴＭＦソースは、２
個以上の所定周波数が合成された信号のＰＣＭコードで
あることを特徴とする請求項１６記載のＴｏｎｅ及びＤ
ＴＭＦ発生機能を備えたＡＴＭセル変換方法。 - 【請求項１８】 前記ケイダンス単位時間フラグは、カ
ウンタにより発生され、該カウンタは、各フレーム毎に
カウントされた値がＣＰＵにより既設定された所定値と
同様になると、ケイダンス単位時間フラグを“１”にセ
ッティングすることを特徴とする請求項１６記載のＴｏ
ｎｅ及びＤＴＭＦ発生機能を備えたＡＴＭセル変換方
法。 - 【請求項１９】 前記ケイダンス単位時間フラグの１周
期は、ＣＰＵによりセッティングされた値×１フレーム
時間であることを特徴とする請求項１８記載のＴｏｎｅ
及びＤＴＭＦ発生機能を備えたＡＴＭセル変換方法。 - 【請求項２０】 前記第４過程では、 ケイダンス単位時間フラグがセッティングされると、現
在要素の有効時間を減少させる過程と、 現在要素の有効時間が“０”になると、次の番目の要素
のケイダンスタイムをリードして有効時間を修正する過
程と、 現在の要素が最後番目の要素であると、再び最初番目の
要素のケイダンスタイムに有効時間を修正する過程と、
を行うことを特徴とする請求項１６記載のＴｏｎｅ及び
ＤＴＭＦ発生機能を備えたＡＴＭセル変換方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1998-8976 | 1998-03-17 | ||
| KR1019980008976A KR100258129B1 (ko) | 1998-03-17 | 1998-03-17 | 톤과 디티엠에프 발생 기능을 포함한 에이티엠 셀 변환 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000032575A JP2000032575A (ja) | 2000-01-28 |
| JP3244665B2 true JP3244665B2 (ja) | 2002-01-07 |
Family
ID=19534916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7110099A Expired - Fee Related JP3244665B2 (ja) | 1998-03-17 | 1999-03-16 | Ｔｏｎｅ及びＤＴＭＦ発生機能を備えたＡＴＭセル変換装置及びその方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6219350B1 (ja) |
| JP (1) | JP3244665B2 (ja) |
| KR (1) | KR100258129B1 (ja) |
| CN (1) | CN1118991C (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6819678B2 (en) * | 2000-12-21 | 2004-11-16 | Nortel Networks Limited | Interworking of dissimilar packet networks for telephony communications |
| GB0102743D0 (en) * | 2001-02-03 | 2001-03-21 | Power X Ltd | A data switch and a method for controlling the data switch |
| KR100391553B1 (ko) * | 2001-07-20 | 2003-07-12 | 엘지전자 주식회사 | 에이티엠 기반의 이동 통신망에서 디티엠에프 신호 전달방법 |
| GB2378622A (en) * | 2001-08-11 | 2003-02-12 | Zarlink Semiconductor Ltd | Updating a lookup table used in mapping between TDM channels and packets |
| JP2003078499A (ja) * | 2001-08-31 | 2003-03-14 | Nec Corp | ｘＤＳＬ用トーンオーダリング回路及びトーンオーダリング方法 |
| HK1050811A2 (en) | 2002-05-09 | 2003-06-13 | Environmentalcare Ltd | A fluid purification and disinfection device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01311745A (ja) * | 1988-06-10 | 1989-12-15 | Fujitsu Ltd | ダイヤル信号送出装置 |
| US5327492A (en) * | 1992-04-30 | 1994-07-05 | At&T Bell Laboratories | Method for selectively controlling the propagation of dual-tone multi-frequency signals within a telecommunications network |
| US5457684A (en) * | 1993-12-21 | 1995-10-10 | At&T Ipm Corp. | Delay-less signal processing arrangement for use in an ATM network |
| US5457690A (en) * | 1994-01-03 | 1995-10-10 | Integrated Network Corporation | DTMF Signaling on four-wire switched 56 Kbps Lines |
| US6023474A (en) * | 1996-11-22 | 2000-02-08 | Sprint Communications C.O.L.P. | Broadband telecommunications system interface |
| US5483527A (en) * | 1994-12-21 | 1996-01-09 | At&T Corp. | Terminal adapter for interfacing an ATM network with a STM network |
| CA2171485C (en) * | 1995-03-23 | 1999-10-12 | Shrirang Jangi | Dtmf tone passer in a voice communication system |
| EP0742677A3 (en) * | 1995-05-08 | 1999-09-15 | Fujitsu Limited | Header converting method |
| US5698805A (en) * | 1995-06-30 | 1997-12-16 | Crystal Semiconductor Corporation | Tone signal generator for producing multioperator tone signals |
| US5764645A (en) * | 1996-06-12 | 1998-06-09 | Microsoft Corporation | IP/ATM network adaptation |
-
1998
- 1998-03-17 KR KR1019980008976A patent/KR100258129B1/ko not_active IP Right Cessation
-
1999
- 1999-03-16 JP JP7110099A patent/JP3244665B2/ja not_active Expired - Fee Related
- 1999-03-16 US US09/270,045 patent/US6219350B1/en not_active Expired - Lifetime
- 1999-03-17 CN CN99103359A patent/CN1118991C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1118991C (zh) | 2003-08-20 |
| JP2000032575A (ja) | 2000-01-28 |
| KR100258129B1 (ko) | 2000-06-01 |
| CN1232333A (zh) | 1999-10-20 |
| KR19990075018A (ko) | 1999-10-05 |
| US6219350B1 (en) | 2001-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3084058B2 (ja) | 同期―非同期コンバータ | |
| US4885744A (en) | Apparatus for reconstructing and multiplexing frames of various origins made up of a variable number of packets of fixed length | |
| KR920010853B1 (ko) | 네트워크에서의 수신패키트를 메시지로 재조립하기 위한 통신장치 | |
| US5237564A (en) | Frame switching relay for asynchronous digital network | |
| US4933932A (en) | Buffer queue write pointer control circuit notably for self-channelling packet time-division switching system | |
| US4566095A (en) | Time division multiplex switching network permitting communications between one or several calling parties and one or several called parties | |
| US5577037A (en) | Method of processing inclusively STM signals and ATM signals and switching system employing the same | |
| US6775294B2 (en) | Time slot assigner for communication system | |
| JP3244665B2 (ja) | Ｔｏｎｅ及びＤＴＭＦ発生機能を備えたＡＴＭセル変換装置及びその方法 | |
| RU2142646C1 (ru) | Система для мультиплексирования/демультиплексирования данных межпроцессорного обмена в режиме асинхронной передачи при обмене в режиме асинхронной передачи | |
| US6529510B1 (en) | ATM switching apparatus and method thereof | |
| US6330237B1 (en) | Time slot assignment circuit | |
| US6160816A (en) | Subscriber-line transmission apparatus | |
| CA2109007C (en) | Time slot assigner for communication system | |
| EP0519490B1 (en) | Input-output signal control apparatus | |
| JP2655487B2 (ja) | 多重化システム | |
| JPH0758753A (ja) | インタフェース回路 | |
| JP2601219B2 (ja) | 多重化装置 | |
| JP2868026B2 (ja) | 非同期転送モード用の多重化装置およびその試験装置 | |
| KR0169906B1 (ko) | Atm망에서 셀 분해기의 다중 프레임 판독방법 | |
| JP2960250B2 (ja) | 通信制御装置における回線インタフェース回路 | |
| JPH08293849A (ja) | 速度整合多重化装置 | |
| JPH0783339B2 (ja) | 多重同期回路 | |
| JP2001053704A (ja) | 光伝送装置 | |
| JP2002368808A (ja) | Ａｔｍセルとｓｔｍデータの変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011010 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071026 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071026 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071026 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081026 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091026 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091026 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |