JP3437519B2 - 電子放出素子の製造方法および調整方法 - Google Patents

電子放出素子の製造方法および調整方法

Info

Publication number
JP3437519B2
JP3437519B2 JP2000042532A JP2000042532A JP3437519B2 JP 3437519 B2 JP3437519 B2 JP 3437519B2 JP 2000042532 A JP2000042532 A JP 2000042532A JP 2000042532 A JP2000042532 A JP 2000042532A JP 3437519 B2 JP3437519 B2 JP 3437519B2
Authority
JP
Japan
Prior art keywords
voltage
electron
emitting device
manufacturing
polarity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000042532A
Other languages
English (en)
Other versions
JP2000311596A (ja
Inventor
一佐哲 河出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2000042532A priority Critical patent/JP3437519B2/ja
Priority to US09/512,033 priority patent/US6490433B1/en
Publication of JP2000311596A publication Critical patent/JP2000311596A/ja
Application granted granted Critical
Publication of JP3437519B2 publication Critical patent/JP3437519B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/022Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/027Manufacture of electrodes or electrode systems of cold cathodes of thin film cathodes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/312Cold cathodes, e.g. field-emissive cathode having an electric field perpendicular to the surface, e.g. tunnel-effect cathodes of metal-insulator-metal [MIM] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子放出素子の製
造方法および調整方法に関する。
【0002】
【従来の技術】従来、電子放出素子としては大別して熱
電子放出素子と冷陰極電子放出素子を用いた2種類のも
のが知られている。冷陰極電子放出素子には電界放出型
(以下、「FE型」という。)、金属/絶縁層/金属型
(以下、「MIM型」という。)、表面伝導型等があ
る。FE型の例としてはW.P.Dyke&W.W.D
olan,“Field emission”,Adv
ance in Electron Physics,
8,89(1956)、C.A.Spindt,“PH
YSICAL Properties of thin
−film field emission cath
odes with molybdenium con
es”,J.Appl.Phys.,47,5248
(1976)等に開示されたものが知られている。MI
M型の例としてはC.A.Mead,“Operati
on of Tunnel−Emission Dev
ices”,J.Apply.Phys.,32,64
6(1961)等に開示されたものが知られている。表
面伝導型電子放出素子の例としては、M.I.Elin
son,Radio Eng.Electron Ph
ys.,10,1290,(1965)等に開示された
ものがある。
【0003】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、膜面に平行に電流を流すことに
より電子放出が生ずる現象を利用するものである。この
表面伝導型電子放出素子としては、前記エリンソン等に
よるSnO2薄膜を用いたもの[M.I.Elinso
n,Radio Eng.Electron Phy
s.,10,1290,(1965)]、Au薄膜によ
るもの[G.Dittmer,“Thin Solid
Films”,9,317(1972)]、In23
/SnO2薄膜によるもの[M.Hartwell a
nd C.G.Fonstad,”IEEE Tran
s.ED Conf.”,519(1975)]、カー
ボン薄膜によるもの[荒木久 他:真空、第26巻、第
1号、22頁(1983)]等が報告されている。
【0004】上述のFE型、MIM型、表面伝導型等の
電子放出素子は、基板上に多数素子を配列形成できる利
点があり、これらを応用した様々な画像表示装置の提案
がなされている。
【0005】基板上に形成された小面積の導電性薄膜
に、膜面に平行に電流を流すことにより、導電性薄膜内
に形成された電子放出部より電子を放出する表面伝導型
電子放出素子は、構造が単純で製造も容易であることか
ら、大面積にわたり多数の素子を形成することができ、
例えば画像表示装置等への応用が研究されている。表面
伝導型電子放出素子を画像表示装置に応用した例として
は、本出願人によるUSP5,066,883や特開平
6−342636号公報等が挙げられる。これらの公報
では、基板上に設けられた一対の素子電極と、これら素
子電極対に接続する導伝膜と、導伝膜内に形成した電子
放出部とからなる表面伝導型電子放出素子を2次元的に
複数配置し、それぞれの電子放出素子から放出される放
出電子を個別に選択するように電気的な選択手段を設
け、入力信号に応じて画像を形成する手段および製造方
法が記載されている。また、本出願人による特開平7−
235255号公報では、有機物の存在下において表面
伝導型電子放出素子に電圧を印加する等により、電子放
出部近傍に炭素を主成分とする堆積物を形成し、表面伝
導型電子放出素子の電子放出特性を向上させるための手
法が開示されている。また、本出願人による特開平7−
235275号公報では、電子放出素子が形成された環
境における有機物の残留分圧を、1.3×10-6Pa以
下にするなどの手段により、電子放出特性を安定化する
手法が開示されている。また、本出願人による特開平9
−259753号公報では、2次元的に複数配置したそ
れぞれの表面伝導型電子放出素子に対し、有機ガスの分
圧が1.3×10-6Pa以下の雰囲気中で、予め通常の
駆動電圧の最大値と、表面伝導型電子放出素子に入り得
るノイズ電圧とを加算した電圧よりも高い電圧パルスを
印加することで、通常駆動時の駆動回路の温度特性や外
乱によって発生する放出電流の不可逆的な不安定性を抑
制し、輝度むらを低減する手法が開示されている。
【0006】上述の手法を応用して作成される表面伝導
型電子放出素子を用いた画像表示装置は、従来の他の方
式の画像表示装置よりも優れた特性が期待されている。
例えば、近年普及してきた液晶表示装置と比較しても、
自発光型であるためにバックライトを必要としない点
や、視野角が広いといった点が優れている。
【0007】上述したように、表面伝導型電子放出素子
は構造が単純で製造も容易であり、また、優れた電子放
出特性を有するため、画像形成部材として蛍光体を用い
た画像形成装置、例えば、大型の自発光型フラットディ
スプレイを構成するのに好適な電子放出素子である。ま
た、電子源を利用した、各種分析装置、加工装置等への
応用も期待される。このように、画像形成装置等への応
用を考慮すると、電子放出素子に対しては、期待される
電子ビーム量を安定して放出し続けることが求められ
る。さらに信頼性の高い画像形成装置や分析装置等を提
供するためには、従来の電子放出素子に対し、さらに安
定した電子放出特性を付与することが求められている。
【0008】
【発明が解決しようとする課題】本発明は、好適な電子
放出素子を製造できる製造方法および好適な電子放出素
子の調整方法を実現することを課題とする。特には、電
子放出素子において、安定した電子放出特性を実現する
ことを課題とする。
【0009】
【課題を解決するための手段】上記の課題を達成するた
め、本発明にかかわる電子放出素子の製造方法は以下の
ように構成される。すなわち、少なくとも2つの電極を
有しており通常の駆動時には一方の極性の電圧を該2
つの電極間に印加することで電子を放出する電子放出素
子の製造方法であって、前記電子放出素子を構成する2
つの電極間に電圧を印加する電圧印加工程を有してお
り、該電圧印加工程において、通常の駆動時に印加する
前記電圧の極性と同極性(以下、正極性ともいう)の電
圧である同極性電圧の印加と、通常の駆動時に印加する
前記電圧の極性と逆極性の電圧である逆極性電圧の印加
とを、雰囲気中の炭素および炭素化合物の分圧が1×1
-6 Pa以下の雰囲気で行い、前記同極性電圧および逆
極性電圧の大きさが、いずれも前記通常の駆動時に印加
する前記電圧の大きさよりも大きいことを特徴とする電
子放出素子の製造方法、である。
【0010】ここで、前記逆極性電圧の大きさが、前記
同極性電圧の大きさよりも小さいと好適である
【0011】また、前記電圧印加工程は、高真空雰囲気
で行うと好適である。また、前記2つの電極はそれらの
間に間隙部を有するものである場合、前記電圧印加工程
は、該電圧印加工程において前記2つの電極の間の間隙
部が雰囲気中の物質もしくは雰囲気中の物質に基づく物
質の堆積により狭くならない雰囲気で行うと好適であ
。また、前記電圧印加工程は、通常の駆動時とほぼ同
様の雰囲気で行うと好適である。また、前記電圧印加工
程に先立ち、間に間隙部を有する前記2つの電極を形成
する工程を有する場合に本発明は特に好適に採用でき
る。
【0012】なお、本発明による電子放出素子の製造方
法は、特に冷陰極素子の製造方法として好適に採用でき
る。 特には、電界放出型の電子放出素子や、表面伝導型
の電子放出素子や、2つの電極間に絶縁層を挟んだ構成
のMIM型の電子放出素子の製造方法として好適に採用
できる。 特には、2つの電極の間に間隙部を有する電子
放出素子の製造方法として好適に採用できる。 例えばス
ピント型の電界放出型電子放出素子においては、エミッ
タコーン電極とゲート電極が間に間隙を有する2つの電
極となる。 表面伝導型の電子放出素子の場合は、高電位
側電極と低電位側電極が間に間隙を有する2つの電極と
なる。 一対の素子電極と該一対の素子電極の間に導電性
膜を有している表面伝導型の電子放出素子においては、
該導電性膜が有する間隙が前記間隙部となる。
【0013】例えば表面伝導型の電子放出素子において
は、2つの電極の間の間隙部に炭素もしくは炭素化合物
を堆積させる活性化といわれる工程を製造時に行う技術
が知られている。 該活性化を行うことにより、堆積物が
堆積された間隙部を間に有する2つの電極を構成するこ
とができる。 本発明は電極間の間隙部がそのような堆積
物を有する構成に特に好適に適用することができる。 堆
積物を堆積させる際に、雰囲気が含む物質もしくは雰囲
気が含む物質に由来する物質を堆積させる堆積工程を用
いている場合は、本発明の電圧印加工程は、堆積工程の
後、堆積物となる物質の分圧を低くしてから行うとよ
い。
【0014】また、本発明において、前記電圧印加工程
における電圧の印加は、パルス電圧の印加であると好適
であり、該パルス電圧を複数回印加する構成が好適に採
用できる。また、本発明において、前記電圧印加工程で
は、パルス状の前記同極性電圧の印加と、パルス状の前
記逆極性電圧の印加とを交互に行うと好適である。 ま
た、該交互の電圧印加を複数回繰り返す構成を好適に採
用できる。
【0015】また、本発明において、前記電圧印加工程
における、前記正極性電圧の印加時間の合計は500μ
sec以上、および/ または、60sec以下であると
よい。また、前記電圧印加工程における、前記逆極性電
圧の印加時間の合計は前記正極性電圧の印加時間の合計
以下であるとよい。ここで、電圧の印加時間の合計と
は、パルス電圧の印加である場合は各パルスの印加時間
の合計である。
【0016】
【0017】
【0018】また、本発明は以下の構成の電子放出素子
の調整方法を含んでいる。すなわち、少なくとも2つの
電極を有しており、通常の駆動時には一方の極性の電圧
該2つの電極間に印加することで電子を放出する電子
放出素子の調整方法であって、前記電子放出素子を構成
する2つの電極間に電圧を印加する電圧印加工程を有し
ており、該電圧印加工程において、通常の駆動時に印加
する前記電圧の極性と同極性の電圧である同極性電圧の
印加と、通常の駆動時に印加する前記電圧の極性と逆極
性の電圧である逆極性電圧の印加とを、雰囲気中の炭素
および炭素化合物の分圧が1×10 -6 Pa以下の雰囲気
行い、前記同極性電圧および逆極性電圧の大きさが、
いずれも前記通常の駆動時に印加する前記電圧の大きさ
よりも大きいことを特徴とする電子放出素子の調整方
法、である。
【0019】この調整方法は、製造された電子放出素子
が出荷された後に調整を行う場合に好適に用いることが
できる。これら駆動方法および調整方法においても、前
記製造方法として延べたのと同様の条件を採用すること
ができる。
【0020】本発明によれば、以下に詳述するように、
放出電流が長期に渡って安定した電子放出素子が提供さ
れる。したがって、画像形成装置等の製造または調整に
適用することにより、信頼性の高い画像形成装置等が提
供される。
【0021】
【発明の実施の形態】以下、本発明の実施形態について
説明する。まず、本発明の電子放出素子の製造方法の説
明に先立ち、本発明が適用可能な表面伝導型電子放出素
子が有する電気特性について説明する。図2は、本発明
が適用可能な表面伝導型電子放出素子の典型的な構成例
の概略図である。図2(a)は平面型表面伝導型電子放
出素子の平面図、図2(b)は平面型表面伝導型電子放
出素子の断面図、図2(c)は垂直型表面伝導型電子放
出素子の断面図である。図2(a)〜(c)中、同一の
符号は同種の構成部材を示す。これらの図において、1
は絶縁性の基板、21は基板1上に設けられた絶縁性の
材料からなる段差形成部、2および3は基板1または段
差形成部21上に設けられた素子電極、4は素子電極2
および3を電気的に連絡した導電性膜、5は導電性膜4
中に形成した間隙部(電子放出部)である。
【0022】図6は、次に説明する表面伝導型電子放出
素子の電気特性を測定するための測定系を示す概略図で
あり、図6中の図2と同一の符号で示したものは、図2
と同一の構成部材を示す。なお、図6に示す装置は、後
述する表面伝導型電子放出素子の製造工程で使用される
場合もある。図6において、54は電子放出部5から放
出した電子を捕捉するためのアノード電極、51は素子
電極2および3間に印加する電圧(以降、素子電圧Vf
と呼ぶ)を発生するための電源、50は素子電極2およ
び3間を流れる素子電流Ifを計測するための電流計、
53はアノード電極54に印加する高電圧を発生するた
めの高圧電源、52はアノード電極54に流れる放出電
流Ieを計測するための電流計、55は真空槽、57は
真空槽55と真空ポンプ56との間に設けたゲートバル
ブである。また、この測定装置を後述する活性化工程で
も使用する場合は、活性化物質の収容容器58と、活性
化物質の真空槽への導入量を制御する制御バルブ59を
有する。
【0023】表面伝導型電子放出素子の電気特性は、通
常、放出電流Ieと素子電圧Vfとの関係、ならびに、
素子電流Ifと素子電圧Vfとの関係により代表され
る。これらの関係を求めるためには、図6に示すよう
に、表面伝導型電子放出素子を真空に排気された環境下
に配置し、素子の2mm〜8mm上方にアノード電極を
配置する。そして、アノード電極に対して100V〜1
0kV程度の電圧を印加し、素子電極間には素子電圧V
fを印加して、このときに流れる素子電流Ifと放出電
流Ieを計測する。
【0024】以上のようにして求めた電気特性の代表的
な例を図7に示す。放出電流Ieは素子電流Ifに比べ
て著しく小さいので、図7ではこれらを任意単位で示し
ている。また、縦軸および横軸はともにリニアスケール
である。同図に示されるように、表面伝導型電子放出素
子は、ある電圧(しきい値電圧Vth)以上の素子電圧
Vfを印加すると、急激に放出電流Ieが単調増加し、
また、後述する安定化処理を行った表面伝導型電子放出
素子においては、素子電流Ifも素子電圧Vfの増加に
伴い急激に単調増加する。安定化処理とは、後述する活
性化処理時に見られるような、表面伝導型電子放出素子
への通電によって電子放出部やその近傍に更に新たな炭
素もしくは炭素化合物が堆積する現象を抑制するため、
表面伝導型電子放出素子の周辺の空間に存在し、もしく
は表面上に吸着している有機ガスの残留量を低減させる
処理である。具体的には、新たな有機ガスの流入がない
状態で、例えば、真空槽ならびに表面伝導型電子放出素
子を加熱しながら真空排気を継続することによって行う
ことができる。
【0025】上述の電気特性について、図7に示した手
法とは異なる表示手法によって表示した例を図8に示
す。図8に示すグラフの表現方法は、所謂Fowler
−Nordheimプロットと呼ばれる表現方法であ
り、電子放出素子から放出される電子が電界放出による
ものであるとき、右下がりの直線となる。本発明が適用
可能な表面伝導型電子放出素子の電気特性を、図8のF
owler−Nordheimプロットで表現すると、
図8に示すように、放出電流Ieおよび素子電流Ifに
ついて共に右下がりの直線となって表される。なお、素
子電流から求めた直線と、放出電流から求めた直線の傾
きは、ほぼ同じ値となる。これより、素子電流Ifの伝
導機構は電界放出によるものであること、また、A.A
saiら〔SID Intl.Symp.Digest
Tech.Papers,127(1997)〕によ
れば、放出電流Ieは素子電流Ifの一部が多重の弾性
散乱を行った後にアノード電極へ到達したものであるか
ら、電界放出による素子電流Ifの伝導機構を反映し
て、放出電流IeもFowler−Nordheimプ
ロットで右下がりの直線として表されるということが言
える。
【0026】素子電流Ifが電界放出によるので、φを
電子放出部の仕事関数とすると、素子電流Ifは数1式
で表すことができる。
【0027】
【数1】
【0028】ここで、αは電子放出領域であり、βは電
界換算係数であって、電子放出部近傍の形状を反映する
パラメータである。なお、βVfが電界放出を行う領域
の電界強度に相当する。したがって、仕事関数φの値を
指定すれば、図8の直線の傾きとy軸との切片から、放
出領域αと電界換算係数βを得ることができる。ここ
で、電子放出素子を一定の素子電圧Vfで駆動を行うと
き、駆動中に仕事関数φと電界換算係数βが変化しない
ならば、素子電流Ifの変動は放出領域αの変動である
ということができる。さらに、放出電流Ieは素子電流
Ifの一部であるので、放出電流Ieの変動は放出領域
αの変動に起因すると言ってもよい。詳しくは後述する
が、本発明の製造方法はこの放出領域αの変動を抑える
ことによって、放出電流Ieを安定化させる製造方法で
あることも1つの特徴としている。
【0029】次に、本発明が適用可能な表面伝導型電子
放出素子が有する別の特性である「メモリ特性」につい
て説明する。「メモリ特性」とは、表面伝導型電子放出
素子の電気特性カーブ(放出電流と駆動電圧、ならびに
素子電流と駆動電圧の関係)が、それまで経験した印加
電圧の最大値よりも大きな電圧を新たに経験すると、異
なる特性へとシフトし、以降、さらに大きな駆動電圧を
経験するまで、それが維持されるという特性である。メ
モリ特性は、先述した安定化処理を施した表面伝導型電
子放出素子に顕著に見られる特性である。これを、図9
を用いて説明する。
【0030】図9(a)は、表面伝導型電子放出素子に
印加する素子電圧Vfと、アノード電極によって捕捉さ
れる放出電流Ieとの関係を表すグラフである。グラフ
の横軸は素子電圧Vf、縦軸は放出電流Ieの大きさを
表す。図中の電気特性曲線Aは、安定化処理後に初めて
印加される素子電圧の最大値(以降、最大素子電圧Vm
axと呼ぶ)がVf1であるときの特性曲線であり、同
様に、特性曲線BはVmaxがVf2(>Vf1)のと
き、特性曲線CはVmaxがVf3(>Vf2)のとき
の特性曲線である。図で示すように、最大素子電圧Vm
axがVf1であるとき、印加電圧がVf1以下であれ
ば、経時劣化が無視できる範囲の時間において、素子電
圧Vfと放出電流Ieの関係は常に特性曲線A上にあ
る。ところが、ひとたびVf1以上の最大素子電圧、例
えばVf2を経験させると、特性曲線はBにシフトし、
再びVf1以下の素子電圧を印加しても、放出電流Ie
は特性曲線Aで得られたときの値よりも小さな値にな
る。さらに大きな最大素子電圧例えばVf3を経験させ
ると、特性曲線はCにシフトして、同様の傾向を示す。
なお、素子電流Ifと素子電圧Vfとの関係において
も、同様の特性を有している。
【0031】上記特性曲線A、B、Cに対応する素子電
流Ifと素子電圧Vfの関係をFowler−Nord
heimプロットで表し、その傾きから、特性曲線A、
B、Cそれぞれの電界換算係数βA、βB、βCを求める
と、βA>βB>βCであり、さらに、βAVf1≒βB
f2≒βCVf3という結果が得られる。これはすなわ
ち、最大素子電圧Vmaxが大きくなるに伴い、電子放
出部近傍の最大電界強度βVmaxが一定となるよう
に、電子放出部近傍の形状が変化し、それがβの変化と
なって現れていることを示している。
【0032】このように、安定化工程後に、それまで経
験したことの無い最大素子電圧Vmaxを初めて経験す
る時、電子放出部近傍の形状変化を伴う。なお、一度V
maxを経験した後、Vmax以下の素子電圧Vfによ
って駆動を行うと、電界換算係数βの変化はほとんど無
く、したがって、電子放出部近傍の形状変化も少ない。
また、Vf<Vmaxなる素子電圧で駆動するため、電
気放出部近傍に印加される電界強度βVfは、最大素子
電圧印加時に規定される電界強度βVmaxよりも低く
なる。
【0033】一方、電子放出部に炭素ないし炭素化合物
の膜を有する冷陰極電子放出素子、とりわけ、表面伝導
型電子放出素子において、電子放出部が経験する最大電
界強度を維持した状態で駆動を継続すると、強い電界強
度の影響で、駆動に伴い電子放出領域αが減少してい
く。
【0034】本発明の製造方法で行われるように、電子
放出素子の駆動を、最大電界強度βVmaxよりも低い
電界強度で駆動すると、駆動に伴う放出領域αの減少を
抑えることができるため、放出電流Ieを安定させるこ
とができる。
【0035】なお、実際に電子放出素子を駆動する際、
駆動用の電圧パルスの印加時にリンギングが発生した
り、あるいは外部からのノイズ等により逆極性の電圧が
印加される場合がある。これにより、電子放出部近傍が
ダメージを受け、電子放出領域αが減少したりすること
によって、上述したメモリ特性を失い、放出電流の減少
や素子の破壊等を引き起こす場合がある。これに対して
は、本発明の製造方法において、予め、正極性のパルス
電圧だけでなく、通常の駆動とは逆極性のパルス電圧を
印加しておくようにすれば、ある決まった状態の特性が
メモリされる。したがって、上記のような逆極性の電圧
が印加されても、そのメモリ特性に変化が生じることな
く、安定な駆動が行われる。
【0036】以下、図1を用いて本発明の製造方法を説
明する。図1は、本発明の製造方法の一例において、安
定化工程を経た電子放出素子に対して、通常の駆動に先
立って印加するパルス状電圧を示す図である。図1に示
すように、Vmaxなる波高値をもつ正極性のパルス電
圧と、−Vmaxの波高値をもつ逆極性のパルス電圧を
1回以上交互に印加し、これを繰り返す。この時点まで
の電圧パルス印加を総称して、以降、予備駆動と呼ぶ。
この予備駆動を行った後、Vmaxよりも低く、かつ電
子放出しきい値電圧以上の素子電圧Vdrvの波高値の
パルスで駆動を行うことによって、安定して電子放出を
行うことができる。なお、Vmaxの値は、表面伝導型
電子放出素子を損傷させない程度の値を上限とする。
【0037】予備駆動における波高値Vmaxの正極性
パルス電圧で駆動する時間の総和、例えばパルス幅×パ
ルス数は、500μsec以上であることが望ましい。
これにより、素子電圧Vdrvによる通常駆動時におい
て放出領域αが安定し、したがって、放出電流Ieが安
定する。また、波高値Vmaxで駆動される時間の総和
は、60sec以下であることが好ましい。この値以上
の時間、Vmaxによる駆動を行うと、予備駆動中に放
出領域αが大きく減少し、通常駆動時の放出電流Ieが
少なくなってしまうからである。なお、予備駆動中に放
出領域αが大きく減少して、通常駆動時の放出電流Ie
が少なくなってしまう現象を防ぐためにも、前記逆極性
のパルス電圧で印加される各パルスの印加時間の合計
が、前記正極性のパルス電圧で印加される各パルスの印
加時間の合計以下であることが好ましい。
【0038】また、図1では波高値Vmaxの正極性の
パルス電圧と波高値−Vmaxの逆極性のパルス電圧を
交互に繰り返し印加しているが、特にこれにこだわるこ
となく、波高値の絶対値が通常駆動時の素子電圧Vdr
vより大きくかつVmax以下である逆極性のパルス電
圧が予備駆動中に少なくとも1回印加されればよい。例
えば、図10に示すように、波高値Vmaxの正極性の
パルス電圧を繰り返し印加した後、逆極性のパルス電圧
を印加し、再度正極性のパルスを印加するといった方法
を採ることもできる。
【0039】以下、本発明が適用可能な表面伝導型電子
放出素子の構成について述べ、その後、本発明の特徴で
ある予備駆動工程を備えた電子放出素子の製造方法につ
いて具体的に述べる。
【0040】<表面伝導型電子放出素子の構成と製法>
図2を用いて本発明が適用可能な表面伝導型電子放出素
子について説明する。本発明を適用し得る表面伝導型電
子放出素子の基本的構成としては大別して、平面型およ
び垂直型の2つがある。先ず、平面型表面伝導型電子放
出素子について説明する。図2(a)および(b)は、
本発明が適用可能な平面型表面伝導型電子放出素子の構
成を模式的に示す平面図および断面図である。これらの
図において、1は基板、2と3は基板1上の素子電極、
4は素子電極2と3間に設けられた導電性膜、5は導電
性膜4中に形成された電子放出部である。
【0041】基板1としては、石英ガラス、Na等の不
純物含有量を減少したガラス、ソーダライムガラス、ソ
ーダライムガラスにスパッタ法等により形成したSiO
2を積層したガラス基板、アルミナ等のセラミックス、
Si基板等を用いることができる。
【0042】対向する素子電極2および3の材料として
は一般的な導体材料を用いることができる。例えばN
i、Cr、Au、Mo、W、Pt、Ti、Al、Cu、
Pd等の金属あるいは合金、Pd、Ag、Au、RuO
2、Pd−Ag等の金属あるいは金属酸化物とガラス等
から構成されるの印刷導体、In23−SnO2等の透
明導電体、ポリシリコン等の半導体材料等から適宜選択
することができる。素子電極2および3間の間隔L、素
子電極2および3の長さW、導電性膜4の形状等は、応
用される形態等を考慮して設計される。素子電極間隔L
は、好ましくは数百nm〜数百μmの範囲とすることが
でき、より好ましくは、数μm〜数十μmの範囲とする
ことができる。素子電極長さWは、電極の抵抗値、電子
放出特性等を考慮して、数μm〜数百μmの範囲とする
ことができる。素子電極2および3の膜厚dは、数十n
m〜数μmの範囲とすることができる。なお、図2に示
した構成だけでなく、基板1上に、導電性膜4、対向す
る素子電極2および3の順に積層した構成とすることも
できる。
【0043】導電性膜4としては、良好な電子放出特性
を得るために、微粒子で構成された微粒子膜を用いるの
が好ましい。その膜厚は、素子電極2、3へのステップ
カバレージ、素子電極2、3間の抵抗値および後述する
フォーミング条件等を考慮して適宜設定されるが、通常
は数百pm〜数百nmの範囲とするのが好ましく、より
好ましくは1nm〜50nmの範囲とするのが良い。そ
の抵抗値は、Rsが102〜107Ω/□の値である。な
お、Rsは、厚さがt、幅がwで長さがLの薄膜の抵抗
Rを、R=Rs(L/w)とおいたときに現れる量であ
る。本明細書において、フォーミング処理については、
通電処理を例に挙げて説明するが、フォーミング処理は
これに限られるものではなく、膜に亀裂を生じさせて高
抵抗状態を形成する処理を包含するものである。導電性
膜4を構成する材料は、Pd、Pt、Ru、Ag、A
u、Ti、In、Cu、Cr、Fe、Zn、Sn、T
a、W、Pd等の金属、PdO、SnO2、In23
PbO、Sb23等の酸化物、HfB2、ZrB2、La
6、CeB6、YB4、GdB4等の硼化物、TiC、Z
rC、HfC、TaC、SiC、WC等の炭化物、Ti
N、ZrN、HfN等の窒化物、Si、Ge等の半導
体、カーボン等の中から適宜選択される。ここで述べる
微粒子膜とは、複数の微粒子が集合した膜であり、その
微細構造は、微粒子が個々に分散配置した状態、あるい
は微粒子が互いに隣接または重なり合った状態(いくつ
かの微粒子が集合し、全体として島状構造を形成してい
る場合も含む)をとっている。微粒子の粒径は、0.1
nmの数倍〜数百nmの範囲、好ましくは、1nm〜2
0nmの範囲である。
【0044】電子放出部5は、導電性膜4の一部に形成
された高抵抗の亀裂により構成され、導電性膜4の膜
厚、膜質、材料および後述する通電フォーミング等の手
法等に依存したものとなる。電子放出部5の内部には、
0.1nmの数倍〜数十nmの範囲の粒径の導電性微粒
子が存在する場合もある。この導電性微粒子は、導電性
膜4を構成する材料の元素の一部、あるいは全ての元素
を含有するものとなる。電子放出部5およびその近傍の
導電性膜4には、炭素および炭素化合物を有することも
できる。
【0045】次に、垂直型表面伝導型電子放出素子につ
いて説明する。図2(c)は、本発明の表面伝導型電子
放出素子に使用できる垂直型表面伝導型電子放出素子の
一例を示す模式図である。図2(c)においては、図2
(a)ならび(b)に示した部位と同じ部位には図2
(a)ならび(b)に付した符号と同一の符号を付して
いる。21は段差形成部である。基板1、素子電極2お
よび3、導電性膜4、電子放出部5は、前述した平面型
表面伝導型電子放出素子の場合と同様の材料で構成する
ことができる。段差形成部21は、真空蒸着法、印刷
法、スパッタ法等で形成されたSiO2等の絶縁性材料
で構成することができる。段差形成部21の膜厚は、先
に述べた平面型表面伝導型電子放出素子の素子電極間隔
Lに対応させて、数百nm〜数十μmの範囲とすること
ができる。この膜厚は、段差形成部21の製法、および
素子電極2、3間に印加する電圧を考慮して設定される
が、数十nm〜数μmの範囲が好ましい。導電性膜4
は、素子電極2および3と段差形成部21の作成後に、
素子電極2、3の上に積層される。電子放出部5は、図
2(c)においては、段差形成部21に形成されている
が、作成条件、フォーミング条件等に依存し、形状、位
置ともこれに限られるものでない。
【0046】上述の表面伝導型電子放出素子の製造方法
としては様々な方法があるが、その一例を図3に模式的
に示す。以下、図2および図3を参照しながら製造方法
の一例について説明する。図3においても、図2に示し
た部位と同じ部位には図2に付した符号と同一の符号を
付している。
【0047】(1)まず、基板1を洗剤、純水および有
機溶剤等を用いて十分に洗浄し、真空蒸着法、スパッタ
法等により素子電極材料を堆積させてから、例えばフォ
トリソグラフィ技術を用いて基板1上に素子電極2およ
び3を形成する(図3(a))。
【0048】(2)次に、素子電極2および3を設けた
基板1に、有機金属溶液を塗布して有機金属薄膜を形成
する。有機金属溶液には、前述の導電性膜4の材料の金
属を主元素とする有機金属化合物の溶液を用いることが
できる。そして、有機金属薄膜を加熱焼成処理し、例え
ば導電性膜4の形状に対応したマスクを用いてリフトオ
フを行う方法や、エッチング等によりパターニングし、
導電性膜4を形成する(図3(c))。なお、ここで
は、有機金属溶液の塗布法を挙げて説明したが、導電性
膜4の形成法はこれに限られるものでなく、真空蒸着
法、スパッタ法、化学的気相堆積法、分散塗布法、ディ
ッピング法、スピンナ法等を用いることもでき、インク
ジェット法等により直接パターニングを行うこともでき
る。
【0049】(3)続いて、フォーミング工程を施す。
このフォーミング工程の方法の一例として、図6の真空
容器内での通電処理による方法を説明する。図6におい
て、55は真空容器であり、ゲートバルブ57を通じて
ターボ分子ポンプ、スパッタイオンポンプ、クライオポ
ンプなどからなる真空ポンプ56により排気される。な
お、必要に応じてスクロールポンプ、ロータリポンプ、
ソープションポンプ等からなる補助ポンプが設けられる
場合もある。58は以降で説明する活性化工程で用いる
活性化ガスを収容する容器であり、バリアブルリークバ
ルブやニードルバルブ等のスローリークバルブからなる
調節バルブ59を通じて真空容器55に接続している。
素子電極2および3には、電圧印加手段を接続する。例
えば、図6に示すように、素子電極2をグランド電位に
接続し、素子電極3を電流導入端子を通じて電源51に
接続する。なお、素子電極2、3間を流れる電流値をモ
ニタするために電流計50を設ける。54はこの後の工
程で用いられるアノード電極であり、電流計52を通じ
て高圧電源53に接続している。
【0050】フォーミングは、真空容器55内を排気
し、素子電極2、3間に、電源51を用いて通電するこ
とにより行う。これにより、導電性膜4の部位に、構造
の変化した電子放出部5が形成される(図3(c))。
この通電フォーミングによれば導電性膜4に局所的に破
壊、変形もしくは変質等の構造の変化した部位である電
子放出部5が形成される。
【0051】通電フォーミングにおいて印加する電圧波
形の例を図4に示す。同図に示すように、電圧波形はパ
ルス波形が好ましい。これにはパルス波高値を定電圧と
したパルスを連続的に印加する図4(a)に示した手法
と、パルス波高値を増加させながら電圧パルスを印加す
る図4(b)に示した手法がある。図4(a)における
T1およびT2は電圧波形のパルス幅とパルス間隔であ
る。通常T1は1μsec〜10msec、T2は10
μsec〜10msecの範囲で設定される。パルスの
波高値は、表面伝導型電子放出素子の形態に応じて適宜
選択される。このような条件のもとで、例えば、数秒〜
数十分間電圧を印加する。パルス波形は矩形波に限定さ
れるものではなく、三角波などの所望の波形を採用する
ことができる。図4(b)におけるT1およびT2は、
図4(a)に示したのと同様とすることができる。パル
スの波高値は、例えば0.1Vステップ程度づつ増加さ
せることができる。
【0052】通電フォーミング処理の終了は、例えば導
電性膜2が局所的に破壊、変形することによって生じる
抵抗値の変化を読み取ることによって判断することがで
きる。例えば、パルス間隔T2中に、導電性膜2を局所
的に破壊、変形しない程度の電圧を印加し、電流を測定
して検知することができる。例えば0.1V程度の電圧
印加により流れる素子電流を測定し、抵抗値を求めて、
1MΩ以上の抵抗を示した時、通電フォーミングを終了
させる。
【0053】(4)フォーミングを終えた素子には活性
化工程と呼ばれる処理を施すのが好ましい。活性化工程
とは、この工程により、素子電流If、放出電流Ieが
著しく変化する工程である。活性化工程は、例えば、有
機物質のガスを含有する雰囲気下で、通電フォーミング
と同様に、パルスの印加を繰り返すことによって行うこ
とができる。パルス電圧としては、図4(a)に示した
ような電圧パルスの他に、図5に示すような両極性の電
圧パルスを用いることができる。活性化工程時の真空容
器内の雰囲気は、例えば油拡散ポンプやロータリポンプ
などを用いて真空容器内を排気した場合に雰囲気内に残
留する有機ガスを利用して形成することができる他、イ
オンポンプなどにより一旦十分に排気した真空中に適当
な有機物質のガスを導入することによっても得られる。
このときの好ましい有機物質のガス圧は、前述の応用の
形態、真空容器の形状や、有機物質の種類などにより異
なるため、場合に応じ適宜設定される。
【0054】適当な有機物質としてはアルカン、アルケ
ン、アルキンの脂肪族炭化水素類、芳香族炭化水素類、
アルコール類、アルデヒド類、ケトン類、アミン類、フ
ェノール、カルボン、スルホン酸等の有機酸類等を挙げ
ることができる。具体的にはメタン、エタン、プロパン
等の飽和炭化水素、エチレン、プロピレン等の不飽和炭
化水素、ブタジエン、n−ヘキサン、l−ヘキセン、ベ
ンゼン、トルエン、o−キシレン、ベンゾニトリル、ト
ルニトリル、クロロエチレン、トリクロロエチレン、メ
タノール、エタノール、イソプロパノール、ホルムアル
デヒド、アセトアルデヒド、アセトン、メチルエチルケ
トン、ジエチルケトン、メチルアミン、エチルアミン、
酢酸、プロピオン酸等あるいはこれらの混合物が使用で
きる。
【0055】活性化の処理により、雰囲気中に存在する
有機物質から、炭素あるいは炭素化合物が素子上に堆積
し、素子電流Ifおよび放出電流Ieが著しく変化する
ようになる。活性化工程の終了判定は、素子電流Ifや
放出電流Ieを測定しながら適宜行う。なお、パルス
幅、パルス間隔、パルス波高値などは適宜設定される。 (5)このような工程を経て得られた電子放出素子に対
して、安定化工程を行うことが好ましい。この工程は、
真空容器内の有機物質を排気する工程である。真空容器
を排気する真空排気装置は、装置から発生するオイル等
の有機物質が素子の特性に影響を与えないように、オイ
ルを使用しないものを用いるのが好ましい。具体的に
は、磁気浮上型ターボ分子ポンプ、クライオポンプ、ソ
ープションポンプ、イオンポンプ等の真空排気装置を挙
げることができる。
【0056】前記活性化の工程において、排気装置とし
て油拡散ポンプやロータリーポンプを用い、そこから発
生するオイル成分に由来する有機ガスを用いた場合は、
この成分の分圧を極力低く抑える必要がある。真空容器
内の有機成分の分圧は、上記の炭素および炭素化合物が
ほぼ新たに堆積しない分圧であって1×10-6Pa以下
が好ましく、さらには1×10-8Pa以下が特に好まし
い。さらに真空容器内を排気するときには、真空容器全
体を加熱して、真空容器内壁や、電子放出素子に吸着し
た有機物質分子を排気しやすくするのが好ましい。この
ときの加熱条件は、80〜250℃、好ましくは150
℃以上であり、できるだけ長時間処理するのが望ましい
が、特にこの条件に限るものではなく、真空容器の大き
さや形状、電子放出素子の構成などの諸条件により適宜
選ばれる条件により行う。真空容器内の圧力は極力低く
することが必要であり、1×10-5Pa以下が好まし
く、さらに1×10-6Pa以下が特に好ましい。
【0057】安定化工程を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、真空容器の圧力は多少上昇しても、ある
程度安定な特性を維持することができる。このような真
空雰囲気を採用することにより、新たな炭素あるいは炭
素化合物の堆積を抑制でき、また真空容器や基板などに
吸着したH2O、O2なども除去でき、結果として素子電
流Ifおよび放出電流Ieが安定する。
【0058】(6)上記安定化工程を行った後、通常の
駆動を行う前に、素子電極2、3間に先述した予備駆動
電圧パルスを印加する予備駆動工程を行う。
【0059】以上により、本発明が適用可能な表面伝導
型電子放出素子の製造工程を終了する。完成した電子放
出素子に対して、素子電極2、3間に、予備駆動工程で
印加したVmax以下の駆動電圧Vdrvを印加し、電
子放出素子の上方に配置したアノード電極54に高圧電
源53を用いて高電圧を印加することによって、安定し
た電子放出を得ることができる。
【0060】
【実施例】以下に、具体的な実施例を挙げて本発明を説
明するが、本発明はこれら実施例に限定されるものでは
なく、本発明の目的が達成される範囲内で、各要素の置
換えや設計変更がなされたものを包含するものである。
【0061】[実施例1]本実施例は、図2に模式的に
示したものと同様の構成を有する表面伝導型電子放出素
子に対して、本発明の製造方法を適用した例である。図
3に従い、本実施例を説明する。
【0062】まず、石英基板からなる基板1の洗浄後、
スパッタ法により基板1上に5nmのTiと50nmの
Ptを堆積させた。そして、この堆積膜上にフォトレジ
ストを塗布し、素子電極対2ならびに3に対応する形状
のパターンを形成してから、エッチングにより不要な部
分のPtとTiを除去し、そして、レジストを除去する
ことによって、基板1上に、図3(a)に示すような素
子電極2、3を形成した。なお、素子電極2、3間の間
隔Lは3μm、素子電極2、3の長さWは500μmと
した。
【0063】次に、素子電極2、3を設けた基板1上
に、真空蒸着により厚さ50nmのCrを堆積させ、こ
のCr膜に対して、フォトリソグラフィ技術を用いて、
導電性膜を形成する位置に対応した開口部を形成した。
その後、有機Pd化合物の溶液(ccp−4230:奥
野製薬(株)製)を塗布し、大気中で300℃の加熱処
理をした。そして、Cr膜をウエットエッチにより除去
し、純水で洗浄し、乾燥させることにより、図3(b)
に示すような導電性膜4を形成した。
【0064】次に、以降の工程を行うために、図6に示
すように、製造工程中の電子放出素子を真空容器55内
に配置して電気的接続を行った。すなわち、素子電極2
はグランド電位に接続し、素子電極3は電流導入端子を
通じて電流計50ならびに素子電圧電源51に接続し、
また、基板1の5mm上方にアノード電極54を配置
し、アノード電極54は電流導入端子を通じて電流計5
2ならびに高圧電源53に接続した。
【0065】次に、真空容器55内を、スクロールポン
プ(不図示)ならびに磁気浮上型ターボ分子ポンプ56
を用いて、1×10-3Pa以下の程度まで排気した後、
素子電圧電源51で発生させた電圧を素子電極3に印加
し、フォーミング処理を施して電子放出部5を形成し
た。印加した電圧は、図4(b)に示すようなパルス状
の電圧とし、時間の経過とともに波高値の漸増するパル
スとした。パルス幅T1は1msecとし、パルス間隔
T2は16.7msecとした。フォーミング処理中、
パルス波高値が5Vに達した時点で電流計50を流れる
電流値が激減した。その後、パルス波高値が5.5Vに
なるまでパルス電圧を印加してから、電圧の印加を停止
し、素子電極2、3間の抵抗値を測定した。その結果、
1MΩ以上の値を示したため、フォーミング処理を終了
した。この工程により導電性膜に間隙部(電子放出部)
が形成される。
【0066】次に、真空容器55内の排気をさらに継続
し、容器内圧力が10-6Pa以下まで減少した後、スロ
ーリークバルブ59を調節して、活性化ガス収容容器5
8から真空容器55内にベンゾニトリルガスを導入して
活性化工程を行った。活性化工程は、活性化ガスを導入
した真空容器55内の圧力が10-4Paになるように調
節し、素子電圧電源51で発生させた電圧を素子電極3
に印加することによって行った。印加した電圧は図5に
示すような両極性のパルス状の電圧であり、波高値Vf
pとVfnの絶対値が等しい一定のパルスである。パル
ス波高値は16Vとし、パルス幅T3は1msecと
し、パルス間隔T4は16.7msecとした。活性化
処理は1時間行い、その後、電圧の印加を停止し、活性
化ガスの導入を停止して、真空容器55内から活性化ガ
スを排気した。
【0067】次に、不図示のヒータを用いて真空容器5
5全体ならびに電子放出素子を一旦250℃に10時間
加熱し、さらに排気を継続することによって、その後の
室温時における真空容器内圧力を1×10-8Pa程度ま
で低下させた。
【0068】このように真空容器内圧力を調整した後、
本発明の製造方法の特徴である予備駆動を行った。予備
駆動時のパルス電圧波形を図1に示す。図1中の電圧値
Vdrvは15V、Vmaxは16Vである。すなわ
ち、正極性パルス電圧の波高値を16V、逆極性パルス
の波高値を−16Vとし、両者のパルス幅は100μs
ecとし、正極性パルスと逆極性パルスのパルス間隔は
100msecとして、正極性パルス電圧を5発印加す
ることにより、予備駆動を行った。その後、素子電圧V
fをVdrv(=15V)に設定して駆動を行った。
【0069】一方、比較例として、全く同様の製法で作
成した電子放出素子に対し、予備駆動を行わずに最初か
ら駆動電圧を15Vに設定して駆動を行った。本実施例
の素子と比較したところ、予備駆動を行った本実施例の
素子は、予備駆動を行わなかった比較例の素子に比べ
て、駆動中の放出電流ならびに素子電流の減少と変動が
少なく、安定な電子放出特性が得られた。
【0070】また、本実施例および比較例の電子放出素
子に対し、駆動途中に波高値−10Vの逆極性電圧パル
スを故意に印加し、その後、再度素子電圧を15Vとし
て駆動を行った。この結果、予備駆動を行った本実施例
の素子は、予備駆動を行わなかった比較例の素子に比べ
て、放出電流ならびに素子電流の減少が少なく、安定な
電子放出特性が得られた。
【0071】さらに、本実施例および比較例の電子放出
素子について、駆動中における素子電流の電気特性から
放出領域αと電界換算係数βを観測したところ、予備駆
動を行った本実施例の電子放出素子は、駆動期間内にお
いて両者とも変動が少なく、安定しており、とりわけ放
出領域αの安定性が、予備駆動を行わなかった比較例の
電子放出素子に比べて優れていた。
【0072】[実施例2]活性化工程で印加するパルス
電圧の波高値を15Vとし、また、予備駆動の方法を異
なるものとした以外は実施例1と同様にして電子放出素
子の作成および駆動を行った。図11は本実施例で適用
した予備駆動のパルス電圧波形を示す。同図中の正極性
パルス電圧の波高値Vmaxは16V、パルス幅は1m
sec、パルス間隔は10msecとした。また、逆極
性パルス電圧の波高値−Vmaxは−15.5V、パル
ス幅は1msec、パルス間隔は10msecとした。
本実施例では、この正極性パルスと逆極性パルスを交互
に印加して予備駆動を行った。印加した正極性パルス電
圧は合計60000発、このパルス電圧の印加時間の合
計は60secであった。その後、素子電圧VfをVd
rv(=15V)に設定して駆動を行った。
【0073】一方、比較例として、全く同様の製法で作
成した電子放出素子に対して、予備駆動を行わずに最初
から駆動電圧を15Vに設定して駆動を行い、また実施
例1と同様、駆動途中に逆極性の電圧印加も行った。こ
の結果、予備駆動を行った本実施例の素子は、予備駆動
を行わなかった比較例の素子に比べて、駆動中の放出電
流ならびに素子電流の減少と変動が少なく、安定な電子
放出特性が得られた。
【0074】さらに、本実施例および比較例の電子放出
素子について、駆動中の素子電流の電気特性から放出領
域αと電界換算係数βを観測したところ、本実施例の電
子放出素子は、駆動期間内において、両者とも変動が少
なく安定しており、とりわけ放出領域αの安定性が、比
較例の電子放出素子に比べ優れていた。
【0075】[実施例3]活性化工程で印加するパルス
電圧の波高値を15Vとし、また、予備駆動の方法を異
なるものとした以外は実施例1と同様にして電子放出素
子の作成および駆動を行った。図10は本実施例で適用
した予備駆動のパルス電圧波形を示す。すなわち、本実
施例では、正極性パルス電圧と逆極性パルス電圧を交互
に繰り返し印加するのではなく、正極性パルス電圧を1
0発印加した後、逆極性パルス電圧を1発印加するとい
う工程を繰り返すことによって予備駆動を行った。図1
0中の正極性パルス電圧の波高値Vmaxは16V、パ
ルス幅は1msec、パルス間隔は10msecとし
た。また、逆極性パルス電圧の波高値−Vmaxは−1
5.5V、パルス幅は1msec、パルス間隔は10m
secとした。また、印加した正極性パルス電圧は合計
60000発であり、このパルス電圧の印加時間の合計
は60secであった。その後、素子電圧VfをVdr
v(=15V)に設定して駆動を行った。一方、比較例
として、全く同様の製法で作成した電子放出素子に対し
て、予備駆動を行わずに最初から駆動電圧を15Vに設
定して駆動を行い、また実施例1と同様に、駆動途中に
逆極性の電圧印加も行った。
【0076】この結果、予備駆動を行った本実施例の素
子は、予備駆動を行わなかった比較例の素子に比べて、
駆動中の放出電流ならびに素子電流の減少と変動が少な
く、安定な電子放出特性が得られた。
【0077】さらに、本実施例および比較例の電子放出
素子について、電子放出素子の駆動中における素子電流
の電気特性から放出領域αと電界換算係数βを観測した
ところ、実施例の電子放出素子は、駆動期間内におい
て、両者とも変動が少なく安定しており、とりわけ放出
領域αの安定性が、比較例の電子放出素子に比べて優れ
ていた。
【0078】以上の実施例によれば、通常の駆動時に印
加するパルス電圧の波高値より大きい波高値の正極性の
パルス電圧を印加するとともに、通常の駆動時とは逆極
性のパルス電圧を印加するようにしたため、電子放出素
子からの放出電流を、長期に渡り安定させることができ
る。
【0079】
【発明の効果】本発明によれば、好適な電子放出素子の
製造方法、調整方法を実現することができる。また、好
適な電子放出素子の製造装置を実現することができる。
また、好適な電子放出素子の駆動方法を実現することが
できる。
【図面の簡単な説明】
【図1】 本発明で使用できる電圧パルスの例を示す図
である。
【図2】 本発明が適用可能な電子放出素子を示す概略
平面図ならびに概略断面図である。
【図3】 本発明が適用可能な電子放出素子の製造工程
を示す図である。
【図4】 本発明が適用可能な電子放出素子のフォーミ
ング工程中に使用する電圧パルスを示す図である。
【図5】 本発明が適用可能な電子放出素子の活性化工
程中に使用する電圧パルスを示す図である。
【図6】 本発明が適用可能な電子放出素子の製造なら
びに電気特性の測定に使用する真空装置ならびに駆動お
よび測定装置を示す図である。
【図7】 本発明が適用可能な電子放出素子の電気特性
を示す図である。
【図8】 本発明が適用可能な電子放出素子の電気特性
を示す図である。
【図9】 本発明が適用可能な電子放出素子のメモリ特
性を説明する図である。
【図10】 本発明の製造方法で使用できる電圧パルス
の他の例を示す図である。
【図11】 本発明の製造方法で使用できる電圧パルス
の他の例を示す図である。
【符号の説明】
1:基板、2,3:素子電極、4:導電性膜、5:電子
放出部、21:段差形成部、50:電流計、51:電
源、52:電流計、53:高圧電源、54:アノード電
極、55:真空容器、56:真空ポンプ、57:ゲート
バルブ、58:活性化ガス収容容器、59:スローリー
クバルブ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平9−259753(JP,A) 特開 平8−329864(JP,A) 特開 平9−69333(JP,A) 特開 平9−213224(JP,A) 特開 平9−237571(JP,A) 特開 平9−45228(JP,A) 特開 平9−134144(JP,A) 特開2000−243293(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01J 9/02 H01J 9/44 H01J 1/316 H01J 29/04 H01J 31/12

Claims (16)

    (57)【特許請求の範囲】
  1. 【請求項1】 少なくとも2つの電極を有しており、
    常の駆動時には一方の極性の電圧を該2つの電極間に印
    加することで電子を放出する電子放出素子の製造方法で
    あって、 前記電子放出素子を構成する2つの電極間に電圧を印加
    する電圧印加工程を有しており、該電圧印加工程におい
    て、通常の駆動時に印加する前記電圧の極性と同極性の
    電圧である同極性電圧の印加と、通常の駆動時に印加す
    前記電圧の極性と逆極性の電圧である逆極性電圧の印
    加とを、雰囲気中の炭素および炭素化合物の分圧が1×
    10 -6 Pa以下の雰囲気で行い、前記同極性電圧および
    逆極性電圧の大きさが、いずれも前記通常の駆動時に印
    加する前記電圧の大きさよりも大きいことを特徴とする
    電子放出素子の製造方法。
  2. 【請求項2】 前記逆極性電圧の大きさが、前記同極性
    電圧の大きさよりも小さい請求項1に記載の電子放出素
    子の製造方法。
  3. 【請求項3】 前記電圧印加工程は、高真空雰囲気で行
    う請求項1または2に記載の電子放出素子の製造方法。
  4. 【請求項4】 前記2つの電極は間に間隙部を有してい
    る請求項1〜3のいずれか1つに記載の電子放出素子の
    製造方法。
  5. 【請求項5】 前記間隙部は炭素もしくは炭素化合物を
    有する請求項4に記載の電子放出素子の製造方法。
  6. 【請求項6】 前記電圧印加工程に先立ち、間に間隙部
    を有する前記2つの電極を形成する工程を有する請求項
    1〜5のいずれか1つに記載の電子放出素子の製造方
    法。
  7. 【請求項7】 前記電圧印加工程に先立ち、堆積物が堆
    積された間隙部を間に有する前記2つの電極を形成する
    工程を有する請求項1〜6のいずれか1つに記載の電子
    放出素子の製造方法。
  8. 【請求項8】 前記電圧印加工程は、該電圧印加工程に
    おいて前記2つの電極の間の間隙部が雰囲気中の物質も
    しくは雰囲気中の物質に基づく物質の堆積により狭くな
    らない雰囲気で行う請求項4〜7のいずれか1つに記載
    の電子放出素子の製造方法。
  9. 【請求項9】 前記電圧印加工程は、通常の駆動時とほ
    ぼ同様の雰囲気で行う請求項1〜のいずれか1つに記
    載の電子放出素子の製造方法。
  10. 【請求項10】 前記電圧印加工程における電圧の印加
    は、パルス電圧の印加である請求項1〜のいずれか1
    つに記載の電子放出素子の製造方法。
  11. 【請求項11】 前記電圧印加工程において、前記パル
    ス電圧を複数回印加する請求項1に記載の電子放出素
    子の製造方法。
  12. 【請求項12】 前記電圧印加工程においては、パルス
    状の前記同極性電圧の印加と、パルス状の前記逆極性電
    圧の印加とを交互に行う請求項1〜1のいずれか1つ
    に記載の電子放出素子の製造方法。
  13. 【請求項13】 前記電圧印加工程における、前記正極
    性電圧の印加時間の合計は500μsec以上である請
    求項1〜1のいずれか1つに記載の電子放出素子の製
    造方法。
  14. 【請求項14】 前記電圧印加工程における、前記正極
    性電圧の印加時間の合計は60sec以下である請求項
    1〜1のいずれか1つに記載の電子放出素子の製造方
    法。
  15. 【請求項15】 前記電圧印加工程における、前記逆極
    性電圧の印加時間の合計は前記正極性電圧の印加時間の
    合計以下である請求項1〜1のいずれか1つに記載の
    電子放出素子の製造方法。
  16. 【請求項16】 少なくとも2つの電極を有しており、
    通常の駆動時には一方の極性の電圧を該2つの電極間に
    印加することで電子を放出する電子放出素子の調整方法
    であって、 前記電子放出素子を構成する2つの電極間に電圧を印加
    する電圧印加工程を有しており、該電圧印加工程におい
    て、通常の駆動時に印加する前記電圧の極性と同極性の
    電圧である同極性電圧の印加と、通常の駆動時に印加す
    前記電圧の極性と逆極性の電圧である逆極性電圧の印
    加とを、雰囲気中の炭素および炭素化合物の分圧が1×
    10 -6 Pa以下の雰囲気で行い、前記同極性電圧および
    逆極性電圧の大きさが、いずれも前記通常の駆動時に印
    加する前記電圧の大きさよりも大きいことを特徴とする
    電子放出素子の調整方法。
JP2000042532A 1999-02-25 2000-02-21 電子放出素子の製造方法および調整方法 Expired - Fee Related JP3437519B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000042532A JP3437519B2 (ja) 1999-02-25 2000-02-21 電子放出素子の製造方法および調整方法
US09/512,033 US6490433B1 (en) 1999-02-25 2000-02-24 Electron-emitting device manufacturing method and apparatus, electron-emitting device driving method, and electron-emitting device adjusting method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-48790 1999-02-25
JP4879099 1999-02-25
JP2000042532A JP3437519B2 (ja) 1999-02-25 2000-02-21 電子放出素子の製造方法および調整方法

Publications (2)

Publication Number Publication Date
JP2000311596A JP2000311596A (ja) 2000-11-07
JP3437519B2 true JP3437519B2 (ja) 2003-08-18

Family

ID=26389117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000042532A Expired - Fee Related JP3437519B2 (ja) 1999-02-25 2000-02-21 電子放出素子の製造方法および調整方法

Country Status (2)

Country Link
US (1) US6490433B1 (ja)
JP (1) JP3437519B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3733308B2 (ja) * 2000-09-29 2006-01-11 キヤノン株式会社 画像表示装置の製造方法
US6712660B2 (en) * 2001-08-06 2004-03-30 Canon Kabushiki Kaisha Method and apparatus for adjusting characteristics of electron source, and method for manufacturing electron source
JP3667264B2 (ja) 2001-08-27 2005-07-06 キヤノン株式会社 マルチ電子源の特性調整方法及び装置ならびにマルチ電子源の製造方法
JP2003109494A (ja) 2001-09-28 2003-04-11 Canon Inc 電子源の製造方法
JP3907626B2 (ja) * 2003-01-28 2007-04-18 キヤノン株式会社 電子源の製造方法、画像表示装置の製造方法、電子放出素子の製造方法、画像表示装置、特性調整方法、及び画像表示装置の特性調整方法
WO2006033137A1 (ja) * 2004-09-21 2006-03-30 Kabushiki Kaisha Toshiba 電子放出素子の製造方法、表示装置の製造方法、および電子放出素子のクリーニング機能を備えた表示装置
JP3826120B2 (ja) * 2003-07-25 2006-09-27 キヤノン株式会社 電子放出素子、電子源及び画像表示装置の製造方法
US7458872B2 (en) * 2004-01-05 2008-12-02 Canon Kabushiki Kaisha Method of manufacturing electron-emitting device, electron source, and image display device
JP4115410B2 (ja) 2004-03-12 2008-07-09 キヤノン株式会社 電子放出素子、電子源ならびに画像表示装置の製造方法および電子放出素子の駆動方法
JP4678156B2 (ja) * 2004-08-11 2011-04-27 ソニー株式会社 カソードパネルのコンディショニング方法、冷陰極電界電子放出表示装置のコンディショニング方法、及び、冷陰極電界電子放出表示装置の製造方法
JP4455229B2 (ja) * 2004-08-27 2010-04-21 キヤノン株式会社 画像表示装置
JP6777967B2 (ja) * 2018-12-25 2020-10-28 シャープ株式会社 電子放出装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3853744T2 (de) 1987-07-15 1996-01-25 Canon Kk Elektronenemittierende Vorrichtung.
CA2112431C (en) 1992-12-29 2000-05-09 Masato Yamanobe Electron source, and image-forming apparatus and method of driving the same
US5455597A (en) 1992-12-29 1995-10-03 Canon Kabushiki Kaisha Image-forming apparatus, and designation of electron beam diameter at image-forming member in image-forming apparatus
JP3167072B2 (ja) 1992-12-29 2001-05-14 キヤノン株式会社 画像形成装置
ATE179276T1 (de) 1993-12-22 1999-05-15 Canon Kk Herstellungsverfahren einer elektronemittierenden vorrichtung
JP3416266B2 (ja) 1993-12-28 2003-06-16 キヤノン株式会社 電子放出素子とその製造方法、及び該電子放出素子を用いた電子源及び画像形成装置
JP3287699B2 (ja) 1993-12-28 2002-06-04 キヤノン株式会社 電子線装置と画像形成装置
JP3062990B2 (ja) * 1994-07-12 2000-07-12 キヤノン株式会社 電子放出素子及びそれを用いた電子源並びに画像形成装置の製造方法と、電子放出素子の活性化装置
JPH09259753A (ja) 1996-01-16 1997-10-03 Canon Inc 電子発生装置、画像形成装置及びそれらの製造方法と調整方法
JP3088102B1 (ja) 1998-05-01 2000-09-18 キヤノン株式会社 電子源及び画像形成装置の製造方法

Also Published As

Publication number Publication date
US6490433B1 (en) 2002-12-03
JP2000311596A (ja) 2000-11-07

Similar Documents

Publication Publication Date Title
JPH11297192A (ja) 電子放出素子、電子源、画像形成装置の製造方法
JP3437519B2 (ja) 電子放出素子の製造方法および調整方法
US6409563B1 (en) Electron-emitting device manufacturing method and apparatus, driving method, and adjusting method
JP2000311586A (ja) 電子放出素子およびこれを用いた電子源およびこれを用いた画像形成装置
KR100338612B1 (ko) 전자 방출 소자 및 화상 형성 장치의 제조 방법, 및 이들의 제조 장치
US8013511B2 (en) Highly-efficient electron-emitting device and image display apparatus having a substrate with a distribution of nitrogen containing ratio
JP3147267B2 (ja) 電子放出素子およびその製造方法
JP2003109494A (ja) 電子源の製造方法
JP3647299B2 (ja) 電子放出素子の駆動方法および製造方法
JP2000243331A (ja) 冷陰極電子放出素子の駆動方法並びに製造方法
JP2000243223A (ja) 電子放出素子の駆動方法及び画像形成装置の駆動方法
JPH0765696A (ja) 電子放出素子
JP3599574B2 (ja) 電子放出素子、それを用いた電子源及び画像形成装置
JP3592100B2 (ja) 電子放出素子、電子源及び画像形成装置
JP2000310973A (ja) 発光装置及び画像形成装置並びにそれらの駆動方法
JP3548431B2 (ja) 電子源、該電子源を用いた画像形成装置
JP2000243236A (ja) 電子放出素子、電子源基板及び画像形成装置
JP2000082382A (ja) 電子放出素子、それを用いた電子源及び画像形成装置
JP2000243232A (ja) 電子放出素子、電子源基板および画像形成装置
JP2000251671A (ja) 電子放出素子の製造方法及び電子放出素子
JP2000251619A (ja) 電子放出素子、および該電子放出素子を用いた電子源、並びに該電子源を用いた画像形成装置
JP2000311603A (ja) 電子源の製造装置及び製造方法、電子源並びに画像形成装置
JP2001307620A (ja) 電子放出素子、電子源、画像形成装置、及びそれらの製造方法
JP2003109507A (ja) 電子放出素子の製造方法及び電子源の製造方法
JP2000251662A (ja) 電子放出素子の製造方法及び前記素子を備える電子源の製造方法とその活性化装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080606

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130606

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees