JP3437411B2 - 受信装置及び送信装置並びにこれらを用いた基地局装置及び移動局装置 - Google Patents
受信装置及び送信装置並びにこれらを用いた基地局装置及び移動局装置Info
- Publication number
- JP3437411B2 JP3437411B2 JP14723297A JP14723297A JP3437411B2 JP 3437411 B2 JP3437411 B2 JP 3437411B2 JP 14723297 A JP14723297 A JP 14723297A JP 14723297 A JP14723297 A JP 14723297A JP 3437411 B2 JP3437411 B2 JP 3437411B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- encoder
- sequence
- equalizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0059—Convolutional codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Artificial Intelligence (AREA)
- Error Detection And Correction (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Mobile Radio Communication Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Noise Elimination (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、マルチパスフェー
ジングによる歪みの補償と誤り訂正とを行う受信装置及
びこの受信装置に対してデータ送信する送信装置に関す
る。
ジングによる歪みの補償と誤り訂正とを行う受信装置及
びこの受信装置に対してデータ送信する送信装置に関す
る。
【０００２】
【従来の技術】移動通信分野では、マルチパスフェージ
ングの克服と伝送品質の改善とが不可欠である。マルチ
パスフェージングに対しては等化器が有効であることが
知られており、伝送品質の改善に対しては誤り訂正符
号、特に畳み込み符号を軟判定ビタビ復号器で復号する
方法が有効である。
ングの克服と伝送品質の改善とが不可欠である。マルチ
パスフェージングに対しては等化器が有効であることが
知られており、伝送品質の改善に対しては誤り訂正符
号、特に畳み込み符号を軟判定ビタビ復号器で復号する
方法が有効である。
【０００３】従来のデータ伝送装置は、受信系にマルチ
パスフェージングによる歪みを補償するための等化器
と、誤り訂正のためのビタビ復号器とを備え、等化器と
ビタビ復号器とを独立に動作させている。
パスフェージングによる歪みを補償するための等化器
と、誤り訂正のためのビタビ復号器とを備え、等化器と
ビタビ復号器とを独立に動作させている。
【０００４】図１２は、等化器とビタビ復号器を独立に
動作させる従来のデータ伝送装置の構成図である。送信
側で、送信データ１が畳み込み符号化器２で符号化され
変調器３で変調されて送信アンテナ４から送信される。
受信側では、受信アンテナ５で受信した受信信号が等化
器６に渡され、等化器６の出力がビタビ復号器７で復号
され復調データ８が得られる。等化器６は、回線上で生
じるマルチパスフェージングによる歪みを補償するもの
であり、ＭＬＳＥ(Maximum Likelihood Sequence Es
timator)またはＤＦＥ(Decision Feedback Equalize
r)などが用いられる。特に、ＭＬＳＥはフェージング変
動の激しい移動無線チャネルでもほぼ最適な特性を実現
できることが知られている。
動作させる従来のデータ伝送装置の構成図である。送信
側で、送信データ１が畳み込み符号化器２で符号化され
変調器３で変調されて送信アンテナ４から送信される。
受信側では、受信アンテナ５で受信した受信信号が等化
器６に渡され、等化器６の出力がビタビ復号器７で復号
され復調データ８が得られる。等化器６は、回線上で生
じるマルチパスフェージングによる歪みを補償するもの
であり、ＭＬＳＥ(Maximum Likelihood Sequence Es
timator)またはＤＦＥ(Decision Feedback Equalize
r)などが用いられる。特に、ＭＬＳＥはフェージング変
動の激しい移動無線チャネルでもほぼ最適な特性を実現
できることが知られている。
【０００５】図１３に示す回線モデルを用いてＭＬＳＥ
形等化器６の動作原理を説明する。
形等化器６の動作原理を説明する。
【０００６】同図に示す回線モデルは、(Ｎ＋１)波のパ
スによるマルチパスフェージングのモデルである。この
回線モデルでは、送信信号１００が遅延器１０１−０〜
１０１−Ｎで遅延され、レイリーフェージング付加器１
０２−０〜１０２−Ｎでフェージング変動を受け、減衰
器１０３−０〜１０３−Ｎで減衰されて複素加算器１０
４で加えられて受信信号１０５となる。
スによるマルチパスフェージングのモデルである。この
回線モデルでは、送信信号１００が遅延器１０１−０〜
１０１−Ｎで遅延され、レイリーフェージング付加器１
０２−０〜１０２−Ｎでフェージング変動を受け、減衰
器１０３−０〜１０３−Ｎで減衰されて複素加算器１０
４で加えられて受信信号１０５となる。
【０００７】遅延器１０１−０〜１０１−Ｎは様々なパ
スの長さによる遅延を表しており、レイリーフェージン
グ付加器１０２−０〜１０２−Ｎはそれぞれのパスに対
して独立にかかるレイリーフェージングを表している。
送信信号１００は、それらの遅延器とレイリーフェージ
ング付加器によりランダムな位相変動とレイリー分布に
従ったレベル変動を受ける。
スの長さによる遅延を表しており、レイリーフェージン
グ付加器１０２−０〜１０２−Ｎはそれぞれのパスに対
して独立にかかるレイリーフェージングを表している。
送信信号１００は、それらの遅延器とレイリーフェージ
ング付加器によりランダムな位相変動とレイリー分布に
従ったレベル変動を受ける。
【０００８】減衰器１０３−０〜１０３−Ｎはそれぞれ
のパスに対して独立にかかる減衰を表している。送信信
号や受信信号はベースバンドにおいて直交成分と同相成
分から成っており、それぞれを実部および虚部とした複
素数として考えられるため、図１３の各部分は複素数で
ある。よって、最終的に受信アンテナ端で合成される場
合のモデルも複素加算器１０４となる。
のパスに対して独立にかかる減衰を表している。送信信
号や受信信号はベースバンドにおいて直交成分と同相成
分から成っており、それぞれを実部および虚部とした複
素数として考えられるため、図１３の各部分は複素数で
ある。よって、最終的に受信アンテナ端で合成される場
合のモデルも複素加算器１０４となる。
【０００９】図１３に示す回線モデルを、更にディジタ
ルフィルタに近いモデルとして書き直したものが図１４
に示されている。送信信号２００が遅延器２０１−０〜
２０１−(Ｎ-１)で遅延され、複素ゲイン付加器２０２
−０〜２０２−Ｎで複素ゲインをつけられて複素加算器
２０３で合成され受信信号２０４となる。複素ゲイン付
加器２０２−０〜２０２−Ｎは、図１１のレイリーフェ
ージング付加器１０２−０〜１０２−Ｎと減衰器１０３
−０〜１０３−Ｎによる変動を合わせたものである。
ルフィルタに近いモデルとして書き直したものが図１４
に示されている。送信信号２００が遅延器２０１−０〜
２０１−(Ｎ-１)で遅延され、複素ゲイン付加器２０２
−０〜２０２−Ｎで複素ゲインをつけられて複素加算器
２０３で合成され受信信号２０４となる。複素ゲイン付
加器２０２−０〜２０２−Ｎは、図１１のレイリーフェ
ージング付加器１０２−０〜１０２−Ｎと減衰器１０３
−０〜１０３−Ｎによる変動を合わせたものである。
【００１０】ＭＬＳＥは、まず複素ゲイン付加器２０２
−０〜２０２−Ｎをデータの中に挿入されたユニークワ
ードなどを用いて推定する。複素ゲイン付加器２０２−
０〜２０２−Ｎがわかれば回線モデルが再現できるの
で、遅延器２０１−０〜２０１−(Ｎ-１)によって蓄積
された過去の送信データ２００を状態として、推定した
複素ゲイン付加器２０２−０〜２０２−Ｎの設定された
図１４のフィルタを使用してレプリカを生成し、ビタビ
復号によって送信系列を推定する。
−０〜２０２−Ｎをデータの中に挿入されたユニークワ
ードなどを用いて推定する。複素ゲイン付加器２０２−
０〜２０２−Ｎがわかれば回線モデルが再現できるの
で、遅延器２０１−０〜２０１−(Ｎ-１)によって蓄積
された過去の送信データ２００を状態として、推定した
複素ゲイン付加器２０２−０〜２０２−Ｎの設定された
図１４のフィルタを使用してレプリカを生成し、ビタビ
復号によって送信系列を推定する。
【００１１】ところが、ＭＬＳＥでは誤り率をある程度
までしか下げることができない場合があるため、ＭＬＳ
Ｅに併用する形で誤り訂正符号が採用されている。畳み
込み符号化器２では、送信データ１が１ビット入るごと
に、過去の数ビットの状態と合わせて複数のビットを生
成する。例えば、符号化率が１／２であれば送信データ
１が１ビット入るごとに２ビットが生成される。この様
子を示したものが図１５である。送信データ３００が遅
延器３０１−０〜３０１−(Ｍ-１)で遅延され、複素ゲ
イン付加器３０２−０〜３０２−Ｍで複素ゲインがつけ
られ排他的論理和回路３０３でその排他的論理和が取ら
れて送信信号３０４となる。遅延器３０１−０〜３０１
−(Ｍ-１)によって過去の送信データ３００がため込ま
れており、これがビタビ復号で復号する際の状態とな
る。畳み込み符号器の場合は符号器は不変であり、更に
ビット演算のみであるため複素ゲイン付加器３０２−０
〜３０２−Ｍは実際は０,１,j,１+jのいずれかの値のみ
をとる。この場合、図１５の符号器の構成は予めわかっ
ているので、受信側のビタビ復号器７ではビタビ復号に
よってこれを復号することができる。
までしか下げることができない場合があるため、ＭＬＳ
Ｅに併用する形で誤り訂正符号が採用されている。畳み
込み符号化器２では、送信データ１が１ビット入るごと
に、過去の数ビットの状態と合わせて複数のビットを生
成する。例えば、符号化率が１／２であれば送信データ
１が１ビット入るごとに２ビットが生成される。この様
子を示したものが図１５である。送信データ３００が遅
延器３０１−０〜３０１−(Ｍ-１)で遅延され、複素ゲ
イン付加器３０２−０〜３０２−Ｍで複素ゲインがつけ
られ排他的論理和回路３０３でその排他的論理和が取ら
れて送信信号３０４となる。遅延器３０１−０〜３０１
−(Ｍ-１)によって過去の送信データ３００がため込ま
れており、これがビタビ復号で復号する際の状態とな
る。畳み込み符号器の場合は符号器は不変であり、更に
ビット演算のみであるため複素ゲイン付加器３０２−０
〜３０２−Ｍは実際は０,１,j,１+jのいずれかの値のみ
をとる。この場合、図１５の符号器の構成は予めわかっ
ているので、受信側のビタビ復号器７ではビタビ復号に
よってこれを復号することができる。
【００１２】このように、従来のデータ伝送装置ではマ
ルチパスフェージングの歪みをＭＬＳＥなどの等化器で
補償し、補償しきれなかった誤りを畳み込みとビタビ復
号などの誤り訂正符号で訂正して良好な品質のデータ伝
送を実現している。
ルチパスフェージングの歪みをＭＬＳＥなどの等化器で
補償し、補償しきれなかった誤りを畳み込みとビタビ復
号などの誤り訂正符号で訂正して良好な品質のデータ伝
送を実現している。
【００１３】
【発明が解決しようとする課題】しかしながら、上記従
来のデータ伝送装置では、等化器による回線の歪補償と
ビタビ復号器による誤り訂正とが独立に行われていたた
め、各々の系列における拘束条件が独立となり、ビタビ
復号のパスのうち回線の状態によってはあり得ないパス
も候補に入れてしまうため、誤り率の改善効果が劣る要
因となっていた。
来のデータ伝送装置では、等化器による回線の歪補償と
ビタビ復号器による誤り訂正とが独立に行われていたた
め、各々の系列における拘束条件が独立となり、ビタビ
復号のパスのうち回線の状態によってはあり得ないパス
も候補に入れてしまうため、誤り率の改善効果が劣る要
因となっていた。
【００１４】本発明は、以上のような実状に鑑みてなさ
れたもので、マルチパスフェージングによる回線の歪み
を除去する等化と誤り率の低減を図る誤り訂正を同時に
行うことにより、受信品質の改善を図り、また等化と誤
り訂正という２回のステップを１回で行うことでトレー
スバックの回数やメモリ量の削減を図る事のできる受信
装置及び送信装置を提供することを目的とする。
れたもので、マルチパスフェージングによる回線の歪み
を除去する等化と誤り率の低減を図る誤り訂正を同時に
行うことにより、受信品質の改善を図り、また等化と誤
り訂正という２回のステップを１回で行うことでトレー
スバックの回数やメモリ量の削減を図る事のできる受信
装置及び送信装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】本発明は、上記課題を解
決するため、回線のモデルと畳み込み符号化器を融合し
た仮想的な符号化器を想定し、これを用いてビタビ復号
を行うことで、ＭＬＳＥによる等化と畳み込み符号に対
するビタビ復号復号を同時に行い、これによって誤り率
特性を向上する。
決するため、回線のモデルと畳み込み符号化器を融合し
た仮想的な符号化器を想定し、これを用いてビタビ復号
を行うことで、ＭＬＳＥによる等化と畳み込み符号に対
するビタビ復号復号を同時に行い、これによって誤り率
特性を向上する。
【００１６】
【発明の実施の形態】本発明の請求項１記載の発明は、
等化器と誤り訂正器とを融合した１つの復調器を備え、
この復調器にてマルチパスフェージングに対する歪みの
補償と誤り訂正を同時に行う受信装置であって、前記復
調器は、通信相手の送信側の符号化器から受信系のアン
テナに至るマルチパスを仮想的にデジタルフィルタで構
築してレプリカを出力する仮想符号化器と、前記通信相
手の送信側の符号化器及び回線の歪みを融合した状態を
前記仮想符号化器に設定する手段と、前記仮想符号化器
へ候補信号を与える一方、前記仮想符号化器から出力さ
れるレプリカと受信信号との誤差信号から送信データ系
列を推定して復調データを出力する手段と、を具備する
ものであり、誤り率特性を向上することができ、トレー
スバックの回数やメモリ量の削減が図られるという作用
を有する。
等化器と誤り訂正器とを融合した１つの復調器を備え、
この復調器にてマルチパスフェージングに対する歪みの
補償と誤り訂正を同時に行う受信装置であって、前記復
調器は、通信相手の送信側の符号化器から受信系のアン
テナに至るマルチパスを仮想的にデジタルフィルタで構
築してレプリカを出力する仮想符号化器と、前記通信相
手の送信側の符号化器及び回線の歪みを融合した状態を
前記仮想符号化器に設定する手段と、前記仮想符号化器
へ候補信号を与える一方、前記仮想符号化器から出力さ
れるレプリカと受信信号との誤差信号から送信データ系
列を推定して復調データを出力する手段と、を具備する
ものであり、誤り率特性を向上することができ、トレー
スバックの回数やメモリ量の削減が図られるという作用
を有する。
【００１７】
【００１８】
【００１９】
【００２０】請求項２記載の発明は、請求項１記載の受
信装置において、前記復調器と、受信データを送信系列
別に等化する複数の等化器と、前記等化器で復号された
復調データを送信系列別にＣＲＣ検査するＣＲＣ検査手
段と、ＣＲＣ検査結果から前記各等化器の復調データが
誤りの場合に前記復調器から出力された復調データを選
択する選択手段とを具備するものであり、誤りがないと
判定されたデータフレームを採用し、全てのデータフレ
ームが誤りと判定された場合のみ復調器の結果を採用す
ることで、データフレームのフレーム誤り率特性を向上
させるという作用を有するものである。
信装置において、前記復調器と、受信データを送信系列
別に等化する複数の等化器と、前記等化器で復号された
復調データを送信系列別にＣＲＣ検査するＣＲＣ検査手
段と、ＣＲＣ検査結果から前記各等化器の復調データが
誤りの場合に前記復調器から出力された復調データを選
択する選択手段とを具備するものであり、誤りがないと
判定されたデータフレームを採用し、全てのデータフレ
ームが誤りと判定された場合のみ復調器の結果を採用す
ることで、データフレームのフレーム誤り率特性を向上
させるという作用を有するものである。
【００２１】請求項３記載の発明は、送信側にて系列内
の順番は保持したまま符号化率の逆数の深さのインタリ
ーブを施した変調データを受信し、送信データの符号化
で生じた複数の送信系列に対応した変調データに対し
て、マルチパスフェージングによる歪みを補償する等化
と誤り訂正とを同時に行うものであり、インタリーブを
施した送信データを正しく復調できるという作用を有す
るものである。
の順番は保持したまま符号化率の逆数の深さのインタリ
ーブを施した変調データを受信し、送信データの符号化
で生じた複数の送信系列に対応した変調データに対し
て、マルチパスフェージングによる歪みを補償する等化
と誤り訂正とを同時に行うものであり、インタリーブを
施した送信データを正しく復調できるという作用を有す
るものである。
【００２２】請求項４記載の発明は、送信側にて複数の
周波数間で周波数ホッピングさせた変調データを受信
し、周波数ホッピング動作に同期して抽出した特定送信
装置からの変調データに対して、マルチパスフェージン
グによる歪みを補償する等化と誤り訂正とを同時に行う
ものであり、低速フェージング時にも誤り率特性を向上
できるという作用を有する。
周波数間で周波数ホッピングさせた変調データを受信
し、周波数ホッピング動作に同期して抽出した特定送信
装置からの変調データに対して、マルチパスフェージン
グによる歪みを補償する等化と誤り訂正とを同時に行う
ものであり、低速フェージング時にも誤り率特性を向上
できるという作用を有する。
【００２３】
【００２４】
【００２５】
【００２６】請求項５記載の発明は、請求項１乃至請求
項４のいずれかに記載の受信装置を備え、セル内を移動
する移動局との間でデータ伝送を行う基地局装置であ
り、基地局における誤り率特性を向上できるという作用
を有する。
項４のいずれかに記載の受信装置を備え、セル内を移動
する移動局との間でデータ伝送を行う基地局装置であ
り、基地局における誤り率特性を向上できるという作用
を有する。
【００２７】請求項６記載の発明は、請求項１乃至請求
項４のいずれかに記載の受信装置を備え、セル内に設置
された基地局との間でデータ伝送を行う移動局装置であ
り、移動局における誤り率特性を向上できるという作用
を有する。
項４のいずれかに記載の受信装置を備え、セル内に設置
された基地局との間でデータ伝送を行う移動局装置であ
り、移動局における誤り率特性を向上できるという作用
を有する。
【００２８】以下、本発明の実施の形態について図面を
参照しながら具体的に説明する。 （実施の形態１）図１に本発明の実施の形態１に係るデ
ータ伝送装置の概略構成を示している。本実施の形態に
係るデータ伝送装置は、送信系において送信データ５０
０を畳み込み符号化器５０１で符号化して変調器５０２
で変調した後、送信アンテナ５０３から送信する。ま
た、受信系において受信アンテナ５０４で受信された受
信信号を検波器を介してＵＤＭＶ(United Decoder wi
th MLSE and Viterbidecoder)５０５に入力してマル
チパスフェージングに対する歪の補償とビタビ復号によ
る誤り訂正とを同時に行って復調データ５０６を取得す
る。ＵＤＭＶ５０５は、ＭＬＳＥとビタビ復号器を融合
した復調器である。
参照しながら具体的に説明する。 （実施の形態１）図１に本発明の実施の形態１に係るデ
ータ伝送装置の概略構成を示している。本実施の形態に
係るデータ伝送装置は、送信系において送信データ５０
０を畳み込み符号化器５０１で符号化して変調器５０２
で変調した後、送信アンテナ５０３から送信する。ま
た、受信系において受信アンテナ５０４で受信された受
信信号を検波器を介してＵＤＭＶ(United Decoder wi
th MLSE and Viterbidecoder)５０５に入力してマル
チパスフェージングに対する歪の補償とビタビ復号によ
る誤り訂正とを同時に行って復調データ５０６を取得す
る。ＵＤＭＶ５０５は、ＭＬＳＥとビタビ復号器を融合
した復調器である。
【００２９】図２はＵＤＭＶ５０５の機能ブロックの構
成を示している。仮想畳み込み符号化器５１１は、送信
系の畳み込み符号化器５０１と回線の歪みとを融合した
状態を持つように構成されたデジタルフィルタである。
仮想畳み込み符号化器５１１の詳細は後述する。チャネ
ル推定部５１２は、受信信号中に挿入されたユニークワ
ードを用いて送信波の伝搬経路を再現する複素ゲイン係
数を推定して仮想畳み込み符号化器５１１へ設定する。
状態推定部５１３は、送信信号のビット数に対応した候
補信号を送信系と同じ変調を加えて仮想畳み込み符号化
器５１１へ入力する。その一方で、仮想畳み込み符号化
器５１１からのレプリカと実際の受信信号との誤差を示
す誤差信号を加算器５１５から取り込んで、誤差の小さ
い候補につながるパスを選択し、選択パスで連結された
データ列を復調データとして出力する。
成を示している。仮想畳み込み符号化器５１１は、送信
系の畳み込み符号化器５０１と回線の歪みとを融合した
状態を持つように構成されたデジタルフィルタである。
仮想畳み込み符号化器５１１の詳細は後述する。チャネ
ル推定部５１２は、受信信号中に挿入されたユニークワ
ードを用いて送信波の伝搬経路を再現する複素ゲイン係
数を推定して仮想畳み込み符号化器５１１へ設定する。
状態推定部５１３は、送信信号のビット数に対応した候
補信号を送信系と同じ変調を加えて仮想畳み込み符号化
器５１１へ入力する。その一方で、仮想畳み込み符号化
器５１１からのレプリカと実際の受信信号との誤差を示
す誤差信号を加算器５１５から取り込んで、誤差の小さ
い候補につながるパスを選択し、選択パスで連結された
データ列を復調データとして出力する。
【００３０】図３に符号化率が１／２で変調にＱＰＳＫ
変調を用いた場合の仮想畳み込み符号化器５１１の構成
を示している。
変調を用いた場合の仮想畳み込み符号化器５１１の構成
を示している。
【００３１】同図に示す仮想畳み込み符号化器５１１
は、（Ｍ＋Ｎ）個の遅延器４０１−０〜４０１−(Ｍ+Ｎ
-１)が直列接続された遅延器列と、回線の波数に応じた
数（＝Ｎ＋１）の複素ゲインブロックと、各複素ゲイン
ブロックに対応して設けられた複素排他的論理和回路４
０３−０〜４０３−Ｎと、複素排他的論理和回路４０３
−０〜４０３−Ｎの出力に回線の歪を補償するゲインを
掛ける複素ゲイン回路４０４−０〜４０４−Ｎと、各複
素ゲイン回路４０４−０〜４０４−Ｎの出力を加算する
複素加算器４０５とから構成されている。
は、（Ｍ＋Ｎ）個の遅延器４０１−０〜４０１−(Ｍ+Ｎ
-１)が直列接続された遅延器列と、回線の波数に応じた
数（＝Ｎ＋１）の複素ゲインブロックと、各複素ゲイン
ブロックに対応して設けられた複素排他的論理和回路４
０３−０〜４０３−Ｎと、複素排他的論理和回路４０３
−０〜４０３−Ｎの出力に回線の歪を補償するゲインを
掛ける複素ゲイン回路４０４−０〜４０４−Ｎと、各複
素ゲイン回路４０４−０〜４０４−Ｎの出力を加算する
複素加算器４０５とから構成されている。
【００３２】各複素ゲインブロックは、それぞれ畳み込
み符号化器５０１の拘束長に応じた数の複素ゲイン付加
器（４０２−０−０〜４０２−０−Ｍ）、（４０２−１
−０〜４０２−１−Ｍ）、…（４０２−Ｎ−０〜４０２
−Ｎ−Ｍ）からなる。
み符号化器５０１の拘束長に応じた数の複素ゲイン付加
器（４０２−０−０〜４０２−０−Ｍ）、（４０２−１
−０〜４０２−１−Ｍ）、…（４０２−Ｎ−０〜４０２
−Ｎ−Ｍ）からなる。
【００３３】最上段の複素ゲインブロックを構成する複
素ゲイン付加器４０２−０−０〜４０２−０−Ｍには、
遅延器列において最初の遅延器４０１−０に入力するデ
ータ４００及び遅延器４０１−０〜４０１−（Ｍ−１）
の遅延データが各々順番に応じて並列に入力される。こ
れら複素ゲイン付加器４０２−０−０〜４０２−０−Ｍ
の出力の複素排他的論理和を複素排他的論理和回路４０
３−０で計算する。
素ゲイン付加器４０２−０−０〜４０２−０−Ｍには、
遅延器列において最初の遅延器４０１−０に入力するデ
ータ４００及び遅延器４０１−０〜４０１−（Ｍ−１）
の遅延データが各々順番に応じて並列に入力される。こ
れら複素ゲイン付加器４０２−０−０〜４０２−０−Ｍ
の出力の複素排他的論理和を複素排他的論理和回路４０
３−０で計算する。
【００３４】すなわち、仮想畳み込み符号化器５１１に
おける遅延器４０１−０〜４０１−（Ｍ−１）、複素ゲ
イン付加器４０２−０−０〜４０２−０−Ｍ、及び複素
排他的論理和回路４０３−０は、図１５に示す畳み込み
符号化器と同じフィルタ構造になっている。送信系の畳
み込み符号化器５０１は拘束長及び複素ゲインが固定で
予め判っているので、１つの複素ゲインブロックあたり
の遅延個数、複素ゲイン付加器４０２−０−０〜４０２
−０−Ｍの各複素ゲイン（ｃ）を決めることができる。
おける遅延器４０１−０〜４０１−（Ｍ−１）、複素ゲ
イン付加器４０２−０−０〜４０２−０−Ｍ、及び複素
排他的論理和回路４０３−０は、図１５に示す畳み込み
符号化器と同じフィルタ構造になっている。送信系の畳
み込み符号化器５０１は拘束長及び複素ゲインが固定で
予め判っているので、１つの複素ゲインブロックあたり
の遅延個数、複素ゲイン付加器４０２−０−０〜４０２
−０−Ｍの各複素ゲイン（ｃ）を決めることができる。
【００３５】仮想畳み込み符号化器５１１において、各
複素ゲインブロックに入力する遅延データ群は最上段の
ブロックから最下段のブロックにかけてブロック単位で
１遅延づつシフトしている。遅延器４０１−０〜４０１
−Ｎによる各遅延を（Ｎ＋１）個の波数に対応した各伝
搬経路の遅延とみなすことにより、遅延器４０１−０〜
４０１−Ｎ、複素ゲイン付加器４０４−０〜４０４−
Ｎ、及び複素加算器４０５は、図１４に示す回線の歪を
補償するデジタルフィルタと同じフィルタ構造になって
いる。ＵＤＭＶ５０５では、チャネル推定部５１２がユ
ニークワードに基づいて現在の各伝搬経路の状態に応じ
て歪を補償するフィルタ係数を推定して仮想畳み込み符
号化器５１１の複素ゲイン付加器４０４−０〜４０４−
Ｎの複素ゲイン（ｐ）を決定する。
複素ゲインブロックに入力する遅延データ群は最上段の
ブロックから最下段のブロックにかけてブロック単位で
１遅延づつシフトしている。遅延器４０１−０〜４０１
−Ｎによる各遅延を（Ｎ＋１）個の波数に対応した各伝
搬経路の遅延とみなすことにより、遅延器４０１−０〜
４０１−Ｎ、複素ゲイン付加器４０４−０〜４０４−
Ｎ、及び複素加算器４０５は、図１４に示す回線の歪を
補償するデジタルフィルタと同じフィルタ構造になって
いる。ＵＤＭＶ５０５では、チャネル推定部５１２がユ
ニークワードに基づいて現在の各伝搬経路の状態に応じ
て歪を補償するフィルタ係数を推定して仮想畳み込み符
号化器５１１の複素ゲイン付加器４０４−０〜４０４−
Ｎの複素ゲイン（ｐ）を決定する。
【００３６】以上のように構成されたデータ伝送装置の
動作を説明する。まず、送信系において、送信データ５
００が畳み込み符号化器５０１で誤り訂正符号化を施さ
れ、これにより送信データ５００が１ビット入る度に畳
み込み符号化器５０１からは数ビットの系列が生成され
る。この系列を変調器５０２で変調して送信アンテナ５
０３から送信する。受信系では、この信号に回線の歪み
が加わったものを受信アンテナ５０４で受信する。この
受信信号は、ＵＤＭＶ５０５で復調され、復調データ５
０６が得られる。
動作を説明する。まず、送信系において、送信データ５
００が畳み込み符号化器５０１で誤り訂正符号化を施さ
れ、これにより送信データ５００が１ビット入る度に畳
み込み符号化器５０１からは数ビットの系列が生成され
る。この系列を変調器５０２で変調して送信アンテナ５
０３から送信する。受信系では、この信号に回線の歪み
が加わったものを受信アンテナ５０４で受信する。この
受信信号は、ＵＤＭＶ５０５で復調され、復調データ５
０６が得られる。
【００３７】ここで、ＵＤＭＶ５０５の動作を説明す
る。ＵＤＭＶ５０５は、送信側の畳み込み符号化器５０
１と回線の歪みを融合した状態を持つことで、ＭＬＳＥ
による等化とビタビ復号による誤り訂正を同時に行うこ
とになる。
る。ＵＤＭＶ５０５は、送信側の畳み込み符号化器５０
１と回線の歪みを融合した状態を持つことで、ＭＬＳＥ
による等化とビタビ復号による誤り訂正を同時に行うこ
とになる。
【００３８】ＵＤＭＶ５０５では、状態推定部５１３か
ら与えられる候補信号が変調器５１４を経由して送信デ
ータ４００として遅延器列の初段の遅延器４０１−０に
入力し、遅延器４０１−０〜４０１−(Ｍ+Ｎ-１)で順次
遅延される。これに対してまず複素ゲイン付加器４０２
−０−０〜４０２−Ｎ−Ｍで複素ゲイン（ｃ）が乗じら
れた後に、複素排他的論理和回路４０３−０〜４０３−
Ｎで実部、虚部各々の排他的論理和が取られる。複素ゲ
イン付加器４０２−０−０〜４０２−Ｎ−Ｍは図１５の
複素ゲイン付加器３０２−０〜３０２−Ｍに対応してお
り、０、１、（ｊ＋１）のいずれかの値のみとる。ま
た、対応としては、０〜Ｎの間の任意の整数をＸ、０〜
Ｍの間の任意の整数をＹとすると、４０２−Ｘ−Ｙ=３
０２−Ｙである。複素排他的論理和回路４０３−０〜４
０３−Ｎは、複素ゲイン付加器４０２−０−０〜４０２
−Ｎ−Ｍの出力に対して、以下のような演算を行う。
ら与えられる候補信号が変調器５１４を経由して送信デ
ータ４００として遅延器列の初段の遅延器４０１−０に
入力し、遅延器４０１−０〜４０１−(Ｍ+Ｎ-１)で順次
遅延される。これに対してまず複素ゲイン付加器４０２
−０−０〜４０２−Ｎ−Ｍで複素ゲイン（ｃ）が乗じら
れた後に、複素排他的論理和回路４０３−０〜４０３−
Ｎで実部、虚部各々の排他的論理和が取られる。複素ゲ
イン付加器４０２−０−０〜４０２−Ｎ−Ｍは図１５の
複素ゲイン付加器３０２−０〜３０２−Ｍに対応してお
り、０、１、（ｊ＋１）のいずれかの値のみとる。ま
た、対応としては、０〜Ｎの間の任意の整数をＸ、０〜
Ｍの間の任意の整数をＹとすると、４０２−Ｘ−Ｙ=３
０２−Ｙである。複素排他的論理和回路４０３−０〜４
０３−Ｎは、複素ゲイン付加器４０２−０−０〜４０２
−Ｎ−Ｍの出力に対して、以下のような演算を行う。
【００３９】
４０３−０:４０２−０−０〜４０２−０−Ｍの複素排
他的論理和 ４０３−１:４０２−１−０〜４０２−１−Ｍの複素排
他的論理和 ： ： ４０３−Ｎ:４０２−Ｎ−０〜４０２−Ｎ−Ｍの複素排
他的論理和 複素排他的論理和回路４０３−０〜４０３−Ｎの出力
は、次に複素ゲイン付加器４０４−０〜４０４−Ｎで更
にゲイン（ｐ）を乗じられる。複素ゲイン付加器４０４
−０〜４０４−Ｎは、図１４の複素ゲイン付加器２０２
−０〜２０２−Ｎに対応しており、時変である。
他的論理和 ４０３−１:４０２−１−０〜４０２−１−Ｍの複素排
他的論理和 ： ： ４０３−Ｎ:４０２−Ｎ−０〜４０２−Ｎ−Ｍの複素排
他的論理和 複素排他的論理和回路４０３−０〜４０３−Ｎの出力
は、次に複素ゲイン付加器４０４−０〜４０４−Ｎで更
にゲイン（ｐ）を乗じられる。複素ゲイン付加器４０４
−０〜４０４−Ｎは、図１４の複素ゲイン付加器２０２
−０〜２０２−Ｎに対応しており、時変である。
【００４０】複素ゲイン付加器２０２−０〜２０２−Ｎ
の出力は全て複素加算器４０５で加えられて受信信号
（レプリカ）４０６となる。
の出力は全て複素加算器４０５で加えられて受信信号
（レプリカ）４０６となる。
【００４１】こような実施の形態によれば、ＵＤＭＶ５
０５の仮想畳み込み符号化器５１１により受信信号４０
６が遅延器４０１−０〜４０１−(Ｍ+Ｎ-１)で保持され
ている送信データ４００による系列で一意に決定される
ので、この系列を状態とするビタビ復号を行えば送信デ
ータ４００の系列が推定できる。よって、等化と誤り訂
正が同時にできることとなる。等化と誤り訂正を同時に
行うことによって、遅延波が存在する場合には拘束長が
長くなるのと同じ効果が得られ、等化と誤り訂正を独立
に行うよりも、誤り訂正能力が向上する。また、等化と
誤り訂正を両方行う場合に比べて、トレースバックの回
数やメモリなどが削減できる。
０５の仮想畳み込み符号化器５１１により受信信号４０
６が遅延器４０１−０〜４０１−(Ｍ+Ｎ-１)で保持され
ている送信データ４００による系列で一意に決定される
ので、この系列を状態とするビタビ復号を行えば送信デ
ータ４００の系列が推定できる。よって、等化と誤り訂
正が同時にできることとなる。等化と誤り訂正を同時に
行うことによって、遅延波が存在する場合には拘束長が
長くなるのと同じ効果が得られ、等化と誤り訂正を独立
に行うよりも、誤り訂正能力が向上する。また、等化と
誤り訂正を両方行う場合に比べて、トレースバックの回
数やメモリなどが削減できる。
【００４２】なお、上記実施の形態１では、符号化率が
１／２で変調にＱＰＳＫ変調を用いるの場合の例である
が、それ以外の場合でも同様な考えで仮想符号化器が構
築できる。
１／２で変調にＱＰＳＫ変調を用いるの場合の例である
が、それ以外の場合でも同様な考えで仮想符号化器が構
築できる。
【００４３】（実施の形態２）図４は本実施の形態に係
るデータ伝送装置の送信系の機能ブロックの構成を示し
ている。受信系の機能ブロックは、上記実施の形態１と
同様にＵＤＭＶで構成されているものとする。
るデータ伝送装置の送信系の機能ブロックの構成を示し
ている。受信系の機能ブロックは、上記実施の形態１と
同様にＵＤＭＶで構成されているものとする。
【００４４】フレーム化部６１１はユーザデータをフレ
ーム化する部分である。畳み込み符号化器６０１はフレ
ームデータを誤り訂正符号化して、符号化率に対応した
数の送信系列を生成する。インタリーバ６１２は、符号
化後の系列の順番を並べ替えて送信するインタリーブを
施す部分であり、送信系列毎にスロットに割り当てるよ
うに並べ替え制御する。スロット化部６１３は、インタ
ーリーブの施された送信系列をスロット化しパイロット
（pilot）シンボル、送信電力制御（tpc）ビットを設定
する。送信系列はスロットに挿入して、変調器６１４で
変調し、送信アンプ６１５を経由してアンテナから送信
される。
ーム化する部分である。畳み込み符号化器６０１はフレ
ームデータを誤り訂正符号化して、符号化率に対応した
数の送信系列を生成する。インタリーバ６１２は、符号
化後の系列の順番を並べ替えて送信するインタリーブを
施す部分であり、送信系列毎にスロットに割り当てるよ
うに並べ替え制御する。スロット化部６１３は、インタ
ーリーブの施された送信系列をスロット化しパイロット
（pilot）シンボル、送信電力制御（tpc）ビットを設定
する。送信系列はスロットに挿入して、変調器６１４で
変調し、送信アンプ６１５を経由してアンテナから送信
される。
【００４５】図５に畳み込み符号化器６０１の設定を示
す。符号化率１／２であり、誤り訂正符号化されたデー
タは、送信系列（Ａ）６０２と送信系列（Ｂ）６０３の
２つの系列となる。符号化率１／２の例を示している
が、異なる符号化率の場合は符号化率の分母に応じて系
列数が増える。
す。符号化率１／２であり、誤り訂正符号化されたデー
タは、送信系列（Ａ）６０２と送信系列（Ｂ）６０３の
２つの系列となる。符号化率１／２の例を示している
が、異なる符号化率の場合は符号化率の分母に応じて系
列数が増える。
【００４６】以上のように構成された実施の形態の動作
を説明する。フレーム化された送信データ６００が畳み
込み符号化器６０１で誤り訂正符号化され、送信系列
（Ａ）６０２と送信系列（Ｂ）６０３の２つの系列とな
ってインタリーバ６１２へ与えられる。
を説明する。フレーム化された送信データ６００が畳み
込み符号化器６０１で誤り訂正符号化され、送信系列
（Ａ）６０２と送信系列（Ｂ）６０３の２つの系列とな
ってインタリーバ６１２へ与えられる。
【００４７】本実施の形態では、系列数は符号化率１／
２に対応してＡ，Ｂの２系列であるため、符号化率１／
２の逆数、すなわち２スロットにわたってインタリーブ
を施している。しかも、送信系列（Ａ）６０２は１回の
送信で第１スロットとなる偶数スロット番号に割付け、
送信系列（Ｂ）６０３は１回の送信で第２スロットとな
る奇数スロット番号に割り付ける。
２に対応してＡ，Ｂの２系列であるため、符号化率１／
２の逆数、すなわち２スロットにわたってインタリーブ
を施している。しかも、送信系列（Ａ）６０２は１回の
送信で第１スロットとなる偶数スロット番号に割付け、
送信系列（Ｂ）６０３は１回の送信で第２スロットとな
る奇数スロット番号に割り付ける。
【００４８】符号化率＝１／Ｎの場合に拡張すると、１
回の送信が符号化率の逆数であるＮに対応して第１スロ
ット〜第Ｎスロットに分けられ、複数ある送信系列が各
々異なるスロットに割り付けられ、かつ１スロットには
異系列のデータが割り付けられないようにする。
回の送信が符号化率の逆数であるＮに対応して第１スロ
ット〜第Ｎスロットに分けられ、複数ある送信系列が各
々異なるスロットに割り付けられ、かつ１スロットには
異系列のデータが割り付けられないようにする。
【００４９】図６はインタリーバ６１２によるランダム
化の具体例を示している。６０４はスロット#０の信
号、６０５はスロット#１の信号、６０６はスロット#２
の信号、６０７はスロット#３の信号である。送信系列
Ａ６０２および送信系列Ｂ６０３に対して、系列内の順
番は保持しながらインタリーブ効果を出すために、これ
ら異なる送信系列を異なるスロットに割り当てている。
化の具体例を示している。６０４はスロット#０の信
号、６０５はスロット#１の信号、６０６はスロット#２
の信号、６０７はスロット#３の信号である。送信系列
Ａ６０２および送信系列Ｂ６０３に対して、系列内の順
番は保持しながらインタリーブ効果を出すために、これ
ら異なる送信系列を異なるスロットに割り当てている。
【００５０】図６は、送信データ６００を６ビット毎に
データフレームとした例であり、Ｚを０〜５とすると、
最初から６ビット目までをＳ（０，Ｚ）、次の６ビット
をＳ（１，Ｚ）....というように表している。また、任
意の整数をＸとすると、Ｓ（Ｘ，Ｚ）に対して生成され
た送信系列Ａ６０２をＡ（Ｘ，Ｚ）、Ｓ（Ｘ，Ｚ）に対
して生成された送信系列Ｂ６０３をＢ（Ｘ，Ｚ）と表
す。Ａ（０，Ｚ）はスロット#０(６０４)に、Ａ（１，
Ｚ）はスロット#２(６０６)に、Ｂ（０，Ｚ）はスロッ
ト#１(６０５)に、Ｂ（１，Ｚ）はスロット#３(６０７)
に、以下同様に割り当てる。各スロット間はフェージン
グの相関が小さくなるように時間的に離しておく。
データフレームとした例であり、Ｚを０〜５とすると、
最初から６ビット目までをＳ（０，Ｚ）、次の６ビット
をＳ（１，Ｚ）....というように表している。また、任
意の整数をＸとすると、Ｓ（Ｘ，Ｚ）に対して生成され
た送信系列Ａ６０２をＡ（Ｘ，Ｚ）、Ｓ（Ｘ，Ｚ）に対
して生成された送信系列Ｂ６０３をＢ（Ｘ，Ｚ）と表
す。Ａ（０，Ｚ）はスロット#０(６０４)に、Ａ（１，
Ｚ）はスロット#２(６０６)に、Ｂ（０，Ｚ）はスロッ
ト#１(６０５)に、Ｂ（１，Ｚ）はスロット#３(６０７)
に、以下同様に割り当てる。各スロット間はフェージン
グの相関が小さくなるように時間的に離しておく。
【００５１】一方、受信系では、スロット#０(６０４)
とスロット#１(６０５)を受信した時点でＳ（０，Ｚ）
の推定を行い、スロット#２(６０６)とスロット#３(６
０７)を受信した時点でＳ（１，Ｚ）の推定を行い、以
下同様に推定して復調する。
とスロット#１(６０５)を受信した時点でＳ（０，Ｚ）
の推定を行い、スロット#２(６０６)とスロット#３(６
０７)を受信した時点でＳ（１，Ｚ）の推定を行い、以
下同様に推定して復調する。
【００５２】本実施の形態では、送信系の畳み込み符号
化器と回線とを融合した仮想符号化器を想定することで
等化と誤り訂正を同時に行うＵＤＭＶ５０５を受信系に
備えるので、単に符号化後の系列の順番を並べ替えるだ
けではインタリーブが導入できない。そこで、上記した
ように送信系列（Ａ）６０２および送信系列（Ｂ）６０
３に対して、系列内の順番は保持しながらインタリーブ
効果を出すために、これら異なる送信系列を異なるスロ
ットに割り当てている。
化器と回線とを融合した仮想符号化器を想定することで
等化と誤り訂正を同時に行うＵＤＭＶ５０５を受信系に
備えるので、単に符号化後の系列の順番を並べ替えるだ
けではインタリーブが導入できない。そこで、上記した
ように送信系列（Ａ）６０２および送信系列（Ｂ）６０
３に対して、系列内の順番は保持しながらインタリーブ
効果を出すために、これら異なる送信系列を異なるスロ
ットに割り当てている。
【００５３】このような実施の形態によれば、ＵＤＭＶ
を用いている場合であってもインタリーブを導入でき、
誤り訂正の効果を向上することができる。
を用いている場合であってもインタリーブを導入でき、
誤り訂正の効果を向上することができる。
【００５４】（実施の形態３）本実施の形態は、実施の
形態２と同様のインタリーブによりランダム化されたス
ロットを複数の周波数間で周波数ホッピングさせて送信
する例である。
形態２と同様のインタリーブによりランダム化されたス
ロットを複数の周波数間で周波数ホッピングさせて送信
する例である。
【００５５】図７に本実施の形態による周波数ホッピン
グの例を示す。この図は、４つの周波数を用いた例であ
り、４人のユーザがデータ伝送を行っている場合であ
る。７００は周波数f１の信号、７０１は周波数f２の信
号、７０２は周波数f３の信号、７０３は周波数f４の信
号である。f１,f２,f３,f４はそれぞれ異なる周波数で
ある。個々のブロックは１スロットを示している。
グの例を示す。この図は、４つの周波数を用いた例であ
り、４人のユーザがデータ伝送を行っている場合であ
る。７００は周波数f１の信号、７０１は周波数f２の信
号、７０２は周波数f３の信号、７０３は周波数f４の信
号である。f１,f２,f３,f４はそれぞれ異なる周波数で
ある。個々のブロックは１スロットを示している。
【００５６】あるユーザ１に注目すると、網掛けの部分
のように周波数ホッピングすることになる。このユーザ
１は、スロットごとにf１,f２,f４,f３,f１,f３,f４,f
１,f３,f２という周波数を使用してデータ伝送を行う。
のように周波数ホッピングすることになる。このユーザ
１は、スロットごとにf１,f２,f４,f３,f１,f３,f４,f
１,f３,f２という周波数を使用してデータ伝送を行う。
【００５７】このような実施に形態によれば、フェージ
ングは周波数が異なると相関が小さくなるため、スロッ
ト間に長い時間をあけなくても隣り合うスロットでのフ
ェージングを独立のものとすることができる。これによ
り遅いフェージングに対しても十分なインタリーブ効果
が得られるようになる。
ングは周波数が異なると相関が小さくなるため、スロッ
ト間に長い時間をあけなくても隣り合うスロットでのフ
ェージングを独立のものとすることができる。これによ
り遅いフェージングに対しても十分なインタリーブ効果
が得られるようになる。
【００５８】（実施の形態４）本実施の形態に係るデー
タ伝送装置の送信系の機能ブロックの構成を図８に示
し、受信系の機能ブロックの構成を図９に示している。
タ伝送装置の送信系の機能ブロックの構成を図８に示
し、受信系の機能ブロックの構成を図９に示している。
【００５９】本実施の形態の送信系は、送信データをフ
レーム化するフレーム化部９２１、フレームデータに検
査ビットを付加するＣＲＣ検査ビット付加器９２２、イ
ンバーチブル符号化器９２３、インタリーバ９２４、ス
ロット化部９２５、変調器９２６、送信アンプ９２７、
アンテナ９２８等から構成される。
レーム化するフレーム化部９２１、フレームデータに検
査ビットを付加するＣＲＣ検査ビット付加器９２２、イ
ンバーチブル符号化器９２３、インタリーバ９２４、ス
ロット化部９２５、変調器９２６、送信アンプ９２７、
アンテナ９２８等から構成される。
【００６０】本実施の形態の受信系は、アンテナ９０
０、検波器９０１、メモリＡ９０２、メモリＢ９０３、
等化器Ａ９０４、等化器Ｂ９０５、ＵＤＭＶ９０６、Ｃ
ＲＣ検査器Ａ９０７、ＣＲＣ検査器Ｂ９０８、選択決定
器９０９、セレクタ９１０等から構成されている。ＵＤ
ＭＶ９０６は、実施の形態１で説明したＵＤＭＶ５０５
と同様に等化器と誤り訂正器を融合したものである。選
択決定器９０９は、ＣＲＣ検査器Ａ９０７及びＣＲＣ検
査器Ｂ９０８の検査結果を取り込み、図１０に示すテー
ブルに基づいてセレクタ９１０に選択データの指示を与
える。
０、検波器９０１、メモリＡ９０２、メモリＢ９０３、
等化器Ａ９０４、等化器Ｂ９０５、ＵＤＭＶ９０６、Ｃ
ＲＣ検査器Ａ９０７、ＣＲＣ検査器Ｂ９０８、選択決定
器９０９、セレクタ９１０等から構成されている。ＵＤ
ＭＶ９０６は、実施の形態１で説明したＵＤＭＶ５０５
と同様に等化器と誤り訂正器を融合したものである。選
択決定器９０９は、ＣＲＣ検査器Ａ９０７及びＣＲＣ検
査器Ｂ９０８の検査結果を取り込み、図１０に示すテー
ブルに基づいてセレクタ９１０に選択データの指示を与
える。
【００６１】以上のように構成されたデータ伝送装置の
動作を説明する。送信系では、送信データ８００はＣＲ
Ｃ検査ビット付加器８０１でＣＲＣ検査ビットを付加さ
れる。これによって、受信側では受信データに誤りがあ
るかどうかを検査することができる。次にインバーチブ
ル符号化器８０２にてインバーチブル符号化を施されて
送信系列（Ａ）８０３と送信系列（Ｂ）８０４となる。
動作を説明する。送信系では、送信データ８００はＣＲ
Ｃ検査ビット付加器８０１でＣＲＣ検査ビットを付加さ
れる。これによって、受信側では受信データに誤りがあ
るかどうかを検査することができる。次にインバーチブ
ル符号化器８０２にてインバーチブル符号化を施されて
送信系列（Ａ）８０３と送信系列（Ｂ）８０４となる。
【００６２】インバーチブル符号とは、送信系列（Ａ）
８０３又は送信系列（Ｂ）８０４のどちらかが得られれ
ばもとの送信データ８００が復号でき、さらに送信系列
（Ａ）８０３と送信系列（Ｂ）８０４の両方が得られれ
ば誤り訂正ができる符号である。インバーチブル符号化
器８０２の構成は畳み込み符号化器と同じであるので、
受信系のＵＤＭＶ９０６は実施の形態１と同様な構成で
よい。
８０３又は送信系列（Ｂ）８０４のどちらかが得られれ
ばもとの送信データ８００が復号でき、さらに送信系列
（Ａ）８０３と送信系列（Ｂ）８０４の両方が得られれ
ば誤り訂正ができる符号である。インバーチブル符号化
器８０２の構成は畳み込み符号化器と同じであるので、
受信系のＵＤＭＶ９０６は実施の形態１と同様な構成で
よい。
【００６３】これらインバーチブル符号化された送信系
列（Ａ）８０３及び送信系列（Ｂ）８０４に上記実施の
形態２と同様のインタリーブを施して、スロット化部９
２５にてスロット化する。
列（Ａ）８０３及び送信系列（Ｂ）８０４に上記実施の
形態２と同様のインタリーブを施して、スロット化部９
２５にてスロット化する。
【００６４】図１１にインタリーブを施したスロットの
具体例を示している。送信データＳ（０，ｎ）の送信で
は、第１のスロットとなるスロット#０の信号８０５に
送信系列Ａのデータが挿入され、第２のスロットとなる
スロット#１の信号８０６に送信系列Ｂのデータが挿入
される。送信データＳ（１、ｎ）の送信では、第１のス
ロットとなるスロット#２の信号８０７に送信系列Ａの
データが挿入され、第２のスロットとなるスロット#３
の信号８０８に送信系列Ｂのデータが挿入される。
具体例を示している。送信データＳ（０，ｎ）の送信で
は、第１のスロットとなるスロット#０の信号８０５に
送信系列Ａのデータが挿入され、第２のスロットとなる
スロット#１の信号８０６に送信系列Ｂのデータが挿入
される。送信データＳ（１、ｎ）の送信では、第１のス
ロットとなるスロット#２の信号８０７に送信系列Ａの
データが挿入され、第２のスロットとなるスロット#３
の信号８０８に送信系列Ｂのデータが挿入される。
【００６５】受信系では、まず受信アンテナ９００で受
信した信号を検波器９０１で検波し、偶数スロットはメ
モリＡ９０２に、奇数スロットはメモリＢ９０３に格納
する。等化器Ａ９０４はメモリＡ９０２の信号に対して
等化を行い、その結果に対してＣＲＣ検査器Ａ９０７で
誤りがあるかどうかの検査を行う。等化器Ｂ９０５はメ
モリＢ９０３の信号に対して等化を行い、その結果に対
してＣＲＣ検査器Ｂ９０８で誤りがあるかどうかの検査
を行う。更にメモリＡ９０２の信号とメモリＢ９０３の
信号を両方用いてＵＤＭＶ９０６で復調を行う。
信した信号を検波器９０１で検波し、偶数スロットはメ
モリＡ９０２に、奇数スロットはメモリＢ９０３に格納
する。等化器Ａ９０４はメモリＡ９０２の信号に対して
等化を行い、その結果に対してＣＲＣ検査器Ａ９０７で
誤りがあるかどうかの検査を行う。等化器Ｂ９０５はメ
モリＢ９０３の信号に対して等化を行い、その結果に対
してＣＲＣ検査器Ｂ９０８で誤りがあるかどうかの検査
を行う。更にメモリＡ９０２の信号とメモリＢ９０３の
信号を両方用いてＵＤＭＶ９０６で復調を行う。
【００６６】選択決定器９０９は、図１０に示す選択論
理テーブルを用いて、ＣＲＣ検査器Ａ９０７の結果とＣ
ＲＣ検査器Ｂ９０８の結果から、等化器Ａ９０４の出
力、等化器Ｂ９０５の出力、ＵＤＭＶ９０６の出力のう
ち最もふさわしいと思われるものをセレクタ９０１で選
択させ、受信データ９１１とする。
理テーブルを用いて、ＣＲＣ検査器Ａ９０７の結果とＣ
ＲＣ検査器Ｂ９０８の結果から、等化器Ａ９０４の出
力、等化器Ｂ９０５の出力、ＵＤＭＶ９０６の出力のう
ち最もふさわしいと思われるものをセレクタ９０１で選
択させ、受信データ９１１とする。
【００６７】例えば、メモリＡ９０２の信号の品質が極
端に良好で、メモリＢ９０３の信号の品質が極端に劣悪
な場合は、ＣＲＣ検査器Ａ９０７の結果はＯＫとなり、
ＣＲＣ検査器Ｂ９０８の結果はＮＧとなる。メモリＢ９
０３の信号の品質が極端に劣悪な場合は、ＵＤＭＶ９０
６の出力にメモリＢ９０３の影響で誤りが残留すること
があり得る。このため、このような場合は等化器Ａ９０
４の出力が最もふさわしいので等化器Ａ９０４の出力を
選択する。
端に良好で、メモリＢ９０３の信号の品質が極端に劣悪
な場合は、ＣＲＣ検査器Ａ９０７の結果はＯＫとなり、
ＣＲＣ検査器Ｂ９０８の結果はＮＧとなる。メモリＢ９
０３の信号の品質が極端に劣悪な場合は、ＵＤＭＶ９０
６の出力にメモリＢ９０３の影響で誤りが残留すること
があり得る。このため、このような場合は等化器Ａ９０
４の出力が最もふさわしいので等化器Ａ９０４の出力を
選択する。
【００６８】ＣＲＣ検査器Ａ９０７の結果及びＣＲＣ検
査器Ｂ９０８の結果の双方がＮＧの場合は、誤り訂正に
よってＵＤＭＶ９０６の品質が最も良いことが期待され
るので、このような場合はＵＤＭＶ９０６の出力を選択
する。
査器Ｂ９０８の結果の双方がＮＧの場合は、誤り訂正に
よってＵＤＭＶ９０６の品質が最も良いことが期待され
るので、このような場合はＵＤＭＶ９０６の出力を選択
する。
【００６９】ＣＲＣ検査器Ａ９０７の結果及びＣＲＣ検
査器Ｂ９０８の結果の双方がＯＫの場合は、等化器Ａ９
０４の出力でも等化器Ｂ９０５の出力でも品質は良好で
あるので、任意のに設定でいずれかの等化器Ａ，Ｂの出
力を選択するようにする。
査器Ｂ９０８の結果の双方がＯＫの場合は、等化器Ａ９
０４の出力でも等化器Ｂ９０５の出力でも品質は良好で
あるので、任意のに設定でいずれかの等化器Ａ，Ｂの出
力を選択するようにする。
【００７０】このような実施の形態によれば、一方の送
信系列の信号品質が極端に悪い場合であっても、その品
質の悪い信号に引きずられること無く最もよい品質が期
待される復調データを取得することができ、ＣＲＣ検査
ビットを付加する単位をデータフレームとすると、特に
データフレームのフレーム誤り率の低減を図ることがで
きる。
信系列の信号品質が極端に悪い場合であっても、その品
質の悪い信号に引きずられること無く最もよい品質が期
待される復調データを取得することができ、ＣＲＣ検査
ビットを付加する単位をデータフレームとすると、特に
データフレームのフレーム誤り率の低減を図ることがで
きる。
【００７１】上記各実施の形態のデータ伝送装置をセル
ラーシステムに適用する。セル内を自由に移動する移動
局に、基地局のデータ伝送装置で採用している符号化器
に対応したＵＤＭＶを搭載する。また、基地局に移動局
のデータ伝送装置で採用している符号化器に対応したＵ
ＤＭＶを搭載する。基地局と移動局との間で、上述した
データ伝送装置の送信系と受信系と同じデータ伝送を実
施することで、伝送品質の向上をはかる。
ラーシステムに適用する。セル内を自由に移動する移動
局に、基地局のデータ伝送装置で採用している符号化器
に対応したＵＤＭＶを搭載する。また、基地局に移動局
のデータ伝送装置で採用している符号化器に対応したＵ
ＤＭＶを搭載する。基地局と移動局との間で、上述した
データ伝送装置の送信系と受信系と同じデータ伝送を実
施することで、伝送品質の向上をはかる。
【００７２】以上の説明では、フレームデータをスロッ
ト化してデータ伝送する場合を例にして説明したが、符
号化、インタリーブ、周波数ホッピングともにこのよう
な形式に限定されるものではない。
ト化してデータ伝送する場合を例にして説明したが、符
号化、インタリーブ、周波数ホッピングともにこのよう
な形式に限定されるものではない。
【００７３】
【発明の効果】以上詳記したように本発明によれば、マ
ルチパスフェージングによる回線の歪みを除去する等化
器と、誤り率の低減を図る誤り訂正を同時に行うことが
でき、それによって受信品質を向上することができると
いう有利な効果を得られる。また、等化と誤り訂正とい
う２回のステップを１回で行うことができるので、トレ
ースバックの回数やメモリ量の削減が図れるという有利
な効果を得られる。
ルチパスフェージングによる回線の歪みを除去する等化
器と、誤り率の低減を図る誤り訂正を同時に行うことが
でき、それによって受信品質を向上することができると
いう有利な効果を得られる。また、等化と誤り訂正とい
う２回のステップを１回で行うことができるので、トレ
ースバックの回数やメモリ量の削減が図れるという有利
な効果を得られる。
【図１】本発明の実施の形態１に係るデータ伝送装置の
概略図。
概略図。
【図２】実施の形態１の受信系におけるＵＤＭＶの機能
ブロック図。
ブロック図。
【図３】ＵＤＭＶに設けた仮想畳み込み復号器の機能ブ
ロック図。
ロック図。
【図４】本発明の実施の形態２に係るデータ伝送装置の
送信系の機能ブロック図。
送信系の機能ブロック図。
【図５】実施の形態２の送信系における畳み込み符号化
器の入出力図。
器の入出力図。
【図６】実施の形態２においてインタリーブの施された
スロットを示す図。
スロットを示す図。
【図７】本発明の実施の形態３に係るデータ伝送装置で
の周波数ホッピングを示す図。
の周波数ホッピングを示す図。
【図８】本発明の実施の形態４に係るデータ伝送装置の
送信系の機能ブロック図。
送信系の機能ブロック図。
【図９】本発明の実施の形態４に係るデータ伝送装置の
受信系の機能ブロック図。
受信系の機能ブロック図。
【図１０】実施の形態４の受信系における選択論理のテ
ーブル構成図。
ーブル構成図。
【図１１】実施の形態４においてインタリーブの施され
たスロットを示す図。
たスロットを示す図。
【図１２】従来のデータ伝送装置の概略図。
【図１３】回線モデルを示す図。
【図１４】回線モデルをデジタルフィルタに近い形に書
き直したフィルタ構成図。
き直したフィルタ構成図。
【図１５】符号化器の構成図。
４０１−０〜４０１−(Ｍ+Ｎ-１) 遅延器
４０２−０−０〜４０２−Ｎ−Ｍ 複素ゲイン付加器
４０３−０〜４０３−Ｎ 複素排他的論理和回路
４０４−０〜４０４−Ｎ 複素ゲイン付加器
４０５ 複素加算器
５０１、６０１ 畳み込み符号化器
５０２ 変調器
５０３ 送信アンテナ
５０４ 受信アンテナ
５０５ ＵＤＭＶ
６０２、８０３ 送信系列Ａ
６０３、８０４ 送信系列Ｂ
８０１ ＣＲＣ検査ビット付加器
８０２ インバーチブル符号化器
９０１ 検波器
９０２ メモリＡ
９０３ メモリＢ
９０４ 等化器Ａ
９０５ 等化器Ｂ
９０７ ＣＲＣ検査器Ａ
９０８ ＣＲＣ検査器Ｂ
９０９ 選択決定器
９１０ セレクタ
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平３−284021（ＪＰ，Ａ)
特開 平４−79615（ＪＰ，Ａ)
五十嵐 秀樹 外３名 ，遅延検波を
用いた軟判定出力適応等化器の一検討,
電子情報通信学会通信ソサイエティ大
会，日本，社団法人 電子情報通信学
会，1996年 ９月 ９日，講演論文集
１，423，Ｂ−422
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04B 3/00 - 3/44
H04B 7/005 - 7/015
Claims (6)
- 【請求項１】 等化器と誤り訂正器とを融合した１つの
復調器を備え、この復調器にてマルチパスフェージング
に対する歪みの補償と誤り訂正を同時に行う受信装置で
あって、 前記復調器は、通信相手の送信側の符号化器から受信系
のアンテナに至るマルチパスを仮想的にデジタルフィル
タで構築してレプリカを出力する仮想符号化器と、前記
通信相手の送信側の符号化器及び回線の歪みを融合した
状態を前記仮想符号化器に設定する手段と、前記仮想符
号化器へ候補信号を与える一方、前記仮想符号化器から
出力されるレプリカと受信信号との誤差信号から送信デ
ータ系列を推定して復調データを出力する手段と、を具
備する 受信装置。 - 【請求項２】 前記復調器と、受信データを送信系列別
に等化する複数の等化器と、前記等化器で復号された復
調データを送信系列別にＣＲＣ検査するＣＲＣ検査手段
と、ＣＲＣ検査結果から前記各等化器の復調データが誤
りの場合に前記復調器から出力された復調データを選択
する選択手段とを具備する請求項１記載の受信装置。 - 【請求項３】 送信側にて系列内の順番は保持したまま
符号化率の逆数の深さのインタリーブを施した変調デー
タを受信し、送信データの符号化で生じた複数の送信系
列に対応した変調データに対して、マルチパスフェージ
ングによる歪みを補償する等化と誤り訂正を同時に行う
請求項１記載の受信装置。 - 【請求項４】 送信側にて複数の周波数間で周波数ホッ
ピングさせた変調データを受信し、周波数ホッピング動
作に同期して抽出した特定送信装置からの変調データに
対して、マルチパスフェージングによる歪みを補償する
等化と誤り訂正を同時に行う請求項１記載の受信装置。 - 【請求項５】 請求項１乃至請求項４のいずれかに記載
の受信装置を備え、セル内を移動する移動局との間でデ
ータ伝送を行う基地局装置。 - 【請求項６】 請求項１乃至請求項４のいずれかに記載
の受信装置を備え、セル内に設置された基地局との間で
データ伝送を行う移動局装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14723297A JP3437411B2 (ja) | 1997-05-20 | 1997-05-20 | 受信装置及び送信装置並びにこれらを用いた基地局装置及び移動局装置 |
| US09/079,379 US6347391B1 (en) | 1997-05-20 | 1998-05-15 | Radio communication apparatus |
| EP98109124A EP0881796A3 (en) | 1997-05-20 | 1998-05-19 | Radio receiver performing simultaneous equalisation and error correction decoding |
| CNB981092780A CN1172475C (zh) | 1997-05-20 | 1998-05-20 | 无线电通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14723297A JP3437411B2 (ja) | 1997-05-20 | 1997-05-20 | 受信装置及び送信装置並びにこれらを用いた基地局装置及び移動局装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003081645A Division JP2003309497A (ja) | 2003-03-24 | 2003-03-24 | 受信装置及び送信装置並びにこれらを用いた基地局装置及び移動局装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10322253A JPH10322253A (ja) | 1998-12-04 |
| JP3437411B2 true JP3437411B2 (ja) | 2003-08-18 |
Family
ID=15425568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14723297A Expired - Fee Related JP3437411B2 (ja) | 1997-05-20 | 1997-05-20 | 受信装置及び送信装置並びにこれらを用いた基地局装置及び移動局装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6347391B1 (ja) |
| EP (1) | EP0881796A3 (ja) |
| JP (1) | JP3437411B2 (ja) |
| CN (1) | CN1172475C (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3293781B2 (ja) * | 1998-09-25 | 2002-06-17 | 日本電気株式会社 | スペクトラム拡散ダイバーシティ送受信機 |
| EP1056236B1 (en) * | 1999-05-28 | 2011-07-20 | Canon Kabushiki Kaisha | Apparatus and method for correcting data errors |
| JP3590310B2 (ja) * | 1999-12-07 | 2004-11-17 | シャープ株式会社 | 連接畳込み符号復号器 |
| JP3558965B2 (ja) * | 2000-06-13 | 2004-08-25 | 松下電器産業株式会社 | 受信装置及び送信装置並びにこれらを用いた基地局装置及び通信端末装置 |
| JP2002009680A (ja) * | 2000-06-21 | 2002-01-11 | Matsushita Electric Ind Co Ltd | 受信装置及び送信装置 |
| US7319719B1 (en) * | 2000-06-21 | 2008-01-15 | Adc Telecommunications, Inc. | Parallel equalization for systems using time division multiple access |
| US7533320B2 (en) * | 2000-11-14 | 2009-05-12 | Interdigital Technology Corporation | Wireless transmit/receive unit having a turbo decoder with circular redundancy code signature comparison and method |
| AU2002360451B2 (en) * | 2001-11-29 | 2006-02-09 | Interdigital Technical Corporation | Efficient multiple input multiple output system for multi-path fading channels |
| US6931585B1 (en) | 2002-01-03 | 2005-08-16 | Marvell International Ltd. | Detection in the presence of media noise |
| MXPA04010137A (es) * | 2002-04-17 | 2005-01-25 | Thomson Licensing Sa | Selector automatico de modo de correccion de error delantero/ecualizador. |
| GB2392066B (en) * | 2002-08-16 | 2005-11-09 | Toshiba Res Europ Ltd | Equaliser apparatus and methods |
| JP2004312145A (ja) * | 2003-04-03 | 2004-11-04 | Matsushita Electric Ind Co Ltd | 適応等化器 |
| EP1511178A1 (en) * | 2003-09-01 | 2005-03-02 | Alcatel | A method of decoding a data word |
| ATE358356T1 (de) * | 2003-12-23 | 2007-04-15 | Ericsson Telefon Ab L M | Turbo-dekodierung mit iterativer schätzung von kanalparametern |
| US7706481B2 (en) * | 2004-08-20 | 2010-04-27 | Broadcom Corporation | Method and system for improving reception in wired and wireless receivers through redundancy and iterative processing |
| US7664091B2 (en) * | 2005-10-03 | 2010-02-16 | Motorola, Inc. | Method and apparatus for control channel transmission and reception |
| US7801253B1 (en) | 2005-10-19 | 2010-09-21 | Marvell International Ltd. | Nonlinear post-processors for channels with signal-dependent noise |
| US8611300B2 (en) * | 2006-01-18 | 2013-12-17 | Motorola Mobility Llc | Method and apparatus for conveying control channel information in OFDMA system |
| KR100871853B1 (ko) * | 2006-06-05 | 2008-12-03 | 삼성전자주식회사 | 비압축 ａｖ 데이터 전송을 위한 데이터 슬롯 할당 방법,비압축 ａｖ 데이터 전송 방법, 및 상기 방법을 이용하는장치 |
| US20080084853A1 (en) | 2006-10-04 | 2008-04-10 | Motorola, Inc. | Radio resource assignment in control channel in wireless communication systems |
| US7778307B2 (en) * | 2006-10-04 | 2010-08-17 | Motorola, Inc. | Allocation of control channel for radio resource assignment in wireless communication systems |
| WO2009022423A1 (ja) * | 2007-08-16 | 2009-02-19 | The Doshisha | 無線局及び通信方法 |
| US10389486B1 (en) * | 2018-10-05 | 2019-08-20 | Cypress Semiconductor Corporation | Parallel processing of dirty packets in Bluetooth and Bluetooth low energy systems |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1160739A (en) * | 1979-10-12 | 1984-01-17 | Yoshitaka Hashimoto | Method for recording a color video signal |
| CA2076099A1 (en) | 1991-09-03 | 1993-03-04 | Howard Leroy Lester | Automatic simulcast alignment |
| JPH05183537A (ja) | 1992-01-07 | 1993-07-23 | Toshiba Corp | ディジタル無線通信装置 |
| US5459759A (en) * | 1993-02-17 | 1995-10-17 | Interdigital Technology Corporation | Frequency hopping code division multiple access system and method |
| CA2165815C (en) * | 1993-06-21 | 1999-06-01 | Kaoru Tatsumi | Digital radio communication device |
| ZA947317B (en) * | 1993-09-24 | 1995-05-10 | Qualcomm Inc | Multirate serial viterbi decoder for code division multiple access system applications |
| JP2601160B2 (ja) | 1993-10-27 | 1997-04-16 | 日本電気株式会社 | ディジタルデータ伝送方式 |
| US5673291A (en) * | 1994-09-14 | 1997-09-30 | Ericsson Inc. | Simultaneous demodulation and decoding of a digitally modulated radio signal using known symbols |
| US5511096A (en) * | 1994-01-18 | 1996-04-23 | Gi Corporation | Quadrature amplitude modulated data for standard bandwidth television channel |
| FR2724273B1 (fr) * | 1994-09-05 | 1997-01-03 | Sgs Thomson Microelectronics | Circuit de traitement de signal pour mettre en oeuvre un algorithme de viterbi |
| US5889823A (en) * | 1995-12-13 | 1999-03-30 | Lucent Technologies Inc. | Method and apparatus for compensation of linear or nonlinear intersymbol interference and noise correlation in magnetic recording channels |
| KR100189906B1 (ko) * | 1996-04-17 | 1999-06-01 | 윤종용 | 비터비 복호화방법 및 그 회로 |
| US5799091A (en) * | 1996-05-24 | 1998-08-25 | Lsi Logic Corporation | Single chip solution for multimedia GSM mobile station systems |
-
1997
- 1997-05-20 JP JP14723297A patent/JP3437411B2/ja not_active Expired - Fee Related
-
1998
- 1998-05-15 US US09/079,379 patent/US6347391B1/en not_active Expired - Fee Related
- 1998-05-19 EP EP98109124A patent/EP0881796A3/en not_active Withdrawn
- 1998-05-20 CN CNB981092780A patent/CN1172475C/zh not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 五十嵐 秀樹 外３名 ，遅延検波を用いた軟判定出力適応等化器の一検討，電子情報通信学会通信ソサイエティ大会，日本，社団法人 電子情報通信学会，１９９６年 ９月 ９日，講演論文集１，４２３，Ｂ−４２２ |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0881796A3 (en) | 2001-04-11 |
| US6347391B1 (en) | 2002-02-12 |
| EP0881796A2 (en) | 1998-12-02 |
| JPH10322253A (ja) | 1998-12-04 |
| CN1206271A (zh) | 1999-01-27 |
| CN1172475C (zh) | 2004-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3437411B2 (ja) | 受信装置及び送信装置並びにこれらを用いた基地局装置及び移動局装置 | |
| Sandell et al. | Iterative channel estimation using soft decision feedback | |
| EP1290821B1 (en) | Methods and systems for decoding a received signal having a transmitter or channel induced coupling between bits | |
| JP3578938B2 (ja) | 反復チャンネル推定 | |
| US6269124B1 (en) | Data transmission system, receiver, and recording medium | |
| US8385450B2 (en) | Metrics calculations utilizing pre-stored values | |
| JP2004166218A (ja) | 適応等化装置及びそのプログラム | |
| KR100348677B1 (ko) | 소프트 판정 피드백을 이용한 채널 추정 방법 | |
| JP3558965B2 (ja) | 受信装置及び送信装置並びにこれらを用いた基地局装置及び通信端末装置 | |
| Kusume et al. | IDMA vs. CDMA: detectors, performance and complexity | |
| JP2003309497A (ja) | 受信装置及び送信装置並びにこれらを用いた基地局装置及び移動局装置 | |
| Nefedov et al. | Turbo equalization and iterative (turbo) estimation techniques for packet data transmission | |
| US6909759B2 (en) | Wireless receiver using noise levels for postscaling an equalized signal having temporal diversity | |
| Otnes et al. | Block SISO linear equalizers for turbo equalization in serial-tone HF modems | |
| EP1584141B1 (en) | Wireless receiver and method for determining a representation of noise level of a signal | |
| JP3435393B2 (ja) | 無線通信方法および無線通信装置 | |
| US6920193B2 (en) | Wireless receiver using noise levels for combining signals having spatial diversity | |
| KR100204593B1 (ko) | 이동통신 페이딩 채널에서의 디코딩 장치 | |
| Kuan et al. | Turbo-coded blind per-survivor processing multiuser detection CDMA | |
| Thomas | Multiuser interference suppression in wideband broadcast CDMA networks | |
| Checked | KI/ERA/SRF/BT Girum Alebachew | |
| Kazi | Adaptive LMS filter receivers for convolutionally and turbo coded CDMA systems | |
| Xiang et al. | Hybrid iterative strategy for parallel intersymbol interference channels | |
| Uesugi et al. | The performance of the united demodulator of MLSE and Viterbi decoder with interleaving (UDMVI) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080606 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |