JP3436400B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP3436400B2 JP3436400B2 JP25944893A JP25944893A JP3436400B2 JP 3436400 B2 JP3436400 B2 JP 3436400B2 JP 25944893 A JP25944893 A JP 25944893A JP 25944893 A JP25944893 A JP 25944893A JP 3436400 B2 JP3436400 B2 JP 3436400B2
- Authority
- JP
- Japan
- Prior art keywords
- connection point
- circuit device
- semiconductor integrated
- integrated circuit
- threshold value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/16—Conversion to or from representation by pulses the pulses having three levels
- H03M5/18—Conversion to or from representation by pulses the pulses having three levels two levels being symmetrical with respect to the third level, i.e. balanced bipolar ternary code
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Junction Field-Effect Transistors (AREA)
Description
する。
回路を試験するためには幾つかの入力端子が備えられな
ければならないが、これらの入力端子はその後通常動作
の際にはもはや不要になるので場所をあけなければなら
ない。そのために、2個の内部端子を変換器回路を介し
て1個の外部端子に減らすことが一般的に行われてい
る。その場合、この変換器回路によって例えば外部端子
への三元入力信号が両内部端子への2つの二値化信号へ
変換されている。いずれにしても従来はレベルが回路の
作動電圧よりも高い入力信号が必要であった。
レベルが作動電圧と同一である入力信号を処理すること
のできる、1つの三元入力信号を2つの二値化信号へ変
換するための回路を提供することにある。
れば、1つの三元入力信号を2つの二値化出力信号に変
換するための1つの入力端および2つの出力端と、作動
電位と基準電位との間に直列に接続され、4個の抵抗の
間に第1接続点、第2接続点および第3接続点が形成さ
れ、第2接続点が半導体集積回路装置の入力端を形成す
る第1抵抗、第2抵抗、第3抵抗および第4抵抗と、入
力端が第1接続点に接続されている第1閾値決定器と、
入力端が第3接続点に接続されている第2閾値決定器
と、両閾値決定器の出力端に接続され、出力端が半導体
集積回路装置の出力端に接続されている論理回路とを備
え、第1抵抗をMOSトランジスタによって形成し、そ
のゲート端子を第1閾値決定器の出力端に接続すること
によって解決される。この課題は、本発明によれば、1
つの三元入力信号を2つの二値化出力信号に変換するた
めの1つの入力端および2つの出力端と、作動電位と基
準電位との間に直列に接続され、4個の抵抗の間に第1
接続点、第2接続点および第3接続点が形成され、第2
接続点が半導体集積回路装置の入力端を形成する第1抵
抗、第2抵抗、第3抵抗および第4抵抗と、入力端が第
1接続点に接続されている第1閾値決定器と、入力端が
第3接続点に接続されている第2閾値決定器と、両閾値
決定器の出力端に接続され、出力端が半導体集積回路装
置の出力端に接続されている論理回路とを備え、第4抵
抗をMOSトランジスタによって形成し、そのゲート端
子を第2閾値決定器の出力端に接続することによっても
解決される。
力信号は3つの異なった値、すなわち基準電位の値と、
作動電位の値と、これらの両電位の間の値とを取ること
ができる。その場合3つの値の1つによって半導体集積
回路装置の不動作状態が決定される。他の2つの値は論
理回路によってその都度必要な二値化された値に変換さ
れ、2つの動作状態を決定する。
現される場合、第1および第2閾値決定器はそれぞれC
MOSインバータによって形成されると有利である。ス
イッチング閾値はCMOSインバータを形成するnチャ
ネルおよびpチャネルMOSトランジスタを適当に設計
することによって設定することができる。
比較的困難であるので、第1抵抗はゲート端子が基準電
位に接続された第1pチャネルMOSトランジスタによ
って形成すると有利である。第2抵抗はダイオードとし
て作動する第1nチャネルMOSトランジスタによって
形成され、第3抵抗はダイオードとして作動する第2p
チャネルMOSトランジスタによって形成される。第4
抵抗はゲート端子に作動電位を与えられる第2nチャネ
ルMOSトランジスタによって形成される。
接続によって得ることができるという利点を有する。し
かしながらこの実現方法は、不動作状態において零入力
電流が直列接続された4個の抵抗を通って流れ、それに
よってパワー損失を生じるという欠点も有する。このよ
うなパワー損失の発生を防止するために、第1pチャネ
ルMOSトランジスタのゲート端子を第1閾値決定器を
形成するCMOSインバータの出力端に接続するか、ま
たは第2nチャネルMOSトランジスタのゲート端子を
第2閾値決定器を形成するCMOSインバータの出力端
に接続すると有利である。その際いずれにしても不動作
状態においては入力端子には基準電位または作動電位が
印加されなければならない。
に、本発明による半導体集積回路装置の他の有利な実施
態様によれば、ゲート端子が第1閾値決定器の出力端に
接続されている第3nチャネルMOSトランジスタが第
2抵抗に並列に配置され、ゲート端子が第2閾値決定器
の出力端に接続されている第3pチャネルMOSトラン
ジスタが第3抵抗に並列に配置される。
て第3nチャネルMOSトランジスタおよび第3pチャ
ネルMOSトランジスタと第1CMOSインバータおよ
び第2CMOSインバータとのインターロック効果が生
じるおそれがあるので、第1閾値決定器の出力端と基準
電位との間に、ゲート端子が第2接続点に接続された第
4nチャネルMOSトランジスタを配置し、作動電位と
第2閾値決定器の出力端との間に、ゲート端子が第2接
続点に接続された第4pチャネルMOSトランジスタを
配置すると有利である。
て詳細に説明する。
原理回路図を示す。制御可能な第1抵抗1は作動電位V
DDと基準電位VSSとの間で第2抵抗2、第3抵抗3およ
び第4抵抗4に直列に接続されている。これによって抵
抗1、2、3、4間には第1接続点I、第2接続点II
および第3接続点IIIが形成される。第2接続点II
は図1に示された半導体集積回路装置の入力端Eを形成
する。この入力端には三元入力信号すなわち3つの状態
を取り得る入力信号が与えられる。3つの状態は基準電
位VSSと、作動電位VDDと、これらの両電位間に位置す
る電位とによって与えられる。
端が接続され、第3接続点IIIには第2閾値決定器6
の入力端が接続されている。両閾値決定器5、6の出力
端IV、Vは論理回路7に接続され、この論理回路7の
両出力端は半導体集積回路装置の出力端A1、A2を形
成している。
5、6のスイッチング閾値は、本発明による半導体集積
回路装置では、入力信号が基準電位VSSに相当する状態
を有するときには両閾値決定器5、6がいずれも導通せ
ず、作動電位VDDに相当する状態を有するときには両閾
値決定器5、6が導通するように選定されている。
当に構成することによって出力端A1、A2からはそれ
ぞれ所望の二値化出力信号を取出すことができる。
1、12、13、14によって形成されている本発明に
よる半導体集積回路装置の第1の実施例を詳細に示す。
すなわち図2では、ゲート端子が基準電位にある第1p
チャネルMOSトランジスタ11は、作動電位VDDと基
準電位VSSとの間において、ダイオードとして接続され
ている第1nチャネルMOSトランジスタ12と、ダイ
オードとして接続されている第2pチャネルMOSトラ
ンジスタ13と、ゲート端子が作動電位VDDにある第2
nチャネルMOSトランジスタ14とに直列に接続され
ている。
には3個の接続点I、II、IIIが形成されており、
その際第2接続点IIは半導体集積回路装置の入力端E
を形成している。入力端が第1接続点Iに接続されてい
る第1閾値決定器15は、pチャネルMOSトランジス
タ152が並列接続されている対称形CMOSインバー
タ151によって形成され、それゆえこの閾値決定器1
5のスイッチング閾値は高い値へシフトされる。
る第2閾値決定器16は、nチャネルMOSトランジス
タ162が並列接続されている対称形CMOSインバー
タ161によって形成され、それゆえこの閾値決定器1
6のスイッチング閾値は低い値へシフトされる。このよ
うにして、入力信号の状態がより大きな許容範囲を有す
るようにできる。
ゲート端子が第1閾値決定器15の出力端IVに接続さ
れた第3nチャネルMOSトランジスタ18が配置さ
れ、一方第2接続点IIと第3接続点IIIとの間には
ゲート端子が第2閾値決定器16の出力端Vに接続され
た第3pチャネルMOSトランジスタ19が配置されて
いる。
バータ171、172のカスケード回路を介して半導体
集積回路装置の出力端A1に接続されている。第2閾値
決定器16の出力端はインバータ173を介して半導体
集積回路装置の第2出力端A2に接続されている。3個
のインバータ171、172、173は論理回路17を
形成している。
11〜14は、半導体集積回路装置の入力端Eが浮動状
態である場合接続点IIに約0.5(VDD−VSS)の電
位が形成されるように設計される。接続点Iには約0.
95(VDD−VSS)の電位が形成され、接続点IIIに
は約0.05(VDD−VSS)の電位が形成される。この
入力状態は不動作状態である。この場合、第2閾値決定
器16は導通せず、それゆえその出力端Vは論理的高レ
ベルとなり、それに応じて半導体集積回路装置の第2出
力端A2は論理的低レベルとなる。第1閾値決定器15
は導通し、それゆえその出力端IVは論理的低レベルと
なり、そして半導体集積回路装置の第1出力端A1は同
様に論理的低レベルとなる。
が印加されると、第3接続点IIIにおける電位は同様
に基準電位へ低下し、それゆえ第2閾値決定器16はそ
の後も導通せず、半導体集積回路装置の第2出力端A2
には引続き低レベルが維持される。第1接続点Iの電位
は同様に低下し、それにより第1閾値決定器15が導通
し、これによってその出力端IVには高レベルが現れ
る。この高レベルによって第3nチャネルMOSトラン
ジスタ18のゲート端子が付勢され、それによりこれは
低抵抗となり、接続点Iを接続点IIの電位すなわち基
準電位へ低下させる。これによって第1閾値決定器15
のスイッチング状態は安定する。半導体集積回路装置の
第1出力端A1は今や高レベルを有する。これに対し
て、入力端Eに作動電位VDDが印加されると、第1接続
点Iは同様にこの電位になる。このことは第1閾値決定
器15の出力端IVおよび同様に半導体集積回路装置の
第1出力端A1が低レベルになることを意味する。第3
接続点IIIの電位は若干持ち上げられ、それにより第
2閾値決定器16が導通し、その出力端Vは低レベルを
有するようになる。これによって第3pチャネルMOS
トランジスタ19は低抵抗となり、それにより第3接続
点IIIが作動電位VDDへ持ち上げられ、第2閾値決定
器16の状態を安定にする。半導体集積回路装置の第2
出力端A2はこの場合高レベルを有する。このようにし
て次表1に示す真理値表が得られる。
は、不動作状態において、すなわちより大きな半導体回
路の一構成要素をなすこの回路装置が不要になった場
合、入力端Eを浮動状態のままにしておくことができ
る、すなわち接続する必要がないかまたは信号を付勢す
る必要がないという点にある。しかしこの半導体集積回
路装置は、この不動作状態においては零入力電流が4個
の直列接続されたMOSトランジスタを通って流れ、こ
れがパワー損失を生じるという欠点を有する。
積回路装置によって回避される。なお図3において図2
の回路装置と同一機能を有する同一回路要素には同一符
号が付されている。
ランジスタ11のゲート端子が基準電位を印加されるの
ではなく第1閾値決定器25の出力端IVに接続されて
いる点である。今、入力端Eに基準電位が印加される
と、第1閾値決定器25の出力端IVは高レベルとな
り、これによって第1pチャネルMOSトランジスタ1
1は高抵抗になり、そのため電流はもはや4個の直列接
続されたMOSトランジスタ11〜14を通って流れる
ことはできない。この状態は不動作状態である。
14のゲート端子を第2閾値決定器26の出力端Vに接
続することもできるが、この場合入力端Eには、第2n
チャネルMOSトランジスタ14を遮断しそれによって
零入力電流を防止するために、作動電位を印加しなけれ
ばならない。
集積回路装置の両出力端A1、A2のレベルの同一構成
を図2の半導体集積回路装置と同じように得るために
は、別の論理回路27が必要である。図2の論理回路1
7内に既に含まれているインバータ171、172、1
73の他に、両インバータ171、172間にはナンド
ゲート175が接続されており、その第2入力端は別の
インバータ174を介して半導体集積回路装置の第2出
力端A2に接続されている。これによって、不動作状態
において、すなわち入力端Eに基準電位が印加されてい
る場合、両出力端A1、A2は低レベルを有する。入力
端Eが作動電位を印加されると、第1出力端A1は高レ
ベルを有し、第2出力端A2は低レベルを有する。また
入力端Eが0.5(VDD−VSS)の電位を有すると、第
1出力端A1は低レベルを有し、第2出力端A2は高レ
ベルを有する。
有する場合、第1閾値決定器25が第3nチャネルMO
Sトランジスタ18とまたは第2閾値決定器26が第3
pチャネルMOSトランジスタ19とインターロックさ
れないようにするために、第1閾値決定器25の出力端
IVと基準電位VSSとの間には、ゲート端子が第2接続
点IIに接続された第4nチャネルMOSトランジスタ
30が配置され、第2閾値決定器26の出力端Vと作動
電位VDDとの間には、ゲート端子が同様に第2接続点I
Iに接続された第4pチャネルMOSトランジスタ31
が配置されている。
ネルMOSトランジスタまたはpチャネルMOSトラン
ジスタを有する対称形CMOSインバータを並列接続す
ることによって形成することができる非対称形CMOS
インバータである。
図。
例を示す回路図。
例を示す回路図。
Claims (2)
- 【請求項1】 1つの三元入力信号を2つの二値化出力
信号に変換するための1つの入力端および2つの出力端
と、作動電位と基準電位との間に直列に接続され、4個
の抵抗の間に第1接続点、第2接続点および第3接続点
が形成され、第2接続点が半導体集積回路装置の入力端
を形成する第1抵抗、第2抵抗、第3抵抗および第4抵
抗と、入力端が第1接続点に接続されている第1閾値決
定器と、入力端が第3接続点に接続されている第2閾値
決定器と、両閾値決定器の出力端に接続され、出力端が
半導体集積回路装置の出力端に接続されている論理回路
とを備え、第1抵抗をMOSトランジスタによって形成
し、そのゲート端子を第1閾値決定器の出力端に接続す
ることを特徴とする半導体集積回路装置。 - 【請求項2】 1つの三元入力信号を2つの二値化出力
信号に変換するための1つの入力端および2つの出力端
と、作動電位と基準電位との間に直列に接続され、4個
の抵抗の間に第1接続点、第2接続点および第3接続点
が形成され、第2接続点が半導体集積回路装置の入力端
を形成する第1抵抗、第2抵抗、第3抵抗および第4抵
抗と、入力端が第1接続点に接続されている第1閾値決
定器と、入力端が第3接続点に接続されている第2閾値
決定器と、両閾値決定器の出力端に接続され、出力端が
半導体集積回路装置の出力端に接続されている論理回路
とを備え、第4抵抗をMOSトランジスタによって形成
し、そのゲート端子を第2閾値決定器の出力端に接続す
ることを特徴とする半導体集積回路装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4232049.6 | 1992-09-24 | ||
DE4232049A DE4232049C1 (de) | 1992-09-24 | 1992-09-24 | Integrierte Halbleiterschaltungsanordnung |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06216759A JPH06216759A (ja) | 1994-08-05 |
JP3436400B2 true JP3436400B2 (ja) | 2003-08-11 |
Family
ID=6468760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25944893A Expired - Fee Related JP3436400B2 (ja) | 1992-09-24 | 1993-09-22 | 半導体集積回路装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US5498980A (ja) |
EP (1) | EP0589221B1 (ja) |
JP (1) | JP3436400B2 (ja) |
KR (1) | KR100292454B1 (ja) |
AT (1) | ATE163112T1 (ja) |
DE (2) | DE4232049C1 (ja) |
HK (1) | HK1003762A1 (ja) |
TW (1) | TW237558B (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5013243A (en) * | 1988-06-01 | 1991-05-07 | Aichi Steel Works, Limited | Denture attachment |
JP2689871B2 (ja) * | 1993-11-10 | 1997-12-10 | 日本電気株式会社 | 3値入力バッファ回路 |
US5457411A (en) * | 1994-12-02 | 1995-10-10 | Texas Instruments Incorporated | Trinary logic input gate |
US5841874A (en) * | 1996-08-13 | 1998-11-24 | Motorola, Inc. | Ternary CAM memory architecture and methodology |
KR100282441B1 (ko) * | 1997-10-29 | 2001-03-02 | 김영환 | 데이터 전송장치 |
JP3696157B2 (ja) * | 2001-12-19 | 2005-09-14 | 株式会社東芝 | レベルシフト回路 |
KR100506936B1 (ko) * | 2003-04-15 | 2005-08-05 | 삼성전자주식회사 | 집적 회로의 입출력 인터페이스 회로 및 방법 |
US7071849B2 (en) * | 2004-04-04 | 2006-07-04 | Guobiao Zhang | Fractional-Bit Systems |
US7167109B2 (en) * | 2005-03-31 | 2007-01-23 | Chenming Hu | Hybrid fractional-bit systems |
JP2009302883A (ja) * | 2008-06-13 | 2009-12-24 | Sanyo Electric Co Ltd | 3値入力回路 |
US9960588B2 (en) | 2015-03-19 | 2018-05-01 | Infineon Technologies Ag | Power switch device |
US10483976B1 (en) * | 2018-05-24 | 2019-11-19 | Texas Instruments Incorporated | Circuits to interpret pin inputs |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5481736A (en) * | 1977-12-13 | 1979-06-29 | Mitsubishi Electric Corp | Ternary input circuit |
JPS55147039A (en) * | 1979-05-04 | 1980-11-15 | Mitsubishi Electric Corp | Logic circuit |
JPS57106233A (en) * | 1980-12-23 | 1982-07-02 | Toshiba Corp | Ternary input circuit |
JPS57119524A (en) * | 1981-01-19 | 1982-07-26 | Oki Electric Ind Co Ltd | Tristate input circuit |
JPS58215135A (ja) * | 1982-06-08 | 1983-12-14 | Toshiba Corp | 三値入力回路 |
IT1210961B (it) * | 1982-12-17 | 1989-09-29 | Ates Componenti Elettron | Interfaccia d'uscita per circuito logico a tre stati in circuito integrato a transistori "mos". |
DE3328541C2 (de) * | 1983-08-06 | 1987-01-08 | Telefunken electronic GmbH, 7100 Heilbronn | Logische Schaltung |
JPS60121821A (ja) * | 1983-12-06 | 1985-06-29 | Matsushita Electric Ind Co Ltd | 相補型mosトランジスタ回路及び相補型mosトランジスタ回路を用いた3値入力装置 |
JPS6326115A (ja) * | 1986-07-18 | 1988-02-03 | Fujitsu Ltd | 3値コントロ−ル回路 |
US5045728A (en) * | 1989-05-17 | 1991-09-03 | Ncr Corporation | Trinary to binary level conversion circuit |
JPH04179313A (ja) * | 1990-11-14 | 1992-06-26 | Nec Corp | 多値論理入力回路 |
US5124590A (en) * | 1991-08-12 | 1992-06-23 | Advanced Micro Devices, Inc. | CMOS tri-mode input buffer |
-
1992
- 1992-09-24 DE DE4232049A patent/DE4232049C1/de not_active Expired - Fee Related
-
1993
- 1993-08-24 AT AT93113492T patent/ATE163112T1/de not_active IP Right Cessation
- 1993-08-24 EP EP93113492A patent/EP0589221B1/de not_active Expired - Lifetime
- 1993-08-24 DE DE59308096T patent/DE59308096D1/de not_active Expired - Lifetime
- 1993-09-22 JP JP25944893A patent/JP3436400B2/ja not_active Expired - Fee Related
- 1993-09-24 US US08/126,333 patent/US5498980A/en not_active Expired - Lifetime
- 1993-09-24 KR KR1019930019615A patent/KR100292454B1/ko not_active IP Right Cessation
-
1994
- 1994-02-22 TW TW083101533A patent/TW237558B/zh not_active IP Right Cessation
-
1998
- 1998-04-03 HK HK98102840A patent/HK1003762A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100292454B1 (ko) | 2001-06-01 |
ATE163112T1 (de) | 1998-02-15 |
HK1003762A1 (en) | 1998-11-06 |
JPH06216759A (ja) | 1994-08-05 |
DE59308096D1 (de) | 1998-03-12 |
US5498980A (en) | 1996-03-12 |
DE4232049C1 (de) | 1994-05-19 |
EP0589221B1 (de) | 1998-02-04 |
TW237558B (ja) | 1995-01-01 |
KR940008092A (ko) | 1994-04-28 |
EP0589221A1 (de) | 1994-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6819142B2 (en) | Circuit for transforming a differential mode signal into a single ended signal with reduced standby current consumption | |
US6194920B1 (en) | Semiconductor circuit | |
JP3689197B2 (ja) | レベルシフト回路 | |
KR100290725B1 (ko) | 에미터 결합 로직-바이폴라 상보형 금속 산화물 반도체/상보형 금속 산화물 반도체 트랜슬레이터 | |
KR101230794B1 (ko) | 입출력 회로 및 반도체 입출력 장치 | |
US5148061A (en) | ECL to CMOS translation and latch logic circuit | |
KR930000972B1 (ko) | Cmos인버터를 구비한 반도체 집적회로 | |
JP3436400B2 (ja) | 半導体集積回路装置 | |
JP2982196B2 (ja) | 異電源インターフェース回路 | |
US5614848A (en) | High-speed semiconductor integrated circuit device composed of CMOS and bipolar transistors | |
US6249146B1 (en) | MOS output buffer with overvoltage protection circuitry | |
US5469097A (en) | Translator circuit with symmetrical switching delays | |
US5057713A (en) | Bipolar MOS logic circuit and semiconductor integrated circuit | |
US5831458A (en) | Output circuit having BiNMOS inverters | |
US5311075A (en) | Level shifting CMOS integrated circuits | |
US5767696A (en) | Tri-state devices having exclusive gate output control | |
JPS63161723A (ja) | Cmos論理回路 | |
JP3497000B2 (ja) | 半導体回路 | |
US5107143A (en) | Signal output circuit included in bus driving integrated circuit | |
US4704544A (en) | Complementary current mirror logic | |
US5341042A (en) | Low voltage, cascoded NTL based BiCMOS circuit | |
JP3016993B2 (ja) | 半導体集積回路 | |
JPH10303737A (ja) | 3入力排他的否定論理和回路 | |
JP2590681B2 (ja) | 半導体論理回路装置 | |
JPH09214324A (ja) | Cmos論理回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030424 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080606 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |