JP3431610B2 - 半導体素子の特性シミュレーション方法及び特性シミュレーション装置 - Google Patents
半導体素子の特性シミュレーション方法及び特性シミュレーション装置Info
- Publication number
- JP3431610B2 JP3431610B2 JP2001089147A JP2001089147A JP3431610B2 JP 3431610 B2 JP3431610 B2 JP 3431610B2 JP 2001089147 A JP2001089147 A JP 2001089147A JP 2001089147 A JP2001089147 A JP 2001089147A JP 3431610 B2 JP3431610 B2 JP 3431610B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- drain
- function
- drain current
- measured data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
シミュレーション方法及び特性シミュレーション装置に
関し、特にMOSトランジスタの電気的特性の測定・評
価に適用して好適である。
実際にLSIを製造する前に、その回路の動作を回路シ
ミュレータを用いた回路シミュレーションにより確認す
ることが必要となっている。
er's Guide Y. Cheng and C.Hu, Kluwer Academic Publ
ishers 1999には、このような回路シミュレーション方
法の一例が記載されている。
象とする半導体プロセスで製造されたMOSトランジス
タの電気的特性から抽出されたMOSトランジスタモデ
ルパラメータ(上記文献:pp409〜420参照)が
必要となる。
タの抽出は、設計対象とする半導体プロセスで製造され
たMOSトランジスタの、ドレイン電流のゲート電圧依
存性(ID−VD特性)、およびドレイン電流のゲート
電圧依存性(ID−VG特性)の測定データを非線形最
小2乗法を用いてMOSトランジスタモデル(上記文
献:pp421〜448参照)にフィッティングして抽
出するという方法を用いている。
ミュレータで用いるMOSトランジスタモデルは非常に
複雑で、そのパラメータ数は非常に多いため、MOSト
ランジスタモデルパラメータをフィッティング抽出する
場合に大量の測定データが必要となる。
製造プロセスに応じてその水準数の数だけ個別に必要と
なるため、そのデータ量は膨大でありデータベースの許
容能力を超える場合が生じたり、計算機の処理能力の限
界を超える虞があった。また、膨大なデータを処理する
ために長時間の演算が必要となっていた。従って、測定
データ量の削減、データ測定時間の短縮は大きな課題で
あった。
めになされたものであり、最小の測定点数に基づいて高
精度に半導体素子の電気的特性を再現することにより、
電気的特性の測定時間を短縮するとともに、測定結果を
収容するデジタルデータベースの収容容量を最小限に抑
えることを目的とする。
特性シミュレーション方法は、MOSトランジスタモデ
ルパラメータを用いたドレイン電流−ドレイン電圧の特
性シミュレーション方法であって、特定のゲート電圧と
基板電圧を設定し、複数のドレイン電圧に対するドレイ
ン電流の実測データと非線形最小2乗法を使用した合せ
こみにより、前記特定のゲート電圧と基板電圧毎にドレ
イン電流−ドレイン電圧特性を再現する関数形を得るも
のである。
レイン電流の実測データが少なくとも3点の実測データ
である。
レーション方法は、MOSトランジスタモデルパラメー
タを用いたドレイン電流−ゲート電圧の特性シミュレー
ション方法であって、特定のドレイン電圧と基板電圧を
設定し、複数のゲート電圧に対するドレイン電流の実測
データと非線形最小2乗法を使用した合せこみにより、
前記特定のドレイン電圧と基板電圧毎にドレイン電流−
ゲート電圧特性を再現する関数形を得るものである。
イン電流の実測データが少なくとも7点の実測データで
ある。
域のそれぞれについて求めるものである。
レーション装置は、MOSトランジスタモデルパラメー
タを用いたドレイン電流−ドレイン電圧の特性シミュレ
ーション装置であって、複数のドレイン電圧に対するド
レイン電流の実測データを取り込むデータ測定手段と、
取り込んだ前記実測データを専用関数にフィッティング
し、その関数の形を決定する関数フィッティング手段
と、決定した関数を用いてドレイン電流−ドレイン電圧
の電気的特性を計算する特性計算手段と、前記特性計算
手段による計算結果を出力するデータ出力手段とを有
し、前記関数フィッティング手段は、特定のゲート電圧
と基板電圧を設定し、前記複数の実測データと非線形最
小2乗法を使用した合せこみにより、前記特定のゲート
電圧と基板電圧毎にドレイン電流−ドレイン電圧特性を
再現する関数を決定するものである。
レイン電流の実測データが少なくとも3点の実測データ
である。
レーション装置は、MOSトランジスタモデルパラメー
タを用いたドレイン電流−ゲート電圧の特性シミュレー
ション装置であって、複数のゲート電圧に対するドレイ
ン電流の実測データを取り込むデータ測定手段と、取り
込んだ前記実測データを専用関数にフィッティングし、
その関数の形を決定する関数フィッティング手段と、決
定した関数を用いてドレイン電流−ゲート電圧の電気的
特性を計算する特性計算手段と、前記特性計算手段によ
る計算結果を出力するデータ出力手段とを有し、前記関
数フィッティング手段は、特定のドレイン電圧と基板電
圧を設定し、前記複数の実測データと非線形最小2乗法
を使用した合せこみにより、前記特定のドレイン電圧と
基板電圧毎にドレイン電流−ゲート電圧特性を再現する
関数を決定するものである。
イン電流の実測データが少なくとも7点の実測データで
ある。
記関数形を強反転領域と弱反転領域のそれぞれについて
求めるものである。
る半導体素子の特性シミュレーション装置を示すもの
で、この装置は、半導体素子の電気的特性を本装置に取
り込むデータ測定手段1、取り込んだデータを専用関数
にフィッティングしその関数の形を決定する関数フィッ
ティング手段2、決定した関数を用いて電気的特性を計
算する特性計算手段3及び計算結果を出力するデータ出
力手段4を有して構成されている。
関数にフィッティングさせ、その関数を用いて測定して
いないバイアスのデータを予測するものである。フィッ
ティング関数としては、MOSトランジスタモデル(上
記文献:pp421〜448)から新たに想到した関数
を用い、フィッティング対象とするパラメータ数を少数
とすることで、少ない測定点数から高精度のフィッティ
ングを実現した。
過程について説明する。フィッティング関数の導出は、
主として図1に示した関数フィッティング部2において
行う。MOSトランジスタモデル(上記文献:pp42
1〜448)に従うと、すべてのバイアス条件を表現す
るトランジスタモデルは、以下に示す(式1)〜(式
4)で表現される。
る。 Ids:ドレイン電流、 Weff:実効チャネル幅、
n:nファクタ(モデルフィッティングパラメー
タ)、 e:電子素電荷、 μ:移動度、 E:ドレイ
ン電界、 Cox:ゲート酸化膜容量、
Vgseff:実効ゲート電圧、Vth:しきい値電
圧、 Vdseff:実効ドレイン電圧、 μ0:真性
移動度、 UA:第1次の移動度劣化係数、 UB:第
2次の移動度劣化係数、UC:基板効果による移動度劣
化係数、 TOX:酸化膜厚、 Vbseff:実効基
板電圧、 Vdsat:ドレイン飽和電圧、 δ:実効
ドレイン電圧パラメータ、 νt:熱電位、
VOFF:サブスレッシュホールド領域のオフセット電
圧、 Leff:実効チャネル長、 ψs:表面ポテン
シャル、 q:電子素電荷、 εsi:シリコンの誘電
率、 NCH:チャネル不純物濃度、 Vd s:ドレイ
ン電圧、 Vgs:ゲート電圧、 Vbs:基板電圧。
ティングすると、上述したように膨大な測定データが必
要となる。
ドレイン電圧(VD)特性においてはVG依存性を個別
でフィッティングし、ドレイン電流(ID)―ゲート電
圧(VG)特性においてはVD依存性を個別でフィッテ
ィングする方法に着目し、この方法を実現させることで
測定データの量を削減したものである。その手順を、以
下の項目(A)〜(C)に従って詳細に説明する。
下の(式5)のように変形することができ、その中で共
通の項目をパラメータとして置き換えて(式6)を得る
ことができる。
のフィッティングパラメータを示している。そして、実
測データをα1で規格化することにより、また(式6)
のα 2、α3を実測データと非線型最小2乗法を使用し
て合せこむことにより実測データを再現する関数形を得
ることができる。また、一般に非線型最小2乗法は、初
期値に依存して解が局所最小点に停留し誤った解を導き
だす可能性があることから、α2、α3の初期値を大域
で最小点に到達するようにある範囲で水準を持たせてお
く。
理的には飽和電圧に相当するものであり、その最終解は
0から電源電圧の間に存在しなくてはならない。また、
α3は、その関数形から最終解は0〜1の間に存在しな
くてはならない。そこで、非線型最小2乗法を初期値α
2、α3の解の存在範囲に関して適当に分割し、すべて
の領域において誤差が最小になる最終安定点を探査す
る。
2,α3の3つであるため、実測値が(式6)で表現さ
れることが保証されていれば、実測データ3点による連
立方程式を解くことによって未知変数の値を決定するこ
とができる。実際の場合には、実測値が(式6)を満た
すことが保証されないことが想定され、この場合には、
非線形最小2乗法により3点以上のデータにより(式
6)に最も近い変数値を決定する。
て説明する。 (B)強反転領域のID−VG特性の合わせこみ (式1)において、特定のドレイン電圧と基板電圧条件
下の強反転領域での電流特性について考えると、以下の
(式7)のように変形することができ、その中で共通の
項目をパラメータとして置き換えることにより、(式
8)のように書き換えることができる。
のフィッティングパラメータを示している。そして、
(式8)のβ0、β1、β2、β3を実測データと非線
型最小2乗法を使用してあわせこむことにより実測デー
タを再現する関数形を得ることができる。また、一般に
非線型最小2乗法は、初期値に依存して解が局所最小点
に停留し誤った解を導きだす可能性があることから、β
0、β1の初期値を大局最小点に到達するようにある範
囲で水準を持たせる。
理的にはしきい値電圧に相当するものであり、その最終
解は、通常0(V)から電源電圧の間に存在する。ま
た、β 1は電流特性の直線の傾きであり通常0から電流
の最大値を電源電圧で割った値の5倍程度の範囲にあ
る。そこで、非線型最小2乗法を初期値β0、β1の解
の存在範囲に関して適当に分割し、すべての領域におい
て誤差が最小になる最終安定点を探査する。ここで、β
2、β3に関しては、直線からの傾きの劣化補正の位置
づけにあり初期値によらず最終解は安定する。
せこみ 弱反転領域でのフィッティングを行うには、(式8)の
Vgsを以下の(式9)のようなVgseffに置き換
える。
(B)の強反転で求めたパラメータを使用する。またV
gseffについては、(式4)の中で共通の項目をパ
ラメータとして置き換えることにより、(式10)のよ
うに書き換えたものを使用する。
のフィッティングパラメータを示している。そして、
(式10)のγ1、γ2、γ3を実測データと非線型最
小2乗法を使用してあわせこむことにより実測データを
再現する関数形を得ることができる。(式8)、(式
9)又は(式10)で用いている未知変数(β0,
β1,β2,β3,γ1,γ2,γ3)の数が7つであ
るため、少なくとも7点の実測データを用いることによ
り実測データを再現する関数形を得ることが可能とな
る。
た関数形から求めた特性と、その妥当性を検証した結果
を示す特性図である。上記項目(A)で説明したドレイ
ン電流のドレイン電圧依存を関数フィッティングした結
果を図2に示す。図2においては、VD=5Vのときの
IDを1.0として規格化(Arb.Unit)した特性を示し
ている。図2では、2箇所の測定点がフィッティングの
際に使用した実測データである。図2で示す操作を他の
ゲート電圧条件で実施し、決定した関数で計算したID
−VD特性(関数値)と、サンプルとして使用した実測
データを比較したものを図3に示す。フィッティングで
決定した関数は、全領域で実測と完全に一致しており、
この手法が妥当であることが証明された。
のドレイン電流のゲート電圧依存を関数フィッティング
した結果を図4に、上記項目(C)に従い弱反転領域の
ドレイン電流のゲート電圧依存を関数フィッティングし
た結果を図5に示す。また、上記項目(B)、(C)で
決定された関数を用いて実測データと比較した結果を図
6及び図7に示す。これらの特性図もVG=5Vのとき
のIDを1.0として規格化したものであり、図5は規
格化した特性を対数表示したものである。また、図6及
び図7は同じデータを線形、対数表示したものである。
決定した関数は線形領域および対数領域で実測データに
完全に一致しており本手法が妥当であることが証明され
た。
る大域最小点の探査の効果を確認した結果を図8に示
す。図8は項目(B)におけるβ0とβ1に水準を持た
せた場合の関数値と実測値の誤差の等高線を示してお
り、図8のドットを付した部分が大域誤差最小点が存在
する初期値の組み合わせである。このように、本手法を
用いることにより効果的に大域誤差最小点における関数
形を決定することができる。
のデータ点数が1020点から104点と約10分の1
に削減することができた。これにより、測定に必要な時
間および必要なデジタルデータの記録量を従来の約10
分の1に低減できる。
づいて高精度に半導体素子の電気的特性を再現すること
ができ、電気的特性の測定時間を短縮するとともに、測
定結果を収容するデジタルデータベースの収容容量を最
小限に抑えることができる。
性シミュレーション装置の構成を示すブロック図であ
る。
特性図である。
示す特性図である。
グ結果を示す特性図である。
グ結果を示す特性図である。
で比較した特性図である。
で比較した特性図である。
た例を示す模式図である。
Claims (10)
- 【請求項1】 MOSトランジスタモデルパラメータを
用いたドレイン電流−ドレイン電圧の特性シミュレーシ
ョン方法であって、 特定のゲート電圧と基板電圧を設定し、 複数のドレイン電圧に対するドレイン電流の実測データ
と非線形最小2乗法を使用した合せこみにより、前記特
定のゲート電圧と基板電圧毎にドレイン電流−ドレイン
電圧特性を再現する関数形を得ることを特徴とする半導
体素子の特性シミュレーション方法。 - 【請求項2】 前記複数のドレイン電圧に対するドレイ
ン電流の実測データが少なくとも3点の実測データであ
ることを特徴とする請求項1記載の半導体素子の特性シ
ミュレーション方法。 - 【請求項3】 MOSトランジスタモデルパラメータを
用いたドレイン電流−ゲート電圧の特性シミュレーショ
ン方法であって、 特定のドレイン電圧と基板電圧を設定し、 複数のゲート電圧に対するドレイン電流の実測データと
非線形最小2乗法を使用した合せこみにより、前記特定
のドレイン電圧と基板電圧毎にドレイン電流−ゲート電
圧特性を再現する関数形を得ることを特徴とする半導体
素子の特性シミュレーション方法。 - 【請求項4】 前記複数のゲート電圧に対するドレイン
電流の実測データが少なくとも7点の実測データである
ことを特徴とする請求項3記載の半導体素子の特性シミ
ュレーション方法。 - 【請求項5】 前記関数形を強反転領域と弱反転領域の
それぞれについて求めることを特徴とする請求項3又は
4記載の半導体素子の特性シミュレーション方法。 - 【請求項6】 MOSトランジスタモデルパラメータを
用いたドレイン電流−ドレイン電圧の特性シミュレーシ
ョン装置であって、 複数のドレイン電圧に対するドレイン電流の実測データ
を取り込むデータ測定手段と、 取り込んだ前記実測データを専用関数にフィッティング
し、その関数の形を決定する関数フィッティング手段
と、 決定した関数を用いてドレイン電流−ドレイン電圧の電
気的特性を計算する特性計算手段と、 前記特性計算手段による計算結果を出力するデータ出力
手段とを有し、 前記関数フィッティング手段は、特定のゲート電圧と基
板電圧を設定し、前記複数の実測データと非線形最小2
乗法を使用した合せこみにより、前記特定のゲート電圧
と基板電圧毎にドレイン電流−ドレイン電圧特性を再現
する関数を決定することを特徴とする半導体素子の特性
シミュレーション装置。 - 【請求項7】 前記複数のドレイン電圧に対するドレイ
ン電流の実測データが少なくとも3点の実測データであ
ることを特徴とする請求項6記載の半導体素子の特性シ
ミュレーション装置。 - 【請求項8】 MOSトランジスタモデルパラメータを
用いたドレイン電流−ゲート電圧の特性シミュレーショ
ン装置であって、 複数のゲート電圧に対するドレイン電流の実測データを
取り込むデータ測定手段と、 取り込んだ前記実測データを専用関数にフィッティング
し、その関数の形を決定する関数フィッティング手段
と、 決定した関数を用いてドレイン電流−ゲート電圧の電気
的特性を計算する特性計算手段と、 前記特性計算手段による計算結果を出力するデータ出力
手段とを有し、 前記関数フィッティング手段は、特定のドレイン電圧と
基板電圧を設定し、前記複数の実測データと非線形最小
2乗法を使用した合せこみにより、前記特定のドレイン
電圧と基板電圧毎にドレイン電流−ゲート電圧特性を再
現する関数を決定することを特徴とする半導体素子の特
性シミュレーション装置。 - 【請求項9】 前記複数のゲート電圧に対するドレイン
電流の実測データが少なくとも7点の実測データである
ことを特徴とする請求項8記載の半導体素子の特性シミ
ュレーション装置。 - 【請求項10】 前記関数フィッティング手段は、前記
関数形を強反転領域と弱反転領域のそれぞれについて求
めることを特徴とする請求項8又は9記載の半導体素子
の特性シミュレーション装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001089147A JP3431610B2 (ja) | 2001-03-19 | 2001-03-27 | 半導体素子の特性シミュレーション方法及び特性シミュレーション装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-77767 | 2001-03-19 | ||
JP2001077767 | 2001-03-19 | ||
JP2001089147A JP3431610B2 (ja) | 2001-03-19 | 2001-03-27 | 半導体素子の特性シミュレーション方法及び特性シミュレーション装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002353440A JP2002353440A (ja) | 2002-12-06 |
JP3431610B2 true JP3431610B2 (ja) | 2003-07-28 |
Family
ID=26611507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001089147A Expired - Fee Related JP3431610B2 (ja) | 2001-03-19 | 2001-03-27 | 半導体素子の特性シミュレーション方法及び特性シミュレーション装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3431610B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111884180A (zh) * | 2020-07-15 | 2020-11-03 | 华北电力大学 | 一种基于最小二乘拟合的直流***保护方法及装置 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4943918B2 (ja) * | 2007-03-31 | 2012-05-30 | 財団法人福岡県産業・科学技術振興財団 | 実形状検証装置 |
KR100938675B1 (ko) * | 2007-12-17 | 2010-01-25 | 한국전자통신연구원 | 박막 트랜지스터의 소스-드레인 전류 모델링 방법 및 장치 |
JP2009253218A (ja) * | 2008-04-10 | 2009-10-29 | Mitsubishi Electric Corp | 回路パラメータ抽出装置および回路パラメータ抽出方法 |
JP5407737B2 (ja) | 2009-10-16 | 2014-02-05 | 富士通セミコンダクター株式会社 | モデル生成プログラム、モデル生成装置、およびモデル生成方法 |
-
2001
- 2001-03-27 JP JP2001089147A patent/JP3431610B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111884180A (zh) * | 2020-07-15 | 2020-11-03 | 华北电力大学 | 一种基于最小二乘拟合的直流***保护方法及装置 |
CN111884180B (zh) * | 2020-07-15 | 2021-05-18 | 华北电力大学 | 一种基于最小二乘拟合的直流***保护方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2002353440A (ja) | 2002-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3786657B2 (ja) | シミュレーション方法及びシミュレーション装置 | |
Shur et al. | Unified MOSFET model | |
KR100335492B1 (ko) | 간편한 모델 파라미터 집합 추출 방법과 이를 이용한 집적회로의 통계적 시뮬레이션 방법 | |
JP2000049339A (ja) | Misfetのオーバラップ長の測定方法、測定装置、抽出プログラムを記録した記録媒体及びデバイスモデル | |
JP4792439B2 (ja) | シミュレーション方法及びシミュレーション装置 | |
US7463988B2 (en) | Parameter setting method and circuit operation testing method and electronic processing device | |
JP3431610B2 (ja) | 半導体素子の特性シミュレーション方法及び特性シミュレーション装置 | |
WO2000077834A2 (en) | Modelling electrical characteristics of thin film transistors | |
JP2699844B2 (ja) | M0sfetのデバイスモデルとパラメータ抽出方法 | |
JP2008053692A (ja) | トランジスタのbt劣化のシミュレーションモデルおよびシミュレーションモデル化方法 | |
US7711526B2 (en) | Simulator and parameter extraction device for transistor, simulation and parameter extraction method for transistor, and associated computer program and storage medium | |
JP3420102B2 (ja) | モデルパラメータ抽出方法 | |
US20110238393A1 (en) | Spice model parameter output apparatus and method, and recording medium | |
JP3175959B2 (ja) | 半導体集積回路のシミュレーション方法 | |
JP2005340340A (ja) | 半導体シミュレーション装置および半導体シミュレーション方法 | |
US20090319966A1 (en) | Method for analyzing and designing semiconductor device and apparatus for the same | |
JP2008053617A (ja) | 電流モデル作成方法および電子回路 | |
JP3340535B2 (ja) | 半導体特性測定システム | |
US6800496B1 (en) | Characterization methodology for the thin gate oxide device | |
JP2001119017A (ja) | モデルパラメータ抽出方法およびその方式 | |
JP2003023078A (ja) | 集積回路設計の評価方法及び装置並びにプログラム | |
JP5030577B2 (ja) | パラメータ設定方法及び回路動作検証方法、並びに電子装置 | |
JP2013089696A (ja) | 高耐圧mosfetの回路シミュレーション用モデルの作成方法と装置並びにプログラム | |
JPH0773129B2 (ja) | デバイス・パラメータ抽出装置 | |
JPH09106416A (ja) | 半導体装置の回路シミュレーション方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080523 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 11 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |