JP3422998B2 - 複数の電流源トランジスタをバイアスするための温度補償電流源を有する基準電圧源 - Google Patents
複数の電流源トランジスタをバイアスするための温度補償電流源を有する基準電圧源Info
- Publication number
- JP3422998B2 JP3422998B2 JP52620395A JP52620395A JP3422998B2 JP 3422998 B2 JP3422998 B2 JP 3422998B2 JP 52620395 A JP52620395 A JP 52620395A JP 52620395 A JP52620395 A JP 52620395A JP 3422998 B2 JP3422998 B2 JP 3422998B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- terminal
- output
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
本発明は電流源を駆動するための基準電圧源に関し、
この電圧源は、 第１共通端子、第２共通端子、第１接続端子及び第２
接続端子、 第１共通端子と第１接続端子との間に接続されたイン
ピーダンス、 第１接続端子と第２共通端子との間に直列に接続され
た第１半導体接合及び第１抵抗器、 第１共通端子と第２接続端子との間に接続された第２
抵抗器、 第２接続端子と第２共通端子との間に接続された第２
半導体接合、 出力、反転入力及び非反転入力を具え、反転及び非反
転入力の１つの入力が第１接続端子に接続され、他の入
力が第２接続端子に接続された差動増幅器 を具備し、 第１及び第２共通端子の１つが差動増幅器の出力に接
続され、他の１つが第１電源端子に接続されている。
この電圧源は、 第１共通端子、第２共通端子、第１接続端子及び第２
接続端子、 第１共通端子と第１接続端子との間に接続されたイン
ピーダンス、 第１接続端子と第２共通端子との間に直列に接続され
た第１半導体接合及び第１抵抗器、 第１共通端子と第２接続端子との間に接続された第２
抵抗器、 第２接続端子と第２共通端子との間に接続された第２
半導体接合、 出力、反転入力及び非反転入力を具え、反転及び非反
転入力の１つの入力が第１接続端子に接続され、他の入
力が第２接続端子に接続された差動増幅器 を具備し、 第１及び第２共通端子の１つが差動増幅器の出力に接
続され、他の１つが第１電源端子に接続されている。
この型の基準電圧源は米国特許US4,100,436号に開示
されており、バンドギャップ基準電圧源として既知であ
る。ここで用いられている導電性素子は抵抗器の形をと
っている。差動増幅器の出力が第１共通端子に接続さ
れ、第２共通端子がアースに接続されている。差動増幅
器は第１及び第２半導体接合を通る電流に一定比率を与
える。この電流比は、導電性素子の抵抗と第２抵抗器と
の間の抵抗値の比によって定まる。第１及び第２半導体
接合間の接合電圧の差は第１抵抗器の両端に現われる。
この差は正の温度係数（TC）を持っている。その結果、
第１抵抗器を通る電流もはやり正のTCを持っている。こ
の電流は導電性素子の抵抗を通って流れ、この抵抗の両
端にやはり正のTCを持つ電圧を生成する。差動増幅器に
より第１及び第２接続端子間の電圧差は無視できるよう
になるので、第１接続端子と第１共通端子との間の導電
性素子の抵抗の両端の電圧は、第２接続端子と第１共通
端子の間の第２抵抗器の両端の電圧に等しい。差動増幅
器の出力での出力電圧は、第２半導体接合の接合電圧と
第２抵抗器の両端の電圧との和である。よく知られてい
るように、半導体接合の両端電圧は負のTCを持ってい
る。パラメータが適切に選択された場合、第２抵抗器及
び第２半導体接合の両端の電圧の和は広い温度範囲にわ
たって実質的に零のTCを持つ。この電圧の和は、差動増
幅器の出力として他の目的に用いることができる。
されており、バンドギャップ基準電圧源として既知であ
る。ここで用いられている導電性素子は抵抗器の形をと
っている。差動増幅器の出力が第１共通端子に接続さ
れ、第２共通端子がアースに接続されている。差動増幅
器は第１及び第２半導体接合を通る電流に一定比率を与
える。この電流比は、導電性素子の抵抗と第２抵抗器と
の間の抵抗値の比によって定まる。第１及び第２半導体
接合間の接合電圧の差は第１抵抗器の両端に現われる。
この差は正の温度係数（TC）を持っている。その結果、
第１抵抗器を通る電流もはやり正のTCを持っている。こ
の電流は導電性素子の抵抗を通って流れ、この抵抗の両
端にやはり正のTCを持つ電圧を生成する。差動増幅器に
より第１及び第２接続端子間の電圧差は無視できるよう
になるので、第１接続端子と第１共通端子との間の導電
性素子の抵抗の両端の電圧は、第２接続端子と第１共通
端子の間の第２抵抗器の両端の電圧に等しい。差動増幅
器の出力での出力電圧は、第２半導体接合の接合電圧と
第２抵抗器の両端の電圧との和である。よく知られてい
るように、半導体接合の両端電圧は負のTCを持ってい
る。パラメータが適切に選択された場合、第２抵抗器及
び第２半導体接合の両端の電圧の和は広い温度範囲にわ
たって実質的に零のTCを持つ。この電圧の和は、差動増
幅器の出力として他の目的に用いることができる。
前記米国特許US4,100,436号は、第１及び第２両半導
体接合がダイオード接続されたトランジスタからなる代
替案を開示している。米国特許US4,059,793号の図２及
び３は第２の代替案を示しており、ここでは第１半導体
接合がトランジスタのベース−エミッタ接合であり、そ
のコレクタが第１接続端子に接続され、そのエミッタが
第１抵抗器を介して第１電源端子に接続され、第２半導
体接合がトランジスタのベース−エミッタ接合であり、
そのベースが第１トランジスタのベースに接続され、そ
のコレクタが第２接続端子に接続されている。原理的に
は、この第２の代替案は「IC電圧レギュレータの最近の
進歩」（“New Developments in IC Voltage Regulator
s",IEEE Journal of Solid−State Circuit第SC−６巻
第１号第２−７頁1971年２月）の図２に示されたウィド
ラー（Widlar）バンドギャップ基準の一つの型である。
体接合がダイオード接続されたトランジスタからなる代
替案を開示している。米国特許US4,059,793号の図２及
び３は第２の代替案を示しており、ここでは第１半導体
接合がトランジスタのベース−エミッタ接合であり、そ
のコレクタが第１接続端子に接続され、そのエミッタが
第１抵抗器を介して第１電源端子に接続され、第２半導
体接合がトランジスタのベース−エミッタ接合であり、
そのベースが第１トランジスタのベースに接続され、そ
のコレクタが第２接続端子に接続されている。原理的に
は、この第２の代替案は「IC電圧レギュレータの最近の
進歩」（“New Developments in IC Voltage Regulator
s",IEEE Journal of Solid−State Circuit第SC−６巻
第１号第２−７頁1971年２月）の図２に示されたウィド
ラー（Widlar）バンドギャップ基準の一つの型である。
集積回路は、しばしば熱的に極めて安定な基準電圧ば
かりでなく一又は複数の温度に依存しない基準電流をも
必要とする。このような基準電流は、エミッタ直列抵抗
器を持つか或いは持たない、電流源として構成されたト
ランジスタによって供給される。電流源トランジスタの
ベースが基準電圧を受信し、これを電流に変換する。し
かしながら、電流の大きさはまた電流源トランジスタの
ベース−エミッタ接合電圧によって定まり、その電圧は
よく知られているように負のTCを持ち、従って温度に依
存しない電流を得るためには補正を必要とする。
かりでなく一又は複数の温度に依存しない基準電流をも
必要とする。このような基準電流は、エミッタ直列抵抗
器を持つか或いは持たない、電流源として構成されたト
ランジスタによって供給される。電流源トランジスタの
ベースが基準電圧を受信し、これを電流に変換する。し
かしながら、電流の大きさはまた電流源トランジスタの
ベース−エミッタ接合電圧によって定まり、その電圧は
よく知られているように負のTCを持ち、従って温度に依
存しない電流を得るためには補正を必要とする。
米国特許US4,816,742号は、電流源トランジスタのエ
ミッタ電流の負のTCを、エミッタ直列抵抗器と並列に正
のTCを持つ補償電流源を設けることによって補償し、電
流源トランジスタの正味のコレクタ電流のTCを零にする
解を開示している。しかしながら、この解は部品の追加
及びチップ面積の増加のために魅力が小さい。実際に、
各々の電流源トランジスタが補償トランジスタを必要と
し、これに加えてこれらの全ての補償トランジスタを駆
動するための導体が必要になる。
ミッタ電流の負のTCを、エミッタ直列抵抗器と並列に正
のTCを持つ補償電流源を設けることによって補償し、電
流源トランジスタの正味のコレクタ電流のTCを零にする
解を開示している。しかしながら、この解は部品の追加
及びチップ面積の増加のために魅力が小さい。実際に、
各々の電流源トランジスタが補償トランジスタを必要と
し、これに加えてこれらの全ての補償トランジスタを駆
動するための導体が必要になる。
欧州特許明細書0,252,320B1は他の解を開示してお
り、この解では第２半導体接合と並列に抵抗器が接続さ
れる。この抵抗器を通って負のTCの電流が流れ、接続さ
れた電流源トランジスタのベース−エミッタ接合の負の
TCを補償する。しかしながら、この解は前記の型とは異
なる型、即ちブロコウ（Brokaw）バンドギャップ基準型
の基準電圧源で用いられる。この型では、第１及び第２
半導体接合がトランジスタのベース−エミッタ接合であ
り、そのコレクタは第１及び第２接続端子に接続され、
そのベースは差動増幅器の出力に接続され、トランジス
タのエミッタ電流の和は共通抵抗器中に形成される。
り、この解では第２半導体接合と並列に抵抗器が接続さ
れる。この抵抗器を通って負のTCの電流が流れ、接続さ
れた電流源トランジスタのベース−エミッタ接合の負の
TCを補償する。しかしながら、この解は前記の型とは異
なる型、即ちブロコウ（Brokaw）バンドギャップ基準型
の基準電圧源で用いられる。この型では、第１及び第２
半導体接合がトランジスタのベース−エミッタ接合であ
り、そのコレクタは第１及び第２接続端子に接続され、
そのベースは差動増幅器の出力に接続され、トランジス
タのエミッタ電流の和は共通抵抗器中に形成される。
本発明の目的は、電流源トランジスタを駆動するため
の基準電圧源であって、電流源トランジスタのベース−
エミッタ接合の熱的挙動に対して補正された基準電圧源
を提供することである。
の基準電圧源であって、電流源トランジスタのベース−
エミッタ接合の熱的挙動に対して補正された基準電圧源
を提供することである。
このため、本発明は、冒頭で定義された型の基準電圧
源において、導電性素子が第３半導体接合からなること
を特徴とする。
源において、導電性素子が第３半導体接合からなること
を特徴とする。
差動増幅器が第１及び第２接続端子間の電圧差を実質
的に零にするので、第２接続端子は、第１半導体接合、
第１抵抗器及び第２半導体接合によって形成される第１
電流ミラーの入力端子であり、この電流ミラーの出力端
子は第１接続端子によって形成されると見做すことがで
きる。第１電流ミラーの電流変換は、第１抵抗器の両端
の接合電圧の差によって生じる正のTCを持つ。差動増幅
器、第２抵抗器及び第３半導体接合を含む構成が、第１
及び第２半導体接合を通る電流を所定の比になるように
する。実際に、この構成は電流変換が負のTCを有する第
２電流ミラーとして機能する。この２つの電流ミラーを
組合せて２つの逆符号の温度係数を重ね合わせると、第
１及び第２抵抗器並びに第１及び第２半導体接合の電流
密度比を適切に選択すれば、第１又は第２共通端子の電
流の和が、符号及び大きさを調整することができるTCを
持つようになる。第３抵抗器が第３半導体接合と直列に
設けられると、この選択を容易に行うことができる。
的に零にするので、第２接続端子は、第１半導体接合、
第１抵抗器及び第２半導体接合によって形成される第１
電流ミラーの入力端子であり、この電流ミラーの出力端
子は第１接続端子によって形成されると見做すことがで
きる。第１電流ミラーの電流変換は、第１抵抗器の両端
の接合電圧の差によって生じる正のTCを持つ。差動増幅
器、第２抵抗器及び第３半導体接合を含む構成が、第１
及び第２半導体接合を通る電流を所定の比になるように
する。実際に、この構成は電流変換が負のTCを有する第
２電流ミラーとして機能する。この２つの電流ミラーを
組合せて２つの逆符号の温度係数を重ね合わせると、第
１及び第２抵抗器並びに第１及び第２半導体接合の電流
密度比を適切に選択すれば、第１又は第２共通端子の電
流の和が、符号及び大きさを調整することができるTCを
持つようになる。第３抵抗器が第３半導体接合と直列に
設けられると、この選択を容易に行うことができる。
構成部品の適切な選択により、TCが実質的に零の合計
電流を得ることができる。この合計電流は分岐すること
も多重化することもできる。このための第１の代替技術
は、前記の第１及び第２共通端子のうちの他の１つが、
電流ミラーの入力ブランチを介して第１電源端子に接続
されることを特徴とする。このようにすれば、電流ミラ
ーが更に一定で温度に依存しない電流を供給するための
出力ブランチを持つことができる。この場合、電流は第
１電源端子の電位に関係する。
電流を得ることができる。この合計電流は分岐すること
も多重化することもできる。このための第１の代替技術
は、前記の第１及び第２共通端子のうちの他の１つが、
電流ミラーの入力ブランチを介して第１電源端子に接続
されることを特徴とする。このようにすれば、電流ミラ
ーが更に一定で温度に依存しない電流を供給するための
出力ブランチを持つことができる。この場合、電流は第
１電源端子の電位に関係する。
第２の代替技術は、差動増幅器が、制御電極、差動増
幅器の出力を形成する第１主電極、及び、電流ミラーの
入力ブランチに接続された第２主電極を有する出力トラ
ンジスタを具えることを特徴とする。出力トランジスタ
はバイポーラ又はユニポーラ（MOS）トランジスタでよ
い。第１主電極はエミッタ／ソースであり、それは差動
増幅器の出力として機能する。しかしながら、コレクタ
／ドレインを流れる電流はエミッタ／ソースの電流に実
質的に等しい。コレクタ／ドレインを電流ミラーに接続
することにより、他の電源電位となる一定で温度に依存
しない電流を得ることができるようになる。他の代替解
は、差動増幅器が出力トランジスタを具え、この出力ト
ランジスタは、第２電源端子に接続された第１主電極、
差動増幅器の出力を形成する第２主電極、及び、出力ト
ランジスタのレプリカの制御電極に接続されるように配
置された制御電極を有し、前記レプリカは、出力トラン
ジスタの第１主電極と同様に第２電源端子に接続された
第１主電極を有することを特徴とする。この実施例にお
いては、出力トランジスタのコレクタ／ドレインが差動
増幅器の出力を形成する。エミッタ／ソースは必要に応
じて直列抵抗器を介して第２電源端子に接続される。出
力トランジスタの等大或いは等大でないレプリカを設け
ることにより、やはり、多数の一定で温度に依存しない
電流を生成し、これが第２電源端子の電位になる。
幅器の出力を形成する第１主電極、及び、電流ミラーの
入力ブランチに接続された第２主電極を有する出力トラ
ンジスタを具えることを特徴とする。出力トランジスタ
はバイポーラ又はユニポーラ（MOS）トランジスタでよ
い。第１主電極はエミッタ／ソースであり、それは差動
増幅器の出力として機能する。しかしながら、コレクタ
／ドレインを流れる電流はエミッタ／ソースの電流に実
質的に等しい。コレクタ／ドレインを電流ミラーに接続
することにより、他の電源電位となる一定で温度に依存
しない電流を得ることができるようになる。他の代替解
は、差動増幅器が出力トランジスタを具え、この出力ト
ランジスタは、第２電源端子に接続された第１主電極、
差動増幅器の出力を形成する第２主電極、及び、出力ト
ランジスタのレプリカの制御電極に接続されるように配
置された制御電極を有し、前記レプリカは、出力トラン
ジスタの第１主電極と同様に第２電源端子に接続された
第１主電極を有することを特徴とする。この実施例にお
いては、出力トランジスタのコレクタ／ドレインが差動
増幅器の出力を形成する。エミッタ／ソースは必要に応
じて直列抵抗器を介して第２電源端子に接続される。出
力トランジスタの等大或いは等大でないレプリカを設け
ることにより、やはり、多数の一定で温度に依存しない
電流を生成し、これが第２電源端子の電位になる。
しかしながら、部品の適切な選択により、更に負のTC
を持つ合計電流を得ることもできる。この合計電流は抵
抗器を通り抜けることができ、エミッタフォロワとして
配置されたバッファトランジスタでバッファされ、多数
の電流源トランジスタのベースを順に駆動する。この目
的に適した実施例は、差動増幅器の出力が第４抵抗器を
介して前記第１及び第２共通端子の１つに接続され、更
に、バッファトランジスタを具え、このバッファトラン
ジスタは、差動増幅器の出力に接続されたベース及び零
入力電流源を介して第１電源端子に接続され且つ出力端
子に接続されたエミッタを有し、出力端子は少なくとも
１つの電流源トランジスタに接続され、トランジスタ
は、出力端子に接続されたベース、第１電源端子に接続
されたエミッタ及び定電流を供給するコレクタを有する
ことを特徴とする。第４抵抗器を通る合計電流の負のTC
は、第３抵抗器の両端の電圧の正のTCを補償する。バッ
ファトランジスタのベースの電圧は、第１電源端子の電
圧から計算される電圧であり、２つの接合電圧即ち第２
及び第３半導体接合電圧と第３及び第４抵抗器の両端の
電圧との和である。しかしながら、後者の電圧は小さ
く、即ち両者合わせてほぼ250mVである。これは、駆動
されるべき電流源トランジスタのエミッタの電圧もまた
ほぼ250mVであることを意味し、第１電源端子の電圧か
ら隔たっている。電流源トランジスタのコレクタのスイ
ングは、従って相対的に低電源電圧に対して大きい。
を持つ合計電流を得ることもできる。この合計電流は抵
抗器を通り抜けることができ、エミッタフォロワとして
配置されたバッファトランジスタでバッファされ、多数
の電流源トランジスタのベースを順に駆動する。この目
的に適した実施例は、差動増幅器の出力が第４抵抗器を
介して前記第１及び第２共通端子の１つに接続され、更
に、バッファトランジスタを具え、このバッファトラン
ジスタは、差動増幅器の出力に接続されたベース及び零
入力電流源を介して第１電源端子に接続され且つ出力端
子に接続されたエミッタを有し、出力端子は少なくとも
１つの電流源トランジスタに接続され、トランジスタ
は、出力端子に接続されたベース、第１電源端子に接続
されたエミッタ及び定電流を供給するコレクタを有する
ことを特徴とする。第４抵抗器を通る合計電流の負のTC
は、第３抵抗器の両端の電圧の正のTCを補償する。バッ
ファトランジスタのベースの電圧は、第１電源端子の電
圧から計算される電圧であり、２つの接合電圧即ち第２
及び第３半導体接合電圧と第３及び第４抵抗器の両端の
電圧との和である。しかしながら、後者の電圧は小さ
く、即ち両者合わせてほぼ250mVである。これは、駆動
されるべき電流源トランジスタのエミッタの電圧もまた
ほぼ250mVであることを意味し、第１電源端子の電圧か
ら隔たっている。電流源トランジスタのコレクタのスイ
ングは、従って相対的に低電源電圧に対して大きい。
3V電源の場合でも動作し少ない構成部品で済む実施例
は、第１半導体接合が第１トランジスタのベース−エミ
ッタ接合であり、第１トランジスタは、ベース、第１接
続端子に接続されたコレクタ及び第１抵抗器に接続され
たエミッタを有し、第２半導体接合はダイオード接続の
第２トランジスタのベース−エミッタ接合であり、第２
トランジスタは、第１トランジスタのベースに接続され
たベース及び第２接続端子に接続されたコレクタを有す
ることを特徴とし、更に、差動増幅器が第５抵抗器及び
第３トランジスタを具え、第３トランジスタは、それぞ
れ第１接続端子及び第１電源端子に接続されたベース及
びエミッタ、及び第５抵抗器を介して第２電源端子に接
続されたコレクタを有し、差動増幅器の出力が、第３ト
ランジスタのコレクタによって形成されることを特徴と
する。
は、第１半導体接合が第１トランジスタのベース−エミ
ッタ接合であり、第１トランジスタは、ベース、第１接
続端子に接続されたコレクタ及び第１抵抗器に接続され
たエミッタを有し、第２半導体接合はダイオード接続の
第２トランジスタのベース−エミッタ接合であり、第２
トランジスタは、第１トランジスタのベースに接続され
たベース及び第２接続端子に接続されたコレクタを有す
ることを特徴とし、更に、差動増幅器が第５抵抗器及び
第３トランジスタを具え、第３トランジスタは、それぞ
れ第１接続端子及び第１電源端子に接続されたベース及
びエミッタ、及び第５抵抗器を介して第２電源端子に接
続されたコレクタを有し、差動増幅器の出力が、第３ト
ランジスタのコレクタによって形成されることを特徴と
する。
この実施例は更に改善することができ、この場合、第
４抵抗器が第５抵抗器の分割点に接続されることを特徴
とする。これは電源電圧の変化に対して新たな補償を行
う。第２抵抗器の、可能ならば第４抵抗器との両端の電
圧の増加が、分割点と第３トランジスタのコレクタとの
間の抵抗器の両端の電圧の逆方向の増加によって補償さ
れる。
４抵抗器が第５抵抗器の分割点に接続されることを特徴
とする。これは電源電圧の変化に対して新たな補償を行
う。第２抵抗器の、可能ならば第４抵抗器との両端の電
圧の増加が、分割点と第３トランジスタのコレクタとの
間の抵抗器の両端の電圧の逆方向の増加によって補償さ
れる。
バッファトランジスタの零入力電流源は、更に、零入
力電流源が第４トランジスタを具え、第４トランジスタ
は、第２トランジスタのベースに、第１電源端子に及び
バッファトランジスタのエミッタに、それぞれ接続され
たベース、エミッタ及びコレクタを有することを特徴と
する。バッファトランジスタを通る零入力電流は従って
第２トランジスタを通る電流に従う。
力電流源が第４トランジスタを具え、第４トランジスタ
は、第２トランジスタのベースに、第１電源端子に及び
バッファトランジスタのエミッタに、それぞれ接続され
たベース、エミッタ及びコレクタを有することを特徴と
する。バッファトランジスタを通る零入力電流は従って
第２トランジスタを通る電流に従う。
本発明のこれらの及び他の観点は、次に図面を用いて
記述され説明される。
記述され説明される。
これらの図面で同様のエレメントには同一の参照記号
が付されている。
が付されている。
図１は本発明による基準電圧源の一般的な回路図であ
る。図には、第１共通端子２、第２共通端子４、第１接
続端子６及び第２接続端子８が示されている。第１半導
体接合10及び第１抵抗器12が第１接続端子６と第２共通
端子４との間に直列に接続される。第２半導体接合14が
第２接続端子８と第２共通端子４との間に接続される。
第２抵抗器16が第２接続端子８と第１共通端子２との間
に接続される。第３半導体接合18が第１接続端子６と第
１共通単位２との間に接続される。更に、差動増幅器20
が示され、これは、非反転入力22及び反転入力24を具
え、これらの入力の１つが第１接続端子６に接続され、
他の入力が第２接続端子８に接続され、非反転出力26及
び反転出力28を具え、これらの出力の１つが第１共通端
子２に接続され、他の出力が第２共通端子４に接続され
る。第１電流I1が、第１共通端子２から第２接続端子８
を経て第２共通端子４に流れる。第２電流I2が、第１共
通端子２から第１接続端子６を経て第２共通端子４に流
れる。合計電流I1＋I2が差動増幅器20の非反転出力26に
よって第１共通端子２に供給され、反転出力28によって
第２共通端子４から流れ出る。非反転入力22及び反転入
力24への入力電流は無視してもよい。差動増幅器20は、
第１接続端子６と第２接続端子８との間の電圧差を極め
て小さくする。従って第２抵抗器16の両端の電圧は、第
３半導体接合18の両端の接合電圧Vbe3に等しい。第２抵
抗器16を通る電流I1は従って式 I1＝Vbe3/R2 （１） に従う。ここでR2は第２抵抗器16の抵抗値である。電流
I2は式 I2＝（ＶT/R1）1n（（I1/I2）（A1/A2）〕 （２） に従う。ここでＶTは熱ポテンシャル（kT/q）、R1は第
１抵抗器12の抵抗値、A1は第１半導体接合10の面積、A2
は第２半導体接合14の面積である。式（２）はそれ自体
既知である。これの詳細については、例えば「精密基準
電圧源」（“A Precision Reference Voltage Source",
IEEE Journal of Solid State Circuits,第SC−８巻第
３号、1973年６月、第222−226頁）が参考になる。
る。図には、第１共通端子２、第２共通端子４、第１接
続端子６及び第２接続端子８が示されている。第１半導
体接合10及び第１抵抗器12が第１接続端子６と第２共通
端子４との間に直列に接続される。第２半導体接合14が
第２接続端子８と第２共通端子４との間に接続される。
第２抵抗器16が第２接続端子８と第１共通端子２との間
に接続される。第３半導体接合18が第１接続端子６と第
１共通単位２との間に接続される。更に、差動増幅器20
が示され、これは、非反転入力22及び反転入力24を具
え、これらの入力の１つが第１接続端子６に接続され、
他の入力が第２接続端子８に接続され、非反転出力26及
び反転出力28を具え、これらの出力の１つが第１共通端
子２に接続され、他の出力が第２共通端子４に接続され
る。第１電流I1が、第１共通端子２から第２接続端子８
を経て第２共通端子４に流れる。第２電流I2が、第１共
通端子２から第１接続端子６を経て第２共通端子４に流
れる。合計電流I1＋I2が差動増幅器20の非反転出力26に
よって第１共通端子２に供給され、反転出力28によって
第２共通端子４から流れ出る。非反転入力22及び反転入
力24への入力電流は無視してもよい。差動増幅器20は、
第１接続端子６と第２接続端子８との間の電圧差を極め
て小さくする。従って第２抵抗器16の両端の電圧は、第
３半導体接合18の両端の接合電圧Vbe3に等しい。第２抵
抗器16を通る電流I1は従って式 I1＝Vbe3/R2 （１） に従う。ここでR2は第２抵抗器16の抵抗値である。電流
I2は式 I2＝（ＶT/R1）1n（（I1/I2）（A1/A2）〕 （２） に従う。ここでＶTは熱ポテンシャル（kT/q）、R1は第
１抵抗器12の抵抗値、A1は第１半導体接合10の面積、A2
は第２半導体接合14の面積である。式（２）はそれ自体
既知である。これの詳細については、例えば「精密基準
電圧源」（“A Precision Reference Voltage Source",
IEEE Journal of Solid State Circuits,第SC−８巻第
３号、1973年６月、第222−226頁）が参考になる。
式（１）は、負の温度係数（TC）の電流変換を持つ第
１電流ミラーの効果を表すものと見做すことができる。
これはよく知られているように接合電圧Vbe3が負のTCを
持つためである。ＶT＝kT/qは絶対温度に比例するの
で、比I2/I1は正のTCを持つ。温度が上昇すると、接合
電圧Vbe3従って第１電流I1は減少する。しかしながら、
第１電流I1の減少は、比I2/I1の正のTCによる第２電流I
2の増加によって補償される。従って、合計電流I1＋I2
は実質的に零のTCを持つことができる。従って、第１電
流I1の減少を第２電流I2の増加によって補償するために
は、面積A1が面積A2のほぼ８倍の大きさを持たなければ
ならないことが分かる。図２に示すように、第３半導体
接合18と直列に第３抵抗器30を配置することにより、第
１電流ミラーの比較的大きい負のTCを減少させることが
できる。正のTCの第２電流I2が第３抵抗器30を通って流
れ、第３抵抗器30の両端に、これも正のTCを持つ大きな
電圧降下を生成する。正のTCの電圧降下は接合電圧Vbe3
の負のTCを減少させる。
１電流ミラーの効果を表すものと見做すことができる。
これはよく知られているように接合電圧Vbe3が負のTCを
持つためである。ＶT＝kT/qは絶対温度に比例するの
で、比I2/I1は正のTCを持つ。温度が上昇すると、接合
電圧Vbe3従って第１電流I1は減少する。しかしながら、
第１電流I1の減少は、比I2/I1の正のTCによる第２電流I
2の増加によって補償される。従って、合計電流I1＋I2
は実質的に零のTCを持つことができる。従って、第１電
流I1の減少を第２電流I2の増加によって補償するために
は、面積A1が面積A2のほぼ８倍の大きさを持たなければ
ならないことが分かる。図２に示すように、第３半導体
接合18と直列に第３抵抗器30を配置することにより、第
１電流ミラーの比較的大きい負のTCを減少させることが
できる。正のTCの第２電流I2が第３抵抗器30を通って流
れ、第３抵抗器30の両端に、これも正のTCを持つ大きな
電圧降下を生成する。正のTCの電圧降下は接合電圧Vbe3
の負のTCを減少させる。
図２に示した装置においては、共通端子２及び４の１
つが固定された電圧に接続されていてもその基本的な動
作は変わらず、この場合これに加えて差動増幅器20の関
連する出力が省略される。図３乃至６は種々の変形を示
している。図３では、第２共通端子４がアースに接続さ
れている筈の第１電源端子32に接続され、比反転出力26
が第１共通端子２に接続され、反転出力28が省略されて
いる。図５では、第２ではなく、第１共通端子２が第１
電源端子32に接続されている。ここでは非反転出力26が
第２共通端子４に接続され、非反転入力22及び反転入力
24が逆方向に接続される。
つが固定された電圧に接続されていてもその基本的な動
作は変わらず、この場合これに加えて差動増幅器20の関
連する出力が省略される。図３乃至６は種々の変形を示
している。図３では、第２共通端子４がアースに接続さ
れている筈の第１電源端子32に接続され、比反転出力26
が第１共通端子２に接続され、反転出力28が省略されて
いる。図５では、第２ではなく、第１共通端子２が第１
電源端子32に接続されている。ここでは非反転出力26が
第２共通端子４に接続され、非反転入力22及び反転入力
24が逆方向に接続される。
第１半導体接合10、第２半導体接合14及び第３半導体
接合18はダイオードとして表示されているが、これらは
コレクタとベースが相互接続されたトランジスタによっ
て形成されてもよい。第１半導体接合10、第１抵抗器12
及び第２半導体接合14の効果は、変形によっても同様に
得られる。図４は図３に対するそのような変形を示す。
図４においては、第１半導体接合10が第１トランジスタ
34のベース−エミッタ接合であり、そのコレクタは第１
接続端子６に接続され、そのエミッタは第１抵抗器12に
接続されている。また、第２半導体接合14はダイオード
接続の第２トランジスタ36のベース−エミッタ接合であ
り、そのベースは第１トランジスタ34のベースに接続さ
れ、そのコレクタは第２接続端子８に接続される。図６
は図５の装置の同様の変形を示す。
接合18はダイオードとして表示されているが、これらは
コレクタとベースが相互接続されたトランジスタによっ
て形成されてもよい。第１半導体接合10、第１抵抗器12
及び第２半導体接合14の効果は、変形によっても同様に
得られる。図４は図３に対するそのような変形を示す。
図４においては、第１半導体接合10が第１トランジスタ
34のベース−エミッタ接合であり、そのコレクタは第１
接続端子６に接続され、そのエミッタは第１抵抗器12に
接続されている。また、第２半導体接合14はダイオード
接続の第２トランジスタ36のベース−エミッタ接合であ
り、そのベースは第１トランジスタ34のベースに接続さ
れ、そのコレクタは第２接続端子８に接続される。図６
は図５の装置の同様の変形を示す。
実質的に零のTCを持つ合計電流I1＋I2が第１共通端子
２及び第２共通端子４を通って流れる。図７は合計電流
の利用方法の第１例を示す。図３又は４の装置の第２共
通端子４が、電流ミラー40の入力ブランチ38を介して第
１電源端子32に接続される。電流ミラー40は多数の電流
源トランジスタ42を具え、それらのベース−エミッタ接
合は、入力ブランチ38のダイオード接続されたトランジ
スタのベース−エミッタ接合と並列に配置される。電流
源トランジスタ42は、合計電流I1＋I2と同一のTCを持つ
電流を供給する。明らかに、図５及び６に示された回路
装置で、同様の電流ミラーによるカップリングアウト法
を用いることができる。
２及び第２共通端子４を通って流れる。図７は合計電流
の利用方法の第１例を示す。図３又は４の装置の第２共
通端子４が、電流ミラー40の入力ブランチ38を介して第
１電源端子32に接続される。電流ミラー40は多数の電流
源トランジスタ42を具え、それらのベース−エミッタ接
合は、入力ブランチ38のダイオード接続されたトランジ
スタのベース−エミッタ接合と並列に配置される。電流
源トランジスタ42は、合計電流I1＋I2と同一のTCを持つ
電流を供給する。明らかに、図５及び６に示された回路
装置で、同様の電流ミラーによるカップリングアウト法
を用いることができる。
図８は他のカップリングアウト法を示す。差動増幅器
20が、非反転出力26に接続されたエミッタを有する出力
トランジスタ44を具える。出力トランジスタ44のコレク
タは、その他の点については図７の電流ミラー40と同様
の電流ミラー48の入力ブランチ46に接続される。出力ト
ランジスタ44のエミッタ中の合計電流I1＋I2はほぼ完全
にコレクタを通って流れ、電流ミラー48の電流源トラン
ジスタ50は合計電流と同一のTCを持つ電流を供給する。
出力トランジスタ44はMOSトランジスタであってもよ
い。図７の電流ミラー40及び図８の電流ミラー48のトラ
ンジスタについても同様である。
20が、非反転出力26に接続されたエミッタを有する出力
トランジスタ44を具える。出力トランジスタ44のコレク
タは、その他の点については図７の電流ミラー40と同様
の電流ミラー48の入力ブランチ46に接続される。出力ト
ランジスタ44のエミッタ中の合計電流I1＋I2はほぼ完全
にコレクタを通って流れ、電流ミラー48の電流源トラン
ジスタ50は合計電流と同一のTCを持つ電流を供給する。
出力トランジスタ44はMOSトランジスタであってもよ
い。図７の電流ミラー40及び図８の電流ミラー48のトラ
ンジスタについても同様である。
図９は第３のカップリングアウト法を示す。差動増幅
器20がやはり出力トランジスタ52を具えるが、ここでは
コレクタが非反転出力26に接続される。エミッタは第２
電源端子54に接続される。レプリカトランジスタ56のベ
ース−エミッタ接合は出力トランジスタ52のベース−エ
ミッタ接合と並列に配置される。レプリカトランジスタ
56は、合計電流I1＋I2のTCと等しいTCを持つコレクタ電
流を供給する。この場合、出力トランジスタ52及びレプ
リカトランジスタ56もMOSトランジスタであってもよ
い。
器20がやはり出力トランジスタ52を具えるが、ここでは
コレクタが非反転出力26に接続される。エミッタは第２
電源端子54に接続される。レプリカトランジスタ56のベ
ース−エミッタ接合は出力トランジスタ52のベース−エ
ミッタ接合と並列に配置される。レプリカトランジスタ
56は、合計電流I1＋I2のTCと等しいTCを持つコレクタ電
流を供給する。この場合、出力トランジスタ52及びレプ
リカトランジスタ56もMOSトランジスタであってもよ
い。
これまで、目的は実質的に零のTCを持つ合計電流I1＋
I2を得ることであった。第１電流I1の減少は、比I2/I1
の正のTCにより第２電流I2の増加によって補償される。
従って、合計電流I1＋I2は実質的に零のTCを与えられ
る。しかしながら、意識的に完全補償よりも低度の補償
を実現することができる。この場合、合計電流は僅かに
負のTCを持つ。図10はこのような場合の回路装置を示
す。この回路装置は図３の変形を基にしているが、図
４、５及び６に示された変形についても同様に適用でき
る。差動増幅器20の非反転出力26が、ここでは第４抵抗
器58を介して第１共通端子２に接続される。更に、非反
転出力26に接続されたベース及び零入力電流源62を介し
て第１電源端子32に接続され且つ複数の電流源トランジ
スタ66のベースに接続するための接続端子64に接続され
たエミッタを有するバッファトランジスタ60を具え、こ
の電流源トランジスタ66のエミッタは直列抵抗器68によ
って第１電源端子32に接続される。第１電源端子32から
出発すると、バッファトランジスタ60のベースの電圧
は、ここで第２半導体接合14の接合電圧Vbe14、第３抵
抗器30の両端の電圧降下Ur30、第３半導体接合18の接合
電圧Vbe18及び第４抵抗器58の両端の電圧降下Ur58の和
に等しいことが分かる。しかしながら、バッファトラン
ジスタ60のベースの電圧は、更に、直列抵抗器68の両端
の電圧Ur68、電流源トランジスタ66の接合電圧Vbe66及
びバッファトランジスタ60の接合電圧Vbe60の和に等し
いことが分かる。第１の近似としては、直列抵抗器68の
両端の電圧Ur68が第３抵抗器30の両端の電圧降下Ur30と
第４抵抗器58の両端の電圧降下Ur58との和に等しい。既
に述べたように正のTCを持つ電流I2は第３抵抗器30を通
って流れる。負のTCを持つ合計電流I1＋I2は第４抵抗器
58を通って流れる。第３抵抗器30及び第４抵抗器58の両
端の合計電圧は、従って実質的に零のTCを持つことがで
きる。この電圧は、電流源トランジスタ66の直列抵抗器
68の両端に現れ、これにより温度に対して安定なコレク
タ電流を供給する。
I2を得ることであった。第１電流I1の減少は、比I2/I1
の正のTCにより第２電流I2の増加によって補償される。
従って、合計電流I1＋I2は実質的に零のTCを与えられ
る。しかしながら、意識的に完全補償よりも低度の補償
を実現することができる。この場合、合計電流は僅かに
負のTCを持つ。図10はこのような場合の回路装置を示
す。この回路装置は図３の変形を基にしているが、図
４、５及び６に示された変形についても同様に適用でき
る。差動増幅器20の非反転出力26が、ここでは第４抵抗
器58を介して第１共通端子２に接続される。更に、非反
転出力26に接続されたベース及び零入力電流源62を介し
て第１電源端子32に接続され且つ複数の電流源トランジ
スタ66のベースに接続するための接続端子64に接続され
たエミッタを有するバッファトランジスタ60を具え、こ
の電流源トランジスタ66のエミッタは直列抵抗器68によ
って第１電源端子32に接続される。第１電源端子32から
出発すると、バッファトランジスタ60のベースの電圧
は、ここで第２半導体接合14の接合電圧Vbe14、第３抵
抗器30の両端の電圧降下Ur30、第３半導体接合18の接合
電圧Vbe18及び第４抵抗器58の両端の電圧降下Ur58の和
に等しいことが分かる。しかしながら、バッファトラン
ジスタ60のベースの電圧は、更に、直列抵抗器68の両端
の電圧Ur68、電流源トランジスタ66の接合電圧Vbe66及
びバッファトランジスタ60の接合電圧Vbe60の和に等し
いことが分かる。第１の近似としては、直列抵抗器68の
両端の電圧Ur68が第３抵抗器30の両端の電圧降下Ur30と
第４抵抗器58の両端の電圧降下Ur58との和に等しい。既
に述べたように正のTCを持つ電流I2は第３抵抗器30を通
って流れる。負のTCを持つ合計電流I1＋I2は第４抵抗器
58を通って流れる。第３抵抗器30及び第４抵抗器58の両
端の合計電圧は、従って実質的に零のTCを持つことがで
きる。この電圧は、電流源トランジスタ66の直列抵抗器
68の両端に現れ、これにより温度に対して安定なコレク
タ電流を供給する。
図10の差動増幅器20は、図４に示した変形を基にする
と極めて簡潔にすることができる。その結果を図11に示
す。ここでは差動増幅器20が第３トランジスタ70を具
え、これは、それぞれ第１電源端子32、第１接続端子６
及び非反転出力26に接続されたエミッタ、ベース及びコ
レクタを有する。非反転出力26は第５抵抗器72を介して
第２電源端子54に接続される。第３トランジスタ70のベ
ースが反転入力として機能する。第３トランジスタ70の
エミッタが非反転入力として機能し、これは、第３トラ
ンジスタ70のベース−エミッタオフセット電圧を補償す
るため、第２トランジスタ36のベース−エミッタ接合を
介して第２接続端子８に接続される。この回路装置はほ
ぼ3Vという低電源電圧でも動作する。必要な合計電圧
は、２つの接合電圧即ちバッファトランジスタ60及び電
流源トランジスタ66の接合電圧と、自由に選択でき例え
ば250mVである直列抵抗器68の両端の電圧と、第５抵抗
器72の両端の電圧との和である。
と極めて簡潔にすることができる。その結果を図11に示
す。ここでは差動増幅器20が第３トランジスタ70を具
え、これは、それぞれ第１電源端子32、第１接続端子６
及び非反転出力26に接続されたエミッタ、ベース及びコ
レクタを有する。非反転出力26は第５抵抗器72を介して
第２電源端子54に接続される。第３トランジスタ70のベ
ースが反転入力として機能する。第３トランジスタ70の
エミッタが非反転入力として機能し、これは、第３トラ
ンジスタ70のベース−エミッタオフセット電圧を補償す
るため、第２トランジスタ36のベース−エミッタ接合を
介して第２接続端子８に接続される。この回路装置はほ
ぼ3Vという低電源電圧でも動作する。必要な合計電圧
は、２つの接合電圧即ちバッファトランジスタ60及び電
流源トランジスタ66の接合電圧と、自由に選択でき例え
ば250mVである直列抵抗器68の両端の電圧と、第５抵抗
器72の両端の電圧との和である。
図12では第５抵抗器72が分割点74を持つ２つの部分か
らなり、分割点74に第４抵抗器58が接続される。第２電
源端子と分割点との間の部分を72Aとし、他の部分を72B
とする。これは電源電圧の変動に対する付加的な補償を
実現する。電源電圧の増加に基づく第２抵抗器16及び可
能ならば第４抵抗器58の両端の電圧の増加は、分割点74
と非反転出力26との間の抵抗器の両端の電圧の逆方向の
増加によって補償される。図11の零入力電流源62は、第
４トランジスタ76を具え、これのベース、エミッタ及び
コレクタは、それぞれ、第２トランジスタ36のベース、
第１電源端子32及びバッファトランジスタ60のエミッタ
に接続される。第１電流I1が反射され、バッファトラン
ジスタ60のための零入力電流源として用いられる。
らなり、分割点74に第４抵抗器58が接続される。第２電
源端子と分割点との間の部分を72Aとし、他の部分を72B
とする。これは電源電圧の変動に対する付加的な補償を
実現する。電源電圧の増加に基づく第２抵抗器16及び可
能ならば第４抵抗器58の両端の電圧の増加は、分割点74
と非反転出力26との間の抵抗器の両端の電圧の逆方向の
増加によって補償される。図11の零入力電流源62は、第
４トランジスタ76を具え、これのベース、エミッタ及び
コレクタは、それぞれ、第２トランジスタ36のベース、
第１電源端子32及びバッファトランジスタ60のエミッタ
に接続される。第１電流I1が反射され、バッファトラン
ジスタ60のための零入力電流源として用いられる。
図12には例として、摂氏27゜で電源電圧4Vの場合につ
いて、電流、電圧及び抵抗値が記載されている。これら
の値は次の通りである。
いて、電流、電圧及び抵抗値が記載されている。これら
の値は次の通りである。
第２電源端子54の電圧：アースに対して4V
抵抗器72A:4000Ω
抵抗器72Aの両端の電圧:2.01V
抵抗器72Aを通る電流:498μＡ
抵抗器72B:145Ω
抵抗器72Bの両端の電圧:30mV
抵抗器72Bを通る電流:207μＡ
抵抗器58:680Ω
抵抗器58の両端の電圧:197mV
抵抗器58を通る電流:291μＡ
抵抗器16:6200Ω
抵抗器16の両端の電圧:953mV
抵抗器16を通る電流:155μＡ
抵抗器30:1500Ω
抵抗器30の両端の電圧:204mV
抵抗器30を通る電流:136μＡ
抵抗器12:330Ω
抵抗器12の両端の電圧:45mV
抵抗器68:625Ω
抵抗器68の両端の電圧:260mV
抵抗器68を通る電流:417μＡ
トランジスタ60のベース電圧：アースに対して1.96V
トランジスタ60のエミッタ電流:419μＡ
トランジスタ60のエミッタ電圧：アースに対して1.08
V トランジスタ34、36及び76のベース電圧：アースに対
して841mV トランジスタ76のコレクタ電流:310μＡ トランジスタ34のコレクタ電流:134μＡ トランジスタ70のベース電圧：アースに対して801mV トランジスタ70のコレクタ電流:203μＡ トランジスタ34のエミッタ面積とトランジスタ36のエ
ミッタ面積との比:4 ここに示された全ての回路装置においては、逆の伝導
型のトランジスタを用いることもできる。原理的に、ミ
ラー40及び48はどのような既知の型であってもよい。
V トランジスタ34、36及び76のベース電圧：アースに対
して841mV トランジスタ76のコレクタ電流:310μＡ トランジスタ34のコレクタ電流:134μＡ トランジスタ70のベース電圧：アースに対して801mV トランジスタ70のコレクタ電流:203μＡ トランジスタ34のエミッタ面積とトランジスタ36のエ
ミッタ面積との比:4 ここに示された全ての回路装置においては、逆の伝導
型のトランジスタを用いることもできる。原理的に、ミ
ラー40及び48はどのような既知の型であってもよい。
図面の簡単な説明
図１は本発明による基準電圧源の一般的な回路図、
図２は本発明による基準電圧源の一般的な回路図、
図３は本発明による基準電圧源の実施例を示す図、
図４は本発明による基準電圧源の実施例を示す図、
図５は本発明による基準電圧源の実施例を示す図、
図６は本発明による基準電圧源の実施例を示す図、
図７は本発明による基準電圧源の実施例の詳細を示す
図、 図８は本発明による基準電圧源の実施例の詳細を示す
図、 図９は本発明による基準電圧源の実施例の詳細を示す
図、 図10は本発明による基準電圧源の実施例を示す図、 図11は本発明による基準電圧源の実施例を示す図、 図12は本発明による基準電圧源の実施例を示す図であ
る。
図、 図８は本発明による基準電圧源の実施例の詳細を示す
図、 図９は本発明による基準電圧源の実施例の詳細を示す
図、 図10は本発明による基準電圧源の実施例を示す図、 図11は本発明による基準電圧源の実施例を示す図、 図12は本発明による基準電圧源の実施例を示す図であ
る。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G05F 3/30
Claims (10)
- 【請求項１】第１共通端子、第２共通端子、第１接続端
子及び第２接続端子、 第１共通端子と第１接続端子との間に接続された導電性
素子、 第１接続端子と第２共通端子との間に直列に接続された
第１半導体接合及び第１抵抗器、 第１共通端子と第２接続端子との間に接続された第２抵
抗器、第２接続端子と第２共通端子との間に接続された
第２半導体接合、 出力、反転入力及び非反転入力を具え、反転及び非反転
入力の１つの入力が第１接続端子に接続され、他の入力
が第２接続端子に接続された差動増幅器を具備し、 第１及び第２共通端子の１つが差動増幅器の出力に接続
され、他の１つが第１電源端子に接続された 電流源を駆動するための基準電圧源において、 導電性素子が第３半導体接合からなることを特徴とする
基準電圧源。 - 【請求項２】第３半導体接合と直列に第３抵抗器が設け
られることを特徴とする請求項１に記載の基準電圧源。 - 【請求項３】前記第１及び第２共通端子の他の１つが、
電流ミラーの入力ブランチを介して第１電源端子に接続
されることを特徴とする請求項１又は２に記載の基準電
圧源。 - 【請求項４】差動増幅器が、制御電極、差動増幅器の出
力を形成する第１主電極、及び、電流ミラーの入力ブラ
ンチに接続された第２主電極を有する出力トランジスタ
を具えることを特徴とする請求項１、２又は３に記載の
基準電圧源。 - 【請求項５】差動増幅器が出力トランジスタを具え、こ
の出力トランジスタが、第２電源端子に接続された第１
主電極、差動増幅器の出力を形成する第２主電極、及
び、出力トランジスタのレプリカの制御電極に接続され
るように配置された制御電極を有し、前記レプリカが、
出力トランジスタの第１主電極と同様に第２電源端子に
接続された第１主電極を有することを特徴とする請求項
１、２又は３に記載の基準電圧源。 - 【請求項６】差動増幅器の出力が第４抵抗器を介して前
記第１及び第２共通端子の１つに接続され、更に、バッ
ファトランジスタを具え、このバッファトランジスタ
が、差動増幅器の出力に接続されたベース及び零入力電
流源を介して第１電源端子（32）に接続され且つ出力端
子に接続されたエミッタを有し、出力端子が少なくとも
１つの電流源トランジスタに接続され、トランジスタ
が、出力端子に接続されたベース、第１電源端子に接続
されたエミッタ及び定電流を供給するコレクタを有する
ことを特徴とする請求項１又は２に記載の基準電圧源。 - 【請求項７】第１半導体接合が第１トランジスタのベー
ス−エミッタ接合であり、第１トランジスタが、ベー
ス、第１接続端子に接続されたコレクタ及び第１抵抗器
に接続されたエミッタを有し、第２半導体接合がダイオ
ード接続の第２トランジスタのベース−エミッタ接合で
あり、第２トランジスタが、第１トランジスタのベース
に接続されたベース及び第２接続端子に接続されたコレ
クタを有することを特徴とする請求項６に記載の基準電
圧源。 - 【請求項８】差動増幅器が第５抵抗器及び第３トランジ
スタを具え、第３トランジスタが、それぞれ第１接続端
子及び第１電源端子に接続されたベース及びエミッタ、
及び第５抵抗器を介して第２電源端子に接続されたコレ
クタを有し、差動増幅器の出力が、第３トランジスタの
コレクタによって形成されることを特徴とする請求項７
に記載の基準電圧源。 - 【請求項９】第４抵抗器が第５抵抗器の分割点に接続さ
れることを特徴とする請求項８に記載の基準電圧源。 - 【請求項１０】零入力電流源が第４トランジスタを具
え、第４トランジスタが、第２トランジスタのベース
に、第１電源端子に及びバッファトランジスタのエミッ
タに、それぞれ接続されたベース、エミッタ及びコレク
タを有することを特徴とする請求項７、８又は９に記載
の基準電圧源。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP94200962.2 | 1994-04-08 | ||
| EP94200962 | 1994-04-08 | ||
| PCT/IB1995/000195 WO1995027938A1 (en) | 1994-04-08 | 1995-03-23 | Reference voltage source for biassing a plurality of current source transistors with temperature-compensated current supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08512161A JPH08512161A (ja) | 1996-12-17 |
| JP3422998B2 true JP3422998B2 (ja) | 2003-07-07 |
Family
ID=8216783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52620395A Expired - Fee Related JP3422998B2 (ja) | 1994-04-08 | 1995-03-23 | 複数の電流源トランジスタをバイアスするための温度補償電流源を有する基準電圧源 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5528128A (ja) |
| EP (1) | EP0711432B1 (ja) |
| JP (1) | JP3422998B2 (ja) |
| DE (1) | DE69511043T2 (ja) |
| WO (1) | WO1995027938A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5703476A (en) * | 1995-06-30 | 1997-12-30 | Sgs-Thomson Microelectronics, S.R.L. | Reference voltage generator, having a double slope temperature characteristic, for a voltage regulator of an automotive alternator |
| US5666046A (en) * | 1995-08-24 | 1997-09-09 | Motorola, Inc. | Reference voltage circuit having a substantially zero temperature coefficient |
| WO1997032245A1 (en) * | 1996-02-28 | 1997-09-04 | Philips Electronics N.V. | Reference voltage source with temperature compensation |
| US6075407A (en) * | 1997-02-28 | 2000-06-13 | Intel Corporation | Low power digital CMOS compatible bandgap reference |
| US5977813A (en) * | 1997-10-03 | 1999-11-02 | International Business Machines Corporation | Temperature monitor/compensation circuit for integrated circuits |
| US6046579A (en) * | 1999-01-11 | 2000-04-04 | National Semiconductor Corporation | Current processing circuit having reduced charge and discharge time constant errors caused by variations in operating temperature and voltage while conveying charge and discharge currents to and from a capacitor |
| JP2003521113A (ja) * | 2000-01-19 | 2003-07-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | バンドギャップ電圧の参照電圧源 |
| US6683489B1 (en) * | 2001-09-27 | 2004-01-27 | Applied Micro Circuits Corporation | Methods and apparatus for generating a supply-independent and temperature-stable bias current |
| US6853238B1 (en) * | 2002-10-23 | 2005-02-08 | Analog Devices, Inc. | Bandgap reference source |
| KR100574498B1 (ko) * | 2004-12-28 | 2006-04-27 | 주식회사 하이닉스반도체 | 반도체 장치의 초기화 회로 |
| JP4978160B2 (ja) * | 2006-04-17 | 2012-07-18 | 株式会社デンソー | 半導体集積回路装置 |
| TWI418968B (zh) * | 2010-09-21 | 2013-12-11 | Novatek Microelectronics Corp | 參考電壓與參考電流產生電路及方法 |
| KR101332072B1 (ko) | 2011-11-17 | 2014-01-22 | 서울시립대학교 산학협력단 | 전원장치에 사용되는 ic 회로 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7512311A (nl) * | 1975-10-21 | 1977-04-25 | Philips Nv | Stroomstabilisatieschakeling. |
| US4059793A (en) * | 1976-08-16 | 1977-11-22 | Rca Corporation | Semiconductor circuits for generating reference potentials with predictable temperature coefficients |
| US4270101A (en) * | 1979-01-19 | 1981-05-26 | Rca Corporation | Relaxation oscillator having switched current source |
| US4230999A (en) * | 1979-03-28 | 1980-10-28 | Rca Corporation | Oscillator incorporating negative impedance network having current mirror amplifier |
| US4590418A (en) * | 1984-11-05 | 1986-05-20 | General Motors Corporation | Circuit for generating a temperature stabilized reference voltage |
| US4714872A (en) * | 1986-07-10 | 1987-12-22 | Tektronix, Inc. | Voltage reference for transistor constant-current source |
| US4816742A (en) * | 1988-02-16 | 1989-03-28 | North American Philips Corporation, Signetics Division | Stabilized current and voltage reference sources |
| JP2634685B2 (ja) * | 1990-07-24 | 1997-07-30 | シャープ株式会社 | 半導体装置の電圧降下回路 |
| JPH0561558A (ja) * | 1991-08-30 | 1993-03-12 | Sharp Corp | 基準電圧発生回路 |
-
1995
- 1995-03-23 DE DE69511043T patent/DE69511043T2/de not_active Expired - Fee Related
- 1995-03-23 JP JP52620395A patent/JP3422998B2/ja not_active Expired - Fee Related
- 1995-03-23 WO PCT/IB1995/000195 patent/WO1995027938A1/en active IP Right Grant
- 1995-03-23 EP EP95911464A patent/EP0711432B1/en not_active Expired - Lifetime
- 1995-03-31 US US08/414,665 patent/US5528128A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| WO1995027938A1 (en) | 1995-10-19 |
| DE69511043T2 (de) | 2000-02-17 |
| EP0711432B1 (en) | 1999-07-28 |
| EP0711432A1 (en) | 1996-05-15 |
| JPH08512161A (ja) | 1996-12-17 |
| US5528128A (en) | 1996-06-18 |
| DE69511043D1 (de) | 1999-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7170336B2 (en) | Low voltage bandgap reference (BGR) circuit | |
| US5796244A (en) | Bandgap reference circuit | |
| US6531857B2 (en) | Low voltage bandgap reference circuit | |
| US5666046A (en) | Reference voltage circuit having a substantially zero temperature coefficient | |
| JP2682470B2 (ja) | 基準電流回路 | |
| EP0429198B1 (en) | Bandgap reference voltage circuit | |
| JPH0782404B2 (ja) | 基準電圧発生回路 | |
| US7710096B2 (en) | Reference circuit | |
| JP3422998B2 (ja) | 複数の電流源トランジスタをバイアスするための温度補償電流源を有する基準電圧源 | |
| US4059793A (en) | Semiconductor circuits for generating reference potentials with predictable temperature coefficients | |
| US20050001605A1 (en) | CMOS bandgap current and voltage generator | |
| US4935690A (en) | CMOS compatible bandgap voltage reference | |
| JPH08234853A (ja) | Ｐｔａｔ電流源 | |
| JPS6269306A (ja) | 温度補償ｃｍｏｓ電圧基準回路 | |
| JPS61187020A (ja) | 電圧基準回路 | |
| US7675353B1 (en) | Constant current and voltage generator | |
| JPH08321732A (ja) | カレントミラー回路および基準電流回路 | |
| US6242897B1 (en) | Current stacked bandgap reference voltage source | |
| US5334929A (en) | Circuit for providing a current proportional to absolute temperature | |
| US20060006858A1 (en) | Method and apparatus for generating n-order compensated temperature independent reference voltage | |
| US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
| US4618833A (en) | Operational amplifier offset trim that does not change the offset potential temperature drift | |
| JP4388144B2 (ja) | 基準回路および方法 | |
| US6465997B2 (en) | Regulated voltage generator for integrated circuit | |
| JP4031043B2 (ja) | 温度補償を有する基準電圧源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |