JPS6269306A - 温度補償cmos電圧基準回路 - Google Patents
温度補償cmos電圧基準回路Info
- Publication number
- JPS6269306A JPS6269306A JP61052335A JP5233586A JPS6269306A JP S6269306 A JPS6269306 A JP S6269306A JP 61052335 A JP61052335 A JP 61052335A JP 5233586 A JP5233586 A JP 5233586A JP S6269306 A JPS6269306 A JP S6269306A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- resistor
- transistor
- circuit
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 13
- 230000015556 catabolic process Effects 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 11
- 230000003071 parasitic effect Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 3
- 238000005096 rolling process Methods 0.000 description 3
- 241000209761 Avena Species 0.000 description 2
- 235000007319 Avena orientalis Nutrition 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/18—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using Zener diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(技術分野)
本発明は、集積回路電圧基準回路に関し、更に詳細には
eMO8M造技術によって供給可能なツェナー・ダイオ
ード電圧基準回路に関する。
eMO8M造技術によって供給可能なツェナー・ダイオ
ード電圧基準回路に関する。
(従来技術)
電圧基準回路は、入力電圧、田力雇流又は温度の変化に
かかわらず、実質」ニ一定の出力電圧を供給する必要が
ある。そのような基準回路は、多(の装置、例えば安定
電流基準回路、マルチプライヤ、制御回路、ポータプル
・メータ、2端子基準回路、及びプロセス制御装置に使
用される。
かかわらず、実質」ニ一定の出力電圧を供給する必要が
ある。そのような基準回路は、多(の装置、例えば安定
電流基準回路、マルチプライヤ、制御回路、ポータプル
・メータ、2端子基準回路、及びプロセス制御装置に使
用される。
CM(J S製造法により又形成されるテバイスにとっ
てはより高性能の電圧基準回路が望ましい。アナログ−
ディジタル(A/D)コ/′バータ及びデ・]′シタル
ーアナログ・コンバータ(DAC)に対するCM(、I
8の利点によって、これらのコンバータは多(の新たな
設計に使用されてきた。しかし、cms製造法を使用し
、温度変化に比較的不感動な電圧基準回路の開発は、他
の(、IMO8製品開発より遅れている。
てはより高性能の電圧基準回路が望ましい。アナログ−
ディジタル(A/D)コ/′バータ及びデ・]′シタル
ーアナログ・コンバータ(DAC)に対するCM(、I
8の利点によって、これらのコンバータは多(の新たな
設計に使用されてきた。しかし、cms製造法を使用し
、温度変化に比較的不感動な電圧基準回路の開発は、他
の(、IMO8製品開発より遅れている。
近年の電圧基準回路は、一般にツェナー・ダイオード又
はバンドギャップによって発生される電圧のいずれかに
基づいている。CM(JSで製造したとき、バンドギャ
ップ電圧基準回路は比較的複雑な設計を必要とし、一般
に少な(とも2つの演算増幅器(OPアンプ)を含むこ
とになる。ツェナー基準回路は、設計が簡単であるが、
一般にetvi(JS製法で得られない他のダイオード
を使用する必要がある。寄生バイポーラ・トランジスタ
は0MO8で実現できるが、ダイオードとし℃有効に使
用できるかどうかはわかっていなかった。
はバンドギャップによって発生される電圧のいずれかに
基づいている。CM(JSで製造したとき、バンドギャ
ップ電圧基準回路は比較的複雑な設計を必要とし、一般
に少な(とも2つの演算増幅器(OPアンプ)を含むこ
とになる。ツェナー基準回路は、設計が簡単であるが、
一般にetvi(JS製法で得られない他のダイオード
を使用する必要がある。寄生バイポーラ・トランジスタ
は0MO8で実現できるが、ダイオードとし℃有効に使
用できるかどうかはわかっていなかった。
(発明の概要ン
従来の前記問題に鑑み、本発明の目的は、実質上温度変
化に不感動で、標準的CMO8製法を使用し℃製造する
ことができ、セして設計が簡単な新規にして改良された
ツェナ−・ダイオード型電圧基準回路を提供することで
ある。
化に不感動で、標準的CMO8製法を使用し℃製造する
ことができ、セして設計が簡単な新規にして改良された
ツェナ−・ダイオード型電圧基準回路を提供することで
ある。
この目的を達成するため、概略値のわかっている電圧一
温度係数(以後、率如温度係数という)を有するツェナ
ー・ダイオードが0MO8製法により形成され、逆バイ
アス降服状態に維持される。
温度係数(以後、率如温度係数という)を有するツェナ
ー・ダイオードが0MO8製法により形成され、逆バイ
アス降服状態に維持される。
第1抵抗が第1寄生バイポーラ・トランジスタ(npn
構成)σ)エミッタ回路に接続され、その抵抗の他端が
ツェナー・ダイオードに結合されて、ツェナーの温度係
数l/vポ従づる温度係数ヶその抵抗に確立する。バイ
ポーラ・トランジスタは、ツェナーの温度係数と反対の
極性でそれよりも絶対値ノ小’:4 イベース・エミッ
タ温度係数を有する。
構成)σ)エミッタ回路に接続され、その抵抗の他端が
ツェナー・ダイオードに結合されて、ツェナーの温度係
数l/vポ従づる温度係数ヶその抵抗に確立する。バイ
ポーラ・トランジスタは、ツェナーの温度係数と反対の
極性でそれよりも絶対値ノ小’:4 イベース・エミッ
タ温度係数を有する。
電流は第1抵抗と第1トランジスタのエミッタ回路とに
流れ、その電流の値は、ツェナ一温度係数に絶対値がほ
ぼ等しく反対の極性の累積温度係数を有する電圧?、抵
抗及びトランジスタのベース・エミッタ回路にわたつ1
発生するのに充分な値である。その2つの温度係数はつ
りあって、実質上温度に不感動な電圧をトランジスタの
ベースに生じさせる。出力端子は、トランジスタのベー
ス回路に接続され、同様に実質上温度に不感動なある割
合で拡大された電圧を受ける。
流れ、その電流の値は、ツェナ一温度係数に絶対値がほ
ぼ等しく反対の極性の累積温度係数を有する電圧?、抵
抗及びトランジスタのベース・エミッタ回路にわたつ1
発生するのに充分な値である。その2つの温度係数はつ
りあって、実質上温度に不感動な電圧をトランジスタの
ベースに生じさせる。出力端子は、トランジスタのベー
ス回路に接続され、同様に実質上温度に不感動なある割
合で拡大された電圧を受ける。
好適実施例においては、第1抵抗及び第1トランジスタ
のエミッタに流れる所望のKmは、第217)W生バイ
ポーラ・トランジスタによって与えられ、その第2トラ
ンジスタのベースは第1抵抗に接続すれる。第2トラン
ジスタのベース・エミッタ端子間には第2抵抗が接続さ
れ、従つ工その抵抗は第1抵抗と直列になる。第1及び
第2抵抗の抵抗値は、温度補償されたレベルに出力基準
電圧を確立するのに必要な所望の電流を第1抵抗に流す
ような比率にされる。ツェナー・ダイオードは、好適に
は演算増幅器によって第1抵抗及び第2トランジスタの
ベースに結合される。その増幅器は、ツェナー・ダイオ
ードに接続される第1入力と、第1抵抗及び11g2ト
ランジスタのベースとに接続される第2人力と、を有す
る。2つの入力の延圧レベルを等しくするという演算増
幅器の固有動作によって、第2人力の電圧は無視し得ろ
増幅器の入力オフセット乞除いて、ツェナー延圧に追従
する。こうして、正の温度係数のツェナー電圧は、第1
トランジスター第1抵抗回路網の一端に確立され、その
回路網の負の温度係数が出力端子に達する前に加えられ
る。回路定数は2つの温度係数が相互につりあうように
選択されるので、非常に正確な基準電圧出力が達成され
る。出力端子と第1トランジスタのベースとの間には分
圧回路を接続することができ、それによってトランジス
タのベース電圧の所望の倍数の出力基準電圧を設定する
ことが可能である。
のエミッタに流れる所望のKmは、第217)W生バイ
ポーラ・トランジスタによって与えられ、その第2トラ
ンジスタのベースは第1抵抗に接続すれる。第2トラン
ジスタのベース・エミッタ端子間には第2抵抗が接続さ
れ、従つ工その抵抗は第1抵抗と直列になる。第1及び
第2抵抗の抵抗値は、温度補償されたレベルに出力基準
電圧を確立するのに必要な所望の電流を第1抵抗に流す
ような比率にされる。ツェナー・ダイオードは、好適に
は演算増幅器によって第1抵抗及び第2トランジスタの
ベースに結合される。その増幅器は、ツェナー・ダイオ
ードに接続される第1入力と、第1抵抗及び11g2ト
ランジスタのベースとに接続される第2人力と、を有す
る。2つの入力の延圧レベルを等しくするという演算増
幅器の固有動作によって、第2人力の電圧は無視し得ろ
増幅器の入力オフセット乞除いて、ツェナー延圧に追従
する。こうして、正の温度係数のツェナー電圧は、第1
トランジスター第1抵抗回路網の一端に確立され、その
回路網の負の温度係数が出力端子に達する前に加えられ
る。回路定数は2つの温度係数が相互につりあうように
選択されるので、非常に正確な基準電圧出力が達成され
る。出力端子と第1トランジスタのベースとの間には分
圧回路を接続することができ、それによってトランジス
タのベース電圧の所望の倍数の出力基準電圧を設定する
ことが可能である。
(実施例の説明)
本発明を以下実施例に従って詳細に説明する。
本発明は、ツェナー・ダイオードの正の温度係数を、負
の温度係数のダイオードと等価の順方向バイアス接合を
適当な数だけ設けて補償することfよって@夏に不感動
なCL■υS基準電圧を達成するものである。電流及び
降服延圧の関数としてのツェナー・ダイオードの典型的
温度係Elハターンを第1図に示す。ツェナー・ダイオ
ードを流れる電流に従って、降服電圧が約5v以上にな
るとぎその温度係数が正になる。CMvSH法により形
成されるとき、ツェナー降服電圧は典型的には約6〜8
vの範囲にあり、その温度係数は約5mV/℃である。
の温度係数のダイオードと等価の順方向バイアス接合を
適当な数だけ設けて補償することfよって@夏に不感動
なCL■υS基準電圧を達成するものである。電流及び
降服延圧の関数としてのツェナー・ダイオードの典型的
温度係Elハターンを第1図に示す。ツェナー・ダイオ
ードを流れる電流に従って、降服電圧が約5v以上にな
るとぎその温度係数が正になる。CMvSH法により形
成されるとき、ツェナー降服電圧は典型的には約6〜8
vの範囲にあり、その温度係数は約5mV/℃である。
本発明は、eMO8i法により得られる寄生バイポーラ
・トランジスタを使用して、負の温度係数の標準的ダイ
オードの効果をシミュレートさせ、このダイオードを利
用して正のツェナ一温度係数を補償して、実質上温度に
不感動な出力を供給する。
・トランジスタを使用して、負の温度係数の標準的ダイ
オードの効果をシミュレートさせ、このダイオードを利
用して正のツェナ一温度係数を補償して、実質上温度に
不感動な出力を供給する。
ここで第2図を参照すると、好適実施例の回路図が示さ
れている。ンエ六−・ダイオードZ1のアノードはグラ
ンド又は他の適当な電圧基準点に接続され、そのカソー
ドは演算増幅器A1の非反転入力に接続される。電流源
11は、正電圧バスV+(典型的には+15ボルトに設
定される)に接続され、ツェナー・ダイオードに充分な
電流を流し、逆バイアス降服状轢に維持してそのツェナ
ー・ダイオードの両端の電圧をほぼ一定にする。その代
りに、ツェナー・ダイオードにそのカソードと増幅器の
出力との間に接続される抵抗から降1jに電流を供給す
ることもできる。
れている。ンエ六−・ダイオードZ1のアノードはグラ
ンド又は他の適当な電圧基準点に接続され、そのカソー
ドは演算増幅器A1の非反転入力に接続される。電流源
11は、正電圧バスV+(典型的には+15ボルトに設
定される)に接続され、ツェナー・ダイオードに充分な
電流を流し、逆バイアス降服状轢に維持してそのツェナ
ー・ダイオードの両端の電圧をほぼ一定にする。その代
りに、ツェナー・ダイオードにそのカソードと増幅器の
出力との間に接続される抵抗から降1jに電流を供給す
ることもできる。
ダイオードの動作をシミュレートする第1トランジスタ
ー抵抗回路網は、寄生バイポーラ・トランジスタQ1と
そのエミッタに接続される抵抗1(1とから成る。Ql
は後述するように標準的C:+!wigs1!!法で得
られる。R1の他端は第2の寄生バイポーラ・トランジ
スタQ2のベースに接続される。
ー抵抗回路網は、寄生バイポーラ・トランジスタQ1と
そのエミッタに接続される抵抗1(1とから成る。Ql
は後述するように標準的C:+!wigs1!!法で得
られる。R1の他端は第2の寄生バイポーラ・トランジ
スタQ2のベースに接続される。
第2抵抗比2は、Q2のベース・エミッタ端子間に接続
され、更に抵抗比ろがQ2のエミッタとグランド基準と
の間に接続されQ2を導通状態に維持する。両方のトラ
ンジスタQ1及びQ2のコレクタは、eMO8製法で必
要となるようにv十に接続される。
され、更に抵抗比ろがQ2のエミッタとグランド基準と
の間に接続されQ2を導通状態に維持する。両方のトラ
ンジスタQ1及びQ2のコレクタは、eMO8製法で必
要となるようにv十に接続される。
増幅器A10反転入力は、Q2のベースと1(、1のQ
lとは反対側の端部との接続点2に接続される。2つの
入力の電圧を等しくするように作用する演算増幅器の固
有の動作特性によって、接続点2の電圧はツェナー・ダ
イオードZ1の両端の電圧に追従する。増幅器には一般
にある程度の入7]オフセット電圧があつ″′C追従は
完全ではないが、その値は本発明の回路では無視できる
ものであり、いずれにしても抵抗トリミングによって実
質上除去することができる。
lとは反対側の端部との接続点2に接続される。2つの
入力の電圧を等しくするように作用する演算増幅器の固
有の動作特性によって、接続点2の電圧はツェナー・ダ
イオードZ1の両端の電圧に追従する。増幅器には一般
にある程度の入7]オフセット電圧があつ″′C追従は
完全ではないが、その値は本発明の回路では無視できる
ものであり、いずれにしても抵抗トリミングによって実
質上除去することができる。
基準出力端子4は増幅器出力に接続される。直列接続さ
れた抵抗R4及びル5がら成る分圧回路は、出力端子4
及び接地基準間に接続され、トランジスタQ1のベース
がtL 4及びR5の中間接続点に接続される。その分
圧回路は、Qlのベースに生じる温度に対して安定な電
圧を、l(4及びあの相対的抵抗値によつ℃決定される
所望の@数で増大きせる。その結果の端子4の出力基準
電圧は、温度に不感動であるとともに、所望の基準ノベ
ルに設定される。
れた抵抗R4及びル5がら成る分圧回路は、出力端子4
及び接地基準間に接続され、トランジスタQ1のベース
がtL 4及びR5の中間接続点に接続される。その分
圧回路は、Qlのベースに生じる温度に対して安定な電
圧を、l(4及びあの相対的抵抗値によつ℃決定される
所望の@数で増大きせる。その結果の端子4の出力基準
電圧は、温度に不感動であるとともに、所望の基準ノベ
ルに設定される。
第1図に示す抵抗値(例示的なもので相当変化し侮る)
乞参照しながら回路動作を説明する。寄生バイポーラ・
トランジスタQ1及びQ2の温度係数は、典型的には各
々約−2mV/’Cで、絶対値がツェナー・ダイオード
の温度係数の杓子へ、極性が反対である。R,2はQ2
のベース・エミッタ端子間に直接接続されるので、R2
の両端の電圧はQ2のベース・エミッタ電圧と等しく、
典型的には0.6ボルトである。l(、2の電圧は、比
1′?:流れる電流、と等しい電流を1(2に流す(小
さなQ2のベース電流及びA1の反転入力からの電流の
影響を無視)。R2の抵抗値はここではl(、1の2倍
であるので、R1の両端の電圧はトランジスタのベース
・エミッタ電圧0)はぼ半分である。Qlのベース・エ
ミッタ回路を通して考えると、更に約0.6ボルトのベ
ース・エミッタ電圧降下があり、Qlのベースから11
の反対側の接続点2までの全体の電圧降下は、バイポー
ラ・トランジスタのベース・エミッタ電圧降下の約1,
5倍である。
乞参照しながら回路動作を説明する。寄生バイポーラ・
トランジスタQ1及びQ2の温度係数は、典型的には各
々約−2mV/’Cで、絶対値がツェナー・ダイオード
の温度係数の杓子へ、極性が反対である。R,2はQ2
のベース・エミッタ端子間に直接接続されるので、R2
の両端の電圧はQ2のベース・エミッタ電圧と等しく、
典型的には0.6ボルトである。l(、2の電圧は、比
1′?:流れる電流、と等しい電流を1(2に流す(小
さなQ2のベース電流及びA1の反転入力からの電流の
影響を無視)。R2の抵抗値はここではl(、1の2倍
であるので、R1の両端の電圧はトランジスタのベース
・エミッタ電圧0)はぼ半分である。Qlのベース・エ
ミッタ回路を通して考えると、更に約0.6ボルトのベ
ース・エミッタ電圧降下があり、Qlのベースから11
の反対側の接続点2までの全体の電圧降下は、バイポー
ラ・トランジスタのベース・エミッタ電圧降下の約1,
5倍である。
ここで、前述の如<Qlの温度係数はツェナー・ダイオ
ードの温度係数の約%で、極性が反対であることを注目
すべきである。R1の両端の電圧は[切/l(2の比率
によってQ2のベース・エミッタ電圧の子分に設定され
るので、1t1の電圧はトランジスタの温度係数の約半
分、即ちツェナー・ダイオードの温度係数の約4に等し
い温度係数を示す。凡1の両端の温度係数とQlのベー
ス・エミッタ回路の温度係数の積算によって、正味の温
度係数はバイポーラ・トランジスタの温度係数の約1.
5倍、即ち約−3,Oyr+V/’C;となる。しかし
、これはツェナー・ダイオードの温度係数と絶対値が等
しい。接続点2は、ツェナー電圧、従ってツェナ一温度
係数を追従するので、接続点2の正のツェナ一温度係数
は1七1及びQlのベース・エミッタに亘るバイポーラ
・トランジスタの1,5倍の負の温度係数によって相殺
され、Qlのベースの電圧は実質上温度に不感動となる
。約76ボルトの典型的なツェナー電圧に対してQlの
ベースの電圧は約8.5ボルトとなる。分圧器1%4/
l(,5はこれを出力端子4において約10ボルトのレ
ベルに上昇させ、典型的には15ボルトのV十に対し所
望の′電圧てする。
ードの温度係数の約%で、極性が反対であることを注目
すべきである。R1の両端の電圧は[切/l(2の比率
によってQ2のベース・エミッタ電圧の子分に設定され
るので、1t1の電圧はトランジスタの温度係数の約半
分、即ちツェナー・ダイオードの温度係数の約4に等し
い温度係数を示す。凡1の両端の温度係数とQlのベー
ス・エミッタ回路の温度係数の積算によって、正味の温
度係数はバイポーラ・トランジスタの温度係数の約1.
5倍、即ち約−3,Oyr+V/’C;となる。しかし
、これはツェナー・ダイオードの温度係数と絶対値が等
しい。接続点2は、ツェナー電圧、従ってツェナ一温度
係数を追従するので、接続点2の正のツェナ一温度係数
は1七1及びQlのベース・エミッタに亘るバイポーラ
・トランジスタの1,5倍の負の温度係数によって相殺
され、Qlのベースの電圧は実質上温度に不感動となる
。約76ボルトの典型的なツェナー電圧に対してQlの
ベースの電圧は約8.5ボルトとなる。分圧器1%4/
l(,5はこれを出力端子4において約10ボルトのレ
ベルに上昇させ、典型的には15ボルトのV十に対し所
望の′電圧てする。
標準的製造上の変動σ)ため、ツェナー・ダイオード降
服電圧が正確に予測できない事実のため、そして増幅器
の入力電圧オフセット及びトランジスタのベース電流等
σ)小さい変数を無視し℃いる影響によって、最初製造
されたとぎ、その回路が完全に温度補償された出力電圧
を発生することは考えられない。しかし、各抵抗は、例
えばレーザ・トリミング技術によって容易にトリミング
可能であり、従って回路が所望の程度の温度不感動性を
供給するように調節することは可能である。
服電圧が正確に予測できない事実のため、そして増幅器
の入力電圧オフセット及びトランジスタのベース電流等
σ)小さい変数を無視し℃いる影響によって、最初製造
されたとぎ、その回路が完全に温度補償された出力電圧
を発生することは考えられない。しかし、各抵抗は、例
えばレーザ・トリミング技術によって容易にトリミング
可能であり、従って回路が所望の程度の温度不感動性を
供給するように調節することは可能である。
CM(JS製法を使用する埋込ツェナー・ダイオードの
基本形がAnalog Devices 、 Incに
譲渡すれたTsang の米国特許g 4.213,
806号に開示されている。CMUS製法により寄生ツ
ェナー・ダイオードを形成する別の方法が第5a図及び
第51′)図に示される(寸法は正確には比例していな
い)。
基本形がAnalog Devices 、 Incに
譲渡すれたTsang の米国特許g 4.213,
806号に開示されている。CMUS製法により寄生ツ
ェナー・ダイオードを形成する別の方法が第5a図及び
第51′)図に示される(寸法は正確には比例していな
い)。
第3a図は、埋込み(表面下)方法を示し、表面のN十
区分6とそれの下に形成される表面下のP十区分Bとの
間の接合に有効なツェナー接合が得られる。カソード接
続は区分乙に設けられ、アノード接続は表面のP十区分
10と区分8及び10間に介在するP−ウェルとを通し
1表面下区分8に行われる。表面下形成法は比較的雑音
がない利点があるが、製造が難しく・0 CM(J S工程を使用して寄生ツェナー・ダイオード
を表面に形成する方法を第5b図に示す。図示実施例に
おい℃は、N中表面層区分12は領域14においてP中
表面層区分16と重なる(オーツ(−ランプする)。ツ
ェナー作用はオーツ(−ラップ領域14の表面で主に生
じ、N十区分12はカノード接続を提供し、P十区分1
6はアノード接続を提供する。
区分6とそれの下に形成される表面下のP十区分Bとの
間の接合に有効なツェナー接合が得られる。カソード接
続は区分乙に設けられ、アノード接続は表面のP十区分
10と区分8及び10間に介在するP−ウェルとを通し
1表面下区分8に行われる。表面下形成法は比較的雑音
がない利点があるが、製造が難しく・0 CM(J S工程を使用して寄生ツェナー・ダイオード
を表面に形成する方法を第5b図に示す。図示実施例に
おい℃は、N中表面層区分12は領域14においてP中
表面層区分16と重なる(オーツ(−ランプする)。ツ
ェナー作用はオーツ(−ラップ領域14の表面で主に生
じ、N十区分12はカノード接続を提供し、P十区分1
6はアノード接続を提供する。
第4図は、CMUS法による寄生)くイポーラ・トラン
ジスタを示す。P十区分18.N十区分20゜P十区分
22及びN十区分24が基板の表面に浴って離間して順
番に配置される。ベース接続はP十区分に設けられ、エ
ミッタ接続はN十区分20に、そしてコレクタ接続はN
十区分24に設けられる。
ジスタを示す。P十区分18.N十区分20゜P十区分
22及びN十区分24が基板の表面に浴って離間して順
番に配置される。ベース接続はP十区分に設けられ、エ
ミッタ接続はN十区分20に、そしてコレクタ接続はN
十区分24に設けられる。
本発明の重要な特徴は、前述したように温度に不感動な
電圧基準回路が通常のe+vl(JS製法技術乞使用し
て組立られることである。本発明の特別の実施例につい
″CC開明たが、当業者は多くの変更及び他の実施例を
容易に見い出すことができる。
電圧基準回路が通常のe+vl(JS製法技術乞使用し
て組立られることである。本発明の特別の実施例につい
″CC開明たが、当業者は多くの変更及び他の実施例を
容易に見い出すことができる。
例えば、第2図の回路は寄生npnバイポーラ・トラン
ジスタを使用しているが、トランジスタの極性は反転す
ることができ、また、本発明の範囲内で適当な修正を加
えることも可能である。
ジスタを使用しているが、トランジスタの極性は反転す
ることができ、また、本発明の範囲内で適当な修正を加
えることも可能である。
第1図は電流及びツェナー電圧乞関数とする降服ツェナ
ー・ダイオード温度係数を示すグラフである。 第2図は本発明の好適実施例の回路図である。 第3a図及び第3b図は0MO8製法によつツェナー・
ダイオード?形成する方法を示す。 第4図はCMO8製法によりバイポーラ・トランジスタ
を形成する方法を示す。 (り)〕イhノ
ー・ダイオード温度係数を示すグラフである。 第2図は本発明の好適実施例の回路図である。 第3a図及び第3b図は0MO8製法によつツェナー・
ダイオード?形成する方法を示す。 第4図はCMO8製法によりバイポーラ・トランジスタ
を形成する方法を示す。 (り)〕イhノ
Claims (5)
- (1)CMOS製法による温度補償された電圧基準回路
であつて、 概略値のわかつている電圧−温度係数を有するツェナー
・ダイオード(Z1)と、 前記ツェナー・ダイオードに降服電流を維持する手段(
I1)と、 電圧バス(V+)と、 前記ツェナー・ダイオード(Z1)の前記係数と反対の
極性でそれよりも小さい絶対値のベース・エミッタ温度
係数を有するトランジスタであつて、そのコレクタが電
圧バス(V+)回路に接続される第1バイポーラ・トラ
ンジスタ(Q1)と、前記第1トランジスタのエミッタ
回路に接続される第1端子を有する第1抵抗(R1)と
、前記ツェナー・ダイオード(Z1)を前記第1抵抗(
R1)の第2端子に結合させて、前記ツエナー・ダイオ
ードの温度係数を追従する温度係数を前記抵抗に確立す
る手段(A1)と、 前記第1抵抗(R1)と第1トランジスタ(Q1)のベ
ース・エミッタ回路とにわたつて、ツェナー・ダイオー
ド(Z1)の温度係数と極性が反対で絶対値が実質上等
しい累積温度係数を有する電圧を発生するのに充分な電
流を、前記第1抵抗(R1)と第1トランジスタ(Q1
)のエミッタ回路とに流し、それによつて第1トランジ
スタ(Q1)のベースに実質上温度に不感動なレベルの
電圧を達成する電流確立手段(Q2)と、 前記第1トランジスタ(Q1)のベース回路に接続され
実質上温度に不感動な出力電圧を受ける出力端子(4)
と、 から構成される電圧基準回路。 - (2)特許請求の範囲第1項記載の回路において、前記
電流確立手段が第2バイポーラ・トランジスタ(Q2)
及び第2抵抗(R2)から成り、そのトランジスタのコ
レクタが電圧バス(V+)回路に接続され、そのベース
が前記第1抵抗(R1)の第2端子に接続され、そのエ
ミッタが第2トランジスタ(Q2)を導通状態に維持す
るのに充分な電流を流すように接続され、第2抵抗(R
2)が第2トランジスタ(Q2)のベース・エミッタ端
子間に接続され、その第2抵抗は第2トランジスタ(Q
2)のベース・エミッタ電圧及び第2抵抗(R2)の抵
抗値によつて決定される電流を第1抵抗(R1)に流さ
せ、第1及び第2抵抗の抵抗値が所望の電流レベルを第
1抵抗に流すような比率にされる、電圧基準回路。 - (3)特許請求の範囲第1項記載の回路において、ツェ
ナー・ダイオード(Z1)を第1抵抗(R1)の第2端
子に結合する手段が、演算増幅器(A1)から成り、そ
の一方の入力がツェナー・ダイオード(Z1)に接続さ
れ、他方の入力が第1抵抗(R1)の第2端子に接続さ
れる、電圧基準回路。 - (4)特許請求の範囲第3項記載の回路において、演算
増幅器(A1)の出力が電圧基準回路の出力端子(4)
に接続される、電圧基準回路。 - (5)特許請求の範囲第1項記載の回路において、前記
出力端子(4)が抵抗性分圧回路(R4、R5)によつ
て第1トランジスタ(Q1)のベースに接続され、その
分圧回路が第1トランジスタ(Q1)のベース電圧に対
し実質上一定の比率の電圧を出力端子(4)に維持する
、電圧基準回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US778444 | 1985-09-19 | ||
US06/778,444 US4677369A (en) | 1985-09-19 | 1985-09-19 | CMOS temperature insensitive voltage reference |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6269306A true JPS6269306A (ja) | 1987-03-30 |
Family
ID=25113373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61052335A Pending JPS6269306A (ja) | 1985-09-19 | 1986-03-10 | 温度補償cmos電圧基準回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4677369A (ja) |
EP (1) | EP0220789A3 (ja) |
JP (1) | JPS6269306A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02350A (ja) * | 1987-05-22 | 1990-01-05 | Hitachi Ltd | 半導体装置 |
US6125075A (en) * | 1985-07-22 | 2000-09-26 | Hitachi, Ltd. | Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4789797A (en) * | 1987-06-25 | 1988-12-06 | Advanced Micro Devices, Inc. | Temperature-compensated interface circuit between "OR-tied" connection of a PLA device and a TTL output buffer |
US4947057A (en) * | 1987-09-09 | 1990-08-07 | Motorola, Inc. | Adjustable temperature variable output signal circuit |
US4868416A (en) * | 1987-12-15 | 1989-09-19 | Gazelle Microcircuits, Inc. | FET constant reference voltage generator |
US5013934A (en) * | 1989-05-08 | 1991-05-07 | National Semiconductor Corporation | Bandgap threshold circuit with hysteresis |
US4902959A (en) * | 1989-06-08 | 1990-02-20 | Analog Devices, Incorporated | Band-gap voltage reference with independently trimmable TC and output |
US4994729A (en) * | 1990-03-23 | 1991-02-19 | Taylor Stewart S | Reference voltage circuit having low temperature coefficient suitable for use in a GaAs IC |
US5027165A (en) * | 1990-05-22 | 1991-06-25 | Maxim Integrated Products | Buried zener diode |
US5047707A (en) * | 1990-11-19 | 1991-09-10 | Motorola, Inc. | Voltage regulator and method for submicron CMOS circuits |
US5252908A (en) * | 1991-08-21 | 1993-10-12 | Analog Devices, Incorporated | Apparatus and method for temperature-compensating Zener diodes having either positive or negative temperature coefficients |
DE69230856T2 (de) * | 1991-08-21 | 2000-11-09 | Analog Devices Inc., Norwood | Verfahren zur temperaturkompensation von zenerdioden mit entweder positiven oder negativen temperaturkoeffizienten |
US5300877A (en) * | 1992-06-26 | 1994-04-05 | Harris Corporation | Precision voltage reference circuit |
JP2851767B2 (ja) * | 1992-10-15 | 1999-01-27 | 三菱電機株式会社 | 電圧供給回路および内部降圧回路 |
JPH0757465A (ja) * | 1993-08-06 | 1995-03-03 | Mitsubishi Electric Corp | 半導体回路装置 |
EP0701190A3 (en) * | 1994-09-06 | 1998-06-17 | Motorola, Inc. | CMOS circuit for providing a bandgap reference voltage |
US5731999A (en) * | 1995-02-03 | 1998-03-24 | Apple Computer, Inc. | Method of controlling clamp induced ringing |
DE19526902A1 (de) * | 1995-07-22 | 1997-01-23 | Bosch Gmbh Robert | Monolithisch integrierte planare Halbleiteranordnung |
US5701071A (en) * | 1995-08-21 | 1997-12-23 | Fujitsu Limited | Systems for controlling power consumption in integrated circuits |
FR2750240B1 (fr) * | 1996-06-20 | 1998-07-31 | Sgs Thomson Microelectronics | Generateur de reference de tension |
US6384586B1 (en) * | 2000-12-08 | 2002-05-07 | Nec Electronics, Inc. | Regulated low-voltage generation circuit |
JP2005050473A (ja) * | 2003-07-31 | 2005-02-24 | Renesas Technology Corp | 半導体装置 |
JP2006109349A (ja) * | 2004-10-08 | 2006-04-20 | Ricoh Co Ltd | 定電流回路及びその定電流回路を使用したシステム電源装置 |
US20060132223A1 (en) * | 2004-12-22 | 2006-06-22 | Cherek Brian J | Temperature-stable voltage reference circuit |
US7544545B2 (en) | 2005-12-28 | 2009-06-09 | Vishay-Siliconix | Trench polysilicon diode |
KR101139438B1 (ko) | 2006-01-18 | 2012-04-27 | 비쉐이-실리코닉스 | 고성능 정전 방전 수행용 부동 게이트 구조 |
US7936203B2 (en) * | 2006-02-08 | 2011-05-03 | Micron Technology, Inc. | Temperature compensation via power supply modification to produce a temperature-independent delay in an integrated circuit |
US9780652B1 (en) | 2013-01-25 | 2017-10-03 | Ali Tasdighi Far | Ultra-low power and ultra-low voltage bandgap voltage regulator device and method thereof |
US9519304B1 (en) | 2014-07-10 | 2016-12-13 | Ali Tasdighi Far | Ultra-low power bias current generation and utilization in current and voltage source and regulator devices |
US10177713B1 (en) | 2016-03-07 | 2019-01-08 | Ali Tasdighi Far | Ultra low power high-performance amplifier |
US10832014B1 (en) | 2018-04-17 | 2020-11-10 | Ali Tasdighi Far | Multi-quadrant analog current-mode multipliers for artificial intelligence |
US10594334B1 (en) | 2018-04-17 | 2020-03-17 | Ali Tasdighi Far | Mixed-mode multipliers for artificial intelligence |
US11144316B1 (en) | 2018-04-17 | 2021-10-12 | Ali Tasdighi Far | Current-mode mixed-signal SRAM based compute-in-memory for low power machine learning |
US10862501B1 (en) | 2018-04-17 | 2020-12-08 | Ali Tasdighi Far | Compact high-speed multi-channel current-mode data-converters for artificial neural networks |
US10826525B1 (en) | 2018-04-17 | 2020-11-03 | Ali Tasdighi Far | Nonlinear data conversion for multi-quadrant multiplication in artificial intelligence |
US10797718B1 (en) | 2018-04-17 | 2020-10-06 | Ali Tasdighi Far | Tiny low power current mode analog to digital converters for artificial intelligence |
US11016732B1 (en) | 2018-04-17 | 2021-05-25 | Ali Tasdighi Far | Approximate nonlinear digital data conversion for small size multiply-accumulate in artificial intelligence |
US10862495B1 (en) | 2018-04-17 | 2020-12-08 | Ali Tasdighi Far | Glitch free current mode analog to digital converters for artificial intelligence |
US10833692B1 (en) | 2018-04-17 | 2020-11-10 | Ali Tasdighi Far | Small low glitch current mode analog to digital converters for artificial intelligence |
US10804925B1 (en) | 2018-04-17 | 2020-10-13 | Ali Tasdighi Far | Tiny factorized data-converters for artificial intelligence signal processing |
US10848167B1 (en) | 2018-04-17 | 2020-11-24 | Ali Tasdighi Far | Floating current-mode digital-to-analog-converters for small multipliers in artificial intelligence |
US10789046B1 (en) | 2018-04-17 | 2020-09-29 | Ali Tasdighi Far | Low-power fast current-mode meshed multiplication for multiply-accumulate in artificial intelligence |
US10884705B1 (en) | 2018-04-17 | 2021-01-05 | Ali Tasdighi Far | Approximate mixed-mode square-accumulate for small area machine learning |
US10700695B1 (en) | 2018-04-17 | 2020-06-30 | Ali Tasdighi Far | Mixed-mode quarter square multipliers for machine learning |
US10581448B1 (en) | 2018-05-28 | 2020-03-03 | Ali Tasdighi Far | Thermometer current mode analog to digital converter |
US10819283B1 (en) | 2019-06-04 | 2020-10-27 | Ali Tasdighi Far | Current-mode analog multipliers using substrate bipolar transistors in CMOS for artificial intelligence |
US10915298B1 (en) | 2019-10-08 | 2021-02-09 | Ali Tasdighi Far | Current mode multiply-accumulate for compute in memory binarized neural networks |
EP3812873A1 (en) * | 2019-10-24 | 2021-04-28 | NXP USA, Inc. | Voltage reference generation with compensation for temperature variation |
US11615256B1 (en) | 2019-12-30 | 2023-03-28 | Ali Tasdighi Far | Hybrid accumulation method in multiply-accumulate for machine learning |
US11610104B1 (en) | 2019-12-30 | 2023-03-21 | Ali Tasdighi Far | Asynchronous analog accelerator for fully connected artificial neural networks |
US11467805B1 (en) | 2020-07-10 | 2022-10-11 | Ali Tasdighi Far | Digital approximate multipliers for machine learning and artificial intelligence applications |
US11416218B1 (en) | 2020-07-10 | 2022-08-16 | Ali Tasdighi Far | Digital approximate squarer for machine learning |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5556212A (en) * | 1978-09-27 | 1980-04-24 | Analog Devices Inc | Temperature compensation type solid stae supplying signal reference unit and temperature compensation for reference signal with instruction value |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3895286A (en) * | 1971-01-07 | 1975-07-15 | Rca Corp | Electric circuit for providing temperature compensated current |
US3829717A (en) * | 1973-01-29 | 1974-08-13 | Ford Motor Co | Reference voltage compensation for zener diode regulation circuit |
DE2314423C3 (de) * | 1973-03-23 | 1981-08-27 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren zur Herstellung einer Referenzgleichspannungsquelle |
DE2437700B2 (de) * | 1974-08-05 | 1979-04-12 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltungsanordnung zum Konstanthalten wenigstens zweier, aus einer gemeinsamen Versorgungsgleichspannung abgeleiteten Teilspannungen |
US4313083A (en) * | 1978-09-27 | 1982-01-26 | Analog Devices, Incorporated | Temperature compensated IC voltage reference |
US4213806A (en) * | 1978-10-05 | 1980-07-22 | Analog Devices, Incorporated | Forming an IC chip with buried zener diode |
US4260946A (en) * | 1979-03-22 | 1981-04-07 | Rca Corporation | Reference voltage circuit using nested diode means |
US4315209A (en) * | 1980-07-14 | 1982-02-09 | Raytheon Company | Temperature compensated voltage reference circuit |
US4477737A (en) * | 1982-07-14 | 1984-10-16 | Motorola, Inc. | Voltage generator circuit having compensation for process and temperature variation |
US4562400A (en) * | 1983-08-30 | 1985-12-31 | Analog Devices, Incorporated | Temperature-compensated zener voltage reference |
-
1985
- 1985-09-19 US US06/778,444 patent/US4677369A/en not_active Expired - Fee Related
-
1986
- 1986-01-17 EP EP86300298A patent/EP0220789A3/en not_active Withdrawn
- 1986-03-10 JP JP61052335A patent/JPS6269306A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5556212A (en) * | 1978-09-27 | 1980-04-24 | Analog Devices Inc | Temperature compensation type solid stae supplying signal reference unit and temperature compensation for reference signal with instruction value |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6125075A (en) * | 1985-07-22 | 2000-09-26 | Hitachi, Ltd. | Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions |
US6363029B1 (en) | 1985-07-22 | 2002-03-26 | Hitachi, Ltd. | Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions |
US6970391B2 (en) | 1985-07-22 | 2005-11-29 | Renesas Technology Corporation | Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions |
US7002856B2 (en) | 1986-07-18 | 2006-02-21 | Renesas Technology Corporation | Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions |
JPH02350A (ja) * | 1987-05-22 | 1990-01-05 | Hitachi Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US4677369A (en) | 1987-06-30 |
EP0220789A3 (en) | 1988-04-06 |
EP0220789A2 (en) | 1987-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6269306A (ja) | 温度補償cmos電圧基準回路 | |
EP0429198B1 (en) | Bandgap reference voltage circuit | |
US7170336B2 (en) | Low voltage bandgap reference (BGR) circuit | |
US7755344B2 (en) | Ultra low-voltage sub-bandgap voltage reference generator | |
JP3322685B2 (ja) | 定電圧回路および定電流回路 | |
EP0194031B1 (en) | Cmos bandgap reference voltage circuits | |
US4935690A (en) | CMOS compatible bandgap voltage reference | |
US7161340B2 (en) | Method and apparatus for generating N-order compensated temperature independent reference voltage | |
US7075282B2 (en) | Low-power bandgap reference circuits having relatively less components | |
US6242897B1 (en) | Current stacked bandgap reference voltage source | |
US5334929A (en) | Circuit for providing a current proportional to absolute temperature | |
JP2001510609A (ja) | 温度補償された出力基準電圧を有する基準電圧源 | |
US7629785B1 (en) | Circuit and method supporting a one-volt bandgap architecture | |
US4926138A (en) | Fully-differential reference voltage source | |
US5448174A (en) | Protective circuit having enhanced thermal shutdown | |
US4433283A (en) | Band gap regulator circuit | |
JPH09243467A (ja) | 温度検出回路およびその試験方法 | |
CN113805633A (zh) | 基于高准确度齐纳的电压参考电路 | |
US6583611B2 (en) | Circuit generator of a voltage signal which is independent of temperature and has low sensitivity to variations in process parameters | |
JP3173015B2 (ja) | Ic内の電子回路 | |
JPH0225561B2 (ja) | ||
US9588538B2 (en) | Reference voltage generation circuit | |
JPH05218290A (ja) | 半導体装置の温度補償型基準電圧発生回路 | |
JPS645369Y2 (ja) | ||
JPH067379Y2 (ja) | 基準電圧源回路 |