JP3421492B2 - バスのスタック監視方式 - Google Patents
バスのスタック監視方式Info
- Publication number
- JP3421492B2 JP3421492B2 JP01141096A JP1141096A JP3421492B2 JP 3421492 B2 JP3421492 B2 JP 3421492B2 JP 01141096 A JP01141096 A JP 01141096A JP 1141096 A JP1141096 A JP 1141096A JP 3421492 B2 JP3421492 B2 JP 3421492B2
- Authority
- JP
- Japan
- Prior art keywords
- answer
- command
- retry
- transmission
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Description
【0001】
【発明の属する技術分野】本発明は複数のプロセッサが
ローカルバスを経て接続されたバスインタフェース回路
を介してスプリット転送方式のシステムバスに接続され
るマルチプロセッサシステムにおけるスプリットバスの
スタック監視方式に関する。
ローカルバスを経て接続されたバスインタフェース回路
を介してスプリット転送方式のシステムバスに接続され
るマルチプロセッサシステムにおけるスプリットバスの
スタック監視方式に関する。
【0002】各バスインタフェース制御回路のローカル
バスに接続されたバスマスタ(プロセッサ)がシステム
バスを介して他のバスインタフェース制御回路を介して
そのローカルバスのローカルメモリ等にアクセスする場
合,システムバスがスプリット転送方式によりコマンド
を送信し,受信先から受信状態(ステータス)を返送し
て送信側で確認を行うことによりエラーの発生を検出す
る方法がある。コマンドの送信だけでなく,コマンドの
送信先においてコマンドを実行して得られたデータ(例
えば,リードコマンドの実行により得られたリードデー
タ)をアンサとしてコマンドの送信元に転送する動作が
行われ,その場合にもアンサを送信した後相手からアン
サ受信の状態(ステータス)を返送する動作が行われ
る。
バスに接続されたバスマスタ(プロセッサ)がシステム
バスを介して他のバスインタフェース制御回路を介して
そのローカルバスのローカルメモリ等にアクセスする場
合,システムバスがスプリット転送方式によりコマンド
を送信し,受信先から受信状態(ステータス)を返送し
て送信側で確認を行うことによりエラーの発生を検出す
る方法がある。コマンドの送信だけでなく,コマンドの
送信先においてコマンドを実行して得られたデータ(例
えば,リードコマンドの実行により得られたリードデー
タ)をアンサとしてコマンドの送信元に転送する動作が
行われ,その場合にもアンサを送信した後相手からアン
サ受信の状態(ステータス)を返送する動作が行われ
る。
【0003】このような,コマンドやアンサの送信に対
して相手方からの受信確認の応答を受ける時に,応答が
返ってこない場合や,エラーの応答が返ってくると,再
送動作が行われる。その再送動作は一定回数だけ繰り返
すと再送を停止するようになっているが,従来の方式で
はカウントが正確に行われない場合があってその改善が
望まれている。
して相手方からの受信確認の応答を受ける時に,応答が
返ってこない場合や,エラーの応答が返ってくると,再
送動作が行われる。その再送動作は一定回数だけ繰り返
すと再送を停止するようになっているが,従来の方式で
はカウントが正確に行われない場合があってその改善が
望まれている。
【0004】
【従来の技術】図6は従来のマルチプロセッサシステム
の構成例である。複数のプロセッサCPU0〜CPU2
がそれぞれローカルバスLB0〜LB2を介して対応す
るバスインタフェース制御回路BIF0〜BIF2に接
続され,各バスインタフェース制御回路BIF0〜BI
F2はシステムバスにより相互に接続され,各ローカル
バスLB0〜LB2にはそれぞれローカルメモリ(メモ
リコントローラを含む)LM0〜LM2が接続されてい
る。
の構成例である。複数のプロセッサCPU0〜CPU2
がそれぞれローカルバスLB0〜LB2を介して対応す
るバスインタフェース制御回路BIF0〜BIF2に接
続され,各バスインタフェース制御回路BIF0〜BI
F2はシステムバスにより相互に接続され,各ローカル
バスLB0〜LB2にはそれぞれローカルメモリ(メモ
リコントローラを含む)LM0〜LM2が接続されてい
る。
【0005】各プロセッサは自ローカルバスのローカル
メモリにアクセスする場合は,図示されないローカルバ
スのアービタ回路の調停によりローカルバスの使用許可
を獲得してローカルバスをロックしてアクセスすること
ができる。また,プロセッサCPU0から他のプロセッ
サCPU1側のローカルメモリLM1にアクセスする場
合は,バスマスタ(CPU0)からローカルバスLB0
を介してバスインタフェース制御回路BIF0にコマン
ド(メモリのリードまたはライト)を転送して,バスイ
ンタフェース制御回路BIF0がシステムバスの使用許
可を図示されないシステムバスのアービタ回路の調停に
より獲得すると,システムバスにコマンドを送信する。
システムバスをスプリット方式(正確にはタイムスプリ
ット方式)により転送する場合,コマンドを送信後シス
テムバスを解放する。
メモリにアクセスする場合は,図示されないローカルバ
スのアービタ回路の調停によりローカルバスの使用許可
を獲得してローカルバスをロックしてアクセスすること
ができる。また,プロセッサCPU0から他のプロセッ
サCPU1側のローカルメモリLM1にアクセスする場
合は,バスマスタ(CPU0)からローカルバスLB0
を介してバスインタフェース制御回路BIF0にコマン
ド(メモリのリードまたはライト)を転送して,バスイ
ンタフェース制御回路BIF0がシステムバスの使用許
可を図示されないシステムバスのアービタ回路の調停に
より獲得すると,システムバスにコマンドを送信する。
システムバスをスプリット方式(正確にはタイムスプリ
ット方式)により転送する場合,コマンドを送信後シス
テムバスを解放する。
【0006】アクセス先(送信先)のバスインタフェー
ス制御回路BIF1は,受信した結果(正常か異常であ
るかに対応するOKまたはNG)をステータスとして送
信元のバスインタフェース制御回路BIF0に送信す
る。送信元のバスインタフェース制御回路BIF0はス
テータスを受信し,送信先で正常に受信動作が行われた
か判定し,もし正常に受信できなかったことが分かる
と,再度同じアクセスを再送するリトライ動作を行う。
この動作は,ステータスが異常であった時に行われ,予
め決められたn回のリトライ動作を行った後でもなおス
テータスが異常であればリトライオーバフローとしてエ
ラー通知の動作に移る。このリトライ動作を一定回数だ
け行う技術は発明の名称「タイムスプリットバスの制御
回路」(特開平5−136787号公報)に開示されて
いる。
ス制御回路BIF1は,受信した結果(正常か異常であ
るかに対応するOKまたはNG)をステータスとして送
信元のバスインタフェース制御回路BIF0に送信す
る。送信元のバスインタフェース制御回路BIF0はス
テータスを受信し,送信先で正常に受信動作が行われた
か判定し,もし正常に受信できなかったことが分かる
と,再度同じアクセスを再送するリトライ動作を行う。
この動作は,ステータスが異常であった時に行われ,予
め決められたn回のリトライ動作を行った後でもなおス
テータスが異常であればリトライオーバフローとしてエ
ラー通知の動作に移る。このリトライ動作を一定回数だ
け行う技術は発明の名称「タイムスプリットバスの制御
回路」(特開平5−136787号公報)に開示されて
いる。
【0007】また,バスインタフェース制御回路は,例
えばBIF0からシステムバスにコマンドを送信してい
る時に,他のプロセッサ例えばCPU1からシステムバ
スを介してローカルメモリLM0をリードするアクセス
が発生すると,BIF0からローカルバスLB0を介し
てローカルメモリLM0にアクセスし,バススレーブで
あるローカルメモリLM0からに対してアンサ(リード
データ)をアクセス元のCPU1へ送信しなければなら
ない。この場合,BIF0は,バススレーブ(LM0)
からのアンサが発生するとCPU0からのコマンドの送
信を一時取り止めてアンサを優先して送信する機能(ア
ンサの追い越し機能または先出し機能)を備えている。
そのような技術は,例えば,発明の名称「バスインタフ
ェース制御方式」:特開平5−314061号公報に開
示されている。このアンサをバスインタフェース制御回
路BIF0からBIF1に対し送信すると,送信先から
アンサ受信のステータスを受け取るのを確認しなければ
ならないが,そのステータスが異常(NG)の場合はア
ンサを再送する動作が行われる。
えばBIF0からシステムバスにコマンドを送信してい
る時に,他のプロセッサ例えばCPU1からシステムバ
スを介してローカルメモリLM0をリードするアクセス
が発生すると,BIF0からローカルバスLB0を介し
てローカルメモリLM0にアクセスし,バススレーブで
あるローカルメモリLM0からに対してアンサ(リード
データ)をアクセス元のCPU1へ送信しなければなら
ない。この場合,BIF0は,バススレーブ(LM0)
からのアンサが発生するとCPU0からのコマンドの送
信を一時取り止めてアンサを優先して送信する機能(ア
ンサの追い越し機能または先出し機能)を備えている。
そのような技術は,例えば,発明の名称「バスインタフ
ェース制御方式」:特開平5−314061号公報に開
示されている。このアンサをバスインタフェース制御回
路BIF0からBIF1に対し送信すると,送信先から
アンサ受信のステータスを受け取るのを確認しなければ
ならないが,そのステータスが異常(NG)の場合はア
ンサを再送する動作が行われる。
【0008】図7は従来のバスインタフェース制御回路
のブロック構成図である。図7において,ローカルバス
80にバスインタフェース制御回路(以下,BIFとい
う)81が接続され,BIF81内にはローカルバス8
0を介してデータ(コマンド,アンサ等)の転送制御を
行うローカルバス制御回路82,ローカルバス80から
のコマンドやアンサを一時格納してシステムバスへ出力
するための送信バッファ83,システムバス86から入
力するコマンドやアンサを一時格納してローカルバス8
0へ出力するための受信バッファ84及びシステムバス
86を介して相手側のBIFとの間でデータの送受信の
制御を行うシステムバス制御回路85が設けられてい
る。送信バッファ83はコマンド送信バッファ83aと
アンサ送信バッファ83bとで構成され,受信バッファ
84はコマンド受信バッファ84a,アンサ受信バッフ
ァ84bとで構成される。また,システムバス制御回路
85はシステムバスへの送信制御を行う送信制御部85
a,システムバスからの受信制御を行う受信制御部85
bとで構成される。
のブロック構成図である。図7において,ローカルバス
80にバスインタフェース制御回路(以下,BIFとい
う)81が接続され,BIF81内にはローカルバス8
0を介してデータ(コマンド,アンサ等)の転送制御を
行うローカルバス制御回路82,ローカルバス80から
のコマンドやアンサを一時格納してシステムバスへ出力
するための送信バッファ83,システムバス86から入
力するコマンドやアンサを一時格納してローカルバス8
0へ出力するための受信バッファ84及びシステムバス
86を介して相手側のBIFとの間でデータの送受信の
制御を行うシステムバス制御回路85が設けられてい
る。送信バッファ83はコマンド送信バッファ83aと
アンサ送信バッファ83bとで構成され,受信バッファ
84はコマンド受信バッファ84a,アンサ受信バッフ
ァ84bとで構成される。また,システムバス制御回路
85はシステムバスへの送信制御を行う送信制御部85
a,システムバスからの受信制御を行う受信制御部85
bとで構成される。
【0009】図8に従来の送信制御部のリトライ制御に
関係する構成を示す。図8において,83a,83bは
上記図7の同一符号と同じコマンド送信バッファ,アン
サ送信バッファ,850〜853の各部は送信制御部8
5aを構成し,850はリトライ制御部,851はリト
ライカウンタ,852は選択部,853は相手先から送
られてくるステータスを受信して内容を判定する送信デ
ータ受信判定部である。
関係する構成を示す。図8において,83a,83bは
上記図7の同一符号と同じコマンド送信バッファ,アン
サ送信バッファ,850〜853の各部は送信制御部8
5aを構成し,850はリトライ制御部,851はリト
ライカウンタ,852は選択部,853は相手先から送
られてくるステータスを受信して内容を判定する送信デ
ータ受信判定部である。
【0010】リトライ制御部850は,コマンド送信バ
ッファ83aまたはアンサ送信バッファ83bからの第
1回のコマンドまたはアンサの送信に対し,相手先から
のステータスの内容を送信データ受信判定部853で判
定し,ステータスエラーが検出されると起動される。起
動するとリトライカウンタ851を+1し,バス要求信
号をシステムバスのバスアービタへ送出してバス要求許
可信号を受け取ると,予め入力されているコマンド書き
込みアドレスや,アンサ書き込みアドレスを用いて,コ
マンドまたはアンサを対応するコマンド送信バッファ8
3aまたはアンサ送信バッファ83bの読み出しアドレ
スを対応するバッファへ供給する。このアドレスにより
読み出された出力コマンドデータまたは出力アンサデー
タは選択部852へ供給される。選択部852はリトラ
イ制御部850から供給されるリトライ動作の種別(コ
マンドまたはアンサ)を表すコマンド/アンサ選択信号
により一方のデータを選択してシステムバスデータ線に
出力する。
ッファ83aまたはアンサ送信バッファ83bからの第
1回のコマンドまたはアンサの送信に対し,相手先から
のステータスの内容を送信データ受信判定部853で判
定し,ステータスエラーが検出されると起動される。起
動するとリトライカウンタ851を+1し,バス要求信
号をシステムバスのバスアービタへ送出してバス要求許
可信号を受け取ると,予め入力されているコマンド書き
込みアドレスや,アンサ書き込みアドレスを用いて,コ
マンドまたはアンサを対応するコマンド送信バッファ8
3aまたはアンサ送信バッファ83bの読み出しアドレ
スを対応するバッファへ供給する。このアドレスにより
読み出された出力コマンドデータまたは出力アンサデー
タは選択部852へ供給される。選択部852はリトラ
イ制御部850から供給されるリトライ動作の種別(コ
マンドまたはアンサ)を表すコマンド/アンサ選択信号
により一方のデータを選択してシステムバスデータ線に
出力する。
【0011】図9は従来のリトライ制御部(図8の85
0)の構成である。図9において,850,851はそ
れぞれ上記図8と同様にそれぞれリトライ制御部,リト
ライカウンタを表す。リトライ制御部850内は,読み
出しアドレス制御部850a,アンド回路850b,8
50c,オア回路850d及び入・出力の各信号線とで
構成される。リトライカウンタ851はイネーブル端子
(EN)に“1”が入力された時,ロード端子(L)に
“0”が入力されるとカウントアップ動作を行い,イネ
ーブル端子(EN)に“1”が入力された時,ロード端
末(L)に“1”が入力されているとカウンタをリセッ
トする。
0)の構成である。図9において,850,851はそ
れぞれ上記図8と同様にそれぞれリトライ制御部,リト
ライカウンタを表す。リトライ制御部850内は,読み
出しアドレス制御部850a,アンド回路850b,8
50c,オア回路850d及び入・出力の各信号線とで
構成される。リトライカウンタ851はイネーブル端子
(EN)に“1”が入力された時,ロード端子(L)に
“0”が入力されるとカウントアップ動作を行い,イネ
ーブル端子(EN)に“1”が入力された時,ロード端
末(L)に“1”が入力されているとカウンタをリセッ
トする。
【0012】すなわち,コマンドまたはアンサを送信し
て転送完了信号が“1”となってイネーブル端子(E
N)に供給された時,コマンドまたはアンサの送信先か
ら送られてくるステータスを送信データ受信判定部(上
記図8の853)で判定して,ステータスエラー信号と
して“1”(エラー表示状態)を出力するとアンド回路
850b,850cは何れも“0”を発生し,ロード端
子(L)に“1”が入力されないため,リトライカウン
タ851はカウントアップを行う。このステータスエラ
ーが検出された場合は,読み出しアドレス制御部850
aは,送信したデータの再送を行うためにコマンドまた
はアンサの読み出しアドレスを再度出力する。
て転送完了信号が“1”となってイネーブル端子(E
N)に供給された時,コマンドまたはアンサの送信先か
ら送られてくるステータスを送信データ受信判定部(上
記図8の853)で判定して,ステータスエラー信号と
して“1”(エラー表示状態)を出力するとアンド回路
850b,850cは何れも“0”を発生し,ロード端
子(L)に“1”が入力されないため,リトライカウン
タ851はカウントアップを行う。このステータスエラ
ーが検出された場合は,読み出しアドレス制御部850
aは,送信したデータの再送を行うためにコマンドまた
はアンサの読み出しアドレスを再度出力する。
【0013】また,コマンド送信のリトライを行ってい
る時に,アンサ送信が開始するとコマンド/アンサ切り
替わり信号が“1”(パルス状信号)となってオア回路
850dから“1”が発生しロード端子(L)を駆動し
て,リトライカウンタ851をリセットする(この時イ
ネーブル端子(EN)には転送完了信号は供給されなく
てもよい)。
る時に,アンサ送信が開始するとコマンド/アンサ切り
替わり信号が“1”(パルス状信号)となってオア回路
850dから“1”が発生しロード端子(L)を駆動し
て,リトライカウンタ851をリセットする(この時イ
ネーブル端子(EN)には転送完了信号は供給されなく
てもよい)。
【0014】図10,図11はシステムバス制御回路の
リトライの制御フロー(その1),(その2)である。
この制御はシステムバス制御回路内のリトライ制御部を
含む送信制御部(図7)で実行され,その内容を概説す
る。
リトライの制御フロー(その1),(その2)である。
この制御はシステムバス制御回路内のリトライ制御部を
含む送信制御部(図7)で実行され,その内容を概説す
る。
【0015】送信制御部(図7)は,スタートするとア
ンサ送信があるか判別する(図10のS1)。アンサ送
信が無い場合はコマンド送信要求(バス要求信号を出
力)を行い(同S2),バス許可信号線に許可信号が発
生しているか判別し(同S3),発生していると送信バ
ッファの内容(コマンド)の内容を読み出してシステム
バスに出力して(同S4),読み出しアドレスを更新す
る(同S5)。次にデータが終了したか判別し(同S
6),終了しないとS4の処理に戻る。
ンサ送信があるか判別する(図10のS1)。アンサ送
信が無い場合はコマンド送信要求(バス要求信号を出
力)を行い(同S2),バス許可信号線に許可信号が発
生しているか判別し(同S3),発生していると送信バ
ッファの内容(コマンド)の内容を読み出してシステム
バスに出力して(同S4),読み出しアドレスを更新す
る(同S5)。次にデータが終了したか判別し(同S
6),終了しないとS4の処理に戻る。
【0016】また,上記図10のS1において,アンサ
送信が有ると判定されると,コマンド/アンサ送信切り
替えを行うか判別する(図10のS7)。すなわち,コ
マンド送信中(リトライの場合を含む)に,後から発生
したアンサを先出しする状態になると,切替えのために
リトライカウンタをリセットする(図10のS8)。上
記S7でコマンド/アンサ送信切り替えが行われない場
合及びS8の処理に続いてアンサ送信要求を発生する
(同S9)。この後,図10のS10〜S13におい
て,上記コマンドの送信と同様の処理(図10のS3〜
S6)によりアンサの送信が実行される。コマンドまた
はアンサの送信が終了すると,送信先から送られてくる
ステータスを判別し(図11のS14),OKの場合は
カウンタをリセットして(同S19)終了するが,異常
(一定時間内にステータスが受け取れない場合を含む)
の場合はリトライカウンタを更新(+1)し(同S1
5),リトライカウンタが限界値(n)になったか判定
し(同S16),限界値に達しない場合は図10のS1
に戻ってリトライ動作を行う。また,限界値に達した場
合はカウンタをリセットして(同S17),打ち切りエ
ラー表示の出力を発生する(同S18)。
送信が有ると判定されると,コマンド/アンサ送信切り
替えを行うか判別する(図10のS7)。すなわち,コ
マンド送信中(リトライの場合を含む)に,後から発生
したアンサを先出しする状態になると,切替えのために
リトライカウンタをリセットする(図10のS8)。上
記S7でコマンド/アンサ送信切り替えが行われない場
合及びS8の処理に続いてアンサ送信要求を発生する
(同S9)。この後,図10のS10〜S13におい
て,上記コマンドの送信と同様の処理(図10のS3〜
S6)によりアンサの送信が実行される。コマンドまた
はアンサの送信が終了すると,送信先から送られてくる
ステータスを判別し(図11のS14),OKの場合は
カウンタをリセットして(同S19)終了するが,異常
(一定時間内にステータスが受け取れない場合を含む)
の場合はリトライカウンタを更新(+1)し(同S1
5),リトライカウンタが限界値(n)になったか判定
し(同S16),限界値に達しない場合は図10のS1
に戻ってリトライ動作を行う。また,限界値に達した場
合はカウンタをリセットして(同S17),打ち切りエ
ラー表示の出力を発生する(同S18)。
【0017】
【発明が解決しようとする課題】上記したように,従来
のスプリット転送方式を用いたバスインタフェース制御
回路では,バスマスタ(CPU0)からのコマンドまた
はバススレーブ(LM0)からのアンサを転送した後,
送信先からの応答(ステータス)が異常(応答が無い場
合を含む)の場合はリトライ(再送)カウンタによりコ
マンドまたはアンサの再送回数をカウントし,一定回数
以上の場合は打ち切りエラー表示を出力していた。しか
し,コマンドのリトライ動作による送信中にアンサが発
生すると,アンサの追い越し機能によりリトライカウン
タは送信データの切り替わりでリセット(上記図10の
S7)されるので,コマンドのリトライ動作は最初から
やり直さなければならなかった。
のスプリット転送方式を用いたバスインタフェース制御
回路では,バスマスタ(CPU0)からのコマンドまた
はバススレーブ(LM0)からのアンサを転送した後,
送信先からの応答(ステータス)が異常(応答が無い場
合を含む)の場合はリトライ(再送)カウンタによりコ
マンドまたはアンサの再送回数をカウントし,一定回数
以上の場合は打ち切りエラー表示を出力していた。しか
し,コマンドのリトライ動作による送信中にアンサが発
生すると,アンサの追い越し機能によりリトライカウン
タは送信データの切り替わりでリセット(上記図10の
S7)されるので,コマンドのリトライ動作は最初から
やり直さなければならなかった。
【0018】従って,コマンド送信中で再送のオーバフ
ローが発生しない内にアンサ送信状態になると,再送を
やり直すので,何時までもコマンドの再送がオーバフロ
ーせず無効な転送がシステムバス上に流れてバスがスタ
ックすることによる転送効率の低下が問題となってい
た。
ローが発生しない内にアンサ送信状態になると,再送を
やり直すので,何時までもコマンドの再送がオーバフロ
ーせず無効な転送がシステムバス上に流れてバスがスタ
ックすることによる転送効率の低下が問題となってい
た。
【0019】本発明はバスインタフェース制御回路から
のコマンド送信のリトライ動作中にアンサの送信に切り
替わっても規定回数で再送のオーバフローを正確に検出
してシステムバスの転送効率を向上することができるス
プリットバスのスタック監視方式を提供することを目的
とする。
のコマンド送信のリトライ動作中にアンサの送信に切り
替わっても規定回数で再送のオーバフローを正確に検出
してシステムバスの転送効率を向上することができるス
プリットバスのスタック監視方式を提供することを目的
とする。
【0020】
【課題を解決するための手段】図1は本発明の原理構成
図である。図1において,1はバスインタフェース制御
回路(BIF)の送信制御部,2はリトライ制御部,3
はコマンドリトライカウンタ,4はアンサリトライカウ
ンタ,5は応答判定部である。
図である。図1において,1はバスインタフェース制御
回路(BIF)の送信制御部,2はリトライ制御部,3
はコマンドリトライカウンタ,4はアンサリトライカウ
ンタ,5は応答判定部である。
【0021】本発明はリトライカウンタとしてコマンド
リトライカウンタ3とアンサリトライカウンタ4を送信
制御部2に設け,コマンドリトライカウンタ3とアンサ
リトライカウンタのクリア信号及びカウントアップ信号
をリトライ制御部2から発生するようにしたものであ
る。リトライ制御部2は,コマンドまたはアンサの送信
に対して相手から送られた応答が正常であることを応答
判定部5で検出するとリトライを行うことなく各カウン
タ3,4のクリアを行い,コマンドまたはアンサの送信
に対し相手から送られた応答が異常(応答が一定時間無
い場合を含む)であると判定されると送信したコマンド
またはアンサに対応するリトライカウンタ3または4の
カウントアップを行い,コマンドまたはアンサの再送
(リトライ)を行う。また,送信制御部1はコマンドの
再送中にアンサの送信要求が発生すると,アンサの先出
しを行う。この場合,コマンドからアンサへの切り替え
の信号によりアンサリトライカウンタ4に対しクリア信
号が供給され,コマンドリトライカウンタ3はその時の
カウント値を保持したままであり,アンサの送信が正常
な応答により確認されるとコマンドの送信を,前回のカ
ウント値から再開する。コマンドリトライカウンタ3及
びアンサリトライカウンタ4は,それぞれに設定された
一定値(限界値)に達するとそれぞれリトライオーバフ
ロー信号を出力し,それ以上の再送を打ち切るためのエ
ラー表示を行う。
リトライカウンタ3とアンサリトライカウンタ4を送信
制御部2に設け,コマンドリトライカウンタ3とアンサ
リトライカウンタのクリア信号及びカウントアップ信号
をリトライ制御部2から発生するようにしたものであ
る。リトライ制御部2は,コマンドまたはアンサの送信
に対して相手から送られた応答が正常であることを応答
判定部5で検出するとリトライを行うことなく各カウン
タ3,4のクリアを行い,コマンドまたはアンサの送信
に対し相手から送られた応答が異常(応答が一定時間無
い場合を含む)であると判定されると送信したコマンド
またはアンサに対応するリトライカウンタ3または4の
カウントアップを行い,コマンドまたはアンサの再送
(リトライ)を行う。また,送信制御部1はコマンドの
再送中にアンサの送信要求が発生すると,アンサの先出
しを行う。この場合,コマンドからアンサへの切り替え
の信号によりアンサリトライカウンタ4に対しクリア信
号が供給され,コマンドリトライカウンタ3はその時の
カウント値を保持したままであり,アンサの送信が正常
な応答により確認されるとコマンドの送信を,前回のカ
ウント値から再開する。コマンドリトライカウンタ3及
びアンサリトライカウンタ4は,それぞれに設定された
一定値(限界値)に達するとそれぞれリトライオーバフ
ロー信号を出力し,それ以上の再送を打ち切るためのエ
ラー表示を行う。
【0022】
【発明の実施の形態】図2は実施例の構成図である。図
2はバスインタフェース制御回路の送信制御部に設けら
れ,上記図10に示す従来例の構成に対応する本発明の
送信制御部のリトライ制御に関係する実施例の構成を示
す。図中,20はリトライ制御部(図1の2に対応),
21はコマンドリトライカウンタ(図1の3に対応),
22はアンサリトライカウンタ(図1の4に対応),2
3はコマンド送信バッファ,24はアンサ送信バッフ
ァ,25は送信データ受信判定部,26は選択部であ
る。
2はバスインタフェース制御回路の送信制御部に設けら
れ,上記図10に示す従来例の構成に対応する本発明の
送信制御部のリトライ制御に関係する実施例の構成を示
す。図中,20はリトライ制御部(図1の2に対応),
21はコマンドリトライカウンタ(図1の3に対応),
22はアンサリトライカウンタ(図1の4に対応),2
3はコマンド送信バッファ,24はアンサ送信バッフ
ァ,25は送信データ受信判定部,26は選択部であ
る。
【0023】リトライ制御部20は,コマンド送信バッ
ファ23にコマンドが書き込まれると,コマンド書き込
みアドレスを受け取って送信すべきコマンドの発生を検
出し,バス要求信号をバスアービタ(図示省略)へ出力
し,バス要求許可信号が入力すると,選択部26に対し
コマンド/アンサ選択信号としてコマンドを選択する信
号を出力して,コマンド送信バッファ23にコマンド読
み出しアドレスを供給して読み出しを行う。読み出しさ
れた出力コマンドデータは,選択部26からシステムバ
スデータ線へ送出される。このコマンドをシステムバス
を介して受信した相手装置(相手バスインタフェース制
御回路)からデータ受信ステータスが返って来ると,送
信データ受信判定部25でステータスの内容を判定し,
正常か異常(エラー状態またはステータスが返って来な
い場合)かの判定結果をステータスエラー信号としてリ
トライ制御部で受け取る。
ファ23にコマンドが書き込まれると,コマンド書き込
みアドレスを受け取って送信すべきコマンドの発生を検
出し,バス要求信号をバスアービタ(図示省略)へ出力
し,バス要求許可信号が入力すると,選択部26に対し
コマンド/アンサ選択信号としてコマンドを選択する信
号を出力して,コマンド送信バッファ23にコマンド読
み出しアドレスを供給して読み出しを行う。読み出しさ
れた出力コマンドデータは,選択部26からシステムバ
スデータ線へ送出される。このコマンドをシステムバス
を介して受信した相手装置(相手バスインタフェース制
御回路)からデータ受信ステータスが返って来ると,送
信データ受信判定部25でステータスの内容を判定し,
正常か異常(エラー状態またはステータスが返って来な
い場合)かの判定結果をステータスエラー信号としてリ
トライ制御部で受け取る。
【0024】ステータスエラー信号がエラーを表示して
いると,コマンドリトライカウンタ21のカウントアッ
プの出力を発生し,正常を表示しているとコマンドリト
ライカウンタ21をリセットする出力を発生する。
いると,コマンドリトライカウンタ21のカウントアッ
プの出力を発生し,正常を表示しているとコマンドリト
ライカウンタ21をリセットする出力を発生する。
【0025】コマンド送信に対して送信データ受信判定
部25で異常(エラー)を検出すると,リトライ制御部
20はコマンドの送信のリトライを開始し,コマンドリ
トライカウンタ21のカウントアップ出力を発生し,上
記のバス要求信号の出力,バス要求許可信号の受け取り
を初めとする再送動作を開始する。コマンド送信のリト
ライが予め設定された回数(n回)に達するとコマンド
リトライカウンタ21からオーバフロー信号が発生し,
リトライ制御部20はこの信号を受け取るとリトライエ
ラー通知の信号を出力する。
部25で異常(エラー)を検出すると,リトライ制御部
20はコマンドの送信のリトライを開始し,コマンドリ
トライカウンタ21のカウントアップ出力を発生し,上
記のバス要求信号の出力,バス要求許可信号の受け取り
を初めとする再送動作を開始する。コマンド送信のリト
ライが予め設定された回数(n回)に達するとコマンド
リトライカウンタ21からオーバフロー信号が発生し,
リトライ制御部20はこの信号を受け取るとリトライエ
ラー通知の信号を出力する。
【0026】コマンド送信中にアンサ送信バッファ24
にアンサが書き込まれて,アンサ送信バッファ24にア
ンサが書き込まれると,リトライ制御部20はアンサの
先出し機能が働いてアンサ送信の制御を行う。この場
合,コマンド送信のリトライを中止し(コマンドリトラ
イカウンタ21のカウント状態は保持される),アンサ
送信のためのバス要求信号を出力し,バス要求許可信号
を受け取ると,コマンド/アンサ選択信号としてアンサ
を選択する信号を発生して選択部26の選択動作をアン
サ側に切り変える。続いてアンサ送信バッファ24に読
み出しアドレスを供給し,対応するアドレスから出力ア
ンサデータが出力され,選択部26を介してシステムバ
スデータ線に出力される。
にアンサが書き込まれて,アンサ送信バッファ24にア
ンサが書き込まれると,リトライ制御部20はアンサの
先出し機能が働いてアンサ送信の制御を行う。この場
合,コマンド送信のリトライを中止し(コマンドリトラ
イカウンタ21のカウント状態は保持される),アンサ
送信のためのバス要求信号を出力し,バス要求許可信号
を受け取ると,コマンド/アンサ選択信号としてアンサ
を選択する信号を発生して選択部26の選択動作をアン
サ側に切り変える。続いてアンサ送信バッファ24に読
み出しアドレスを供給し,対応するアドレスから出力ア
ンサデータが出力され,選択部26を介してシステムバ
スデータ線に出力される。
【0027】このアンサの送信に対してデータ受信ステ
ータス信号が相手装置から送られて来ると送信データ受
信判定部25で受信判定する。その判定結果は上記のコ
マンド送信の場合と同様にステータスエラー信号として
リトライ制御部20へ供給される。リトライ制御部20
ではそのステータスエラー信号がエラーを表示している
と,アンサのリトライ動作を開始し,アンサリトライカ
ウンタ22にカウントアップ出力を発生し,バス要求信
号の出力とバス要求許可信号の受信を待つ。この場合,
コマンドリトライカウンタは何ら影響を受けない。アン
サのリトライが実行され,一定回数以内に正常に転送が
行われると,リトライ制御部20からアンサリトライカ
ウンタ22に対しカウントリセット信号を出力してアン
サリトライカウンタ22はリセットされる。また,アン
サのリトライ動作が一定回数に達するとアンサオーバフ
ロー信号がアンサリトライカウンタ22から出力され
る。
ータス信号が相手装置から送られて来ると送信データ受
信判定部25で受信判定する。その判定結果は上記のコ
マンド送信の場合と同様にステータスエラー信号として
リトライ制御部20へ供給される。リトライ制御部20
ではそのステータスエラー信号がエラーを表示している
と,アンサのリトライ動作を開始し,アンサリトライカ
ウンタ22にカウントアップ出力を発生し,バス要求信
号の出力とバス要求許可信号の受信を待つ。この場合,
コマンドリトライカウンタは何ら影響を受けない。アン
サのリトライが実行され,一定回数以内に正常に転送が
行われると,リトライ制御部20からアンサリトライカ
ウンタ22に対しカウントリセット信号を出力してアン
サリトライカウンタ22はリセットされる。また,アン
サのリトライ動作が一定回数に達するとアンサオーバフ
ロー信号がアンサリトライカウンタ22から出力され
る。
【0028】アンサの送信に対して相手装置から送られ
てきたデータステータスが正常である場合は,送信デー
タ受信判定部25からステータスエラー信号により正常
を表示する。この場合,リトライ制御部20はアンサリ
トライカウンタ22をリセットする。
てきたデータステータスが正常である場合は,送信デー
タ受信判定部25からステータスエラー信号により正常
を表示する。この場合,リトライ制御部20はアンサリ
トライカウンタ22をリセットする。
【0029】アンサの先出し機能によりアンサの送信が
終了すると,中断されていたコマンドのリトライが再開
される。この場合,コマンドリトライカウンタ21は前
回までのリトライ回数を保持しているので,再開された
コマンド送信動作は保持していたリトライ回数から予め
設定された回数(n回)までのリトライ動作を行うこと
ができる。
終了すると,中断されていたコマンドのリトライが再開
される。この場合,コマンドリトライカウンタ21は前
回までのリトライ回数を保持しているので,再開された
コマンド送信動作は保持していたリトライ回数から予め
設定された回数(n回)までのリトライ動作を行うこと
ができる。
【0030】図3はリトライ制御部と関連する部分の構
成例である。図3において,20,21,22は上記図
2の同じ符号の各部を表し,リトライ制御部20内の2
00は読み出しアドレス制御部,201,202,20
4,,205及び206はアンド回路,203,20
7,208はオア回路である。
成例である。図3において,20,21,22は上記図
2の同じ符号の各部を表し,リトライ制御部20内の2
00は読み出しアドレス制御部,201,202,20
4,,205及び206はアンド回路,203,20
7,208はオア回路である。
【0031】コマンドリトライカウンタ21とアンサリ
トライカウンタ22は,入力端子のロード端子(L)と
イネーブル端子(EN)への信号入力に対して,上記図
9のリトライカウンタ851と同様に動作を行い,イネ
ーブル端子(EN)に“1”が入力した時,ロード端子
(L)に“0”が供給されているとカウントアップ動作
を行い,ロード端子(L)に“1”が供給されると(こ
の時イネーブル端子(EN)は“0”又は“1”の何れ
でもよい)カウンタをリセットする。
トライカウンタ22は,入力端子のロード端子(L)と
イネーブル端子(EN)への信号入力に対して,上記図
9のリトライカウンタ851と同様に動作を行い,イネ
ーブル端子(EN)に“1”が入力した時,ロード端子
(L)に“0”が供給されているとカウントアップ動作
を行い,ロード端子(L)に“1”が供給されると(こ
の時イネーブル端子(EN)は“0”又は“1”の何れ
でもよい)カウンタをリセットする。
【0032】アンサリトライカウンタ22のロード端子
(L)には,コマンド/アンサ切り替わり信号がオア回
路207を介して入力され,コマンド送信中にアンサ送
信に切り替わった場合にカウンタ値がリセットされる
が,この切り替わりでコマンドリトライカウンタ21は
リセットされない。
(L)には,コマンド/アンサ切り替わり信号がオア回
路207を介して入力され,コマンド送信中にアンサ送
信に切り替わった場合にカウンタ値がリセットされる
が,この切り替わりでコマンドリトライカウンタ21は
リセットされない。
【0033】コマンドリトライカウンタ21は,読み出
しアドレス制御部200からコマンド送信信号と転送完
了信号のアンドをとってカウンタのイネーブル端子(E
N)に“1”を供給する。この時のステータスエラー信
号が“1”となってエラー発生を表示するとアンド回路
201,202の何れからも“1”が発生せず,ロード
端子(L)に“0”が入力し,イネーブル端子(EN)
に“1”が入力するので,コマンドリトライカウンタ2
1はカウントアップを行う。ステータスエラーが発生す
ると,読み出しアドレス制御部200は,送信したデー
タの再送を行うためにコマンドの読み出しアドレスを再
度出力する。
しアドレス制御部200からコマンド送信信号と転送完
了信号のアンドをとってカウンタのイネーブル端子(E
N)に“1”を供給する。この時のステータスエラー信
号が“1”となってエラー発生を表示するとアンド回路
201,202の何れからも“1”が発生せず,ロード
端子(L)に“0”が入力し,イネーブル端子(EN)
に“1”が入力するので,コマンドリトライカウンタ2
1はカウントアップを行う。ステータスエラーが発生す
ると,読み出しアドレス制御部200は,送信したデー
タの再送を行うためにコマンドの読み出しアドレスを再
度出力する。
【0034】また,コマンド送信に対して,相手装置か
ら受け取ったステータスが正常であってステータスエラ
ー信号が“0”であると,アンド回路201から“1”
が発生して,オア回路203からロード端子(L)に
“1”が供給され,この時イネーブル端子(EN)にも
“1”が供給されて,コマンドリトライカウンタ21は
リセットされる。
ら受け取ったステータスが正常であってステータスエラ
ー信号が“0”であると,アンド回路201から“1”
が発生して,オア回路203からロード端子(L)に
“1”が供給され,この時イネーブル端子(EN)にも
“1”が供給されて,コマンドリトライカウンタ21は
リセットされる。
【0035】このように,コマンドリトライカウンタ2
1またはアンサリトライカウンタ22はコマンドまたは
アンサのリトライを行って,ステータスエラーを検出す
ると,対応するカウンタの値が+1されて,ある規定値
になるとコマンドリトライオーバフローまたはアンサリ
トライオーバフローが発生すると,読み出しアドレス制
御部200に通知すると共にリトライエラー通知を外部
に出力し,お互いのカウンタ値をリセットする。
1またはアンサリトライカウンタ22はコマンドまたは
アンサのリトライを行って,ステータスエラーを検出す
ると,対応するカウンタの値が+1されて,ある規定値
になるとコマンドリトライオーバフローまたはアンサリ
トライオーバフローが発生すると,読み出しアドレス制
御部200に通知すると共にリトライエラー通知を外部
に出力し,お互いのカウンタ値をリセットする。
【0036】図4,図5は本発明によるシステムバス制
御回路のリトライの制御フロー(その1),(その2)
を示す図である。図4において,スタートすると,アン
サ送信があるか判別し(図4のS1),無い場合はコマ
ンド送信要求(図2のバス要求信号に対応)が行われ
(図4のS2),これに対しバス許可信号線(図2のバ
ス要求許可信号線)に許可信号が発生したか判別し(同
S3),許可信号が発生すると送信バッファの内容を読
み出してシステムバスに出力し(同S4),アドレスを
更新して(同S5)データ終了か判別する(同S6)。
終了していないと上記S4に戻り,終了した場合は図5
のS12が実行される。
御回路のリトライの制御フロー(その1),(その2)
を示す図である。図4において,スタートすると,アン
サ送信があるか判別し(図4のS1),無い場合はコマ
ンド送信要求(図2のバス要求信号に対応)が行われ
(図4のS2),これに対しバス許可信号線(図2のバ
ス要求許可信号線)に許可信号が発生したか判別し(同
S3),許可信号が発生すると送信バッファの内容を読
み出してシステムバスに出力し(同S4),アドレスを
更新して(同S5)データ終了か判別する(同S6)。
終了していないと上記S4に戻り,終了した場合は図5
のS12が実行される。
【0037】上記S1において,アンサ送信があること
が判別されると,アンサ送信要求を発生し(図4のS
7),続いて上記コマンド送信における処理(図4のS
3〜S6)と同様の処理S8〜S11が実行される。ア
ンサのデータ終了またはコマンドのデータ終了が判別さ
れると(図4のS6またはS11),図5に移行して,
相手装置から送られてくるステータスの内容が正常(O
K)であるか判別し(図5のS12),正常であればカ
ウンタをリセットして(同S13)処理を終了する。但
し,コマンド送信のリトライ中に発生したアンサの送信
が正常終了した場合はコマンド送信のリトライが再開さ
れる。
が判別されると,アンサ送信要求を発生し(図4のS
7),続いて上記コマンド送信における処理(図4のS
3〜S6)と同様の処理S8〜S11が実行される。ア
ンサのデータ終了またはコマンドのデータ終了が判別さ
れると(図4のS6またはS11),図5に移行して,
相手装置から送られてくるステータスの内容が正常(O
K)であるか判別し(図5のS12),正常であればカ
ウンタをリセットして(同S13)処理を終了する。但
し,コマンド送信のリトライ中に発生したアンサの送信
が正常終了した場合はコマンド送信のリトライが再開さ
れる。
【0038】ステータスが異常(エラー)である場合
は,コマンド送信中か判別し(図5のS14),コマン
ド送信中である場合はコマンドリトライカウンタを更新
(+1)し(同S17),リトライカウンタは限界値
(設定値)か判別し(同S18),限界値に達していな
いと上記図4のS1へ戻り次のコマンド送信のリトライ
を開始する。また,上記図5のS14において,コマン
ド送信中であることが判別されるとアンサリトライカウ
ンタを更新(+1)し(同S15),次にアンサリトラ
イカウンタは限界値(設定値)か判別し(同S16),
限界値に達してないと上記図4のS1に戻る。図5のS
16及びS18においてそれぞれ限界値に達したと判定
されると,カウンタをリセットし(同S19),打ち切
りエラー表示を発生する(図5のS20)。
は,コマンド送信中か判別し(図5のS14),コマン
ド送信中である場合はコマンドリトライカウンタを更新
(+1)し(同S17),リトライカウンタは限界値
(設定値)か判別し(同S18),限界値に達していな
いと上記図4のS1へ戻り次のコマンド送信のリトライ
を開始する。また,上記図5のS14において,コマン
ド送信中であることが判別されるとアンサリトライカウ
ンタを更新(+1)し(同S15),次にアンサリトラ
イカウンタは限界値(設定値)か判別し(同S16),
限界値に達してないと上記図4のS1に戻る。図5のS
16及びS18においてそれぞれ限界値に達したと判定
されると,カウンタをリセットし(同S19),打ち切
りエラー表示を発生する(図5のS20)。
【0039】上記に説明したように,コマンド送信の再
送中にアンサ送信が発生してアンサの先出しが行われた
場合にも,それまでのコマンドのリトライカウント値が
保存されるため,アンサの送信が終了した後にコマンド
の再送を再開しても,前回までのリトライのカウント値
に新たなリトライの回数が加算されることになり,従来
例のように予め設定された回数(n回)になるまでの無
駄なリトライ動作を防止することができる。なお,アン
サリトライカウンタの設定数は,例えば連続6回とし,
コマンドリトライカウンタの設定数は,例えば通算16
回とするというように設定することができる。
送中にアンサ送信が発生してアンサの先出しが行われた
場合にも,それまでのコマンドのリトライカウント値が
保存されるため,アンサの送信が終了した後にコマンド
の再送を再開しても,前回までのリトライのカウント値
に新たなリトライの回数が加算されることになり,従来
例のように予め設定された回数(n回)になるまでの無
駄なリトライ動作を防止することができる。なお,アン
サリトライカウンタの設定数は,例えば連続6回とし,
コマンドリトライカウンタの設定数は,例えば通算16
回とするというように設定することができる。
【0040】
【発明の効果】本発明によればスプリットバスにおい
て,無駄な転送が発生することがなくなるので,バスの
転送効率を向上することができ,マルチプロセッサシス
テムの処理速度を向上することができる。
て,無駄な転送が発生することがなくなるので,バスの
転送効率を向上することができ,マルチプロセッサシス
テムの処理速度を向上することができる。
【図1】本発明の原理構成を示す図である。
【図2】実施例の構成図である。
【図3】リトライ制御部と関連する部分の構成例であ
る。
る。
【図4】本発明によるシステムバス制御回路のリトライ
の制御フロー(その1)を示す図である。
の制御フロー(その1)を示す図である。
【図5】本発明によるシステムバス制御回路のリトライ
の制御フロー(その2)を示す図である。
の制御フロー(その2)を示す図である。
【図6】従来のマルチプロセッサシステムの構成例を示
す図である。
す図である。
【図7】従来のバスインタフェース制御回路のブロック
構成図である。
構成図である。
【図8】従来の送信制御部のリトライ制御に関係する構
成を示す図である。
成を示す図である。
【図9】従来のリトライ制御部の構成を示す図である。
【図10】システムバス制御回路のリトライの制御フロ
ー(その1)を示す図である。
ー(その1)を示す図である。
【図11】システムバス制御回路のリトライの制御フロ
ー(その2)を示す図である。
ー(その2)を示す図である。
1 バスインタフェース制御回路(BIF)の送信制
御部 2 リトライ制御部 3 コマンドリトライカウンタ 4 アンサリトライカウンタ 5 応答判定部
御部 2 リトライ制御部 3 コマンドリトライカウンタ 4 アンサリトライカウンタ 5 応答判定部
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平6−337823(JP,A)
特開 平5−136787(JP,A)
特開 平5−314061(JP,A)
特開 平6−303289(JP,A)
特開 昭56−2765(JP,A)
(58)調査した分野(Int.Cl.7,DB名)
G06F 13/42 320
G06F 15/177 678
EUROPAT(QUESTEL)
WPI(DIALOG)
Claims (3)
- 【請求項1】 複数のプロセッサがそれぞれローカルバ
スと接続された各バスインタフェース回路がスプリット
転送方式のシステムバスを介して相互に接続するシステ
ムにおけるバスのスタック監視方式において,バスイン
タフェース制御回路の送信制御部は,自プロセッサから
発生したコマンドと他プロセッサからのアクセスにより
発生したアンサの何れかをシステムバスへ送信すると相
手からのステータスの応答を判定する手段と,ステータ
スが正常であると送信を終了し,応答が無いかステータ
スの内容がエラーである場合にコマンドまたはアンサの
再送を行うリトライ制御部と,コマンドの再送回数を計
数するコマンドリトライカウンタとアンサの再送回数を
計数するアンサリトライカウンタとを備え,前記リトラ
イ制御部は前記コマンドリトライカウンタとアンサリト
ライカウンタの値が予め設定された値数に達するまで再
送の制御を行うことを特徴とするバスのスタック監視方
式。 - 【請求項2】 請求項1において,前記送信制御部はコ
マンドの再送中に後からアンサ送信の要求が発生すると
アンサの先出しを行い,前記リトライ制御部は前記コマ
ンド送信からアンサ送信への切り替えが発生すると前記
コマンドリトライカウンタの値を保存して前記アンサリ
トライカウンタをリセットし,前記アンサの送信終了後
に,コマンドの再送を前記コマンドリトライカウンタが
保存したカウント値を基に再開することを特徴とするバ
スのスタック監視方式。 - 【請求項3】 請求項1において,前記送信制御部は,
コマンドが格納されるコマンド送信バッファとアンサが
格納されるアンサ送信バッファの読み出しアドレス制御
部を備え,前記読み出しアドレス制御部は,前記コマン
ド送信バッファへのコマンドの書き込みまたは前記アン
サ送信バッファへの書き込みに応じて読み出しアドレス
を発生して送信を行い,各コマンドまたはアンサの転送
完了時に前記ステータスの内容がエラーの時対応するカ
ウンタのカウントアップを行い,前記ステータスの内容
が正常の場合は対応するカウンタをリセットすることを
特徴とするバスのスタック監視方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01141096A JP3421492B2 (ja) | 1996-01-26 | 1996-01-26 | バスのスタック監視方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01141096A JP3421492B2 (ja) | 1996-01-26 | 1996-01-26 | バスのスタック監視方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09204396A JPH09204396A (ja) | 1997-08-05 |
JP3421492B2 true JP3421492B2 (ja) | 2003-06-30 |
Family
ID=11777261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01141096A Expired - Fee Related JP3421492B2 (ja) | 1996-01-26 | 1996-01-26 | バスのスタック監視方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3421492B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113760627B (zh) * | 2021-07-27 | 2023-03-21 | 飞腾信息技术有限公司 | 一种采用应答机制的总线中接口调试控制方法及装置 |
-
1996
- 1996-01-26 JP JP01141096A patent/JP3421492B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09204396A (ja) | 1997-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4590468A (en) | Token access controller protocol and architecture | |
EP0522005B1 (en) | An equivalent network interface module for connecting a programmable logic controller to a high speed communications network | |
EP1461710B1 (en) | Low-overhead processor interfacing | |
JPS62500549A (ja) | マルチプロセッサ・システムにおけるマルチプロセッサの動作を順序付ける方法および装置 | |
JP2561759B2 (ja) | マルチプロセッサシステムおよびそのメッセージ送受信制御装置 | |
JPH0786863B2 (ja) | マルチプロセツサシステムにおけるプロセツサアクセス制御装置 | |
CN113535425A (zh) | 一种数据发送方法、装置、电子设备及存储介质 | |
EP2904765A1 (en) | Method and apparatus using high-efficiency atomic operations | |
JP3421492B2 (ja) | バスのスタック監視方式 | |
JP2550811B2 (ja) | 通信制御方法 | |
JP3345102B2 (ja) | 結合したモジュールをリセットする方法及びこの方法を用いるシステム | |
JP3626292B2 (ja) | バスインタフェース制御方式 | |
JP2001325212A (ja) | マルチプロセッサシステムにおけるソースプロセッサから宛先プロセッサにデータブロックを送信する方法と装置 | |
JP2996839B2 (ja) | サイクリックデータ伝送方法 | |
JP3027439B2 (ja) | タイムスプリットバスの制御回路 | |
JPH09269936A (ja) | リモートリード処理方法およびその装置 | |
JPS63246055A (ja) | パケツト送受信装置 | |
JP6571628B2 (ja) | サイクリック通信システム | |
JPS63305450A (ja) | プロセツサ間通信方式 | |
JPH06103222A (ja) | バス転送方式 | |
JPH02272658A (ja) | データ処理装置 | |
JP2573790B2 (ja) | 転送制御装置 | |
JPS6154556A (ja) | メモリ間デ−タ転送方式 | |
JP2802091B2 (ja) | 割込ベクタ制御方式 | |
JPS6245575B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030408 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080418 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |