JP3419374B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3419374B2 JP3419374B2 JP2000017071A JP2000017071A JP3419374B2 JP 3419374 B2 JP3419374 B2 JP 3419374B2 JP 2000017071 A JP2000017071 A JP 2000017071A JP 2000017071 A JP2000017071 A JP 2000017071A JP 3419374 B2 JP3419374 B2 JP 3419374B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- shielding layer
- thin film
- liquid crystal
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に関
し、特に、薄膜トランジスタを組み込んだアクティブマ
トリックス型液晶表示装置に関する。
し、特に、薄膜トランジスタを組み込んだアクティブマ
トリックス型液晶表示装置に関する。
【０００２】
【従来の技術】近年、壁掛けＴＶや投射型ＴＶあるいは
ＯＡ機器用ディスプレイとして液晶パネルを用いた各種
液晶表示装置の開発が行われている。液晶パネルの中で
もアクティブ素子である薄膜トランジスタを液晶表示装
置に組み込んだアクティブマトリックス型液晶ディスプ
レイは、走査線数が増加してもコントラストや応答速度
が低下しない等の利点から高品位のＯＡ機器用表示装置
やハイビジョン用表示装置を実現する上で有力であり、
液晶プロジェクション等の投射型液晶ディスプレイにお
いては大画面表示が容易に得られる利点を有している。
ＯＡ機器用ディスプレイとして液晶パネルを用いた各種
液晶表示装置の開発が行われている。液晶パネルの中で
もアクティブ素子である薄膜トランジスタを液晶表示装
置に組み込んだアクティブマトリックス型液晶ディスプ
レイは、走査線数が増加してもコントラストや応答速度
が低下しない等の利点から高品位のＯＡ機器用表示装置
やハイビジョン用表示装置を実現する上で有力であり、
液晶プロジェクション等の投射型液晶ディスプレイにお
いては大画面表示が容易に得られる利点を有している。
【０００３】通常、液晶プロジェクション用途に使用さ
れるライトバルブ用アクティブマトリックス型液晶表示
装置は、小さな素子に強力な光を入射してＴＦＴにより
液晶をスイッチングすることにより画素毎のＯＮ／ＯＦ
Ｆを行って、透過する光を画像情報に応じて制御し透過
した光をレンズなどの光学素子を介してスクリーンに拡
大投影しているが、その際、ＴＦＴの半導体活性層への
入射光による影響はもちろんのこと、レンズ等の光学系
からの反射光によってもＴＦＴ部のチャネル部や、特に
ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領
域において光励起により発生する光リーク電流が問題と
なっている。
れるライトバルブ用アクティブマトリックス型液晶表示
装置は、小さな素子に強力な光を入射してＴＦＴにより
液晶をスイッチングすることにより画素毎のＯＮ／ＯＦ
Ｆを行って、透過する光を画像情報に応じて制御し透過
した光をレンズなどの光学素子を介してスクリーンに拡
大投影しているが、その際、ＴＦＴの半導体活性層への
入射光による影響はもちろんのこと、レンズ等の光学系
からの反射光によってもＴＦＴ部のチャネル部や、特に
ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領
域において光励起により発生する光リーク電流が問題と
なっている。
【０００４】この問題はプロジェクタの小型化、高輝度
化が進むとともにライトバルブへの入射輝度が大きく増
加しており加速度的に問題となってきている。
化が進むとともにライトバルブへの入射輝度が大きく増
加しており加速度的に問題となってきている。
【０００５】従来、このようなライトバルブ用アクティ
ブマトリックス型液晶表示装置では、図６に示すよう
に、ゲート線１０７とデータ線１０５とをそれぞれ直交
するようにマトリックス状に配し、ゲート線１０７とデ
ータ線１０５で区画される領域に画素電極であるＩＴＯ
等の透明電極を、ゲート線１０７とデータ線１０５との
交差する部分にＴＦＴを、それぞれ形成している。
ブマトリックス型液晶表示装置では、図６に示すよう
に、ゲート線１０７とデータ線１０５とをそれぞれ直交
するようにマトリックス状に配し、ゲート線１０７とデ
ータ線１０５で区画される領域に画素電極であるＩＴＯ
等の透明電極を、ゲート線１０７とデータ線１０５との
交差する部分にＴＦＴを、それぞれ形成している。
【０００６】データ線１０５には、ＴＦＴのソース領域
１０９に信号供給するためのデータ線−ＴＦＴコンタク
トが形成されており、画素電極であるＩＴＯとドレイン
電極とは、ＩＴＯ−ＴＦＴコンタクトで接続されてい
る。また、ＴＦＴのチャネル部１０３とソース・ドレイ
ン電極１０９との間にはＬＤＤ領域１０８が形成されて
いる。
１０９に信号供給するためのデータ線−ＴＦＴコンタク
トが形成されており、画素電極であるＩＴＯとドレイン
電極とは、ＩＴＯ−ＴＦＴコンタクトで接続されてい
る。また、ＴＦＴのチャネル部１０３とソース・ドレイ
ン電極１０９との間にはＬＤＤ領域１０８が形成されて
いる。
【０００７】ガラス基板等の透明絶縁性基板上に下地絶
縁膜を介して形成される下部遮光層１０２とＴＦＴ上部
にもうけられたブラックマトリックス層１０６を有す
る。つまり、液晶層をはさんでＴＦＴの対抗基板側から
入射する場合、ブラックマトリックス層１０６で入射光
を遮光し、下部遮光層１０２で光学系などからの反射光
を遮光している。
縁膜を介して形成される下部遮光層１０２とＴＦＴ上部
にもうけられたブラックマトリックス層１０６を有す
る。つまり、液晶層をはさんでＴＦＴの対抗基板側から
入射する場合、ブラックマトリックス層１０６で入射光
を遮光し、下部遮光層１０２で光学系などからの反射光
を遮光している。
【０００８】ブラックマトリックス層は、絶縁膜層をは
さんでＴＦＴ基板側に形成する場合と、対向基板側に形
成する場合と、があるが、ブラックマトリックスをＴＦ
Ｔの対抗基板側に形成する場合、２枚の基板の重ね合わ
せ精度として１０μｍ程度をみこんで対抗基板側を大き
くしなければならないため開口率が大きくできないとい
う問題点がある。したがって開口率をたかめるためＴＦ
Ｔと同一基板側にブラックマトリックスを設ける場合が
主流となりつつある。
さんでＴＦＴ基板側に形成する場合と、対向基板側に形
成する場合と、があるが、ブラックマトリックスをＴＦ
Ｔの対抗基板側に形成する場合、２枚の基板の重ね合わ
せ精度として１０μｍ程度をみこんで対抗基板側を大き
くしなければならないため開口率が大きくできないとい
う問題点がある。したがって開口率をたかめるためＴＦ
Ｔと同一基板側にブラックマトリックスを設ける場合が
主流となりつつある。
【０００９】
【発明が解決しようとする課題】ＴＦＴと同一基板側に
ブラックマトリックスを設ける場合、半導体装置製造工
程を利用して高い位置合わせ精度を得るため前記のよう
な大きなマージンは見込む必要はないが、二つの遮光層
とＴＦＴの位置関係に関しては考慮されておらず、２つ
の遮光層間での多重反射などによるＴＦＴへの到達光等
に対する遮光対策は十分でなかった。特に、装置の小型
化高輝度化とともにこのような上下遮光層間を多重反射
してＴＦＴに到達する光量が大きくなり、遮光性が十分
に確保されていないという問題が明らかになってきた。
ブラックマトリックスを設ける場合、半導体装置製造工
程を利用して高い位置合わせ精度を得るため前記のよう
な大きなマージンは見込む必要はないが、二つの遮光層
とＴＦＴの位置関係に関しては考慮されておらず、２つ
の遮光層間での多重反射などによるＴＦＴへの到達光等
に対する遮光対策は十分でなかった。特に、装置の小型
化高輝度化とともにこのような上下遮光層間を多重反射
してＴＦＴに到達する光量が大きくなり、遮光性が十分
に確保されていないという問題が明らかになってきた。
【００１０】特に、ゲート線の形成領域では下部遮光層
及びブラックマトリックスも十分に形成できているため
遮光は十分であるが、ＬＤＤ領域などは開口率を高める
ために遮光層、ブラックマトリックス層共に幅が制限さ
れる。このため、ソース・ドレインに挟まれたポリシリ
コン層のＬＤＤ領域では、ブラックマトリックス層のエ
ッジ部分からの入射光が下部遮光層で反射しないように
位置関係を決めているが、光学系からの反射に対しては
十分でなく、この反射光がブラックマトリックで反射さ
れ下部遮光層との間で多重反射しＴＦＴに到達するとい
う問題が発生していた。もちろん、入射光及び反射光の
方向成分は、ゲート線方向に平行な成分のみでなく様々
な方向成分を含むものであり、ゲート線下のチャネル領
域に入射するおそれもある。
及びブラックマトリックスも十分に形成できているため
遮光は十分であるが、ＬＤＤ領域などは開口率を高める
ために遮光層、ブラックマトリックス層共に幅が制限さ
れる。このため、ソース・ドレインに挟まれたポリシリ
コン層のＬＤＤ領域では、ブラックマトリックス層のエ
ッジ部分からの入射光が下部遮光層で反射しないように
位置関係を決めているが、光学系からの反射に対しては
十分でなく、この反射光がブラックマトリックで反射さ
れ下部遮光層との間で多重反射しＴＦＴに到達するとい
う問題が発生していた。もちろん、入射光及び反射光の
方向成分は、ゲート線方向に平行な成分のみでなく様々
な方向成分を含むものであり、ゲート線下のチャネル領
域に入射するおそれもある。
【００１１】このような問題を解決する手段として特願
平１０−３５４８４５号では、下部遮光層の端部をテー
パ形状とし、下部遮光層とデータ線とを兼ねる上部遮光
層との位置関係を規定することが提案されている。また
特願平１１−１０９９７９号では、ＴＦＴのチャネル長
方向の側面近傍に形成される層間膜にダミーコンタクト
を形成し、そのダミーコンタクトの側壁に形成される配
線材料により側壁をも遮光する構造が提案されている。
平１０−３５４８４５号では、下部遮光層の端部をテー
パ形状とし、下部遮光層とデータ線とを兼ねる上部遮光
層との位置関係を規定することが提案されている。また
特願平１１−１０９９７９号では、ＴＦＴのチャネル長
方向の側面近傍に形成される層間膜にダミーコンタクト
を形成し、そのダミーコンタクトの側壁に形成される配
線材料により側壁をも遮光する構造が提案されている。
【００１２】これらの手段はいずれも有効な手段ではあ
るが、その特徴的な構造を作製するためにあらたな工程
が必要であり、製造工程が複雑化するという問題点を有
していた。
るが、その特徴的な構造を作製するためにあらたな工程
が必要であり、製造工程が複雑化するという問題点を有
していた。
【００１３】本発明の第１の目的は、ＴＦＴの光リーク
電流に起因する問題を解決することができる液晶表示装
置を提供することである。
電流に起因する問題を解決することができる液晶表示装
置を提供することである。
【００１４】本発明の第２の目的は、ゲート線下のチャ
ネル領域における入射光の入射を有効に防止することが
できる液晶表示装置を提供することである。
ネル領域における入射光の入射を有効に防止することが
できる液晶表示装置を提供することである。
【００１５】本発明の第３の目的は、併せてその製造を
効率化することができる液晶表示装置を提供することで
ある。
効率化することができる液晶表示装置を提供することで
ある。
【００１６】
【課題を解決するための手段】本発明の第１の視点にお
いては、透明絶縁性基板上に積層する下部遮光層と、前
記下部遮光層上の領域内に第１層間膜を介して形成さ
れ、ＬＤＤ領域及びソース／ドレイン領域を有するＳｉ
半導体層からなる薄膜トランジスタと、前記薄膜トラン
ジスタ上にゲート絶縁膜を介して形成されるゲート電極
と、前記ゲート電極上層に第２層間膜を介して積層する
とともに、前記薄膜トランジスタの一のソース／ドレイ
ン領域に接続されるデータ線と、前記データ線上層に第
３層間絶縁膜を介して形成される上部遮光層と、前記上
部遮光層上層に第４層間絶縁膜を介して形成され、前記
薄膜トランジスタの他のソース／ドレイン領域に接続さ
れる画素電極と、を備える液晶表示装置において、前記
下部遮光層パターンの領域内であって、少なくとも前記
薄膜トランジスタのチャネル及び前記ＬＤＤ領域近傍の
両側方に、前記チャネル及び前記ＬＤＤ領域が前記下部
遮光層エッジからの浸入光から遮蔽されるように半導体
層を用いて遮蔽パターンが形成され、前記遮蔽パターン
は、前記チャネル及び前記ＬＤＤ領域と分離しているこ
とを特徴とする。
いては、透明絶縁性基板上に積層する下部遮光層と、前
記下部遮光層上の領域内に第１層間膜を介して形成さ
れ、ＬＤＤ領域及びソース／ドレイン領域を有するＳｉ
半導体層からなる薄膜トランジスタと、前記薄膜トラン
ジスタ上にゲート絶縁膜を介して形成されるゲート電極
と、前記ゲート電極上層に第２層間膜を介して積層する
とともに、前記薄膜トランジスタの一のソース／ドレイ
ン領域に接続されるデータ線と、前記データ線上層に第
３層間絶縁膜を介して形成される上部遮光層と、前記上
部遮光層上層に第４層間絶縁膜を介して形成され、前記
薄膜トランジスタの他のソース／ドレイン領域に接続さ
れる画素電極と、を備える液晶表示装置において、前記
下部遮光層パターンの領域内であって、少なくとも前記
薄膜トランジスタのチャネル及び前記ＬＤＤ領域近傍の
両側方に、前記チャネル及び前記ＬＤＤ領域が前記下部
遮光層エッジからの浸入光から遮蔽されるように半導体
層を用いて遮蔽パターンが形成され、前記遮蔽パターン
は、前記チャネル及び前記ＬＤＤ領域と分離しているこ
とを特徴とする。
【００１７】本発明の第２の視点においては、透明絶縁
性基板上に積層する下部遮光層と、前記下部遮光層上の
領域内に第１層間膜を介して形成され、ＬＤＤ領域及び
ソース／ドレイン領域を有するＳｉ半導体層からなる薄
膜トランジスタと、前記薄膜トランジスタ上にゲート絶
縁膜を介して形成されるゲート電極と、前記ゲート電極
上に第２層間膜を介して積層するとともに、前記薄膜ト
ランジスタの一のソース／ドレイン領域に接続されるデ
ータ線と、前記データ線上に第３層間絶縁膜を介して形
成される上部遮光層と、前記上部遮光層上に第４層間絶
縁膜を介して形成され、前記薄膜トランジスタの他のソ
ース／ドレイン領域に接続される画素電極と、を備える
液晶表示装置において、前記下部遮光層パターンの領域
内であって、少なくとも前記薄膜トランジスタの前記Ｌ
ＤＤ領域近傍の両側方に、前記ＬＤＤ領域が前記下部遮
光層エッジからの浸入光から遮蔽されるように半導体層
を用いて島状の遮蔽パターンが形成され、前記遮蔽パタ
ーンは、前記薄膜トランジスタと分離していることを特
徴とする。
性基板上に積層する下部遮光層と、前記下部遮光層上の
領域内に第１層間膜を介して形成され、ＬＤＤ領域及び
ソース／ドレイン領域を有するＳｉ半導体層からなる薄
膜トランジスタと、前記薄膜トランジスタ上にゲート絶
縁膜を介して形成されるゲート電極と、前記ゲート電極
上に第２層間膜を介して積層するとともに、前記薄膜ト
ランジスタの一のソース／ドレイン領域に接続されるデ
ータ線と、前記データ線上に第３層間絶縁膜を介して形
成される上部遮光層と、前記上部遮光層上に第４層間絶
縁膜を介して形成され、前記薄膜トランジスタの他のソ
ース／ドレイン領域に接続される画素電極と、を備える
液晶表示装置において、前記下部遮光層パターンの領域
内であって、少なくとも前記薄膜トランジスタの前記Ｌ
ＤＤ領域近傍の両側方に、前記ＬＤＤ領域が前記下部遮
光層エッジからの浸入光から遮蔽されるように半導体層
を用いて島状の遮蔽パターンが形成され、前記遮蔽パタ
ーンは、前記薄膜トランジスタと分離していることを特
徴とする。
【００１８】また、前記液晶表示装置において、前記遮
蔽パターンは、前記薄膜トランジスタを形成する工程と
同一工程で形成されることが好ましい。
蔽パターンは、前記薄膜トランジスタを形成する工程と
同一工程で形成されることが好ましい。
【００１９】本発明の第３の視点においては、透明絶縁
性基板上に積層する下部遮光層と、前記下部遮光層上の
領域内に第１層間膜を介して形成され、ＬＤＤ領域及び
ソース／ドレイン領域を有するＳｉ半導体層からなる薄
膜トランジスタと、前記薄膜トランジスタ上にゲート絶
縁膜を介して形成されるゲート電極と、前記ゲート電極
上層に第２層間膜を介して積層するとともに、前記薄膜
トランジスタの一のソース／ドレイン領域に接続される
データ線と、前記データ線上層に第３層間絶縁膜を介し
て形成される上部遮光層と、前記上部遮光層上層に第４
層間絶縁膜を介して形成され、前記薄膜トランジスタの
他のソース／ドレイン領域に接続される画素電極と、を
備える液晶表示装置において、前記下部遮光層パターン
の領域内であって、少なくとも前記薄膜トランジスタの
チャネル及び前記ＬＤＤ領域近傍の両側方に、前記チャ
ネル及び前記ＬＤＤ領域が前記下部遮光層エッジからの
浸入光から遮蔽されるように半導体層を用いて遮蔽パタ
ーンが形成され、前記遮蔽パターンは、前記ソース／ド
レイン領域と接続することを特徴とする。
性基板上に積層する下部遮光層と、前記下部遮光層上の
領域内に第１層間膜を介して形成され、ＬＤＤ領域及び
ソース／ドレイン領域を有するＳｉ半導体層からなる薄
膜トランジスタと、前記薄膜トランジスタ上にゲート絶
縁膜を介して形成されるゲート電極と、前記ゲート電極
上層に第２層間膜を介して積層するとともに、前記薄膜
トランジスタの一のソース／ドレイン領域に接続される
データ線と、前記データ線上層に第３層間絶縁膜を介し
て形成される上部遮光層と、前記上部遮光層上層に第４
層間絶縁膜を介して形成され、前記薄膜トランジスタの
他のソース／ドレイン領域に接続される画素電極と、を
備える液晶表示装置において、前記下部遮光層パターン
の領域内であって、少なくとも前記薄膜トランジスタの
チャネル及び前記ＬＤＤ領域近傍の両側方に、前記チャ
ネル及び前記ＬＤＤ領域が前記下部遮光層エッジからの
浸入光から遮蔽されるように半導体層を用いて遮蔽パタ
ーンが形成され、前記遮蔽パターンは、前記ソース／ド
レイン領域と接続することを特徴とする。
【００２０】また、前記液晶表示装置において、前記遮
蔽パターンは、前記ソース／ドレイン領域のうち前記デ
ータ線と接続する側の領域と接続することが好ましい。
蔽パターンは、前記ソース／ドレイン領域のうち前記デ
ータ線と接続する側の領域と接続することが好ましい。
【００２１】また、前記液晶表示装置において、前記ゲ
ート電極は、少なくとも前記下部遮光層側がシリコン材
料で構成されることが好ましい。
ート電極は、少なくとも前記下部遮光層側がシリコン材
料で構成されることが好ましい。
【００２２】本発明の第３の視点においては、透明絶縁
性基板上に積層する下部遮光層と、前記下部遮光層上の
領域内に第１層間膜を介して形成され、ＬＤＤ領域及び
ソース／ドレイン領域を有するＳｉ半導体層からなる薄
膜トランジスタと、前記薄膜トランジスタ上にゲート絶
縁膜を介して形成されるゲート電極と、前記ゲート電極
上層に第２層間膜を介して積層するとともに、前記薄膜
トランジスタの一のソース／ドレイン領域に接続される
データ線と、前記データ線上層に第３層間絶縁膜を介し
て形成される上部遮光層と、前記上部遮光層上層に第４
層間絶縁膜を介して形成され、前記薄膜トランジスタの
他のソース／ドレイン領域に接続される画素電極と、を
備える液晶表示装置において、前記ゲート電極は、少な
くとも前記下部遮光層側がシリコン材料から構成されて
おり、前記薄膜トランジスタの少なくとも前記ＬＤＤ領
域の側方にも配され、前記ＬＤＤ領域の側方を覆うよう
に形成されることを特徴とする。
性基板上に積層する下部遮光層と、前記下部遮光層上の
領域内に第１層間膜を介して形成され、ＬＤＤ領域及び
ソース／ドレイン領域を有するＳｉ半導体層からなる薄
膜トランジスタと、前記薄膜トランジスタ上にゲート絶
縁膜を介して形成されるゲート電極と、前記ゲート電極
上層に第２層間膜を介して積層するとともに、前記薄膜
トランジスタの一のソース／ドレイン領域に接続される
データ線と、前記データ線上層に第３層間絶縁膜を介し
て形成される上部遮光層と、前記上部遮光層上層に第４
層間絶縁膜を介して形成され、前記薄膜トランジスタの
他のソース／ドレイン領域に接続される画素電極と、を
備える液晶表示装置において、前記ゲート電極は、少な
くとも前記下部遮光層側がシリコン材料から構成されて
おり、前記薄膜トランジスタの少なくとも前記ＬＤＤ領
域の側方にも配され、前記ＬＤＤ領域の側方を覆うよう
に形成されることを特徴とする。
【００２３】
【００２４】
【発明の実施の形態】本発明に係る液晶表示装置は、そ
の好ましい一実施の形態において、本構造により上下遮
光層間で多重反射により浸入する光をＴＦＴ側面に設置
された半導体層で吸収遮光し、ＴＦＴに到達する光を低
減させ、画素をスイッチするＴＦＴの光リーク電流に起
因する問題が解決される。本発明による形態では製造過
程において半導体層を分離して同時に形成できるので、
遮光に用いるため新たな工程を追加することなく遮光効
果を獲得できるという利点を持つ。
の好ましい一実施の形態において、本構造により上下遮
光層間で多重反射により浸入する光をＴＦＴ側面に設置
された半導体層で吸収遮光し、ＴＦＴに到達する光を低
減させ、画素をスイッチするＴＦＴの光リーク電流に起
因する問題が解決される。本発明による形態では製造過
程において半導体層を分離して同時に形成できるので、
遮光に用いるため新たな工程を追加することなく遮光効
果を獲得できるという利点を持つ。
【００２５】
【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の実施例について図面を参照
して以下に説明する。
詳細に説明すべく、本発明の実施例について図面を参照
して以下に説明する。
【００２６】まず、図１を参照して、本発明の実施例１
に係る液晶表示装置について説明する。図１は、本発明
の実施例１に係る多結晶シリコン薄膜トランジスタを用
いた液晶表示装置の構造を模式的に示す図であり、
（ａ）は平面図、（ｂ）はＡ−Ａ´間における断面図で
ある。
に係る液晶表示装置について説明する。図１は、本発明
の実施例１に係る多結晶シリコン薄膜トランジスタを用
いた液晶表示装置の構造を模式的に示す図であり、
（ａ）は平面図、（ｂ）はＡ−Ａ´間における断面図で
ある。
【００２７】図１に示す液晶表示装置１は、以下の工程
により製造される。まず、ガラス基板（図示せず）の上
にガラス基板をカバーする下地絶縁膜（図示せず）を形
成する。これはガラス基板からの不純物の拡散を防ぐた
めである。続いて、この上部に下部遮光層２を形成す
る。この上に第１の層間絶縁膜（図示せず）を形成した
のち薄膜トランジスタのチャネル部となる薄膜半導体層
３を形成する。この薄膜半導体層３は、ＣＶＤ等の方法
を用いてアモルファスシリコン（ａ−Ｓｉ）を成膜した
のちに、熱処理あるいはレーザ結晶化等の方法を用いて
良質の多結晶シリコン膜（ｐ−Ｓｉ）とすることにより
形成する。
により製造される。まず、ガラス基板（図示せず）の上
にガラス基板をカバーする下地絶縁膜（図示せず）を形
成する。これはガラス基板からの不純物の拡散を防ぐた
めである。続いて、この上部に下部遮光層２を形成す
る。この上に第１の層間絶縁膜（図示せず）を形成した
のち薄膜トランジスタのチャネル部となる薄膜半導体層
３を形成する。この薄膜半導体層３は、ＣＶＤ等の方法
を用いてアモルファスシリコン（ａ−Ｓｉ）を成膜した
のちに、熱処理あるいはレーザ結晶化等の方法を用いて
良質の多結晶シリコン膜（ｐ−Ｓｉ）とすることにより
形成する。
【００２８】本実施例では、この後、薄膜トランジスタ
の島状領域を形成するとともに、トランジスタのチャネ
ル及びＬＤＤ領域８近傍両側の下部遮光層２パターン内
に遮光層エッジからの浸入光を遮蔽するように半導体層
４を用いて遮蔽パターンを形成することを特徴としてい
る。このとき、この遮蔽パターンは、薄膜トランジスタ
とは分離させるとともに、特にＬＤＤ領域８への光の浸
入を遮蔽するように形成する。
の島状領域を形成するとともに、トランジスタのチャネ
ル及びＬＤＤ領域８近傍両側の下部遮光層２パターン内
に遮光層エッジからの浸入光を遮蔽するように半導体層
４を用いて遮蔽パターンを形成することを特徴としてい
る。このとき、この遮蔽パターンは、薄膜トランジスタ
とは分離させるとともに、特にＬＤＤ領域８への光の浸
入を遮蔽するように形成する。
【００２９】この後、ゲート絶縁膜（図示せず）、ゲー
ト電極７、第２の層間絶縁膜（図示せず）を順次形成し
たのち、Ａｌで形成されるデータ線５を形成する。この
データ線は薄膜トランジスタの一方のソース・ドレイン
にコンタクトホール（図示せず）を介して接続する。さ
らに、この上部に第３の層間絶縁膜（図示せず）を介し
てブラックマトリックス６となるＡｌを形成する。そし
て最後に、第４の層間絶縁膜（図示せず）を介して透明
電極（図示せず）を形成して素子が完成する。このとき
この透明電極はコンタクトホール等を介して薄膜トラン
ジスタのもう一方のソース・ドレインに接続されるよう
に形成する。
ト電極７、第２の層間絶縁膜（図示せず）を順次形成し
たのち、Ａｌで形成されるデータ線５を形成する。この
データ線は薄膜トランジスタの一方のソース・ドレイン
にコンタクトホール（図示せず）を介して接続する。さ
らに、この上部に第３の層間絶縁膜（図示せず）を介し
てブラックマトリックス６となるＡｌを形成する。そし
て最後に、第４の層間絶縁膜（図示せず）を介して透明
電極（図示せず）を形成して素子が完成する。このとき
この透明電極はコンタクトホール等を介して薄膜トラン
ジスタのもう一方のソース・ドレインに接続されるよう
に形成する。
【００３０】薄膜トランジスタのＬＤＤ領域及びチャネ
ル領域に光を照射すると、光によるキャリアが生成さ
れ、これがリーク電流となり正常なスイッチ動作ができ
なくなる。この問題は、とくに画素スイッチトランジス
タで生じる。そこで、画素スイッチを形成する薄膜トラ
ンジスタ、特にＬＤＤ領域、チャネル領域への照射光を
極力低減する必要がある。特に、強力な照射光下で使用
される液晶ライトバルブ用ＴＦＴ基板等では、ＴＦＴの
上下を遮光し直接光の照射を遮光する方法がとられてい
るが、この場合でも、遮光層パターン側面からの多重反
射により浸入する光が問題となる。
ル領域に光を照射すると、光によるキャリアが生成さ
れ、これがリーク電流となり正常なスイッチ動作ができ
なくなる。この問題は、とくに画素スイッチトランジス
タで生じる。そこで、画素スイッチを形成する薄膜トラ
ンジスタ、特にＬＤＤ領域、チャネル領域への照射光を
極力低減する必要がある。特に、強力な照射光下で使用
される液晶ライトバルブ用ＴＦＴ基板等では、ＴＦＴの
上下を遮光し直接光の照射を遮光する方法がとられてい
るが、この場合でも、遮光層パターン側面からの多重反
射により浸入する光が問題となる。
【００３１】この問題に対して、本実施例の液晶表示装
置では、薄膜トランジスタのチャネル、ＬＤＤ領域の側
面近傍に半導体層を用いて光遮蔽層を形成することによ
り解決している。すなわち、図１の半導体遮光層４で
は、側面から多重反射で浸入してくる光を吸収すること
により遮光する。本手段は従来のメタル等の遮光層と異
なり、光を反射させるのではなく吸収することによりＴ
ＦＴへ到達する光を低減させるため、より有効に不要な
光を遮光することができる。特に、半導体遮光層は問題
となる青光に対して吸収率が高く、低減効果が高い。
置では、薄膜トランジスタのチャネル、ＬＤＤ領域の側
面近傍に半導体層を用いて光遮蔽層を形成することによ
り解決している。すなわち、図１の半導体遮光層４で
は、側面から多重反射で浸入してくる光を吸収すること
により遮光する。本手段は従来のメタル等の遮光層と異
なり、光を反射させるのではなく吸収することによりＴ
ＦＴへ到達する光を低減させるため、より有効に不要な
光を遮光することができる。特に、半導体遮光層は問題
となる青光に対して吸収率が高く、低減効果が高い。
【００３２】次に、本発明の実施例２に係る液晶表示装
置について、図２を参照して説明する。図２は、本発明
の実施例２に係る多結晶シリコン薄膜トランジスタを用
いた液晶表示装置の構造を模式的に示す図であり、
（ａ）は平面図、（ｂ）はＢ−Ｂ´間における断面図で
ある。
置について、図２を参照して説明する。図２は、本発明
の実施例２に係る多結晶シリコン薄膜トランジスタを用
いた液晶表示装置の構造を模式的に示す図であり、
（ａ）は平面図、（ｂ）はＢ−Ｂ´間における断面図で
ある。
【００３３】本実施例と前記実施例１との相違点は、余
分な光を遮光する半導体層４を形成する領域を変えたこ
とであり、その他の構成、製造方法等については前記実
施例１と同様である。
分な光を遮光する半導体層４を形成する領域を変えたこ
とであり、その他の構成、製造方法等については前記実
施例１と同様である。
【００３４】図２に示すように、本実施例の液晶表示装
置１１は、ガラス基板の上に下地絶縁膜（図示せず）を
形成し、下部遮光層２及び第１の層間絶縁膜（図示せ
ず）を形成したのち、薄膜トランジスタのチャネル部と
なる薄膜半導体層３を形成する。ここで本実施例では、
薄膜トランジスタの島状領域を形成すると共に、トラン
ジスタのＬＤＤ領域８近傍両側の下部遮光層２パターン
内に半導体層４が残るように遮蔽パターンを形成するこ
とを特徴としている。
置１１は、ガラス基板の上に下地絶縁膜（図示せず）を
形成し、下部遮光層２及び第１の層間絶縁膜（図示せ
ず）を形成したのち、薄膜トランジスタのチャネル部と
なる薄膜半導体層３を形成する。ここで本実施例では、
薄膜トランジスタの島状領域を形成すると共に、トラン
ジスタのＬＤＤ領域８近傍両側の下部遮光層２パターン
内に半導体層４が残るように遮蔽パターンを形成するこ
とを特徴としている。
【００３５】このあと、ゲート絶縁膜（図示せず）、ゲ
ート電極７、第２の層間絶縁膜（図示せず）を順次形成
したのち、Ａｌで形成されるデータ線５を形成する。さ
らにこの上部に第３の層間絶縁膜を介してブラックマト
リックスとなるＡｌを形成６する。そして最後に、第４
の層間絶縁膜（図示せず）を介して透明電極（図示せ
ず）を形成して素子が完成する。
ート電極７、第２の層間絶縁膜（図示せず）を順次形成
したのち、Ａｌで形成されるデータ線５を形成する。さ
らにこの上部に第３の層間絶縁膜を介してブラックマト
リックスとなるＡｌを形成６する。そして最後に、第４
の層間絶縁膜（図示せず）を介して透明電極（図示せ
ず）を形成して素子が完成する。
【００３６】このように、遮蔽パターンをＬＤＤ側面の
みに形成する方法によっても、遮光（遮蔽）の効果を高
く維持することができる。これは、ＬＤＤ領域の電界が
強く、より光の影響を受けやすい領域であるからだけで
なく、チャネル領域はゲート線上にあり、遮蔽パターン
も広く十分な遮光対策がとれているからである（この場
合のゲート線は金属膜を想定）。これに対して、ＬＤＤ
領域は開口率を高くするため遮蔽パターンに制限があ
り、遮光エッジからの多重反射光の影響を受けやすい。
したがって本実施例の構造によっても十分に遮光するこ
とが可能になる。
みに形成する方法によっても、遮光（遮蔽）の効果を高
く維持することができる。これは、ＬＤＤ領域の電界が
強く、より光の影響を受けやすい領域であるからだけで
なく、チャネル領域はゲート線上にあり、遮蔽パターン
も広く十分な遮光対策がとれているからである（この場
合のゲート線は金属膜を想定）。これに対して、ＬＤＤ
領域は開口率を高くするため遮蔽パターンに制限があ
り、遮光エッジからの多重反射光の影響を受けやすい。
したがって本実施例の構造によっても十分に遮光するこ
とが可能になる。
【００３７】次に、本発明の実施例３に係る液晶表示装
置について、図４を参照して説明する。図４は、本発明
の実施例３に係る多結晶シリコン薄膜トランジスタを用
いた液晶表示装置の構造を模式的に示す図であり、
（ａ）は平面図、（ｂ）はＤ−Ｄ´間における断面図で
ある。
置について、図４を参照して説明する。図４は、本発明
の実施例３に係る多結晶シリコン薄膜トランジスタを用
いた液晶表示装置の構造を模式的に示す図であり、
（ａ）は平面図、（ｂ）はＤ−Ｄ´間における断面図で
ある。
【００３８】本実施例と前記実施例１との相違点は、同
様に余分な光を遮光する半導体層４を形成する領域を変
えたことであり、その他の構成、製造方法等については
前記実施例１と同様である。
様に余分な光を遮光する半導体層４を形成する領域を変
えたことであり、その他の構成、製造方法等については
前記実施例１と同様である。
【００３９】図４に示すように、本実施例の液晶表示装
置２１は、ガラス基板（図示せず）の上に下地絶縁膜
（図示せず）、下部遮光層２及び第１の層間絶縁膜（図
示せず）を形成したのち、薄膜トランジスタのチャネル
部となる薄膜半導体層３を形成する。ここで本実施例で
は、薄膜トランジスタの島状領域を形成すると共に、ト
ランジスタのチャネル及びＬＤＤ領域近傍両側の下部遮
光層パターン内に半導体層４が残り、かつ、遮蔽パター
ンがデータ線側に接続されるように遮蔽パターンを形成
することを特徴としている。
置２１は、ガラス基板（図示せず）の上に下地絶縁膜
（図示せず）、下部遮光層２及び第１の層間絶縁膜（図
示せず）を形成したのち、薄膜トランジスタのチャネル
部となる薄膜半導体層３を形成する。ここで本実施例で
は、薄膜トランジスタの島状領域を形成すると共に、ト
ランジスタのチャネル及びＬＤＤ領域近傍両側の下部遮
光層パターン内に半導体層４が残り、かつ、遮蔽パター
ンがデータ線側に接続されるように遮蔽パターンを形成
することを特徴としている。
【００４０】このあと、ゲート絶縁膜（図示せず）、ゲ
ート電極７、第２の層間絶縁膜（図示せず）を順次形成
したのち、データ線５を形成する。さらに、この上部に
第３の層間絶縁膜（図示せず）を介してブラックマトリ
ックス６を形成し、第４の層間絶縁膜（図示せず）を介
して透明電極（図示せず）を形成して素子が完成する。
ート電極７、第２の層間絶縁膜（図示せず）を順次形成
したのち、データ線５を形成する。さらに、この上部に
第３の層間絶縁膜（図示せず）を介してブラックマトリ
ックス６を形成し、第４の層間絶縁膜（図示せず）を介
して透明電極（図示せず）を形成して素子が完成する。
【００４１】このように遮蔽パターンをデータ線側に接
続しても遮光の効果を得ることができる。すなわち、孤
立パターンの場合には、半導体活性層と同じためにゲー
ト線の電位により電界効果等による影響が懸念される。
しかしながら本実施例のようにデータ線側に接続されて
いると、このような影響を軽減することができる。光発
生電荷が液晶を駆動させる透明電極側にもれると問題に
なるが、データ線側に接続されている場合には問題とな
らない。このとき遮蔽パターンは不純物を含む場合と含
まない場合とどちらでも効果が得ることができる。
続しても遮光の効果を得ることができる。すなわち、孤
立パターンの場合には、半導体活性層と同じためにゲー
ト線の電位により電界効果等による影響が懸念される。
しかしながら本実施例のようにデータ線側に接続されて
いると、このような影響を軽減することができる。光発
生電荷が液晶を駆動させる透明電極側にもれると問題に
なるが、データ線側に接続されている場合には問題とな
らない。このとき遮蔽パターンは不純物を含む場合と含
まない場合とどちらでも効果が得ることができる。
【００４２】また、図３に示す本発明の他の構成のよう
に、データ線５のＡｌの幅をこのＬＤＤ及びチャネル領
域近傍で拡大（延在）する構造でも効果を奏することが
でき、また、図５に示す構成ように、ゲート電極７がシ
リコン材料で構成されている場合、ゲート電極でこのよ
うな遮蔽パターンを形成することによっても同様の効果
を得ることができる。
に、データ線５のＡｌの幅をこのＬＤＤ及びチャネル領
域近傍で拡大（延在）する構造でも効果を奏することが
でき、また、図５に示す構成ように、ゲート電極７がシ
リコン材料で構成されている場合、ゲート電極でこのよ
うな遮蔽パターンを形成することによっても同様の効果
を得ることができる。
【００４３】更に、図１〜図５のおけるゲート電極７
（ゲート線含む）として下層面にシリコン層を有するゲ
ート電極層を用いることにより、下からの反射光を同様
に吸収して同様の効果（チャネル領域若しくはＬＤＤ領
域への入射光を遮光し、光リーク電流を抑制させる効
果）を得ることができる。特に、ゲート電極を用いて同
様の遮蔽パターンを形成する場合（図５の場合）には、
本発明の実施例１（図１）のように同一層で形成する場
合と比較して、遮蔽パターンと半導体とのスペースを小
さくすることができるため、より遮光の効果を高めるこ
とができるという利点を有する。
（ゲート線含む）として下層面にシリコン層を有するゲ
ート電極層を用いることにより、下からの反射光を同様
に吸収して同様の効果（チャネル領域若しくはＬＤＤ領
域への入射光を遮光し、光リーク電流を抑制させる効
果）を得ることができる。特に、ゲート電極を用いて同
様の遮蔽パターンを形成する場合（図５の場合）には、
本発明の実施例１（図１）のように同一層で形成する場
合と比較して、遮蔽パターンと半導体とのスペースを小
さくすることができるため、より遮光の効果を高めるこ
とができるという利点を有する。
【００４４】なお、図２、図４、図５の構成において、
データ線のＡｌの幅を図３のように拡大する構造でも同
様の効果が得られることを確認している。
データ線のＡｌの幅を図３のように拡大する構造でも同
様の効果が得られることを確認している。
【００４５】
【発明の効果】以上説明したように、本発明の構成によ
れば、光が強くなるにつれ反射光が幾重にも多重反射し
てトランジスタに到達するという問題を回避することが
できるという効果を奏する。その理由は、トランジスタ
に用いる半導体層と同じ材料で遮光することにより、光
吸収効率を高くすることができ、余分な光を選択的に吸
収して遮光することができるからである。
れば、光が強くなるにつれ反射光が幾重にも多重反射し
てトランジスタに到達するという問題を回避することが
できるという効果を奏する。その理由は、トランジスタ
に用いる半導体層と同じ材料で遮光することにより、光
吸収効率を高くすることができ、余分な光を選択的に吸
収して遮光することができるからである。
【００４６】また、本発明の構成により、トランジスタ
に影響の少ない赤光等はあまり吸収せず、効率的な遮光
効果を実現し、また、同時に半導体層をそのまま使用す
ることにより、パターンの変更のみで遮光構造を実現す
ることができ、工程の増加を招かないという効果も奏す
る。
に影響の少ない赤光等はあまり吸収せず、効率的な遮光
効果を実現し、また、同時に半導体層をそのまま使用す
ることにより、パターンの変更のみで遮光構造を実現す
ることができ、工程の増加を招かないという効果も奏す
る。
【図１】本発明の実施例１にかかる液晶表示装置の構造
を模式的に示す図であり、（ａ）は平面図、（ｂ）はＡ
−Ａ´間における断面図である。
を模式的に示す図であり、（ａ）は平面図、（ｂ）はＡ
−Ａ´間における断面図である。
【図２】本発明の実施例２にかかる液晶表示装置の構造
を模式的に示す図であり、（ａ）は平面図、（ｂ）はＢ
−Ｂ´間における断面図である。
を模式的に示す図であり、（ａ）は平面図、（ｂ）はＢ
−Ｂ´間における断面図である。
【図３】本発明の実施例３にかかる液晶表示装置の構造
を模式的に示す図であり、（ａ）は平面図、（ｂ）はＣ
−Ｃ´間における断面図である。
を模式的に示す図であり、（ａ）は平面図、（ｂ）はＣ
−Ｃ´間における断面図である。
【図４】本発明の他の実施例にかかる液晶表示装置の構
造を模式的に示す図であり、（ａ）は平面図、（ｂ）は
Ｄ−Ｄ´線における断面図である。
造を模式的に示す図であり、（ａ）は平面図、（ｂ）は
Ｄ−Ｄ´線における断面図である。
【図５】本発明の他の実施例にかかる液晶表示装置の構
造を模式的に示す図であり、（ａ）は平面図、（ｂ）は
Ｅ−Ｅ´線における断面図である。
造を模式的に示す図であり、（ａ）は平面図、（ｂ）は
Ｅ−Ｅ´線における断面図である。
【図６】従来の液晶表示装置の構造を模式的に示す図で
あり、（ａ）は平面図、（ｂ）はＸ−Ｘ´線における断
面図である。
あり、（ａ）は平面図、（ｂ）はＸ−Ｘ´線における断
面図である。
１、１１、２１、３１、４１、１０１ 液晶表示装置
２、１０２ 遮光層（下部遮光層）
３、１０３ 半導体層（チャネル部）
４ 半導体層（遮光用）
５、１０５ データ線
６、１０６ ブラックマトリックス層
７、１０７ ゲート線（ゲート電極）
８、１０８ ＬＤＤ領域
９、１０９ ソース／ドレイン領域
Claims (7)
- 【請求項１】透明絶縁性基板上に積層する下部遮光層
と、 前記下部遮光層上の領域内に第１層間膜を介して形成さ
れ、ＬＤＤ領域及びソース／ドレイン領域を有するＳｉ
半導体層からなる薄膜トランジスタと、 前記薄膜トランジスタ上にゲート絶縁膜を介して形成さ
れるゲート電極と、 前記ゲート電極上層に第２層間膜を介して積層するとと
もに、前記薄膜トランジスタの一のソース／ドレイン領
域に接続されるデータ線と、 前記データ線上層に第３層間絶縁膜を介して形成される
上部遮光層と、 前記上部遮光層上層に第４層間絶縁膜を介して形成さ
れ、前記薄膜トランジスタの他のソース／ドレイン領域
に接続される画素電極と、を備える液晶表示装置におい
て、前記下部遮光層パターンの領域内であって、少なくとも
前記薄膜トランジスタのチャネル及び前記ＬＤＤ領域近
傍の両側方に、前記チャネル及び前記ＬＤＤ領域が前記
下部遮光層エッジからの浸入光から遮蔽されるように半
導体層を用いて遮蔽パターンが形成され、 前記遮蔽パターンは、前記チャネル及び前記ＬＤＤ領域
と分離している ことを特徴とする液晶表示装置。 - 【請求項２】透明絶縁性基板上に積層する下部遮光層
と、 前記下部遮光層上の領域内に第１層間膜を介して形成さ
れ、ＬＤＤ領域及びソース／ドレイン領域を有するＳｉ
半導体層からなる薄膜トランジスタと、 前記薄膜トランジスタ上にゲート絶縁膜を介して形成さ
れるゲート電極と、 前記ゲート電極上に第２層間膜を介して積層するととも
に、前記薄膜トランジスタの一のソース／ドレイン領域
に接続されるデータ線と、 前記データ線上に第３層間絶縁膜を介して形成される上
部遮光層と、 前記上部遮光層上に第４層間絶縁膜を介して形成され、
前記薄膜トランジスタの他のソース／ドレイン領域に接
続される画素電極と、 を備える液晶表示装置において、前記下部遮光層パターンの領域内であって、少なくとも
前記薄膜トランジスタの前記ＬＤＤ領域近傍の両側方
に、前記ＬＤＤ領域が前記下部遮光層エッジからの浸入
光から遮蔽されるように半導体層を用いて島状の遮蔽パ
ターンが形成され、 前記遮蔽パターンは、前記薄膜トランジスタと分離して
いる ことを特徴とする液晶表示装置。 - 【請求項３】前記遮蔽パターンは、前記薄膜トランジス
タを形成する工程と同一工程で形成されることを特徴と
する請求項２記載の液晶表示装置。 - 【請求項４】透明絶縁性基板上に積層する下部遮光層
と、 前記下部遮光層上の領域内に第１層間膜を介して形成さ
れ、ＬＤＤ領域及びソース／ドレイン領域を有するＳｉ
半導体層からなる薄膜トランジスタと、 前記薄膜トランジスタ上にゲート絶縁膜を介して形成さ
れるゲート電極と、 前記ゲート電極上層に第２層間膜を介して積層するとと
もに、前記薄膜トランジスタの一のソース／ドレイン領
域に接続されるデータ線と、 前記データ線上層に第３層間絶縁膜を介して形成される
上部遮光層と、 前記上部遮光層上層に第４層間絶縁膜を介して形成さ
れ、前記薄膜トランジスタの他のソース／ドレイン領域
に接続される画素電極と、を備える液晶表示装置におい
て、 前記下部遮光層パターンの領域内であって、少なくとも
前記薄膜トランジスタのチャネル及び前記ＬＤＤ領域近
傍の両側方に、前記チャネル及び前記ＬＤＤ領域が前記
下部遮光層エッジからの浸入光から遮蔽されるように半
導体層を用いて遮蔽パターンが形成され、 前記遮蔽パターンは、前記ソース／ドレイン領域と接続
することを特徴とする液晶表示装置。 - 【請求項５】前記遮蔽パターンは、前記ソース／ドレイ
ン領域のうち前記データ線と接続する側の領域と接続す
ることを特徴とする請求項４記載の液晶表示装置。 - 【請求項６】前記ゲート電極は、少なくとも前記下部遮
光層側がシリコン材料で構成されることを特徴とする請
求項１乃至５のいずれか一に記載の液晶表示装置。 - 【請求項７】透明絶縁性基板上に積層する下部遮光層
と、 前記下部遮光層上の領域内に第１層間膜を介して形成さ
れ、ＬＤＤ領域及びソース／ドレイン領域を有するＳｉ
半導体層からなる薄膜トランジスタと、 前記薄膜トランジスタ上にゲート絶縁膜を介して形成さ
れるゲート電極と、 前記ゲート電極上層に第２層間膜を介して積層するとと
もに、前記薄膜トランジスタの一のソース／ドレイン領
域に接続されるデータ線と、 前記データ線上層に第３層間絶縁膜を介して形成される
上部遮光層と、 前記上部遮光層上層に第４層間絶縁膜を介して形成さ
れ、前記薄膜トランジスタの他のソース／ドレイン領域
に接続される画素電極と、 を備える液晶表示装置において、 前記ゲート電極は、少なくとも前記下部遮光層側がシリ
コン材料から構成されており、前記薄膜トランジスタの
少なくとも前記ＬＤＤ領域の側方にも配され、前記ＬＤ
Ｄ領域の側方を覆うように形成されることを特徴とする
液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000017071A JP3419374B2 (ja) | 2000-01-26 | 2000-01-26 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000017071A JP3419374B2 (ja) | 2000-01-26 | 2000-01-26 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001209067A JP2001209067A (ja) | 2001-08-03 |
| JP3419374B2 true JP3419374B2 (ja) | 2003-06-23 |
Family
ID=18544109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000017071A Expired - Fee Related JP3419374B2 (ja) | 2000-01-26 | 2000-01-26 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3419374B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004004722A (ja) * | 2002-04-25 | 2004-01-08 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP3925555B2 (ja) * | 2002-04-25 | 2007-06-06 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP4645022B2 (ja) * | 2003-11-27 | 2011-03-09 | 日本電気株式会社 | 薄膜トランジスタアレイ基板及びアクティブマトリクス型液晶表示装置 |
-
2000
- 2000-01-26 JP JP2000017071A patent/JP3419374B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001209067A (ja) | 2001-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7027109B2 (en) | TFT array substrate and active-matrix addressing liquid-crystal display device | |
| JP3716580B2 (ja) | 液晶装置及びその製造方法、並びに投写型表示装置 | |
| JP3503685B2 (ja) | 液晶表示装置及びその製造方法 | |
| US20170092658A1 (en) | Array substrate, display device, and method for manufacturing the array substrate | |
| US7928450B2 (en) | Pixel structure and method for fabricating the same | |
| JP3605823B2 (ja) | 薄膜トランジスタ・アレイ基板およびアクティブマトリックス型液晶表示装置 | |
| US20020008814A1 (en) | Liquid crystal display device and liquid crystal projector apparatus | |
| JP2001119027A (ja) | 液晶表示装置用の薄膜トランジスタとその製造方法 | |
| US6449022B1 (en) | Liquid crystal display | |
| KR100266434B1 (ko) | 액티브매트릭스액정패널및그것을사용하는프로젝션시스템 | |
| JP3127619B2 (ja) | アクティブマトリクス基板 | |
| JP2002149089A (ja) | 電気光学装置及び投射型表示装置 | |
| JP2007192974A (ja) | 電気光学装置及びその製造方法、並びに導電層の接続構造 | |
| JP2005045017A (ja) | アクティブマトリクス基板およびそれを備えた表示装置 | |
| US7777230B2 (en) | Display device | |
| US7388625B2 (en) | Thin-film transistor array substrate and liquid crystal display device | |
| JP2000356787A (ja) | 液晶表示装置 | |
| JP3419374B2 (ja) | 液晶表示装置 | |
| JP2002090720A (ja) | 液晶表示装置 | |
| JP2001092378A (ja) | アクティブマトリクス基板 | |
| JP2000267130A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2004302475A (ja) | 薄膜トランジスタ・アレイ基板およびアクティブマトリックス型液晶表示装置 | |
| JP2005338876A (ja) | 電気光学装置 | |
| JP4977927B2 (ja) | 薄膜トランジスタ及びそれを用いた液晶表示装置 | |
| JPH1138437A (ja) | 液晶表示装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030318 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3419374 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |