JP3417172B2 - 演算回路 - Google Patents
演算回路Info
- Publication number
- JP3417172B2 JP3417172B2 JP30553395A JP30553395A JP3417172B2 JP 3417172 B2 JP3417172 B2 JP 3417172B2 JP 30553395 A JP30553395 A JP 30553395A JP 30553395 A JP30553395 A JP 30553395A JP 3417172 B2 JP3417172 B2 JP 3417172B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- carry
- cell
- input data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Complex Calculations (AREA)
- Logic Circuits (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、情報関連電子製品
及びディジタル信号処理技術に、半導体集積回路などの
形で使用される多入力加算回路,乗算回路,積和演算回
路などの演算回路に関する。なお、以下各図において同
一の符号は同一もしくは相当部分を示す。
及びディジタル信号処理技術に、半導体集積回路などの
形で使用される多入力加算回路,乗算回路,積和演算回
路などの演算回路に関する。なお、以下各図において同
一の符号は同一もしくは相当部分を示す。
【0002】
【従来の技術】多入力加算,乗算及び積和演算などの算
術演算回路の実現方法として、セル配列の構成法がよく
使われている。図5(B)に従来の(4ビット入力)×
(4ビット入力)のセル配列乗算回路の例を示す。被乗
数A,乗数B,結果Pを夫々
術演算回路の実現方法として、セル配列の構成法がよく
使われている。図5(B)に従来の(4ビット入力)×
(4ビット入力)のセル配列乗算回路の例を示す。被乗
数A,乗数B,結果Pを夫々
【0003】
【数1】A=(a3 ,a2 ,a1 ,a0 )
B=(b3 ,b2 ,b1 ,b0 )
P=(p7 ,p6 ,p5 ,p4 ,p3 ,p2 ,p1 ,p
0 ) とする。但し(a3 ,・・・a0 )と(b3 ,・・・b
0 )及び(p7 ,・・・p0 )は夫々4ビットの数Aと
B及び8ビットの数Pの最上位ビットから最下位ビット
迄の各桁のビット値をその桁順に示す。
0 ) とする。但し(a3 ,・・・a0 )と(b3 ,・・・b
0 )及び(p7 ,・・・p0 )は夫々4ビットの数Aと
B及び8ビットの数Pの最上位ビットから最下位ビット
迄の各桁のビット値をその桁順に示す。
【0004】セル配列は、すべての部分積項ai ・bj
(i,j=0,1,2,3)を求めるAND演算部01
と、全加算器セル(FAとも記す)02を使った配列に
より構成されている。なお、同図(B)中の全加算器セ
ル(FA)02のシンボルと機能を同図(A)に示す。
多入力加算と積和演算も、このようなセル配列を拡張し
て実現することができる。
(i,j=0,1,2,3)を求めるAND演算部01
と、全加算器セル(FAとも記す)02を使った配列に
より構成されている。なお、同図(B)中の全加算器セ
ル(FA)02のシンボルと機能を同図(A)に示す。
多入力加算と積和演算も、このようなセル配列を拡張し
て実現することができる。
【0005】
【発明が解決しようとする課題】従来のセル配列におい
ては、例えば(nビット入力)×(nビット入力)の乗
算の場合、最大遅延をとる径路では、1段のANDブロ
ックと(2n−1)段の全加算器セルを通過するため、
遅延が大きくなるという問題があった。また、演算ビッ
ト数が増えると、セルの個数がn2 に比例しているので
セル間の配線が増え、セル配列を実現する半導体集積回
路が面積的に大きくなってしまうという問題もある。
ては、例えば(nビット入力)×(nビット入力)の乗
算の場合、最大遅延をとる径路では、1段のANDブロ
ックと(2n−1)段の全加算器セルを通過するため、
遅延が大きくなるという問題があった。また、演算ビッ
ト数が増えると、セルの個数がn2 に比例しているので
セル間の配線が増え、セル配列を実現する半導体集積回
路が面積的に大きくなってしまうという問題もある。
【0006】そこで本発明はこの問題を解消できる演算
回路を提供することを課題とする。
回路を提供することを課題とする。
【0007】
【課題を解決するための手段】前記の課題を解決するた
めに、請求項1の演算回路は、複数の2進入力データ
((a03,・・・a00),(a13,・・・a10),(a
23,・・・a20),(a 33,・・・a30)など)の加算
を行う回路であって、2つの2ビット入力データ
((a,b),(c,d))と前段からのキャリー(C
in)とを加算して2ビットの結果(S1 ,S0 )と次
段へのキャリー(Cout)を同時に出力する第1の加
算セル(AC1)と、1つの2ビット入力データ(a,
b)と前段からのキャリー(Cin)とを加算して2ビ
ットの結果(S1 ,S0 )と次段へのキャリー(Cou
t)を同時に出力する第2の加算セル(AC2)との配
列からなるようにする。
めに、請求項1の演算回路は、複数の2進入力データ
((a03,・・・a00),(a13,・・・a10),(a
23,・・・a20),(a 33,・・・a30)など)の加算
を行う回路であって、2つの2ビット入力データ
((a,b),(c,d))と前段からのキャリー(C
in)とを加算して2ビットの結果(S1 ,S0 )と次
段へのキャリー(Cout)を同時に出力する第1の加
算セル(AC1)と、1つの2ビット入力データ(a,
b)と前段からのキャリー(Cin)とを加算して2ビ
ットの結果(S1 ,S0 )と次段へのキャリー(Cou
t)を同時に出力する第2の加算セル(AC2)との配
列からなるようにする。
【0008】また請求項2の演算回路は、2つの2進入
力データ((a3 ,・・・a0 ),(b3 ,・・・
b0 )など)の乗算を行う回路であって、2つの2ビッ
ト入力データ((a,b),(c,d))を乗算して4
ビットの結果(m3 ,・・・m0 )を同時に出力する乗
算セル(MC)と、2つの2ビット入力データと前段か
らのキャリーとを加算して2ビットの結果と次段へのキ
ャリーを同時に出力する第1の加算セル(AC1)と、
1つの2ビット入力データと前段からのキャリーとを加
算して2ビットの結果と次段へのキャリーを同時に出力
する第2の加算セル(AC2)との配列からなるように
する。
力データ((a3 ,・・・a0 ),(b3 ,・・・
b0 )など)の乗算を行う回路であって、2つの2ビッ
ト入力データ((a,b),(c,d))を乗算して4
ビットの結果(m3 ,・・・m0 )を同時に出力する乗
算セル(MC)と、2つの2ビット入力データと前段か
らのキャリーとを加算して2ビットの結果と次段へのキ
ャリーを同時に出力する第1の加算セル(AC1)と、
1つの2ビット入力データと前段からのキャリーとを加
算して2ビットの結果と次段へのキャリーを同時に出力
する第2の加算セル(AC2)との配列からなるように
する。
【0009】また請求項3の演算回路は、第1と第2の
2進入力データ((a3 ,・・・a 0 ),(b3 ,・・
・b0 )など)の相互の乗算値へ第3の2進入力データ
((d7 ,・・・d0 )など)を加算する積和演算を行
う回路であって、2つの2ビット入力データを乗算して
4ビットの結果を同時に出力する乗算セル(MC)と、
2つの2ビット入力データと前段からのキャリーとを加
算して2ビットの結果と次段へのキャリーを同時に出力
する第1の加算セル(AC1)と、1つの2ビット入力
データと前段からのキャリーとを加算して2ビットの結
果と次段へのキャリーを同時に出力する第2の加算セル
(AC2)との配列からなるようにする。
2進入力データ((a3 ,・・・a 0 ),(b3 ,・・
・b0 )など)の相互の乗算値へ第3の2進入力データ
((d7 ,・・・d0 )など)を加算する積和演算を行
う回路であって、2つの2ビット入力データを乗算して
4ビットの結果を同時に出力する乗算セル(MC)と、
2つの2ビット入力データと前段からのキャリーとを加
算して2ビットの結果と次段へのキャリーを同時に出力
する第1の加算セル(AC1)と、1つの2ビット入力
データと前段からのキャリーとを加算して2ビットの結
果と次段へのキャリーを同時に出力する第2の加算セル
(AC2)との配列からなるようにする。
【0010】また請求項4の演算回路は、請求項1ない
し3のいずれかに記載の演算回路において、半導体集積
回路上に構成されるものであるようにする。即ち本発明
の作用は次の如くである。 1)請求項1に関わる発明(第1発明という)につい
て:多入力加算回路のセル配列を実現するために、2ビ
ット2入力に前段キャリーを加算するセルと、2ビット
1入力に前段キャリーを加算するセルとの2種類の加算
セルを定義する。これらの加算セルは一回の計算で2ビ
ットの加算結果と次段へのキャリーを同時に出力できる
ので、セル配列の最大遅延時間が小さくできる。また、
この2種類のセルによって構成されたセル配列が規則正
しく、セルの数も少ないので面積的に小さくなる。
し3のいずれかに記載の演算回路において、半導体集積
回路上に構成されるものであるようにする。即ち本発明
の作用は次の如くである。 1)請求項1に関わる発明(第1発明という)につい
て:多入力加算回路のセル配列を実現するために、2ビ
ット2入力に前段キャリーを加算するセルと、2ビット
1入力に前段キャリーを加算するセルとの2種類の加算
セルを定義する。これらの加算セルは一回の計算で2ビ
ットの加算結果と次段へのキャリーを同時に出力できる
ので、セル配列の最大遅延時間が小さくできる。また、
この2種類のセルによって構成されたセル配列が規則正
しく、セルの数も少ないので面積的に小さくなる。
【0011】2)請求項2に関わる発明(第2発明とい
う)について:乗算回路のセル配列を実現するため、
(2ビット入力)×(2ビット入力)の乗算を実行して
4ビットの乗算結果を同時に出力する乗算セルを定義す
る。そして被乗数と乗数のビット長を夫々2ビットずつ
に分け、前記の乗算セルに入力する。この乗算セルの回
路は従来方式のAND演算部と比べ遅延時間と面積の両
方に有利である。そして全加算器セルのかわりに、第1
発明で定義した2種類の加算セルを前記の乗算セルの回
路に組合わせて乗算回路のセル配列を構成することによ
って、乗算回路の最大遅延時間及び面積も小さくでき
る。
う)について:乗算回路のセル配列を実現するため、
(2ビット入力)×(2ビット入力)の乗算を実行して
4ビットの乗算結果を同時に出力する乗算セルを定義す
る。そして被乗数と乗数のビット長を夫々2ビットずつ
に分け、前記の乗算セルに入力する。この乗算セルの回
路は従来方式のAND演算部と比べ遅延時間と面積の両
方に有利である。そして全加算器セルのかわりに、第1
発明で定義した2種類の加算セルを前記の乗算セルの回
路に組合わせて乗算回路のセル配列を構成することによ
って、乗算回路の最大遅延時間及び面積も小さくでき
る。
【0012】3)請求項3に関わる発明(第3発明とい
う)について:積和演算のセル配列を実現するため、第
1発明と第2発明で定義した3種類の基本セルを組合わ
せ利用する。まず、被乗数と乗数のビット長を夫々2ビ
ットずつに分け、第2発明で定義した(2ビット入力)
×(2ビット入力)の乗算セルに入力し、部分積を求め
る。次に、第1発明で定義した2種類の加算セルを利用
して、上記の部分積と加算用入力データとの和を求める
セル配列を構成する。このセル配列によって、セル1段
の計算で2ビット分の結果が求まる。従って、本発明の
積和演算のセル配列によれば、部分積及び部分積の和を
求める基本セルが複数の結果ビットを同時に出力できる
ために、最大遅延は小さくなる。
う)について:積和演算のセル配列を実現するため、第
1発明と第2発明で定義した3種類の基本セルを組合わ
せ利用する。まず、被乗数と乗数のビット長を夫々2ビ
ットずつに分け、第2発明で定義した(2ビット入力)
×(2ビット入力)の乗算セルに入力し、部分積を求め
る。次に、第1発明で定義した2種類の加算セルを利用
して、上記の部分積と加算用入力データとの和を求める
セル配列を構成する。このセル配列によって、セル1段
の計算で2ビット分の結果が求まる。従って、本発明の
積和演算のセル配列によれば、部分積及び部分積の和を
求める基本セルが複数の結果ビットを同時に出力できる
ために、最大遅延は小さくなる。
【0013】
(実施例1)図1は第1発明によって定義される2つの
加算セル及び第2発明によって定義される乗算セルの説
明図で、同図の(1)は2つの加算セルAC1,AC2
及び乗算セルMCの夫々のシンボル図、同図(2)は各
加算セルAC1,AC2及び乗算セルMCの機能を算術
計算の形式で示した図、同図(3)は各加算セルAC
1,AC2及び乗算セルMCの出力の各桁のビット値を
夫々入力の各桁のビット値で表した論理式を示す図であ
る。
加算セル及び第2発明によって定義される乗算セルの説
明図で、同図の(1)は2つの加算セルAC1,AC2
及び乗算セルMCの夫々のシンボル図、同図(2)は各
加算セルAC1,AC2及び乗算セルMCの機能を算術
計算の形式で示した図、同図(3)は各加算セルAC
1,AC2及び乗算セルMCの出力の各桁のビット値を
夫々入力の各桁のビット値で表した論理式を示す図であ
る。
【0014】ここで加算セルAC1は2ビットの2入力
(a,b)と(c,d)、及び前段からのキャリーCi
nとの多重加算を行い、3ビットの結果(Cout,S
1 ,S0 ),(換言すれば2ビットの出力(S1 ,
S0 )と次段へのキャリーCout)を同時に出力す
る。出力の各桁のビット値Cout,S1 ,S0 と入力
の各桁のビット値a,b及びc,dとの間には次の論理
式の関係がある。なお、S1とS0 は夫々、2ビット出
力の上位ビットと下位ビットのビット値を示し、aとc
は夫々2ビット入力の上位ビットを示し、bとdは夫々
2ビット入力の下位ビットを示す。
(a,b)と(c,d)、及び前段からのキャリーCi
nとの多重加算を行い、3ビットの結果(Cout,S
1 ,S0 ),(換言すれば2ビットの出力(S1 ,
S0 )と次段へのキャリーCout)を同時に出力す
る。出力の各桁のビット値Cout,S1 ,S0 と入力
の各桁のビット値a,b及びc,dとの間には次の論理
式の関係がある。なお、S1とS0 は夫々、2ビット出
力の上位ビットと下位ビットのビット値を示し、aとc
は夫々2ビット入力の上位ビットを示し、bとdは夫々
2ビット入力の下位ビットを示す。
【0015】
【数2】S0 =b(+)d(+)Cin
S1 =a(+)c(+)〔b・d+(b+d)Cin〕
Cout=a・c+(a+c)〔b・d+(b+d)C
in〕 但し(+)は排他的論理和を示すものとする。
in〕 但し(+)は排他的論理和を示すものとする。
【0016】また加算セルAC2は、前段からのキャリ
ーCinと2ビットの入力(a,b)に対して加算を行
い、3ビットの結果(Cout,S1 ,S0 ),(換言
すれば2ビットの出力(S1 ,S0 )と次段へのキャリ
ーCout)を出力する。出力の各桁のビット値Cou
t,S1 ,S0 と入力の各桁のビット値a,bとの間に
次の論理式の関係がある。
ーCinと2ビットの入力(a,b)に対して加算を行
い、3ビットの結果(Cout,S1 ,S0 ),(換言
すれば2ビットの出力(S1 ,S0 )と次段へのキャリ
ーCout)を出力する。出力の各桁のビット値Cou
t,S1 ,S0 と入力の各桁のビット値a,bとの間に
次の論理式の関係がある。
【0017】
【数3】S0 =b(+)Cin
S1 =a(+)(b・Cin)
Cout=a・b・Cin
図2は前記の加算セルAC1,AC2によって構成され
た多入力加算回路の一実施例としての4ビット4入力
(つまり4ビット長の4つの入力数)の加算回路の構成
を示す。この多入力加算回路は8つの加算セルAC1と
1つの加算セルAC2とで構成されている。ここで、4
ビット4入力の入力データを、
た多入力加算回路の一実施例としての4ビット4入力
(つまり4ビット長の4つの入力数)の加算回路の構成
を示す。この多入力加算回路は8つの加算セルAC1と
1つの加算セルAC2とで構成されている。ここで、4
ビット4入力の入力データを、
【0018】
【数4】A0 =(a03,a02,a01,a00)
A1 =(a13,a12,a11,a10)
A2 =(a23,a22,a21,a20)
A3 =(a33,a32,a31,a30)
のように表すものとする。但し(a03,・・・a00)と
(a13,・・・a10)と(a23,・・・a20)と
(a33,・・・a30)とは夫々、4ビット入力A0 とA
1 とA2 とA3 との最上位ビットから最下位ビット迄の
各桁のビット値をその桁順に示す。
(a13,・・・a10)と(a23,・・・a20)と
(a33,・・・a30)とは夫々、4ビット入力A0 とA
1 とA2 とA3 との最上位ビットから最下位ビット迄の
各桁のビット値をその桁順に示す。
【0019】そして図2の加算回路の最終出力はこの4
つの入力A0 ,A1 ,A2 ,A3 の総和S、即ち
つの入力A0 ,A1 ,A2 ,A3 の総和S、即ち
【0020】
【数5】S=(Cout,S5 ,・・・S1 ,S0 )
を示している。ここでS5 ,・・・S0 は夫々総和Sの
下位側6ビットについての最上位ビットから最下位ビッ
ト迄の各桁のビット値をその桁順に示し、Coutは総
和Sの最上位ビットとしての次段へのキャリーを示す。
下位側6ビットについての最上位ビットから最下位ビッ
ト迄の各桁のビット値をその桁順に示し、Coutは総
和Sの最上位ビットとしての次段へのキャリーを示す。
【0021】(実施例2)図1のMCは第2発明によっ
て定義される乗算セルである。ここで乗算セルMCは2
ビットの入力(a,b)と2ビットの入力(c,d)と
の乗算を行い、4ビットの乗算結果(m3 ,m2 ,
m1 ,m0 )を同時に出力する。なお、(m3,・・・
m0 )は4ビット出力の最上位ビットから最下位ビット
迄の各桁のビット値をその桁順に示す。出力の各桁のビ
ット値m3 〜m0 と入力の各桁のビット値a,b及び
c,dとの間には次の論理式の関係がある。
て定義される乗算セルである。ここで乗算セルMCは2
ビットの入力(a,b)と2ビットの入力(c,d)と
の乗算を行い、4ビットの乗算結果(m3 ,m2 ,
m1 ,m0 )を同時に出力する。なお、(m3,・・・
m0 )は4ビット出力の最上位ビットから最下位ビット
迄の各桁のビット値をその桁順に示す。出力の各桁のビ
ット値m3 〜m0 と入力の各桁のビット値a,b及び
c,dとの間には次の論理式の関係がある。
【0022】
【数6】m0 =b・d
m1 =a・d(+)b・c
m2 =a・c(b・d)*
m3 =a・b・c・d
但し(b・d)* はb・dの否定値を示すものとする。
【0023】図3は前記の乗算セルMCと加算セルAC
1,AC2によって構成された(4ビット入力)×(4
ビット入力)の乗算回路の実施例を示す。この乗算回路
は4つの乗算セルMCと、5つの加算セルAC1と、2
つの加算セルAC2によって構成されている。同図にお
いては4ビット入力の被乗数Aと乗数B、及びその積
P,即ち図3の回路の8ビットの最終出力を次のように
示している。
1,AC2によって構成された(4ビット入力)×(4
ビット入力)の乗算回路の実施例を示す。この乗算回路
は4つの乗算セルMCと、5つの加算セルAC1と、2
つの加算セルAC2によって構成されている。同図にお
いては4ビット入力の被乗数Aと乗数B、及びその積
P,即ち図3の回路の8ビットの最終出力を次のように
示している。
【0024】
【数7】A=(a3 ,a2 ,a1 ,a0 )
B=(b3 ,b2 ,b1 ,b0 )
P=(p7 ,p6 ,p5 ,p4 ,p3 ,p2 ,p1 ,p
0 ) 但し(a3 ,・・・a0 )と(b3 ,・・・b0 )及び
(p7 ,・・・p0 )は夫々4ビット入力AとB及び8
ビット出力Pの最上位ビットから最下位ビット迄の各桁
のビット値をその桁順に示す。
0 ) 但し(a3 ,・・・a0 )と(b3 ,・・・b0 )及び
(p7 ,・・・p0 )は夫々4ビット入力AとB及び8
ビット出力Pの最上位ビットから最下位ビット迄の各桁
のビット値をその桁順に示す。
【0025】(実施例3)図4は第3発明の一実施例と
しての(4ビット入力)×(4ビット入力)+(8ビッ
ト入力)の積和演算回路の構成を示す。この積和演算回
路は4つの乗算セルMCと、9つの加算セルAC1と、
2つの加算セルAC2によって構成されている。同図に
おいては4ビット入力の被乗数Aと乗数B及び8ビット
入力D並びにこの積和演算の結果としての図4の回路の
8ビットの最終出力Rを次のように示している。
しての(4ビット入力)×(4ビット入力)+(8ビッ
ト入力)の積和演算回路の構成を示す。この積和演算回
路は4つの乗算セルMCと、9つの加算セルAC1と、
2つの加算セルAC2によって構成されている。同図に
おいては4ビット入力の被乗数Aと乗数B及び8ビット
入力D並びにこの積和演算の結果としての図4の回路の
8ビットの最終出力Rを次のように示している。
【0026】
【数8】A=(a3 ,a2 ,a1 ,a0 )
B=(b3 ,b2 ,b1 ,b0 )
D=(d7 ,d6 ,d5 ,d4 ,d3 ,d2 ,d1 ,d
0 ) R=(r7 ,r6 ,r5 ,r4 ,r3 ,r2 ,r1 ,r
0 ) 但し(d7 ,・・・d0 )と(r7 ,・・・r0 )は夫
々8ビットの加算入力値Dと積和演算結果値Rの最上位
ビットから最下位ビット迄の各桁のビット値をその桁順
に示す。
0 ) R=(r7 ,r6 ,r5 ,r4 ,r3 ,r2 ,r1 ,r
0 ) 但し(d7 ,・・・d0 )と(r7 ,・・・r0 )は夫
々8ビットの加算入力値Dと積和演算結果値Rの最上位
ビットから最下位ビット迄の各桁のビット値をその桁順
に示す。
【0027】即ち図1で定義された基本セルとしての加
算セルAC1,AC2と乗算セルMCを用いて図4のよ
うなセル配列構成で、積和演算を実行できる。以上の実
施例から任意のnビット入力の多入力加算,乗算,積和
演算への拡張も容易である。
算セルAC1,AC2と乗算セルMCを用いて図4のよ
うなセル配列構成で、積和演算を実行できる。以上の実
施例から任意のnビット入力の多入力加算,乗算,積和
演算への拡張も容易である。
【0028】
【発明の効果】本発明によれば2ビット2入力と前段キ
ャリーを加算し結果を同時出力する加算セルAC1,2
ビット1入力と前段キャリーを加算し結果を同時出力す
る加算セルAC2,2ビット2入力を乗算し結果を同時
出力する乗算セルMCの3種類の基本セルを定義したの
で、多入力加算回路,乗算回路と積和演算回路を定義さ
れた3種類の基本セルを用いたセル配列によって実現で
きる。またこれらの回路構成は、従来の回路方式(配列
構成)と比べ回路面積と最大径路遅延の2点で有利であ
る。
ャリーを加算し結果を同時出力する加算セルAC1,2
ビット1入力と前段キャリーを加算し結果を同時出力す
る加算セルAC2,2ビット2入力を乗算し結果を同時
出力する乗算セルMCの3種類の基本セルを定義したの
で、多入力加算回路,乗算回路と積和演算回路を定義さ
れた3種類の基本セルを用いたセル配列によって実現で
きる。またこれらの回路構成は、従来の回路方式(配列
構成)と比べ回路面積と最大径路遅延の2点で有利であ
る。
【図1】第1発明及び第2発明に基づく演算用基本セル
の説明図
の説明図
【図2】第1発明の一実施例としての4ビット4入力の
多入力加算回路における基本セルの配列図
多入力加算回路における基本セルの配列図
【図3】第2発明の一実施例としての(4ビット入力)
×(4ビット入力)の乗算回路における基本セルの配列
図
×(4ビット入力)の乗算回路における基本セルの配列
図
【図4】第3発明の一実施例としての(4ビット入力)
×(4ビット入力)+(8ビット入力)の積和演算回路
における基本セルの配列図
×(4ビット入力)+(8ビット入力)の積和演算回路
における基本セルの配列図
【図5】従来のセル配列による乗算回路の構成例を示す
図
図
AC1,AC2 加算セル
MC 乗算セル
(a,b),(c,d) 2ビット入力
Cin 前段キャリー
(S1 ,S0 ) 2ビット加算出力
Cout 次段キャリー
(m3 ,・・・m0 ) 4ビット乗算出力
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7,DB名)
G06F 7/00
G06F 7/50 - 7/52
G06F 17/10
H03K 19/00
Claims (4)
- 【請求項1】複数の2進入力データの加算を行う回路で
あって、 2つの2ビット入力データと前段からのキャリーとを加
算して2ビットの結果と次段へのキャリーを同時に出力
する第1の加算セルと、 1つの2ビット入力データと前段からのキャリーとを加
算して2ビットの結果と次段へのキャリーを同時に出力
する第2の加算セルとの配列からなることを特徴とする
演算回路。 - 【請求項2】2つの2進入力データの乗算を行う回路で
あって、 2つの2ビット入力データを乗算して4ビットの結果を
同時に出力する乗算セルと、 2つの2ビット入力データと前段からのキャリーとを加
算して2ビットの結果と次段へのキャリーを同時に出力
する第1の加算セルと、 1つの2ビット入力データと前段からのキャリーとを加
算して2ビットの結果と次段へのキャリーを同時に出力
する第2の加算セルとの配列からなることを特徴とする
演算回路。 - 【請求項3】第1と第2の2つの2進入力データの相互
の乗算値へ第3の2進入力データを加算する積和演算を
行う回路であって、 2つの2ビット入力データを乗算して4ビットの結果を
同時に出力する乗算セルと、 2つの2ビット入力データと前段からのキャリーとを加
算して2ビットの結果と次段へのキャリーを同時に出力
する第1の加算セルと、 1つの2ビット入力データと前段からのキャリーとを加
算して2ビットの結果と次段へのキャリーを同時に出力
する第2の加算セルとの配列からなることを特徴とする
演算回路。 - 【請求項4】請求項1ないし3のいずれかに記載の演算
回路において、 半導体集積回路上に構成されるものであることを特徴と
する演算回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30553395A JP3417172B2 (ja) | 1995-11-24 | 1995-11-24 | 演算回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30553395A JP3417172B2 (ja) | 1995-11-24 | 1995-11-24 | 演算回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09146760A JPH09146760A (ja) | 1997-06-06 |
JP3417172B2 true JP3417172B2 (ja) | 2003-06-16 |
Family
ID=17946305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30553395A Expired - Fee Related JP3417172B2 (ja) | 1995-11-24 | 1995-11-24 | 演算回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3417172B2 (ja) |
-
1995
- 1995-11-24 JP JP30553395A patent/JP3417172B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09146760A (ja) | 1997-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3993891A (en) | High speed parallel digital adder employing conditional and look-ahead approaches | |
US4168530A (en) | Multiplication circuit using column compression | |
JPS6132437Y2 (ja) | ||
US6704762B1 (en) | Multiplier and arithmetic unit for calculating sum of product | |
JPH0456339B2 (ja) | ||
US5161119A (en) | Weighted-delay column adder and method of organizing same | |
JPS62280930A (ja) | デイジタル乗算器 | |
US6065033A (en) | Wallace-tree multipliers using half and full adders | |
US4293922A (en) | Device for multiplying binary numbers | |
US6449629B1 (en) | Three input split-adder | |
EP0344226B1 (en) | High-speed digital adding system | |
JP3417172B2 (ja) | 演算回路 | |
US4190894A (en) | High speed parallel multiplication apparatus with single-step summand reduction | |
US7124162B2 (en) | Adder tree structure digital signal processor system and method | |
US5914892A (en) | Structure and method of array multiplication | |
JP3227538B2 (ja) | 2進整数乗算器 | |
Sultana et al. | Reversible implementation of square-root circuit | |
JPH11126157A (ja) | 乗算方法および乗算回路 | |
KR950006583B1 (ko) | 승산방법 및 회로 | |
JP4042215B2 (ja) | 演算処理装置およびその方法 | |
JPH0784762A (ja) | 乗算回路 | |
US5309384A (en) | Digital multiplier with carry-sum input | |
JP3264280B2 (ja) | 乗算装置 | |
JP3077880B2 (ja) | スティッキービット検出回路 | |
KR0136484B1 (ko) | 이진 보수 발생을 위한 병렬 곱셈기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |