JP3413275B2 - 電力増幅回路 - Google Patents
電力増幅回路Info
- Publication number
- JP3413275B2 JP3413275B2 JP07531694A JP7531694A JP3413275B2 JP 3413275 B2 JP3413275 B2 JP 3413275B2 JP 07531694 A JP07531694 A JP 07531694A JP 7531694 A JP7531694 A JP 7531694A JP 3413275 B2 JP3413275 B2 JP 3413275B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power
- output
- pair
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【0001】
【0001】
【0002】
【産業上の利用分野】本発明はスイッチング電源を用
い、入力信号電圧に応じた電源電圧を電力増幅トランジ
スタに供給するようにした電力増幅回路に関する。
い、入力信号電圧に応じた電源電圧を電力増幅トランジ
スタに供給するようにした電力増幅回路に関する。
【0003】
【0002】
【0004】
【従来の技術】かかる従来の電力増幅回路は例えば図5
のように構成されている。同図において、1は入力IN
の入力信号電圧Vinを電圧増幅する電圧増幅器、Q
1、Q2は電圧増幅器1よりの出力を電力増幅する相補
型プッシュプルトランジスタ構成の電力増幅トランジス
タ、±Bは電源電圧、V1、V2は入力信号電圧Vin
に直列接続された基準電圧源、2、3は電源電圧±Bを
スイッチングするトランジスタ、FETなどで構成され
るスイッチング素子、4、5はコイルL1、コンデンサ
C1およびコイルL2、コンデンサC2より構成されス
イッチング素子2、3の出力電圧を平滑するローパスフ
ィルタである。
のように構成されている。同図において、1は入力IN
の入力信号電圧Vinを電圧増幅する電圧増幅器、Q
1、Q2は電圧増幅器1よりの出力を電力増幅する相補
型プッシュプルトランジスタ構成の電力増幅トランジス
タ、±Bは電源電圧、V1、V2は入力信号電圧Vin
に直列接続された基準電圧源、2、3は電源電圧±Bを
スイッチングするトランジスタ、FETなどで構成され
るスイッチング素子、4、5はコイルL1、コンデンサ
C1およびコイルL2、コンデンサC2より構成されス
イッチング素子2、3の出力電圧を平滑するローパスフ
ィルタである。
【0005】
【0003】また、6、7は比較回路、8、9はローパ
スフィルタ4、5の出力を減衰する電圧減衰器、10、
11は入力信号電圧Vinを電圧増幅器1とは別に電圧
増幅する電圧増幅器であり、比較回路6、7は入力信号
電圧Vinを電圧増幅器10、11で電圧増幅した電圧
と基準電圧V1、V2とを加算した絶対値電圧と、ロー
パスフィルタ4、5の出力を電圧減衰器8、9で減衰し
た電圧とを比較し、その差電圧を出力する。
スフィルタ4、5の出力を減衰する電圧減衰器、10、
11は入力信号電圧Vinを電圧増幅器1とは別に電圧
増幅する電圧増幅器であり、比較回路6、7は入力信号
電圧Vinを電圧増幅器10、11で電圧増幅した電圧
と基準電圧V1、V2とを加算した絶対値電圧と、ロー
パスフィルタ4、5の出力を電圧減衰器8、9で減衰し
た電圧とを比較し、その差電圧を出力する。
【0006】
【0004】ここで、電圧増幅器1の利得Aを例えばA
=100とすると、電圧増幅器10、11の利得BはB
=5程度に設定し、かつ電圧減衰器8、9の減衰度をB
/A(=1/20)に設定する。
=100とすると、電圧増幅器10、11の利得BはB
=5程度に設定し、かつ電圧減衰器8、9の減衰度をB
/A(=1/20)に設定する。
【0007】
【0005】また、16は入力信号電圧Vinが電圧増
幅器1に印加されるタイミングをスイッチング素子、
2、3が駆動するタイミングに合わせるべく、入力信号
電圧Vinを所定時間遅延させる遅延回路である。
幅器1に印加されるタイミングをスイッチング素子、
2、3が駆動するタイミングに合わせるべく、入力信号
電圧Vinを所定時間遅延させる遅延回路である。
【0008】なお、D1、D2はフライホイールダイオ
ードである。
ードである。
【0009】
【0006】前記電力増幅トランジスタQ1、Q2の信
号入力端子であるベースに電圧増幅器1よりの出力が供
給され、電源供給端子であるコレクタには、ローパスフ
ィルタ4、5の平滑出力が供給され、共通エミッタより
出力OUTが導出されて出力信号電圧Voutが得られ
る。
号入力端子であるベースに電圧増幅器1よりの出力が供
給され、電源供給端子であるコレクタには、ローパスフ
ィルタ4、5の平滑出力が供給され、共通エミッタより
出力OUTが導出されて出力信号電圧Voutが得られ
る。
【0010】
【0007】以上の構成において、図中上段の構成(電
圧増幅器1、スイッチング素子2、電源電圧+B、電力
増幅トランジスタQ1、ローパスフィルタ4、比較回路
6、基準電圧V1、電圧減衰器8、電圧増幅器10、遅
延回路16)について動作を説明するが、図中下段の構
成についても同様である。
圧増幅器1、スイッチング素子2、電源電圧+B、電力
増幅トランジスタQ1、ローパスフィルタ4、比較回路
6、基準電圧V1、電圧減衰器8、電圧増幅器10、遅
延回路16)について動作を説明するが、図中下段の構
成についても同様である。
【0011】
【0008】入力信号電圧Vinは電圧増幅器10によ
り電圧増幅され、さらにこの電圧に基準電圧V1を加算
した電圧の絶対値が、ローパスフィルタ4よりの出力電
圧を電圧減衰器8で減衰した電圧より大きいときは、比
較回路6の出力によりスイッチング素子2がオンとな
る。そこで、電源電圧+Bがスイッチング素子2を通し
てローパスフィルタ4に供給され、電源電圧+Bのスイ
ッチング出力が平滑されて電圧減衰器8を通して比較回
路6に入力される。スイッチング素子2がオンしている
期間においてローパスフィルタ4の出力電圧は増加する
が、電圧減衰器8を通したこの出力電圧が前記入力信号
電圧Vinを電圧増幅器10により電圧増幅された電圧
に基準電圧V1を加算した電圧の絶対値より大きくなる
と、比較回路6の出力によりスイッチング素子2がオフ
となる。そこで、ローパスフィルタ4には電源電圧+B
が供給されなくなり、ローパスフィルタ4の出力電圧は
低下するが、前記絶対値電圧がこの出力電圧より大きく
なると再度スイッチング素子2がオンとなり、電源電圧
+Bがスイッチング素子2を通してローパスフィルタ4
に供給される。
り電圧増幅され、さらにこの電圧に基準電圧V1を加算
した電圧の絶対値が、ローパスフィルタ4よりの出力電
圧を電圧減衰器8で減衰した電圧より大きいときは、比
較回路6の出力によりスイッチング素子2がオンとな
る。そこで、電源電圧+Bがスイッチング素子2を通し
てローパスフィルタ4に供給され、電源電圧+Bのスイ
ッチング出力が平滑されて電圧減衰器8を通して比較回
路6に入力される。スイッチング素子2がオンしている
期間においてローパスフィルタ4の出力電圧は増加する
が、電圧減衰器8を通したこの出力電圧が前記入力信号
電圧Vinを電圧増幅器10により電圧増幅された電圧
に基準電圧V1を加算した電圧の絶対値より大きくなる
と、比較回路6の出力によりスイッチング素子2がオフ
となる。そこで、ローパスフィルタ4には電源電圧+B
が供給されなくなり、ローパスフィルタ4の出力電圧は
低下するが、前記絶対値電圧がこの出力電圧より大きく
なると再度スイッチング素子2がオンとなり、電源電圧
+Bがスイッチング素子2を通してローパスフィルタ4
に供給される。
【0012】
【0009】以下、前記動作を繰り返すことにより、比
較回路6の2つの入力電圧がほぼ等しくなるように帰還
がかかり、電力増幅トランジスタQ1のコレクタには図
6(a)に示すように電力増幅トランジスタQ1の出力
信号電圧Voutに基準電圧V1を加算した電圧が電力
増幅トランジスタQ1のコレクタに供給され、この電圧
は出力信号電圧Voutおよび入力信号電圧Vinに追
従して変化する。
較回路6の2つの入力電圧がほぼ等しくなるように帰還
がかかり、電力増幅トランジスタQ1のコレクタには図
6(a)に示すように電力増幅トランジスタQ1の出力
信号電圧Voutに基準電圧V1を加算した電圧が電力
増幅トランジスタQ1のコレクタに供給され、この電圧
は出力信号電圧Voutおよび入力信号電圧Vinに追
従して変化する。
【0013】このとき、電力増幅トランジスタQ1、Q
2のコレクタ損失Pcが通常の固定電源によるA級増幅
器やB1級増幅器に比して小さくなり、発熱を抑制する
ことができる。
2のコレクタ損失Pcが通常の固定電源によるA級増幅
器やB1級増幅器に比して小さくなり、発熱を抑制する
ことができる。
【0014】
【0010】つまり、電力増幅トランジスタQ1、Q2
のコレクタ電圧はA・Vinとなり、電圧減衰器8、9
によりB/A倍されて比較回路6、7のローパスフィル
タ側入力にはB・Vinが入力される。また、比較回路
6、7の他方の入力側には入力電圧Vinを電圧増幅器
10、11によりB倍した電圧B・Vinに基準電圧V
1あるいはV2を加算した電圧の絶対値が入力され、こ
の2入力が等しくなるようにスイッチング素子2、3が
駆動される。
のコレクタ電圧はA・Vinとなり、電圧減衰器8、9
によりB/A倍されて比較回路6、7のローパスフィル
タ側入力にはB・Vinが入力される。また、比較回路
6、7の他方の入力側には入力電圧Vinを電圧増幅器
10、11によりB倍した電圧B・Vinに基準電圧V
1あるいはV2を加算した電圧の絶対値が入力され、こ
の2入力が等しくなるようにスイッチング素子2、3が
駆動される。
【0015】
【0011】次に遅延回路16について説明する。
【0016】遅延回路16を設けないで入力信号電圧V
inを直接電圧増幅器1に入力すると、ローパスフィル
タ4、5の時定数やスイッチング素子2、3の駆動時間
などにより、電力増幅トランジスタQ1、Q2のコレク
タ電圧が入力信号電圧Vinに追従しないことがある。
特に高域の入力信号電圧Vinが入力されたときには図
6(b)に示すように、出力信号電圧Voutには第1
波目が欠損して出力されてしまう。
inを直接電圧増幅器1に入力すると、ローパスフィル
タ4、5の時定数やスイッチング素子2、3の駆動時間
などにより、電力増幅トランジスタQ1、Q2のコレク
タ電圧が入力信号電圧Vinに追従しないことがある。
特に高域の入力信号電圧Vinが入力されたときには図
6(b)に示すように、出力信号電圧Voutには第1
波目が欠損して出力されてしまう。
【0017】そこで、遅延回路16により入力信号電圧
Vinを遅延させてこのような欠損を防止している。
Vinを遅延させてこのような欠損を防止している。
【0018】
【0012】
【0019】
【発明が解決しようとする課題】しかしながらかかる従
来の構成においては、入力信号電圧Vinは遅延回路1
6を通過することにより、該入力信号電圧Vinが信号
劣化を生じ、歪みが増大するという課題を生じる。
来の構成においては、入力信号電圧Vinは遅延回路1
6を通過することにより、該入力信号電圧Vinが信号
劣化を生じ、歪みが増大するという課題を生じる。
【0020】そこで、本発明の目的は、電力増幅トラン
ジスタの損失を小さくして発熱を抑制するとともに、信
号の劣化も生じ得ないようにした電力増幅回路を提供す
るものである。
ジスタの損失を小さくして発熱を抑制するとともに、信
号の劣化も生じ得ないようにした電力増幅回路を提供す
るものである。
【0021】
【0013】
【0022】
【課題を解決するための手段】前記課題を解決するため
に成された本発明は、入力信号を電力増幅する電力増幅
トランジスタと、電源電圧と、前記電源電圧を制御信号
に応じてスイッチングする第1スイッチング素子と、前
記第1スイッチング素子よりの出力電圧を平滑するロー
パスフィルタと、前記入力信号電圧に基準電圧を加算し
た電圧と前記ローパスフィルタよりの出力電圧とが入力
され両者の電圧を比較してその差電圧を出力しこれを前
記第1スイッチング素子に制御信号として供給する比較
回路とを備え、前記ローパスフィルタよりの出力電圧を
前記電力増幅トランジスタの電源供給端子に電源電圧と
して供給する電力増幅回路において、前記入力信号の単
位時間あたりに対する電圧変化量を検出する電圧変化量
検出回路と、前記電源電圧と電力増幅トランジスタの電
源供給端子間に接続され、前記電圧変化量検出検出回路
よりの出力に応じてスイッチングする第2スイッチング
素子とを備え、前記電圧変化量検出回路は、前記入力信
号の前記電圧変化量が所定値以上のときに前記第2スイ
ッチング素子をオンさせて前記電源電圧を電力増幅トラ
ンジスタの電源供給端子に供給することを特徴とする。
に成された本発明は、入力信号を電力増幅する電力増幅
トランジスタと、電源電圧と、前記電源電圧を制御信号
に応じてスイッチングする第1スイッチング素子と、前
記第1スイッチング素子よりの出力電圧を平滑するロー
パスフィルタと、前記入力信号電圧に基準電圧を加算し
た電圧と前記ローパスフィルタよりの出力電圧とが入力
され両者の電圧を比較してその差電圧を出力しこれを前
記第1スイッチング素子に制御信号として供給する比較
回路とを備え、前記ローパスフィルタよりの出力電圧を
前記電力増幅トランジスタの電源供給端子に電源電圧と
して供給する電力増幅回路において、前記入力信号の単
位時間あたりに対する電圧変化量を検出する電圧変化量
検出回路と、前記電源電圧と電力増幅トランジスタの電
源供給端子間に接続され、前記電圧変化量検出検出回路
よりの出力に応じてスイッチングする第2スイッチング
素子とを備え、前記電圧変化量検出回路は、前記入力信
号の前記電圧変化量が所定値以上のときに前記第2スイ
ッチング素子をオンさせて前記電源電圧を電力増幅トラ
ンジスタの電源供給端子に供給することを特徴とする。
【0023】
【0014】
【0024】
【作用】入力信号電圧に基準電圧を加算した電圧が前記
ローパスフィルタよりの出力電圧より大きいときには、
比較回路よりの出力により第1スイッチング素子がオン
となり、電源電圧が第1スイッチング素子を通してロー
パスフィルタに供給され、平滑されて比較回路に入力さ
れる。このローパスフィルタ出力が前記加算電圧より大
きくなると比較回路よりの出力により第1スイッチング
素子がオフとなり、ローパスフィルタには電源電圧が供
給されなくなりローパスフィルタ出力が低下する。そし
てローパスフィルタ出力が前記加算電圧より小さくなる
と比較回路よりの出力により第1スイッチング素子が再
度オンとなり、以下比較回路の2つの入力電圧がほぼ等
しくなるように帰還がかかり、電力増幅トランジスタの
電源供給端子には電力増幅トランジスタの出力信号電圧
に前記基準電圧を加算した電圧が供給され、この電圧は
出力信号電圧および入力信号電圧に追従して変化する。
ローパスフィルタよりの出力電圧より大きいときには、
比較回路よりの出力により第1スイッチング素子がオン
となり、電源電圧が第1スイッチング素子を通してロー
パスフィルタに供給され、平滑されて比較回路に入力さ
れる。このローパスフィルタ出力が前記加算電圧より大
きくなると比較回路よりの出力により第1スイッチング
素子がオフとなり、ローパスフィルタには電源電圧が供
給されなくなりローパスフィルタ出力が低下する。そし
てローパスフィルタ出力が前記加算電圧より小さくなる
と比較回路よりの出力により第1スイッチング素子が再
度オンとなり、以下比較回路の2つの入力電圧がほぼ等
しくなるように帰還がかかり、電力増幅トランジスタの
電源供給端子には電力増幅トランジスタの出力信号電圧
に前記基準電圧を加算した電圧が供給され、この電圧は
出力信号電圧および入力信号電圧に追従して変化する。
【0025】
【0015】一方、入力信号電圧の単位時間あたりに対
する電圧変化量が所定値以上のときは、電圧変化量検出
回路の出力により第2スイッチング素子がオンし、電源
電圧が電力増幅トランジスタの電源供給端子に供給され
る。
する電圧変化量が所定値以上のときは、電圧変化量検出
回路の出力により第2スイッチング素子がオンし、電源
電圧が電力増幅トランジスタの電源供給端子に供給され
る。
【0026】
【0016】以下、本発明の実施例を図面と共に説明す
る。図1に示す実施例において、図5の構成と同一部分
は同一符号を付記する。
る。図1に示す実施例において、図5の構成と同一部分
は同一符号を付記する。
【0027】12、13はそれぞれ入力信号電圧Vin
の正側および負側の単位時間あたりに対する電圧変化量
を検出する電圧変化量検出回路である。該電圧変化量検
出回路12、13はハイパスフィルタにより構成され、
入力信号電圧Vinの正側および負側の単位時間あたり
に対する電圧変化量が例えば5〜2V/μsec以上の
ときに出力を発生するように構成されている。
の正側および負側の単位時間あたりに対する電圧変化量
を検出する電圧変化量検出回路である。該電圧変化量検
出回路12、13はハイパスフィルタにより構成され、
入力信号電圧Vinの正側および負側の単位時間あたり
に対する電圧変化量が例えば5〜2V/μsec以上の
ときに出力を発生するように構成されている。
【0028】14、15はそれぞれ電源電圧±Bと電力
増幅トランジスタQ1、Q2のコレクタ間に接続された
トランジスタやFETなどで構成されるスイッチング素
子であり、電圧変化量検出回路12、13の出力により
制御される。
増幅トランジスタQ1、Q2のコレクタ間に接続された
トランジスタやFETなどで構成されるスイッチング素
子であり、電圧変化量検出回路12、13の出力により
制御される。
【0029】なお、入力信号電圧Vinと電圧増幅器1
との間に遅延回路は接続されていない。
との間に遅延回路は接続されていない。
【0030】
【0017】以上の構成において、電圧変化量検出回路
12、13とスイッチング素子14、15を除く構成の
動作は、遅延回路16の動作を除くと図5と同様であ
る。
12、13とスイッチング素子14、15を除く構成の
動作は、遅延回路16の動作を除くと図5と同様であ
る。
【0031】すなわち、入力信号電圧Vinは遅延され
ることなく直接電圧増幅器1に入力されて電圧増幅さ
れ、電力増幅トランジスタQ1、Q2により電力増幅さ
れて出力信号電圧Voutが得られる。
ることなく直接電圧増幅器1に入力されて電圧増幅さ
れ、電力増幅トランジスタQ1、Q2により電力増幅さ
れて出力信号電圧Voutが得られる。
【0032】電力増幅トランジスタQ1、Q2のコレク
タに供給される電源電圧は電源電圧±B−スイッチング
素子2、3−ローパスフィルタ4、5からの供給路と、
電源電圧±B−スイッチング素子14、15からの供給
路の2つを有する。
タに供給される電源電圧は電源電圧±B−スイッチング
素子2、3−ローパスフィルタ4、5からの供給路と、
電源電圧±B−スイッチング素子14、15からの供給
路の2つを有する。
【0033】このうち、前者については図5と同様なの
で動作説明は省略する。
で動作説明は省略する。
【0034】
【0018】次に後者の供給路に関し、電圧変化量検出
回路12、13とスイッチング素子14、15との動作
について説明する。
回路12、13とスイッチング素子14、15との動作
について説明する。
【0035】図2に示すように、単位時間あたりに対す
る電圧変化量が高く、高域周波数の過渡応答が大きい入
力信号電圧Vinが入力されると、電圧変化量検出回路
12、13は入力信号電圧Vinが所定値以上の電圧変
化量のときに出力を発生し、この出力によりスイッチン
グ素子14、15がオンとなる。
る電圧変化量が高く、高域周波数の過渡応答が大きい入
力信号電圧Vinが入力されると、電圧変化量検出回路
12、13は入力信号電圧Vinが所定値以上の電圧変
化量のときに出力を発生し、この出力によりスイッチン
グ素子14、15がオンとなる。
【0036】これにより、電源電圧±Bがスイッチング
素子14、15を通して電力増幅トランジスタQ1、Q
2のコレクタに供給され、入力信号電圧Vinの過渡応
答が急俊であっても、電力増幅トランジスタQ1、Q2
のコレクタには図2aのように出力信号電圧Voutの
第1波に対して欠損を生じることなく電源電圧が供給さ
れる。
素子14、15を通して電力増幅トランジスタQ1、Q
2のコレクタに供給され、入力信号電圧Vinの過渡応
答が急俊であっても、電力増幅トランジスタQ1、Q2
のコレクタには図2aのように出力信号電圧Voutの
第1波に対して欠損を生じることなく電源電圧が供給さ
れる。
【0037】その後は入力信号電圧Vinの電圧変化量
が所定値以下になり、電圧変化量検出回路12、13よ
りの出力発生が停止し、スイッチング素子14、15が
オフとなる。これにより、電力増幅トランジスタQ1、
Q2のコレクタ電源電圧は、主に共通エミッタに接続さ
れた負荷とローパスフィルタ4、5のコンデンサC1、
C2によって決定される時定数により図2に示すように
立ち下がる。
が所定値以下になり、電圧変化量検出回路12、13よ
りの出力発生が停止し、スイッチング素子14、15が
オフとなる。これにより、電力増幅トランジスタQ1、
Q2のコレクタ電源電圧は、主に共通エミッタに接続さ
れた負荷とローパスフィルタ4、5のコンデンサC1、
C2によって決定される時定数により図2に示すように
立ち下がる。
【0038】なお、電圧変化量検出回路12、13が応
答しないような電圧変化量の入力信号電圧Vinが入力
されると、前述の動作により前者の供給路から電力増幅
トランジスタQ1、Q2のコレクタに図6(a)に示す
ような電源電圧が供給される。
答しないような電圧変化量の入力信号電圧Vinが入力
されると、前述の動作により前者の供給路から電力増幅
トランジスタQ1、Q2のコレクタに図6(a)に示す
ような電源電圧が供給される。
【0039】
【0019】図3は本発明にかかる第2実施例を示し、
図1に比して電圧増幅器10、11を省略したものであ
り、電圧減衰器8、9の減衰度は1/Aに設定されてい
る。
図1に比して電圧増幅器10、11を省略したものであ
り、電圧減衰器8、9の減衰度は1/Aに設定されてい
る。
【0040】
【0020】図3において、電力増幅トランジスタQ
1、Q2のコレクタ電圧はA・Vinとなり、電圧減衰
器8、9により1/A倍されて比較回路6、7のローパ
スフィルタ側入力には入力電圧Vinが入力される。ま
た、比較回路6、7の他方の入力側には入力電圧Vin
と基準電圧V1あるいはV2を加算した電圧の絶対値が
入力され、この2入力が等しくなるようにスイッチング
素子2、3が駆動される。
1、Q2のコレクタ電圧はA・Vinとなり、電圧減衰
器8、9により1/A倍されて比較回路6、7のローパ
スフィルタ側入力には入力電圧Vinが入力される。ま
た、比較回路6、7の他方の入力側には入力電圧Vin
と基準電圧V1あるいはV2を加算した電圧の絶対値が
入力され、この2入力が等しくなるようにスイッチング
素子2、3が駆動される。
【0041】なお、電圧変化量検出回路12、13とス
イッチング素子14、15との動作については図1と同
様である。
イッチング素子14、15との動作については図1と同
様である。
【0042】
【0021】図4は本発明の第3実施例であり、電圧増
幅器1の出力と比較回路6、7間にに基準電圧V1、V
2を接続したものであり、基準電圧V1、V2は図1に
おける基準電圧V1、V2のA倍(Aは電圧増幅器1の
利得)に設定されている。また、図1の電圧増幅器1
0、11と電圧減衰器8、9は備えていない。
幅器1の出力と比較回路6、7間にに基準電圧V1、V
2を接続したものであり、基準電圧V1、V2は図1に
おける基準電圧V1、V2のA倍(Aは電圧増幅器1の
利得)に設定されている。また、図1の電圧増幅器1
0、11と電圧減衰器8、9は備えていない。
【0043】
【0022】以上の構成において、電力増幅トランジス
タQ1、Q2のコレクタ電圧はA・Vinとなり、比較
回路6、7のローパスフィルタ側入力に入力される。ま
た比較回路6、7の他方の入力には電圧増幅器1により
入力信号電圧VinがA倍に電圧増幅された電圧A・V
inに基準電圧V1が加算された絶対値電圧が入力さ
れ、この2入力が等しくなるように帰還がかかり、スイ
ッチング素子2、3が駆動されて電力増幅トランジスタ
Q1のコレクタ電圧は図2のように追従して変化する。
タQ1、Q2のコレクタ電圧はA・Vinとなり、比較
回路6、7のローパスフィルタ側入力に入力される。ま
た比較回路6、7の他方の入力には電圧増幅器1により
入力信号電圧VinがA倍に電圧増幅された電圧A・V
inに基準電圧V1が加算された絶対値電圧が入力さ
れ、この2入力が等しくなるように帰還がかかり、スイ
ッチング素子2、3が駆動されて電力増幅トランジスタ
Q1のコレクタ電圧は図2のように追従して変化する。
【0044】なお、電圧変化量検出回路12、13とス
イッチング素子14、15との動作については図1と同
様である。
イッチング素子14、15との動作については図1と同
様である。
【0045】
【0023】
【0046】
【発明の効果】以上のように本発明によれば、電力増幅
トランジスタの損失を小さくして発熱が抑制できるとと
もに、信号の劣化も生じ得ないようにすることができ
る。
トランジスタの損失を小さくして発熱が抑制できるとと
もに、信号の劣化も生じ得ないようにすることができ
る。
【図1】本発明にかかる電力増幅回路の実施例を示す図
である。
である。
【図2】図1における電圧波形を示す図である。
【図3】本発明にかかる電力増幅回路の他の実施例を示
す図である。
す図である。
【図4】本発明にかかる電力増幅回路の他の実施例を示
す図である。
す図である。
【図5】従来の電力増幅回路の実施例を示す図である。
【図6】図5および図1、3、4における電圧波形を示
す図である。
す図である。
1 電圧増幅器
Q1、Q2 電力増幅トランジスタ
±B 電源電圧
V1、V2 基準電圧源
2、3 第1スイッチング素子
4、5 ローパスフィルタ
6、7 比較回路
8、9 電圧減衰器
10、11 電圧増幅器
12、13 電圧変化量検出回路
14、15 第2スイッチング素子
16 遅延回路
D1、D2 フライホイールダイオード
Claims (8)
- 【請求項1】 入力信号を電力増幅する電力増幅トラン
ジスタと、 電源電圧と、 前記電源電圧を制御信号に応じてスイッチングする第1
スイッチング素子と、 前記第1スイッチング素子よりの出力電圧を平滑するロ
ーパスフィルタと、 前記入力信号電圧に基準電圧を加算した電圧と前記ロー
パスフィルタよりの出力電圧とが入力され両者の電圧を
比較してその差電圧を出力しこれを前記第1スイッチン
グ素子に制御信号として供給する比較回路とを備え、 前記ローパスフィルタよりの出力電圧を前記電力増幅ト
ランジスタの電源供給端子に電源電圧として供給する電
力増幅回路において、 前記入力信号の単位時間あたりに対する電圧変化量を検
出する電圧変化量検出回路と、 前記電源電圧と電力増幅トランジスタの電源供給端子間
に接続され、前記電圧変化量検出検出回路よりの出力に
応じてスイッチングする第2スイッチング素子とを備
え、前記電圧変化量検出回路は、前記入力信号の前記電圧変
化量が所定値以上のときに前記第2スイッチング素子を
オンさせて前記電源電圧を電力増幅トランジスタの電源
供給端子に供給する ことを特徴とする電力増幅回路。 - 【請求項2】 入力信号を電力増幅する相補型プッシュ
プルトランジスタ構成の電力増幅トランジスタと、 正負の電源電圧と、 前記正負の電源電圧を制御信号に応じてスイッチングす
る一対の第1スイッチング素子と、 前記一対の第1スイッチング素子よりの出力電圧を平滑
する一対のローパスフィルタと、 前記入力信号電圧に正負の基準電圧を加算した電圧と前
記一対のローパスフィルタよりの出力電圧とが入力され
両者の電圧を比較してその差電圧を出力しこれを前記一
対の第1スイッチング素子に制御信号として供給する一
対の比較回路とを備え、 前記一対のローパスフィルタよりの出力電圧を前記相補
型プッシュプルトランジスタ構成の電力増幅トランジス
タの各電源供給端子に電源電圧として供給する電力増幅
回路において、 前記入力信号の正負の単位時間あたりに対する電圧変化
量を検出する一対の電圧変化量検出回路と、 前記正負の電源電圧と相補型プッシュプル電力増幅トラ
ンジスタの電源供給端子間にそれぞれ接続され、前記一
対の電圧変化量検出回路よりの出力に応じてスイッチン
グする一対の第2スイッチング素子とを備え、前記一対の電圧変化量検出回路は、前記入力信号の正負
の前記電圧変化量が所定値以上のときに前記一対の第2
スイッチング素子をオンさせて前記正負の電源電圧を相
補型プッシュプル電力増幅トランジスタの電源供給端子
に供給する ことを特徴とする電力増幅回路。 - 【請求項3】 請求項1および請求項2記載の電力増幅
回路において、 前記入力信号電圧を電圧増幅し、この電圧増幅出力を前
記電力増幅トランジスタの信号入力端子に供給する電圧
増幅器を備え、 前記基準電圧は前記電圧増幅器の出力に加算されるよう
にしたことを特徴とする電力増幅回路。 - 【請求項4】 請求項1記載の電力増幅回路において、 前記入力信号電圧を電圧増幅し、この電圧増幅出力を前
記電力増幅トランジスタの信号入力端子に供給する電圧
増幅器と、 前記ローパスフィルタ出力と比較回路入力間に設けた電
圧減衰器とを備え、前記基準電圧は前記電圧増幅器の入
力信号電圧に加算されるようにしたことを特徴とする電
力増幅回路。 - 【請求項5】 請求項2記載の電力増幅回路において、 前記入力信号電圧を電圧増幅し、この電圧増幅出力を前
記相補型プッシュプル電力増幅トランジスタの信号入力
端子に供給する電圧増幅器と、 前記一対のローパスフィルタの各出力と一対の比較回路
入力間に設けた一対の電圧減衰器とを備え、 前記正負の基準電圧は前記電圧増幅器の入力信号電圧に
加算されるようにしたことを特徴とする電力増幅回路。 - 【請求項6】 請求項1記載の電力増幅回路において、 前記入力信号電圧を電圧増幅し、この電圧増幅出力を前
記電力増幅トランジスタの信号入力端子に供給する第1
電圧増幅器と、 前記ローパスフィルタ出力と比較回路入力間に設けた電
圧減衰器と、 前記入力信号電圧を電圧増幅する前記第1電圧増幅器と
は別の第2電圧増幅器とを備え、 前記基準電圧は前記第2電圧増幅器の出力電圧に加算さ
れるようにしたことを特徴とする電力増幅回路。 - 【請求項7】 請求項2記載の電力増幅回路において、 前記入力信号電圧を電圧増幅し、この電圧増幅出力を前
記相補型プッシュプル電力増幅トランジスタの信号入力
端子に供給する第1電圧増幅器と、 前記一対のローパスフィルタ出力と一対の比較回路入力
間に設けた一対の電圧減衰器と、 前記入力信号電圧を電圧増幅する前記第1電圧増幅器と
は別の一対の第2電圧増幅器とを備え、前記正負の基準
電圧はそれぞれ前記一対の第2電圧増幅器の出力電圧に
加算されるようにしたことを特徴とする電力増幅回路。 - 【請求項8】 請求項1又は2記載の電力増幅回路にお
いて、 前記電圧変化量検出回路は、ハイパスフィルタであるこ
とを特徴とする電力増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07531694A JP3413275B2 (ja) | 1994-03-22 | 1994-03-22 | 電力増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07531694A JP3413275B2 (ja) | 1994-03-22 | 1994-03-22 | 電力増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07263972A JPH07263972A (ja) | 1995-10-13 |
JP3413275B2 true JP3413275B2 (ja) | 2003-06-03 |
Family
ID=13572739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07531694A Expired - Fee Related JP3413275B2 (ja) | 1994-03-22 | 1994-03-22 | 電力増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3413275B2 (ja) |
-
1994
- 1994-03-22 JP JP07531694A patent/JP3413275B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07263972A (ja) | 1995-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4434557B2 (ja) | 電力増幅回路 | |
US6396933B1 (en) | High-fidelity and high-efficiency analog amplifier combined with digital amplifier | |
US6952131B2 (en) | Digital PWM input D class amplifier by PWM negative feedback | |
EP0618673B1 (en) | A differential amplification circuit wherein a DC level at an output terminal is automatically adjusted | |
JPH05883B2 (ja) | ||
WO2005060672A2 (en) | Gate control circuit with soft start/stop function | |
US4472687A (en) | Audio power amplifier for supplying electric power to a load by switching of power supply voltage | |
JPH09116354A (ja) | 信号増幅器 | |
JP3413281B2 (ja) | 電力増幅回路 | |
US7368986B2 (en) | Power amplifier with low power distortion at output | |
JP3413275B2 (ja) | 電力増幅回路 | |
JP2007209038A (ja) | 電力増幅回路 | |
JP2606165B2 (ja) | インピーダンス整合回路 | |
US4721922A (en) | Electric signal amplifiers | |
JP2900677B2 (ja) | 電力増幅器 | |
KR100254453B1 (ko) | 솔레노이드의 구동 전압 피드백 검출장치 | |
JP4533707B2 (ja) | アンプ装置、アンプ用電源回路およびオーディオ信号再生装置 | |
JPH03250805A (ja) | 多信号増幅器 | |
JPH03289204A (ja) | Pwm増幅器 | |
JPH09130160A (ja) | アナログ信号増幅装置及びオーディオ信号増幅装置 | |
JP2839558B2 (ja) | Pwm駆動回路 | |
JPH08204466A (ja) | 低損失駆動回路 | |
JPH0410766B2 (ja) | ||
JPH03214914A (ja) | 高周波電力制御回路 | |
JP2006020126A (ja) | アクチュエータ駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |