JP3413275B2 - 電力増幅回路 - Google Patents
電力増幅回路Info
- Publication number
- JP3413275B2 JP3413275B2 JP07531694A JP7531694A JP3413275B2 JP 3413275 B2 JP3413275 B2 JP 3413275B2 JP 07531694 A JP07531694 A JP 07531694A JP 7531694 A JP7531694 A JP 7531694A JP 3413275 B2 JP3413275 B2 JP 3413275B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power
- output
- pair
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【０００１】
【０００２】
【産業上の利用分野】本発明はスイッチング電源を用
い、入力信号電圧に応じた電源電圧を電力増幅トランジ
スタに供給するようにした電力増幅回路に関する。
い、入力信号電圧に応じた電源電圧を電力増幅トランジ
スタに供給するようにした電力増幅回路に関する。
【０００３】
【０００２】
【０００４】
【従来の技術】かかる従来の電力増幅回路は例えば図５
のように構成されている。同図において、１は入力ＩＮ
の入力信号電圧Ｖｉｎを電圧増幅する電圧増幅器、Ｑ
１、Ｑ２は電圧増幅器１よりの出力を電力増幅する相補
型プッシュプルトランジスタ構成の電力増幅トランジス
タ、±Ｂは電源電圧、Ｖ１、Ｖ２は入力信号電圧Ｖｉｎ
に直列接続された基準電圧源、２、３は電源電圧±Ｂを
スイッチングするトランジスタ、ＦＥＴなどで構成され
るスイッチング素子、４、５はコイルＬ１、コンデンサ
Ｃ１およびコイルＬ２、コンデンサＣ２より構成されス
イッチング素子２、３の出力電圧を平滑するローパスフ
ィルタである。
のように構成されている。同図において、１は入力ＩＮ
の入力信号電圧Ｖｉｎを電圧増幅する電圧増幅器、Ｑ
１、Ｑ２は電圧増幅器１よりの出力を電力増幅する相補
型プッシュプルトランジスタ構成の電力増幅トランジス
タ、±Ｂは電源電圧、Ｖ１、Ｖ２は入力信号電圧Ｖｉｎ
に直列接続された基準電圧源、２、３は電源電圧±Ｂを
スイッチングするトランジスタ、ＦＥＴなどで構成され
るスイッチング素子、４、５はコイルＬ１、コンデンサ
Ｃ１およびコイルＬ２、コンデンサＣ２より構成されス
イッチング素子２、３の出力電圧を平滑するローパスフ
ィルタである。
【０００５】
【０００３】また、６、７は比較回路、８、９はローパ
スフィルタ４、５の出力を減衰する電圧減衰器、１０、
１１は入力信号電圧Ｖｉｎを電圧増幅器１とは別に電圧
増幅する電圧増幅器であり、比較回路６、７は入力信号
電圧Ｖｉｎを電圧増幅器１０、１１で電圧増幅した電圧
と基準電圧Ｖ１、Ｖ２とを加算した絶対値電圧と、ロー
パスフィルタ４、５の出力を電圧減衰器８、９で減衰し
た電圧とを比較し、その差電圧を出力する。
スフィルタ４、５の出力を減衰する電圧減衰器、１０、
１１は入力信号電圧Ｖｉｎを電圧増幅器１とは別に電圧
増幅する電圧増幅器であり、比較回路６、７は入力信号
電圧Ｖｉｎを電圧増幅器１０、１１で電圧増幅した電圧
と基準電圧Ｖ１、Ｖ２とを加算した絶対値電圧と、ロー
パスフィルタ４、５の出力を電圧減衰器８、９で減衰し
た電圧とを比較し、その差電圧を出力する。
【０００６】
【０００４】ここで、電圧増幅器１の利得Ａを例えばＡ
＝１００とすると、電圧増幅器１０、１１の利得ＢはＢ
＝５程度に設定し、かつ電圧減衰器８、９の減衰度をＢ
／Ａ（＝１／２０）に設定する。
＝１００とすると、電圧増幅器１０、１１の利得ＢはＢ
＝５程度に設定し、かつ電圧減衰器８、９の減衰度をＢ
／Ａ（＝１／２０）に設定する。
【０００７】
【０００５】また、１６は入力信号電圧Ｖｉｎが電圧増
幅器１に印加されるタイミングをスイッチング素子、
２、３が駆動するタイミングに合わせるべく、入力信号
電圧Ｖｉｎを所定時間遅延させる遅延回路である。
幅器１に印加されるタイミングをスイッチング素子、
２、３が駆動するタイミングに合わせるべく、入力信号
電圧Ｖｉｎを所定時間遅延させる遅延回路である。
【０００８】なお、Ｄ１、Ｄ２はフライホイールダイオ
ードである。
ードである。
【０００９】
【０００６】前記電力増幅トランジスタＱ１、Ｑ２の信
号入力端子であるベースに電圧増幅器１よりの出力が供
給され、電源供給端子であるコレクタには、ローパスフ
ィルタ４、５の平滑出力が供給され、共通エミッタより
出力ＯＵＴが導出されて出力信号電圧Ｖｏｕｔが得られ
る。
号入力端子であるベースに電圧増幅器１よりの出力が供
給され、電源供給端子であるコレクタには、ローパスフ
ィルタ４、５の平滑出力が供給され、共通エミッタより
出力ＯＵＴが導出されて出力信号電圧Ｖｏｕｔが得られ
る。
【００１０】
【０００７】以上の構成において、図中上段の構成（電
圧増幅器１、スイッチング素子２、電源電圧＋Ｂ、電力
増幅トランジスタＱ１、ローパスフィルタ４、比較回路
６、基準電圧Ｖ１、電圧減衰器８、電圧増幅器１０、遅
延回路１６）について動作を説明するが、図中下段の構
成についても同様である。
圧増幅器１、スイッチング素子２、電源電圧＋Ｂ、電力
増幅トランジスタＱ１、ローパスフィルタ４、比較回路
６、基準電圧Ｖ１、電圧減衰器８、電圧増幅器１０、遅
延回路１６）について動作を説明するが、図中下段の構
成についても同様である。
【００１１】
【０００８】入力信号電圧Ｖｉｎは電圧増幅器１０によ
り電圧増幅され、さらにこの電圧に基準電圧Ｖ１を加算
した電圧の絶対値が、ローパスフィルタ４よりの出力電
圧を電圧減衰器８で減衰した電圧より大きいときは、比
較回路６の出力によりスイッチング素子２がオンとな
る。そこで、電源電圧＋Ｂがスイッチング素子２を通し
てローパスフィルタ４に供給され、電源電圧＋Ｂのスイ
ッチング出力が平滑されて電圧減衰器８を通して比較回
路６に入力される。スイッチング素子２がオンしている
期間においてローパスフィルタ４の出力電圧は増加する
が、電圧減衰器８を通したこの出力電圧が前記入力信号
電圧Ｖｉｎを電圧増幅器１０により電圧増幅された電圧
に基準電圧Ｖ１を加算した電圧の絶対値より大きくなる
と、比較回路６の出力によりスイッチング素子２がオフ
となる。そこで、ローパスフィルタ４には電源電圧＋Ｂ
が供給されなくなり、ローパスフィルタ４の出力電圧は
低下するが、前記絶対値電圧がこの出力電圧より大きく
なると再度スイッチング素子２がオンとなり、電源電圧
＋Ｂがスイッチング素子２を通してローパスフィルタ４
に供給される。
り電圧増幅され、さらにこの電圧に基準電圧Ｖ１を加算
した電圧の絶対値が、ローパスフィルタ４よりの出力電
圧を電圧減衰器８で減衰した電圧より大きいときは、比
較回路６の出力によりスイッチング素子２がオンとな
る。そこで、電源電圧＋Ｂがスイッチング素子２を通し
てローパスフィルタ４に供給され、電源電圧＋Ｂのスイ
ッチング出力が平滑されて電圧減衰器８を通して比較回
路６に入力される。スイッチング素子２がオンしている
期間においてローパスフィルタ４の出力電圧は増加する
が、電圧減衰器８を通したこの出力電圧が前記入力信号
電圧Ｖｉｎを電圧増幅器１０により電圧増幅された電圧
に基準電圧Ｖ１を加算した電圧の絶対値より大きくなる
と、比較回路６の出力によりスイッチング素子２がオフ
となる。そこで、ローパスフィルタ４には電源電圧＋Ｂ
が供給されなくなり、ローパスフィルタ４の出力電圧は
低下するが、前記絶対値電圧がこの出力電圧より大きく
なると再度スイッチング素子２がオンとなり、電源電圧
＋Ｂがスイッチング素子２を通してローパスフィルタ４
に供給される。
【００１２】
【０００９】以下、前記動作を繰り返すことにより、比
較回路６の２つの入力電圧がほぼ等しくなるように帰還
がかかり、電力増幅トランジスタＱ１のコレクタには図
６（ａ）に示すように電力増幅トランジスタＱ１の出力
信号電圧Ｖｏｕｔに基準電圧Ｖ１を加算した電圧が電力
増幅トランジスタＱ１のコレクタに供給され、この電圧
は出力信号電圧Ｖｏｕｔおよび入力信号電圧Ｖｉｎに追
従して変化する。
較回路６の２つの入力電圧がほぼ等しくなるように帰還
がかかり、電力増幅トランジスタＱ１のコレクタには図
６（ａ）に示すように電力増幅トランジスタＱ１の出力
信号電圧Ｖｏｕｔに基準電圧Ｖ１を加算した電圧が電力
増幅トランジスタＱ１のコレクタに供給され、この電圧
は出力信号電圧Ｖｏｕｔおよび入力信号電圧Ｖｉｎに追
従して変化する。
【００１３】このとき、電力増幅トランジスタＱ１、Ｑ
２のコレクタ損失Ｐｃが通常の固定電源によるＡ級増幅
器やＢ１級増幅器に比して小さくなり、発熱を抑制する
ことができる。
２のコレクタ損失Ｐｃが通常の固定電源によるＡ級増幅
器やＢ１級増幅器に比して小さくなり、発熱を抑制する
ことができる。
【００１４】
【００１０】つまり、電力増幅トランジスタＱ１、Ｑ２
のコレクタ電圧はＡ・Ｖｉｎとなり、電圧減衰器８、９
によりＢ／Ａ倍されて比較回路６、７のローパスフィル
タ側入力にはＢ・Ｖｉｎが入力される。また、比較回路
６、７の他方の入力側には入力電圧Ｖｉｎを電圧増幅器
１０、１１によりＢ倍した電圧Ｂ・Ｖｉｎに基準電圧Ｖ
１あるいはＶ２を加算した電圧の絶対値が入力され、こ
の２入力が等しくなるようにスイッチング素子２、３が
駆動される。
のコレクタ電圧はＡ・Ｖｉｎとなり、電圧減衰器８、９
によりＢ／Ａ倍されて比較回路６、７のローパスフィル
タ側入力にはＢ・Ｖｉｎが入力される。また、比較回路
６、７の他方の入力側には入力電圧Ｖｉｎを電圧増幅器
１０、１１によりＢ倍した電圧Ｂ・Ｖｉｎに基準電圧Ｖ
１あるいはＶ２を加算した電圧の絶対値が入力され、こ
の２入力が等しくなるようにスイッチング素子２、３が
駆動される。
【００１５】
【００１１】次に遅延回路１６について説明する。
【００１６】遅延回路１６を設けないで入力信号電圧Ｖ
ｉｎを直接電圧増幅器１に入力すると、ローパスフィル
タ４、５の時定数やスイッチング素子２、３の駆動時間
などにより、電力増幅トランジスタＱ１、Ｑ２のコレク
タ電圧が入力信号電圧Ｖｉｎに追従しないことがある。
特に高域の入力信号電圧Ｖｉｎが入力されたときには図
６（ｂ）に示すように、出力信号電圧Ｖｏｕｔには第１
波目が欠損して出力されてしまう。
ｉｎを直接電圧増幅器１に入力すると、ローパスフィル
タ４、５の時定数やスイッチング素子２、３の駆動時間
などにより、電力増幅トランジスタＱ１、Ｑ２のコレク
タ電圧が入力信号電圧Ｖｉｎに追従しないことがある。
特に高域の入力信号電圧Ｖｉｎが入力されたときには図
６（ｂ）に示すように、出力信号電圧Ｖｏｕｔには第１
波目が欠損して出力されてしまう。
【００１７】そこで、遅延回路１６により入力信号電圧
Ｖｉｎを遅延させてこのような欠損を防止している。
Ｖｉｎを遅延させてこのような欠損を防止している。
【００１８】
【００１２】
【００１９】
【発明が解決しようとする課題】しかしながらかかる従
来の構成においては、入力信号電圧Ｖｉｎは遅延回路１
６を通過することにより、該入力信号電圧Ｖｉｎが信号
劣化を生じ、歪みが増大するという課題を生じる。
来の構成においては、入力信号電圧Ｖｉｎは遅延回路１
６を通過することにより、該入力信号電圧Ｖｉｎが信号
劣化を生じ、歪みが増大するという課題を生じる。
【００２０】そこで、本発明の目的は、電力増幅トラン
ジスタの損失を小さくして発熱を抑制するとともに、信
号の劣化も生じ得ないようにした電力増幅回路を提供す
るものである。
ジスタの損失を小さくして発熱を抑制するとともに、信
号の劣化も生じ得ないようにした電力増幅回路を提供す
るものである。
【００２１】
【００１３】
【００２２】
【課題を解決するための手段】前記課題を解決するため
に成された本発明は、入力信号を電力増幅する電力増幅
トランジスタと、電源電圧と、前記電源電圧を制御信号
に応じてスイッチングする第１スイッチング素子と、前
記第１スイッチング素子よりの出力電圧を平滑するロー
パスフィルタと、前記入力信号電圧に基準電圧を加算し
た電圧と前記ローパスフィルタよりの出力電圧とが入力
され両者の電圧を比較してその差電圧を出力しこれを前
記第１スイッチング素子に制御信号として供給する比較
回路とを備え、前記ローパスフィルタよりの出力電圧を
前記電力増幅トランジスタの電源供給端子に電源電圧と
して供給する電力増幅回路において、前記入力信号の単
位時間あたりに対する電圧変化量を検出する電圧変化量
検出回路と、前記電源電圧と電力増幅トランジスタの電
源供給端子間に接続され、前記電圧変化量検出検出回路
よりの出力に応じてスイッチングする第２スイッチング
素子とを備え、前記電圧変化量検出回路は、前記入力信
号の前記電圧変化量が所定値以上のときに前記第２スイ
ッチング素子をオンさせて前記電源電圧を電力増幅トラ
ンジスタの電源供給端子に供給することを特徴とする。
に成された本発明は、入力信号を電力増幅する電力増幅
トランジスタと、電源電圧と、前記電源電圧を制御信号
に応じてスイッチングする第１スイッチング素子と、前
記第１スイッチング素子よりの出力電圧を平滑するロー
パスフィルタと、前記入力信号電圧に基準電圧を加算し
た電圧と前記ローパスフィルタよりの出力電圧とが入力
され両者の電圧を比較してその差電圧を出力しこれを前
記第１スイッチング素子に制御信号として供給する比較
回路とを備え、前記ローパスフィルタよりの出力電圧を
前記電力増幅トランジスタの電源供給端子に電源電圧と
して供給する電力増幅回路において、前記入力信号の単
位時間あたりに対する電圧変化量を検出する電圧変化量
検出回路と、前記電源電圧と電力増幅トランジスタの電
源供給端子間に接続され、前記電圧変化量検出検出回路
よりの出力に応じてスイッチングする第２スイッチング
素子とを備え、前記電圧変化量検出回路は、前記入力信
号の前記電圧変化量が所定値以上のときに前記第２スイ
ッチング素子をオンさせて前記電源電圧を電力増幅トラ
ンジスタの電源供給端子に供給することを特徴とする。
【００２３】
【００１４】
【００２４】
【作用】入力信号電圧に基準電圧を加算した電圧が前記
ローパスフィルタよりの出力電圧より大きいときには、
比較回路よりの出力により第１スイッチング素子がオン
となり、電源電圧が第１スイッチング素子を通してロー
パスフィルタに供給され、平滑されて比較回路に入力さ
れる。このローパスフィルタ出力が前記加算電圧より大
きくなると比較回路よりの出力により第１スイッチング
素子がオフとなり、ローパスフィルタには電源電圧が供
給されなくなりローパスフィルタ出力が低下する。そし
てローパスフィルタ出力が前記加算電圧より小さくなる
と比較回路よりの出力により第１スイッチング素子が再
度オンとなり、以下比較回路の２つの入力電圧がほぼ等
しくなるように帰還がかかり、電力増幅トランジスタの
電源供給端子には電力増幅トランジスタの出力信号電圧
に前記基準電圧を加算した電圧が供給され、この電圧は
出力信号電圧および入力信号電圧に追従して変化する。
ローパスフィルタよりの出力電圧より大きいときには、
比較回路よりの出力により第１スイッチング素子がオン
となり、電源電圧が第１スイッチング素子を通してロー
パスフィルタに供給され、平滑されて比較回路に入力さ
れる。このローパスフィルタ出力が前記加算電圧より大
きくなると比較回路よりの出力により第１スイッチング
素子がオフとなり、ローパスフィルタには電源電圧が供
給されなくなりローパスフィルタ出力が低下する。そし
てローパスフィルタ出力が前記加算電圧より小さくなる
と比較回路よりの出力により第１スイッチング素子が再
度オンとなり、以下比較回路の２つの入力電圧がほぼ等
しくなるように帰還がかかり、電力増幅トランジスタの
電源供給端子には電力増幅トランジスタの出力信号電圧
に前記基準電圧を加算した電圧が供給され、この電圧は
出力信号電圧および入力信号電圧に追従して変化する。
【００２５】
【００１５】一方、入力信号電圧の単位時間あたりに対
する電圧変化量が所定値以上のときは、電圧変化量検出
回路の出力により第２スイッチング素子がオンし、電源
電圧が電力増幅トランジスタの電源供給端子に供給され
る。
する電圧変化量が所定値以上のときは、電圧変化量検出
回路の出力により第２スイッチング素子がオンし、電源
電圧が電力増幅トランジスタの電源供給端子に供給され
る。
【００２６】
【００１６】以下、本発明の実施例を図面と共に説明す
る。図１に示す実施例において、図５の構成と同一部分
は同一符号を付記する。
る。図１に示す実施例において、図５の構成と同一部分
は同一符号を付記する。
【００２７】１２、１３はそれぞれ入力信号電圧Ｖｉｎ
の正側および負側の単位時間あたりに対する電圧変化量
を検出する電圧変化量検出回路である。該電圧変化量検
出回路１２、１３はハイパスフィルタにより構成され、
入力信号電圧Ｖｉｎの正側および負側の単位時間あたり
に対する電圧変化量が例えば５〜２Ｖ／μｓｅｃ以上の
ときに出力を発生するように構成されている。
の正側および負側の単位時間あたりに対する電圧変化量
を検出する電圧変化量検出回路である。該電圧変化量検
出回路１２、１３はハイパスフィルタにより構成され、
入力信号電圧Ｖｉｎの正側および負側の単位時間あたり
に対する電圧変化量が例えば５〜２Ｖ／μｓｅｃ以上の
ときに出力を発生するように構成されている。
【００２８】１４、１５はそれぞれ電源電圧±Ｂと電力
増幅トランジスタＱ１、Ｑ２のコレクタ間に接続された
トランジスタやＦＥＴなどで構成されるスイッチング素
子であり、電圧変化量検出回路１２、１３の出力により
制御される。
増幅トランジスタＱ１、Ｑ２のコレクタ間に接続された
トランジスタやＦＥＴなどで構成されるスイッチング素
子であり、電圧変化量検出回路１２、１３の出力により
制御される。
【００２９】なお、入力信号電圧Ｖｉｎと電圧増幅器１
との間に遅延回路は接続されていない。
との間に遅延回路は接続されていない。
【００３０】
【００１７】以上の構成において、電圧変化量検出回路
１２、１３とスイッチング素子１４、１５を除く構成の
動作は、遅延回路１６の動作を除くと図５と同様であ
る。
１２、１３とスイッチング素子１４、１５を除く構成の
動作は、遅延回路１６の動作を除くと図５と同様であ
る。
【００３１】すなわち、入力信号電圧Ｖｉｎは遅延され
ることなく直接電圧増幅器１に入力されて電圧増幅さ
れ、電力増幅トランジスタＱ１、Ｑ２により電力増幅さ
れて出力信号電圧Ｖｏｕｔが得られる。
ることなく直接電圧増幅器１に入力されて電圧増幅さ
れ、電力増幅トランジスタＱ１、Ｑ２により電力増幅さ
れて出力信号電圧Ｖｏｕｔが得られる。
【００３２】電力増幅トランジスタＱ１、Ｑ２のコレク
タに供給される電源電圧は電源電圧±Ｂ−スイッチング
素子２、３−ローパスフィルタ４、５からの供給路と、
電源電圧±Ｂ−スイッチング素子１４、１５からの供給
路の２つを有する。
タに供給される電源電圧は電源電圧±Ｂ−スイッチング
素子２、３−ローパスフィルタ４、５からの供給路と、
電源電圧±Ｂ−スイッチング素子１４、１５からの供給
路の２つを有する。
【００３３】このうち、前者については図５と同様なの
で動作説明は省略する。
で動作説明は省略する。
【００３４】
【００１８】次に後者の供給路に関し、電圧変化量検出
回路１２、１３とスイッチング素子１４、１５との動作
について説明する。
回路１２、１３とスイッチング素子１４、１５との動作
について説明する。
【００３５】図２に示すように、単位時間あたりに対す
る電圧変化量が高く、高域周波数の過渡応答が大きい入
力信号電圧Ｖｉｎが入力されると、電圧変化量検出回路
１２、１３は入力信号電圧Ｖｉｎが所定値以上の電圧変
化量のときに出力を発生し、この出力によりスイッチン
グ素子１４、１５がオンとなる。
る電圧変化量が高く、高域周波数の過渡応答が大きい入
力信号電圧Ｖｉｎが入力されると、電圧変化量検出回路
１２、１３は入力信号電圧Ｖｉｎが所定値以上の電圧変
化量のときに出力を発生し、この出力によりスイッチン
グ素子１４、１５がオンとなる。
【００３６】これにより、電源電圧±Ｂがスイッチング
素子１４、１５を通して電力増幅トランジスタＱ１、Ｑ
２のコレクタに供給され、入力信号電圧Ｖｉｎの過渡応
答が急俊であっても、電力増幅トランジスタＱ１、Ｑ２
のコレクタには図２ａのように出力信号電圧Ｖｏｕｔの
第１波に対して欠損を生じることなく電源電圧が供給さ
れる。
素子１４、１５を通して電力増幅トランジスタＱ１、Ｑ
２のコレクタに供給され、入力信号電圧Ｖｉｎの過渡応
答が急俊であっても、電力増幅トランジスタＱ１、Ｑ２
のコレクタには図２ａのように出力信号電圧Ｖｏｕｔの
第１波に対して欠損を生じることなく電源電圧が供給さ
れる。
【００３７】その後は入力信号電圧Ｖｉｎの電圧変化量
が所定値以下になり、電圧変化量検出回路１２、１３よ
りの出力発生が停止し、スイッチング素子１４、１５が
オフとなる。これにより、電力増幅トランジスタＱ１、
Ｑ２のコレクタ電源電圧は、主に共通エミッタに接続さ
れた負荷とローパスフィルタ４、５のコンデンサＣ１、
Ｃ２によって決定される時定数により図２に示すように
立ち下がる。
が所定値以下になり、電圧変化量検出回路１２、１３よ
りの出力発生が停止し、スイッチング素子１４、１５が
オフとなる。これにより、電力増幅トランジスタＱ１、
Ｑ２のコレクタ電源電圧は、主に共通エミッタに接続さ
れた負荷とローパスフィルタ４、５のコンデンサＣ１、
Ｃ２によって決定される時定数により図２に示すように
立ち下がる。
【００３８】なお、電圧変化量検出回路１２、１３が応
答しないような電圧変化量の入力信号電圧Ｖｉｎが入力
されると、前述の動作により前者の供給路から電力増幅
トランジスタＱ１、Ｑ２のコレクタに図６（ａ）に示す
ような電源電圧が供給される。
答しないような電圧変化量の入力信号電圧Ｖｉｎが入力
されると、前述の動作により前者の供給路から電力増幅
トランジスタＱ１、Ｑ２のコレクタに図６（ａ）に示す
ような電源電圧が供給される。
【００３９】
【００１９】図３は本発明にかかる第２実施例を示し、
図１に比して電圧増幅器１０、１１を省略したものであ
り、電圧減衰器８、９の減衰度は１／Ａに設定されてい
る。
図１に比して電圧増幅器１０、１１を省略したものであ
り、電圧減衰器８、９の減衰度は１／Ａに設定されてい
る。
【００４０】
【００２０】図３において、電力増幅トランジスタＱ
１、Ｑ２のコレクタ電圧はＡ・Ｖｉｎとなり、電圧減衰
器８、９により１／Ａ倍されて比較回路６、７のローパ
スフィルタ側入力には入力電圧Ｖｉｎが入力される。ま
た、比較回路６、７の他方の入力側には入力電圧Ｖｉｎ
と基準電圧Ｖ１あるいはＶ２を加算した電圧の絶対値が
入力され、この２入力が等しくなるようにスイッチング
素子２、３が駆動される。
１、Ｑ２のコレクタ電圧はＡ・Ｖｉｎとなり、電圧減衰
器８、９により１／Ａ倍されて比較回路６、７のローパ
スフィルタ側入力には入力電圧Ｖｉｎが入力される。ま
た、比較回路６、７の他方の入力側には入力電圧Ｖｉｎ
と基準電圧Ｖ１あるいはＶ２を加算した電圧の絶対値が
入力され、この２入力が等しくなるようにスイッチング
素子２、３が駆動される。
【００４１】なお、電圧変化量検出回路１２、１３とス
イッチング素子１４、１５との動作については図１と同
様である。
イッチング素子１４、１５との動作については図１と同
様である。
【００４２】
【００２１】図４は本発明の第３実施例であり、電圧増
幅器１の出力と比較回路６、７間にに基準電圧Ｖ１、Ｖ
２を接続したものであり、基準電圧Ｖ１、Ｖ２は図１に
おける基準電圧Ｖ１、Ｖ２のＡ倍（Ａは電圧増幅器１の
利得）に設定されている。また、図１の電圧増幅器１
０、１１と電圧減衰器８、９は備えていない。
幅器１の出力と比較回路６、７間にに基準電圧Ｖ１、Ｖ
２を接続したものであり、基準電圧Ｖ１、Ｖ２は図１に
おける基準電圧Ｖ１、Ｖ２のＡ倍（Ａは電圧増幅器１の
利得）に設定されている。また、図１の電圧増幅器１
０、１１と電圧減衰器８、９は備えていない。
【００４３】
【００２２】以上の構成において、電力増幅トランジス
タＱ１、Ｑ２のコレクタ電圧はＡ・Ｖｉｎとなり、比較
回路６、７のローパスフィルタ側入力に入力される。ま
た比較回路６、７の他方の入力には電圧増幅器１により
入力信号電圧ＶｉｎがＡ倍に電圧増幅された電圧Ａ・Ｖ
ｉｎに基準電圧Ｖ１が加算された絶対値電圧が入力さ
れ、この２入力が等しくなるように帰還がかかり、スイ
ッチング素子２、３が駆動されて電力増幅トランジスタ
Ｑ１のコレクタ電圧は図２のように追従して変化する。
タＱ１、Ｑ２のコレクタ電圧はＡ・Ｖｉｎとなり、比較
回路６、７のローパスフィルタ側入力に入力される。ま
た比較回路６、７の他方の入力には電圧増幅器１により
入力信号電圧ＶｉｎがＡ倍に電圧増幅された電圧Ａ・Ｖ
ｉｎに基準電圧Ｖ１が加算された絶対値電圧が入力さ
れ、この２入力が等しくなるように帰還がかかり、スイ
ッチング素子２、３が駆動されて電力増幅トランジスタ
Ｑ１のコレクタ電圧は図２のように追従して変化する。
【００４４】なお、電圧変化量検出回路１２、１３とス
イッチング素子１４、１５との動作については図１と同
様である。
イッチング素子１４、１５との動作については図１と同
様である。
【００４５】
【００２３】
【００４６】
【発明の効果】以上のように本発明によれば、電力増幅
トランジスタの損失を小さくして発熱が抑制できるとと
もに、信号の劣化も生じ得ないようにすることができ
る。
トランジスタの損失を小さくして発熱が抑制できるとと
もに、信号の劣化も生じ得ないようにすることができ
る。
【図１】本発明にかかる電力増幅回路の実施例を示す図
である。
である。
【図２】図１における電圧波形を示す図である。
【図３】本発明にかかる電力増幅回路の他の実施例を示
す図である。
す図である。
【図４】本発明にかかる電力増幅回路の他の実施例を示
す図である。
す図である。
【図５】従来の電力増幅回路の実施例を示す図である。
【図６】図５および図１、３、４における電圧波形を示
す図である。
す図である。
１ 電圧増幅器
Ｑ１、Ｑ２ 電力増幅トランジスタ
±Ｂ 電源電圧
Ｖ１、Ｖ２ 基準電圧源
２、３ 第１スイッチング素子
４、５ ローパスフィルタ
６、７ 比較回路
８、９ 電圧減衰器
１０、１１ 電圧増幅器
１２、１３ 電圧変化量検出回路
１４、１５ 第２スイッチング素子
１６ 遅延回路
Ｄ１、Ｄ２ フライホイールダイオード
Claims (8)
- 【請求項１】 入力信号を電力増幅する電力増幅トラン
ジスタと、 電源電圧と、 前記電源電圧を制御信号に応じてスイッチングする第１
スイッチング素子と、 前記第１スイッチング素子よりの出力電圧を平滑するロ
ーパスフィルタと、 前記入力信号電圧に基準電圧を加算した電圧と前記ロー
パスフィルタよりの出力電圧とが入力され両者の電圧を
比較してその差電圧を出力しこれを前記第１スイッチン
グ素子に制御信号として供給する比較回路とを備え、 前記ローパスフィルタよりの出力電圧を前記電力増幅ト
ランジスタの電源供給端子に電源電圧として供給する電
力増幅回路において、 前記入力信号の単位時間あたりに対する電圧変化量を検
出する電圧変化量検出回路と、 前記電源電圧と電力増幅トランジスタの電源供給端子間
に接続され、前記電圧変化量検出検出回路よりの出力に
応じてスイッチングする第２スイッチング素子とを備
え、前記電圧変化量検出回路は、前記入力信号の前記電圧変
化量が所定値以上のときに前記第２スイッチング素子を
オンさせて前記電源電圧を電力増幅トランジスタの電源
供給端子に供給する ことを特徴とする電力増幅回路。 - 【請求項２】 入力信号を電力増幅する相補型プッシュ
プルトランジスタ構成の電力増幅トランジスタと、 正負の電源電圧と、 前記正負の電源電圧を制御信号に応じてスイッチングす
る一対の第１スイッチング素子と、 前記一対の第１スイッチング素子よりの出力電圧を平滑
する一対のローパスフィルタと、 前記入力信号電圧に正負の基準電圧を加算した電圧と前
記一対のローパスフィルタよりの出力電圧とが入力され
両者の電圧を比較してその差電圧を出力しこれを前記一
対の第１スイッチング素子に制御信号として供給する一
対の比較回路とを備え、 前記一対のローパスフィルタよりの出力電圧を前記相補
型プッシュプルトランジスタ構成の電力増幅トランジス
タの各電源供給端子に電源電圧として供給する電力増幅
回路において、 前記入力信号の正負の単位時間あたりに対する電圧変化
量を検出する一対の電圧変化量検出回路と、 前記正負の電源電圧と相補型プッシュプル電力増幅トラ
ンジスタの電源供給端子間にそれぞれ接続され、前記一
対の電圧変化量検出回路よりの出力に応じてスイッチン
グする一対の第２スイッチング素子とを備え、前記一対の電圧変化量検出回路は、前記入力信号の正負
の前記電圧変化量が所定値以上のときに前記一対の第２
スイッチング素子をオンさせて前記正負の電源電圧を相
補型プッシュプル電力増幅トランジスタの電源供給端子
に供給する ことを特徴とする電力増幅回路。 - 【請求項３】 請求項１および請求項２記載の電力増幅
回路において、 前記入力信号電圧を電圧増幅し、この電圧増幅出力を前
記電力増幅トランジスタの信号入力端子に供給する電圧
増幅器を備え、 前記基準電圧は前記電圧増幅器の出力に加算されるよう
にしたことを特徴とする電力増幅回路。 - 【請求項４】 請求項１記載の電力増幅回路において、 前記入力信号電圧を電圧増幅し、この電圧増幅出力を前
記電力増幅トランジスタの信号入力端子に供給する電圧
増幅器と、 前記ローパスフィルタ出力と比較回路入力間に設けた電
圧減衰器とを備え、前記基準電圧は前記電圧増幅器の入
力信号電圧に加算されるようにしたことを特徴とする電
力増幅回路。 - 【請求項５】 請求項２記載の電力増幅回路において、 前記入力信号電圧を電圧増幅し、この電圧増幅出力を前
記相補型プッシュプル電力増幅トランジスタの信号入力
端子に供給する電圧増幅器と、 前記一対のローパスフィルタの各出力と一対の比較回路
入力間に設けた一対の電圧減衰器とを備え、 前記正負の基準電圧は前記電圧増幅器の入力信号電圧に
加算されるようにしたことを特徴とする電力増幅回路。 - 【請求項６】 請求項１記載の電力増幅回路において、 前記入力信号電圧を電圧増幅し、この電圧増幅出力を前
記電力増幅トランジスタの信号入力端子に供給する第１
電圧増幅器と、 前記ローパスフィルタ出力と比較回路入力間に設けた電
圧減衰器と、 前記入力信号電圧を電圧増幅する前記第１電圧増幅器と
は別の第２電圧増幅器とを備え、 前記基準電圧は前記第２電圧増幅器の出力電圧に加算さ
れるようにしたことを特徴とする電力増幅回路。 - 【請求項７】 請求項２記載の電力増幅回路において、 前記入力信号電圧を電圧増幅し、この電圧増幅出力を前
記相補型プッシュプル電力増幅トランジスタの信号入力
端子に供給する第１電圧増幅器と、 前記一対のローパスフィルタ出力と一対の比較回路入力
間に設けた一対の電圧減衰器と、 前記入力信号電圧を電圧増幅する前記第１電圧増幅器と
は別の一対の第２電圧増幅器とを備え、前記正負の基準
電圧はそれぞれ前記一対の第２電圧増幅器の出力電圧に
加算されるようにしたことを特徴とする電力増幅回路。 - 【請求項８】 請求項１又は２記載の電力増幅回路にお
いて、 前記電圧変化量検出回路は、ハイパスフィルタであるこ
とを特徴とする電力増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07531694A JP3413275B2 (ja) | 1994-03-22 | 1994-03-22 | 電力増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07531694A JP3413275B2 (ja) | 1994-03-22 | 1994-03-22 | 電力増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07263972A JPH07263972A (ja) | 1995-10-13 |
| JP3413275B2 true JP3413275B2 (ja) | 2003-06-03 |
Family
ID=13572739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07531694A Expired - Fee Related JP3413275B2 (ja) | 1994-03-22 | 1994-03-22 | 電力増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3413275B2 (ja) |
-
1994
- 1994-03-22 JP JP07531694A patent/JP3413275B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07263972A (ja) | 1995-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4434557B2 (ja) | 電力増幅回路 | |
| US6396933B1 (en) | High-fidelity and high-efficiency analog amplifier combined with digital amplifier | |
| US6952131B2 (en) | Digital PWM input D class amplifier by PWM negative feedback | |
| EP0618673B1 (en) | A differential amplification circuit wherein a DC level at an output terminal is automatically adjusted | |
| JPH05883B2 (ja) | ||
| WO2005060672A2 (en) | Gate control circuit with soft start/stop function | |
| US4472687A (en) | Audio power amplifier for supplying electric power to a load by switching of power supply voltage | |
| JPH09116354A (ja) | 信号増幅器 | |
| JP3413281B2 (ja) | 電力増幅回路 | |
| US7368986B2 (en) | Power amplifier with low power distortion at output | |
| JP3413275B2 (ja) | 電力増幅回路 | |
| JP2007209038A (ja) | 電力増幅回路 | |
| JP2606165B2 (ja) | インピーダンス整合回路 | |
| US4721922A (en) | Electric signal amplifiers | |
| JP2900677B2 (ja) | 電力増幅器 | |
| KR100254453B1 (ko) | 솔레노이드의 구동 전압 피드백 검출장치 | |
| JP4533707B2 (ja) | アンプ装置、アンプ用電源回路およびオーディオ信号再生装置 | |
| JPH03250805A (ja) | 多信号増幅器 | |
| JPH03289204A (ja) | Ｐｗｍ増幅器 | |
| JPH09130160A (ja) | アナログ信号増幅装置及びオーディオ信号増幅装置 | |
| JP2839558B2 (ja) | Ｐｗｍ駆動回路 | |
| JPH08204466A (ja) | 低損失駆動回路 | |
| JPH0410766B2 (ja) | ||
| JPH03214914A (ja) | 高周波電力制御回路 | |
| JP2006020126A (ja) | アクチュエータ駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |