JP3406832B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP3406832B2 JP3406832B2 JP07055898A JP7055898A JP3406832B2 JP 3406832 B2 JP3406832 B2 JP 3406832B2 JP 07055898 A JP07055898 A JP 07055898A JP 7055898 A JP7055898 A JP 7055898A JP 3406832 B2 JP3406832 B2 JP 3406832B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- type semiconductor
- conductivity type
- solid
- conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 137
- 239000000758 substrate Substances 0.000 claims description 21
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 1
- 230000003321 amplification Effects 0.000 description 8
- 238000003199 nucleic acid amplification method Methods 0.000 description 8
- 241000196324 Embryophyta Species 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 241000519995 Stachys sylvatica Species 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、固体撮像装置に係
わり、特に増幅機能を有する固体撮像装置に関する。
わり、特に増幅機能を有する固体撮像装置に関する。
【０００２】
【従来の技術】従来のＣＣＤタイプの固体撮像装置で
は、素子を駆動するために３つの電源を必要とする。ま
た、ＣＣＤ素子の消費電力は、５００ｍＷである。一
方、最近、ＣＭＯＳタイプの増幅型固体撮像装置（ＣＭ
ＯＳイメージセンサー）が提案され、商品化されつつあ
る。このＣＭＯＳイメージセンサーの特徴の１つとし
て、単一電源、低電圧駆動、低消費電力（５０ｍＷ）が
ある。
は、素子を駆動するために３つの電源を必要とする。ま
た、ＣＣＤ素子の消費電力は、５００ｍＷである。一
方、最近、ＣＭＯＳタイプの増幅型固体撮像装置（ＣＭ
ＯＳイメージセンサー）が提案され、商品化されつつあ
る。このＣＭＯＳイメージセンサーの特徴の１つとし
て、単一電源、低電圧駆動、低消費電力（５０ｍＷ）が
ある。
【０００３】ＣＭＯＳイメージセンサーもＣＣＤタイプ
と同様に多画素化されており、同一基板上に、光電変換
素子とトランジスタが並設された構成がとられている。
そして、光電変換素子により発生した信号電荷で信号電
荷蓄積部の電位を変調し、その電位により画素内部の増
幅トランジスタを変調することで画素内部に増幅機能を
持たせている。
と同様に多画素化されており、同一基板上に、光電変換
素子とトランジスタが並設された構成がとられている。
そして、光電変換素子により発生した信号電荷で信号電
荷蓄積部の電位を変調し、その電位により画素内部の増
幅トランジスタを変調することで画素内部に増幅機能を
持たせている。
【０００４】また、ＣＭＯＳイメージセンサーもＣＣＤ
タイプと同様に、光電変換部のフォトダイオードが基板
内に埋め込まれた構造（埋め込みフォトダイオード：Ｓ
３）が主流になりつつある。このようなＳ３構造のＣＭ
ＯＳイメージセンサでは、フォトダイオードの基板表面
はｐ型半導体層でシールドされている。このように、シ
ールド用のｐ型半導体層を設けることで、フォトダイオ
ードの基板表面にある欠陥準位からの発生電流（電子）
がフォトダイオードに流れ込まないようにすることがで
き、これによって白傷や暗時むら等を大幅に低減でき
る。
タイプと同様に、光電変換部のフォトダイオードが基板
内に埋め込まれた構造（埋め込みフォトダイオード：Ｓ
３）が主流になりつつある。このようなＳ３構造のＣＭ
ＯＳイメージセンサでは、フォトダイオードの基板表面
はｐ型半導体層でシールドされている。このように、シ
ールド用のｐ型半導体層を設けることで、フォトダイオ
ードの基板表面にある欠陥準位からの発生電流（電子）
がフォトダイオードに流れ込まないようにすることがで
き、これによって白傷や暗時むら等を大幅に低減でき
る。
【０００５】また、ＣＭＯＳイメージセンサーでは、Ｃ
ＣＤタイプと比較して低電圧駆動であることを素子の特
徴としているが、光電変換を行うフォトダイオードから
の信号電荷を読み出す場合、ＣＣＤでは、読み出しトラ
ンジスタに１０Ｖの電圧を印加してフォトダイオードか
ら信号電荷を読み出している。しかしながら、ＣＭＯＳ
イメージセンサーでは、フォトダイオードからの信号を
読み出すために、読み出しトランジスタに印加できる電
圧は３Ｖ程度である。このため、基板内に埋め込まれた
フォトダイオードから信号電荷読み出しのために、読み
出しトランジスタのゲートに印加できる電圧が低いため
に、フォトダイオードから信号電荷を読み出せないとい
う問題が起きる。
ＣＤタイプと比較して低電圧駆動であることを素子の特
徴としているが、光電変換を行うフォトダイオードから
の信号電荷を読み出す場合、ＣＣＤでは、読み出しトラ
ンジスタに１０Ｖの電圧を印加してフォトダイオードか
ら信号電荷を読み出している。しかしながら、ＣＭＯＳ
イメージセンサーでは、フォトダイオードからの信号を
読み出すために、読み出しトランジスタに印加できる電
圧は３Ｖ程度である。このため、基板内に埋め込まれた
フォトダイオードから信号電荷読み出しのために、読み
出しトランジスタのゲートに印加できる電圧が低いため
に、フォトダイオードから信号電荷を読み出せないとい
う問題が起きる。
【０００６】そこで、読み出しトランジスタに印加され
る電圧が低電圧でも信号電荷を読み出せる様にするため
に、読み出しトランジスタ近傍にＰ（リン）を打ち込ん
で、フォトダイオードを構成するｎ型半導体層に接続す
る第２のｎ型半導体層を基板表面に形成する構造の読み
出しトランジスタが提案されている。
る電圧が低電圧でも信号電荷を読み出せる様にするため
に、読み出しトランジスタ近傍にＰ（リン）を打ち込ん
で、フォトダイオードを構成するｎ型半導体層に接続す
る第２のｎ型半導体層を基板表面に形成する構造の読み
出しトランジスタが提案されている。
【０００７】
【発明が解決しようとする課題】しかしながら、上記し
た従来のＳ３構造のフォトダイオードでは、読み出しト
ランジスタのゲート近傍に形成される読み出し用のｎ型
半導体層と、フォトダイオードをシールドするために基
板表面に形成されるｐ型半導体層とが接近した構成なの
で、ｎ型半導体層とｐ型半導体層の接合界面近傍が白傷
の原因となる発生電流の発生場所になってしまうという
問題があった。
た従来のＳ３構造のフォトダイオードでは、読み出しト
ランジスタのゲート近傍に形成される読み出し用のｎ型
半導体層と、フォトダイオードをシールドするために基
板表面に形成されるｐ型半導体層とが接近した構成なの
で、ｎ型半導体層とｐ型半導体層の接合界面近傍が白傷
の原因となる発生電流の発生場所になってしまうという
問題があった。
【０００８】本発明は、このような課題に着目してなさ
れたものであり、その目的とするところは、Ｓ３構造の
フォトダイオードにおいて、フォトダイオードから信号
電荷を読み出す読み出しトランジスタのゲートに印加さ
れる電圧が低電圧化しても、フォトダイオードから信号
電荷を正確に読み出すことができ、かつ、読み出しトラ
ンジスタのゲート近傍の発生電流に起因したリーク電流
の発生を低減して白傷、暗時むらの少ない固体撮像装置
を提供することにある。
れたものであり、その目的とするところは、Ｓ３構造の
フォトダイオードにおいて、フォトダイオードから信号
電荷を読み出す読み出しトランジスタのゲートに印加さ
れる電圧が低電圧化しても、フォトダイオードから信号
電荷を正確に読み出すことができ、かつ、読み出しトラ
ンジスタのゲート近傍の発生電流に起因したリーク電流
の発生を低減して白傷、暗時むらの少ない固体撮像装置
を提供することにある。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに、第１の発明に係る固体撮像装置は、半導体基板
と、この半導体基板の内部に形成されて光電変換を行う
第１の第１導電型の半導体層と、この第１の第１導電型
の半導体層の上部表面をシールドするべく前記半導体基
板の表面に形成された第１導電型とは逆の第２導電型の
半導体層と、前記第１の第１導電型の半導体層から信号
電荷を読み出すために、前記第１の第１導電型の半導体
層と電気的に接続して前記半導体基板の表面に形成され
た第２の第１導電型の半導体層と、を有して、前記第２
の第１導電型の半導体層を介して前記第１の第１導電型
の半導体層から信号電荷を読み出すようにした読み出し
トランジスタを具備する固体撮像装置であって、前記第
２導電型の半導体層と、前記第２の第１導電型の半導体
層が形成する空乏層とが接触しないように、前記第２導
電型の半導体層と前記第２の第１導電型の半導体層とが
所定の距離だけ離して形成されており、かつ、前記第２
導電型の半導体層と、前記第１の第１導電型の半導体層
が形成する空乏層とが接触しないように、前記第２導電
型の半導体層と前記第１の第１導電型の半導体層とが所
定の距離だけ離して形成されている。
めに、第１の発明に係る固体撮像装置は、半導体基板
と、この半導体基板の内部に形成されて光電変換を行う
第１の第１導電型の半導体層と、この第１の第１導電型
の半導体層の上部表面をシールドするべく前記半導体基
板の表面に形成された第１導電型とは逆の第２導電型の
半導体層と、前記第１の第１導電型の半導体層から信号
電荷を読み出すために、前記第１の第１導電型の半導体
層と電気的に接続して前記半導体基板の表面に形成され
た第２の第１導電型の半導体層と、を有して、前記第２
の第１導電型の半導体層を介して前記第１の第１導電型
の半導体層から信号電荷を読み出すようにした読み出し
トランジスタを具備する固体撮像装置であって、前記第
２導電型の半導体層と、前記第２の第１導電型の半導体
層が形成する空乏層とが接触しないように、前記第２導
電型の半導体層と前記第２の第１導電型の半導体層とが
所定の距離だけ離して形成されており、かつ、前記第２
導電型の半導体層と、前記第１の第１導電型の半導体層
が形成する空乏層とが接触しないように、前記第２導電
型の半導体層と前記第１の第１導電型の半導体層とが所
定の距離だけ離して形成されている。
【００１０】また、第２の発明に係る固体撮像装置は、
第１の発明に係る固体撮像装置において、前記読み出し
トランジスタは、前記半導体基板の表面に絶縁物を挟ん
で形成されたゲート電極を有し、前記第２の第１導電型
の半導体層を前記ゲート電極の形成に先立って形成する
ことで、前記第２の第１導電型の半導体層が前記ゲート
電極に覆われるようにしている。
第１の発明に係る固体撮像装置において、前記読み出し
トランジスタは、前記半導体基板の表面に絶縁物を挟ん
で形成されたゲート電極を有し、前記第２の第１導電型
の半導体層を前記ゲート電極の形成に先立って形成する
ことで、前記第２の第１導電型の半導体層が前記ゲート
電極に覆われるようにしている。
【００１１】また、第３の発明に係る固体撮像装置は、
第１の発明に係る固体撮像装置において、前記第２導電
型の半導体の少なくとも一部が、前記ゲート電極の形成
の後に、このゲート電極と自己整合的に形成される。ま
た、第４の発明に係る固体撮像装置は、第１の発明に係
る固体撮像装置において、前記半導体基板には、第２導
電型のウェル領域が形成されている。
第１の発明に係る固体撮像装置において、前記第２導電
型の半導体の少なくとも一部が、前記ゲート電極の形成
の後に、このゲート電極と自己整合的に形成される。ま
た、第４の発明に係る固体撮像装置は、第１の発明に係
る固体撮像装置において、前記半導体基板には、第２導
電型のウェル領域が形成されている。
【００１２】
【発明の実施の形態】以下、図面を参照して本発明の一
実施形態を詳細に説明する。図１は本発明が適用される
固体撮像装置の任意の１つのセルの構成を示している。
図１において、まず、リセット線１４に電圧を印加して
リセットトランジスタ１２をＯＮして配線上に残ってい
る電荷をドレイン線１５上に排出する。次に、リセット
トランジスタ１２をＯＦＦするとともに読み出しトラン
ジスタ１０のゲートに所定の電圧（ここでは３Ｖ程度）
を印加することでＯＮする。これによってフォトダイオ
ード２の光電変換により発生したキャリアが増幅トラン
ジスタ１１側に流れ込む。この時点で読み出しトランジ
スタ１０をＯＦＦすると、増幅トランジスタ１１のゲー
トには逃げ道を失った電荷が蓄積されて増幅トランジス
タ１１がＯＮする。同時に読み出すラインを選択するた
めにアドレス線１３に電圧を印加して選択トランジスタ
１７をＯＮすると信号線１６上に信号が読み出される。
実施形態を詳細に説明する。図１は本発明が適用される
固体撮像装置の任意の１つのセルの構成を示している。
図１において、まず、リセット線１４に電圧を印加して
リセットトランジスタ１２をＯＮして配線上に残ってい
る電荷をドレイン線１５上に排出する。次に、リセット
トランジスタ１２をＯＦＦするとともに読み出しトラン
ジスタ１０のゲートに所定の電圧（ここでは３Ｖ程度）
を印加することでＯＮする。これによってフォトダイオ
ード２の光電変換により発生したキャリアが増幅トラン
ジスタ１１側に流れ込む。この時点で読み出しトランジ
スタ１０をＯＦＦすると、増幅トランジスタ１１のゲー
トには逃げ道を失った電荷が蓄積されて増幅トランジス
タ１１がＯＮする。同時に読み出すラインを選択するた
めにアドレス線１３に電圧を印加して選択トランジスタ
１７をＯＮすると信号線１６上に信号が読み出される。
【００１３】以下に本発明の第１実施形態を説明する。
図２は、本発明の第１実施形態において、上記したフォ
トダイオード２と読み出しトランジスタ１０を含む固体
撮像装置の断面図である。図２に示すように、本固体撮
像装置では、低濃度のｐ型半導体層１（ｐウェル）の内
部にフォトダイオードとしてのｎ型半導体層２が形成さ
れている。このｎ型半導体層２の上部表面をシールドす
るためのｐ型半導体層３がｐ型半導体層１の表面に形成
され、さらにｎ型半導体層２と電気的に接続されて、当
該ｎ型半導体層２からの信号電荷を読み出すためのｎ型
半導体層４がｐ型半導体層１の表面に形成されている。
このとき、ｐ型半導体層３とｎ型半導体層４は、パター
ン的に分離され、ｐ型半導体層３とｎ型半導体層４から
広がる空乏層とが接触しないような構造になっている。
さらに、シリコン酸化膜５を介してドレインを形成する
ｎ型半導体層７が形成され、ｎ型半導体層４とｎ型半導
体層７との間にはゲート電極６が形成されている。上記
したｐ型半導体層１と、ｎ型半導体層２、ｎ型半導体層
４と、ゲート電極６と、ｎ型半導体層７とは、ｎ型半導
体層２から信号電荷を読み出すための読み出しトランジ
スタを形成している。上記したように本実施形態では、
ｎ型半導体層４を介してｎ型半導体層２からの信号を読
み出す構造になっている。これによって、読み出しトラ
ンジスタのゲートに印加される電圧が低電圧化してもｎ
型半導体層２からの信号電荷を正確に読み出すことがで
きる。
図２は、本発明の第１実施形態において、上記したフォ
トダイオード２と読み出しトランジスタ１０を含む固体
撮像装置の断面図である。図２に示すように、本固体撮
像装置では、低濃度のｐ型半導体層１（ｐウェル）の内
部にフォトダイオードとしてのｎ型半導体層２が形成さ
れている。このｎ型半導体層２の上部表面をシールドす
るためのｐ型半導体層３がｐ型半導体層１の表面に形成
され、さらにｎ型半導体層２と電気的に接続されて、当
該ｎ型半導体層２からの信号電荷を読み出すためのｎ型
半導体層４がｐ型半導体層１の表面に形成されている。
このとき、ｐ型半導体層３とｎ型半導体層４は、パター
ン的に分離され、ｐ型半導体層３とｎ型半導体層４から
広がる空乏層とが接触しないような構造になっている。
さらに、シリコン酸化膜５を介してドレインを形成する
ｎ型半導体層７が形成され、ｎ型半導体層４とｎ型半導
体層７との間にはゲート電極６が形成されている。上記
したｐ型半導体層１と、ｎ型半導体層２、ｎ型半導体層
４と、ゲート電極６と、ｎ型半導体層７とは、ｎ型半導
体層２から信号電荷を読み出すための読み出しトランジ
スタを形成している。上記したように本実施形態では、
ｎ型半導体層４を介してｎ型半導体層２からの信号を読
み出す構造になっている。これによって、読み出しトラ
ンジスタのゲートに印加される電圧が低電圧化してもｎ
型半導体層２からの信号電荷を正確に読み出すことがで
きる。
【００１４】以下、図２を参照して本実施形態の増幅型
固体撮像装置の製造方法の一例を説明する。ここでは、
本実施形態の特徴となる読み出しトランジスタ及びフォ
トダイオード部の製造方法を主として説明する。
固体撮像装置の製造方法の一例を説明する。ここでは、
本実施形態の特徴となる読み出しトランジスタ及びフォ
トダイオード部の製造方法を主として説明する。
【００１５】まず、半導体基板上にｐウェル（低濃度の
ｐ型半導体層１）を形成するために、例えばＢ（ボロ
ン）を、３Ｅ１３／ｃｍ-2のドーズ量でイオン注入法に
より打ち込む。この後、１２００度程度で数時間熱拡散
させてｐウェルを形成する。この後、素子分離のために
ＬＯＣＯＳを形成する。
ｐ型半導体層１）を形成するために、例えばＢ（ボロ
ン）を、３Ｅ１３／ｃｍ-2のドーズ量でイオン注入法に
より打ち込む。この後、１２００度程度で数時間熱拡散
させてｐウェルを形成する。この後、素子分離のために
ＬＯＣＯＳを形成する。
【００１６】そして、読み出しトランジスタのしきい値
を決めるためにＢやＰ（リン）をイオン注入する（チャ
ネルインプラの工程）。次に、読み出しトランジスタの
ゲート電極を形成するためにＬＰＣＶＤ法などでポリシ
リコンを膜堆積し、所望の形状にレジストをパターニン
グする。そして、ＲＩＥ（反応性イオンエッチング）な
どで読み出しトランジスタのゲート電極６を形成する。
を決めるためにＢやＰ（リン）をイオン注入する（チャ
ネルインプラの工程）。次に、読み出しトランジスタの
ゲート電極を形成するためにＬＰＣＶＤ法などでポリシ
リコンを膜堆積し、所望の形状にレジストをパターニン
グする。そして、ＲＩＥ（反応性イオンエッチング）な
どで読み出しトランジスタのゲート電極６を形成する。
【００１７】この後、光電変換を行うｎ型半導体層２が
開口するようにレジストをパターニングし、加速器を用
いてＰを例えば４００ＫｅＶのエネルギーで２Ｅ１３／
ｃｍ-2のドーズ量でイオン注入し、ｎ型半導体層２を形
成する。また、ｎ型半導体層２の一部とパターン的に重
なるようにレジストをパターニングし、Ｐ（リン）を打
ち込み、ｎ型半導体層２と電気的に接続された読み出し
用のｎ型半導体層４を形成する。この後、ｎ型半導体層
２の基板表面をｐ型半導体層３でシールドするために、
レジストをパターニングする。
開口するようにレジストをパターニングし、加速器を用
いてＰを例えば４００ＫｅＶのエネルギーで２Ｅ１３／
ｃｍ-2のドーズ量でイオン注入し、ｎ型半導体層２を形
成する。また、ｎ型半導体層２の一部とパターン的に重
なるようにレジストをパターニングし、Ｐ（リン）を打
ち込み、ｎ型半導体層２と電気的に接続された読み出し
用のｎ型半導体層４を形成する。この後、ｎ型半導体層
２の基板表面をｐ型半導体層３でシールドするために、
レジストをパターニングする。
【００１８】この時、読み出しトランジスタのゲート電
極６の近傍にｎ型半導体層２と電気的に接続されたｎ型
半導体層４が存在するので、ｎ型半導体層２の表面をシ
ールドするためのｐ型半導体層３は、パターン的にｎ型
半導体層４と約０．２μｍ以上離した構造のパターンと
なっている。この理由は、前記したように基板表面に形
成されたｎ型半導体層４による空乏層と、ｎ型半導体層
２の表面をシールドするｐ型半導体層３とが接触しない
ようにするためである。上記接触が起こると白傷の原因
となる暗電流の発生場所となる。
極６の近傍にｎ型半導体層２と電気的に接続されたｎ型
半導体層４が存在するので、ｎ型半導体層２の表面をシ
ールドするためのｐ型半導体層３は、パターン的にｎ型
半導体層４と約０．２μｍ以上離した構造のパターンと
なっている。この理由は、前記したように基板表面に形
成されたｎ型半導体層４による空乏層と、ｎ型半導体層
２の表面をシールドするｐ型半導体層３とが接触しない
ようにするためである。上記接触が起こると白傷の原因
となる暗電流の発生場所となる。
【００１９】このため、一つの方法としては、ｎ型半導
体層２が形成されるｐ型半導体層１の濃度を十分に高く
してｐ型半導体層３とｎ型半導体層４の空乏層とが接触
しないようにする。具体的な数値としては、ｐ型半導体
層１の濃度が１Ｅ１７／ｃｍ-3のとき、ｐ型半導体層３
（濃度：１Ｅ１９／ｃｍ-3）と、ｎ型半導体層４（濃
度：１Ｅ１７／ｃｍ-3）とで０．２μｍ以上パターン的
に離れていることが必要となる。
体層２が形成されるｐ型半導体層１の濃度を十分に高く
してｐ型半導体層３とｎ型半導体層４の空乏層とが接触
しないようにする。具体的な数値としては、ｐ型半導体
層１の濃度が１Ｅ１７／ｃｍ-3のとき、ｐ型半導体層３
（濃度：１Ｅ１９／ｃｍ-3）と、ｎ型半導体層４（濃
度：１Ｅ１７／ｃｍ-3）とで０．２μｍ以上パターン的
に離れていることが必要となる。
【００２０】図３は上記した製造工程により製造された
固体撮像装置の平面パターンを示す図である。図２から
わかるように、ｐ型半導体層３とｎ型半導体層４とは、
パターン的にｘ（ここでは０．２μｍ以上）だけ離れて
いる。
固体撮像装置の平面パターンを示す図である。図２から
わかるように、ｐ型半導体層３とｎ型半導体層４とは、
パターン的にｘ（ここでは０．２μｍ以上）だけ離れて
いる。
【００２１】上記した第１実施形態によれば、ｎ型半導
体層４から広がる空乏層とｐ型半導体層３とが互いに接
触することのない構造にしたので、ｎ型半導体層４とｐ
型半導体層３の接合界面で発生する発生電流を低減する
ことができ、これによって、暗電流の低い、白傷の少な
い撮像画像を得ることができる。
体層４から広がる空乏層とｐ型半導体層３とが互いに接
触することのない構造にしたので、ｎ型半導体層４とｐ
型半導体層３の接合界面で発生する発生電流を低減する
ことができ、これによって、暗電流の低い、白傷の少な
い撮像画像を得ることができる。
【００２２】なお、上記した図３に示す構成の他に、図
４（Ａ）、（Ｂ）、（Ｃ）に示すような変形例が考えら
れる。図４（Ｂ）の構成では、ｐ型半導体層３とｎ型半
導体層４とによる離間部の周囲長は図３の構成よりも小
さく、図４（Ｃ）の構成ではさらに小さいので、リーク
電流の発生確率、発生量もより少なくなるものと考えら
れる。この結果、暗電流のより低い、白傷のより少ない
撮像画像を得ることができる。
４（Ａ）、（Ｂ）、（Ｃ）に示すような変形例が考えら
れる。図４（Ｂ）の構成では、ｐ型半導体層３とｎ型半
導体層４とによる離間部の周囲長は図３の構成よりも小
さく、図４（Ｃ）の構成ではさらに小さいので、リーク
電流の発生確率、発生量もより少なくなるものと考えら
れる。この結果、暗電流のより低い、白傷のより少ない
撮像画像を得ることができる。
【００２３】以下に本発明の第２実施形態を説明する。
図５は本発明の第２実施形態において、ｎ型半導体層２
と読み出しトランジスタ１０を含む固体撮像装置の断面
図である。第２実施形態では、第１実施形態と同様な読
み出しトランジスタの形成において、既知の方法で活性
領域（ＳＤＧ）を形成した後、ｎ型半導体層２及び、ｎ
型半導体層２と電気的に接続されるｎ型半導体層４をイ
オン注入法でＰを打ち込み形成する。この後、読み出し
トランジスタのゲート電極６を形成する。この結果、ｎ
型半導体層２の一部とＮ型半導体層４はゲート電極６に
覆われる。このとき、ｎ型半導体層４のイオン注入する
パターンをゲート電極６の端からわずかに離しておくこ
とが好ましい。この後、ｎ型半導体層２の表面を覆うべ
く、Ｂをイオン注入してゲート電極６に対して自己整合
的にｐ型半導体層３を形成する。
図５は本発明の第２実施形態において、ｎ型半導体層２
と読み出しトランジスタ１０を含む固体撮像装置の断面
図である。第２実施形態では、第１実施形態と同様な読
み出しトランジスタの形成において、既知の方法で活性
領域（ＳＤＧ）を形成した後、ｎ型半導体層２及び、ｎ
型半導体層２と電気的に接続されるｎ型半導体層４をイ
オン注入法でＰを打ち込み形成する。この後、読み出し
トランジスタのゲート電極６を形成する。この結果、ｎ
型半導体層２の一部とＮ型半導体層４はゲート電極６に
覆われる。このとき、ｎ型半導体層４のイオン注入する
パターンをゲート電極６の端からわずかに離しておくこ
とが好ましい。この後、ｎ型半導体層２の表面を覆うべ
く、Ｂをイオン注入してゲート電極６に対して自己整合
的にｐ型半導体層３を形成する。
【００２４】図６は、上記した製造工程により製造され
た固体撮像装置の平面パターンを示す図である。図６か
らわかるように、ｐ型半導体層３とｎ型半導体層４と
は、パターン的にｘ（ここでは０．２μｍ以上）だけ離
れている。
た固体撮像装置の平面パターンを示す図である。図６か
らわかるように、ｐ型半導体層３とｎ型半導体層４と
は、パターン的にｘ（ここでは０．２μｍ以上）だけ離
れている。
【００２５】上記した第２実施形態によれば、上記した
第１実施形態の効果に加えて、ゲート電極６に対してｐ
型半導体層３を自己整合的に形成したので、合わせずれ
がなくなる効果がある。
第１実施形態の効果に加えて、ゲート電極６に対してｐ
型半導体層３を自己整合的に形成したので、合わせずれ
がなくなる効果がある。
【００２６】図７（Ａ）及び図７（Ｂ）は上記した第２
実施形態の変形例を示す図である。図６の構成ではｎ型
半導体層４の長さＬ全体に渡って電流パスがあるのでそ
れに対応してリーク電流が発生する可能性があるが、図
７（Ａ）の構成ではｎ型半導体層４の周囲の一部のみに
電流パスが存在するので、リーク電流の発生確率及び発
生量がより少なくなるものと考えられる。また、図７
（Ｂ）の構成ではｎ型半導体層４の周囲のほぼ一点のみ
に電流パスが存在するので、リーク電流の発生確率及び
発生量が図７（Ａ）よりもさらに少なくなる効果があ
る。
実施形態の変形例を示す図である。図６の構成ではｎ型
半導体層４の長さＬ全体に渡って電流パスがあるのでそ
れに対応してリーク電流が発生する可能性があるが、図
７（Ａ）の構成ではｎ型半導体層４の周囲の一部のみに
電流パスが存在するので、リーク電流の発生確率及び発
生量がより少なくなるものと考えられる。また、図７
（Ｂ）の構成ではｎ型半導体層４の周囲のほぼ一点のみ
に電流パスが存在するので、リーク電流の発生確率及び
発生量が図７（Ａ）よりもさらに少なくなる効果があ
る。
【００２７】以上、本発明の実施の形態について説明し
たが、本発明はこれに限定されることなく、その趣旨を
逸脱しない範囲で種々の改良、変更が可能であることは
勿論である。
たが、本発明はこれに限定されることなく、その趣旨を
逸脱しない範囲で種々の改良、変更が可能であることは
勿論である。
【００２８】
【発明の効果】本発明によれば、Ｓ３構造のフォトダイ
オードにおいて、フォトダイオードから信号電荷を読み
出す読み出しトランジスタのゲートに印加される電圧が
低電圧化しても、フォトダイオードから信号電荷を正確
に読み出すことができ、かつ、読み出しトランジスタの
ゲート近傍の発生電流に起因したリーク電流の発生を低
減して白傷、暗時むらの少ない固体撮像装置を提供する
ことができる。
オードにおいて、フォトダイオードから信号電荷を読み
出す読み出しトランジスタのゲートに印加される電圧が
低電圧化しても、フォトダイオードから信号電荷を正確
に読み出すことができ、かつ、読み出しトランジスタの
ゲート近傍の発生電流に起因したリーク電流の発生を低
減して白傷、暗時むらの少ない固体撮像装置を提供する
ことができる。
【図１】本発明が適用される固定撮像装置の任意の１つ
のセルの構成を示す図である。
のセルの構成を示す図である。
【図２】本発明の第１実施形態において、ｎ型半導体層
２と読み出しトランジスタ１０を含む固体撮像装置の断
面図である。
２と読み出しトランジスタ１０を含む固体撮像装置の断
面図である。
【図３】図２の断面図に対応する固体撮像装置の平面パ
ターン図である。
ターン図である。
【図４】本発明の第１実施形態の変形例を示す図であ
る。
る。
【図５】本発明の第２実施形態において、ｎ型半導体層
２と読み出しトランジスタ１０を含む固体撮像装置の断
面図である。
２と読み出しトランジスタ１０を含む固体撮像装置の断
面図である。
【図６】図５の断面図に対応する固体撮像装置の平面パ
ターン図である。
ターン図である。
【図７】本発明の第１実施形態の変形例を示す図であ
る。
る。
１…ｐ型半導体層（ｐウェル）、
２…ｎ型半導体層（フォトダイオード）、
３…ｐ型半導体層（シールド用）、
４…ｎ型半導体層（読み出し用）、
５…ゲートの酸化膜
６…ゲート電極
７…読み出しトランジスタのドレイン
１０…読み出しトランジスタ、
１１…増幅トランジスタ、
１２…リセットトランジスタ、
１３…アドレス線、
１４…リセット線、
１５…ドレイン線、
１６…信号線。
１７…選択トランジスタ。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 井上 郁子
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝研究開発センター内
(72)発明者 山下 浩史
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝研究開発センター内
(72)発明者 成瀬 宏
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝多摩川工場内
(72)発明者 猪熊 英幹
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝多摩川工場内
(72)発明者 柴田 英紀
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝多摩川工場内
(72)発明者 眞壁 晃
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝多摩川工場内
(72)発明者 安部 征吾
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝多摩川工場内
(72)発明者 野町 映子
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝多摩川工場内
(72)発明者 塩山 善之
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝多摩川工場内
(72)発明者 堀 幹子
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝多摩川工場内
(56)参考文献 特開 平１−134966（ＪＰ，Ａ)
特開 平２−184072（ＪＰ，Ａ)
特開 平４−333283（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 27/14 - 27/148
H04N 5/335
Claims (3)
- 【請求項１】 半導体基板と、 この半導体基板の内部に形成されて光電変換を行う第１
の第１導電型の半導体層と、 この第１の第１導電型の半導体層の上部表面をシールド
するべく前記半導体基板の表面に形成された第１導電型
とは逆の第２導電型の半導体層と、 前記第１の第１導電型の半導体層から信号電荷を読み出
すために、前記第１の第１導電型の半導体層と電気的に
接続して前記半導体基板の表面に形成された第２の第１
導電型の半導体層と、 を有して、前記第２の第１導電型の半導体層を介して前
記第１の第１導電型の半導体層から信号電荷を読み出す
ようにした読み出しトランジスタを具備する固体撮像装
置であって、 前記第２導電型の半導体層と、前記第２の第１導電型の
半導体層が形成する空乏層とが接触しないように、前記
第２導電型の半導体層と前記第２の第１導電型の半導体
層とが所定の距離だけ離して形成されており、かつ、前
記第２導電型の半導体層と、前記第１の第１導電型の半
導体層が形成する空乏層とが接触しないように、前記第
２導電型の半導体層と前記第１の第１導電型の半導体層
とが所定の距離だけ離して形成されていることを特徴と
する固体撮像装置。 - 【請求項２】 前記読み出しトランジスタは、前記半導
体基板の表面に絶縁物を挟んで形成されたゲート電極を
有し、前記第２の第１導電型の半導体層を前記ゲート電
極の形成に先立って形成することで、前記第２の第１導
電型の半導体層が前記ゲート電極に覆われるようにした
ことを特徴とする請求項１記載の固体撮像装置。 - 【請求項３】 前記第２導電型の半導体の少なくとも一
部が、前記ゲート電極の形成の後に、このゲート電極と
自己整合的に形成されることを特徴とする請求項２記載
の固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07055898A JP3406832B2 (ja) | 1998-03-19 | 1998-03-19 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07055898A JP3406832B2 (ja) | 1998-03-19 | 1998-03-19 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11274455A JPH11274455A (ja) | 1999-10-08 |
| JP3406832B2 true JP3406832B2 (ja) | 2003-05-19 |
Family
ID=13434992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07055898A Expired - Fee Related JP3406832B2 (ja) | 1998-03-19 | 1998-03-19 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3406832B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7180544B2 (en) | 2001-03-05 | 2007-02-20 | Matsushita Electric Industrial Co., Ltd. | Solid state image sensor |
| CN100347859C (zh) | 2001-03-05 | 2007-11-07 | 松下电器产业株式会社 | 固体摄象装置 |
| FR2833408B1 (fr) | 2001-12-12 | 2004-03-12 | St Microelectronics Sa | Procede de controle du sur eclairement d'une photodiode et circuit integre correspondant |
| JP3795843B2 (ja) | 2002-08-01 | 2006-07-12 | 富士通株式会社 | 半導体受光装置 |
| JP2018006719A (ja) * | 2016-07-08 | 2018-01-11 | 株式会社ブルックマンテクノロジ | 光検出素子及び固体撮像装置 |
-
1998
- 1998-03-19 JP JP07055898A patent/JP3406832B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11274455A (ja) | 1999-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6690423B1 (en) | Solid-state image pickup apparatus | |
| US5859450A (en) | Dark current reducing guard ring | |
| US5880495A (en) | Active pixel with a pinned photodiode | |
| US7423305B2 (en) | Solid-state image sensing device having high sensitivity and camera system using the same | |
| JP3403061B2 (ja) | 固体撮像装置 | |
| JP3723124B2 (ja) | 固体撮像装置 | |
| US7514733B2 (en) | CMOS image device and local impurity region and method of manufacturing the same | |
| JPH11274450A (ja) | 固体撮像装置 | |
| US6617174B2 (en) | Fieldless CMOS image sensor | |
| JPH1070263A (ja) | 固体撮像素子 | |
| US7825444B2 (en) | Image sensor pixel having a lateral doping profile formed with indium doping | |
| JP3655542B2 (ja) | 固体撮像装置 | |
| US20120094419A1 (en) | Cmos image sensor and fabricating method thereof | |
| JPH11274457A (ja) | 固体撮像装置 | |
| JP2921567B1 (ja) | 固体撮像装置およびその製造方法 | |
| JP3445502B2 (ja) | 固体撮像装置 | |
| JP3406832B2 (ja) | 固体撮像装置 | |
| US20060145209A1 (en) | Photodiode of CMOS image sensor and method for manufacturing the same | |
| JP3484071B2 (ja) | 固体撮像装置 | |
| JP2005129965A (ja) | 固体撮像装置 | |
| JP2982206B2 (ja) | 固体撮像素子 | |
| JP4561328B2 (ja) | 固体撮像装置およびその製造方法 | |
| KR0140634B1 (ko) | 고체촬상소자의 제조방법 | |
| JP2001102557A (ja) | 固体撮像装置及びその製造方法 | |
| JP3408382B2 (ja) | 電荷検出装置とその製造方法及び固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090307 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |