JP3405569B2 - セル逆変換装置 - Google Patents
セル逆変換装置Info
- Publication number
- JP3405569B2 JP3405569B2 JP23825593A JP23825593A JP3405569B2 JP 3405569 B2 JP3405569 B2 JP 3405569B2 JP 23825593 A JP23825593 A JP 23825593A JP 23825593 A JP23825593 A JP 23825593A JP 3405569 B2 JP3405569 B2 JP 3405569B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- circuit
- error
- inverse conversion
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、入力された情報を固定
長パケットであるセルに変換して通信するＡＴＭ通信装
置において、音声・映像等の固定ビットレートデータ
（ＣＢＲデータ）を送受する際にその受信側に用いるセ
ル逆変換装置に関する。
長パケットであるセルに変換して通信するＡＴＭ通信装
置において、音声・映像等の固定ビットレートデータ
（ＣＢＲデータ）を送受する際にその受信側に用いるセ
ル逆変換装置に関する。
【０００２】
【従来の技術】周知のように、広帯域ＩＳＤＮにおける
ＡＴＭ通信方式では、通信されるデータは全て５３バイ
トの固定長パケット（セルと称する）に変換されて交換
・伝送される。従って、セル形式でないデータ例えば従
来からあるデータ・電話の際の通話データ・映像データ
などを通信しようとする時には、これらデータを何らか
の方法でセルに変換する必要がある。つまり、このよう
な通信を実現するためには、送信側では非セル形式のデ
ータをセルに変換する処理が必要であり、受信側ではセ
ルから元のデータ形式に変換する処理が必要になる。前
者の処理をセル変換、後者の処理をセル逆変換という。
ＡＴＭ通信方式では、通信されるデータは全て５３バイ
トの固定長パケット（セルと称する）に変換されて交換
・伝送される。従って、セル形式でないデータ例えば従
来からあるデータ・電話の際の通話データ・映像データ
などを通信しようとする時には、これらデータを何らか
の方法でセルに変換する必要がある。つまり、このよう
な通信を実現するためには、送信側では非セル形式のデ
ータをセルに変換する処理が必要であり、受信側ではセ
ルから元のデータ形式に変換する処理が必要になる。前
者の処理をセル変換、後者の処理をセル逆変換という。
【０００３】ここで、図１６は広帯域ＩＳＤＮを利用し
たＡＴＭ網の概略構成を示したものであり、図１７はこ
のＡＴＭ網の通信に用いられるセルのフォーマットを示
したものである。この種の従来のＡＴＭ網の通信で用い
られるデータの形式としては、Ｘ．２５などのパケット
データと、音声・映像などの固定ビットレートデータと
に大別することができた。今、固定ビットレートデータ
を上記ＡＴＭ通信方式で交換・伝送することを想定する
と、受信側でセル逆変換を行うセル逆変換装置の構成と
しては次のようなものが考えられた。
たＡＴＭ網の概略構成を示したものであり、図１７はこ
のＡＴＭ網の通信に用いられるセルのフォーマットを示
したものである。この種の従来のＡＴＭ網の通信で用い
られるデータの形式としては、Ｘ．２５などのパケット
データと、音声・映像などの固定ビットレートデータと
に大別することができた。今、固定ビットレートデータ
を上記ＡＴＭ通信方式で交換・伝送することを想定する
と、受信側でセル逆変換を行うセル逆変換装置の構成と
しては次のようなものが考えられた。
【０００４】すなわち、図１８は固定ビットレートのデ
ータ列をセル化して通信する従来のＡＴＭ装置に用いら
れるセル逆変換装置の一例を示すブロック図である。図
示するように、この従来のセル逆変換装置は、フィルタ
回路（ＶＦＩＬ）１、揺らぎ吸収バッファメモリ（ＲＩ
ＢＦ）２、逆変換回路（ＲＡＳＭ）３、速度変換用デュ
アルポートメモリ（ＲＯＢＦ）４、ＳＴＭ処理回路（Ｓ
ＴＭ）５、シーケンス制御回路（ＳＥＱ）６、タイマ回
路（ＴＩＭ）７、メモリ管理回路（ＭＥＭＣ）８ａ、レ
ジスタ回路（ＲＥＧ）１０ａから構成されている。
ータ列をセル化して通信する従来のＡＴＭ装置に用いら
れるセル逆変換装置の一例を示すブロック図である。図
示するように、この従来のセル逆変換装置は、フィルタ
回路（ＶＦＩＬ）１、揺らぎ吸収バッファメモリ（ＲＩ
ＢＦ）２、逆変換回路（ＲＡＳＭ）３、速度変換用デュ
アルポートメモリ（ＲＯＢＦ）４、ＳＴＭ処理回路（Ｓ
ＴＭ）５、シーケンス制御回路（ＳＥＱ）６、タイマ回
路（ＴＩＭ）７、メモリ管理回路（ＭＥＭＣ）８ａ、レ
ジスタ回路（ＲＥＧ）１０ａから構成されている。
【０００５】フィルタ回路（ＶＦＩＬ）１は入力された
セルが自己宛のものか否かを判別する機能回路であり、
揺らぎ吸収バッファメモリ（ＲＩＢＦ）２はセルの到着
遅延ゆらぎを吸収するために、一時的にセルを蓄積する
バッファメモリである。また、逆変換回路（ＲＡＳＭ）
３はＲＩＢＦ２より取り出したセルの順序制御及びヘッ
ダエラー処理と、セルの情報部からＣＢＲデータを抽出
する処理を行う回路であり、速度変換用デュアルポート
メモリ（ＲＯＢＦ）４は、逆変換後のＣＢＲデータを格
納し、出力側との速度変換を行うＦＩＦＯ構造のメモリ
である。
セルが自己宛のものか否かを判別する機能回路であり、
揺らぎ吸収バッファメモリ（ＲＩＢＦ）２はセルの到着
遅延ゆらぎを吸収するために、一時的にセルを蓄積する
バッファメモリである。また、逆変換回路（ＲＡＳＭ）
３はＲＩＢＦ２より取り出したセルの順序制御及びヘッ
ダエラー処理と、セルの情報部からＣＢＲデータを抽出
する処理を行う回路であり、速度変換用デュアルポート
メモリ（ＲＯＢＦ）４は、逆変換後のＣＢＲデータを格
納し、出力側との速度変換を行うＦＩＦＯ構造のメモリ
である。
【０００６】ＳＴＭ処理回路（ＳＴＭ）５は、ＲＯＢＦ
４内のデータを端末速度にて出力するための制御部であ
り、シーケンス制御回路（ＳＥＱ）６は上記各回路の動
作タイミングを制御するタイミング供給回路である。タ
イマ回路（ＴＩＭ）７は、最初のセル到着から揺らぎ吸
収遅延時間経過後に逆変換回路（ＲＡＳＭ）３の動作を
開始させるためのタイマであり、メモリ管理回路（ＭＥ
ＭＣ）８ａはＲＯＢＦ４、ＲＩＢＦ２のアンダーフロ
ー、オーバーフローの検出を行う回路である。レジスタ
回路（ＲＥＧ）１０ａは外部のＣＰＵなどが立ち上げ時
の各種パラメータを設定したり、セル逆変換装置（自装
置）の動作状態等をモニターするための入出力ポートを
有するレジスタである。
４内のデータを端末速度にて出力するための制御部であ
り、シーケンス制御回路（ＳＥＱ）６は上記各回路の動
作タイミングを制御するタイミング供給回路である。タ
イマ回路（ＴＩＭ）７は、最初のセル到着から揺らぎ吸
収遅延時間経過後に逆変換回路（ＲＡＳＭ）３の動作を
開始させるためのタイマであり、メモリ管理回路（ＭＥ
ＭＣ）８ａはＲＯＢＦ４、ＲＩＢＦ２のアンダーフロ
ー、オーバーフローの検出を行う回路である。レジスタ
回路（ＲＥＧ）１０ａは外部のＣＰＵなどが立ち上げ時
の各種パラメータを設定したり、セル逆変換装置（自装
置）の動作状態等をモニターするための入出力ポートを
有するレジスタである。
【０００７】次に、音声通信の場合を例にとり、この種
の従来装置によるセル逆変換の動作について説明する。
例えば、図１６に示す電話機Ａと電話機Ｂの間で通話を
行う場合、まず、電話機Ａが受話器を上げ通話相手先で
ある電話機Ｂの電話番号をダイヤルする。このダイヤル
操作により、ＡＴＭ交換機３００ａの呼制御プロセッサ
（図示せず）にダイヤル情報が伝達され、プロセッサは
ＡＴＭ網４００に電話機Ａ−Ｂ間を接続するための仮想
チャネルを確保し、そのチャネルの識別子ＶＣＩとその
時のＡＴＭ網４００の一般的な遅延の揺らぎ時間から最
適な揺らぎ吸収時間Ｔを電話機Ａ、Ｂの接続されている
音声セル化・デセル化装置のＣＰＵ（図示せず）に通知
する。
の従来装置によるセル逆変換の動作について説明する。
例えば、図１６に示す電話機Ａと電話機Ｂの間で通話を
行う場合、まず、電話機Ａが受話器を上げ通話相手先で
ある電話機Ｂの電話番号をダイヤルする。このダイヤル
操作により、ＡＴＭ交換機３００ａの呼制御プロセッサ
（図示せず）にダイヤル情報が伝達され、プロセッサは
ＡＴＭ網４００に電話機Ａ−Ｂ間を接続するための仮想
チャネルを確保し、そのチャネルの識別子ＶＣＩとその
時のＡＴＭ網４００の一般的な遅延の揺らぎ時間から最
適な揺らぎ吸収時間Ｔを電話機Ａ、Ｂの接続されている
音声セル化・デセル化装置のＣＰＵ（図示せず）に通知
する。
【０００８】音声セル化・デセル化装置のＣＰＵは、こ
れらの初期設定パラメータをセル変換・逆変換装置２０
０ａ、２００ｂへ入力し、それぞれの装置の動作立ち上
げを行う。このセル変換・逆変換装置２００ａ、２００
ｂの動作立ち上げは図１９に示すシーケンスに従って実
施される。すなわち、当該装置におけるレジスタ回路
（図１８のＲＥＧ１０ａと同等）のＶＣＩレジスタ、揺
らぎ吸収タイマーレジスタ、ウインドウサイズレジス
タ、起動制御レジスタに対し、それぞれ必要な制御パラ
メータとして、チャネル識別子ＶＣＩ、揺らぎ吸収遅延
時間Ｔ、ウインドウサイズＷ（本パラメータの用途は後
述する）、起動命令が初期設定される。
れらの初期設定パラメータをセル変換・逆変換装置２０
０ａ、２００ｂへ入力し、それぞれの装置の動作立ち上
げを行う。このセル変換・逆変換装置２００ａ、２００
ｂの動作立ち上げは図１９に示すシーケンスに従って実
施される。すなわち、当該装置におけるレジスタ回路
（図１８のＲＥＧ１０ａと同等）のＶＣＩレジスタ、揺
らぎ吸収タイマーレジスタ、ウインドウサイズレジス
タ、起動制御レジスタに対し、それぞれ必要な制御パラ
メータとして、チャネル識別子ＶＣＩ、揺らぎ吸収遅延
時間Ｔ、ウインドウサイズＷ（本パラメータの用途は後
述する）、起動命令が初期設定される。
【０００９】これにより、電話機Ａより送出された固定
ビットレ−トのデータ列は、セルの情報部の長さ（例え
ば４７バイト）に順次分割され、その情報部に前記ＶＣ
Ｉ及びセルの生成順序（受信側では再生順序として利用
する）を示すシーケンス番号（ＳＮ）から成るアダプテ
ーションヘッダを付加したセル列に変換されて、順次送
信される。他方、受信側では前記ＶＣＩを付加したセル
の到着を待ち、自装置宛のセルを対象としてセル逆変換
処理を行う。
ビットレ−トのデータ列は、セルの情報部の長さ（例え
ば４７バイト）に順次分割され、その情報部に前記ＶＣ
Ｉ及びセルの生成順序（受信側では再生順序として利用
する）を示すシーケンス番号（ＳＮ）から成るアダプテ
ーションヘッダを付加したセル列に変換されて、順次送
信される。他方、受信側では前記ＶＣＩを付加したセル
の到着を待ち、自装置宛のセルを対象としてセル逆変換
処理を行う。
【００１０】以下、この受信側でのセル受信動作につい
て、図１８に示すセル逆変換装置の構成も援用して説明
する。まず、外部のＣＰＵなどからチャネル識別子ＶＣ
Ｉ、揺らぎ吸収遅延時間Ｔ及びウインドウサイズＷなど
の初期化パラメータが設定され、起動命令を入力された
セル逆変換装置は、設定されたＶＣＩと同一のＶＣＩを
待つセル（有効セル）が入力されるまで待機している。
て、図１８に示すセル逆変換装置の構成も援用して説明
する。まず、外部のＣＰＵなどからチャネル識別子ＶＣ
Ｉ、揺らぎ吸収遅延時間Ｔ及びウインドウサイズＷなど
の初期化パラメータが設定され、起動命令を入力された
セル逆変換装置は、設定されたＶＣＩと同一のＶＣＩを
待つセル（有効セル）が入力されるまで待機している。
【００１１】最初のセル（図１７参照）が受信部へ到達
すると、フィルタ回路（ＶＦＩＬ）１に入力され、セル
のヘッダに含まれるＶＣＩと自装置のレジスタ回路（Ｒ
ＥＧ）１０ａに設定されたＶＣＩとが比較される。この
セルのフィルタリングにより有効セルであると判別され
ると、セルよりヘッダのＶＣＩ部が除去され、揺らぎ吸
収バッファ（ＲＩＢＦ）２のアドレスＲｉｐ（１）に格
納される。以後、２番目のセルも同様の処理が施されれ
てアドレスＲｉｐ（２）に格納され、更に３番目のセル
も同様にしてＲｉｐ（３）に格納されるという具合に到
着有効セルが順次格納されていく。この動作を繰り返す
ことで、ＲＩＢＦ２には受信された順番にセルがキュー
をつくる。図２０には、ＲＩＢＦ２にセルがキューを構
成している状態を示している。
すると、フィルタ回路（ＶＦＩＬ）１に入力され、セル
のヘッダに含まれるＶＣＩと自装置のレジスタ回路（Ｒ
ＥＧ）１０ａに設定されたＶＣＩとが比較される。この
セルのフィルタリングにより有効セルであると判別され
ると、セルよりヘッダのＶＣＩ部が除去され、揺らぎ吸
収バッファ（ＲＩＢＦ）２のアドレスＲｉｐ（１）に格
納される。以後、２番目のセルも同様の処理が施されれ
てアドレスＲｉｐ（２）に格納され、更に３番目のセル
も同様にしてＲｉｐ（３）に格納されるという具合に到
着有効セルが順次格納されていく。この動作を繰り返す
ことで、ＲＩＢＦ２には受信された順番にセルがキュー
をつくる。図２０には、ＲＩＢＦ２にセルがキューを構
成している状態を示している。
【００１２】また、最初の有効セルがＲＩＢＦ２に格納
されると、同時にタイマ回路（ＴＩＭ）７が起動する。
ＴＩＭ７は設定された揺らぎ吸収遅延時間Ｔが経過する
と次段の逆変換回路（ＲＡＳＭ）３に対してＲＩＢＦ２
からのデータを読み出しを許可し、セル逆変換動作を開
始させる。
されると、同時にタイマ回路（ＴＩＭ）７が起動する。
ＴＩＭ７は設定された揺らぎ吸収遅延時間Ｔが経過する
と次段の逆変換回路（ＲＡＳＭ）３に対してＲＩＢＦ２
からのデータを読み出しを許可し、セル逆変換動作を開
始させる。
【００１３】この時の逆変換回路（ＲＡＳＭ）３のセル
逆変換動作は以下の如くに行われる。すなわち、ＲＡＳ
Ｍ３は入力側のセル周期で動作するシーケンス制御回路
（ＳＥＱ）６によって制御されている。ＳＥＱ６により
起動されたＲＡＳＭ３は、毎セル周期にＲＩＢＦ２より
セルを取り出し、そのセルの情報部よりＣＢＲデータを
抽出し、速度変換用のデュアルポートメモリ（ＲＯＢ
Ｆ）４に出力する動作を繰り返し実施する。
逆変換動作は以下の如くに行われる。すなわち、ＲＡＳ
Ｍ３は入力側のセル周期で動作するシーケンス制御回路
（ＳＥＱ）６によって制御されている。ＳＥＱ６により
起動されたＲＡＳＭ３は、毎セル周期にＲＩＢＦ２より
セルを取り出し、そのセルの情報部よりＣＢＲデータを
抽出し、速度変換用のデュアルポートメモリ（ＲＯＢ
Ｆ）４に出力する動作を繰り返し実施する。
【００１４】但し、受信したセル列には途中のセルが消
失している場合（セル廃棄）や、何らかのミスにより、
同じＶＣＩを持つが自己宛ではないセルを受信してしま
う場合（セル混入）が有り得るので、アダプテーション
ヘッダを参照して、セル廃棄、混入を検出するための、
エラーリカバリ処理がセル取り出しの度に行われてい
る。このエラーリカバリ処理のために、送信側ではセル
を送出する度にアダプテーションヘッダのシーケンス番
号ＳＮを１つづつ増加（範囲は０−７）させてゆくの
で、受信側でＲＩＢＦ２より取り出したセルのＳＮも、
当然、取り出す度に１づつ増加してゆくはずである。従
って、ＲＩＢＦ２より取り出したセルのＳＮの連続性を
調べることで、セル廃棄・混入を検出することができ
る。
失している場合（セル廃棄）や、何らかのミスにより、
同じＶＣＩを持つが自己宛ではないセルを受信してしま
う場合（セル混入）が有り得るので、アダプテーション
ヘッダを参照して、セル廃棄、混入を検出するための、
エラーリカバリ処理がセル取り出しの度に行われてい
る。このエラーリカバリ処理のために、送信側ではセル
を送出する度にアダプテーションヘッダのシーケンス番
号ＳＮを１つづつ増加（範囲は０−７）させてゆくの
で、受信側でＲＩＢＦ２より取り出したセルのＳＮも、
当然、取り出す度に１づつ増加してゆくはずである。従
って、ＲＩＢＦ２より取り出したセルのＳＮの連続性を
調べることで、セル廃棄・混入を検出することができ
る。
【００１５】エラーリカバリ処理は、初期設定されるウ
インドウサイズＷを用い、表１に示す「セル紛失・誤配
の検出定義」に基づく演算により実施する。この時の処
理動作のフローチャートを図２１に示している。ここ
で、ＴＮとは逆変換回路（ＲＡＳＭ）３の持つ読み出し
たセルのＳＮの期待値であり、ウィンドウサイズＷは複
数のセル廃棄、つまり２以上のＳＮの飛びを検出するた
めに用いるパラメータである。なお、ＴＮは最初に到着
したセルのＳＮを基準とする。
インドウサイズＷを用い、表１に示す「セル紛失・誤配
の検出定義」に基づく演算により実施する。この時の処
理動作のフローチャートを図２１に示している。ここ
で、ＴＮとは逆変換回路（ＲＡＳＭ）３の持つ読み出し
たセルのＳＮの期待値であり、ウィンドウサイズＷは複
数のセル廃棄、つまり２以上のＳＮの飛びを検出するた
めに用いるパラメータである。なお、ＴＮは最初に到着
したセルのＳＮを基準とする。
【００１６】図２１に示すフローチャート基づくエラー
リカバリ処理においては、入力セルのＳＮと期待値ＴＮ
が等しいか否か（Ｓ２１ｄ，ＹＥＳｏｒＮＯ）によって
受信が正常（Ｓ２１ｅ）か異常かを判断し、異常の場合
にはこれらの差（ＴＮ−ＳＮ）と初期設定されているウ
インドウサイズＷＳを比較することで（Ｓ２１ｉ）、セ
ル混入による異常（Ｓ２１ｊ）か、あるいはセル廃棄に
伴う異常（Ｓ２１ｍ）かを判断する。そして、セル廃棄
に伴う異常の場合にはその廃棄されたセルに対して当該
セルに相当するダミーデータをＲＯＢＦ４に対して出力
し（Ｓ２１ｎ）、セル混入による異常の場合にはその混
入したセルをＲＩＢＦ２より廃棄する（Ｓ２１ｌ）。ま
た、アダプテーションヘッダのビット誤りはこれらの処
理を正確に処理する上で排除しなければならないので、
アダプテーションヘッダ内の３ビットで表されるＳＮ
は、ＣＲＣコード３ビット（ＳＮＰ）とパリティ１ビッ
ト（Ｐ）を用いて保護し、１ビットの誤りは訂正し、２
ビット以上の誤り検出を行なって該当セルを廃棄する処
理を行なっている。
リカバリ処理においては、入力セルのＳＮと期待値ＴＮ
が等しいか否か（Ｓ２１ｄ，ＹＥＳｏｒＮＯ）によって
受信が正常（Ｓ２１ｅ）か異常かを判断し、異常の場合
にはこれらの差（ＴＮ−ＳＮ）と初期設定されているウ
インドウサイズＷＳを比較することで（Ｓ２１ｉ）、セ
ル混入による異常（Ｓ２１ｊ）か、あるいはセル廃棄に
伴う異常（Ｓ２１ｍ）かを判断する。そして、セル廃棄
に伴う異常の場合にはその廃棄されたセルに対して当該
セルに相当するダミーデータをＲＯＢＦ４に対して出力
し（Ｓ２１ｎ）、セル混入による異常の場合にはその混
入したセルをＲＩＢＦ２より廃棄する（Ｓ２１ｌ）。ま
た、アダプテーションヘッダのビット誤りはこれらの処
理を正確に処理する上で排除しなければならないので、
アダプテーションヘッダ内の３ビットで表されるＳＮ
は、ＣＲＣコード３ビット（ＳＮＰ）とパリティ１ビッ
ト（Ｐ）を用いて保護し、１ビットの誤りは訂正し、２
ビット以上の誤り検出を行なって該当セルを廃棄する処
理を行なっている。
【００１７】
さて、上述したセル逆変換処理はセル周期で動作するシ
ーケンス制御回路（ＳＥＱ）６によって駆動されている
ため、ＲＯＢＦ４とＲＩＢＦ２の間でフロー制御が行わ
れている。次に、そのフロー制御が必要な理由と制御の
概要を述べる。今、回線の速度を１５０Ｍｂｐｓで音声
の通信を例に挙げると、セルは約６ｎｓ周期で生成され
送出されているので、セルの到着に揺らぎが無いとすれ
ば、次のセル到着の間にＲＩＢＦ２より約２０００回の
セル取り出しができることになる。従って、揺らぎ吸収
遅延時間Ｔを１６ｍｓに設定したとしても、タイマが満
了し逆変換回路（ＲＡＳＭ）３が起動されるまでに、Ｒ
ＩＢＦ２には高々３セルしか格納されていないので、起
動とほぼ同時にＲＡＳＭ３はＲＩＢＦ２のデータを処理
し尽くしてしまい、抽出されたデータは全てＲＯＢＦ４
へ出力されてしまうことになる。しかも、ＲＯＢＦ４か
らのデータ読み出しは、ＳＴＭ処理回路（ＳＴＭ）５側
の速度で実施されるため（この例では、ＲＯＢＦ４から
出力されるデータは６ｍｓに４７バイト）、ＲＯＢＦ４
はオーバーフローを起し易い状態におかれる。
ーケンス制御回路（ＳＥＱ）６によって駆動されている
ため、ＲＯＢＦ４とＲＩＢＦ２の間でフロー制御が行わ
れている。次に、そのフロー制御が必要な理由と制御の
概要を述べる。今、回線の速度を１５０Ｍｂｐｓで音声
の通信を例に挙げると、セルは約６ｎｓ周期で生成され
送出されているので、セルの到着に揺らぎが無いとすれ
ば、次のセル到着の間にＲＩＢＦ２より約２０００回の
セル取り出しができることになる。従って、揺らぎ吸収
遅延時間Ｔを１６ｍｓに設定したとしても、タイマが満
了し逆変換回路（ＲＡＳＭ）３が起動されるまでに、Ｒ
ＩＢＦ２には高々３セルしか格納されていないので、起
動とほぼ同時にＲＡＳＭ３はＲＩＢＦ２のデータを処理
し尽くしてしまい、抽出されたデータは全てＲＯＢＦ４
へ出力されてしまうことになる。しかも、ＲＯＢＦ４か
らのデータ読み出しは、ＳＴＭ処理回路（ＳＴＭ）５側
の速度で実施されるため（この例では、ＲＯＢＦ４から
出力されるデータは６ｍｓに４７バイト）、ＲＯＢＦ４
はオーバーフローを起し易い状態におかれる。
【００１８】ここに、そのオーバーフローを回避するた
めの制御が必要となる訳であるが、ここでのフロー制御
はＲＯＢＦ４の空き領域をセル周期で計測し、ＲＩＢＦ
２からセルを取り出して抽出したデータがＲＯＢＦ４に
格納できるだけの空き領域がある時にのみ、逆変換処理
を行うという方法で行われる。更に、ＲＩＢＦ２につい
て考えると、ＲＩＢＦ２からのセルの取り出しは前述の
ようにセル周期なので、セル取り出しの速度の方がセル
入力よりも速いので、アンダーフローの状態は通常発生
し得る。ＲＩＢＦ２ではアンダフローの状態ではセルの
読み出しができない構造となっているが、ＲＯＢＦ４に
空きが確保されるまでには次のセルが到達するので、Ｒ
ＯＢＦ４がアンダフローになることは通常はなく、ＳＴ
Ｍ５側に再生されるデータが途切れることはない。
めの制御が必要となる訳であるが、ここでのフロー制御
はＲＯＢＦ４の空き領域をセル周期で計測し、ＲＩＢＦ
２からセルを取り出して抽出したデータがＲＯＢＦ４に
格納できるだけの空き領域がある時にのみ、逆変換処理
を行うという方法で行われる。更に、ＲＩＢＦ２につい
て考えると、ＲＩＢＦ２からのセルの取り出しは前述の
ようにセル周期なので、セル取り出しの速度の方がセル
入力よりも速いので、アンダーフローの状態は通常発生
し得る。ＲＩＢＦ２ではアンダフローの状態ではセルの
読み出しができない構造となっているが、ＲＯＢＦ４に
空きが確保されるまでには次のセルが到達するので、Ｒ
ＯＢＦ４がアンダフローになることは通常はなく、ＳＴ
Ｍ５側に再生されるデータが途切れることはない。
【００１９】しかし、回線品質の悪い時や交換機などの
障害により、ウィンドウサイズＷで設定した値よりも多
くのセル廃棄が発生した時や、揺らぎ遅延が設定値より
も大きい時、前者にあってはセル混入と判定され、ＳＮ
が一巡するまでＲＩＢＦ２よりセルを廃棄してしまうこ
とによりＲＩＢＦ２のアンダーフローとなり、後者にあ
ってはＲＯＢＦ４にデータを出力しなければならない状
況下でもＲＩＢＦ２のアンダーフローが回復しないこと
になる。また、ヘッダに訂正できないエラーが多発した
時にも同様にＲＩＢＦ２のアンダーフローが生じる。
障害により、ウィンドウサイズＷで設定した値よりも多
くのセル廃棄が発生した時や、揺らぎ遅延が設定値より
も大きい時、前者にあってはセル混入と判定され、ＳＮ
が一巡するまでＲＩＢＦ２よりセルを廃棄してしまうこ
とによりＲＩＢＦ２のアンダーフローとなり、後者にあ
ってはＲＯＢＦ４にデータを出力しなければならない状
況下でもＲＩＢＦ２のアンダーフローが回復しないこと
になる。また、ヘッダに訂正できないエラーが多発した
時にも同様にＲＩＢＦ２のアンダーフローが生じる。
【００２０】こういった場合に生じるアンダーフロー
は、ＲＯＢＦ４のアンダーフローを引き起こし、最初に
設定した揺らぎ吸収の条件を満足できなくなり、ＳＴＭ
側に再生されるデータに障害が生じることになる。
は、ＲＯＢＦ４のアンダーフローを引き起こし、最初に
設定した揺らぎ吸収の条件を満足できなくなり、ＳＴＭ
側に再生されるデータに障害が生じることになる。
【００２１】この再生データ障害の対策として、従来
は、上述したＲＩＢＦ２，ＲＯＢＦ４のアンダーフロー
やオーバーフロー、セル混入、セル廃棄及びヘッダエラ
ーなどの障害が各エラーステータスによりレジスタ回路
（ＲＥＧ）１０ａに通知されていることを利用し、これ
らのステータス情報を外部に設けられたＣＰＵなどで定
期的に監視し、異常発生時には、当該ＣＰＵなどが逆変
換回路（ＲＡＳＭ）３をリセットし、起動シーケンスを
実行して再び立ち上げることにより復旧させる機能構成
としていた。
は、上述したＲＩＢＦ２，ＲＯＢＦ４のアンダーフロー
やオーバーフロー、セル混入、セル廃棄及びヘッダエラ
ーなどの障害が各エラーステータスによりレジスタ回路
（ＲＥＧ）１０ａに通知されていることを利用し、これ
らのステータス情報を外部に設けられたＣＰＵなどで定
期的に監視し、異常発生時には、当該ＣＰＵなどが逆変
換回路（ＲＡＳＭ）３をリセットし、起動シーケンスを
実行して再び立ち上げることにより復旧させる機能構成
としていた。
【００２２】この定期監視とリセット制御は、例えば図
２２に示すフローチャートに従って実施されていた。こ
の例におけるリセット開始（Ｓ２２ｆ）の条件は、ＲＯ
ＢＦ４にアンダフローが発生した時（Ｓ２２ｅ，ＹＥ
Ｓ）である。なお、再立ち上げ後に前回のリセットの情
報を得るため、外部のＣＰＵなどのレジスタには定期監
視によって得たエラー情報等を保持しておく（Ｓ２２
ｄ）ようにファームウェアはプログラムされている。し
かし、ＲＩＢＦ２のアンダフローの検出のためには（Ｓ
２２ｂ，Ｓ２２ｃ）、定期監視タイミング（Ｓ２２ａ）
を揺らぎ吸収遅延時間に等しい間隔に設定する必要があ
った。
２２に示すフローチャートに従って実施されていた。こ
の例におけるリセット開始（Ｓ２２ｆ）の条件は、ＲＯ
ＢＦ４にアンダフローが発生した時（Ｓ２２ｅ，ＹＥ
Ｓ）である。なお、再立ち上げ後に前回のリセットの情
報を得るため、外部のＣＰＵなどのレジスタには定期監
視によって得たエラー情報等を保持しておく（Ｓ２２
ｄ）ようにファームウェアはプログラムされている。し
かし、ＲＩＢＦ２のアンダフローの検出のためには（Ｓ
２２ｂ，Ｓ２２ｃ）、定期監視タイミング（Ｓ２２ａ）
を揺らぎ吸収遅延時間に等しい間隔に設定する必要があ
った。
【００２３】上述の如く、従来装置では、回線品質や交
換機などの障害に起因するセル再生側でのセル再生障害
の復旧に対処すべくＣＰＵなどの外部制御装置による動
作の定期監視を必要としていた。この定期監視の間隔は
通信しているメディアや呼毎に変わることがあるため、
外部制御装置側でのファームウェアには複雑な処理を必
要とし、定期監視の間隔が短ければそれだけファームウ
ェアの負荷が増大することになっていた。
換機などの障害に起因するセル再生側でのセル再生障害
の復旧に対処すべくＣＰＵなどの外部制御装置による動
作の定期監視を必要としていた。この定期監視の間隔は
通信しているメディアや呼毎に変わることがあるため、
外部制御装置側でのファームウェアには複雑な処理を必
要とし、定期監視の間隔が短ければそれだけファームウ
ェアの負荷が増大することになっていた。
【００２４】
【発明が解決しようとする課題】このように上記従来の
セル逆変換装置では、回線品質や交換機などの障害によ
り発生するセル廃棄や遅延揺らぎの増大またはヘッダエ
ラー等に起因したＳＴＭ側でのセル再生障害の復旧のた
めに、エラーステータスをＣＰＵ等の外部制御装置から
定期的に監視する必要があり、そのためのファームウェ
アが不可欠であった。しかも、上記定期監視の間隔は通
信しているメディアや呼毎に変わることがあるため、フ
ァームウェアには複雑な処理を必要とし、特に定期監視
の間隔が短い場合にはファームウェアの負荷が著しく増
大するという問題点があった。
セル逆変換装置では、回線品質や交換機などの障害によ
り発生するセル廃棄や遅延揺らぎの増大またはヘッダエ
ラー等に起因したＳＴＭ側でのセル再生障害の復旧のた
めに、エラーステータスをＣＰＵ等の外部制御装置から
定期的に監視する必要があり、そのためのファームウェ
アが不可欠であった。しかも、上記定期監視の間隔は通
信しているメディアや呼毎に変わることがあるため、フ
ァームウェアには複雑な処理を必要とし、特に定期監視
の間隔が短い場合にはファームウェアの負荷が著しく増
大するという問題点があった。
【００２５】本発明はこの問題点を除去し、外部制御装
置からの定期監視に伴う複雑なファームウェア処理を必
要とせず、容易に障害復旧が可能なセル逆変換装置を提
供することを目的とする。
置からの定期監視に伴う複雑なファームウェア処理を必
要とせず、容易に障害復旧が可能なセル逆変換装置を提
供することを目的とする。
【００２６】
【課題を解決するための手段】本発明は、情報を固定長
パケットであるセルに変換して通信するＡＴＭ通信装置
の受信側モジュールとして用いられ、入力するセルを元
の固定ビットレートデータに復元する固定ビットレート
通信に用いるセル逆変換装置において、入力されたセル
から自装置宛のセルを抽出するフィルタ回路と、抽出さ
れたセルを一時的に蓄積し、当該セルの到着揺らぎを吸
収する揺らぎ吸収バッファメモリと、該揺らぎ吸収バッ
ファメモリからセルデータを取り込み、元の固定ビット
レートデータを抽出するセル逆変換回路と、前記セル逆
変換回路の動作開始タイミングを管理するタイマ回路
と、前記セル逆変換回路と出力側との速度変換を行うデ
ュアルポートメモリと、外部制御装置とのインタフェー
ス機能を有し、動作立ち上げに必要なパラメータ及び自
装置の動作状態を示す動作状態情報を記憶し、リセット
命令を与えられても前記パラメータ及び動作状態情報を
そのまま保持するレジスタ回路と、前記揺らぎ吸収バッ
ファメモリのオーバーフロー及び前記デュアルポートメ
モリのアンダフローを管理するメモリ管理回路と、前記
管理結果を基に前記揺らぎ吸収バッファメモリ及び前記
デュアルポートメモリのエラーを監視し、エラー発生時
には、前記レジスタ回路に前記リセット命令を与えて前
記タイマ回路、前記揺らぎ吸収バッファメモリ及びデュ
アルポートメモリを自動的に初期化し、該初期化完了
後、前記レジスタ回路に保持されている前記パラメータ
及び動作状態情報に基づき動作再立ち上げを行なってセ
ル逆変換動作を自己復旧させるエラー監視回路とを具備
することを特徴とする。
パケットであるセルに変換して通信するＡＴＭ通信装置
の受信側モジュールとして用いられ、入力するセルを元
の固定ビットレートデータに復元する固定ビットレート
通信に用いるセル逆変換装置において、入力されたセル
から自装置宛のセルを抽出するフィルタ回路と、抽出さ
れたセルを一時的に蓄積し、当該セルの到着揺らぎを吸
収する揺らぎ吸収バッファメモリと、該揺らぎ吸収バッ
ファメモリからセルデータを取り込み、元の固定ビット
レートデータを抽出するセル逆変換回路と、前記セル逆
変換回路の動作開始タイミングを管理するタイマ回路
と、前記セル逆変換回路と出力側との速度変換を行うデ
ュアルポートメモリと、外部制御装置とのインタフェー
ス機能を有し、動作立ち上げに必要なパラメータ及び自
装置の動作状態を示す動作状態情報を記憶し、リセット
命令を与えられても前記パラメータ及び動作状態情報を
そのまま保持するレジスタ回路と、前記揺らぎ吸収バッ
ファメモリのオーバーフロー及び前記デュアルポートメ
モリのアンダフローを管理するメモリ管理回路と、前記
管理結果を基に前記揺らぎ吸収バッファメモリ及び前記
デュアルポートメモリのエラーを監視し、エラー発生時
には、前記レジスタ回路に前記リセット命令を与えて前
記タイマ回路、前記揺らぎ吸収バッファメモリ及びデュ
アルポートメモリを自動的に初期化し、該初期化完了
後、前記レジスタ回路に保持されている前記パラメータ
及び動作状態情報に基づき動作再立ち上げを行なってセ
ル逆変換動作を自己復旧させるエラー監視回路とを具備
することを特徴とする。
【００２７】
【作用】本発明では、揺らぎ吸収バッファメモリのオー
バーフロー及び速度変換用デュアルポートメモリのアン
ダーフローをメモリ管理回路により管理し、その結果を
エラー監視回路に通知する。エラー監視回路は、上記各
メモリにエラーが発生した時、レジスタ回路にリセット
命令を与えてタイマ回路、揺らぎ吸収バッファメモリ及
びデュアルポートメモリを自動的に初期化する。レジス
タ回路は、上記リセット命令に基づき自己リセットする
が、その際、既に記憶したＶＣＩ、揺らぎ吸収時間Ｔ、
ウィンドウサイズＷなどの動作立ち上げに必要なパラメ
ータや過去のエラー情報等の動作状態情報を初期化の対
象とせず保持したままにする。これにより、エラー監視
回路は、上記初期化完了後、レジスタ回路に保持されて
いるパラメータ及び動作状態情報に基づき動作再立ち上
げを行なってセル逆変換動作を自己復旧させる。
バーフロー及び速度変換用デュアルポートメモリのアン
ダーフローをメモリ管理回路により管理し、その結果を
エラー監視回路に通知する。エラー監視回路は、上記各
メモリにエラーが発生した時、レジスタ回路にリセット
命令を与えてタイマ回路、揺らぎ吸収バッファメモリ及
びデュアルポートメモリを自動的に初期化する。レジス
タ回路は、上記リセット命令に基づき自己リセットする
が、その際、既に記憶したＶＣＩ、揺らぎ吸収時間Ｔ、
ウィンドウサイズＷなどの動作立ち上げに必要なパラメ
ータや過去のエラー情報等の動作状態情報を初期化の対
象とせず保持したままにする。これにより、エラー監視
回路は、上記初期化完了後、レジスタ回路に保持されて
いるパラメータ及び動作状態情報に基づき動作再立ち上
げを行なってセル逆変換動作を自己復旧させる。
【００２８】このように、メモリのエラー発生時の自己
リセット機能を付加した本発明によれば、この種のリセ
ット制御を外部のＣＰＵなどから行う必要がなく、必然
的に当該制御のためのファームウェアも不要となる。ま
た、自己リセットの起動時、動作立ち上げに必要な情報
はレジスタ回路に保持されたままであるため、その保持
された情報を基に上記エラー後の再立ち上げを外部のＣ
ＰＵ等に依存することなく自動的に行うことができ、セ
ル逆変換動作への復旧も素早く行なえる。更に、レジス
タ回路には上記リセットの原因となったエラー情報も保
持されたままであることから、外部のＣＰＵなどはこの
エラー情報を検索することで、セル逆変換装置のリセッ
ト直後に前回のリセットの原因を参照することができ
る。
リセット機能を付加した本発明によれば、この種のリセ
ット制御を外部のＣＰＵなどから行う必要がなく、必然
的に当該制御のためのファームウェアも不要となる。ま
た、自己リセットの起動時、動作立ち上げに必要な情報
はレジスタ回路に保持されたままであるため、その保持
された情報を基に上記エラー後の再立ち上げを外部のＣ
ＰＵ等に依存することなく自動的に行うことができ、セ
ル逆変換動作への復旧も素早く行なえる。更に、レジス
タ回路には上記リセットの原因となったエラー情報も保
持されたままであることから、外部のＣＰＵなどはこの
エラー情報を検索することで、セル逆変換装置のリセッ
ト直後に前回のリセットの原因を参照することができ
る。
【００２９】
【実施例】以下、本発明の一実施例を添付図面に基づい
て詳細に説明する。図１は、固定ビットレートのデータ
列をセル化して通信する装置の受信側に用いられるセル
逆変換装置を対象とする本発明の一実施例を示すブロッ
ク図である。この本発明のセル逆変換装置において、従
来装置と同様の機能を果たす回路には同一の符号を付し
ている。図１に示すように、このセル逆変換装置は、フ
ィルタ回路（ＶＦＩＬ）１、揺らぎ吸収バッファメモリ
（ＲＩＢＦ）２、逆変換回路（ＲＡＳＭ）３、速度変換
用デュアルポートメモリ（ＲＯＢＦ）４、ＳＴＭ処理回
路（ＳＴＭ）５、シーケンス制御回路（ＳＥＱ）６、タ
イマ回路（ＴＩＭ）７、メモリ管理回路（ＭＥＭＣ１）
８及びメモリ管理回路（ＭＥＭＣ２）９、レジスタ回路
（ＲＥＧ）１０、エラー監視回路（ＭＯＮＩ）１１を具
備して構成される。
て詳細に説明する。図１は、固定ビットレートのデータ
列をセル化して通信する装置の受信側に用いられるセル
逆変換装置を対象とする本発明の一実施例を示すブロッ
ク図である。この本発明のセル逆変換装置において、従
来装置と同様の機能を果たす回路には同一の符号を付し
ている。図１に示すように、このセル逆変換装置は、フ
ィルタ回路（ＶＦＩＬ）１、揺らぎ吸収バッファメモリ
（ＲＩＢＦ）２、逆変換回路（ＲＡＳＭ）３、速度変換
用デュアルポートメモリ（ＲＯＢＦ）４、ＳＴＭ処理回
路（ＳＴＭ）５、シーケンス制御回路（ＳＥＱ）６、タ
イマ回路（ＴＩＭ）７、メモリ管理回路（ＭＥＭＣ１）
８及びメモリ管理回路（ＭＥＭＣ２）９、レジスタ回路
（ＲＥＧ）１０、エラー監視回路（ＭＯＮＩ）１１を具
備して構成される。
【００３０】ここで、フィルタ回路（ＶＦＩＬ）１は入
力されたセルが自己宛のものかを判別する回路部であ
り、揺らぎ吸収バッファメモリ（ＲＩＢＦ）２はセルの
到着遅延ゆらぎを吸収するために、一時的にセルを蓄積
するバッファメモリである。逆変換回路（ＲＡＳＭ）３
はＲＩＢＦ２より取り出したセルの順序制御及びヘッダ
エラー処理と、そのセルの情報部からＣＢＲデータを抽
出する処理を回路であり、速度変換用デユアルポートメ
モリ（ＲＯＢＦ）４は、逆変換後のＣＢＲデータを格納
し、出力側との速度変換を行うＦＩＦＯ構造メモリであ
る。
力されたセルが自己宛のものかを判別する回路部であ
り、揺らぎ吸収バッファメモリ（ＲＩＢＦ）２はセルの
到着遅延ゆらぎを吸収するために、一時的にセルを蓄積
するバッファメモリである。逆変換回路（ＲＡＳＭ）３
はＲＩＢＦ２より取り出したセルの順序制御及びヘッダ
エラー処理と、そのセルの情報部からＣＢＲデータを抽
出する処理を回路であり、速度変換用デユアルポートメ
モリ（ＲＯＢＦ）４は、逆変換後のＣＢＲデータを格納
し、出力側との速度変換を行うＦＩＦＯ構造メモリであ
る。
【００３１】ＳＴＭ処理回路（ＳＴＭ）５はＲＯＢＦ４
内のデータを端末速度にて出力するための制御部であ
り、シーケンス制御回路（ＳＥＱ）６は上記各回路の動
作タイミングを制御するタイミング供給回路である。タ
イマ回路（ＴＩＭ）７は最初のセル到着から揺らぎ吸収
遅延時間経過後に逆変換回路（ＲＡＳＭ）３の動作を開
始させるためのタイマであり、メモリ管理回路８，９
（ＭＥＭＣ１，２）はそれぞれＲＩＢＦ２、ＲＯＢＦ４
のアンダーフロー、オ−バーフローの検出を行う回路で
ある。
内のデータを端末速度にて出力するための制御部であ
り、シーケンス制御回路（ＳＥＱ）６は上記各回路の動
作タイミングを制御するタイミング供給回路である。タ
イマ回路（ＴＩＭ）７は最初のセル到着から揺らぎ吸収
遅延時間経過後に逆変換回路（ＲＡＳＭ）３の動作を開
始させるためのタイマであり、メモリ管理回路８，９
（ＭＥＭＣ１，２）はそれぞれＲＩＢＦ２、ＲＯＢＦ４
のアンダーフロー、オ−バーフローの検出を行う回路で
ある。
【００３２】レジスタ回路（ＲＥＧ）１０は、外部のＣ
ＰＵなどが立ち上げ時の各種パラメータを設定したり、
セル逆変換装置の動作状態等をモニターするための入出
力ポートを有するレジスタであり、エラー監視回路（Ｍ
ＯＮＩ）１１はＲＩＢＦ２のオーバーフロー及びＲＯＢ
Ｆ４のアンダーフロー等のエラーを検出し、エラー発生
時にレジスタ回路（ＲＥＧ）１０のリセットレジスタに
リセット命令を発行する回路である。
ＰＵなどが立ち上げ時の各種パラメータを設定したり、
セル逆変換装置の動作状態等をモニターするための入出
力ポートを有するレジスタであり、エラー監視回路（Ｍ
ＯＮＩ）１１はＲＩＢＦ２のオーバーフロー及びＲＯＢ
Ｆ４のアンダーフロー等のエラーを検出し、エラー発生
時にレジスタ回路（ＲＥＧ）１０のリセットレジスタに
リセット命令を発行する回路である。
【００３３】なお、この一実施例に係るセル逆変換装置
の要部の詳細な構成については、図２〜図９に示してい
る。例えば、図２はこの実施例装置の揺らぎ吸収バッフ
ァメモリ（ＲＩＢＦ）２周辺の構成を示している。ま
た、図３はフィルタ回路（ＶＦＩＬ）１の構成図であ
り、特に同図（ａ）にはその全体構成を示し、同図
（ｂ）はその中のＭＷＣ１２の詳細な構成を示してい
る。
の要部の詳細な構成については、図２〜図９に示してい
る。例えば、図２はこの実施例装置の揺らぎ吸収バッフ
ァメモリ（ＲＩＢＦ）２周辺の構成を示している。ま
た、図３はフィルタ回路（ＶＦＩＬ）１の構成図であ
り、特に同図（ａ）にはその全体構成を示し、同図
（ｂ）はその中のＭＷＣ１２の詳細な構成を示してい
る。
【００３４】また、図４はタイマ回路（ＴＩＭ）７の構
成を示している。図５は逆変換回路（ＲＡＳＭ）３の構
成図であり、特に同図（ａ）にその全体の構成を示し、
同図（ｂ）にはその中のＭＲＣ３１の詳細構成を示して
いる。図６は速度変換用デュアルポートメモリ（ＲＯＢ
Ｆ）４周辺の構成を示し、図７はメモリ管理回路（ＭＥ
ＭＣ１）の構成を示している。更に、図８はレジスタ回
路（ＲＥＧ）１０の構成を示し、図９はエラー監視回路
（ＭＯＮＩ）１１の詳細構成を示したものである。
成を示している。図５は逆変換回路（ＲＡＳＭ）３の構
成図であり、特に同図（ａ）にその全体の構成を示し、
同図（ｂ）にはその中のＭＲＣ３１の詳細構成を示して
いる。図６は速度変換用デュアルポートメモリ（ＲＯＢ
Ｆ）４周辺の構成を示し、図７はメモリ管理回路（ＭＥ
ＭＣ１）の構成を示している。更に、図８はレジスタ回
路（ＲＥＧ）１０の構成を示し、図９はエラー監視回路
（ＭＯＮＩ）１１の詳細構成を示したものである。
【００３５】以下、これらの図面を参照しながら、本発
明のセル逆変換装置の概略動作について説明する。ま
ず、外部のＣＰＵなどからチャネル識別子ＶＣＩ、揺ら
ぎ吸収遅延時間Ｔ及びウィンドウサイズＷなどの初期化
パラメータが設定され、起動命令を入力されたセル逆変
換装置は、その設定されたＶＣＩと同一のＶＣＩを持つ
セル（有効セル）が入力されるまで待機している。
明のセル逆変換装置の概略動作について説明する。ま
ず、外部のＣＰＵなどからチャネル識別子ＶＣＩ、揺ら
ぎ吸収遅延時間Ｔ及びウィンドウサイズＷなどの初期化
パラメータが設定され、起動命令を入力されたセル逆変
換装置は、その設定されたＶＣＩと同一のＶＣＩを持つ
セル（有効セル）が入力されるまで待機している。
【００３６】最初のセルが受信部へ到達すると、フィル
タ回路（ＶＦＩＬ）１に入力され、その中のＦＩＬ１１
（図３参照）によりセルのヘッダに含まれるＶＣＩと自
己のレジスタに設定されたＶＣＩとの比較及びセルの長
さの検査が実行される。この時、受信データはＶＦＩＬ
１のＭＷＣ１２が生成するアドレスＷＡＤ（１）に出力
されており、セルの最終データが書き込まれた後、この
セルが有効であり（VALID がオン）、かつセル長に異常
が無い時には（ERR がオフ）、ＭＷＣ１２のアドレスポ
インタがＷＡＤ（２）にインクリメントされ、１セルの
データ書き込みが終了する。他方、セルが有効で無い時
または異常な時には、アドレスポインタはインクリメン
トせず、次のセルのデータが上書きされるようになって
いる。
タ回路（ＶＦＩＬ）１に入力され、その中のＦＩＬ１１
（図３参照）によりセルのヘッダに含まれるＶＣＩと自
己のレジスタに設定されたＶＣＩとの比較及びセルの長
さの検査が実行される。この時、受信データはＶＦＩＬ
１のＭＷＣ１２が生成するアドレスＷＡＤ（１）に出力
されており、セルの最終データが書き込まれた後、この
セルが有効であり（VALID がオン）、かつセル長に異常
が無い時には（ERR がオフ）、ＭＷＣ１２のアドレスポ
インタがＷＡＤ（２）にインクリメントされ、１セルの
データ書き込みが終了する。他方、セルが有効で無い時
または異常な時には、アドレスポインタはインクリメン
トせず、次のセルのデータが上書きされるようになって
いる。
【００３７】２番目以降のセルについても同様の処理が
施され、２番目のセルはアドレスＷＡＤ（２）に、３番
目のセルはＷＡＤ（３）にという具合に順次ＲＩＢＦ２
に格納されていく。この動作を繰り返すことで、ＲＩＢ
Ｆ２には受信された順番にセルがキューをつくり、この
時のＲＩＢＦ２の内部のデータ構造は図２０に示すもの
と同等である。
施され、２番目のセルはアドレスＷＡＤ（２）に、３番
目のセルはＷＡＤ（３）にという具合に順次ＲＩＢＦ２
に格納されていく。この動作を繰り返すことで、ＲＩＢ
Ｆ２には受信された順番にセルがキューをつくり、この
時のＲＩＢＦ２の内部のデータ構造は図２０に示すもの
と同等である。
【００３８】また、同時に有効セルがＶＦＩＬ１に到着
する度に、このＶＦＩＬ１ではＴＩＭ７に対してセルの
到着をVALID をオンにすることで通知する。ＴＩＭ７で
は立ち上げ後最初に有効セルが到着したことによりトリ
ガーし、揺らぎ吸収タイマ７１（図４参照）を起動す
る。そして、揺らぎ吸収時間が経過すると、TFL がオン
となる。TFL は逆変換回路（ＲＡＳＭ）３に対してＲＩ
ＢＦ２よりセルの取り出しを許可する制御信号である。
する度に、このＶＦＩＬ１ではＴＩＭ７に対してセルの
到着をVALID をオンにすることで通知する。ＴＩＭ７で
は立ち上げ後最初に有効セルが到着したことによりトリ
ガーし、揺らぎ吸収タイマ７１（図４参照）を起動す
る。そして、揺らぎ吸収時間が経過すると、TFL がオン
となる。TFL は逆変換回路（ＲＡＳＭ）３に対してＲＩ
ＢＦ２よりセルの取り出しを許可する制御信号である。
【００３９】TFL がオンとなりＲＡＳＭ３が起動される
と、セル周期で動作するシーケンス制御回路（ＳＥＱ）
６によってＭＲＣ３１（図５参照）が駆動され、セル取
り出しが開始される。セル取り出しはＲＩＢＦ２に格納
されている最も古いセルより行われる。従って、立ち上
げ時にはＭＲＣ３１のリードアドレスポインタはＲＡＤ
（１）から始まる。ＲＩＢＦ２より取り出されたセル
は、ＳＮＣ３２（図５参照）にてエラーリカバリ処理が
行われる。エラーリカバリ処理については従来のものと
同等の処理が行われるのでここでは詳細な説明を省略す
る。
と、セル周期で動作するシーケンス制御回路（ＳＥＱ）
６によってＭＲＣ３１（図５参照）が駆動され、セル取
り出しが開始される。セル取り出しはＲＩＢＦ２に格納
されている最も古いセルより行われる。従って、立ち上
げ時にはＭＲＣ３１のリードアドレスポインタはＲＡＤ
（１）から始まる。ＲＩＢＦ２より取り出されたセル
は、ＳＮＣ３２（図５参照）にてエラーリカバリ処理が
行われる。エラーリカバリ処理については従来のものと
同等の処理が行われるのでここでは詳細な説明を省略す
る。
【００４０】エラーリカバリ処理の結果はDIS 信号によ
ってＭＲＣ３１にフィールドバックされており、正常受
信時、ヘッダエラー時及びセル混入時にはＭＲＣ３１の
リードポインタはインクリメントされ、次のセル周期で
は次のアドレスより〔例えばＲＡＤ（２）〕セルを読み
出す。セル廃棄時にはポインタをインクリメントせず、
次のセル周期でもう一度同じアドレスよりセルを読み出
すように制御されている。また、ＲＩＢＦ２のアンダフ
ロー時（IUF オン）と、ＲＯＢＦ４に空きが無い時(FLW
オン）にはセルの取り出し動作は行われない。
ってＭＲＣ３１にフィールドバックされており、正常受
信時、ヘッダエラー時及びセル混入時にはＭＲＣ３１の
リードポインタはインクリメントされ、次のセル周期で
は次のアドレスより〔例えばＲＡＤ（２）〕セルを読み
出す。セル廃棄時にはポインタをインクリメントせず、
次のセル周期でもう一度同じアドレスよりセルを読み出
すように制御されている。また、ＲＩＢＦ２のアンダフ
ロー時（IUF オン）と、ＲＯＢＦ４に空きが無い時(FLW
オン）にはセルの取り出し動作は行われない。
【００４１】エラーリカバリ処理が終了すると、セルは
ＲＡＳＭ３３（図５参照）に引き渡される。ＲＡＳＭ３
３は、正常に受信されたセルに対してはアダプテーショ
ンヘッダを除去し（セル逆変換）、セルの情報部の４７
バイトのＣＢＲデータをＲＯＢＦ４に出力し、セル廃棄
があった場合は４７バイトのダミーデータ（オールマー
クのデータ）をＲＯＢＦ４に出力する。続いて、ＳＴＭ
処理回路（ＳＴＭ）５はＲＯＢＦ４に最初の１セル分の
データが出力されると、端末の速度でデータの読み出し
を開始する。これらの一連の動作によって、ＡＴＭ側よ
り入力されたセルは、元のＣＢＲデータに逆変換され
て、ＳＴＭ側より出力される。
ＲＡＳＭ３３（図５参照）に引き渡される。ＲＡＳＭ３
３は、正常に受信されたセルに対してはアダプテーショ
ンヘッダを除去し（セル逆変換）、セルの情報部の４７
バイトのＣＢＲデータをＲＯＢＦ４に出力し、セル廃棄
があった場合は４７バイトのダミーデータ（オールマー
クのデータ）をＲＯＢＦ４に出力する。続いて、ＳＴＭ
処理回路（ＳＴＭ）５はＲＯＢＦ４に最初の１セル分の
データが出力されると、端末の速度でデータの読み出し
を開始する。これらの一連の動作によって、ＡＴＭ側よ
り入力されたセルは、元のＣＢＲデータに逆変換され
て、ＳＴＭ側より出力される。
【００４２】さて、上述したＲＡＳＭ３における逆変換
処理は、セル周期で動作するシーケンサ（ＳＥＱ）６に
よって駆動されているため、ＲＩＢＦ２からのセルの取
り出しやＲＯＢＦ４への逆変換データの出力は、ＳＴＭ
５がＲＯＢＦ４よりデータを出力する速度より高速で処
理されている。本実施例では、ＲＯＢＦ４の容量は１２
８バイトであるので、２セル分のＣＢＲデータ（９４バ
イト）を蓄積している時、３セル目のデータを出力する
とオーバーフローを起こすため、ＲＯＢＦ４の空き容量
が４７バイト以下になった時、ＲＩＢＦ２からのセル取
り出しを禁止（フロー制御オン）するような構成として
いる。
処理は、セル周期で動作するシーケンサ（ＳＥＱ）６に
よって駆動されているため、ＲＩＢＦ２からのセルの取
り出しやＲＯＢＦ４への逆変換データの出力は、ＳＴＭ
５がＲＯＢＦ４よりデータを出力する速度より高速で処
理されている。本実施例では、ＲＯＢＦ４の容量は１２
８バイトであるので、２セル分のＣＢＲデータ（９４バ
イト）を蓄積している時、３セル目のデータを出力する
とオーバーフローを起こすため、ＲＯＢＦ４の空き容量
が４７バイト以下になった時、ＲＩＢＦ２からのセル取
り出しを禁止（フロー制御オン）するような構成として
いる。
【００４３】ＲＯＢＦ４の空き容量及びアンダーフロ
ー、オーバーフローの検出は、メモリ管理回路９〔ＭＥ
ＭＣ（２）〕で行われている。ＭＥＭＣ（２）へは、図
６に示す如く、ＲＯＢＦ４の書き込みアドレス（ＷＡＤ
Ｄ）、読み出しアドレス（ＲＡＤＤ）が入力されてお
り、同図の如くの演算機能回路によりこれらの入力を演
算することによって、フロー制御信号（ＦＬＷ）、アン
ダーフロー信号（ＯＵＦ）、オーバーフロー信号（ＯＶ
Ｆ）を生成している。ここで、ＯＶＦはレジスタ回路
（ＲＥＧ）１０とエラー監視回路（ＭＯＮＩ）１１へ、
またＯＵＦはＲＥＧ１０へ、更にＦＬＷは逆変換回路
（ＲＡＳＭ）３へとそれぞれ出力される。
ー、オーバーフローの検出は、メモリ管理回路９〔ＭＥ
ＭＣ（２）〕で行われている。ＭＥＭＣ（２）へは、図
６に示す如く、ＲＯＢＦ４の書き込みアドレス（ＷＡＤ
Ｄ）、読み出しアドレス（ＲＡＤＤ）が入力されてお
り、同図の如くの演算機能回路によりこれらの入力を演
算することによって、フロー制御信号（ＦＬＷ）、アン
ダーフロー信号（ＯＵＦ）、オーバーフロー信号（ＯＶ
Ｆ）を生成している。ここで、ＯＶＦはレジスタ回路
（ＲＥＧ）１０とエラー監視回路（ＭＯＮＩ）１１へ、
またＯＵＦはＲＥＧ１０へ、更にＦＬＷは逆変換回路
（ＲＡＳＭ）３へとそれぞれ出力される。
【００４４】以上、本発明の一実施例に係るセル逆変換
装置の正常時におけるセル受信動作について述べた。次
に、エラー時における自己リセットの動作について詳細
に説明する。本発明のセル逆変換装置はエラー時に自動
的にリセットを行い、外部のＣＰＵなどの制御を介さず
に自律的に立ち上がる自己リセット機能を持つことを特
徴としている。自己リセットが行われるエラーの条件と
しては、ＲＩＢＦ２のオーバーフローとＲＯＢＦ４のア
ンダーフローの２種類が考えられえる。以下、これらの
エラーの生じる原因と自己リセット機能の動作について
説明する。
装置の正常時におけるセル受信動作について述べた。次
に、エラー時における自己リセットの動作について詳細
に説明する。本発明のセル逆変換装置はエラー時に自動
的にリセットを行い、外部のＣＰＵなどの制御を介さず
に自律的に立ち上がる自己リセット機能を持つことを特
徴としている。自己リセットが行われるエラーの条件と
しては、ＲＩＢＦ２のオーバーフローとＲＯＢＦ４のア
ンダーフローの２種類が考えられえる。以下、これらの
エラーの生じる原因と自己リセット機能の動作について
説明する。
【００４５】初めに、ＢＯＢＦ４のアンダーフローに関
して説明する。ＲＯＢＦ４のアンダーフローは、このＲ
ＯＢＦ４へ出力すべきＣＢＲデータが存在しない場合、
つまりＲＩＢＦ２のアンダーフローによって生じる。す
なわち、ＲＯＢＦ４のアンダーフローの原因としては、
次のセルの到着が揺らぎ吸収遅延時間を経過しても無い
場合、またはセルのヘッダに誤りのあるセルの連続やウ
ィンドウサイズＷを越えるセル廃棄が発生し、ＲＡＳＭ
３内のＳＮＣ３２（図５参照）がセル混入と判定し、ヘ
ッダ誤りセルや混入と判定したセルをＲＩＢＦ２より廃
棄してゆく結果生じる場合の２通りがある。
して説明する。ＲＯＢＦ４のアンダーフローは、このＲ
ＯＢＦ４へ出力すべきＣＢＲデータが存在しない場合、
つまりＲＩＢＦ２のアンダーフローによって生じる。す
なわち、ＲＯＢＦ４のアンダーフローの原因としては、
次のセルの到着が揺らぎ吸収遅延時間を経過しても無い
場合、またはセルのヘッダに誤りのあるセルの連続やウ
ィンドウサイズＷを越えるセル廃棄が発生し、ＲＡＳＭ
３内のＳＮＣ３２（図５参照）がセル混入と判定し、ヘ
ッダ誤りセルや混入と判定したセルをＲＩＢＦ２より廃
棄してゆく結果生じる場合の２通りがある。
【００４６】前者によるエラーは、
Ｅ１．揺らぎ吸収時間の設定が網の状態と合わない（不
適当）な場合。
適当）な場合。
【００４７】Ｅ２．対向する側が呼の中断等で故意にセ
ルの送出を止めた場合。
ルの送出を止めた場合。
【００４８】Ｅ３．網または装置の障害でセルがバース
ト的に廃棄された場合。
ト的に廃棄された場合。
【００４９】等において生じ得る。
【００５０】また、後者によるエラーは、
Ｅ４．バースト的なセル廃棄のうち、規模が数十ｍｓと
比較的小さい場合。
比較的小さい場合。
【００５１】Ｅ５．連続してヘッダーに誤りのある場
合。
合。
【００５２】等において生じる。
【００５３】次に、ＲＩＢＦ２に着目すると、そのオー
バーフローは、 Ｅ６．ＲＩＢＦ２へのデータ書き込みの速度がＳＴＭ側
のデータ出力の速度をはるかに上回る時。
バーフローは、 Ｅ６．ＲＩＢＦ２へのデータ書き込みの速度がＳＴＭ側
のデータ出力の速度をはるかに上回る時。
【００５４】Ｅ７．揺らぎ吸収時間が経過するまでの間
にＲＩＢＦ２の容量を越えるセルが到達してしまった場
合。
にＲＩＢＦ２の容量を越えるセルが到達してしまった場
合。
【００５５】Ｅ８．ＲＡＳＭ３以降の回路の故障により
セル取り出しができない場合。
セル取り出しができない場合。
【００５６】に発生する。
【００５７】本実施例装置においては、上記Ｅ１〜８の
原因によりＲＯＢＦ４のアンダ−フローまたはＲＩＢＦ
２のオーバ−フローが発生した時に、自己リセットの対
象となる。図１０には次のセルの到達が揺らぎ吸収遅延
時間を経過しても無い場合のエラー検出動作の一例を示
し、図１１にはヘッダエラーセルによりＲＯＢＦ４がア
ンダーフローになった時のエラー検出動作の一例を示し
ている。
原因によりＲＯＢＦ４のアンダ−フローまたはＲＩＢＦ
２のオーバ−フローが発生した時に、自己リセットの対
象となる。図１０には次のセルの到達が揺らぎ吸収遅延
時間を経過しても無い場合のエラー検出動作の一例を示
し、図１１にはヘッダエラーセルによりＲＯＢＦ４がア
ンダーフローになった時のエラー検出動作の一例を示し
ている。
【００５８】ところで、セル逆変換装置を起動するに
は、外部のＣＰＵなどからチャネル識別子ＶＣＩ、揺ら
ぎ吸収遅延時間Ｔ及びウィンドウサイズＷなどの初期化
パラメータを設定する必要がある。これらの初期化パラ
メータはレジスタ回路（ＲＥＧ）１０に、初期立ち上げ
時に設定される値である。しかし、自己リセットからの
再立ち上げ時にも同様のレジスタを参照する必要がある
ため、本発明装置では、これらのパラメータの記憶され
ているレジスタの内容を、上記自己リセットに際して初
期化されないような構成としている。
は、外部のＣＰＵなどからチャネル識別子ＶＣＩ、揺ら
ぎ吸収遅延時間Ｔ及びウィンドウサイズＷなどの初期化
パラメータを設定する必要がある。これらの初期化パラ
メータはレジスタ回路（ＲＥＧ）１０に、初期立ち上げ
時に設定される値である。しかし、自己リセットからの
再立ち上げ時にも同様のレジスタを参照する必要がある
ため、本発明装置では、これらのパラメータの記憶され
ているレジスタの内容を、上記自己リセットに際して初
期化されないような構成としている。
【００５９】以下、ＲＯＢＦ４のアンダ−フローまたは
ＲＩＢＦ２のオーバ−フローが発生した時の自己リセッ
ト動作の概略を、図１４に示すフローチャートを参照し
て説明する。まず、エラー監視回路（ＭＯＮＩ）１１に
は、ＲＯＢＦ４のアンダーフローを示すＯＵＦ信号と、
ＲＩＢＦ２のオーバーフローを示すＩＯＦ信号が入力さ
れており、シーケンス制御回路（ＳＥＱ）６の出力する
セル周期のクロックにより、これらの信号を監視してい
る（Ｓ１４ａ）。ＭＯＮＩ１１は、そのうちのどちらか
の信号がオンである時（Ｓ１４ａ，ＹＥＳ）、ＳＥＬＦ
ＲＳＴ信号をオンにし（図９参照）、ＲＥＧ１０内の
ＲＳＴ ＲＥＧ（リセットレジスタ）１０１（図８参
照）にリセット命令を発行する。同時に、外部の端子Ｉ
ＮＴ信号をオンにする（Ｓ１４ｂ）。このＩＮＴ信号に
よって、外部のＣＰＵ等には自己リセットが行われたこ
とを通知することが可能となる。
ＲＩＢＦ２のオーバ−フローが発生した時の自己リセッ
ト動作の概略を、図１４に示すフローチャートを参照し
て説明する。まず、エラー監視回路（ＭＯＮＩ）１１に
は、ＲＯＢＦ４のアンダーフローを示すＯＵＦ信号と、
ＲＩＢＦ２のオーバーフローを示すＩＯＦ信号が入力さ
れており、シーケンス制御回路（ＳＥＱ）６の出力する
セル周期のクロックにより、これらの信号を監視してい
る（Ｓ１４ａ）。ＭＯＮＩ１１は、そのうちのどちらか
の信号がオンである時（Ｓ１４ａ，ＹＥＳ）、ＳＥＬＦ
ＲＳＴ信号をオンにし（図９参照）、ＲＥＧ１０内の
ＲＳＴ ＲＥＧ（リセットレジスタ）１０１（図８参
照）にリセット命令を発行する。同時に、外部の端子Ｉ
ＮＴ信号をオンにする（Ｓ１４ｂ）。このＩＮＴ信号に
よって、外部のＣＰＵ等には自己リセットが行われたこ
とを通知することが可能となる。
【００６０】リセット命令を受信すると、ＲＥＧ１０は
セル逆変換装置内の各回路に対してリセット信号（ＲＳ
Ｔ）を送出する。このリセット信号により、セル逆変換
装置では、タイマ回路（ＴＩＭ）７の揺らぎ吸収タイマ
７１（図４参照）、ＲＩＢＦ２及びＲＯＢＦ４のアドレ
スの初期化等を行って、自己リセットを実行する（Ｓ１
４ｃ）。但し、この自己リセットに際し、ＲＥＧ１０
は、後述する自回路内の各パラメータレジスタに保持さ
れている初期パラメータ及びエラーレジスタに記憶され
ているエラー情報を初期化の対象とせず、そのまま保持
する。このため、外部のＣＰＵ等は、自己リセットによ
って復旧できない場合には、そのエラーレジスタの内容
を参照することによって、復旧手順を切り分け、最適な
対処方法によりその復旧に当たることが可能となる。な
お、エラーの内容は外部から読み出されると内容が消え
るような構成となっている。
セル逆変換装置内の各回路に対してリセット信号（ＲＳ
Ｔ）を送出する。このリセット信号により、セル逆変換
装置では、タイマ回路（ＴＩＭ）７の揺らぎ吸収タイマ
７１（図４参照）、ＲＩＢＦ２及びＲＯＢＦ４のアドレ
スの初期化等を行って、自己リセットを実行する（Ｓ１
４ｃ）。但し、この自己リセットに際し、ＲＥＧ１０
は、後述する自回路内の各パラメータレジスタに保持さ
れている初期パラメータ及びエラーレジスタに記憶され
ているエラー情報を初期化の対象とせず、そのまま保持
する。このため、外部のＣＰＵ等は、自己リセットによ
って復旧できない場合には、そのエラーレジスタの内容
を参照することによって、復旧手順を切り分け、最適な
対処方法によりその復旧に当たることが可能となる。な
お、エラーの内容は外部から読み出されると内容が消え
るような構成となっている。
【００６１】上記自己リセットの完結後、セル逆変換装
置では、外部のＣＰＵ等に自己リセットを行ったことを
通知するＩＮＴ信号をオフとした後、この自己リセット
に際してもＲＥＧ１０に保持されている初期パラメータ
を参照して再立ち上げを行い、最初の受信セルの到着を
持つ状態へと復旧する。但し、自己リセットによる復旧
作業にも拘らず再び上述の如くのエラーが生じた場合に
は、再度自己リセットが繰り返される。また、自己リセ
ットにより復旧できない場合としては、セル逆変換装置
に対する立ち上げ時の設定ミス（内部設定）や、端末な
どの他の外部装置の設定ミス（外部設定）、回線の障害
あるいはセル逆変換装置の故障（故障）等が考えられる
が、このようなケースでは、上述した自己復旧処理とは
切り分けた手順（図１５参照）に従ってその対処動作へ
と移行する。
置では、外部のＣＰＵ等に自己リセットを行ったことを
通知するＩＮＴ信号をオフとした後、この自己リセット
に際してもＲＥＧ１０に保持されている初期パラメータ
を参照して再立ち上げを行い、最初の受信セルの到着を
持つ状態へと復旧する。但し、自己リセットによる復旧
作業にも拘らず再び上述の如くのエラーが生じた場合に
は、再度自己リセットが繰り返される。また、自己リセ
ットにより復旧できない場合としては、セル逆変換装置
に対する立ち上げ時の設定ミス（内部設定）や、端末な
どの他の外部装置の設定ミス（外部設定）、回線の障害
あるいはセル逆変換装置の故障（故障）等が考えられる
が、このようなケースでは、上述した自己復旧処理とは
切り分けた手順（図１５参照）に従ってその対処動作へ
と移行する。
【００６２】ここで、ＲＥＧ１０の具体的な構成例を説
明しておく。図８において、上述した初期パラメータ及
びエラー情報は、ＶＣＩ ＲＥＧ１０２，Ｗ ＲＥＧ１
０３，Ｔ ＲＥＧ１０４等の各パラメータレジスタ及び
エラーレジスタ（ＥＲＲ ＲＥＧ）１０５にそれぞれ記
憶されている。このうち、エラーレジスタ（ＥＲＲＲＥ
Ｇ）１０５の内容を図１２及び図１３に示している。図
１２（ａ）からも分かるように、エラーレジスタ１０５
は、各エラーに対応したフラグエリアを有し、エラーの
発生状況に応じて対応するフラグをオンすることでエラ
ー情報を保持する構造となっている。これにより、例え
ば、上述したＥ１〜８のエラーが発生した時のエラーレ
ジスタの１０５の具体的内容は、そのエラーに対応して
それぞれ図１３（ａ）〜（ｅ）の如くに変化することに
なる。
明しておく。図８において、上述した初期パラメータ及
びエラー情報は、ＶＣＩ ＲＥＧ１０２，Ｗ ＲＥＧ１
０３，Ｔ ＲＥＧ１０４等の各パラメータレジスタ及び
エラーレジスタ（ＥＲＲ ＲＥＧ）１０５にそれぞれ記
憶されている。このうち、エラーレジスタ（ＥＲＲＲＥ
Ｇ）１０５の内容を図１２及び図１３に示している。図
１２（ａ）からも分かるように、エラーレジスタ１０５
は、各エラーに対応したフラグエリアを有し、エラーの
発生状況に応じて対応するフラグをオンすることでエラ
ー情報を保持する構造となっている。これにより、例え
ば、上述したＥ１〜８のエラーが発生した時のエラーレ
ジスタの１０５の具体的内容は、そのエラーに対応して
それぞれ図１３（ａ）〜（ｅ）の如くに変化することに
なる。
【００６３】すなわち、上記Ｅ１〜８のエラー発生時に
は各種エラーフラグが図１３（ａ）〜（ｅ）に示す様に
それぞれオンになっており、これとともにエラーカウン
タ〔図１２（ｂ）〜（ｄ）〕もカウントアップしてい
る。このため、その復旧のための作業の切り分けに際し
ては、例えばＴＥＲＲ、ＩＵＦがオンの時には揺らぎ吸
収時間を前回より大きめに設定して立ち上げ直す操作を
行い、ＩＯＦがオンの時には揺らぎ吸収時間を前回より
小さめに設定して立ち上げ操作を実施する。
は各種エラーフラグが図１３（ａ）〜（ｅ）に示す様に
それぞれオンになっており、これとともにエラーカウン
タ〔図１２（ｂ）〜（ｄ）〕もカウントアップしてい
る。このため、その復旧のための作業の切り分けに際し
ては、例えばＴＥＲＲ、ＩＵＦがオンの時には揺らぎ吸
収時間を前回より大きめに設定して立ち上げ直す操作を
行い、ＩＯＦがオンの時には揺らぎ吸収時間を前回より
小さめに設定して立ち上げ操作を実施する。
【００６４】この再設定を行った後で、エラーが解消さ
れた場合には、先の揺らぎ吸収時間の設定が不適当であ
ったことが原因（内部設定）であることが分かる。但
し、このような再設定操作によってもなおもエラーが発
生する場合は、外部設定、回線障害、故障が考えられる
ため、その復旧作業手順を更に切り分けし、外部のＣＰ
Ｕなどに委ねてその復旧を図るようにしなければならな
い。本発明の構成によれば、このような状況下にあって
も、外部のＣＰＵなどは、上記自己リセットに際しても
ＲＥＧ１０内に保持され続けるエラーレジスタの内容を
基にしてその切り分けに容易に対処できるようになる。
図１５は、このような自己リセットで復旧しない場合を
含む復旧作業の切り分け実施手順の一例を示すフローチ
ャートである。
れた場合には、先の揺らぎ吸収時間の設定が不適当であ
ったことが原因（内部設定）であることが分かる。但
し、このような再設定操作によってもなおもエラーが発
生する場合は、外部設定、回線障害、故障が考えられる
ため、その復旧作業手順を更に切り分けし、外部のＣＰ
Ｕなどに委ねてその復旧を図るようにしなければならな
い。本発明の構成によれば、このような状況下にあって
も、外部のＣＰＵなどは、上記自己リセットに際しても
ＲＥＧ１０内に保持され続けるエラーレジスタの内容を
基にしてその切り分けに容易に対処できるようになる。
図１５は、このような自己リセットで復旧しない場合を
含む復旧作業の切り分け実施手順の一例を示すフローチ
ャートである。
【００６５】
【発明の効果】以上説明したように、本発明によれば、
揺らぎ吸収バッファメモリのオーバーフロー及びデュア
ルポートメモリのアンダフローといったエラー発生時に
は、動作立ち上げに必要なパラメータ及び自装置の動作
状態を示す動作状態情報（動作過去のエラー情報等）を
レジスタ回路に保持したままタイマ回路、揺らぎ吸収バ
ッファメモリ及びデュアルポートメモリを自動的に初期
化し、該初期化完了後、レジスタ回路に保持されている
パラメータ及び動作状態情報に基づき動作再立ち上げを
行なってセル逆変換動作を自己復旧させるようにしたた
め、回線品質や交換機などの障害により発生するセル廃
棄や遅延揺らぎの増大あるいはヘッダエラー等に起因す
るＳＴＭ側でのセル再生障害の復旧に対処する際に必要
となる初期化（リセット）処理を装置自らが自動的に行
なうことができると共に、初期化完了後は、レジスタ回
路に保持されているパラメータ及び動作状態情報に基づ
き動作立ち上げを行なうことで、例えば、タイマ回路に
よる揺らぎ吸収時間を前回（エラーによる初期化実行
前）よりも大きめ（あるいは、小さめ）に設定するなど
の制御に移行し易く、初期化完了後のセル逆変換動作へ
の復旧を素早く行なえるようになり、更には、動作立ち
上げのための外部ＣＰＵ等からの定期監視等に係るファ
ームウェアの処理も不要になる。
揺らぎ吸収バッファメモリのオーバーフロー及びデュア
ルポートメモリのアンダフローといったエラー発生時に
は、動作立ち上げに必要なパラメータ及び自装置の動作
状態を示す動作状態情報（動作過去のエラー情報等）を
レジスタ回路に保持したままタイマ回路、揺らぎ吸収バ
ッファメモリ及びデュアルポートメモリを自動的に初期
化し、該初期化完了後、レジスタ回路に保持されている
パラメータ及び動作状態情報に基づき動作再立ち上げを
行なってセル逆変換動作を自己復旧させるようにしたた
め、回線品質や交換機などの障害により発生するセル廃
棄や遅延揺らぎの増大あるいはヘッダエラー等に起因す
るＳＴＭ側でのセル再生障害の復旧に対処する際に必要
となる初期化（リセット）処理を装置自らが自動的に行
なうことができると共に、初期化完了後は、レジスタ回
路に保持されているパラメータ及び動作状態情報に基づ
き動作立ち上げを行なうことで、例えば、タイマ回路に
よる揺らぎ吸収時間を前回（エラーによる初期化実行
前）よりも大きめ（あるいは、小さめ）に設定するなど
の制御に移行し易く、初期化完了後のセル逆変換動作へ
の復旧を素早く行なえるようになり、更には、動作立ち
上げのための外部ＣＰＵ等からの定期監視等に係るファ
ームウェアの処理も不要になる。
【図１】本発明に係るセル逆変換装置の一実施例を示す
ブロック図。
ブロック図。
【図２】本発明のセル逆変換装置におけるＲＩＢＦ周辺
の詳細構成図。
の詳細構成図。
【図３】本発明のセル逆変換装置におけるＶＦＩＬの詳
細構成図。
細構成図。
【図４】本発明のセル逆変換装置におけるＴＩＭの詳細
構成図。
構成図。
【図５】本発明のセル逆変換装置におけるＲＡＳＭの詳
細構成図。
細構成図。
【図６】本発明のセル逆変換装置におけるＲＯＢＦ周辺
の詳細構成図。
の詳細構成図。
【図７】本発明のセル逆変換装置におけるＭＥＭＣ
（１）の詳細構成図。
（１）の詳細構成図。
【図８】本発明のセル逆変換装置におけるＲＥＧの詳細
構成図。
構成図。
【図９】本発明のセル逆変換装置におけるＭＯＮＩの詳
細構成図。
細構成図。
【図１０】本発明のセル逆変換装置でのエラー検出の一
例を示すタイムチャート。
例を示すタイムチャート。
【図１１】本発明のセル逆変換装置でのエラー検出の別
の例を示すタイムチャート。
の例を示すタイムチャート。
【図１２】本発明のセル逆変換装置のＲＥＧ内のエラー
レジスタの詳細構成図。
レジスタの詳細構成図。
【図１３】図１３に示したエラーレジスタの各種エラー
時のデータの各態様を示す図。
時のデータの各態様を示す図。
【図１４】本発明のセル逆変換装置におけるエラー監視
動作を示すフローチャート。
動作を示すフローチャート。
【図１５】本発明のセル逆変換装置の自己リセットで復
旧できない場合における障害切り分けを示す流れ図。
旧できない場合における障害切り分けを示す流れ図。
【図１６】広帯域ＩＳＤＮにおけるＡＴＭ網の概略構成
図。
図。
【図１７】ＡＴＭ網の通信に用いられるセルのフォーマ
ットを示す図。
ットを示す図。
【図１８】この種の従来のセル逆変換装置の構成を示す
ブロック図。
ブロック図。
【図１９】従来のセル逆変換装置の立ち上げ制御シーケ
ンスを示すフローチャート。
ンスを示すフローチャート。
【図２０】セル逆変換装置のＲＩＢＦに記憶されるデー
タ構造を示す図。
タ構造を示す図。
【図２１】セル逆変換装置におけるセル廃棄、混入検出
の処理を示すフローチャート。
の処理を示すフローチャート。
【図２２】従来のセル逆変換装置における定期的装置監
視動作を示すフローチャート。
視動作を示すフローチャート。
１ フィルタ回路（ＶＦＩＬ）
２ 揺らぎ吸収バッファメモリ（ＲＩＢＦ）
３ 逆変換回路（ＲＡＳＭ）
４ 速度変換用デュアルポートメモリ（ＲＯＢＦ）
５ ＳＴＭ処理回路（ＳＴＭ）
６ シーケンス制御回路（ＳＥＱ）
７ タイマ回路（ＴＩＭ）
８ メモリ管理回路１（ＭＥＭＣ１）
９ メモリ管理回路２（ＭＥＭＣ２）
１０ レジスタ回路（ＲＥＧ）
１０１ リセットレジスタ（ＲＳＴ ＲＥＧ）
１０２ ＶＣＩレジスタ（ＶＣＩ ＲＥＧ）
１０３ ウインドウサイズレジスタ（Ｗ ＲＥＧ）
１０４ 揺らぎ吸収時間レジスタ（Ｔ ＲＥＧ）
１０５ エラーレジスタ（ＥＲＲ ＲＥＧ）
１１ エラー監視回路（ＭＯＮＩ）
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 12/56
H04L 13/08
Claims (3)
- 【請求項１】 情報を固定長パケットであるセルに変換
して通信するＡＴＭ通信装置の受信側モジュールとして
用いられ、入力するセルを元の固定ビットレートデータ
に復元する固定ビットレート通信に用いるセル逆変換装
置において、 入力されたセルから自装置宛のセルを抽出するフィルタ
回路と、 抽出されたセルを一時的に蓄積し、当該セルの到着揺ら
ぎを吸収する揺らぎ吸収バッファメモリと、 該揺らぎ吸収バッファメモリからセルデータを取り込
み、元の固定ビットレートデータを抽出するセル逆変換
回路と、 前記セル逆変換回路の動作開始タイミングを管理するタ
イマ回路と、 前記セル逆変換回路と出力側との速度変換を行うデュア
ルポートメモリと、 外部制御装置とのインタフェース機能を有し、動作立ち
上げに必要なパラメータ及び自装置の動作状態を示す動
作状態情報を記憶し、リセット命令を与えられても前記
パラメータ及び動作状態情報をそのまま保持するレジス
タ回路と、 前記揺らぎ吸収バッファメモリのオーバーフロー及び前
記デュアルポートメモリのアンダフローを管理するメモ
リ管理回路と、 前記管理結果を基に前記揺らぎ吸収バッファメモリ及び
前記デュアルポートメモリのエラーを監視し、エラー発
生時には、前記レジスタ回路に前記リセット命令を与え
て前記タイマ回路、前記揺らぎ吸収バッファメモリ及び
デュアルポートメモリを自動的に初期化し、該初期化完
了後、前記レジスタ回路に保持されている前記パラメー
タ及び動作状態情報に基づき動作再立ち上げを行なって
セル逆変換動作を自己復旧させるエラー監視回路とを具
備することを特徴とするセル逆変換装置。 - 【請求項２】 タイマ回路は、予め設定された揺らぎ吸
収遅延時間毎に前記逆セル変換回路の動作開始タイミン
グ信号を送出するとともに、該設定時間毎にセルの到着
間隔の計測を開始し、該セル到着間隔が当該設定時間を
越えた時にタイムアウト信号を前記レジスタ回路に通知
することを特徴とする請求項１記載のセル逆変換装置。 - 【請求項３】 前記動作状態情報として、前記揺らぎ吸
収バッファメモリのオーバーフロー検出信号、速度変換
用デュアルポートメモリのアンダーフロー検出信号、セ
ル到着間隔が設定時間を越えたことを示すタイムアウト
信号及び前記セル逆変換回路のエラー情報を少なくとも
用いることを特徴とする請求項１記載のセル逆変換装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23825593A JP3405569B2 (ja) | 1993-09-24 | 1993-09-24 | セル逆変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23825593A JP3405569B2 (ja) | 1993-09-24 | 1993-09-24 | セル逆変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0795208A JPH0795208A (ja) | 1995-04-07 |
| JP3405569B2 true JP3405569B2 (ja) | 2003-05-12 |
Family
ID=17027465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23825593A Expired - Fee Related JP3405569B2 (ja) | 1993-09-24 | 1993-09-24 | セル逆変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3405569B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2770786B2 (ja) * | 1995-06-05 | 1998-07-02 | 日本電気株式会社 | 構造化データの多重ａｔｍ／ｓｔｍ変換装置 |
| US6155364A (en) * | 1996-02-21 | 2000-12-05 | Toyota Jidosha Kabushiki Kaisha | Hybrid drive system wherein planetary gear mechanism is disposed radially inwardly of stator coil of motor/generator |
| US6601167B1 (en) * | 2000-01-14 | 2003-07-29 | Advanced Micro Devices, Inc. | Computer system initialization with boot program stored in sequential access memory, controlled by a boot loader to control and execute the boot program |
-
1993
- 1993-09-24 JP JP23825593A patent/JP3405569B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0795208A (ja) | 1995-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0530680B1 (en) | ATM cell assembling and disassembling system and method | |
| US6070219A (en) | Hierarchical interrupt structure for event notification on multi-virtual circuit network interface controller | |
| JP3004477B2 (ja) | 重複メモリの同期化決定システム | |
| JP2865692B2 (ja) | スイッチングシステム及びその構成方法 | |
| US5553057A (en) | AIS transmission method in ATM communication system, transmission side ATM unit and ATM communication system | |
| KR970056289A (ko) | 에이티엠(atm) 계층 수신 운용 및 유지 보수(oam) 셀 처리 장치 | |
| JP3405569B2 (ja) | セル逆変換装置 | |
| JPH06169310A (ja) | 交換機バスモニタ回路 | |
| US5444704A (en) | Dial restoral method and apparatus | |
| US6826175B1 (en) | Signaling link interface for processing signaling information in a telecommunications network | |
| JP3015282B2 (ja) | 遅延ゆらぎ吸収装置 | |
| JP3523427B2 (ja) | データ交換装置 | |
| KR100251680B1 (ko) | 비동기 전송모드 망에서 보수운용관리 고장상태 처리방법 및장치 | |
| JPH07250082A (ja) | Ａａｌタイプ１処理装置 | |
| JP3180322B2 (ja) | 回線接続装置 | |
| JP2836356B2 (ja) | 非同期転送モードにおける輻輳判定方式 | |
| US20050094565A1 (en) | Processor with script-based performance monitoring | |
| JPS6033326B2 (ja) | 調歩同期式システムの受信歪調整方法 | |
| JP2788758B2 (ja) | Ｆｉｆｏメモリ出力断検出リセット方式 | |
| JP3036527B2 (ja) | Ａｔｍ警報マスキング方法及びその装置 | |
| JP3053749B2 (ja) | セル受信装置 | |
| JP3302248B2 (ja) | 伝送システム | |
| JP2956643B2 (ja) | 警報収集方式 | |
| JPH0730555A (ja) | セル廃棄装置 | |
| KR20010027336A (ko) | 에이치디엘씨 통신용 라우터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |