JP3405008B2 - 垂直同期信号回路 - Google Patents
垂直同期信号回路Info
- Publication number
- JP3405008B2 JP3405008B2 JP24572595A JP24572595A JP3405008B2 JP 3405008 B2 JP3405008 B2 JP 3405008B2 JP 24572595 A JP24572595 A JP 24572595A JP 24572595 A JP24572595 A JP 24572595A JP 3405008 B2 JP3405008 B2 JP 3405008B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- vertical
- output
- delay
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、テレビジョン受像器及
びモニター受像器に適用される、安定して垂直同期信号
を得るこがのできる垂直同期信号回路に関するものであ
る。
びモニター受像器に適用される、安定して垂直同期信号
を得るこがのできる垂直同期信号回路に関するものであ
る。
【０００２】
【従来の技術】従来のテレビジョン受像器及びモニター
受像器の垂直同期信号回路は、図４のような構成になっ
ている。ビデオ信号あるいはＲＧＢコンポジット信号が
同期分離回路１に加えられ、その出力である垂直同期信
号が垂直発振回路６に入力され、その出力パルスが垂直
偏向回路７を駆動し垂直走査を行う。
受像器の垂直同期信号回路は、図４のような構成になっ
ている。ビデオ信号あるいはＲＧＢコンポジット信号が
同期分離回路１に加えられ、その出力である垂直同期信
号が垂直発振回路６に入力され、その出力パルスが垂直
偏向回路７を駆動し垂直走査を行う。
【０００３】特願平３ー２０１５９号公報において、垂
直発振回路６を設ける代わりに水平周波数を分周して垂
直同期信号を得るカウントダウン方式が提案されてい
る。
直発振回路６を設ける代わりに水平周波数を分周して垂
直同期信号を得るカウントダウン方式が提案されてい
る。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の技術では、垂直同期信号が１つでも欠落する
と正常な垂直走査が行われなくなり、映像が乱れるとい
う問題を有していた。
うな従来の技術では、垂直同期信号が１つでも欠落する
と正常な垂直走査が行われなくなり、映像が乱れるとい
う問題を有していた。
【０００５】本発明は上記課題を解決するもので、テレ
ビジョン受像器及びモニター受像器において、例えばＡ
ＰＬ変動により垂直同期信号が欠落した時でも安定して
同期信号を得ることのできる垂直同期信号回路を提供す
ることを目的としている。
ビジョン受像器及びモニター受像器において、例えばＡ
ＰＬ変動により垂直同期信号が欠落した時でも安定して
同期信号を得ることのできる垂直同期信号回路を提供す
ることを目的としている。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するために、垂直同期信号を抽出するための同期分離回
路とその出力をトリガとし二垂直期間遅延させる遅延回
路と、その遅延回路が動作している間の同期分離回路の
出力をトリガとし二垂直期間遅延させるもう一つの遅延
回路と、２つの遅延回路が同出力の場合には比較回路に
より一方の遅延回路の動作をクリアーするリセット回路
と、同期分離回路と２つの遅延回路の出力を合成する加
算回路と、垂直発振回路、垂直偏向回路により構成され
る。
するために、垂直同期信号を抽出するための同期分離回
路とその出力をトリガとし二垂直期間遅延させる遅延回
路と、その遅延回路が動作している間の同期分離回路の
出力をトリガとし二垂直期間遅延させるもう一つの遅延
回路と、２つの遅延回路が同出力の場合には比較回路に
より一方の遅延回路の動作をクリアーするリセット回路
と、同期分離回路と２つの遅延回路の出力を合成する加
算回路と、垂直発振回路、垂直偏向回路により構成され
る。
【０００７】ここで、各遅延回路で一垂直期間遅延させ
ずに二垂直期間遅延させているのは、例えばＶＴＲ機器
においては、一度録画した映像信号を再生する際に１フ
レームの長さは一定であるが、１フィールド目と２フィ
ールド目の垂直期間の長さが等しくなく、本来の垂直期
間の長さに対して長短の繰り返しに置き換えられること
がある。
ずに二垂直期間遅延させているのは、例えばＶＴＲ機器
においては、一度録画した映像信号を再生する際に１フ
レームの長さは一定であるが、１フィールド目と２フィ
ールド目の垂直期間の長さが等しくなく、本来の垂直期
間の長さに対して長短の繰り返しに置き換えられること
がある。
【０００８】長さを長短に置き換えられたその信号を一
垂直期間遅延すると同期信号と映像信号の位置関係がず
れることになり、映像が上下に揺れることになる。そこ
で二垂直期間遅延させて、フレームの１フィールド目の
同期信号で、その次のフレームの１フィールド目の垂直
発振を行い、２フィールド目の同期信号で、その次のフ
レームの２フィールド目の垂直発振を行う構成としてい
る。
垂直期間遅延すると同期信号と映像信号の位置関係がず
れることになり、映像が上下に揺れることになる。そこ
で二垂直期間遅延させて、フレームの１フィールド目の
同期信号で、その次のフレームの１フィールド目の垂直
発振を行い、２フィールド目の同期信号で、その次のフ
レームの２フィールド目の垂直発振を行う構成としてい
る。
【０００９】
【作用】本発明は上記した構成により、例えばＡＰＬ変
動により同期分離回路出力の垂直同期信号が欠落したと
しても、同期分離回路の出力と、２つの遅延回路の出力
を合成することで安定して垂直同期信号を得るとができ
る。
動により同期分離回路出力の垂直同期信号が欠落したと
しても、同期分離回路の出力と、２つの遅延回路の出力
を合成することで安定して垂直同期信号を得るとができ
る。
【００１０】
【実施例】以下、本発明の一実施例について図１、２、
３を参照しながら説明する。
３を参照しながら説明する。
【００１１】図１は安定して垂直同期信号を得るための
垂直同期信号回路のブロック図である。図２は正常動作
時の各部波形図、図３は誤動作時の各部波形図である。
垂直同期信号回路のブロック図である。図２は正常動作
時の各部波形図、図３は誤動作時の各部波形図である。
【００１２】図１中、符号１は垂直同期信号を抽出する
ための同期分離回路、２と３は遅延回路、４は遅延回路
２、３の出力波形を比較する比較回路、５は加算回路、
６は垂直発振回路、７は垂直偏向回路である。
ための同期分離回路、２と３は遅延回路、４は遅延回路
２、３の出力波形を比較する比較回路、５は加算回路、
６は垂直発振回路、７は垂直偏向回路である。
【００１３】次に、上記構成回路の動作について説明す
る。ビデオ信号あるいはＲＧＢコンポジット信号を同期
分離回路１に入力し、垂直同期信号を抽出する。その出
力を２つの遅延回路２、３と加算回路５に入力する。遅
延回路２は、同期分離回路１の出力を二垂直期間遅延し
たパルスを出力し、遅延回路３は、遅延回路２が動作し
ている間の同期分離回路１の出力をトリガとして二垂直
期間遅延したパルスを出力する。
る。ビデオ信号あるいはＲＧＢコンポジット信号を同期
分離回路１に入力し、垂直同期信号を抽出する。その出
力を２つの遅延回路２、３と加算回路５に入力する。遅
延回路２は、同期分離回路１の出力を二垂直期間遅延し
たパルスを出力し、遅延回路３は、遅延回路２が動作し
ている間の同期分離回路１の出力をトリガとして二垂直
期間遅延したパルスを出力する。
【００１４】同期分離回路１と遅延回路２、３から得ら
れた各出力を加算回路５により加算する。そこで加算さ
れた波形を、疑似垂直同期信号として垂直発振回路６に
入力し、垂直偏向回路を駆動し垂直走査を行う。
れた各出力を加算回路５により加算する。そこで加算さ
れた波形を、疑似垂直同期信号として垂直発振回路６に
入力し、垂直偏向回路を駆動し垂直走査を行う。
【００１５】図２において、（ａ）は同期分離回路１の
出力である垂直同期信号波形図、（ｂ）は遅延回路２の
出力波形図、（ｃ）は遅延回路３の出力波形図、（ｄ）
は加算回路５の出力波形図である。
出力である垂直同期信号波形図、（ｂ）は遅延回路２の
出力波形図、（ｃ）は遅延回路３の出力波形図、（ｄ）
は加算回路５の出力波形図である。
【００１６】ここで、同期分離回路１の出力である垂直
同期信号が１つ欠落した場合の回路動作を説明する。
同期信号が１つ欠落した場合の回路動作を説明する。
【００１７】図２において、同期分離回路１出力
（ａ）、遅延回路２出力（ｂ）、遅延回路３出力（ｃ）
の各パルスの振幅は１とする。仮に図２において、同期
分離回路１出力（ａ）のｔ２時の波形が欠落したとす
る。
（ａ）、遅延回路２出力（ｂ）、遅延回路３出力（ｃ）
の各パルスの振幅は１とする。仮に図２において、同期
分離回路１出力（ａ）のｔ２時の波形が欠落したとす
る。
【００１８】遅延回路２は同期分離回路１出力（ａ）の
ｔ１、ｔ３、ｔ５のときのパルスをトリガとして動作し
ているので、影響はない。遅延回路３は同期分離回路１
出力（ａ）のｔ２、ｔ４、ｔ６のときのパルスをトリガ
として動作しているため、ｔ４のときに出力しない。同
期分離回路１出力（ａ）、遅延回路２出力（ｂ）、遅延
回路３出力（ｃ）の各パルスを加算回路５により加算す
ると加算回路５出力（ｄ）のようなパルスとなる。垂直
発振回路６の動作可能入力振幅レベルを１以上にしてお
くと加算回路５出力（ｄ）のｔ１、ｔ２、ｔ３、ｔ４、
ｔ５、ｔ６のときのパルスにより垂直発振回路６は安定
して動作する。
ｔ１、ｔ３、ｔ５のときのパルスをトリガとして動作し
ているので、影響はない。遅延回路３は同期分離回路１
出力（ａ）のｔ２、ｔ４、ｔ６のときのパルスをトリガ
として動作しているため、ｔ４のときに出力しない。同
期分離回路１出力（ａ）、遅延回路２出力（ｂ）、遅延
回路３出力（ｃ）の各パルスを加算回路５により加算す
ると加算回路５出力（ｄ）のようなパルスとなる。垂直
発振回路６の動作可能入力振幅レベルを１以上にしてお
くと加算回路５出力（ｄ）のｔ１、ｔ２、ｔ３、ｔ４、
ｔ５、ｔ６のときのパルスにより垂直発振回路６は安定
して動作する。
【００１９】次に遅延回路２と３が同じ時間に出力した
ときの動作を説明する。図３において、（ａ）は同期分
離回路１の出力である垂直同期信号波形図、（ｂ）は遅
延回路２の出力波形図、（ｃ）は遅延回路３の出力波形
図、（ｄ）は比較回路４の出力波形図である。
ときの動作を説明する。図３において、（ａ）は同期分
離回路１の出力である垂直同期信号波形図、（ｂ）は遅
延回路２の出力波形図、（ｃ）は遅延回路３の出力波形
図、（ｄ）は比較回路４の出力波形図である。
【００２０】遅延回路２、３が同期分離回路１出力
（ａ）のｔ１のときのパルスをトリガとして動作したと
すると遅延回路２出力（ｂ）、遅延回路３出力（ｃ）に
示すようにどちらもｔ３のときにパルスを発生する。こ
の遅延回路２、３の出力を比較回路で同じか否かを判別
し、違っていれば比較回路４は遅延回路３に対しリセッ
ト信号を与えないが、同じあればパルス（ｄ）を発生す
る。このパルス（ｄ）により遅延回路３の動作を一時中
断させると、遅延回路３は、同期分離回路１より与えら
れたｔ４のときの垂直同期信号をトリガとして動作し、
ｔ６のときにパルスを出力する。よって遅延回路２と３
は交互にパルスを出力することになる。
（ａ）のｔ１のときのパルスをトリガとして動作したと
すると遅延回路２出力（ｂ）、遅延回路３出力（ｃ）に
示すようにどちらもｔ３のときにパルスを発生する。こ
の遅延回路２、３の出力を比較回路で同じか否かを判別
し、違っていれば比較回路４は遅延回路３に対しリセッ
ト信号を与えないが、同じあればパルス（ｄ）を発生す
る。このパルス（ｄ）により遅延回路３の動作を一時中
断させると、遅延回路３は、同期分離回路１より与えら
れたｔ４のときの垂直同期信号をトリガとして動作し、
ｔ６のときにパルスを出力する。よって遅延回路２と３
は交互にパルスを出力することになる。
【００２１】
【発明の効果】以上の実施例から明らかなように、本発
明の垂直同期信号回路によれば、例えばＡＰＬ変動によ
り同期分離回路出力に垂直同期信号が欠落したとして
も、同期分離回路の出力と、その出力をトリガとして動
作する２つの遅延回路の各出力を合成することで安定し
て垂直同期信号を得るとができる。
明の垂直同期信号回路によれば、例えばＡＰＬ変動によ
り同期分離回路出力に垂直同期信号が欠落したとして
も、同期分離回路の出力と、その出力をトリガとして動
作する２つの遅延回路の各出力を合成することで安定し
て垂直同期信号を得るとができる。
【図面の簡単な説明】
【図１】本発明の一実施例における垂直同期信号回路の
ブロック構成図
ブロック構成図
【図２】図１における誤動作時の各部波形図
【図３】図１における正常動作時の各部波形図
【図４】従来の垂直同期信号回路のブロック構成図
１ 同期分離回路
２ 遅延回路
３ 遅延回路
４ 比較回路
５ 加算回路
６ 垂直発振回路
７ 垂直偏向回路
Claims (2)
- 【請求項１】 垂直同期信号を抽出するための同期分離
回路とその出力をトリガとし二垂直期間遅延させる遅延
回路と、その遅延回路が動作している間の同期分離回路
の出力をトリガとし二垂直期間遅延させる遅延回路と、
２つの遅延回路が同出力の場合には比較回路により一方
の遅延回路の動作をクリアーするリセット回路を有し、
同期分離回路の出力と２つの遅延回路の出力を加算回路
により合成することで安定して垂直同期信号を得る垂直
同期信号回路。 - 【請求項２】 同期分離回路で抽出した垂直同期信号を
トリガとして動作する遅延回路において、二垂直期間遅
延した信号を疑似垂直同期信号とする垂直同期信号回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24572595A JP3405008B2 (ja) | 1995-09-25 | 1995-09-25 | 垂直同期信号回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24572595A JP3405008B2 (ja) | 1995-09-25 | 1995-09-25 | 垂直同期信号回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0993460A JPH0993460A (ja) | 1997-04-04 |
| JP3405008B2 true JP3405008B2 (ja) | 2003-05-12 |
Family
ID=17137880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24572595A Expired - Fee Related JP3405008B2 (ja) | 1995-09-25 | 1995-09-25 | 垂直同期信号回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3405008B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2905952A1 (en) * | 2011-03-10 | 2015-08-12 | Panasonic Intellectual Property Management Co., Ltd. | Video processing device and synchronization signal output method |
-
1995
- 1995-09-25 JP JP24572595A patent/JP3405008B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2905952A1 (en) * | 2011-03-10 | 2015-08-12 | Panasonic Intellectual Property Management Co., Ltd. | Video processing device and synchronization signal output method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0993460A (ja) | 1997-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100639522B1 (ko) | 복합 동기 신호를 사용하는 외부 동기 시스템 및 이 외부 동기 시스템을 사용하는 카메라 시스템 | |
| RU2128888C1 (ru) | Система для генерирования сигнала синхронизации для телевизионного приемника со строчной разверткой, система для генерирования сигнала тактовых импульсов в телевизионном приемнике со строчной разверткой, система для генерирования синхронизированного с устройством отображения тактового сигнала в телевизионной аппаратуре | |
| JP3405008B2 (ja) | 垂直同期信号回路 | |
| EP0454153B1 (en) | Synchronizing circuit | |
| US6275265B1 (en) | Video signal synchronizing apparatus | |
| US6108043A (en) | Horizontal sync pulse minimum width logic | |
| JP3316519B2 (ja) | ディジタル同期分離回路 | |
| JPH09135461A (ja) | クロック発生回路 | |
| JP3211685B2 (ja) | テレビジョン映像信号の水平アドレス発生回路 | |
| JPH0834569B2 (ja) | デジタル信号処理撮像装置 | |
| JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
| JPS625515B2 (ja) | ||
| JP3019310B2 (ja) | 自動周波数制御回路 | |
| JP2523010B2 (ja) | クランプパルス制御回路 | |
| KR200374292Y1 (ko) | 고화질보상 증폭장치 | |
| JP3114180B2 (ja) | 同期不連続検知装置 | |
| JP2997013B2 (ja) | 垂直同期再生回路 | |
| JPS637078B2 (ja) | ||
| JPH09215005A (ja) | 標本化信号処理装置 | |
| JPS63122366A (ja) | テレビジヨン受信機の水平同期用ｐｌｌ回路 | |
| JPH04250777A (ja) | 水平同期分離回路及びテレビジョン受像機 | |
| JPH0630295A (ja) | 映像信号の同期回路 | |
| JPS63227280A (ja) | 同期分離回路 | |
| JPH0856368A (ja) | ディジタルテレビジョン信号処理装置 | |
| JPH01132285A (ja) | 画像メモリ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |