JP3019310B2 - 自動周波数制御回路 - Google Patents
自動周波数制御回路Info
- Publication number
- JP3019310B2 JP3019310B2 JP63246491A JP24649188A JP3019310B2 JP 3019310 B2 JP3019310 B2 JP 3019310B2 JP 63246491 A JP63246491 A JP 63246491A JP 24649188 A JP24649188 A JP 24649188A JP 3019310 B2 JP3019310 B2 JP 3019310B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- frequency control
- automatic frequency
- afc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Receiver Circuits (AREA)
- Circuits Of Receivers In General (AREA)
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデジタルテレビ受像機やビデオテープレコー
ダ（以下VTRと記す）等の水平出力回路に用いて好適な
自動周波数制御（以下AFCと記す）回路に関する。
ダ（以下VTRと記す）等の水平出力回路に用いて好適な
自動周波数制御（以下AFCと記す）回路に関する。
本発明のAFCはVTR等に用いて好適なもので、同期信号
が重畳された映像信号が入力される入力手段と、映像信
号から同期信号を分離する同期信号分離手段と、同期信
号と第１の基準信号とを比較し、第１の自動周波数制御
エラー電圧を発生する第１の位相検波手段と、第１の自
動周波数制御エラー電圧に基づいて、第１の周波数信号
を出力する第１の電圧制御発振手段と、第１の周波数信
号に基づいて、第１の基準信号を生成する第１の基準信
号生成手段と、同期信号に基づく信号と第２の基準信号
とを比較し、第２の自動周波数制御エラー電圧を発生す
る第２の位相検波手段と、第２の自動周波数制御エラー
電圧に第１の自動周波数制御エラー電圧を重畳し、第３
の自動周波数制御エラー電圧を生成する重畳手段と、第
３の自動周波数制御エラー電圧に基づいて、第２の周波
数信号を出力する第２の電圧制御発振手段と、第２の周
波数信号に基づいて第２の基準信号を生成する第２の基
準信号生成手段とを具備することで、ビデオテープレコ
ーダの特殊再生時に発生する画像歪を補正する様にした
ものである。
が重畳された映像信号が入力される入力手段と、映像信
号から同期信号を分離する同期信号分離手段と、同期信
号と第１の基準信号とを比較し、第１の自動周波数制御
エラー電圧を発生する第１の位相検波手段と、第１の自
動周波数制御エラー電圧に基づいて、第１の周波数信号
を出力する第１の電圧制御発振手段と、第１の周波数信
号に基づいて、第１の基準信号を生成する第１の基準信
号生成手段と、同期信号に基づく信号と第２の基準信号
とを比較し、第２の自動周波数制御エラー電圧を発生す
る第２の位相検波手段と、第２の自動周波数制御エラー
電圧に第１の自動周波数制御エラー電圧を重畳し、第３
の自動周波数制御エラー電圧を生成する重畳手段と、第
３の自動周波数制御エラー電圧に基づいて、第２の周波
数信号を出力する第２の電圧制御発振手段と、第２の周
波数信号に基づいて第２の基準信号を生成する第２の基
準信号生成手段とを具備することで、ビデオテープレコ
ーダの特殊再生時に発生する画像歪を補正する様にした
ものである。
従来のPAL（Phase Alternation by Line）方式、或は
SECAM（Se′quenticel Couleur a me′moire）方式の様
に垂直周波数が50Hzの50フィールド方式の映像信号は大
画面のフリッカを生じやすく、このためにフィールド周
波数を２倍にしてフリッカを軽減する方式が提案されて
いる。この様なフリッカリダクション回路を第５図A,B
及び第６図A,Bの画像及び走査線の三次元モデル図で説
明する。PAL或はSECAM方式では垂直周波数が第５図A,B
に示す様にｉフィールド（31）とｉ＋１フィールド（3
2）はインタレース走査され、ｉフィールド（31）、ｉ
＋１フィールド（32）、ｉ＋２フィールド（33）‥‥間
は50Hzで20μｓであるが、この様な50フィールド方式の
ものでは大画面部分においてちらつきが目立つ問題があ
るのでフィールド周波数を第６図A,Bに示す様に２倍の1
00Hz、10μｓとして大画面部分のフリッカを低減させて
いる。
SECAM（Se′quenticel Couleur a me′moire）方式の様
に垂直周波数が50Hzの50フィールド方式の映像信号は大
画面のフリッカを生じやすく、このためにフィールド周
波数を２倍にしてフリッカを軽減する方式が提案されて
いる。この様なフリッカリダクション回路を第５図A,B
及び第６図A,Bの画像及び走査線の三次元モデル図で説
明する。PAL或はSECAM方式では垂直周波数が第５図A,B
に示す様にｉフィールド（31）とｉ＋１フィールド（3
2）はインタレース走査され、ｉフィールド（31）、ｉ
＋１フィールド（32）、ｉ＋２フィールド（33）‥‥間
は50Hzで20μｓであるが、この様な50フィールド方式の
ものでは大画面部分においてちらつきが目立つ問題があ
るのでフィールド周波数を第６図A,Bに示す様に２倍の1
00Hz、10μｓとして大画面部分のフリッカを低減させて
いる。
尚、第６図A,Bのｉフィールド（31）の垂直同期信号
間（1v）は313.0H、ｉ′フィールド（31a）の（1v）は3
12.5H、（ｉ＋１）フィールド（32）は312.0H、（ｉ＋
１）′フィールド（32a）は312.5H、（ｉ＋２）フィー
ルド（33）は313.0H‥‥となる。
間（1v）は313.0H、ｉ′フィールド（31a）の（1v）は3
12.5H、（ｉ＋１）フィールド（32）は312.0H、（ｉ＋
１）′フィールド（32a）は312.5H、（ｉ＋２）フィー
ルド（33）は313.0H‥‥となる。
この様なフリッカリダクション回路では垂直及び水平
周波数を２倍にして用いている。この２倍の垂直及び水
平周波数を得るためのクロックジェネレータとしてAFC
回路が用いられている。
周波数を２倍にして用いている。この２倍の垂直及び水
平周波数を得るためのクロックジェネレータとしてAFC
回路が用いられている。
このクロックジェネレータは水平同期信号を基準にし
て水平同期用信号間隔が変動してもAFC回路により常に
一定数のクロック信号を発生させる様にしている。
て水平同期用信号間隔が変動してもAFC回路により常に
一定数のクロック信号を発生させる様にしている。
垂直周波数を２倍にするには入力された映像信号デー
タをメモリに書き込み、書き込んだときの２倍の速度で
読み出せばよく、このとき読み出しクロックは上述のAF
Cから取り出されているので水平同期信号にロックして
いる。
タをメモリに書き込み、書き込んだときの２倍の速度で
読み出せばよく、このとき読み出しクロックは上述のAF
Cから取り出されているので水平同期信号にロックして
いる。
上述の如き垂直周波数を２倍にするフリッカリダクシ
ョン回路を有するデジタルテレビ受像機からの映像デー
タをビデオテープレコーダにより特殊再生するとき、特
にピクチャーサーチ、スロースチール再生等をすると、
ノイズバーの出ない所に画像歪を発生する問題が生ず
る。
ョン回路を有するデジタルテレビ受像機からの映像デー
タをビデオテープレコーダにより特殊再生するとき、特
にピクチャーサーチ、スロースチール再生等をすると、
ノイズバーの出ない所に画像歪を発生する問題が生ず
る。
この様に歪の生ずる原因を第７図及び第８図によって
説明する。
説明する。
第７図Ａは通常のテレビジョン受像機の垂直同期信号
VSync間にピクチャーサーチによってノイズ信号（33
a），（33b）が発生した状態を示す、この様なノイズ信
号発生時には第８図Ａに示す様にテレビジョン画面（3
4）で縦縞（35）を再生した場合にはノイズバー（36
a），（36b）でスキュー（37a），（37b）を生ずる。
VSync間にピクチャーサーチによってノイズ信号（33
a），（33b）が発生した状態を示す、この様なノイズ信
号発生時には第８図Ａに示す様にテレビジョン画面（3
4）で縦縞（35）を再生した場合にはノイズバー（36
a），（36b）でスキュー（37a），（37b）を生ずる。
次にフリッカリダクション回路を有する垂直同期周波
数を２倍の2VSyncとしたテレビジョン受像機では第７図
Ｂ及び第８図Ｂに示す様にノイズ信号（33a），（33b）
の他に画面上でノイズ信号のない部分でもクロック信号
がスキューに追従出来ないので画面上でスキュー（38）
が発生してしまう欠点があった。このスキュー（38）は
２倍にしていないVSyncのノイズがあった位置に対応し
ている。
数を２倍の2VSyncとしたテレビジョン受像機では第７図
Ｂ及び第８図Ｂに示す様にノイズ信号（33a），（33b）
の他に画面上でノイズ信号のない部分でもクロック信号
がスキューに追従出来ないので画面上でスキュー（38）
が発生してしまう欠点があった。このスキュー（38）は
２倍にしていないVSyncのノイズがあった位置に対応し
ている。
本発明は叙上の欠点に鑑みなされたものでその目的と
するところは、ビデオテープレコーダ再生時にバーノイ
ズのない所に発生する画像歪を改善させる様にしたAFC
回路を提供せんとするものである。
するところは、ビデオテープレコーダ再生時にバーノイ
ズのない所に発生する画像歪を改善させる様にしたAFC
回路を提供せんとするものである。
本発明のAFC回路は同期信号が重畳された映像信号が
入力される入力手段（４）と、映像信号から同期信号を
分離する同期信号分離手段と、同期信号と第１の基準信
号とを比較し、第１の自動周波数制御エラー電圧を発生
する第１の位相検波手段（３）と、第１の自動周波数制
御エラー電圧に基づいて、第１の周波数信号を出力する
第１の電圧制御発振手段（５）と、第１の周波数信号に
基づいて、第１の基準信号を生成する第１の基準信号生
成手段（６）と、同期信号に基づく信号と第２の基準信
号とを比較し、第２の自動周波数制御エラー電圧を発生
する第２の位相検波手段（12）と、第２の自動周波数制
御エラー電圧に第１の自動周波数制御エラー電圧を重畳
し、第３の自動周波数制御エラー電圧を生成する重畳手
段と、第３の自動周波数制御エラー電圧に基づいて、第
２の周波数信号を出力する第２の電圧制御発振手段（1
4）と第２の周波数信号に基づいて第２の基準信号を生
成する第２の基準信号生成手段（17）とを具備すること
を特徴とする自動周波数制御回路としたものである。
入力される入力手段（４）と、映像信号から同期信号を
分離する同期信号分離手段と、同期信号と第１の基準信
号とを比較し、第１の自動周波数制御エラー電圧を発生
する第１の位相検波手段（３）と、第１の自動周波数制
御エラー電圧に基づいて、第１の周波数信号を出力する
第１の電圧制御発振手段（５）と、第１の周波数信号に
基づいて、第１の基準信号を生成する第１の基準信号生
成手段（６）と、同期信号に基づく信号と第２の基準信
号とを比較し、第２の自動周波数制御エラー電圧を発生
する第２の位相検波手段（12）と、第２の自動周波数制
御エラー電圧に第１の自動周波数制御エラー電圧を重畳
し、第３の自動周波数制御エラー電圧を生成する重畳手
段と、第３の自動周波数制御エラー電圧に基づいて、第
２の周波数信号を出力する第２の電圧制御発振手段（1
4）と第２の周波数信号に基づいて第２の基準信号を生
成する第２の基準信号生成手段（17）とを具備すること
を特徴とする自動周波数制御回路としたものである。
本発明のAFC回路はクロック信号を発生させるためのA
FC回路からのエラー電圧を偏向電圧のAFC回路のエラー
電圧に重畳させてクロックを発生させるAFC回路で追従
出来ないスキューを偏向回路AFC回路で補正することが
出来るのでビデオテープレコーダの特殊再生時にノイズ
バーのない部分に出来る画像歪を改善させることが出来
る。
FC回路からのエラー電圧を偏向電圧のAFC回路のエラー
電圧に重畳させてクロックを発生させるAFC回路で追従
出来ないスキューを偏向回路AFC回路で補正することが
出来るのでビデオテープレコーダの特殊再生時にノイズ
バーのない部分に出来る画像歪を改善させることが出来
る。
以下、本発明のAFC回路を第１図乃至第４図について
説明する。
説明する。
第２図は本発明のAFC回路が用いられているフリッカ
リグクション手段を有すPAL用のデジタルカラーテレビ
受像機の構成を示すものである。
リグクション手段を有すPAL用のデジタルカラーテレビ
受像機の構成を示すものである。
第２図に於いて、入力端子（41）にはPAL/SECAM方式
のコンポジットビデオ信号が入力されてアナログY/C分
離回路（42）及び同期分離回路（９）に供給される。ア
ナログY/C分離回路（42）では輝度信号Ｙと色差信号Ｒ
−Y,B−Ｙに分離され、輝度信Ｙはアナログ−デジタル
変換回路（19）に供給されデジタル信号に変換されたの
ちにノイズリダクション回路（21）とメモリ（23Y），
（23Y′）の系を通ってデジタル−アナログ変換回路（2
6）に出力されて2Yのアナログ輝度信号をRGB変換回路
（27）に供給する。
のコンポジットビデオ信号が入力されてアナログY/C分
離回路（42）及び同期分離回路（９）に供給される。ア
ナログY/C分離回路（42）では輝度信号Ｙと色差信号Ｒ
−Y,B−Ｙに分離され、輝度信Ｙはアナログ−デジタル
変換回路（19）に供給されデジタル信号に変換されたの
ちにノイズリダクション回路（21）とメモリ（23Y），
（23Y′）の系を通ってデジタル−アナログ変換回路（2
6）に出力されて2Yのアナログ輝度信号をRGB変換回路
（27）に供給する。
アナログY/C分離回路（42）で分離された色差信号Ｒ
−Y,B−Ｙはアナログスイッチ（43）を介してＲ−Y,B−
Y,R−Y,B−Ｙの様にシリアルな色差データとなされ、ア
ナログ−デジタル変換回路（20）でデジタル化され、色
差用のノイズリダクション回路（22）を介してメモリ
（23c），（23c′）に供給される。メモリ（23c），（2
3c′）は４ビット構成で８ビットのシリアルデータをパ
ラレルに４ビット単位でメモリする。メモリ（23c），
（23c′）出力はフリッカリダクション回路（24）に８
ビットで入力され、２倍の色差信号2R−Y,2B−Ｙとして
出力される。このために読み出しコントロール信号V
CLR1は書き込みコントロール信号VCLR0の２倍で読み出
される。
−Y,B−Ｙはアナログスイッチ（43）を介してＲ−Y,B−
Y,R−Y,B−Ｙの様にシリアルな色差データとなされ、ア
ナログ−デジタル変換回路（20）でデジタル化され、色
差用のノイズリダクション回路（22）を介してメモリ
（23c），（23c′）に供給される。メモリ（23c），（2
3c′）は４ビット構成で８ビットのシリアルデータをパ
ラレルに４ビット単位でメモリする。メモリ（23c），
（23c′）出力はフリッカリダクション回路（24）に８
ビットで入力され、２倍の色差信号2R−Y,2B−Ｙとして
出力される。このために読み出しコントロール信号V
CLR1は書き込みコントロール信号VCLR0の２倍で読み出
される。
同期分離回路（９）では垂直同期信号VSyncと水平同
期信号HSyncを分離し、HSyncは水併用のAFC回路（10）
に供給され基準の、例えば28MHzクロック信号を発生
し、フリッカリダクション回路（24）に供給すると共
に、メモリ（23Y），（23Y′），（23c），（23c′）、
デジタル−アナログ変換回路（26）に供給され、フリッ
カリダクション回路（24）はアナログY/C分離回路（4
2）、アナログスイッチ（43）、アナログ−デジタル変
換回路（42），（20）、ノイズリダクション回路（2
1），（22）、偏向回路（25）をコントロールしてい
る。この偏向回路内には通常水平偏向回路内にAFC回路
を有する。このAFC回路は水平の周波数は垂直よりも高
く、雑音が混入すると同期出力にも雑音が混入し、この
同期出力で発振器を制御した場合に同期が乱れ、安定な
画面が得られないのを防ぐために用いられている。この
水平偏向回路のAFC回路にはフリッカリダクション回路
（24）から２倍の周波数の水平同期信号（以下、2HSync
と記す）が入力される。本発明のAFC回路はこの様にフ
リッカリダクション回路（24）、メモリ（23Y），（23
Y′），（23C），（23C′）、デジタル−アナログ回路
（26）等にクロック信号を供給するためのAFC回路（1
0）と偏向回路（25）内の水平偏向回路用のAFC回路に関
するもので、その詳細を第１図に示す。第１図でAFC回
路（10）は入力端子（41）から入力されたPAL或はSECAM
方式の映像信号を同期分離回路（９）でHSyncとVSyncに
分離し、第３図A,A′図示のHSync（１）は位相検波回路
（３）に供給される。この位相検波回路（３）は位相同
期ループ回路（以下PLLと記す）（40）構成とされる、
後述する電圧制御発振器（以下、VCOと記）（５）で出
力されたクロック信号を比較信号形成回路（６）に供給
してHSync（１）周期に同期した第３図B,B′に示す水平
基準信号（以下、HREFと記す）（2a），（2b）が供給さ
れて位相比較がなされる。
期信号HSyncを分離し、HSyncは水併用のAFC回路（10）
に供給され基準の、例えば28MHzクロック信号を発生
し、フリッカリダクション回路（24）に供給すると共
に、メモリ（23Y），（23Y′），（23c），（23c′）、
デジタル−アナログ変換回路（26）に供給され、フリッ
カリダクション回路（24）はアナログY/C分離回路（4
2）、アナログスイッチ（43）、アナログ−デジタル変
換回路（42），（20）、ノイズリダクション回路（2
1），（22）、偏向回路（25）をコントロールしてい
る。この偏向回路内には通常水平偏向回路内にAFC回路
を有する。このAFC回路は水平の周波数は垂直よりも高
く、雑音が混入すると同期出力にも雑音が混入し、この
同期出力で発振器を制御した場合に同期が乱れ、安定な
画面が得られないのを防ぐために用いられている。この
水平偏向回路のAFC回路にはフリッカリダクション回路
（24）から２倍の周波数の水平同期信号（以下、2HSync
と記す）が入力される。本発明のAFC回路はこの様にフ
リッカリダクション回路（24）、メモリ（23Y），（23
Y′），（23C），（23C′）、デジタル−アナログ回路
（26）等にクロック信号を供給するためのAFC回路（1
0）と偏向回路（25）内の水平偏向回路用のAFC回路に関
するもので、その詳細を第１図に示す。第１図でAFC回
路（10）は入力端子（41）から入力されたPAL或はSECAM
方式の映像信号を同期分離回路（９）でHSyncとVSyncに
分離し、第３図A,A′図示のHSync（１）は位相検波回路
（３）に供給される。この位相検波回路（３）は位相同
期ループ回路（以下PLLと記す）（40）構成とされる、
後述する電圧制御発振器（以下、VCOと記）（５）で出
力されたクロック信号を比較信号形成回路（６）に供給
してHSync（１）周期に同期した第３図B,B′に示す水平
基準信号（以下、HREFと記す）（2a），（2b）が供給さ
れて位相比較がなされる。
HSync（１）の周波数が安定しているときにはHREF（2
a）との位相関係は第３図Ａの様にHREF（2a）の立ち下
りパルスはHSync（１）幅の略真中で立ち下るため第３
図Ｃの様に示す検波出力信号（3a）が得られる。この検
波出力信号（3a）を低域通過濾波器（以下、LPFと記
す）（４）に通して平滑化し、第３図Ｄに示す様なAFC
エラー信号９をVCO（５）に供給して電圧−周波数変換
し、クロック信号を出力端子（７）に得ると共に比較信
号形成回路（６）に供給し、所定幅のHREF（2a），（2
b）を得ている。AFC回路（10）ではHSync（１）の周波
数が例えば高くなってくると第３図Ａ′の様にH
Sync（１）とHREF（2b）は第３図Ｂ′に示す様にHSync
（１）幅の真中より先でHREF（2b）の立ち下りパルスが
立ち下るために第３図Ｃの（3b）で示す様な検波信号出
力となり、LPF（４）の出力であるAFCエラー信号（4
a），（4b）が出力される。このAFCエラー信号によって
AFCが行なわれ、水平同期信号間隔が変動しても、常に
一定数のクロックが出力端子（７）に供給出来る様に成
されている。この出力端子（７）の出力は第２図に示す
様にフリッカリダクション回路（24）、メモリ（23
Y），（23Y′），（23C），（23C′）、D/A変換回路（2
6）に供給される。
a）との位相関係は第３図Ａの様にHREF（2a）の立ち下
りパルスはHSync（１）幅の略真中で立ち下るため第３
図Ｃの様に示す検波出力信号（3a）が得られる。この検
波出力信号（3a）を低域通過濾波器（以下、LPFと記
す）（４）に通して平滑化し、第３図Ｄに示す様なAFC
エラー信号９をVCO（５）に供給して電圧−周波数変換
し、クロック信号を出力端子（７）に得ると共に比較信
号形成回路（６）に供給し、所定幅のHREF（2a），（2
b）を得ている。AFC回路（10）ではHSync（１）の周波
数が例えば高くなってくると第３図Ａ′の様にH
Sync（１）とHREF（2b）は第３図Ｂ′に示す様にHSync
（１）幅の真中より先でHREF（2b）の立ち下りパルスが
立ち下るために第３図Ｃの（3b）で示す様な検波信号出
力となり、LPF（４）の出力であるAFCエラー信号（4
a），（4b）が出力される。このAFCエラー信号によって
AFCが行なわれ、水平同期信号間隔が変動しても、常に
一定数のクロックが出力端子（７）に供給出来る様に成
されている。この出力端子（７）の出力は第２図に示す
様にフリッカリダクション回路（24）、メモリ（23
Y），（23Y′），（23C），（23C′）、D/A変換回路（2
6）に供給される。
本発明ではAFC回路（10）のLPF（４）から取り出され
たAFCエラー信号をバッファアンプ（８）とシールド線
（8a）を介し、PLL（44）を構成する水平偏向回路用AFC
回路（30）のVCO（14）の前後に供給する。水平偏向回
路用AFC回路（30）の入力端子（11）には第２図で示し
たフリッカリダクション回路（24）からHSync（１）の
２倍の周波数の2HSync（18）が供給される。位相比較回
路（12）に供給する2HSync（18）を第４図A,A′に示
す。比較信号形成回路（17）で発生させた第４図B,B′
の如き比較信号のHREF（19a），（19b）が位相検波回路
（12）に供給されると、両者の位相差が比較され、位相
差に応じた第４図C,C′に示す検波出力電圧（12a），
（12b）が生ずる。検波出力は高周波成分を含んでいる
のでローパスフィルタ（13）を通してAFCエラー信号（1
3a），（13b）が第４図D,D′の如く得られ、このAFCエ
ラー信号（13a），（13b）をVCO（14）に供給し発振周
波数と位相を制御する。VCO（14）には第３図D,D′に示
したAFC回路（10）のAFCエラー信号（4a），（4b）と第
４図D,D′で示したAFCエラー信号（13a），（13b）が重
畳されている、VCO（14）の出力は水平駆動回路（13）
と水平出力回路（16）を介してCRT（28）の水平偏向コ
イル（29）に供給される。水平出力回路（16）の出力は
比較信号形成回路（17）に供給されてHREF（19a），（1
9b）を形成している。
たAFCエラー信号をバッファアンプ（８）とシールド線
（8a）を介し、PLL（44）を構成する水平偏向回路用AFC
回路（30）のVCO（14）の前後に供給する。水平偏向回
路用AFC回路（30）の入力端子（11）には第２図で示し
たフリッカリダクション回路（24）からHSync（１）の
２倍の周波数の2HSync（18）が供給される。位相比較回
路（12）に供給する2HSync（18）を第４図A,A′に示
す。比較信号形成回路（17）で発生させた第４図B,B′
の如き比較信号のHREF（19a），（19b）が位相検波回路
（12）に供給されると、両者の位相差が比較され、位相
差に応じた第４図C,C′に示す検波出力電圧（12a），
（12b）が生ずる。検波出力は高周波成分を含んでいる
のでローパスフィルタ（13）を通してAFCエラー信号（1
3a），（13b）が第４図D,D′の如く得られ、このAFCエ
ラー信号（13a），（13b）をVCO（14）に供給し発振周
波数と位相を制御する。VCO（14）には第３図D,D′に示
したAFC回路（10）のAFCエラー信号（4a），（4b）と第
４図D,D′で示したAFCエラー信号（13a），（13b）が重
畳されている、VCO（14）の出力は水平駆動回路（13）
と水平出力回路（16）を介してCRT（28）の水平偏向コ
イル（29）に供給される。水平出力回路（16）の出力は
比較信号形成回路（17）に供給されてHREF（19a），（1
9b）を形成している。
本発明のAFC回路によればVTRの特殊再生時にノイズバ
ーのない位置に生ずる画像歪を大幅に改善することが可
能となる。
ーのない位置に生ずる画像歪を大幅に改善することが可
能となる。
尚、本発明は上述の実施例に限定することなく本発明
の要旨を逸脱しない範囲で種々の変形が可能である。
の要旨を逸脱しない範囲で種々の変形が可能である。
本発明のAFC回路によればフリッカリダクション回路
を構成するときに用いるAFC回路を用いて水平偏向回路
のAFC回路にAFCエラー電圧を供給するだけでVTRの特殊
再生時に生ずるバーノイズのない所に発生する画像歪を
改善することが出来る。
を構成するときに用いるAFC回路を用いて水平偏向回路
のAFC回路にAFCエラー電圧を供給するだけでVTRの特殊
再生時に生ずるバーノイズのない所に発生する画像歪を
改善することが出来る。
第１図は本発明のAFC回路の系統図、第２図は本発明のA
FC回路を説明するためのフリッカリダクション回路の系
統図、第３図及び第４図は本発明のAFC回路の波形図、
第５図はPAL方式の画像及び走査線の三次元モデル図、
第６図はフリッカリダクション回路の画像及び走査線の
三次元モデル図、第７図はフリッカリダクションを説明
する波形図、第８図は画面上のスキュー説明図である。 （３），（12）は位相検波回路、（４），（14）はLP
F、（５），（14）はVCO、（８）はバッファアンプ、
（６），（17）は比較信号形成回路、（10）はAFC回
路、（30）は水平偏向回路用AFC回路である。
FC回路を説明するためのフリッカリダクション回路の系
統図、第３図及び第４図は本発明のAFC回路の波形図、
第５図はPAL方式の画像及び走査線の三次元モデル図、
第６図はフリッカリダクション回路の画像及び走査線の
三次元モデル図、第７図はフリッカリダクションを説明
する波形図、第８図は画面上のスキュー説明図である。 （３），（12）は位相検波回路、（４），（14）はLP
F、（５），（14）はVCO、（８）はバッファアンプ、
（６），（17）は比較信号形成回路、（10）はAFC回
路、（30）は水平偏向回路用AFC回路である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 内藤 秀文 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (56)参考文献 特開 昭62−159980（ＪＰ，Ａ) 特開 昭62−232284（ＪＰ，Ａ) 特開 昭52−71922（ＪＰ，Ａ) 特開 昭63−185171（ＪＰ，Ａ) 特開 昭61−136383（ＪＰ，Ａ) 特開 昭63−189052（ＪＰ，Ａ) 実開 昭62−87391（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/12
Claims (1)
- 【請求項１】同期信号が重畳された映像信号が入力され
る入力手段と、 上記映像信号から上記同期信号を分離する同期信号分離
手段と、 上記同期信号と第１の基準信号とを比較し、第１の自動
周波数制御エラー電圧を発生する第１の位相検波手段
と、 上記第１の自動周波数制御エラー電圧に基づいて、第１
の周波数信号を出力する第１の電圧制御発振手段と、 上記第１の周波数信号に基づいて、上記第１の基準信号
を生成する上記第１の基準信号生成手段と、 上記同期信号に基づく信号と第２の基準信号とを比較
し、第２の自動周波数制御エラー電圧を発生する第２の
位相検波手段と、 上記第２の自動周波数制御エラー電圧に上記第１の自動
周波数制御エラー電圧を重畳し、第３の自動周波数制御
エラー電圧を生成する重畳手段と、 上記第３の自動周波数制御エラー電圧に基づいて、第２
の周波数信号を出力する第２の電圧制御発振手段と、 上記第２の周波数信号に基づいて上記第２の基準信号を
生成する第２の基準信号生成手段と、 を具備することを特徴とする自動周波数制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63246491A JP3019310B2 (ja) | 1988-09-30 | 1988-09-30 | 自動周波数制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63246491A JP3019310B2 (ja) | 1988-09-30 | 1988-09-30 | 自動周波数制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0294927A JPH0294927A (ja) | 1990-04-05 |
| JP3019310B2 true JP3019310B2 (ja) | 2000-03-13 |
Family
ID=17149190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63246491A Expired - Fee Related JP3019310B2 (ja) | 1988-09-30 | 1988-09-30 | 自動周波数制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3019310B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6051832B2 (ja) * | 1975-12-12 | 1985-11-15 | 株式会社日立製作所 | 映像の位相ゆらぎ補正装置 |
| JPS6223284A (ja) * | 1985-07-23 | 1987-01-31 | Matsushita Electric Ind Co Ltd | 水平同期回路 |
| JPS6287391U (ja) * | 1985-11-20 | 1987-06-04 | ||
| US4634939A (en) * | 1985-12-24 | 1987-01-06 | Rca Corporation | Circuit synchronized by a signal at a deflection frequency |
| JPH07105898B2 (ja) * | 1987-01-27 | 1995-11-13 | 松下電器産業株式会社 | 水平同期回路 |
-
1988
- 1988-09-30 JP JP63246491A patent/JP3019310B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0294927A (ja) | 1990-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2520109B2 (ja) | ビデオ信号混合装置 | |
| EP0190919B1 (en) | Recording system | |
| JPH0535959B2 (ja) | ||
| JP2610726B2 (ja) | 同期信号復元回路 | |
| JPH03167981A (ja) | 時間軸補正装置 | |
| JP3019310B2 (ja) | 自動周波数制御回路 | |
| EP0584824B1 (en) | Oscillator circuit suitable for picture-in-picture system | |
| US5126854A (en) | Phase lock circuit for generating a phase synched synchronizing video signal | |
| US5031031A (en) | Video signal processing apparatus | |
| KR19980013930A (ko) | 디지탈 비디오 디스크의 영상신호 재생장치 및 그 제어방법 | |
| JP2794581B2 (ja) | 映像信号処理装置 | |
| KR920010997B1 (ko) | 주파수대역 압신시 칼라프레임펄스 기록재생회로 | |
| JP3511821B2 (ja) | 映像信号処理回路 | |
| JP4663134B2 (ja) | アナログ・ビデオ信号のａ／ｄ変換装置および方法 | |
| JP2982165B2 (ja) | 映像信号受像機 | |
| JP3240751B2 (ja) | Ｐｌｌ回路と映像表示装置 | |
| JPH05207413A (ja) | 映像信号の処理装置 | |
| JPS60180290A (ja) | テレビジヨン受像機 | |
| JP3129866B2 (ja) | アスペクト比変換装置 | |
| JPH01132284A (ja) | 画像メモリ制御装置 | |
| JP3024724B2 (ja) | スキュー検出回路 | |
| JPS63199596A (ja) | 映像信号処理装置 | |
| JP3186994B2 (ja) | 画像表示装置 | |
| JPH01132285A (ja) | 画像メモリ制御装置 | |
| JP2523010B2 (ja) | クランプパルス制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |