JP3602463B2 - トランジスタの作製方法 - Google Patents
トランジスタの作製方法 Download PDFInfo
- Publication number
- JP3602463B2 JP3602463B2 JP2001083241A JP2001083241A JP3602463B2 JP 3602463 B2 JP3602463 B2 JP 3602463B2 JP 2001083241 A JP2001083241 A JP 2001083241A JP 2001083241 A JP2001083241 A JP 2001083241A JP 3602463 B2 JP3602463 B2 JP 3602463B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- semiconductor thin
- gate electrode
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の属する技術分野】
本発明は、MISトランジスタの作製方法に関する。特に本発明は、高速イオンを照射することによって、半導体領域中に不純物を導入した後、レーザーアニールもしくはランプアニールのごとき、レーザーあるいはそれと同等な強光を半導体に照射することによって結晶性を向上せしめる方法に関する。
【0002】
【従来の技術】
半導体(S)上に薄い絶縁被膜(I)と制御用の(金属)電極(M)を設けた構造をMIS構造といい、このような構造によって半導体を流れる電流を制御するトランジスタをMISトランジスタという。絶縁被膜として、酸化珪素膜が用いられる場合にはMOSトランジスタと称される。
【0003】
このようなMISトランジスタは従来は、不純物導入後の活性化工程(すなわち、不純物導入の際に生じた結晶欠陥を回復させる工程)を熱アニールによっておこなっていたが、そのためには1000℃以上もの高温を必要とした。近年、プロセスの低温化の要請によって、このような高温での熱アニールに代わる方法が検討されている。その中で有力な方法はレーザー等の強光を照射することによって活性化をおこなう方法で、使用する光源によってレーザーアニール、あるいはランプアニールと称される。
【0004】
従来のレーザーアニールを用いたMISトランジスタの作製例を図3を用いて説明する。基板301上に下地絶縁膜302を堆積し、さらに実質的に真性の結晶性の半導体被膜を堆積し、これをパターニングして島状半導体領域303を形成する。そして、ゲート絶縁膜として機能する絶縁被膜304を堆積し、さらに、ゲート電極305を形成する。(図3(A))
【0005】
必要ならば、ゲート電極を陽極酸化して、ゲート電極・配線の上面および側面に陽極酸化物306を形成する。このような陽極酸化物を形成する方法およびそのメリットについては、特願平4−30220、同4−34194、同4−38637等に詳述されている。もちろん、必要がなければ、このような陽極酸化工程を用いなくとも構わないことは言うまでもない。(図3(B))
その後、イオン注入法、もしくはイオン(プラズマ)ドーピング法によって不純物のドーピングがおこなわれる。すなわち、高速イオン流に基板を置き、このゲート電極部、すなわちゲート電極とその周囲の陽極酸化物をマスクとして、島状半導体領域303に自己整合的に不純物を注入し、不純物領域(ソース、ドレインとなる)307を形成する。(図3(C))
【0006】
さらに、レーザー光等の強光を照射して、先の不純物注入工程によって結晶性が劣化した半導体領域の結晶性を回復させる。(図3(D))
その後、層間絶縁物308を堆積し、これにコンタクトホールを設けて、ソースおよびドレイン電極309を形成して、完成させる。(図3(E))
【0007】
【発明が解決しようする課題】
上記の方法では、トランジスタのゲート絶縁膜の耐圧を向上せしめんとすれば、ゲート絶縁膜の厚さは厚いほうが好ましかった。しかしながら、そのことは、同時に不純物イオンの加速電圧を高くし、ドーピング処理時間を長くすることを要求するものであった。特に浅い不純物領域を形成する場合には、極めてエネルギーのそろった単色性のイオンビームが必要とされたが、そのために単位時間当たりのドーズ量は著しく低下した。
【0008】
一方、ドーピングを効率的におこなうためにゲート絶縁膜を除去して、半導体表面を露出せしめると、レーザー光等の強光を照射して活性化するに表面が粗くなり、コンタクト不良等の原因になった。本発明はこのような問題に鑑みてなされたものであって、ドーピングおよびレーザー活性化を効率よくおこなうための方法を提供する。
【0009】
【課題を解決するための手段】
本発明では、ゲート絶縁膜として形成された絶縁被膜をゲート電極部をマスクとして自己整合的にエッチングして適切なエネルギーのイオンが透過する程度にまで薄くし、これを通して不純物を高速イオン照射によって半導体領域に導入する。しかる後、レーザー照射、もしくはそれと同等な強光を照射することによって、アニールを達成するものである。レーザー照射に先立って、透明な絶縁被膜を半導体表面に形成しておいてもよい。このような方法を採用するために、先に指摘したようなドーピングの効率の低下は生じず、きわめて効率よくドーピングとそれに続く活性化が達成できる。
【0010】
【実施例】
〔実施例1〕 図1には本実施例を示す。コーニング7059等の無アルカリガラス基板101上に下地絶縁膜102として、厚さ100nmの酸化珪素膜を堆積し、さらに実質的に真性のアモルファスのシリコン半導体被膜(厚さ150nm)堆積し、600℃で12時間アニールすることによってこれを結晶化させた。これをパターニングして島状半導体領域103を形成した。そして、ゲート絶縁膜として厚さ120nmの酸化珪素被膜104を堆積し、さらに、厚さ600nmのアルミニウムを用いてゲート電極105を形成した。(図1(A))
【0011】
その後、ゲート電極を陽極酸化して、ゲート電極・配線の上面および側面に陽極酸化物106を形成した。このような陽極酸化物を形成する方法およびそのメリットについては、特開平4−30220、同4−34194、同4−38637等に詳述されている。もちろん、必要がなければ、このような陽極酸化工程を用いなくとも構わないことは言うまでもない。(図1(B))
【0012】
その後、ドライエッチング法によって、ゲート絶縁膜をエッチングした。エッチングガスとしては四フッ化炭素等を用いた。このときには、陽極酸化物(アルミナ)はエッチングされず、結果的にゲート絶縁膜のうち、ゲート電極部(ゲート電極105と陽極酸化物106)の下部に存在するもの以外がエッチングされた。ゲート絶縁膜104が50nmになった時点でエッチングを中断し、薄い絶縁膜107を形成した。そして、15〜50keV、例えば30keVに加速したリン/水素プラズマ流を照射することによって、島状半導体領域103に自己整合的にリンを注入し、不純物領域(ソース、ドレインとなる)108を形成した。(図1(C))
【0013】
そして、KrFエキシマーレーザー光(波長248nm)を照射して、先の不純物注入工程によって結晶性が劣化した半導体領域108の結晶性を回復させた。このときのエネルギー密度は、150〜300mJ/cm2 、例えば、200mJ/cm2 とした。(図1(D))
その後、層間絶縁物109を堆積し、これにコンタクトホールを設けて、ソースおよびドレイン電極110を形成して完成させた。以上の工程によってNチャネル型トランジスタが形成された(図1(E))
【0014】
同様にしてPチャネル型トランジスタも形成でき、また、公知のCMOS技術を使用すれば、同一基板上にNチャネル型トランジスタとPチャネル型トランジスタを混載することも可能である。例えば、本実施例に示した方法によって作製したMOSトランジスタの典型的な移動度は、Nチャネル型で120cm2 /Vs、Pチャネル型で80cm2 /Vsであった。また、同一基板上にNチャネルトランジスタとPチャネルトランジスタを形成して作製したCMOSシフトレジスタ(5段)では、ドレイン電圧20Vで15MHzの同期を確認した。
【0015】
〔実施例2〕 図2には本実施例を示す。無アルカリガラス基板201上に下地絶縁膜202として、厚さ100nmの酸化珪素膜を堆積し、さらに実質的に真性のアモルファスのシリコン半導体被膜(厚さ50nm)堆積し、公知のレーザーアニール法によってこれを結晶化させた。これをパターニングして島状半導体領域203を形成した。そして、ゲート絶縁膜として厚さ120nmの酸化珪素被膜204を堆積し、さらに、厚さ600nmのアルミニウムを用いてゲート電極205を形成した。その後、ゲート電極を陽極酸化して、ゲート電極・配線の上面および側面に陽極酸化物206を形成した。(図2(A))
【0016】
その後、ドライエッチング法によって、ゲート絶縁膜をエッチングした。エッチングガスとしては四フッ化炭素等を用いた。このときには、陽極酸化物(アルミナ)はエッチングされず、結果的にゲート絶縁膜のうち、ゲート電極部(ゲート電極205と陽極酸化物206)の下部に存在するもの以外がエッチングされた。ゲート絶縁膜204が50nmになった時点でエッチングを中断した。この結果、薄い絶縁膜207が形成された。そして、15〜50keV、例えば30keVに加速したリン/水素プラズマ流を照射することによって、島状半導体領域203に自己整合的にリンを注入し、不純物領域(ソース、ドレインとなる)208を形成した。(図2(B))
【0017】
そして、層間絶縁物209として、厚さ500nmの酸化珪素膜を堆積し、KrFエキシマーレーザー光(波長248nm)を照射して、先の不純物注入工程によって結晶性が劣化した半導体領域107の結晶性を回復させた。このときのエネルギー密度は、150〜300mJ/cm2 、例えば、200mJ/cm2 とした。実施例1のように、レーザー照射時に薄い絶縁膜のみが半導体表面を覆っている状態では、半導体の結晶化の際の衝撃によって表面が荒れ、コンタクト形成時に問題となるが、本実施例のように厚い絶縁被膜が形成されている状態ではそのようなことがなかった。(図2CD))
【0018】
その後、層間絶縁物209にコンタクトホールを設けて、ソースおよびドレイン電極210を形成して完成させた。以上の工程によってNチャネル型トランジスタが形成された(図2(D))
【0019】
なお、本実施例では薄い絶縁膜207の上に重ねて層間絶縁膜としても機能する厚い絶縁膜を堆積しているが、薄い絶縁膜を完全に除去して後に、厚い絶縁膜を堆積してもよい。不純物イオンが照射された際には、絶縁膜中にも多くの不純物が取り込まれ、レーザー光を吸収する原因となる。そこで、このような不純物を含有する絶縁膜を完全に除去することによって、後のレーザーアニールの効率を向上させることができる。
【0020】
【発明の効果】
本発明によってイオン注入もしくはイオンドーピングおよびレーザーアニールもしくはランプアニールを効率的におこなう方法が提供された。本発明が、プロセスの低温化に寄与すること、およびそのことによる工業的利益が大であることは明らかであろう。実施例では、本発明を薄膜状の活性層を有するMISトランジスタ、いわゆる薄膜トランジスタに関して説明した。これは、特に基板の制約を受けやすい薄膜トランジスタにおいては、低温プロセスが必須とされているからである。しかしながら、単結晶半導体基板上に形成されたMISトランジスタに本発明を適用しても同様な効果が得られることは明白であろう。
【0021】
本発明においては、半導体領域を構成する半導体の種類はシリコン、ゲルマニウム、炭化珪素、シリコン−ゲルマニウム合金、砒化ガリウム等が使用できる。さらに、ゲート電極を構成する材料としても、ドープドシリコン、モリブテン、タングステン、チタン、アルミニウム、およびそれらの合金や珪化物、窒化物等が使用される。本発明において、レーザーを用いる場合には、ArFレーザー(波長193nm)、KrFレーザー(248nm)、XeClレーザー(308nm)、XeFレーザー(350nm)等のエキシマーレーザー、Nd:YAGレーザー(波長1064nm)、その第2高調波(532nm)、第3高調波(355nm)、第4高調波(266nm)等が適しているが、その他のレーザー、光源を使用することも本発明の範疇に含まれることは言うまでもない。
【図面の簡単な説明】
【図1】実施例の作製プロセスを示す。
【図2】実施例の作製プロセスを示す。
【図3】従来の作製プロセスを示す。
【符号の説明】
101、201、301・・・基板
102、202、302・・・下地絶縁膜
103、203、303・・・島状半導体領域
104、204、304・・・ゲート絶縁膜
105、205、305・・・ゲート電極
106、206、306・・・陽極酸化物
107、207 ・・・薄い絶縁膜
108、208、307・・・不純物領域
109、209、308・・・層間絶縁物
110、210、309・・・ソース、ドレイン電極
Claims (2)
- ガラス基板上のソース領域、ドレイン領域及びチャネル形成領域を含む半導体薄膜、該半導体薄膜上のゲート絶縁膜並びに該ゲート絶縁膜上のゲート電極を有するトランジスタの作製方法において、
前記ガラス基板上に半導体薄膜を形成し、
前記半導体薄膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に前記ゲート電極を形成し、
前記ゲート電極をマスクとして、前記ゲート絶縁膜をエッチングして薄くし、
前記ゲート絶縁膜を薄くした後に、前記ゲート電極をマスクとして、N型の不純物を前記半導体薄膜に添加し、
前記不純物を添加した後に、前記エッチングにより薄くした部分のゲート絶縁膜を除去し、
前記ゲート絶縁膜を除去した後に、前記半導体薄膜、前記ゲート電極を覆って層間絶縁膜を形成し、
前記層間絶縁膜を介して前記不純物が添加された半導体薄膜にNd:YAGレーザーの第2高調波、第3高調波又は第4高調波を照射して活性化することを特徴とするトランジスタの作製方法。 - 請求項1において、前記半導体薄膜は、シリコン、ゲルマニウム、炭化珪素、シリコンゲルマニウム合金又は砒化ガリウム合金のいずれかでなることを特徴とするトランジスタの作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001083241A JP3602463B2 (ja) | 2001-03-22 | 2001-03-22 | トランジスタの作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001083241A JP3602463B2 (ja) | 2001-03-22 | 2001-03-22 | トランジスタの作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35915892A Division JP3567937B2 (ja) | 1992-12-26 | 1992-12-26 | 薄膜トランジスタの作製方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004229588A Division JP3993185B2 (ja) | 2004-08-05 | 2004-08-05 | トランジスタの作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001308344A JP2001308344A (ja) | 2001-11-02 |
JP3602463B2 true JP3602463B2 (ja) | 2004-12-15 |
Family
ID=18939085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001083241A Expired - Lifetime JP3602463B2 (ja) | 2001-03-22 | 2001-03-22 | トランジスタの作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3602463B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006054758A1 (en) * | 2004-11-18 | 2006-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
-
2001
- 2001-03-22 JP JP2001083241A patent/JP3602463B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001308344A (ja) | 2001-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3325992B2 (ja) | 半導体装置の作製方法 | |
US6544825B1 (en) | Method of fabricating a MIS transistor | |
JP3315191B2 (ja) | 薄膜トランジスタの作製方法 | |
JP2007287945A (ja) | 薄膜トランジスタ | |
US6410374B1 (en) | Method of crystallizing a semiconductor layer in a MIS transistor | |
JP4675433B2 (ja) | 半導体装置の作製方法 | |
JP2805590B2 (ja) | 半導体装置の作製方法 | |
JPH0738110A (ja) | 半導体装置の製造方法 | |
JP3374455B2 (ja) | 薄膜トランジスタの製造方法 | |
US5770486A (en) | Method of forming a transistor with an LDD structure | |
JP3602463B2 (ja) | トランジスタの作製方法 | |
JP3567937B2 (ja) | 薄膜トランジスタの作製方法 | |
JP3031398B2 (ja) | Misトランジスタの作製方法 | |
JP4987198B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
JP3031399B2 (ja) | Misトランジスタの作製方法 | |
JP3993185B2 (ja) | トランジスタの作製方法 | |
JP3493160B2 (ja) | 半導体装置の作製方法 | |
JP3370029B2 (ja) | 半導体装置の作製方法 | |
JP2000150910A (ja) | 半導体装置の作製方法 | |
JP2001308343A (ja) | トランジスタの作製方法 | |
JP3387862B2 (ja) | 半導体装置の作製方法 | |
JP4417327B2 (ja) | 半導体装置の作製方法 | |
JP3315190B2 (ja) | 薄膜トランジスタの作製方法 | |
JP2000277750A (ja) | 半導体装置およびその作製方法 | |
JPH07193245A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040805 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040922 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 8 |