JP3403382B2 - トレリス復号装置及びその方法 - Google Patents
トレリス復号装置及びその方法Info
- Publication number
- JP3403382B2 JP3403382B2 JP2000322247A JP2000322247A JP3403382B2 JP 3403382 B2 JP3403382 B2 JP 3403382B2 JP 2000322247 A JP2000322247 A JP 2000322247A JP 2000322247 A JP2000322247 A JP 2000322247A JP 3403382 B2 JP3403382 B2 JP 3403382B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- quadrant
- subset
- decoded
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 42
- 238000010586 diagram Methods 0.000 claims description 17
- 238000004364 calculation method Methods 0.000 claims description 13
- 238000007476 Maximum Likelihood Methods 0.000 claims description 11
- 230000001131 transforming effect Effects 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03178—Arrangements involving sequence estimation techniques
- H04L25/03312—Arrangements specific to the provision of output signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03178—Arrangements involving sequence estimation techniques
- H04L25/03203—Trellis search techniques
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、トレリス符号化変
調された信号を復号するためのトレリス復号装置及びそ
の方法に関するものである。
調された信号を復号するためのトレリス復号装置及びそ
の方法に関するものである。
【０００２】
【従来の技術】ＩＴＵ−Ｔ勧告Ｊ．８３のＡＮＮＥＸ
Ｂは、米国におけるデジタルケーブルテレビの規格であ
る。この規格においては、誤り訂正符号と変調とを組み
合わせたトレリス符号化変調が用いられ、誤り訂正符号
は符号化率１／２の畳み込み符号を符号化率４／５にし
たパンクチャド符号で構成され、変調は６４ＱＡＭ（Qu
adrature Amplitude Modulation）又は２５６ＱＡＭで
構成されている。
Ｂは、米国におけるデジタルケーブルテレビの規格であ
る。この規格においては、誤り訂正符号と変調とを組み
合わせたトレリス符号化変調が用いられ、誤り訂正符号
は符号化率１／２の畳み込み符号を符号化率４／５にし
たパンクチャド符号で構成され、変調は６４ＱＡＭ（Qu
adrature Amplitude Modulation）又は２５６ＱＡＭで
構成されている。
【０００３】上記のようなトレリス符号化変調された信
号の復号のための、従来のトレリス復号装置について図
７を用いて説明する。図７において、７０１は入力され
た受信信号より、受信信号点とサブセット信号点との最
大尤度を判定し、枝メトリックとサブセット判定信号と
を出力するための枝メトリック演算回路、７０２は枝メ
トリック演算回路７０１より出力された枝メトリックよ
り、トレリス線図に従ってパスメトリックを演算し、尤
度の高いパスを選択するパス選択信号を出力するための
ＡＣＳ（Add Compare Select）回路、７０３は枝メトリ
ック演算回路７０１より出力されたサブセット判定信号
を記憶するための第１メモリ回路、７０４はＡＣＳ回路
７０２より出力されたパス選択信号を記憶するための第
２メモリ回路、７０５はサブセット判定信号とパス選択
信号とを第１の時刻から第２の時刻までトレースバック
し、そのトレース結果よりサブセット復号信号と符号化
ビット復号信号とを出力するためのトレースバック回
路、７０６はトレースして得られたサブセット復号信号
より非符号化ビット復号信号を出力するための逆変換回
路である。
号の復号のための、従来のトレリス復号装置について図
７を用いて説明する。図７において、７０１は入力され
た受信信号より、受信信号点とサブセット信号点との最
大尤度を判定し、枝メトリックとサブセット判定信号と
を出力するための枝メトリック演算回路、７０２は枝メ
トリック演算回路７０１より出力された枝メトリックよ
り、トレリス線図に従ってパスメトリックを演算し、尤
度の高いパスを選択するパス選択信号を出力するための
ＡＣＳ（Add Compare Select）回路、７０３は枝メトリ
ック演算回路７０１より出力されたサブセット判定信号
を記憶するための第１メモリ回路、７０４はＡＣＳ回路
７０２より出力されたパス選択信号を記憶するための第
２メモリ回路、７０５はサブセット判定信号とパス選択
信号とを第１の時刻から第２の時刻までトレースバック
し、そのトレース結果よりサブセット復号信号と符号化
ビット復号信号とを出力するためのトレースバック回
路、７０６はトレースして得られたサブセット復号信号
より非符号化ビット復号信号を出力するための逆変換回
路である。
【０００４】以上のように構成された従来のトレリス復
号装置の動作について、図８、図９及び図１０を用いて
説明する。
号装置の動作について、図８、図９及び図１０を用いて
説明する。
【０００５】図８は、６４ＱＡＭにおける、実数軸（Ｉ
軸）及び虚数軸（Ｑ軸）で規定された複素平面上の信号
点を示している。各信号点は、２ビットＣ５，Ｃ４をＩ
成分非符号化ビット、１ビットＣ３をＩ成分符号化ビッ
ト、２ビットＣ２，Ｃ１をＱ成分非符号化ビット、そし
て１ビットＣ０をＱ成分符号化ビットとする６ビットか
らなる信号で構成される。各信号点のＩ成分符号化ビッ
トＣ３及びＱ成分符号化ビットＣ０によりサブセットが
決定され、この例では、６４信号点が４つのサブセット
に分類される。
軸）及び虚数軸（Ｑ軸）で規定された複素平面上の信号
点を示している。各信号点は、２ビットＣ５，Ｃ４をＩ
成分非符号化ビット、１ビットＣ３をＩ成分符号化ビッ
ト、２ビットＣ２，Ｃ１をＱ成分非符号化ビット、そし
て１ビットＣ０をＱ成分符号化ビットとする６ビットか
らなる信号で構成される。各信号点のＩ成分符号化ビッ
トＣ３及びＱ成分符号化ビットＣ０によりサブセットが
決定され、この例では、６４信号点が４つのサブセット
に分類される。
【０００６】図９及び図１０はＩ成分のサブセット信号
点の例を示しており、図９中の３２個の黒丸はＣ３＝０
のサブセット信号点を、図１０中の３２個の黒丸はＣ３
＝１のサブセット信号点をそれぞれ示している。伝送路
を通過してくる受信信号は、その伝送路の状態により雑
音等が付加された信号となり、図８〜図１０で示した信
号点と必ず一致するとは限らない。そのため、枝メトリ
ック演算回路７０１は、まず受信信号点Ｒ（Ｒｉ，Ｒ
ｑ）が図９に示した４つの判定領域Ｉ００、Ｉ０１、Ｉ
０２及びＩ０３のうちのいずれの判定領域に存在するか
を判定し、また同受信信号点Ｒが図１０に示した４つの
判定領域Ｉ１０、Ｉ１１、Ｉ１２及びＩ１３のうちのい
ずれの判定領域に存在するかを判定し、その結果をＩ成
分のサブセット判定信号として出力し、これを第１メモ
リ回路７０３に記憶する。
点の例を示しており、図９中の３２個の黒丸はＣ３＝０
のサブセット信号点を、図１０中の３２個の黒丸はＣ３
＝１のサブセット信号点をそれぞれ示している。伝送路
を通過してくる受信信号は、その伝送路の状態により雑
音等が付加された信号となり、図８〜図１０で示した信
号点と必ず一致するとは限らない。そのため、枝メトリ
ック演算回路７０１は、まず受信信号点Ｒ（Ｒｉ，Ｒ
ｑ）が図９に示した４つの判定領域Ｉ００、Ｉ０１、Ｉ
０２及びＩ０３のうちのいずれの判定領域に存在するか
を判定し、また同受信信号点Ｒが図１０に示した４つの
判定領域Ｉ１０、Ｉ１１、Ｉ１２及びＩ１３のうちのい
ずれの判定領域に存在するかを判定し、その結果をＩ成
分のサブセット判定信号として出力し、これを第１メモ
リ回路７０３に記憶する。
【０００７】ここで、図９に示したサブセット信号点の
４つの判定領域は、 −Ｐ３の判定領域（Ｉ００）： Ｒｉ＜−Ｐ２ −Ｐ１の判定領域（Ｉ０１）：−Ｐ２≦Ｒｉ＜−Ｐ０ Ｐ０の判定領域（Ｉ０２）：−Ｐ０≦Ｒｉ＜ Ｐ１ Ｐ２の判定領域（Ｉ０３）： Ｐ１≦Ｒｉ のように決める。また、図１０に示したサブセット信号
点の４つの判定領域は、 −Ｐ２の判定領域（Ｉ１０）： Ｒｉ＜−Ｐ１ −Ｐ０の判定領域（Ｉ１１）：−Ｐ１≦Ｒｉ＜ Ｐ０ Ｐ１の判定領域（Ｉ１２）： Ｐ０≦Ｒｉ＜ Ｐ２ Ｐ３の判定領域（Ｉ１３）： Ｐ２≦Ｒｉ のように決める。
４つの判定領域は、 −Ｐ３の判定領域（Ｉ００）： Ｒｉ＜−Ｐ２ −Ｐ１の判定領域（Ｉ０１）：−Ｐ２≦Ｒｉ＜−Ｐ０ Ｐ０の判定領域（Ｉ０２）：−Ｐ０≦Ｒｉ＜ Ｐ１ Ｐ２の判定領域（Ｉ０３）： Ｐ１≦Ｒｉ のように決める。また、図１０に示したサブセット信号
点の４つの判定領域は、 −Ｐ２の判定領域（Ｉ１０）： Ｒｉ＜−Ｐ１ −Ｐ０の判定領域（Ｉ１１）：−Ｐ１≦Ｒｉ＜ Ｐ０ Ｐ１の判定領域（Ｉ１２）： Ｐ０≦Ｒｉ＜ Ｐ２ Ｐ３の判定領域（Ｉ１３）： Ｐ２≦Ｒｉ のように決める。
【０００８】図９及び図１０に示す例では、受信信号点
Ｒが、Ｃ３＝０のサブセット信号点に関する判定領域Ｉ
００（−Ｐ３）に存在し、かつＣ３＝１のサブセット信
号点に関する判定領域Ｉ１０（−Ｐ２）に存在するもの
と判定される。更に、このサブセット信号点判定によっ
て得たＣ３＝０のサブセット信号点（−Ｐ３）と受信信
号点Ｒとのユークリッド距離から算出する枝メトリック
（以後、枝メトリック０と略す）と、同サブセット信号
点判定によって得たＣ３＝１のサブセット信号点（−Ｐ
２）と受信信号点Ｒとのユークリッド距離から算出する
枝メトリック（以後、枝メトリック１と略す）とに基づ
き、ＡＣＳ回路７０２でトレリス線図に従ってパスメト
リックを演算し、尤度の高いパスを選択するパス選択信
号を出力し、これを第２メモリ回路７０４に記憶する。
Ｒが、Ｃ３＝０のサブセット信号点に関する判定領域Ｉ
００（−Ｐ３）に存在し、かつＣ３＝１のサブセット信
号点に関する判定領域Ｉ１０（−Ｐ２）に存在するもの
と判定される。更に、このサブセット信号点判定によっ
て得たＣ３＝０のサブセット信号点（−Ｐ３）と受信信
号点Ｒとのユークリッド距離から算出する枝メトリック
（以後、枝メトリック０と略す）と、同サブセット信号
点判定によって得たＣ３＝１のサブセット信号点（−Ｐ
２）と受信信号点Ｒとのユークリッド距離から算出する
枝メトリック（以後、枝メトリック１と略す）とに基づ
き、ＡＣＳ回路７０２でトレリス線図に従ってパスメト
リックを演算し、尤度の高いパスを選択するパス選択信
号を出力し、これを第２メモリ回路７０４に記憶する。
【０００９】また、図９及び図１０ではＩ成分のサブセ
ット信号点の例について説明したが、Ｑ成分についても
同様にＣ０＝０のサブセット信号点とＣ０＝１のサブセ
ット信号点との各々について、受信信号点Ｒとサブセッ
ト信号点との最大尤度を判定してサブセット判定信号と
パス選択信号とを出力し、これらを第１及び第２メモリ
回路７０３，７０４に記憶する。
ット信号点の例について説明したが、Ｑ成分についても
同様にＣ０＝０のサブセット信号点とＣ０＝１のサブセ
ット信号点との各々について、受信信号点Ｒとサブセッ
ト信号点との最大尤度を判定してサブセット判定信号と
パス選択信号とを出力し、これらを第１及び第２メモリ
回路７０３，７０４に記憶する。
【００１０】トレースバック回路７０５では、第１メモ
リ回路７０３に記憶したサブセット判定信号と、第２メ
モリ回路７０４に記憶したパス選択信号とを第１の時刻
から第２の時刻までトレースバックし、サブセット判定
信号のトレースからＩ成分／Ｑ成分のサブセット復号信
号を、パス選択信号のトレースからＩ成分／Ｑ成分の符
号化ビット復号信号をそれぞれ出力する。更にサブセッ
ト復号信号は、逆変換回路７０６で非符号化ビット復号
信号に変換される。
リ回路７０３に記憶したサブセット判定信号と、第２メ
モリ回路７０４に記憶したパス選択信号とを第１の時刻
から第２の時刻までトレースバックし、サブセット判定
信号のトレースからＩ成分／Ｑ成分のサブセット復号信
号を、パス選択信号のトレースからＩ成分／Ｑ成分の符
号化ビット復号信号をそれぞれ出力する。更にサブセッ
ト復号信号は、逆変換回路７０６で非符号化ビット復号
信号に変換される。
【００１１】
【発明が解決しようとする課題】上記従来のトレリス復
号装置の構成では、枝メトリック演算回路７０１におい
てサブセット信号点判定を全象限内の判定領域で行う必
要があり、当該演算回路７０１内の比較回路の回路規模
が大きいという課題があった。また、全象限に係る情報
量を有するサブセット判定信号を第１メモリ回路７０３
に記憶する必要があり、当該メモリ回路７０３の回路規
模が大きいという課題もあった。
号装置の構成では、枝メトリック演算回路７０１におい
てサブセット信号点判定を全象限内の判定領域で行う必
要があり、当該演算回路７０１内の比較回路の回路規模
が大きいという課題があった。また、全象限に係る情報
量を有するサブセット判定信号を第１メモリ回路７０３
に記憶する必要があり、当該メモリ回路７０３の回路規
模が大きいという課題もあった。
【００１２】本発明の目的は、回路規模を縮小できるト
レリス復号装置及びその方法を提供することにある。
レリス復号装置及びその方法を提供することにある。
【００１３】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、トレリス符号化変調された信号を復号す
る際に、受信信号点をＩ軸及びＱ軸で規定された複素平
面上の全象限中のいずれか１つの象限内の変換信号点に
変換し、この変換信号点に関するサブセット信号点判定
の結果を用いて受信信号の復号結果を求めることとした
ものである。
め、本発明は、トレリス符号化変調された信号を復号す
る際に、受信信号点をＩ軸及びＱ軸で規定された複素平
面上の全象限中のいずれか１つの象限内の変換信号点に
変換し、この変換信号点に関するサブセット信号点判定
の結果を用いて受信信号の復号結果を求めることとした
ものである。
【００１４】具体的に説明すると、本発明に係るトレリ
ス復号装置は、受信信号点をＩ軸及びＱ軸で規定された
複素平面上の全象限中のいずれか１つの象限内の変換信
号点に変換し、前記変換信号点と、前記受信信号点が属
する象限を表す象限信号とを出力するための信号変換手
段と、前記象限信号を用いて前記変換信号点とサブセッ
ト信号点との最大尤度を判定し、枝メトリックとサブセ
ット判定信号とを出力するための枝メトリック演算手段
と、前記枝メトリックよりトレリス線図に従ってパスメ
トリックを演算し、尤度の高いパスを選択するパス選択
信号を出力するためのＡＣＳ（Add Compare Select）手
段と、前記象限信号を記憶するための第１の記憶手段
と、前記サブセット判定信号を記憶するための第２の記
憶手段と、前記パス選択信号を記憶するための第３の記
憶手段と、前記第１、第２、第３の記憶手段に記憶した
象限信号とサブセット判定信号とパス選択信号とを第１
の時刻から第２の時刻までトレースバックし、前記象限
信号のトレース結果に基づく象限復号信号と、前記サブ
セット判定信号のトレース結果に基づくサブセット復号
信号と、前記パス選択信号のトレース結果に基づく符号
化ビット復号信号とを出力するためのトレースバック手
段と、前記象限復号信号を用いて前記サブセット復号信
号を非符号化ビット復号信号に変換するための逆変換手
段とを備えた構成を採用したものである。
ス復号装置は、受信信号点をＩ軸及びＱ軸で規定された
複素平面上の全象限中のいずれか１つの象限内の変換信
号点に変換し、前記変換信号点と、前記受信信号点が属
する象限を表す象限信号とを出力するための信号変換手
段と、前記象限信号を用いて前記変換信号点とサブセッ
ト信号点との最大尤度を判定し、枝メトリックとサブセ
ット判定信号とを出力するための枝メトリック演算手段
と、前記枝メトリックよりトレリス線図に従ってパスメ
トリックを演算し、尤度の高いパスを選択するパス選択
信号を出力するためのＡＣＳ（Add Compare Select）手
段と、前記象限信号を記憶するための第１の記憶手段
と、前記サブセット判定信号を記憶するための第２の記
憶手段と、前記パス選択信号を記憶するための第３の記
憶手段と、前記第１、第２、第３の記憶手段に記憶した
象限信号とサブセット判定信号とパス選択信号とを第１
の時刻から第２の時刻までトレースバックし、前記象限
信号のトレース結果に基づく象限復号信号と、前記サブ
セット判定信号のトレース結果に基づくサブセット復号
信号と、前記パス選択信号のトレース結果に基づく符号
化ビット復号信号とを出力するためのトレースバック手
段と、前記象限復号信号を用いて前記サブセット復号信
号を非符号化ビット復号信号に変換するための逆変換手
段とを備えた構成を採用したものである。
【００１５】前記トレースバック手段及び逆変換手段
は、前記第１、第２、第３の記憶手段に記憶した象限信
号とサブセット判定信号とパス選択信号とを第１の時刻
から第２の時刻までトレースバックし、前記象限信号の
トレース結果と前記サブセット判定信号のトレース結果
とに基づくサブセット復号信号と、前記パス選択信号の
トレース結果に基づく符号化ビット復号信号とを出力す
るためのトレースバック手段と、前記サブセット復号信
号を非符号化ビット復号信号に変換するための逆変換手
段とに、置き換え可能である。
は、前記第１、第２、第３の記憶手段に記憶した象限信
号とサブセット判定信号とパス選択信号とを第１の時刻
から第２の時刻までトレースバックし、前記象限信号の
トレース結果と前記サブセット判定信号のトレース結果
とに基づくサブセット復号信号と、前記パス選択信号の
トレース結果に基づく符号化ビット復号信号とを出力す
るためのトレースバック手段と、前記サブセット復号信
号を非符号化ビット復号信号に変換するための逆変換手
段とに、置き換え可能である。
【００１６】前記信号変換手段は、前記Ｉ軸及び／又は
Ｑ軸に関する折り返しを利用して、あるいは前記複素平
面の原点を中心とする９０度、１８０度、２７０度のう
ちのいずれかの回転を利用して信号点の変換を行う。
Ｑ軸に関する折り返しを利用して、あるいは前記複素平
面の原点を中心とする９０度、１８０度、２７０度のう
ちのいずれかの回転を利用して信号点の変換を行う。
【００１７】前記枝メトリック演算手段は、前記最大尤
度の判定をハミング距離あるいはユークリッド距離によ
って行う。ユークリッド距離を採用する方が、最大尤度
の判定をより高い精度で行うことができる。
度の判定をハミング距離あるいはユークリッド距離によ
って行う。ユークリッド距離を採用する方が、最大尤度
の判定をより高い精度で行うことができる。
【００１８】
【発明の実施の形態】以下、本発明に係るトレリス復号
装置及びその方法について、図示した６４ＱＡＭの具体
例を用いて説明する。ただし、本発明は６４ＱＡＭに限
らず、一般的な多値多相のトレリス符号化変調された信
号にも適用可能である。
装置及びその方法について、図示した６４ＱＡＭの具体
例を用いて説明する。ただし、本発明は６４ＱＡＭに限
らず、一般的な多値多相のトレリス符号化変調された信
号にも適用可能である。
【００１９】図１は、本発明の原理を示している。本発
明によれば、トレリス符号化変調された信号を復号する
際に、まず受信信号点Ｒ（Ｒｉ，Ｒｑ）をＩ軸及びＱ軸
で規定された複素平面上の全象限中のいずれか１つの象
限（図示の例では第１象限）内の信号点Ｒ′（Ｒｉ′，
Ｒｑ′）に変換する。つまり、受信信号点Ｒが第１象限
以外に存在する場合、Ｉ軸及び／又はＱ軸に関する折り
返し（鏡映）を利用して、あるいは複素平面の原点を中
心とする９０度、１８０度、２７０度のうちのいずれか
の回転を利用して、受信信号点Ｒを第１象限内の信号点
Ｒ′に変換する。そして、変換信号点Ｒ′が４つの判定
領域Ｉ０、Ｉ１、Ｉ２及びＩ３のうちのいずれの判定領
域に存在するかを判定し、その結果をＩ成分のサブセッ
ト判定信号として出力し、同変換信号点Ｒ′が４つの判
定領域Ｑ０、Ｑ１、Ｑ２及びＱ３のうちのいずれの判定
領域に存在するかを判定し、その結果をＱ成分のサブセ
ット判定信号として出力し、これらのサブセット信号点
判定の結果を用いて受信信号の復号結果を求めるのであ
る。
明によれば、トレリス符号化変調された信号を復号する
際に、まず受信信号点Ｒ（Ｒｉ，Ｒｑ）をＩ軸及びＱ軸
で規定された複素平面上の全象限中のいずれか１つの象
限（図示の例では第１象限）内の信号点Ｒ′（Ｒｉ′，
Ｒｑ′）に変換する。つまり、受信信号点Ｒが第１象限
以外に存在する場合、Ｉ軸及び／又はＱ軸に関する折り
返し（鏡映）を利用して、あるいは複素平面の原点を中
心とする９０度、１８０度、２７０度のうちのいずれか
の回転を利用して、受信信号点Ｒを第１象限内の信号点
Ｒ′に変換する。そして、変換信号点Ｒ′が４つの判定
領域Ｉ０、Ｉ１、Ｉ２及びＩ３のうちのいずれの判定領
域に存在するかを判定し、その結果をＩ成分のサブセッ
ト判定信号として出力し、同変換信号点Ｒ′が４つの判
定領域Ｑ０、Ｑ１、Ｑ２及びＱ３のうちのいずれの判定
領域に存在するかを判定し、その結果をＱ成分のサブセ
ット判定信号として出力し、これらのサブセット信号点
判定の結果を用いて受信信号の復号結果を求めるのであ
る。
【００２０】ここで、Ｉ成分の判定領域は、
判定領域Ｉ０： ０≦Ｒｉ′＜Ｐ０
判定領域Ｉ１：Ｐ０≦Ｒｉ′＜Ｐ１
判定領域Ｉ２：Ｐ１≦Ｒｉ′＜Ｐ２
判定領域Ｉ３：Ｐ２≦Ｒｉ′
のように第１象限内で決める。また、Ｑ成分の判定領域
も同様に、 判定領域Ｑ０： ０≦Ｒｑ′＜Ｐ０ 判定領域Ｑ１：Ｐ０≦Ｒｑ′＜Ｐ１ 判定領域Ｑ２：Ｐ１≦Ｒｑ′＜Ｐ２ 判定領域Ｑ３：Ｐ２≦Ｒｑ′ のように第１象限内で決める。
も同様に、 判定領域Ｑ０： ０≦Ｒｑ′＜Ｐ０ 判定領域Ｑ１：Ｐ０≦Ｒｑ′＜Ｐ１ 判定領域Ｑ２：Ｐ１≦Ｒｑ′＜Ｐ２ 判定領域Ｑ３：Ｐ２≦Ｒｑ′ のように第１象限内で決める。
【００２１】図２は、上記原理に基づくトレリス復号装
置の構成例を示している。図２において、１００は受信
信号点を第１象限内の変換信号点に変換し、その結果得
られた変換信号点と、受信信号点が属する象限を表す象
限信号とを出力するための信号変換回路、１０１は象限
信号を用いて変換信号点とサブセット信号点との最大尤
度を判定し、枝メトリックとサブセット判定信号とを出
力するための枝メトリック演算回路、１０２は枝メトリ
ックよりトレリス線図に従ってパスメトリックを演算
し、尤度の高いパスを選択するパス選択信号を出力する
ためのＡＣＳ（Add Compare Select）回路、１０３は信
号変換回路１００より出力された象限信号を記憶するた
めの第１記憶回路、１０４は枝メトリック演算回路１０
１より出力されたサブセット判定信号を記憶するための
第２記憶回路、１０５はＡＣＳ回路１０２より出力され
たパス選択信号を記憶するための第３記憶回路、１０６
は第１記憶回路１０３に記憶した象限信号と、第２記憶
回路１０４に記憶したサブセット判定信号と、第３記憶
回路１０５に記憶したパス選択信号とを第１の時刻から
第２の時刻までトレースバックし、象限信号のトレース
結果に基づく象限復号信号と、サブセット判定信号のト
レース結果に基づくサブセット復号信号と、パス選択信
号のトレース結果に基づく符号化ビット復号信号とを出
力するためのトレースバック回路、１０７は象限復号信
号を用いてサブセット復号信号を非符号化ビット復号信
号に変換するための逆変換回路である。
置の構成例を示している。図２において、１００は受信
信号点を第１象限内の変換信号点に変換し、その結果得
られた変換信号点と、受信信号点が属する象限を表す象
限信号とを出力するための信号変換回路、１０１は象限
信号を用いて変換信号点とサブセット信号点との最大尤
度を判定し、枝メトリックとサブセット判定信号とを出
力するための枝メトリック演算回路、１０２は枝メトリ
ックよりトレリス線図に従ってパスメトリックを演算
し、尤度の高いパスを選択するパス選択信号を出力する
ためのＡＣＳ（Add Compare Select）回路、１０３は信
号変換回路１００より出力された象限信号を記憶するた
めの第１記憶回路、１０４は枝メトリック演算回路１０
１より出力されたサブセット判定信号を記憶するための
第２記憶回路、１０５はＡＣＳ回路１０２より出力され
たパス選択信号を記憶するための第３記憶回路、１０６
は第１記憶回路１０３に記憶した象限信号と、第２記憶
回路１０４に記憶したサブセット判定信号と、第３記憶
回路１０５に記憶したパス選択信号とを第１の時刻から
第２の時刻までトレースバックし、象限信号のトレース
結果に基づく象限復号信号と、サブセット判定信号のト
レース結果に基づくサブセット復号信号と、パス選択信
号のトレース結果に基づく符号化ビット復号信号とを出
力するためのトレースバック回路、１０７は象限復号信
号を用いてサブセット復号信号を非符号化ビット復号信
号に変換するための逆変換回路である。
【００２２】図３は、図２中の信号変換回路１００の詳
細構成例を示している。図３の信号変換回路１００は、
受信信号点Ｒ（Ｒｉ，Ｒｑ）が第１象限以外に存在する
場合には、Ｉ軸及び／又はＱ軸に関する折り返しを利用
して当該受信信号点Ｒを第１象限内の信号点Ｒ′（Ｒ
ｉ′，Ｒｑ′）に変換するものであって、２個の排他的
論理和（ＥＸＯＲ）回路２００ａ，２００ｂで構成され
ている。この場合の信号点の変換則は、受信信号点Ｒの
Ｉ成分Ｒｉ、Ｑ成分Ｒｑをそれぞれ１の補数処理して得
られた成分をＲｉ″、Ｒｑ″とするとき、 (1) Ｒが第１象限ならば、ＲをそのままＲ′とする。す
なわち、 （Ｒｉ′，Ｒｑ′）＝（Ｒｉ ，Ｒｑ ） (2) Ｒが第２象限ならば、ＲをＱ軸で折り返してＲ′と
する。すなわち、 （Ｒｉ′，Ｒｑ′）＝（Ｒｉ″，Ｒｑ ） (3) Ｒが第３象限ならば、ＲをＩ／Ｑ軸で折り返して
Ｒ′とする。すなわち、 （Ｒｉ′，Ｒｑ′）＝（Ｒｉ″，Ｒｑ″） (4) Ｒが第４象限ならば、ＲをＩ軸で折り返してＲ′と
する。すなわち、 （Ｒｉ′，Ｒｑ′）＝（Ｒｉ ，Ｒｑ″） である。受信信号点Ｒがいずれの象限に属するかは、Ｒ
ｉ及びＲｑの各々の符号ビット（最上位ビット：ＭＳ
Ｂ）より判定する。信号変換回路１００は、この象限判
定に用いた両符号ビットを２ビットの象限信号として出
力し、これを第１記憶回路１０３に記憶する。
細構成例を示している。図３の信号変換回路１００は、
受信信号点Ｒ（Ｒｉ，Ｒｑ）が第１象限以外に存在する
場合には、Ｉ軸及び／又はＱ軸に関する折り返しを利用
して当該受信信号点Ｒを第１象限内の信号点Ｒ′（Ｒ
ｉ′，Ｒｑ′）に変換するものであって、２個の排他的
論理和（ＥＸＯＲ）回路２００ａ，２００ｂで構成され
ている。この場合の信号点の変換則は、受信信号点Ｒの
Ｉ成分Ｒｉ、Ｑ成分Ｒｑをそれぞれ１の補数処理して得
られた成分をＲｉ″、Ｒｑ″とするとき、 (1) Ｒが第１象限ならば、ＲをそのままＲ′とする。す
なわち、 （Ｒｉ′，Ｒｑ′）＝（Ｒｉ ，Ｒｑ ） (2) Ｒが第２象限ならば、ＲをＱ軸で折り返してＲ′と
する。すなわち、 （Ｒｉ′，Ｒｑ′）＝（Ｒｉ″，Ｒｑ ） (3) Ｒが第３象限ならば、ＲをＩ／Ｑ軸で折り返して
Ｒ′とする。すなわち、 （Ｒｉ′，Ｒｑ′）＝（Ｒｉ″，Ｒｑ″） (4) Ｒが第４象限ならば、ＲをＩ軸で折り返してＲ′と
する。すなわち、 （Ｒｉ′，Ｒｑ′）＝（Ｒｉ ，Ｒｑ″） である。受信信号点Ｒがいずれの象限に属するかは、Ｒ
ｉ及びＲｑの各々の符号ビット（最上位ビット：ＭＳ
Ｂ）より判定する。信号変換回路１００は、この象限判
定に用いた両符号ビットを２ビットの象限信号として出
力し、これを第１記憶回路１０３に記憶する。
【００２３】図４は、図２中の信号変換回路１００の他
の詳細構成例を示している。図４の信号変換回路１００
は、受信信号点Ｒ（Ｒｉ，Ｒｑ）が第１象限以外に存在
する場合には、複素平面の原点を中心とする９０度、１
８０度、２７０度のうちのいずれかの回転を利用して当
該受信信号点Ｒを第１象限内の信号点Ｒ′（Ｒｉ′，Ｒ
ｑ′）に変換するものであって、２個の排他的論理和
（ＥＸＯＲ）回路２００ａ，２００ｂと、１個の選択回
路２１０とで構成されている。この場合の信号点の変換
則は、受信信号点ＲのＩ成分Ｒｉ、Ｑ成分Ｒｑをそれぞ
れ１の補数処理して得られた成分をＲｉ″、Ｒｑ″とす
るとき、 (1) Ｒが第１象限ならば、ＲをそのままＲ′とする。す
なわち、 （Ｒｉ′，Ｒｑ′）＝（Ｒｉ ，Ｒｑ ） (2) Ｒが第２象限ならば、Ｒを２７０度回転してＲ′と
する。すなわち、 （Ｒｉ′，Ｒｑ′）＝（Ｒｑ ，Ｒｉ″） (3) Ｒが第３象限ならば、Ｒを１８０度回転してＲ′と
する。すなわち、 （Ｒｉ′，Ｒｑ′）＝（Ｒｉ″，Ｒｑ″） (4) Ｒが第４象限ならば、Ｒを９０度回転してＲ′とす
る。すなわち、 （Ｒｉ′，Ｒｑ′）＝（Ｒｑ″，Ｒｉ ） である。受信信号点Ｒがいずれの象限に属するかは、Ｒ
ｉ及びＲｑの各々の符号ビット（最上位ビット：ＭＳ
Ｂ）より判定する。信号変換回路１００は、この象限判
定に用いた両符号ビットを２ビットの象限信号として出
力し、これを第１記憶回路１０３に記憶する。
の詳細構成例を示している。図４の信号変換回路１００
は、受信信号点Ｒ（Ｒｉ，Ｒｑ）が第１象限以外に存在
する場合には、複素平面の原点を中心とする９０度、１
８０度、２７０度のうちのいずれかの回転を利用して当
該受信信号点Ｒを第１象限内の信号点Ｒ′（Ｒｉ′，Ｒ
ｑ′）に変換するものであって、２個の排他的論理和
（ＥＸＯＲ）回路２００ａ，２００ｂと、１個の選択回
路２１０とで構成されている。この場合の信号点の変換
則は、受信信号点ＲのＩ成分Ｒｉ、Ｑ成分Ｒｑをそれぞ
れ１の補数処理して得られた成分をＲｉ″、Ｒｑ″とす
るとき、 (1) Ｒが第１象限ならば、ＲをそのままＲ′とする。す
なわち、 （Ｒｉ′，Ｒｑ′）＝（Ｒｉ ，Ｒｑ ） (2) Ｒが第２象限ならば、Ｒを２７０度回転してＲ′と
する。すなわち、 （Ｒｉ′，Ｒｑ′）＝（Ｒｑ ，Ｒｉ″） (3) Ｒが第３象限ならば、Ｒを１８０度回転してＲ′と
する。すなわち、 （Ｒｉ′，Ｒｑ′）＝（Ｒｉ″，Ｒｑ″） (4) Ｒが第４象限ならば、Ｒを９０度回転してＲ′とす
る。すなわち、 （Ｒｉ′，Ｒｑ′）＝（Ｒｑ″，Ｒｉ ） である。受信信号点Ｒがいずれの象限に属するかは、Ｒ
ｉ及びＲｑの各々の符号ビット（最上位ビット：ＭＳ
Ｂ）より判定する。信号変換回路１００は、この象限判
定に用いた両符号ビットを２ビットの象限信号として出
力し、これを第１記憶回路１０３に記憶する。
【００２４】図５は、図２中の枝メトリック演算回路１
０１の詳細構成例を示している。図５の枝メトリック演
算回路１０１は、３個の比較回路３００ａ，３００ｂ，
３００ｃと、サブセット信号点判定回路３０４と、枝メ
トリック算出回路３０５とで構成されている。比較回路
３００ａ，３００ｂ，３００ｃは、変換信号点Ｒ′のＩ
成分Ｒｉ′（及びＱ成分Ｒｑ′）とサブセット信号点Ｐ
０，Ｐ１，Ｐ２との比較を行う。サブセット信号点判定
回路３０４は、３個の比較回路３００ａ，３００ｂ，３
００ｃの出力に基づいてＩ成分（及びＱ成分）のサブセ
ット判定信号を出力し、これを第２記憶回路１０４に記
憶する。ここで、Ｉ成分のサブセット判定信号は、４つ
の判定領域Ｉ０、Ｉ１、Ｉ２及びＩ３（図１参照）のう
ちのいずれかを識別できればよいことから２ビットの信
号となる。また、Ｑ成分のサブセット判定信号は、４つ
の判定領域Ｑ０、Ｑ１、Ｑ２及びＱ３（図１参照）のう
ちのいずれかを識別できればよいことから２ビットの信
号となる。枝メトリック算出回路３０５は、サブセット
判定信号と象限信号とを用いて、Ｉ成分の枝メトリック
０及び１と、Ｑ成分の枝メトリック０及び１とを算出す
る。図１の例に即してＩ成分につき具体的に説明する
と、枝メトリック算出回路３０５に与えられるサブセッ
ト判定信号は、変換信号点Ｒ′が判定領域Ｉ３に存在す
ることを示す。このとき、枝メトリック算出回路３０５
は、Ｃ３＝０のサブセット信号点（Ｐ２）と変換信号点
Ｒ′とのユークリッド距離を枝メトリック０とし、Ｃ３
＝１のサブセット信号点（Ｐ３）と変換信号点Ｒ′との
ユークリッド距離を枝メトリック１とする。ところが、
信号変換回路１００より出力された象限信号は、受信信
号点Ｒが第１象限ではなくて第３象限に存在することを
示す。そこで、枝メトリック算出回路３０５は、先に求
めた枝メトリック０と枝メトリック１とを入れ替える。
Ｑ成分についても枝メトリック算出回路３０５により同
様の入れ替え操作がなされる。これらの操作は、図１中
の変換信号点Ｒ′に対して最も確からしい信号点が（１
１０，０００）であってＣ３＝０かつＣ０＝０であるの
に対し、受信信号点Ｒに対して最も確からしい信号点が
（１１１，００１）であってＣ３＝１かつＣ０＝１であ
ることを反映するものとなっている。
０１の詳細構成例を示している。図５の枝メトリック演
算回路１０１は、３個の比較回路３００ａ，３００ｂ，
３００ｃと、サブセット信号点判定回路３０４と、枝メ
トリック算出回路３０５とで構成されている。比較回路
３００ａ，３００ｂ，３００ｃは、変換信号点Ｒ′のＩ
成分Ｒｉ′（及びＱ成分Ｒｑ′）とサブセット信号点Ｐ
０，Ｐ１，Ｐ２との比較を行う。サブセット信号点判定
回路３０４は、３個の比較回路３００ａ，３００ｂ，３
００ｃの出力に基づいてＩ成分（及びＱ成分）のサブセ
ット判定信号を出力し、これを第２記憶回路１０４に記
憶する。ここで、Ｉ成分のサブセット判定信号は、４つ
の判定領域Ｉ０、Ｉ１、Ｉ２及びＩ３（図１参照）のう
ちのいずれかを識別できればよいことから２ビットの信
号となる。また、Ｑ成分のサブセット判定信号は、４つ
の判定領域Ｑ０、Ｑ１、Ｑ２及びＱ３（図１参照）のう
ちのいずれかを識別できればよいことから２ビットの信
号となる。枝メトリック算出回路３０５は、サブセット
判定信号と象限信号とを用いて、Ｉ成分の枝メトリック
０及び１と、Ｑ成分の枝メトリック０及び１とを算出す
る。図１の例に即してＩ成分につき具体的に説明する
と、枝メトリック算出回路３０５に与えられるサブセッ
ト判定信号は、変換信号点Ｒ′が判定領域Ｉ３に存在す
ることを示す。このとき、枝メトリック算出回路３０５
は、Ｃ３＝０のサブセット信号点（Ｐ２）と変換信号点
Ｒ′とのユークリッド距離を枝メトリック０とし、Ｃ３
＝１のサブセット信号点（Ｐ３）と変換信号点Ｒ′との
ユークリッド距離を枝メトリック１とする。ところが、
信号変換回路１００より出力された象限信号は、受信信
号点Ｒが第１象限ではなくて第３象限に存在することを
示す。そこで、枝メトリック算出回路３０５は、先に求
めた枝メトリック０と枝メトリック１とを入れ替える。
Ｑ成分についても枝メトリック算出回路３０５により同
様の入れ替え操作がなされる。これらの操作は、図１中
の変換信号点Ｒ′に対して最も確からしい信号点が（１
１０，０００）であってＣ３＝０かつＣ０＝０であるの
に対し、受信信号点Ｒに対して最も確からしい信号点が
（１１１，００１）であってＣ３＝１かつＣ０＝１であ
ることを反映するものとなっている。
【００２５】Ｉ成分の枝メトリック０及び１と、Ｑ成分
の枝メトリック０及び１とは、図２中のＡＣＳ回路１０
２に与えられる。ＡＣＳ回路１０２は、これらの枝メト
リックよりトレリス線図に従ってパスメトリックを演算
し、尤度の高いパスを選択するパス選択信号を出力し、
これを第３記憶回路１０５に記憶する。トレースバック
回路１０６では、第１記憶回路１０３に記憶した象限信
号と、第２記憶回路１０４に記憶したサブセット判定信
号と、第３記憶回路１０５に記憶したパス選択信号とを
第１の時刻から第２の時刻までトレースバックし、象限
信号のトレース結果に基づく象限復号信号と、サブセッ
ト判定信号のトレース結果に基づくＩ成分／Ｑ成分のサ
ブセット復号信号と、パス選択信号のトレース結果に基
づくＩ成分／Ｑ成分の符号化ビット復号信号とを出力す
る。逆変換回路１０７では、トレースバック回路１０６
より出力された象限復号信号を用いて、簡単なロジック
回路により、Ｉ成分／Ｑ成分のサブセット復号信号を、
受信信号点Ｒの象限に復元した非符号化ビット復号信号
に変換する。以上のようにして得られた符号化ビット復
号信号と非符号化ビット復号信号とが、受信信号の復号
結果である。
の枝メトリック０及び１とは、図２中のＡＣＳ回路１０
２に与えられる。ＡＣＳ回路１０２は、これらの枝メト
リックよりトレリス線図に従ってパスメトリックを演算
し、尤度の高いパスを選択するパス選択信号を出力し、
これを第３記憶回路１０５に記憶する。トレースバック
回路１０６では、第１記憶回路１０３に記憶した象限信
号と、第２記憶回路１０４に記憶したサブセット判定信
号と、第３記憶回路１０５に記憶したパス選択信号とを
第１の時刻から第２の時刻までトレースバックし、象限
信号のトレース結果に基づく象限復号信号と、サブセッ
ト判定信号のトレース結果に基づくＩ成分／Ｑ成分のサ
ブセット復号信号と、パス選択信号のトレース結果に基
づくＩ成分／Ｑ成分の符号化ビット復号信号とを出力す
る。逆変換回路１０７では、トレースバック回路１０６
より出力された象限復号信号を用いて、簡単なロジック
回路により、Ｉ成分／Ｑ成分のサブセット復号信号を、
受信信号点Ｒの象限に復元した非符号化ビット復号信号
に変換する。以上のようにして得られた符号化ビット復
号信号と非符号化ビット復号信号とが、受信信号の復号
結果である。
【００２６】図６は、本発明に係るトレリス復号装置の
他の構成例を示している。図６中の信号変換回路１０
０、枝メトリック演算回路１０１、ＡＣＳ回路１０２、
第１記憶回路１０３、第２記憶回路１０４及び第３記憶
回路１０５の各々の機能は、図２の場合と同様である。
図６の例によれば、トレースバック回路１０６は、第１
記憶回路１０３に記憶した象限信号と、第２記憶回路１
０４に記憶したサブセット判定信号と、第３記憶回路１
０５に記憶したパス選択信号とを第１の時刻から第２の
時刻までトレースバックし、象限信号のトレース結果と
サブセット判定信号のトレース結果とに基づくＩ成分／
Ｑ成分のサブセット復号信号と、パス選択信号のトレー
ス結果に基づくＩ成分／Ｑ成分の符号化ビット復号信号
とを出力する。逆変換回路１０７は、トレースバック回
路１０６により受信信号点Ｒの象限に復元されたＩ成分
／Ｑ成分のサブセット復号信号を、従来と同様のロジッ
ク回路により、非符号化ビット復号信号に変換する。
他の構成例を示している。図６中の信号変換回路１０
０、枝メトリック演算回路１０１、ＡＣＳ回路１０２、
第１記憶回路１０３、第２記憶回路１０４及び第３記憶
回路１０５の各々の機能は、図２の場合と同様である。
図６の例によれば、トレースバック回路１０６は、第１
記憶回路１０３に記憶した象限信号と、第２記憶回路１
０４に記憶したサブセット判定信号と、第３記憶回路１
０５に記憶したパス選択信号とを第１の時刻から第２の
時刻までトレースバックし、象限信号のトレース結果と
サブセット判定信号のトレース結果とに基づくＩ成分／
Ｑ成分のサブセット復号信号と、パス選択信号のトレー
ス結果に基づくＩ成分／Ｑ成分の符号化ビット復号信号
とを出力する。逆変換回路１０７は、トレースバック回
路１０６により受信信号点Ｒの象限に復元されたＩ成分
／Ｑ成分のサブセット復号信号を、従来と同様のロジッ
ク回路により、非符号化ビット復号信号に変換する。
【００２７】上記図２及び図６のいずれの構成によって
も、受信信号点Ｒを第１象限内の信号点Ｒ′に変換する
ことで、枝メトリック演算回路１０１内のサブセット信
号点判定に用いる比較回路を３００ａ，３００ｂ，３０
０ｃの３つで構成可能となり、回路規模を半減すること
が可能である。また、サブセット判定信号の情報量が１
つの象限内の情報量となるので、第２記憶回路１０４の
容量を小さくすることが可能である。
も、受信信号点Ｒを第１象限内の信号点Ｒ′に変換する
ことで、枝メトリック演算回路１０１内のサブセット信
号点判定に用いる比較回路を３００ａ，３００ｂ，３０
０ｃの３つで構成可能となり、回路規模を半減すること
が可能である。また、サブセット判定信号の情報量が１
つの象限内の情報量となるので、第２記憶回路１０４の
容量を小さくすることが可能である。
【００２８】なお、上記の例では信号変換回路１００で
第１象限への信号点変換を行ったが、受信信号点Ｒを全
４象限のうちのいずれか１つの象限内の信号点に変換す
るようにすればよい。
第１象限への信号点変換を行ったが、受信信号点Ｒを全
４象限のうちのいずれか１つの象限内の信号点に変換す
るようにすればよい。
【００２９】また、枝メトリック演算回路１０１におけ
る枝メトリック算出のための変換信号点とサブセット信
号点との距離をユークリッド距離で説明したが、これに
代えてハミング距離を採用してもよい。ただし、ユーク
リッド距離を用いる方が最大尤度の判定をより高い精度
で行うことができ、復号結果が誤る確率を抑えることが
可能となる。
る枝メトリック算出のための変換信号点とサブセット信
号点との距離をユークリッド距離で説明したが、これに
代えてハミング距離を採用してもよい。ただし、ユーク
リッド距離を用いる方が最大尤度の判定をより高い精度
で行うことができ、復号結果が誤る確率を抑えることが
可能となる。
【００３０】また、象限信号、サブセット判定信号、パ
ス選択信号をそれぞれ、第１、第２、第３記憶回路１０
３，１０４，１０５に記憶するような構成で説明した
が、これらの記憶回路を１つの記憶回路に統合してもよ
い。
ス選択信号をそれぞれ、第１、第２、第３記憶回路１０
３，１０４，１０５に記憶するような構成で説明した
が、これらの記憶回路を１つの記憶回路に統合してもよ
い。
【００３１】また、トレースバック回路１０６でパス選
択信号をトレースした結果をＩ成分／Ｑ成分の符号化ビ
ット復号信号としてそのまま出力するように説明した
が、ＡＣＳ回路１０２から出力するパス選択信号の定義
の仕方によっては、パス選択信号をトレースした結果を
反転して符号化ビット復号信号として出力する構成とし
てもよい。
択信号をトレースした結果をＩ成分／Ｑ成分の符号化ビ
ット復号信号としてそのまま出力するように説明した
が、ＡＣＳ回路１０２から出力するパス選択信号の定義
の仕方によっては、パス選択信号をトレースした結果を
反転して符号化ビット復号信号として出力する構成とし
てもよい。
【００３２】
【発明の効果】以上説明してきたとおり、本発明によれ
ば、トレリス符号化変調された信号を復号する際に、受
信信号点をＩ軸及びＱ軸で規定された複素平面上の全象
限中のいずれか１つの象限内の変換信号点に変換し、こ
の変換信号点に関するサブセット信号点判定の結果を用
いて受信信号の復号結果を求めることとしたので、枝メ
トリック演算回路内のサブセット信号点判定に用いる比
較回路と、サブセット判定信号を記憶するための記憶回
路との各々の回路規模を縮小できる効果が得られる。
ば、トレリス符号化変調された信号を復号する際に、受
信信号点をＩ軸及びＱ軸で規定された複素平面上の全象
限中のいずれか１つの象限内の変換信号点に変換し、こ
の変換信号点に関するサブセット信号点判定の結果を用
いて受信信号の復号結果を求めることとしたので、枝メ
トリック演算回路内のサブセット信号点判定に用いる比
較回路と、サブセット判定信号を記憶するための記憶回
路との各々の回路規模を縮小できる効果が得られる。
【図１】本発明の原理を説明するための信号点図であ
る。
る。
【図２】本発明に係るトレリス復号装置の構成例を示す
ブロック図である。
ブロック図である。
【図３】図２中の信号変換回路の詳細構成例を示すブロ
ック図である。
ック図である。
【図４】図２中の信号変換回路の他の詳細構成例を示す
ブロック図である。
ブロック図である。
【図５】図２中の枝メトリック演算回路の詳細構成例を
示すブロック図である。
示すブロック図である。
【図６】本発明に係るトレリス復号装置の他の構成例を
示すブロック図である。
示すブロック図である。
【図７】従来のトレリス復号装置の構成を示すブロック
図である。
図である。
【図８】６４ＱＡＭの信号点図である。
【図９】図７の装置の動作説明図である。
【図１０】図７の装置の他の動作説明図である。
１００ 信号変換回路
１０１ 枝メトリック演算回路
１０２ ＡＣＳ回路
１０３ 第１記憶回路
１０４ 第２記憶回路
１０５ 第３記憶回路
１０６ トレースバック回路
１０７ 逆変換回路
２００ａ，２００ｂ 排他的論理和回路
２１０ 選択回路
３００ａ，３００ｂ，３００ｃ 比較回路
３０４ サブセット信号点判定回路
３０５ 枝メトリック算出回路
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平８−32633（ＪＰ，Ａ)
特開 平６−205053（ＪＰ，Ａ)
特開 平６−152661（ＪＰ，Ａ)
特開 平７−131493（ＪＰ，Ａ)
特開 平８−37467（ＪＰ，Ａ)
特開 平５−227044（ＪＰ，Ａ)
特開2000−312234（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 27/00 - 27/38
H03M 13/41
Claims (10)
- 【請求項１】 トレリス符号化変調された信号を復号す
るためのトレリス復号装置であって、 受信信号点を実数軸及び虚数軸で規定された複素平面上
の全象限中のいずれか１つの象限内の変換信号点に変換
し、前記変換信号点と、前記受信信号点が属する象限を
表す象限信号とを出力するための信号変換手段と、 前記象限信号を用いて前記変換信号点とサブセット信号
点との最大尤度を判定し、枝メトリックとサブセット判
定信号とを出力するための枝メトリック演算手段と、 前記枝メトリックよりトレリス線図に従ってパスメトリ
ックを演算し、尤度の高いパスを選択するパス選択信号
を出力するためのＡＣＳ（Add Compare Select）手段
と、 前記象限信号を記憶するための第１の記憶手段と、 前記サブセット判定信号を記憶するための第２の記憶手
段と、 前記パス選択信号を記憶するための第３の記憶手段と、 前記第１、第２、第３の記憶手段に記憶した象限信号と
サブセット判定信号とパス選択信号とのトレースバック
の結果を用いて、符号化ビット復号信号と非符号化ビッ
ト復号信号とを出力するための出力手段とを備えたこと
を特徴とするトレリス復号装置。 - 【請求項２】 請求項１記載のトレリス復号装置におい
て、 前記出力手段は、 前記第１、第２、第３の記憶手段に記憶した象限信号と
サブセット判定信号とパス選択信号とを第１の時刻から
第２の時刻までトレースバックし、前記象限信号のトレ
ース結果に基づく象限復号信号と、前記サブセット判定
信号のトレース結果に基づくサブセット復号信号と、前
記パス選択信号のトレース結果に基づく前記符号化ビッ
ト復号信号とを出力するためのトレースバック手段と、 前記象限復号信号を用いて前記サブセット復号信号を前
記非符号化ビット復号信号に変換するための逆変換手段
とを備えたことを特徴とするトレリス復号装置。 - 【請求項３】 請求項１記載のトレリス復号装置におい
て、 前記出力手段は、 前記第１、第２、第３の記憶手段に記憶した象限信号と
サブセット判定信号とパス選択信号とを第１の時刻から
第２の時刻までトレースバックし、前記象限信号のトレ
ース結果と前記サブセット判定信号のトレース結果とに
基づくサブセット復号信号と、前記パス選択信号のトレ
ース結果に基づく前記符号化ビット復号信号とを出力す
るためのトレースバック手段と、 前記サブセット復号信号を前記非符号化ビット復号信号
に変換するための逆変換手段とを備えたことを特徴とす
るトレリス復号装置。 - 【請求項４】 請求項１記載のトレリス復号装置におい
て、 前記信号変換手段は、前記実数軸及び／又は虚数軸に関
する折り返しを利用して信号点の変換を行うことを特徴
とするトレリス復号装置。 - 【請求項５】 請求項１記載のトレリス復号装置におい
て、 前記信号変換手段は、前記複素平面の原点を中心とする
９０度、１８０度、２７０度のうちのいずれかの回転を
利用して信号点の変換を行うことを特徴とするトレリス
復号装置。 - 【請求項６】 請求項１記載のトレリス復号装置におい
て、 前記枝メトリック演算手段は、前記最大尤度の判定をハ
ミング距離によって行うことを特徴とするトレリス復号
装置。 - 【請求項７】 請求項１記載のトレリス復号装置におい
て、 前記枝メトリック演算手段は、前記最大尤度の判定をユ
ークリッド距離によって行うことを特徴とするトレリス
復号装置。 - 【請求項８】 トレリス符号化変調された信号を復号す
るためのトレリス復号方法であって、 受信信号点を実数軸及び虚数軸で規定された複素平面上
の全象限中のいずれか１つの象限内の変換信号点に変換
し、前記変換信号点と、前記受信信号点が属する象限を
表す象限信号とを出力する信号変換ステップと、 前記象限信号を用いて前記変換信号点とサブセット信号
点との最大尤度を判定し、枝メトリックとサブセット判
定信号とを出力する枝メトリック演算ステップと、 前記枝メトリックよりトレリス線図に従ってパスメトリ
ックを演算し、尤度の高いパスを選択するパス選択信号
を出力するＡＣＳ（Add Compare Select）ステップと、 第１、第２、第３の記憶手段に記憶した象限信号とサブ
セット判定信号とパス選択信号とのトレースバックの結
果を用いて、符号化ビット復号信号と非符号化ビット復
号信号とを出力する出力ステップとを備えたことを特徴
とするトレリス復号方法。 - 【請求項９】 請求項８記載のトレリス復号方法におい
て、 前記出力ステップは、 前記第１、第２、第３の記憶手段に記憶した象限信号と
サブセット判定信号とパス選択信号とを第１の時刻から
第２の時刻までトレースバックし、前記象限信号のトレ
ース結果に基づく象限復号信号と、前記サブセット判定
信号のトレース結果に基づくサブセット復号信号と、前
記パス選択信号のトレース結果に基づく前記符号化ビッ
ト復号信号とを出力するトレースバックステップと、 前記象限復号信号を用いて前記サブセット復号信号を前
記非符号化ビット復号信号に変換する逆変換ステップと
を備えたことを特徴とするトレリス復号方法。 - 【請求項１０】 請求項８記載のトレリス復号方法にお
いて、 前記出力ステップは、 前記第１、第２、第３の記憶手段に記憶した象限信号と
サブセット判定信号とパス選択信号とを第１の時刻から
第２の時刻までトレースバックし、前記象限信号のトレ
ース結果と前記サブセット判定信号のトレース結果とに
基づくサブセット復号信号と、前記パス選択信号のトレ
ース結果に基づく前記符号化ビット復号信号とを出力す
るトレースバックステップと、 前記サブセット復号信号を前記非符号化ビット復号信号
に変換する逆変換ステップとを備えたことを特徴とする
トレリス復号方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000322247A JP3403382B2 (ja) | 1999-10-29 | 2000-10-23 | トレリス復号装置及びその方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30797899 | 1999-10-29 | ||
| JP11-307978 | 1999-10-29 | ||
| JP2000322247A JP3403382B2 (ja) | 1999-10-29 | 2000-10-23 | トレリス復号装置及びその方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001197132A JP2001197132A (ja) | 2001-07-19 |
| JP3403382B2 true JP3403382B2 (ja) | 2003-05-06 |
Family
ID=28034725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000322247A Expired - Fee Related JP3403382B2 (ja) | 1999-10-29 | 2000-10-23 | トレリス復号装置及びその方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6625225B1 (ja) |
| JP (1) | JP3403382B2 (ja) |
| KR (1) | KR100655018B1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3338374B2 (ja) * | 1997-06-30 | 2002-10-28 | 松下電器産業株式会社 | 演算処理方法および装置 |
| US7154966B2 (en) * | 2003-06-30 | 2006-12-26 | Telefonaktiebolaget L M Ericsson (Publ) | Method and system for M-QAM detection in communication systems |
| US7359464B2 (en) * | 2003-12-31 | 2008-04-15 | Intel Corporation | Trellis decoder and method of decoding |
| KR100675389B1 (ko) | 2005-01-27 | 2007-01-29 | 삼성전자주식회사 | 역추적 작업을 병렬적으로 수행하는 비터비 디코더 및 그디코딩 방법 |
| CN101292484B (zh) | 2005-10-21 | 2011-08-31 | 日本电气株式会社 | 调制解调方法以及调制装置和解调装置 |
| JP4666646B2 (ja) * | 2006-08-24 | 2011-04-06 | ルネサスエレクトロニクス株式会社 | 軟判定ビタビ復号装置および方法、復号装置および方法 |
| US10515713B2 (en) | 2016-11-28 | 2019-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Hamming-distance analyzer and method for analyzing hamming-distance |
| TWI757583B (zh) * | 2018-06-18 | 2022-03-11 | 台灣積體電路製造股份有限公司 | 用以測試記憶體的測試裝置及方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3280834B2 (ja) | 1995-09-04 | 2002-05-13 | 沖電気工業株式会社 | 符号化通信方式における信号判定装置および受信装置ならびに信号判定方法および通信路状態推定方法 |
| JP3344221B2 (ja) | 1996-06-28 | 2002-11-11 | 株式会社日立製作所 | デジタル信号復号装置及びそれに用いる復号方法 |
| KR100230911B1 (ko) | 1997-01-20 | 1999-11-15 | 김영환 | 고화질 텔레비젼의 격자 복호기 |
| US6141384A (en) * | 1997-02-14 | 2000-10-31 | Philips Electronics North America Corporation | Decoder for trellis encoded interleaved data stream and HDTV receiver including such a decoder |
-
2000
- 2000-10-23 JP JP2000322247A patent/JP3403382B2/ja not_active Expired - Fee Related
- 2000-10-26 US US09/695,988 patent/US6625225B1/en not_active Expired - Fee Related
- 2000-10-27 KR KR1020000063543A patent/KR100655018B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100655018B1 (ko) | 2006-12-07 |
| US6625225B1 (en) | 2003-09-23 |
| JP2001197132A (ja) | 2001-07-19 |
| KR20010040202A (ko) | 2001-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5408502A (en) | Apparatus and method for communicating digital data using trellis coded QAM with punctured convolutional codes | |
| JPH05335972A (ja) | ビタビ復号器 | |
| US6883021B2 (en) | Programmable and multiplierless Viterbi accelerator | |
| US7224743B2 (en) | Efficient decoding of trellis coded modulation waveforms | |
| JPH06104942A (ja) | データ伝送方式 | |
| JPH0722967A (ja) | ビタビ復号器の経路記憶装置 | |
| JP3403382B2 (ja) | トレリス復号装置及びその方法 | |
| JP2755045B2 (ja) | ビタビ復号器 | |
| JP2702831B2 (ja) | ヴィタビ復号法 | |
| US8009773B1 (en) | Low complexity implementation of a Viterbi decoder with near optimal performance | |
| KR20030036845A (ko) | 트렐리스에 기초한 채널 부호화를 위한 복호기 | |
| US20070201586A1 (en) | Multi-rate viterbi decoder | |
| EP1322041A1 (en) | Viterbi decoder using restructured trellis | |
| US20030194025A1 (en) | Viterbi decoder and method using sequential two-way add-compare-select operations | |
| JP3578736B2 (ja) | ブランチメトリック算出装置およびその算出方法 | |
| JP3628311B2 (ja) | ビタビ復号装置、通信システム及びビタビ復号方法 | |
| US7287212B2 (en) | Methods and systems for Viterbi decoding | |
| Shongwe | Trellis coded 4-ary PAM using distance-preserving mapping | |
| US20010029596A1 (en) | TCM decoding device and method | |
| JP2006173724A (ja) | トレリス又はターボトレリス符号化変調方式における復号方法及び復号装置 | |
| US7720165B2 (en) | Demapper applied to quadrature amplitude modulation trellis coded modulation decoder and related method | |
| KR100531840B1 (ko) | 비터비 디코더의 가지 메트릭 계산 방법 및 그 회로 | |
| WO2001069796A1 (en) | Viterbi decoder | |
| JP3348086B2 (ja) | ビタビ復号装置およびビタビ復号方法 | |
| JP2001197134A (ja) | 最尤復号器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |