JP3403357B2 - 配線形成方法及び配線形成装置 - Google Patents

配線形成方法及び配線形成装置

Info

Publication number
JP3403357B2
JP3403357B2 JP15588799A JP15588799A JP3403357B2 JP 3403357 B2 JP3403357 B2 JP 3403357B2 JP 15588799 A JP15588799 A JP 15588799A JP 15588799 A JP15588799 A JP 15588799A JP 3403357 B2 JP3403357 B2 JP 3403357B2
Authority
JP
Japan
Prior art keywords
wiring
electron
forming
compound
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15588799A
Other languages
English (en)
Other versions
JP2000349149A (ja
Inventor
隆之 大場
Original Assignee
株式会社半導体先端テクノロジーズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体先端テクノロジーズ filed Critical 株式会社半導体先端テクノロジーズ
Priority to JP15588799A priority Critical patent/JP3403357B2/ja
Priority to KR10-2000-0015674A priority patent/KR100397444B1/ko
Priority to US09/539,710 priority patent/US6355545B1/en
Publication of JP2000349149A publication Critical patent/JP2000349149A/ja
Application granted granted Critical
Publication of JP3403357B2 publication Critical patent/JP3403357B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、配線形成方法及び
配線形成装置及び配線及び集積回路に関し、特に埋め込
みを十分行うことにより、ボイド（空隙）の発生及び断
線を防止する配線形成方法及び配線形成装置及び配線及
び配線を有する集積回路に関する。
【０００２】
【従来の技術】近年、半導体デバイスの高集積化は著し
く、ミクロンからナノメータレベルの設計ルールが適用
され始めている（ｅ．ｇ．Ｔｈｅ Ｎａｔｉｏｎａｌ
Ｔｅｃｈｎｏｌｏｇｙ Ｒｏａｄｍａｐ ｆｏｒ Ｓｅ
ｍｉｃｏｎｄｕｃｔｏｒｓ Ｔｅｃｈｎｏｌｏｇｙ Ｎ
ｅｅｄｓ，ＳＩＡ，１９９７ｅｄｉｔｉｏｎ）。また、
配線を多層に配置して集積化を図る多層配線構造が採用
されている。これら絶縁体を介して層状に配置された配
線間の電気接続は、絶縁体に設けられた孔（以下、接続
孔という。）に導電性のある配線材料を埋め込むことに
よって行われる。これは、埋め込み配線と呼ばれる（以
下、垂直配線ともいう。）。なお、接続孔には、コンタ
クトホールとビアホールも含まれる。
【０００３】この埋め込み配線を形成するには、主に物
理蒸着法（ＰＶＤ法）（ｐｈｙｓｉｃａｌ ｖａｐｏｒ
ｄｅｐｏｓｉｔｉｏｎ）や化学蒸着法（ＣＶＤ法）
（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏ
ｎ）等による金属成膜技術が使われる。ＰＶＤ法は、お
おまかに言うと次のような方法である。まず、アルゴン
ガス等をプラズマにし電圧を印加することにより加速さ
せる。そして、埋め込みたいターゲット材料に衝突させ
る。すると、ターゲット材料の原子が飛び出し、それを
接続孔に吸着させることによって埋め込む方法である。
また、ＣＶＤ法は、簡単にいうと原料をガス状態で供給
し、下地膜の表面における化学反応によって薄膜を堆積
させる方法である。
【０００４】近年デバイスの高集積化を実現するために
デバイスの微細化が行われるとともに、微細化されたデ
バイスの性能を最大限に引き出すため配線の微細化及び
配線の多層化が進んでいる。この配線に対する微細化の
程度は、縦方向の微細化よりも横方向の微細化が進んで
いる。したがって、従来の接続孔と比較して深さと直径
の比（アスペクト比）が変化する。すなわち、微細化と
ともにアスペクト比が大きくなる。例えば、４Ｇビット
ＤＲＡＭでは、最大６〜８にも達する。
【０００５】このようなアスペクト比の大きい接続孔に
対して、従来通りのＰＶＤ法やＣＶＤ法を用いると接続
孔に配線材料を十分に埋め込むことができないという問
題が生じる。ここで、不十分な接続孔の埋め込みで生じ
たボイドを図６に示す。図６において、接続孔１０は、
絶縁体Ｃを介して配線Ａと配線Ｂを電気接続するために
形成された孔である。したがって、接続孔１０には、配
線材料１０１を隙間なく埋め込むことが望ましい。しか
し、従来通りの埋め込み方法では、埋め込みを十分行う
ことができずボイド１０２が生じ、配線抵抗の増加やひ
どい場合には断線が生じるという問題が起こる。この問
題が起こるのは、埋め込みの初期段階で形成する金属薄
膜が接続孔１０の側面で不均一に形成されるためであ
る。さらにひどい場合は、接続孔１０の側面に埋め込み
の初期段階で形成する金属薄膜が形成されない。
【０００６】ここで、配線材料を接続孔１０に隙間なく
埋め込むことができるか否かは、接続孔１０の表面と埋
め込む配線材料の原子あるいは分子との「ぬれ」性に支
配される。このため、一般にぬれ性のよい表面を形成す
る表面改質が行われる。配線材料からなる極めて薄い金
属薄膜を形成し、これを初期成長表面として利用する方
法も表面改質と同じであり、この場合、この金属薄膜を
Ｗｅｔｔｉｎｇ層と呼ぶ。すなわち、Ｗｅｔｔｉｎｇ層
は、その後の配線材料の埋め込みを十分に行うために形
成されるものである。上述した「ぬれ」は、固体表面の
化学親和力で決定される。
【０００７】ところが、「ぬれ」性のよいＷｅｔｔｉｎ
ｇ層が接続孔１０の側面で不均一に形成されるとその
後、十分な埋め込みを行うことができず、ボイド１０２
が発生してしまう。なぜなら、ＰＶＤ法の場合は、幾何
学的理由から十分な埋め込みができないからである。ま
た、不均一に形成されたＷｅｔｔｉｎｇ層に対して、そ
の後ＣＶＤ法を用いると、Ｗｅｔｔｉｎｇ層の不均一さ
に応じて成膜速度に差が生じる。なぜなら、Ｗｅｔｔｉ
ｎｇ層の表面密度に成膜速度が相対的に比例するためで
ある。このため、成膜速度の速い領域に配線材料が堆積
することによって接続孔１０が塞がってしまい、接続孔
内部に原料が供給されないことになる。したがって、十
分埋め込みを行うことができない。
【０００８】以上のように、従来の埋め込み技術では接
続孔に十分配線材料を埋め込むことができない。このた
め、ボイドが生じ配線抵抗の増加やひどい場合には断線
が生じるという問題がある。
【０００９】
【発明が解決しようとする課題】本発明は、上記した従
来技術の欠点を除くためになされたものであって、その
目的とするところは、均一な初期成長表面（Ｗｅｔｔｉ
ｎｇ層）を形成し配線材料の埋め込みを十分行うことに
より、ボイドの発生による配線抵抗の増加や断線を防止
することにある。
【００１０】また、ボイドの発生による配線抵抗の増加
や断線を防止することにより、配線の導電性に対する信
頼性向上を図ることにある。
【００１１】さらに他の目的は、高集積化された半導体
デバイスの集積回路としての性能を十分引き出すため、
信頼性のある埋め込み配線（垂直配線）を提供すること
にある。
【００１２】
【課題を解決するための手段】この発明に係る配線形成
方法は、絶縁膜に形成された孔に対して配線材料を埋め
込んだ配線を形成する配線形成方法において、 絶縁膜に
孔を形成する孔形成工程と、 上記孔形成工程後に、孔を
洗浄し孔の汚れを除去する洗浄工程と、 上記洗浄工程後
に、上記絶縁体を加熱するとともに上記絶縁体の表面に
所定の原料を拡散させて供給し、その原料を熱により孔
の表面で解離させ、解離した解 離物質を孔の表面に化学
吸着させることにより、孔の表面に対して化学親和力を
与え、孔の表面で化学反応を起こしやすい状態をつくる
表面処理工程と、 上記表面処理工程後に、上記配線材料
を有する化合物に対して電子を供与する電子供与性材料
を供給し、上記孔の表面に化学吸着した解離物質を核と
して上記解離物質の一部を孔の表面に残存させたまま上
記電子供与性材料による電子供与性膜を成長させて、上
記配線材料を有する化合物に対して電子を供与すること
により上記配線材料を有する化合物に対して、その一種
類の化合物から上記配線材料を含む二種類以上の物質を
生ずる不均化反応を起こさせる性質を有する電子供与性
膜を形成する電子供与性膜形成工程と、 上記電子供与性
膜形成工程後、上記電子供与性膜の表面に上記配線材料
を有する化合物を供給し電子供与性膜から電子の供与を
受けて上記配線材料を有する化合物に不均化反応を起こ
させて上記化合物から配線材料を生じさせることにより
上記電子供与性膜の表面に配線材料からなるウエッティ
ング層を形成し、このウエッティング層の表面に配線材
料を供給して孔に対して配線材料の埋め込みをする埋め
込み工程とを備えることを特徴とする。
【００１３】上記表面処理工程は、以下に示す原料のう
ちいずれかの原料を供給する原料供給工程を備えること
を特徴とする。 （ａ）水素原子、又は、水素分子。 （ｂ）Ｂ（ホウ素）、Ｃ（炭素）、Ｎ（窒素）、Ｐ（リ
ン）、Ｓｉ（ケイ素）、Ｇｅ（ゲルマニウム）、Ａｓ
（ヒ素）、Ｍｇ（マグネシウム）、Ｔａ（タンタル）、
Ｎｂ（ニオブ）、Ｗ（タングステン）、Ｎｉ（ニッケ
ル）、Ｃｕ（銅）、Ａｇ（銀）、Ａｕ（金）の水素化
物、有機化合物、又は、錯体化合物。 （ｃ）Ｂ、Ｃ、Ｎ、Ｐ、Ｓｉ、Ｇｅ、Ａｓ、Ｍｇ、Ｔ
ａ、Ｎｂ、Ｗ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕの二原子分子の
水素化物、有機化合物、錯体化合物。 （ｄ）Ｂ、Ｃ、Ｎ、Ｐ、Ｓｉ、Ｇｅ、Ａｓ、Ｍｇ、Ｔ
ａ、Ｎｂ、Ｗ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕ原子のハロゲン
化物、又は、Ｂ、Ｃ、Ｎ、Ｐ、Ｓｉ、Ｇｅ、Ａｓ、Ｍ
ｇ、Ｔａ、Ｎｂ、Ｗ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕの二原子
分子のハロゲン化物。 （ｅ）環状水素化物。 （ｆ）有機化合物。 （ｇ）錯体化合物。
【００１４】上記表面処理工程は、上記絶縁体に吸着さ
せる解離物質の密度を１Ｅ１２個／（平方センチメート
ル）以上とすることを特徴とする。
【００１５】この発明に係る配線形成装置は、絶縁膜に
形成された孔に対して配線材料を埋め込んだ配線を形成
する配線形成装置において、 絶縁膜に孔を形成する孔形
成部と、 上記孔形成部により形成された孔を洗浄し孔の
汚れを除去する洗浄部と、 上記洗浄部により洗浄された
上記絶縁体を加熱するとともに上記絶縁体の表面に所定
の原料を拡散させて供給し、その原料を熱により孔の表
面で解離させ、解離した解離物質を孔の表面に化学吸着
させることにより、孔の表面に対して化学親和力を与
え、孔の表面で化学反応を起こしやすい状態をつくる表
面処理部と、 上記表面処理部により化学親和力を与えら
れた孔に、上記配線材料を有する化合物に対して電子を
供与する電子供与性材料を供給し、上記孔の表面に化学
吸着した解離物質を核として上記解離物質の一部を孔の
表面に残存させたまま上記電子供与性材料による電子供
与性膜を成長させて、上記配線材料を有する化合物に対
して電子を供与することにより上記配線材料を有する化
合物に対して、その一種類の化合物から上記配線材料を
含む二種類以上の物質を生ずる不均化反応を起こさせる
性質を有する電子供与性膜を形成する電子供与性膜形成
部と、 上記電子供与性膜形成部により形成された上記電
子供与性膜の表面に上記配線材料を有する化合物を供給
し電子供与性膜から電子の供与を受けて上記配線材料を
有する化合物に不均化反応を起こさせて上記化合物から
配線材料を生じさせることにより上記電子供与性膜の表
面に配線材料からなるウエッティング層を形成し、この
ウエッティング層の表面に配線材料を供給して孔に対し
て配線材料の埋め込みをする埋め込み部とを備えること
を特徴とする。
【００１６】上記表面処理部は、以下に示す原料のうち
いずれかの原料を供給することを特徴とする。 （ａ）水素原子、又は、水素分子。 （ｂ）Ｂ（ホウ素）、Ｃ（炭素）、Ｎ（窒素）、Ｐ（リ
ン）、Ｓｉ（ケイ素）、Ｇｅ（ゲルマニウム）、Ａｓ
（ヒ素）、Ｍｇ（マグネシウム）、Ｔａ（タンタル）、
Ｎｂ（ニオブ）、Ｗ（タングステン）、Ｎｉ（ニッケ
ル）、Ｃｕ（銅）、Ａｇ（銀）、Ａｕ（金）の水素化
物、有機化合物、又は、錯体化合物。 （ｃ）Ｂ、Ｃ、Ｎ、Ｐ、Ｓｉ、Ｇｅ、Ａｓ、Ｍｇ、Ｔ
ａ、Ｎｂ、Ｗ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕの二原子分子の
水素化物、有機化合物、錯体化合物。 （ｄ）Ｂ、Ｃ、Ｎ、Ｐ、Ｓｉ、Ｇｅ、Ａｓ、Ｍｇ、Ｔ
ａ、Ｎｂ、Ｗ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕ原子のハロゲン
化物、又は、Ｂ、Ｃ、Ｎ、Ｐ、Ｓｉ、Ｇｅ、Ａｓ、Ｍ
ｇ、Ｔａ、Ｎｂ、Ｗ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕの二原子
分子のハロゲン化物。 （ｅ）環状水素化物。 （ｆ）有機化合物。 （ｇ）錯体化合物。
【００１７】上記表面処理部は、上記絶縁体に吸着させ
る物質の密度を１Ｅ１２個／（平方センチメートル）以
上とすることを特徴とする。
【００１８】
【発明の実施の形態】以下、一例として集積回路（以
下、ＩＣという。）の製造工程における本発明に係る実
施の形態を説明する。
【００１９】ＩＣをウェハ上に製造する工程（ウェハプ
ロセス）は大きく分けると「前」工程と「後」工程とに
分けることができる。「前」工程は、ウェハ上にＩＣ素
子を作り込む工程である。一方、「後」工程は、ウェハ
上のＩＣ素子とＩＣ素子とを電気的に配線接続する工程
である。本発明は「後」工程において実施されるもので
ある。
【００２０】図１に示すように、本発明に係る実施の形
態は、接続孔形成工程Ｓ１と洗浄工程Ｓ２を行った後に
組み込まれる。すなわち、接続孔形成工程Ｓ１は、絶縁
膜（絶縁体からなる膜）に接続孔を形成するために必要
な工程である。次に、洗浄工程Ｓ２は、接続孔形成後の
ごみや不純物などのウェハ上の汚れを除去する工程であ
る。
【００２１】接続孔形成工程Ｓ１は、ウェハ表面上に絶
縁膜を形成する絶縁膜形成工程Ｓ１０１と、絶縁膜形成
工程Ｓ１０１で形成された絶縁層にフォトリソグラフィ
ー技術によって接続孔を形成するフォトリソグラフィー
工程Ｓ１０２とを有する。
【００２２】洗浄工程Ｓ２は、歩留まりを向上させるた
めごみや不純物などの汚れを除去する除去工程Ｓ２０１
を有する。その後、配線工程（表面処理工程Ｓ３、電子
供与性膜形成工程Ｓ４、埋め込み工程Ｓ５）における酸
化を防止するためにアニール（水分脱離）工程Ｓ２０２
を有する。
【００２３】洗浄工程Ｓ２終了後、本発明に係る実施の
形態は、図１に示すように接続孔表面に化学親和力を与
える表面処理工程Ｓ３を有する。化学親和力とは、物質
がある物質と化学反応を引き起こす度合をいう。したが
って、本明細書では、不対電子を有する物質やイオン化
した物質が不対電子を有しない物質やイオン化していな
い物質よりも化学反応を引き起こしやすいという意味で
化学親和力という言葉を用いる。上述した不対電子と
は、一つの原子（分子）軌道が一個の電子のみで占めら
れているとき、その電子をいう。通常、原子（分子）軌
道は、スピンの向きが反対の二つの電子が占有すること
ができる。したがって、不対電子を有する物質は、原子
（分子）軌道にもう一つ電子を占有することが可能であ
る。言い換えれば、化学反応を起こしやすい状態であ
り、化学親和力の大きい状態といえる。また、上述した
イオン化には、分子を構成する原子の電気陰性度が異な
るため共有電子対が電気陰性度の大きい原子に引き付け
られることによって、分子が極性を有することになる場
合も含む。
【００２４】表面処理工程Ｓ３は、図１に示すように物
質を絶縁体表面に吸着させる吸着工程Ｓ３０を有する。
この吸着工程Ｓ３０は、まず、接続孔を有する絶縁体を
加熱する加熱工程Ｓ３０１を有する。この加熱工程Ｓ３
０１は、この後供給する物質を解離させるために必要な
工程である。ここで、解離とは、一つの分子がその分子
を構成している原子あるいは原子団に分解することをい
う。
【００２５】次に、吸着工程Ｓ３０は、接続孔表面の絶
縁体と化学吸着させる物質の原料となる物質を供給し拡
散させる原料供給工程Ｓ３０２を有する。そして、原料
供給工程Ｓ３０２で拡散された原料は、加熱工程Ｓ３０
１で加熱された絶縁体表面に接触することによって解離
し、絶縁体と化学吸着する。ここで、化学吸着とは、固
体表面に原子（分子）が付着したとき、接続孔表面の原
子（分子）と付着した原子（分子）との間で電子の交換
をし、あるいは混成軌道を形成し化学結合を形成する吸
着をいう。このように表面処理工程Ｓ３を構成すること
により、接続孔表面に原料を化学吸着させることができ
る。すなわち、吸着した物質が接続孔表面の物質に電子
を与えることによりイオン化した物質又は不対電子を有
する物質となる。また、逆の現象、すなわち、接続孔表
面の物質から吸着した物質に電子を与えることによって
も、吸着した物質がイオン化した物質又は不対電子を有
する物質となる。以下、このイオン化した物質又は不対
電子を有する物質を活性点ともいう。このようにして、
接続孔表面に化学親和力を与えることができる。
【００２６】なお、後述する電子供与性膜形成工程Ｓ４
で形成される電子供与性膜や、埋め込み工程で形成され
るＷｅｔｔｉｎｇ層を均一に形成するためには、表面処
理工程Ｓ３で吸着させる物質（活性点）の密度を、一平
方センチメートルあたり１０の１２乗個以上とすること
が望ましい。ここで、通常、固体表面の原子密度は、の
一平方センチメートルあたり１０の１５乗個程度であ
る。したがって、言い換えると接続孔表面の原子密度に
対して、その千分の一以上の密度になるように吸着させ
ることが望ましい。
【００２７】上述した表面処理工程Ｓ３は、イオン化し
た物質又は不対電子を有する物質（活性点）を化学吸着
させることによって、接続孔表面に化学親和力を与える
ことを目的としている。つまり、上記目的を達成できれ
ば加熱工程Ｓ３０１を使用しなくてもよい。例えば、高
周波を印加することにより吸着させたい物質をプラズマ
化して、接続孔表面に供給してもよい。したがって、上
記した解離には一つの分子が、それを構成している原子
又は原子団のイオンに分解することも含まれる。
【００２８】次に、原料供給工程Ｓ３０２で供給する原
料は、接続孔表面の絶縁体と化学吸着することによりイ
オン化又は不対電子を有する物質になることが望まし
い。このような観点から、原料は以下に述べる物質が望
ましい。 （ａ）水素原子又は、水素分子。 （ｂ）Ｂ（ホウ素）、Ｃ（炭素）、Ｎ（窒素）、Ｐ（リ
ン）、Ｓｉ（ケイ素）、Ｇｅ（ゲルマニウム）、Ａｓ
（ヒ素）、Ｍｇ（マグネシウム）、Ｔａ（タンタル）、
Ｎｂ（ニオブ）、Ｗ（タングステン）、Ｎｉ（ニッケ
ル）、Ｃｕ（銅）、Ａｇ（銀）、Ａｕ（金）の水素化
物、有機化合物、又は錯体化合物。 （ｃ）Ｂ、Ｃ、Ｎ、Ｐ、Ｓｉ、Ｇｅ、Ａｓ、Ｍｇ、Ｔ
ａ、Ｎｂ、Ｗ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕの二原子分子の
水素化物、有機化合物、錯体化合物。 （ｄ）Ｂ、Ｃ、Ｎ、Ｐ、Ｓｉ、Ｇｅ、Ａｓ、Ｍｇ、Ｔ
ａ、Ｎｂ、Ｗ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕ原子のハロゲン
化物、又は、Ｂ、Ｃ、Ｎ、Ｐ、Ｓｉ、Ｇｅ、Ａｓ、Ｍ
ｇ、Ｔａ、Ｎｂ、Ｗ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕの二原子
分子のハロゲン化物。 （ｅ）環状水素化物。 （ｆ）有機化合物。 （ｇ）錯体化合物。
【００２９】上記（ａ）に示した水素原子は、原子軌道
に一つの電子のみを有する。つまり、不対電子を有して
いるため、接続孔表面に化学吸着しやすい。また、水素
の電気陰性度は、シリコン原子（Ｓｉ）や酸素原子
（Ｏ）に比べて小さい。このため、化学吸着した水素原
子は極性を帯びる（イオン化する）ことになり接続孔表
面に化学親和力を与えることができる。
【００３０】上記（ｂ）、（ｃ）、（ｅ）に示した水素
化物も水素の電気陰性度の方が小さいと、水素側がプラ
スの電気を帯びることになる。また、水素化物の分子軌
道を占有する二つ電子のうち一つが絶縁体を構成する原
子と結合するために使われ、残りの一つが不対電子とな
ることもある。したがって、接続孔表面に化学親和力を
与えることができる。
【００３１】上記（ｄ）の場合も同様である。まず、ハ
ロゲンとは、周期表の７Ｂに属するフッ素、塩素、臭
素、ヨウ素、アスタチンの５元素の総称である。このハ
ロゲンは、最外殻の価電子数が７つであり最大数である
８つに１つ足りない。最外殻の価電子数が最大である原
子は安定であるため、ハロゲンは、他の原子から電子を
受け取り易い。すなわち、Ｂ（ホウ素）等に比べて電気
陰性度が大きい。したがって、上記（ｄ）のハロゲン化
物は構造により極性を有することとなる。このため、接
続孔表面に化学親和力を与えることができる。
【００３２】次に、本発明に係る実施の形態は、図１に
示すように電子供与性膜形成工程Ｓ４を有する。この電
子供与性膜形成工程Ｓ４は、配線材料（例えば、銅やア
ルミニウム）を有する化合物に電子を供与する性質（以
下、電子供与性という。）のある膜を形成する工程であ
る。すなわち、表面処理工程Ｓ３で吸着させた物質を核
として電子供与性のある膜を形成する工程である。この
膜は、後述するＷｅｔｔｉｎｇ層形成工程Ｓ５０１で使
用されるＣＶＤ法の原料に対し電子を与え、ＣＶＤ原料
に不均化反応を起こさせる性質を有するものである。つ
まり、電子供与性膜形成工程Ｓ４は、上記性質を有する
膜を形成することによりＷｅｔｔｉｎｇ層形成工程Ｓ５
０１で行われる配線材料の形成をしやすくするための工
程である。また、ＣＶＤ法は、下地が均一であることを
前提とするが、上記表面処理工程Ｓ３によって化学親和
力を有する物質（活性点）が十分提供されているため、
電子供与性膜形成工程Ｓ４で膜（下地）を均一に形成す
ることができる。
【００３３】上述したＣＶＤ法で用いる不均化反応と
は、一種類の物質が、二分子あるいはそれ以上で相互に
酸化・還元その他の反応を行った結果、二種類以上の物
質を生ずることをいう。例えば、酸化・還元反応で説明
する。銅（Ｃｕ）には、一価のプラスイオンであるＣｕ
+と二価のプラスイオンであるＣｕ2+がある。このと
き、一種類のＣｕ+の間で電子の授受を行うと、一方が
酸化されてＣｕ2+になり、もう一方が還元されてＣｕと
なる反応である。酸化とは、電子を失う反応であり、還
元とは電子を得る反応である。したがって、不均化反応
を行うためには最低ニ価のイオンになることができる必
要がある。
【００３４】電子供与性膜形成工程Ｓ４で形成する膜
は、二価以上にイオン化し、また埋め込み工程Ｓ５で行
うＣＶＤ原料に対して電子を与えることによりＣＶＤ原
料に不均化反応を起こさせる性質を持つ。具体的には、
Ｍｇ（マグネシウム）、Ａｌ（アルミニウム）、Ｐ（リ
ン）、Ｓ（硫黄）、Ｔｉ（チタン）、Ｖ（バナジウ
ム）、Ｃｒ（クロム）、Ｍｎ（マンガン）、Ｃｏ（コバ
ルト）、Ｎｉ（ニッケル）、Ｃｕ（銅）、Ｎｂ（ニオ
ブ）、Ｍｏ（モリブデン）、Ａｇ（銀）、Ｈｇ（水
銀）、Ｔａ（タンタル）、Ｗ（タングステン）、Ｐｔ
（プラチナ）、Ａｕ（金）、または、これらの原子とＳ
ｉ（ケイ素）の化合物、これらの原子とＢ（ホウ素）の
化合物、これらの原子とＮ（窒素）の化合物がある。
【００３５】なお、上述したように電子供与性膜形成工
程Ｓ４で形成する膜は、埋め込み工程Ｓ５で行うＣＶＤ
原料に対して電子を与えることにより、ＣＶＤ原料に不
均化反応を起こさせる性質を有している。しかし、要は
埋め込み工程Ｓ５で行うＣＶＤ原料に対して不均化反応
を起こさせればよい。したがって、電子を供与する性質
の膜を形成する電子供与性膜形成工程Ｓ４の代わりに不
均化反応の活性化エネルギーを低下させる触媒作用を有
する膜を形成するものであってもよい。
【００３６】次に、本発明に係る実施の形態は、図１に
示すように埋め込み工程Ｓ５を有する。この埋め込み工
程Ｓ５は、接続孔に導電性のある配線材料を埋め込むた
めの工程である。埋め込み工程Ｓ５は、まず、ぬれ性の
よい初期成長表面（Ｗｅｔｔｉｎｇ層）を形成するＷｅ
ｔｔｉｎｇ層形成工程Ｓ５０１を有する。その後、ＣＶ
Ｄ法、ＰＶＤ法、メッキ法等により配線材料の埋め込み
を行う工程Ｓ５０２を有する。
【００３７】そして、配線材料の埋め込みを行った後、
一般に埋め込み材料に対して加熱処理や加圧処理を行う
工程Ｓ５０３を有する。埋め込んだ配線材料には一般に
転位等による内部歪みが存在する。このような状態はエ
ネルギーが高いため、内部歪みのない状態に緩和する。
この緩和過程においては電気伝導率等の膜質も変化す
る。したがって、安定した電気伝導率を得るため早く内
部歪みのない状態に緩和させる必要がある。緩和は室温
程度の温度でも起こるが、室温程度の温度では緩和する
ために多大な時間がかかる。一方、加熱や加圧をすると
短時間で緩和する。すなわち、内部歪みを短時間で緩和
させるため、上述した加熱処理や加圧処理を行うのであ
る。
【００３８】本発明に係る実施の形態は上記のように構
成されており、以下にその動作及び作用について説明す
る。
【００３９】図２の（ａ）に示すように、ウェハ表面上
に酸化膜を気相成長させ層間絶縁膜を形成する。次に、
形成した絶縁膜に対し、図２の（ｂ）に示すようにフォ
トリソグラフィーの技術を用いて接続孔を形成する（接
続孔形成工程Ｓ１）。その後、図２の（ｃ）に示すよう
に接続孔を形成することによって発生したごみや不純物
を洗浄し、加熱することにより水分を除去する（洗浄工
程Ｓ２）。
【００４０】次に、図２の（ｄ）に示すように接続孔を
有する絶縁体を加熱し、接続孔表面の絶縁体と化学吸着
させる物質の原料ガスを絶縁体表面に拡散させる。原料
ガスが加熱された接続孔表面に接触すると、加熱された
絶縁体からエネルギーを与えられるため、化学結合が切
れて分解する。この分解した物質は、図２の（ｅ）に示
すように接続孔表面の原子に化学吸着し活性点になる
（表面処理工程Ｓ３）。
【００４１】そして、電子供与性のある物質からなる膜
をＣＶＤ法によって形成する。すなわち、図２の（ｆ）
に示すように絶縁体表面を加熱し、原料ガスを供給す
る。すると、原料ガスが分解し、化学反応により電子供
与性のある物質が生成される。そして、図２の（ｇ）に
示すように、この電子供与性のある物質は化学親和力の
ある活性点を核として成長する。この活性点は十分提供
されているため、均一な膜を形成することができる（電
子供与性膜形成工程Ｓ４）。
【００４２】次に、ＣＶＤ法を用いてＷｅｔｔｉｎｇ層
を形成する。すなわち、図２の（ｈ）に示すように絶縁
体表面を加熱し、配線材料を不均化反応によって生成す
る原料を供給する。原料が接続孔表面に接触すると電子
供与性膜から電子を受け取り不均化反応が起こる。する
と、不均化反応で生成された配線材料が電子供与性膜の
表面に形成される。その後、図２の（ｉ）に示すように
ＰＶＤ法、ＣＶＤ法、メッキ法などにより埋め込みを行
う。そして、埋め込みを行った後、原子欠陥を無くすた
め図２の（ｊ）に示す加熱処理あるいは加圧処理を行う
（埋め込み工程Ｓ５）。
【００４３】上述した実施の形態では、電子供与性膜形
成工程Ｓ４を有している。この工程が必要な理由は、そ
の後埋め込む配線材料に対して「ぬれ」性のよい膜を形
成するとともに、電子を供与することにより不均化反応
を起こさせるためである。また、電子供与性膜形成工程
Ｓ４を行わず、埋め込み工程Ｓ５を行うと絶縁体と配線
材料とが化学反応を起こし電気伝導性のない酸化物が生
成され、配線の抵抗増加を招くからである。すなわち、
電子供与性膜形成工程Ｓ４で膜を形成することにより配
線材料と絶縁体との化学反応を直接生じさせないためで
ある。
【００４４】しかし、本発明では、絶縁体表面に膜形成
の核となる活性点を形成する表面処理工程Ｓ３を有す
る。したがって、活性点が十分に形成され、配線材料と
絶縁体との化学反応を防ぐことができる場合、電子供与
性膜形成工程Ｓ４を行わなくてもよい。すなわち、図３
に示すように構成することも可能である。
【００４５】図３では、接続孔形成工程Ｓ３１と洗浄工
程Ｓ３２を経ることにより形成された接続孔表面に表面
処理工程Ｓ３３で活性点を形成し、上記表面に化学親和
力を与える。そして、電子供与性膜形成工程は行わず、
埋め込み工程Ｓ３４を行うことによって埋め込み配線
（垂直配線）を形成するものである。
【００４６】また、図１に示す埋め込み工程Ｓ５で行っ
たＷｅｔｔｉｎｇ層形成工程Ｓ５０１は、必ずしも必須
ではなく、すぐに本格的な埋め込みを行ってもよい。さ
らに、加熱処理又は加圧処理を行う工程Ｓ５０３も必須
ではない。すなわち、緩和による電気伝導率の変化が問
題とならなければ行わなくてもよい。
【００４７】
【実施例】以下に、本発明に係る実施例をＣｕ（銅）を
埋め込む場合を例にとって説明する。図４に示すように
本発明に係る配線形成装置は、表面処理部１と電子供与
性膜形成部２と埋め込み処理部３とを備えている。各部
は、加熱及び圧力を変化させることができる。
【００４８】図４に示す矢印は、配線を形成するウェハ
が搬送される経路を示している。すなわち、層間絶縁膜
（ＳｉＯ2）に接続孔を形成し水分脱離を行ったウェハ
が図４に示す「ＩＮ」から搬入され、配線形成が行われ
た後「ＯＵＴ」から搬出されることを表わしている。
【００４９】層間絶縁膜に接続孔を形成し水分脱離を行
ったウェハを図４に示す表面処理部１に搬入する。表面
処理部１ではウェハを室温から４００℃まで加熱し、ウ
ェハ表面に図５に示すヒドラジン（Ｎ2Ｈ4）を供給す
る。そして、ヒドラジンが加熱された接続孔表面に接触
すると化学式（１）に示すように窒素間の共有結合が切
れて不対電子を有するＮＨ2分子に分解する。 Ｎ2Ｈ4 → ２ＮＨ2 （１） このＮＨ2分子は化学親和力を有するため、図５に示す
ようにＳｉＯ2表面に化学吸着する。ここで窒素（Ｎ）
は、水素（Ｈ）に比べて電気陰性度が大きいためＮ−Ｈ
結合の電子は、窒素（Ｎ）に引っ張られる。また、ＮＨ
2分子の構造は、ヒドラジンのような対称性はない。し
たがって、吸着したＮＨ2分子は極性を有する。すなわ
ち、化学親和力を有する。このようにして化学親和力を
与えた接続孔表面を形成することができる。
【００５０】次に、電子供与性膜形成部２では、ＣＶＤ
法によってＴａＮを成膜する。すなわち、０．１Ｔｏｒ
ｒ〜１０Ｔｏｒｒの圧力下で上記表面処理をしたウェハ
を室温から３００℃〜５００℃程度まで加熱する。そし
て、ペンタエトキシド（Ｔａ（ＯＣ2Ｈ5）5）とアンモ
ニア（ＮＨ3）を供給する。すると、接続孔表面におい
て化学式（２）に示す反応により、電子供与性を有する
ＴａＮが生成される。 ３Ｔａ（ＯＣ2Ｈ5）5＋５ＮＨ3 →３ＴａＮ＋１５Ｃ2Ｈ5ＯＨ＋Ｎ2 （２） ＴａＮは金属の性質を有する。したがって、電子供与性
があるため、極性を有するＮＨ2分子のなかでプラスの
極性を有する水素に吸着しやすい。このため、ＮＨ2分
子（活性点）を核としてＴａＮからなる膜が均一に形成
される。なお、ＴａＮは、膜厚５ｎｍ程度成膜する。
【００５１】そして、埋め込み処理部３では、電子供与
性膜形成部２でＴａＮを成膜したウェハに配線材料であ
るＣｕ（銅）をＣＶＤ法により埋め込む。まず、０．１
Ｔｏｒｒ〜１０Ｔｏｒｒの圧力下でウェハを室温から１
５０℃〜４００℃程度まで加熱する。そして、原料であ
るｈｅｘａｆｌｕｏｒｏ ａｃｅｔｙｌａｃｅｔｏｎａ
ｔｏ ｔｒｉｍｅｔｈｙｌ ｖｅｎｙｌｓｉｌｙｌ ｃ
ｏｐｐｅｒ（Ｉ）（以下、Ｃｕ（ｔｍｖｓ）（ｈｆａ
ｃ）という。）を供給する。すると、接続孔表面におい
て化学式（３）に示す不均化反応によりＣｕが生成され
る。 ２Ｃｕ（ｔｍｖｓ）（ｈｆａｃ） → Ｃｕ＋Ｃｕ（ｈｆａｃ）2 ＋２ｔｍｖｓ （３） ここで、接続孔の直径が、例えば１５０ｎｍ程度以下で
あれば、上述したＣＶＤ法で埋め込めばよい。一方、接
続孔の直径が１５０ｎｍ以上と大きい場合は、上述した
ＣＶＤ法でＣｕを２０ｎｍ形成した後、ＰＶＤ法又はメ
ッキ法でＣｕを接続孔に埋め込む。これは、装置構成や
成膜速度からくるコストパフォーマンスを考えたもので
ある。そして、Ｃｕの埋め込み後、１０分間、４００℃
以下の熱処理を行う。
【００５２】なお、例えば電気伝導率などの膜質の要請
から、銅やアルミニウムなどの単体ではなく銅とアルミ
ニウムの混合物を接続孔に埋め込む配線材料としたいこ
ともある。ここで、例えば、ＨＡｌ（ＣＨ3）とＣｕ
（ｔｍｖｓ）（ｈｆａｃ）の全圧に対するＣｕ（ｔｍｖ
ｓ）（ｈｆａｃ）の分圧が１０％以下となるようにＣｕ
（ｔｍｖｓ）（ｈｆａｃ）を添加すると、Ａｌの原子数
に対するＣｕの原子数の割合が２．５〜１０％程度の配
線材料を形成することができる。
【００５３】上述した実施例では、表面処理部１と電子
供与性膜形成部２と埋め込み処理部３を一体化して配線
形成装置とした。しかし、各部毎に一つの装置を構成
し、それをつなげて配線形成装置としてもよい。
【００５４】
【発明の効果】本発明は、上記のように絶縁体に形成さ
れた孔の表面に化学親和力を与えることにより、均一な
初期成長表面を形成することができ、配線材料の埋め込
みを十分に行うことができる効果が得られる。つまり、
配線材料の埋め込みを十分行うことができるため、ボイ
ドの発生による配線抵抗の増加や断線を防止できる効果
が得られる。
【００５５】また、本発明は、ボイドの発生による配線
の抵抗増加や断線を防止することにより、配線の導電性
に対する信頼性向上を図ることができる効果が得られ
る。
【図面の簡単な説明】
【図１】 実施の形態における配線形成方法をフローチ
ャートに表わした図である。
【図２】 実施の形態における配線の形成過程を表わし
た端面図である。
【図３】 実施の形態を変形した配線形成方法をフロー
チャートに表わした図である。
【図４】 実施例における配線形成装置の構成を表わし
た図である。
【図５】 実施例においてＮＨ2が絶縁体表面に吸着し
た状態を示した図である。
【図６】 接続孔に生ずるボイドを簡単に表わした端面
図である。
【符号の説明】
Ｓ１ 接続孔形成工程、Ｓ１０１ 絶縁膜形成工程、Ｓ
１０２ フォトリソグラフィー工程、Ｓ２ 洗浄工程、
Ｓ２０１ 除去工程、Ｓ２０２ 水分脱離工程、Ｓ３
表面処理工程、Ｓ３０ 吸着工程、Ｓ３０１ 加熱工
程、Ｓ３０２ 原料供給工程、Ｓ４ 電子供与性膜形成
工程、Ｓ５ 埋め込み工程、Ｓ５０１ Ｗｅｔｔｉｎｇ
層形成工程、Ｓ５０２ 本格的な埋め込みを行う工程、
Ｓ５０３ 加熱又は加圧処理を行う工程、Ｓ３１ 接続
孔形成工程、Ｓ３２ 洗浄工程、Ｓ３３ 表面処理工
程、Ｓ３４ 埋め込み工程、１ 表面処理部、２ 電子
供与性膜形成部、３ 埋め込み処理部、１０ 接続孔、
１０１ 配線材料、１０２ ボイド。

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 絶縁膜に形成された孔に対して配線材料
    を埋め込んだ配線を形成する配線形成方法において、 絶縁膜に孔を形成する孔形成工程と、 上記孔形成工程後に、孔を洗浄し孔の汚れを除去する洗
    浄工程と、 上記洗浄工程後に、上記絶縁体を加熱するとともに上記
    絶縁体の表面に所定の原料を拡散させて供給し、その原
    料を熱により孔の表面で解離させ、解離した解離物質を
    孔の表面に化学吸着させることにより、孔の表面に対し
    て化学親和力を与え、孔の表面で化学反応を起こしやす
    い状態をつくる表面処理工程と、 上記表面処理工程後に、上記配線材料を有する化合物に
    対して電子を供与する電子供与性材料を供給し、上記孔
    の表面に化学吸着した解離物質を核として上記解離物質
    の一部を孔の表面に残存させたまま上記電子供与性材料
    による電子供与性膜を成長させて、上記配線材料を有す
    る化合物に対して電子を供与することにより上記配線材
    料を有する化合物に対して、その一種類の化合物から上
    記配線材料を含む二種類以上の物質を生ずる不均化反応
    を起こさせる性質を有する電子供与性膜を形成する電子
    供与性膜形成工程と、 上記電子供与性膜形成工程後、上記電子供与性膜の表面
    に上記配線材料を有する化合物を供給し電子供与性膜か
    ら電子の供与を受けて上記配線材料を有する化合物に不
    均化反応を起こさせて上記化合物から配線材料を生じさ
    せることにより上記電子供与性膜の表面に配線材料から
    なるウエッティング層を形成し、このウエッティング層
    の表面に配線材料を供給して孔に対して配線材料の埋め
    込みをする埋め込み工程とを備えることを特徴とする配
    線形成方法。
  2. 【請求項２】 上記表面処理工程は、以下に示す原料の
    うちいずれかの原料を供給する原料供給工程を備えるこ
    とを特徴とする請求項１に記載の配線形成方法。 （ａ）水素原子、又は、水素分子。 （ｂ）Ｂ（ホウ素）、Ｃ（炭素）、Ｎ（窒素）、Ｐ（リ
    ン）、Ｓｉ（ケイ素）、Ｇｅ（ゲルマニウム）、Ａｓ
    （ヒ素）、Ｍｇ（マグネシウム）、Ｔａ（タンタル）、
    Ｎｂ（ニオブ）、Ｗ（タングステン）、Ｎｉ（ニッケ
    ル）、Ｃｕ（銅）、Ａｇ（銀）、Ａｕ（金）の水素化
    物、有機化合物、又は、錯体化合物。 （ｃ）Ｂ、Ｃ、Ｎ、Ｐ、Ｓｉ、Ｇｅ、Ａｓ、Ｍｇ、Ｔ
    ａ、Ｎｂ、Ｗ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕの二原子分子の
    水素化物、有機化合物、錯体化合物。 （ｄ）Ｂ、Ｃ、Ｎ、Ｐ、Ｓｉ、Ｇｅ、Ａｓ、Ｍｇ、Ｔ
    ａ、Ｎｂ、Ｗ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕ原子のハロゲン
    化物、又は、Ｂ、Ｃ、Ｎ、Ｐ、Ｓｉ、Ｇｅ、Ａｓ、Ｍ
    ｇ、Ｔａ、Ｎｂ、Ｗ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕの二原子
    分子のハロゲン化物。 （ｅ）環状水素化物。 （ｆ）有機化合物。 （ｇ）錯体化合物。
  3. 【請求項３】 上記表面処理工程は、上記絶縁体に吸着
    させる解離物質の密度を１Ｅ１２個／（平方センチメー
    トル）以上とすることを特徴とする請求項１又は２に記
    載の配線形成方法。
  4. 【請求項４】 絶縁膜に形成された孔に対して配線材料
    を埋め込んだ配線を形成する配線形成装置において、 絶縁膜に孔を形成する孔形成部と、 上記孔形成部により形成された孔を洗浄し孔の汚れを除
    去する洗浄部と、 上記洗浄部により洗浄された上記絶縁体を加熱するとと
    もに上記絶縁体の表面に所定の原料を拡散させて供給
    し、その原料を熱により孔の表面で解離させ、解離した
    解離物質を孔の表面に化学吸着させることにより、孔の
    表面に対して化学親和力を与え、孔の表面で化学反応を
    起こしやすい状態をつくる表面処理部と、 上記表面処理部により化学親和力を与えられた孔に、上
    記配線材料を有する化合物に対して電子を供与する電子
    供与性材料を供給し、上記孔の表面に化学吸着した解離
    物質を核として上記解離物質の一部を孔の表面に残存さ
    せたまま上記電子供与性材料による電子供与性膜を成長
    させて、上記配線材料を有する化合物に対して電子を供
    与することにより上記配線材料を有する化合物に対し
    て、その一種類の化合物から上記配線材料を含む二種類
    以上の物質を生ずる不均化反応を起こさせる性質を有す
    る電子供与性膜を形成する電子供与性膜形成部と、 上記電子供与性膜形成部により形成された上記電子供与
    性膜の表面に上記配線材料を有する化合物を供給し電子
    供与性膜から電子の供与を受けて上記配線材料を有する
    化合物に不均化反応を起こさせて上記化合物から配線材
    料を生じさせることにより上記電子供与性膜の表面に配
    線材料からなるウエッティング層を形成し、このウエッ
    ティング層の表面に配線材料を供給して孔に対して配線
    材料の埋め込みをする埋め込み部とを備えることを特徴
    とする配線形成装置。
  5. 【請求項５】 上記表面処理部は、以下に示す原料のう
    ちいずれかの原料を供給することを特徴とする請求項４
    に記載の配線形成装置。 （ａ）水素原子、又は、水素分子。 （ｂ）Ｂ（ホウ素）、Ｃ（炭素）、Ｎ（窒素）、Ｐ（リ
    ン）、Ｓｉ（ケイ素）、Ｇｅ（ゲルマニウム）、Ａｓ
    （ヒ素）、Ｍｇ（マグネシウム）、Ｔａ（タンタル）、
    Ｎｂ（ニオブ）、Ｗ（タングステン）、Ｎｉ（ニッケ
    ル）、Ｃｕ（銅）、Ａｇ（銀）、Ａｕ（金）の水素化
    物、有機化合物、又は、錯体化合物。 （ｃ）Ｂ、Ｃ、Ｎ、Ｐ、Ｓｉ、Ｇｅ、Ａｓ、Ｍｇ、Ｔ
    ａ、Ｎｂ、Ｗ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕの二原子分子の
    水素化物、有機化合物、錯体化合物。 （ｄ）Ｂ、Ｃ、Ｎ、Ｐ、Ｓｉ、Ｇｅ、Ａｓ、Ｍｇ、Ｔ
    ａ、Ｎｂ、Ｗ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕ原子のハロゲン
    化物、又は、Ｂ、Ｃ、Ｎ、Ｐ、Ｓｉ、Ｇｅ、Ａｓ、Ｍ
    ｇ、Ｔａ、Ｎｂ、Ｗ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕの二原子
    分子のハロゲン化物。 （ｅ）環状水素化物。 （ｆ）有機化合物。 （ｇ）錯体化合物。
  6. 【請求項６】 上記表面処理部は、上記絶縁体に吸着さ
    せる物質の密度を１Ｅ１２個／（平方センチメートル）
    以上とすることを特徴とする請求項４又は５に記載の配
    線形成装置。
JP15588799A 1999-06-03 1999-06-03 配線形成方法及び配線形成装置 Expired - Fee Related JP3403357B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP15588799A JP3403357B2 (ja) 1999-06-03 1999-06-03 配線形成方法及び配線形成装置
KR10-2000-0015674A KR100397444B1 (ko) 1999-06-03 2000-03-28 배선 형성 방법 및 배선 형성 장치 및 배선 및 집적 회로
US09/539,710 US6355545B1 (en) 1999-06-03 2000-03-31 Method and apparatus for wiring, wire, and integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15588799A JP3403357B2 (ja) 1999-06-03 1999-06-03 配線形成方法及び配線形成装置

Publications (2)

Publication Number Publication Date
JP2000349149A JP2000349149A (ja) 2000-12-15
JP3403357B2 true JP3403357B2 (ja) 2003-05-06

Family

ID=15615685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15588799A Expired - Fee Related JP3403357B2 (ja) 1999-06-03 1999-06-03 配線形成方法及び配線形成装置

Country Status (3)

Country Link
US (1) US6355545B1 (ja)
JP (1) JP3403357B2 (ja)
KR (1) KR100397444B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6522014B1 (en) * 2000-09-27 2003-02-18 International Business Machines Corporation Fabrication of a metalized blind via
WO2002086965A1 (en) * 2001-04-19 2002-10-31 Stmicroelectronics S.R.L. Contact structure for an integrated semiconductor device
JP4781571B2 (ja) * 2001-07-31 2011-09-28 エルピーダメモリ株式会社 半導体装置の製造方法
US7279379B2 (en) * 2004-04-26 2007-10-09 Micron Technology, Inc. Methods of forming memory arrays; and methods of forming contacts to bitlines
JP4236201B2 (ja) 2005-08-30 2009-03-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
WO2008126268A1 (ja) * 2007-03-30 2008-10-23 Fujitsu Microelectronics Limited 半導体装置
JP2011216862A (ja) * 2010-03-16 2011-10-27 Tokyo Electron Ltd 成膜方法及び成膜装置
US8906981B2 (en) 2010-10-27 2014-12-09 3M Innovative Properties Company Dental compositions comprising semi-crystalline resin and nanocluster filler
WO2013125449A1 (ja) * 2012-02-22 2013-08-29 東京エレクトロン株式会社 半導体装置の製造方法、記憶媒体及び半導体装置
US12051586B2 (en) 2019-12-09 2024-07-30 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62216224A (ja) 1986-03-17 1987-09-22 Fujitsu Ltd タングステンの選択成長方法
EP0305143B1 (en) 1987-08-24 1993-12-08 Fujitsu Limited Method of selectively forming a conductor layer
US5232872A (en) 1989-05-09 1993-08-03 Fujitsu Limited Method for manufacturing semiconductor device
JP2506451B2 (ja) 1989-08-18 1996-06-12 富士通株式会社 化学気相成長装置及び化学気相成長法
US5066612A (en) 1990-01-05 1991-11-19 Fujitsu Limited Method of forming wiring of a semiconductor device
US5478780A (en) * 1990-03-30 1995-12-26 Siemens Aktiengesellschaft Method and apparatus for producing conductive layers or structures for VLSI circuits
JPH04196418A (ja) 1990-11-28 1992-07-16 Fujitsu Ltd 半導体装置の製造方法
US5393565A (en) 1992-06-08 1995-02-28 Fujitsu Limited Method for deposition of a refractory metal nitride and method for formation of a conductive film containing a refractory metal nitride
JP3158264B2 (ja) 1993-08-11 2001-04-23 東京エレクトロン株式会社 ガス処理装置
JPH08213343A (ja) 1995-01-31 1996-08-20 Sony Corp 半導体装置およびその製造方法
KR970052931A (ko) 1995-12-11 1997-07-29 김광호 텅스텐 질화박막 형성방법 및 이를 이용한 금속배선 형성방법
US6077571A (en) * 1995-12-19 2000-06-20 The Research Foundation Of State University Of New York Conformal pure and doped aluminum coatings and a methodology and apparatus for their preparation
JPH09205070A (ja) 1996-01-25 1997-08-05 Sony Corp プラズマｃｖｄ方法、およびこれにより形成された金属膜を有する半導体装置
KR19980087552A (ko) * 1997-05-28 1998-12-05 윌리엄 버. 켐플러 집적 회로 유전체 및 그 방법
JPH11217672A (ja) 1998-01-30 1999-08-10 Sony Corp 金属窒化物膜の化学的気相成長方法およびこれを用いた電子装置の製造方法

Also Published As

Publication number Publication date
KR100397444B1 (ko) 2003-09-13
US6355545B1 (en) 2002-03-12
JP2000349149A (ja) 2000-12-15
KR20010006878A (ko) 2001-01-26
US20020022365A1 (en) 2002-02-21

Similar Documents

Publication Publication Date Title
JP4043785B2 (ja) 集積回路のメタライゼーションスキームにおけるバリア層のボトムレス堆積方法
TWI333234B (en) Integration of ald/cvd barriers with porous low k materials
JP4702562B2 (ja) 半導体部品のための配線を組立てる方法
US8765601B2 (en) Post deposition treatments for CVD cobalt films
KR101599488B1 (ko) 배리어 표면들 상의 코발트 증착
KR100805843B1 (ko) 구리 배선 형성방법, 그에 따라 제조된 반도체 소자 및구리 배선 형성 시스템
TW559890B (en) Metal nitride deposition by ALD with reduction pulse
US20070054487A1 (en) Atomic layer deposition processes for ruthenium materials
US20070077750A1 (en) Atomic layer deposition processes for ruthenium materials
US20050085031A1 (en) Heterogeneous activation layers formed by ionic and electroless reactions used for IC interconnect capping layers
EP1670054A1 (en) A method for deposition of a thin selfassembled mono-layer (SAM)
US7858525B2 (en) Fluorine-free precursors and methods for the deposition of conformal conductive films for nanointerconnect seed and fill
JP2008532271A (ja) 原子層堆積のための表面のプラズマ前処理
WO2010077728A2 (en) Densification process for titanium nitride layer for submicron applications
KR101309043B1 (ko) 원자층 증착법에 의한 루테늄 박막 형성 방법 및 그를 이용한 루테늄 박막
JP3403357B2 (ja) 配線形成方法及び配線形成装置
US7064065B2 (en) Silver under-layers for electroless cobalt alloys
KR100519376B1 (ko) 반도체 소자의 확산 방지막 형성 방법
US7067420B2 (en) Methods for forming a metal layer on a semiconductor
KR101069630B1 (ko) 흡착억제제를 이용한 반도체 소자의 금속배선 형성방법
JP2009001904A (ja) 半導体素子の薄膜形成方法
JP2006024668A (ja) 半導体装置の製造方法
KR100788279B1 (ko) 구리 무전해 도금에서의 단차평탄화 방법
US20240213093A1 (en) Catalyst-enhanced chemical vapor deposition
TW202403076A (zh) 有機材料之選擇性沉積

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000711

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080229

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090228

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090228

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090228

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140228

Year of fee payment: 11

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees