JP3403095B2 - Clamp circuit - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、映像信号に含まれ
る水平同期信号を分離するために、コンデンサを介し入
力されてくる映像信号のシンクチップレベルを基準電圧
にクランプするクランプ回路に関する。 【０００２】 【従来の技術】テレビジョン受像機やビデオテープレコ
ーダなどでは、映像信号から水平同期信号を分離する同
期分離回路が使用される。この同期分離回路には、例え
ば、図３に示されるようなものが使用される。 【０００３】入力端子１には、映像信号が印加される。
印加された映像信号は、シンクチップクランプ回路２に
印加され、ここでシンクチップ（水平同期信号の最も低
レベルの電圧）がクランプされる。このときのクランプ
電圧は、基準電源３の電圧である基準電圧Ｖref1とな
る。 【０００４】このようにシンクチップがクランプされた
映像信号はローパスフィルタ（ＬＰＦ）４でノイズ成分
が除去された後、アンプ５の正入力端子に印加される。
このアンプ５は、バーストゲートパルス（ＢＧＰ）期間
（このときの電圧をペデスタルレベルという）のみ動作
するもので、負入力端子には、基準電源３からの基準電
圧Ｖref1が供給されている。そして、このアンプ５は、
ペデスタルレベルが予め定められた電圧（例えば、Ｖre
f3）になるようにゲインがコントロールされる。なお、
このようなゲインコントロールのための構成は記載を省
略してある。 【０００５】このアンプ５の出力は、コンパレータ７の
正入力端に入力される。また、コンパレータ７の負入力
端には、基準電圧Ｖref1にさらに基準電源６からの基準
電圧Ｖref2を加算した電圧が供給されている。従って、
コンパレータ７は、電圧値がＶref1＋Ｖref2より低くな
る水平同期信号を検出して、その検出信号を出力する。
従って、このコンパレータ７により、映像信号から水平
同期信号を分離することができる。 【０００６】ここで、Ｖref2は、Ｖref1＋Ｖref2がＶre
f1とＶref3の中間付近に位置するように決定されてい
る。従って、電圧Ｖref1＋Ｖref2は、電圧Ｖref1及び電
圧Ｖref3の何れからもある程度離れている。従って、シ
ンクチップレベルにのっているノイズの影響を受けず、
また映像信号の変化の影響も受けない。さらに、常にシ
ンクチップレベルをクランプすると共に、ペデスタルレ
ベルを一定になるようにしているため、確実な水平同期
信号の分離が達成される。 【０００７】 【発明が解決しようとする課題】しかしながら、ビデオ
テープレコーダ（ＶＴＲ）の再生には、早送りや巻き戻
しなどの特殊再生がある。そしてこのような特殊再生時
には、ヘッド（特に２ヘッドＶＴＲ）の切換時に応じた
ノイズバーが発生する。そして、このノイズバーが垂直
同期信号にかかった場合には、Ｖ（垂直）ジッターが発
生する。 【０００８】垂直同期信号の検出は、シンクチップクラ
ンプ後の映像信号に対して行われるため、シンクチップ
クランプの影響を受ける。そこで、ノイズバーが入力さ
れたときに、クランプレベルがあまり揺れないことで、
Ｖジッターの発生を抑制することができる。このために
は、クランプ回路２における入力映像信号に対する追従
性が悪い方がよい。一方、追従性が悪いと、入力映像信
号の変化に追従できなくなり、好適な同期分離が行えな
くなる。 【０００９】本発明は、上記課題に鑑みなされたもので
あり、入力映像信号への追従を維持しつつ、特殊再生時
の悪影響をさけることができるクランプ回路を提供する
ことを目的とする。 【００１０】 【課題を解決するための手段】本発明は、映像信号に含
まれる水平同期信号を分離するために、コンデンサを介
し入力されてくる映像信号のシンクチップレベルを基準
電圧にクランプするクランプ回路であって、映像信号伝
達ラインの電圧値が基準信号より低くなったときに映像
信号伝達ラインに向けて電流を供給し出力ラインの電圧
値を上昇させる電流供給手段と、出力ラインから電流を
常時放出し、出力ラインの電圧値を下降させる電流放出
手段と、この電流放出手段の電流量を調整する電流調整
手段と、を有し、前記電流調整手段は、映像信号の垂直
同期信号を所定のタイミングで検出している標準モード
で電流放出手段の電流量を大きく、映像信号の垂直同期
信号を所定のタイミングで検出できていない非標準モー
ドで電流放出手段の電流量小さく調整することを特徴と
する。 【００１１】このように、本発明では、非標準モードで
電流放出手段の電流量を小さくする。そこで、特殊再生
時におけるノイズバーの悪影響を防止できる。すなわ
ち、ＶＴＲの特殊再生時などに発生するノイズバーは電
圧が大きく変動する信号である。そこで、クランプ回路
がノイズバーの最低電圧値をクランプする可能性があ
る。そこで、ノイズバーが垂直同期パルスの近辺にある
と、Ｖジッターが発生する。一方、特殊再生時には、垂
直同期パルスは、通常のタイミングでは、連続して検出
することができず、必ず非標準モードになる。本発明で
は、このときに電流放出手段の電流を小さくする。この
電流が小さいと、映像信号伝達ラインの電圧値の低下は
わずかであり、ノイズバーなどの低電圧をクランプする
可能性は小さくなる。そこで、特殊再生時におけるＶジ
ッターの発生を効果的に防止できる。また、標準モード
時では、クランプ電流が比較的大きいため、映像信号中
のシンクチップ電圧の変化に追従して、これを確実に基
準電圧にクランプすることができる。 【００１２】 【発明の実施の形態】以下、本発明の実施の形態（以下
実施形態という）について、図面に基づいて説明する。 【００１３】図１は、本実施形態に係るクランプ回路の
構成を示す図である。入力映像信号は、コンデンサ１０
を介し、映像信号伝達ライン１２に伝達される。この映
像信号伝達ライン１２には、この映像信号伝達ライン１
２から電流を排出する定電流源１４が接続されている。
この定電流源１４は、小さな電流を常時排出するもの
で、この電流の排出によって映像信号伝達ライン１２の
電圧が徐々に下がる。なお、定電流源１４の電流をクラ
ンプ電流という。 【００１４】また、この映像信号伝達ライン１２には、
エミッタが電源に接続されたＰＮＰ型のトランジスタ１
６のコレクタが接続されている。従って、このトランジ
スタ１６がオンすることによって、映像信号伝達ライン
１２に電流が供給され、映像信号伝達ライン１２の電圧
が上昇する。 【００１５】映像信号伝達ライン１２は、ＮＰＮ型のト
ランジスタ１８のベースにも接続されている。このトラ
ンジスタ１８のコレクタは電源に接続され、エミッタは
他端がアースに接続された定電流源２０を介し、アース
に接続されている。また、トランジスタ１８のエミッタ
は、トランジスタ２２のエミッタにも接続されている。
このトランジスタ２２のベースには、基準電圧Ｖref1
（図３における基準電圧の出力電圧）が供給されてい
る。また、トランジスタ２２のコレクタは、ＰＮＰ型の
トランジスタ２４のコレクタ及びベースに接続され、こ
のトランジスタ２４のエミッタは電源に接続されてい
る。そして、このトランジスタ２４のベースがトランジ
スタ１６のベースに接続されている。 【００１６】トランジスタ１８、２２はエミッタが共通
接続されており、両者は差動トランジスタとして機能す
る。すなわち、トランジスタ１８のベースの電圧がＶre
f1より小さくなると、トランジスタ２２、２４に電流が
流れる。トランジスタ２４、１６は、カレントミラーを
構成しており、トランジスタ２４に流れる電流と同一の
電流がトランジスタ１６に流れる。 【００１７】トランジスタ１８のベースには、映像信号
伝達ライン１２が接続されており、この映像信号伝達ラ
イン１２の電圧値がＶref1より下がると、トランジスタ
１６がオンして、映像信号伝達ライン１２に電流が流
れ、映像信号伝達ライン１２の電圧がＶref1に戻され
る。定電流源１４の電流量は、小さく設定されているた
め、映像信号伝達ライン１２に伝達される映像信号に
は、ほとんど影響はない。一方、映像信号中に含まれる
水平同期信号の最低電圧であるシンクチップの電圧が映
像信号伝達ライン１２に伝達されると、それまでには映
像信号伝達ライン１２の電圧は若干落ちており、このと
きにはその電圧はＶref1を下回る。このため、トランジ
スタ１６に電流が流れ、シンクチップ電圧がＶref1に戻
される。従って、映像伝達信号ライン１２上の映像信号
のシンクチップ電圧は、常にＶref1にクランプされる。 【００１８】映像信号伝達ライン１２は、ＮＰＮ型の出
力トランジスタ２６のベースに接続されている。この出
力トランジスタ２６は、そのコレクタが電源に接続され
ており、エミッタが定電流源２８を介しアースに接続さ
れており、エミッタが出力端３０に接続されている。従
って、映像信号伝達ライン１２上のシンクチップ電圧が
クランプされた映像信号は、１Ｖｂｅだけ電圧が下がっ
た状態で、出力端３０から出力される。なお、Ｖref1を
クランプしたい電圧値より１Ｖｂｅだけ高い値にしたり
することで、出力端３０から出力される映像信号のクラ
ンプ電圧を所望のものにできる。 【００１９】ここで、本実施形態では、定電流源１４の
電流量（クランプ電流）がモード信号により、制御され
る。このモード信号は、垂直同期信号が所定の周期で検
出されているため、内部のカウンタに応じて垂直走査を
制御している標準モードか、垂直同期信号が所定の周期
で検出されないため、映像信号中の垂直同期信号を検出
して垂直走査を制御している非標準モードかを示す信号
である。そして、このモード信号が標準モードを示して
いるときに、定電流源１４の電流（クランプ電流）を比
較的大きく、モード信号が非標準モードを示していると
きに、定電流源１４の電流（クランプ電流）を比較的小
さくする。 【００２０】定電流源１４は、映像信号伝達ラインの電
圧値を下げるものであり、この電流値を比較的大きくす
ることによって、水平同期信号が入力されてくる時に映
像信号伝達ライン１２の電圧値は、Ｖref1より必ず小さ
くなっており、トランジスタ１６からの電流によりその
ときのシンクチップ電圧を必ずＶref1に調整することが
できる。 【００２１】しかしながら、ＶＴＲの特殊再生時などに
は、ノイズバーが発生する。このノイズバーは電圧が大
きく変動する信号である。そこで、クランプ回路がノイ
ズバーの最低電圧値をクランプする可能性がある。特
に、ノイズバーが垂直同期パルスの近辺にあると、ノイ
ズバーを同期分離してしまい、Ｖジッターが発生する。 【００２２】一方、特殊再生時には、垂直同期パルス
は、通常のタイミングでは、連続して検出することがで
きず、必ず非標準モードになる。本実施形態では、特殊
再生であることをモード信号が非標準モードであること
で検出し、このときにクランプ電流を小さくする。この
クランプ電流が小さいと、１水平期間における映像信号
伝達ラインの電圧値の低下はわずかであり、ノイズバー
などの低電圧をクランプする可能性は小さくなる。そこ
で、特殊再生時におけるＶジッターの発生を効果的に防
止できる。また、標準モード時では、クランプ電流が比
較的大きいため、映像信号中のシンクチップ電圧の変化
に追従して、これを確実に基準電圧にクランプすること
ができる。 【００２３】図２に、モード信号作成のための回路を示
す。水平カウントダウン回路（図示せず）によって得ら
れた２ｆＨ（ｆＨは水平周波数）の信号が垂直カウント
ダウン回路４０に入力される。垂直カウントダウン回路
４０は、２ｆＨのカウントにより垂直同期パルスが存在
すると考えられる所定期間（たとえば、２６０．５〜２
６４．０Ｈ（水平走査）の期間）を示すゲート信号を作
成し、これを垂直同期検出回路４２に供給する。垂直同
期検出回路４２には、同期分離された垂直同期信号も供
給される。そして、垂直同期検出回路４２は、ゲート信
号で特定される期間に垂直同期パルスが存在するかを検
出する。そして、垂直同期パルスが検出された場合に、
標準状態、存在しない場合に非標準状態を示すモード信
号を出力する。 【００２４】ここで、標準状態と非標準状態の移行はす
ぐには行わず、例えば８回連続で検出できたときに標準
状態に移行し、４回連続で検出できなかったときに非標
準状態に移行するようにするとよい。 【００２５】なお、標準状態においては、垂直カウント
ダウン回路４０の出力結果に基づく垂直タイミング信号
によって、垂直偏向回路が動作する。一方、標準状態に
おいては、垂直同期検出回路４２等において、垂直同期
信号から検出した垂直同期パルスに基づいて垂直偏向回
路が動作する。 【００２６】 【発明の効果】以上説明したように、本発明によれば、
非標準モードにおいて、クランプ回路のクランプ電流を
小さくする。これによって、ノイズバーによる悪影響を
防止して、Ｖジッターの発生を効果的に防止することが
できる。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for separating a horizontal synchronizing signal included in a video signal, based on a sync chip level of the video signal input via a capacitor. The present invention relates to a clamp circuit for clamping to a voltage. 2. Description of the Related Art In a television receiver, a video tape recorder, or the like, a sync separation circuit for separating a horizontal sync signal from a video signal is used. For example, a circuit as shown in FIG. 3 is used for this sync separation circuit. [0005] A video signal is applied to an input terminal 1.
The applied video signal is applied to the sync tip clamp circuit 2, where the sync tip (the lowest level voltage of the horizontal synchronization signal) is clamped. The clamp voltage at this time becomes the reference voltage Vref1 which is the voltage of the reference power supply 3. [0004] The video signal whose sync tip is clamped in this manner is applied to the positive input terminal of an amplifier 5 after a noise component is removed by a low-pass filter (LPF) 4.
The amplifier 5 operates only during a burst gate pulse (BGP) period (the voltage at this time is referred to as a pedestal level). The reference voltage Vref1 from the reference power supply 3 is supplied to the negative input terminal. And this amplifier 5
The pedestal level is a predetermined voltage (for example, Vre
The gain is controlled to be f3). In addition,
A description of such a configuration for gain control is omitted. The output of the amplifier 5 is input to the positive input terminal of the comparator 7. A voltage obtained by adding the reference voltage Vref2 from the reference power supply 6 to the reference voltage Vref1 is supplied to the negative input terminal of the comparator 7. Therefore,
The comparator 7 detects a horizontal synchronization signal having a voltage value lower than Vref1 + Vref2, and outputs a detection signal.
Therefore, the comparator 7 can separate the horizontal synchronizing signal from the video signal. Here, Vref2 is Vref1 + Vref2 equal to Vre.
It is determined to be located near the middle between f1 and Vref3. Therefore, the voltage Vref1 + Vref2 is somewhat apart from both the voltage Vref1 and the voltage Vref3. Therefore, it is not affected by noise on the sync chip level,
In addition, it is not affected by changes in the video signal. Further, since the sync tip level is always clamped and the pedestal level is kept constant, a reliable separation of the horizontal synchronizing signal is achieved. [0007] However, video tape recorder (VTR) reproduction includes special reproduction such as fast forward and rewind. At the time of such special reproduction, a noise bar is generated according to switching of the head (particularly, two-head VTR). When the noise bar is applied to the vertical synchronization signal, V (vertical) jitter occurs. Since the detection of the vertical synchronizing signal is performed on the video signal after the sync tip clamp, it is affected by the sync tip clamp. Therefore, when the noise bar is input, the clamp level does not fluctuate much,
The occurrence of V jitter can be suppressed. For this purpose, it is better that the clamp circuit 2 has poor followability to the input video signal. On the other hand, if the followability is poor, it becomes impossible to follow the change of the input video signal, and it becomes impossible to perform suitable synchronization separation. SUMMARY OF THE INVENTION The present invention has been made in consideration of the above problems, and has as its object to provide a clamp circuit that can maintain the tracing of an input video signal and can avoid the adverse effect during special reproduction. According to the present invention, there is provided a clamp for clamping a sync tip level of a video signal inputted via a capacitor to a reference voltage in order to separate a horizontal synchronizing signal contained in the video signal. A current supply means for supplying a current to the video signal transmission line to increase the voltage value of the output line when the voltage value of the video signal transmission line becomes lower than the reference signal; and Current emitting means for constantly emitting and lowering the voltage value of the output line; and current adjusting means for adjusting the amount of current of the current emitting means, wherein the current adjusting means outputs a vertical synchronizing signal of the video signal to a predetermined level. In the non-standard mode where the current amount of the current emission means is large in the standard mode detected at the timing of the timing and the vertical synchronization signal of the video signal cannot be detected at the predetermined timing. It is characterized in that the amount of current of the current emission means is adjusted to be small. As described above, in the present invention, the current amount of the current emission means is reduced in the non-standard mode. Thus, the adverse effect of the noise bar during special reproduction can be prevented. That is, the noise bar generated during the special reproduction of the VTR is a signal whose voltage fluctuates greatly. Therefore, there is a possibility that the clamp circuit clamps the lowest voltage value of the noise bar. Therefore, when the noise bar is near the vertical synchronization pulse, V jitter occurs. On the other hand, at the time of special reproduction, the vertical synchronization pulse cannot be detected continuously at normal timing, and always enters the non-standard mode. In the present invention, the current of the current emission means is reduced at this time. When this current is small, the voltage value of the video signal transmission line decreases only slightly, and the possibility of clamping a low voltage such as a noise bar decreases. Thus, the occurrence of V jitter during special reproduction can be effectively prevented. Further, in the standard mode, since the clamp current is relatively large, it is possible to follow a change in the sync tip voltage in the video signal and reliably clamp it to the reference voltage. Embodiments of the present invention (hereinafter, referred to as embodiments) will be described below with reference to the drawings. FIG. 1 is a diagram showing a configuration of a clamp circuit according to the present embodiment. The input video signal is supplied to the capacitor 10
Is transmitted to the video signal transmission line 12 via the The video signal transmission line 12 includes the video signal transmission line 1
2 is connected to a constant current source 14 for discharging current.
The constant current source 14 constantly discharges a small current, and the discharge of the current gradually lowers the voltage of the video signal transmission line 12. The current of the constant current source 14 is called a clamp current. The video signal transmission line 12 includes:
PNP transistor 1 whose emitter is connected to the power supply
6 collectors are connected. Therefore, when the transistor 16 is turned on, a current is supplied to the video signal transmission line 12, and the voltage of the video signal transmission line 12 increases. The video signal transmission line 12 is also connected to the base of an NPN transistor 18. The collector of the transistor 18 is connected to a power supply, and the emitter is connected to the ground via a constant current source 20 whose other end is connected to the ground. The emitter of the transistor 18 is also connected to the emitter of the transistor 22.
The base of the transistor 22 has a reference voltage Vref1
(The output voltage of the reference voltage in FIG. 3). The collector of the transistor 22 is connected to the collector and base of a PNP transistor 24, and the emitter of the transistor 24 is connected to a power supply. The base of the transistor 24 is connected to the base of the transistor 16. The transistors 18 and 22 have their emitters connected in common, and both function as differential transistors. That is, the voltage at the base of the transistor 18 is Vre
When it becomes smaller than f1, a current flows through the transistors 22 and 24. The transistors 24 and 16 form a current mirror, and the same current as the current flowing through the transistor 24 flows through the transistor 16. The video signal transmission line 12 is connected to the base of the transistor 18. When the voltage value of the video signal transmission line 12 falls below Vref1, the transistor 16 turns on, and the current flows to the video signal transmission line 12. Flows, and the voltage of the video signal transmission line 12 is returned to Vref1. Since the current amount of the constant current source 14 is set to be small, the video signal transmitted to the video signal transmission line 12 has almost no effect. On the other hand, when the voltage of the sync chip, which is the lowest voltage of the horizontal synchronizing signal included in the video signal, is transmitted to the video signal transmission line 12, the voltage of the video signal transmission line 12 has dropped slightly by then. Sometimes that voltage falls below Vref1. Therefore, a current flows through the transistor 16, and the sink tip voltage is returned to Vref1. Therefore, the sync tip voltage of the video signal on the video transmission signal line 12 is always clamped to Vref1. The video signal transmission line 12 is connected to the base of an NPN type output transistor 26. The output transistor 26 has a collector connected to a power supply, an emitter connected to ground via a constant current source 28, and an emitter connected to an output terminal 30. Therefore, the video signal in which the sync tip voltage on the video signal transmission line 12 is clamped is output from the output terminal 30 in a state where the voltage is reduced by 1 Vbe. By setting Vref1 higher than the voltage value to be clamped by 1 Vbe, the clamp voltage of the video signal output from the output terminal 30 can be set to a desired value. Here, in the present embodiment, the amount of current (clamp current) of the constant current source 14 is controlled by the mode signal. This mode signal is a standard mode in which vertical scanning is controlled in accordance with an internal counter because the vertical synchronization signal is detected at a predetermined cycle, or a video signal because the vertical synchronization signal is not detected at a predetermined cycle. This is a signal indicating whether the mode is a non-standard mode in which vertical scanning is controlled by detecting a vertical synchronization signal inside. When the mode signal indicates the standard mode, the current (clamp current) of the constant current source 14 is relatively large. When the mode signal indicates the non-standard mode, the current (clamp current) of the constant current source 14 is increased. Clamp current) is relatively small. The constant current source 14 lowers the voltage value of the video signal transmission line. By making this current value relatively large, the voltage value of the video signal transmission line 12 when a horizontal synchronizing signal is input is increased. Is always lower than Vref1, and the current from the transistor 16 can always adjust the sink tip voltage to Vref1. However, at the time of special reproduction of the VTR, a noise bar is generated. This noise bar is a signal whose voltage fluctuates greatly. Therefore, there is a possibility that the clamp circuit clamps the lowest voltage value of the noise bar. In particular, when the noise bar is near the vertical synchronization pulse, the noise bar is synchronously separated and V jitter occurs. On the other hand, at the time of special reproduction, the vertical synchronization pulse cannot be detected continuously at normal timing, and always enters the non-standard mode. In the present embodiment, the special reproduction is detected by detecting that the mode signal is the non-standard mode, and the clamp current is reduced at this time. If the clamp current is small, the voltage value of the video signal transmission line in one horizontal period decreases only slightly, and the possibility of clamping a low voltage such as a noise bar decreases. Thus, the occurrence of V jitter during special reproduction can be effectively prevented. Further, in the standard mode, since the clamp current is relatively large, it is possible to follow a change in the sync tip voltage in the video signal and reliably clamp it to the reference voltage. FIG. 2 shows a circuit for generating a mode signal. A signal of 2fH (fH is a horizontal frequency) obtained by a horizontal countdown circuit (not shown) is input to the vertical countdown circuit 40. The vertical countdown circuit 40 performs a predetermined period (for example, 260.5 to 2
A gate signal indicating a period of 64.0H (horizontal scanning) is generated and supplied to the vertical synchronization detection circuit. The vertical synchronizing signal is also supplied to the vertical synchronizing detection circuit 42. Then, the vertical synchronization detection circuit 42 detects whether a vertical synchronization pulse exists in a period specified by the gate signal. Then, when a vertical sync pulse is detected,
Outputs a mode signal indicating the standard state, or a non-standard state if not present. Here, the transition between the standard state and the non-standard state is not performed immediately. For example, the state is switched to the standard state when eight consecutive detections have been performed, and the non-standard state has not been detected four consecutive times. It is good to shift to. In the standard state, the vertical deflection circuit operates by a vertical timing signal based on the output result of the vertical countdown circuit 40. On the other hand, in the standard state, in the vertical synchronization detection circuit 42 and the like, the vertical deflection circuit operates based on the vertical synchronization pulse detected from the vertical synchronization signal. As described above, according to the present invention,
In the non-standard mode, the clamp current of the clamp circuit is reduced. As a result, the adverse effect of the noise bar can be prevented, and the occurrence of V jitter can be effectively prevented.

【図面の簡単な説明】 【図１】 実施形態のクランプ回路の構成を示す図であ
る。 【図２】 モード信号発生のための構成を示す図であ
る。 【図３】 水平同期分離回路の構成を示す図である。 【符号の説明】 １０ コンデンサ、１２ 映像信号伝達ライン、１４，
２０，２８ 定電流源、１６，１８，２２，２４ トラ
ンジスタ、２６ 出力トランジスタ、３０ 出力端。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a diagram showing a configuration of a clamp circuit according to an embodiment. FIG. 2 is a diagram showing a configuration for generating a mode signal. FIG. 3 is a diagram illustrating a configuration of a horizontal sync separation circuit. [Description of Signs] 10 capacitor, 12 video signal transmission line, 14,
20, 28 constant current source, 16, 18, 22, 24 transistor, 26 output transistor, 30 output terminal.

フロントページの続き (56)参考文献 特開 平４−212571（ＪＰ，Ａ) 特開 平２−174375（ＪＰ，Ａ) 特開 平７−203245（ＪＰ，Ａ) 特開 平８−294084（ＪＰ，Ａ) 特開 平７−87456（ＪＰ，Ａ) 特開 平９−214806（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/14 - 5/217 H04N 5/76 - 5/956 Continuation of the front page (56) References JP-A-4-212571 (JP, A) JP-A-2-174375 (JP, A) JP-A-7-203245 (JP, A) JP-A-8-294408 (JP) , A) JP-A-7-87456 (JP, A) JP-A-9-214806 (JP, A) (58) Fields investigated (Int. Cl. ⁷ , DB name) H04N 5/14-5/217 H04N 5/76-5/956

Claims (1)

(57)【特許請求の範囲】 【請求項１】 映像信号に含まれる水平同期信号を分離
するために、コンデンサを介し入力されてくる映像信号
のシンクチップレベルを基準電圧にクランプするクラン
プ回路であって、 映像信号伝達ラインの電圧値が基準信号より低くなった
ときに映像信号伝達ラインに向けて電流を供給し出力ラ
インの電圧値を上昇させる電流供給手段と、 出力ラインから電流を常時放出し、出力ラインの電圧値
を下降させる電流放出手段と、 この電流放出手段の電流量を調整する電流調整手段と、 を有し、 前記電流調整手段は、映像信号の垂直同期信号を所定の
タイミングで検出している標準モードで電流放出手段の
電流量を大きく、映像信号の垂直同期信号を所定のタイ
ミングで検出できていない非標準モードで電流放出手段
の電流量を小さく調整することを特徴とするクランプ回
路。(57) [Claim 1] A clamp circuit for clamping a sync tip level of a video signal input via a capacitor to a reference voltage in order to separate a horizontal synchronization signal included in the video signal. Current supply means for supplying a current to the video signal transmission line to increase the voltage value of the output line when the voltage value of the video signal transmission line becomes lower than the reference signal, and constantly discharging current from the output line And a current adjusting means for adjusting a current amount of the current emitting means. The current adjusting means adjusts a vertical synchronizing signal of the video signal at a predetermined timing. In the non-standard mode, the amount of current of the current emitting means is large in the standard mode detected in the above, and the vertical synchronization signal of the video signal cannot be detected at a predetermined timing. Clamp circuit characterized by small adjusting the amount of current.