JP3402782B2 - 電圧電流変換装置 - Google Patents
電圧電流変換装置Info
- Publication number
- JP3402782B2 JP3402782B2 JP21493794A JP21493794A JP3402782B2 JP 3402782 B2 JP3402782 B2 JP 3402782B2 JP 21493794 A JP21493794 A JP 21493794A JP 21493794 A JP21493794 A JP 21493794A JP 3402782 B2 JP3402782 B2 JP 3402782B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- current
- power supply
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【0001】
【産業上の利用分野】この発明は、入力電圧に応じた大
きさの電流を出力する電圧電流変換装置に関する。
きさの電流を出力する電圧電流変換装置に関する。
【0002】
【従来の技術】各段の出力を次段へと順次入力するよう
に縦続接続されるとともに最終段の出力を最前段へと帰
還させた奇数段からなるインバータは、リングオシレー
タとして知られ、反復するパルスを出力する発振器とし
て機能する。特に、入力電圧に応じてリングオシレータ
の発振周波数を制御可能とした電圧制御発振器(以下に
おいて、VCOと略記する)は、例えば、マイクロコン
ピュータの任意の周波数のシステムクロックを生成する
目的などに多用されている。
に縦続接続されるとともに最終段の出力を最前段へと帰
還させた奇数段からなるインバータは、リングオシレー
タとして知られ、反復するパルスを出力する発振器とし
て機能する。特に、入力電圧に応じてリングオシレータ
の発振周波数を制御可能とした電圧制御発振器(以下に
おいて、VCOと略記する)は、例えば、マイクロコン
ピュータの任意の周波数のシステムクロックを生成する
目的などに多用されている。
【0003】図4は、従来のVCOの内部構成を示す回
路図である。図4において、30は3段のインバータで
構成されるリングオシレータであり、29はリングオシ
レータ30の出力周波数を調整するための電圧電流変換
装置である。
路図である。図4において、30は3段のインバータで
構成されるリングオシレータであり、29はリングオシ
レータ30の出力周波数を調整するための電圧電流変換
装置である。
【0004】リングオシレータ29では、互いに同一構
造のPMOS型のFET25a〜25cの各1と、互い
に同一構造のNMOS型のFET26a〜26cの各1
とが、それぞれ直列に接続されることによって、インバ
ータ回路32a〜32cが構成されている。これらの3
段のインバータ回路32a〜32cはリングオシレータ
を構成するように、それらの出力と入力とが循環的に接
続されている。そして、インバータ回路32cの出力に
接続される出力端子28を通して、パルスが外部へ取り
出される。
造のPMOS型のFET25a〜25cの各1と、互い
に同一構造のNMOS型のFET26a〜26cの各1
とが、それぞれ直列に接続されることによって、インバ
ータ回路32a〜32cが構成されている。これらの3
段のインバータ回路32a〜32cはリングオシレータ
を構成するように、それらの出力と入力とが循環的に接
続されている。そして、インバータ回路32cの出力に
接続される出力端子28を通して、パルスが外部へ取り
出される。
【0005】電圧電流変換装置29では、PMOS型の
FET(第1トランジスタ)2とNMOS型のFET
(第3トランジスタ)1,(第4トランジスタ)4との
直列回路が正電源(第1直流電源電位線)10と負電源
(第2直流電源電位線)11の間に介挿されている。ま
た、PMOS型のFET(第2トランジスタ)3とNM
OS型のFET(第6トランジスタ)23との直列回路
が、同じく正電源10と負電源11との間に介挿されて
いる。FET2のゲート電極、FET2のドレイン電
極、およびFET3のゲート電極は、互いに接続されて
おり、これらの接続点と負電源11との間に、NMOS
型のFET(第5トランジスタ)5が介挿されている。
また、FET1のゲート電極は入力端子6に接続され、
FET4,5のゲート電極は、いずれも正電源10に接
続されている。
FET(第1トランジスタ)2とNMOS型のFET
(第3トランジスタ)1,(第4トランジスタ)4との
直列回路が正電源(第1直流電源電位線)10と負電源
(第2直流電源電位線)11の間に介挿されている。ま
た、PMOS型のFET(第2トランジスタ)3とNM
OS型のFET(第6トランジスタ)23との直列回路
が、同じく正電源10と負電源11との間に介挿されて
いる。FET2のゲート電極、FET2のドレイン電
極、およびFET3のゲート電極は、互いに接続されて
おり、これらの接続点と負電源11との間に、NMOS
型のFET(第5トランジスタ)5が介挿されている。
また、FET1のゲート電極は入力端子6に接続され、
FET4,5のゲート電極は、いずれも正電源10に接
続されている。
【0006】さらに、正電源10には互いに同一構造の
PMOS型のFET(第7トランジスタ)24a〜24
cのソース電極がそれぞれ接続されており、一方の負電
源11には、互いに同一構造のNMOS型のFET(第
8トランジスタ)27a〜27cのソース電極がそれぞ
れ接続されている。これらのFET24a〜24cのド
レイン電極の各1、およびFET27a〜27cのドレ
イン電極の各1の間に、インバータ回路32a〜32c
の各1が、それぞれ介挿されている。
PMOS型のFET(第7トランジスタ)24a〜24
cのソース電極がそれぞれ接続されており、一方の負電
源11には、互いに同一構造のNMOS型のFET(第
8トランジスタ)27a〜27cのソース電極がそれぞ
れ接続されている。これらのFET24a〜24cのド
レイン電極の各1、およびFET27a〜27cのドレ
イン電極の各1の間に、インバータ回路32a〜32c
の各1が、それぞれ介挿されている。
【0007】そして、FET24a〜24cのゲート電
極はFET3のゲート電極に接続されており、FET2
7a〜27cのゲート電極はFET23のゲート電極に
接続されている。また、FET23のゲート電極はその
ドレイン電極と接続されている。すなわち、FET2,
3、24a〜24cは互いにカレントミラー回路を構成
しており、同様に、FET23,27a〜27cは互い
にもう一つのカレントミラー回路を構成している。
極はFET3のゲート電極に接続されており、FET2
7a〜27cのゲート電極はFET23のゲート電極に
接続されている。また、FET23のゲート電極はその
ドレイン電極と接続されている。すなわち、FET2,
3、24a〜24cは互いにカレントミラー回路を構成
しており、同様に、FET23,27a〜27cは互い
にもう一つのカレントミラー回路を構成している。
【0008】このVCOは以上のように構成されるの
で、以下のように動作する。電圧電流変換装置29の入
力端子6には、負電源11の電位であるゼロ電位から正
電源10の電位(電源電圧)にわたる直流の電圧信号
(入力電圧)VIが入力される。まず電圧信号VIが0V
からFET1の閾電圧VTH(FETがオフからオンへと
移行するためのゲート・ソース間電圧)の範囲の値であ
るときには、FET1はオフ(遮断)状態となる。この
とき、正電源10からFET2へと流れる電流I1は、
さらにFET5を通って負電源11へと流れる。
で、以下のように動作する。電圧電流変換装置29の入
力端子6には、負電源11の電位であるゼロ電位から正
電源10の電位(電源電圧)にわたる直流の電圧信号
(入力電圧)VIが入力される。まず電圧信号VIが0V
からFET1の閾電圧VTH(FETがオフからオンへと
移行するためのゲート・ソース間電圧)の範囲の値であ
るときには、FET1はオフ(遮断)状態となる。この
とき、正電源10からFET2へと流れる電流I1は、
さらにFET5を通って負電源11へと流れる。
【0009】FET5は、常時オンしているので抵抗素
子として機能する。そして、FET2のゲート電極とド
レイン電極とが接続されているので、電流I1の大きさ
は、FET5のオン抵抗の大きさとFET2の入出力特
性(ゲート・ソース間電圧と電流の間の関係)によって
決定される。FET2のゲート・ソース間電圧は、その
閾電圧VTHに概略等しいので、電流I1の大きさは主と
してFET5のオン電圧によって決定される。
子として機能する。そして、FET2のゲート電極とド
レイン電極とが接続されているので、電流I1の大きさ
は、FET5のオン抵抗の大きさとFET2の入出力特
性(ゲート・ソース間電圧と電流の間の関係)によって
決定される。FET2のゲート・ソース間電圧は、その
閾電圧VTHに概略等しいので、電流I1の大きさは主と
してFET5のオン電圧によって決定される。
【0010】FET2とFET3とはカレントミラー回
路を構成するので、正電源10からFET3へと、電流
I1に比例した電流I2が流れる。その比例係数は、FE
T2とFET3における、チャネル幅W、チャネル長L
によって決まり、例えばFET2とFET3の間でそれ
らが互いに同一であれば、電流I2は電流I1と同一の大
きさとなる。
路を構成するので、正電源10からFET3へと、電流
I1に比例した電流I2が流れる。その比例係数は、FE
T2とFET3における、チャネル幅W、チャネル長L
によって決まり、例えばFET2とFET3の間でそれ
らが互いに同一であれば、電流I2は電流I1と同一の大
きさとなる。
【0011】また、FET2とFET24a〜24cの
各1も、カレントミラー回路を構成するので、FET2
4a〜24cの各1には電流I1に比例した電流I3が流
れる。電流I2は、さらにFET23を通過して負電源
11へと流れる。このとき、FET23のゲート・ソー
ス間電圧は、FET23の入出力特性と電流I2とによ
って決まる。そして、FET23とFET27a〜27
cの各1は、カレントミラー回路を構成するので、FE
T27a〜27cの各1には、電流I2に比例した電流
が流れる。
各1も、カレントミラー回路を構成するので、FET2
4a〜24cの各1には電流I1に比例した電流I3が流
れる。電流I2は、さらにFET23を通過して負電源
11へと流れる。このとき、FET23のゲート・ソー
ス間電圧は、FET23の入出力特性と電流I2とによ
って決まる。そして、FET23とFET27a〜27
cの各1は、カレントミラー回路を構成するので、FE
T27a〜27cの各1には、電流I2に比例した電流
が流れる。
【0012】FET27a〜27cの各1とFET24
a〜24cの各1とを同一の電流I 3が流れるように、
FET2,24a〜24cの間の電流の比と、FET2
3,27a〜27cの間の電流の比とが互いに同一とな
るように、それらのFETにおけるチャネル幅W、チャ
ネル長Lが設定されている。
a〜24cの各1とを同一の電流I 3が流れるように、
FET2,24a〜24cの間の電流の比と、FET2
3,27a〜27cの間の電流の比とが互いに同一とな
るように、それらのFETにおけるチャネル幅W、チャ
ネル長Lが設定されている。
【0013】以上のように、電圧信号VIがFET1の
閾電圧VTH以下の値であるときには、インバータ回路3
2a〜32cの各1には、主としてFET5のオン抵抗
で決まる電流I3が供給される。
閾電圧VTH以下の値であるときには、インバータ回路3
2a〜32cの各1には、主としてFET5のオン抵抗
で決まる電流I3が供給される。
【0014】つぎに、電圧信号VIがFET1の閾電圧
VTHと電源電圧の間の値であるときには、FET1がオ
ンするので、電流I1は、FET1とFET4との直列
回路を流れる電流とFET5を流れる電流との和とな
る。FET4は常時オンしているので、FET5と同様
に抵抗素子として機能する。FET1を流れる電流の大
きさは、電圧信号VI、FET4のオン抵抗、およびF
ET1の入出力特性によって決まる。
VTHと電源電圧の間の値であるときには、FET1がオ
ンするので、電流I1は、FET1とFET4との直列
回路を流れる電流とFET5を流れる電流との和とな
る。FET4は常時オンしているので、FET5と同様
に抵抗素子として機能する。FET1を流れる電流の大
きさは、電圧信号VI、FET4のオン抵抗、およびF
ET1の入出力特性によって決まる。
【0015】FET1のゲート・ソース間電圧は、その
閾電圧VTHに概略等しいのでFET1を流れる電流の大
きさは、主としてFET4のオン抵抗の大きさと電圧信
号VIとによって決定される。電圧信号VIが高いほどF
ET1を流れる電流は大きくなる。電圧信号VIが閾電
圧VTHを超えるときには、電流I1の大きさは電圧信号
VIによって感度よく変化するのが望ましいので、FE
T4のオン抵抗はFET5のオン抵抗よりも十分に低く
設定されている。すなわち、電流I1の2つの成分の中
で、FET5を流れる電流よりもFET4を流れる電流
が支配的である。したがって、電圧信号VIがFET1
の閾電圧VTHを超えるときには、電流I1は電圧信号VI
の上昇にともなって概略直線的に増加する。
閾電圧VTHに概略等しいのでFET1を流れる電流の大
きさは、主としてFET4のオン抵抗の大きさと電圧信
号VIとによって決定される。電圧信号VIが高いほどF
ET1を流れる電流は大きくなる。電圧信号VIが閾電
圧VTHを超えるときには、電流I1の大きさは電圧信号
VIによって感度よく変化するのが望ましいので、FE
T4のオン抵抗はFET5のオン抵抗よりも十分に低く
設定されている。すなわち、電流I1の2つの成分の中
で、FET5を流れる電流よりもFET4を流れる電流
が支配的である。したがって、電圧信号VIがFET1
の閾電圧VTHを超えるときには、電流I1は電圧信号VI
の上昇にともなって概略直線的に増加する。
【0016】電圧信号VIが高いほど電流I1が大きくな
るので、カレントミラー効果によって、FET24a〜
24c、FET27a〜27cを流れる電流I3も大き
くなる。すなわち、電圧信号VIがFET1の閾電圧V
THを超えるときには、インバータ回路32a〜32cの
各1には、電圧信号VIの高さに応じた大きさの電流I3
が供給される。
るので、カレントミラー効果によって、FET24a〜
24c、FET27a〜27cを流れる電流I3も大き
くなる。すなわち、電圧信号VIがFET1の閾電圧V
THを超えるときには、インバータ回路32a〜32cの
各1には、電圧信号VIの高さに応じた大きさの電流I3
が供給される。
【0017】リングオシレータ30の発振周波数は、主
として、各インバータ回路32a〜32cのゲート容量
と各インバータ回路32a〜32cの間を接続する配線
に寄生する配線容量との和、およびこれらの容量を充放
電するのに供される電流I3の大きさによって決まる。
ゲート容量と配線容量は定数であるので、発振周波数は
主として電流I3によって決定され、しかも概略比例す
る。
として、各インバータ回路32a〜32cのゲート容量
と各インバータ回路32a〜32cの間を接続する配線
に寄生する配線容量との和、およびこれらの容量を充放
電するのに供される電流I3の大きさによって決まる。
ゲート容量と配線容量は定数であるので、発振周波数は
主として電流I3によって決定され、しかも概略比例す
る。
【0018】したがって、電圧信号VIが閾電圧VTHを
超えた領域では、出力端子28から出力される出力パル
スの周波数fOUTは、電圧信号VIの上昇に対して概略直
線的に上昇する。このように、このVCOでは、電圧信
号VIの大きさによって出力パルスの周波数fOUTを所望
の大きさに設定することが可能である。
超えた領域では、出力端子28から出力される出力パル
スの周波数fOUTは、電圧信号VIの上昇に対して概略直
線的に上昇する。このように、このVCOでは、電圧信
号VIの大きさによって出力パルスの周波数fOUTを所望
の大きさに設定することが可能である。
【0019】
【発明が解決しようとする課題】ところで、以上に述べ
た従来のVCOでは、電源電圧の変動にともなって、出
力パルスの周波数fOUTが変動するという問題点があっ
た。図5は、さまざまな電源電圧VCCに対する周波数f
OUTと電圧信号VIとの間の関係を示すグラフである。図
5に示すように、電圧信号VIが一定であっても、周波
数fOUTは電源電圧VCCに大きく依存しており、電源電
圧VCCが高いほど周波数fOUTが高くなっている。
た従来のVCOでは、電源電圧の変動にともなって、出
力パルスの周波数fOUTが変動するという問題点があっ
た。図5は、さまざまな電源電圧VCCに対する周波数f
OUTと電圧信号VIとの間の関係を示すグラフである。図
5に示すように、電圧信号VIが一定であっても、周波
数fOUTは電源電圧VCCに大きく依存しており、電源電
圧VCCが高いほど周波数fOUTが高くなっている。
【0020】これは、第1に電圧電流変換装置29にお
いて、電源電圧VCCが高いほど、FET2におけるゲー
ト・ソース間電圧が高くなるために、電流I1が大きく
なり、それにともなって電流I2および電流I3が大きく
なることに主として起因する。すなわち、数式で表現す
ると、
いて、電源電圧VCCが高いほど、FET2におけるゲー
ト・ソース間電圧が高くなるために、電流I1が大きく
なり、それにともなって電流I2および電流I3が大きく
なることに主として起因する。すなわち、数式で表現す
ると、
【0021】
【数1】
【0022】
【数2】
【0023】となる。インバータ回路32a〜32cに
供給される電流I3が増加することによって、周波数f
OUTの上昇がもたらされる。
供給される電流I3が増加することによって、周波数f
OUTの上昇がもたらされる。
【0024】第2に、リングオシレータ30に供給され
る電流I3が仮に一定であっても、電源電圧VCCが変動
するのにともなってリングオシレータ30が出力するパ
ルスの周波数fOUTは変動する。例えば電源電圧VCCが
高くなると、リングオシレータ30に印加される電圧も
高くなり、それにともなってリングオシレータ30を構
成するFET25a〜25c,27a〜27cの動作速
度が高まる。その結果、周波数fOUTが高くなる。この
ことが、周波数fOUTが電源電圧VCCに依存するもう一
つの原因となっている。
る電流I3が仮に一定であっても、電源電圧VCCが変動
するのにともなってリングオシレータ30が出力するパ
ルスの周波数fOUTは変動する。例えば電源電圧VCCが
高くなると、リングオシレータ30に印加される電圧も
高くなり、それにともなってリングオシレータ30を構
成するFET25a〜25c,27a〜27cの動作速
度が高まる。その結果、周波数fOUTが高くなる。この
ことが、周波数fOUTが電源電圧VCCに依存するもう一
つの原因となっている。
【0025】以上のように、従来の電圧電流変換装置2
9を用いたVCOでは、電源電圧VCCの変動にともなっ
て出力パルスの周波数fOUTが変動するという問題点が
あった。
9を用いたVCOでは、電源電圧VCCの変動にともなっ
て出力パルスの周波数fOUTが変動するという問題点が
あった。
【0026】この発明は、従来の電圧電流変換装置にお
ける上記した問題点を解消するためになされたもので、
電源電圧が変動しても電圧制御発振器が安定した周波数
のパルスを出力可能な電圧電流変換装置を提供すること
を目的とする。
ける上記した問題点を解消するためになされたもので、
電源電圧が変動しても電圧制御発振器が安定した周波数
のパルスを出力可能な電圧電流変換装置を提供すること
を目的とする。
【0027】
【課題を解決するための手段】この発明にかかる請求項
1に記載の電圧電流変換装置は、相互にカレントミラー
回路を構成する第1および第2トランジスタの一方主電
極が第1直流電源電位線に接続され、当該第1トランジ
スタの制御電極と他方主電極とが互いに接続されてお
り、しかも当該他方主電極と第2直流電源電位線との間
に第3トランジスタが介挿されることによって、前記第
3トランジスタの制御電極へ入力される入力電圧に応じ
て前記第2トランジスタを流れる電流を調整可能な電圧
電流変換装置において、前記第3トランジスタと前記第
2直流電源電位線との間に介挿される第4トランジスタ
と、当該第4トランジスタの制御電極に制御電圧を供給
する電圧発生手段とをさらに備え、当該電圧発生手段
は、電源電圧が上昇および下降する変動にともなって前
記第4トランジスタのオン抵抗がそれぞれ増加および減
少するように前記制御電圧を出力することを特徴とす
る。
1に記載の電圧電流変換装置は、相互にカレントミラー
回路を構成する第1および第2トランジスタの一方主電
極が第1直流電源電位線に接続され、当該第1トランジ
スタの制御電極と他方主電極とが互いに接続されてお
り、しかも当該他方主電極と第2直流電源電位線との間
に第3トランジスタが介挿されることによって、前記第
3トランジスタの制御電極へ入力される入力電圧に応じ
て前記第2トランジスタを流れる電流を調整可能な電圧
電流変換装置において、前記第3トランジスタと前記第
2直流電源電位線との間に介挿される第4トランジスタ
と、当該第4トランジスタの制御電極に制御電圧を供給
する電圧発生手段とをさらに備え、当該電圧発生手段
は、電源電圧が上昇および下降する変動にともなって前
記第4トランジスタのオン抵抗がそれぞれ増加および減
少するように前記制御電圧を出力することを特徴とす
る。
【0028】この発明にかかる請求項2に記載の電圧電
流変換装置は、請求項1に記載の電圧電流変換装置にお
いて、前記第1トランジスタの他方主電極と前記第2電
源電位線との間にさらに介挿されるとともに前記第3ト
ランジスタとは並列に接続される第5トランジスタと、
当該第5トランジスタの制御電極に制御電圧を供給する
もう一つの電圧発生手段とをさらに備え、当該もう一つ
の電圧発生手段は、電源電圧が上昇および下降する変動
にともなって前記第5トランジスタのオン抵抗がそれぞ
れ増加および減少するように前記制御電圧を出力するこ
とを特徴とする。
流変換装置は、請求項1に記載の電圧電流変換装置にお
いて、前記第1トランジスタの他方主電極と前記第2電
源電位線との間にさらに介挿されるとともに前記第3ト
ランジスタとは並列に接続される第5トランジスタと、
当該第5トランジスタの制御電極に制御電圧を供給する
もう一つの電圧発生手段とをさらに備え、当該もう一つ
の電圧発生手段は、電源電圧が上昇および下降する変動
にともなって前記第5トランジスタのオン抵抗がそれぞ
れ増加および減少するように前記制御電圧を出力するこ
とを特徴とする。
【0029】この発明にかかる請求項3に記載の電圧電
流変換装置は、請求項1に記載の電圧電流変換装置にお
いて、前記第2電源電位線に一方主電極が接続され他方
主電極と制御電極とが前記第2トランジスタの他方主電
極に接続された第6トランジスタと、前記第1トランジ
スタとカレントミラー回路を構成するとともに一方主電
極が前記第1直流電源電位線に接続された奇数個の第7
トランジスタと、前記第6トランジスタとカレントミラ
ー回路を構成するとともに一方主電極が前記第2直流電
源電位線に接続された前記第7トランジスタと同数個の
第8トランジスタとを備えることを特徴とする。
流変換装置は、請求項1に記載の電圧電流変換装置にお
いて、前記第2電源電位線に一方主電極が接続され他方
主電極と制御電極とが前記第2トランジスタの他方主電
極に接続された第6トランジスタと、前記第1トランジ
スタとカレントミラー回路を構成するとともに一方主電
極が前記第1直流電源電位線に接続された奇数個の第7
トランジスタと、前記第6トランジスタとカレントミラ
ー回路を構成するとともに一方主電極が前記第2直流電
源電位線に接続された前記第7トランジスタと同数個の
第8トランジスタとを備えることを特徴とする。
【0030】この発明にかかる請求項4に記載の電圧電
流変換装置は、請求項1または請求項2に記載の電圧電
流変換装置において、前記電圧発生手段が、定電圧発生
手段と反転増幅手段とを備え、当該反転増幅手段が前記
定電圧発生手段の出力電圧を基準電圧として前記電源電
圧を反転増幅することを特徴とする。
流変換装置は、請求項1または請求項2に記載の電圧電
流変換装置において、前記電圧発生手段が、定電圧発生
手段と反転増幅手段とを備え、当該反転増幅手段が前記
定電圧発生手段の出力電圧を基準電圧として前記電源電
圧を反転増幅することを特徴とする。
【0031】
<請求項1に記載の発明の作用>この発明の電圧電流変
換装置では、第2トランジスタの他方主電極を通じて第
2トランジスタを流れる電流を出力電流として取り出す
ことができる。そして、第2トランジスタを流れる出力
電流の大きさは、カレントミラー効果によって第1トラ
ンジスタを流れる電流の大きさに比例する。さらに、第
3トランジスタと第2直流電源電位線との間に第4トラ
ンジスタが介挿されるので、この第4トランジスタのオ
ン抵抗によって第1トランジスタを流れる電流が制限さ
れる。しかも、電圧発生手段の働きによって、第4トラ
ンジスタのオン抵抗は、電源電圧の上昇および下降にと
もなって、それぞれ増加および減少するので、第1トラ
ンジスタを流れる電流における電源電圧の変動にともな
う変動が、緩和ないし解消され、あるいは逆方向の変動
となる。その結果、出力電流の変動も緩和ないし解消さ
れ、あるいは逆方向の変動となる。
換装置では、第2トランジスタの他方主電極を通じて第
2トランジスタを流れる電流を出力電流として取り出す
ことができる。そして、第2トランジスタを流れる出力
電流の大きさは、カレントミラー効果によって第1トラ
ンジスタを流れる電流の大きさに比例する。さらに、第
3トランジスタと第2直流電源電位線との間に第4トラ
ンジスタが介挿されるので、この第4トランジスタのオ
ン抵抗によって第1トランジスタを流れる電流が制限さ
れる。しかも、電圧発生手段の働きによって、第4トラ
ンジスタのオン抵抗は、電源電圧の上昇および下降にと
もなって、それぞれ増加および減少するので、第1トラ
ンジスタを流れる電流における電源電圧の変動にともな
う変動が、緩和ないし解消され、あるいは逆方向の変動
となる。その結果、出力電流の変動も緩和ないし解消さ
れ、あるいは逆方向の変動となる。
【0032】<請求項2に記載の発明の作用>この発明
の電圧電流変換装置では、第1トランジスタと第2直流
電源電位線との間に、第3トランジスタとは並列に、第
5トランジスタが介挿されるので、第3トランジスタが
遮断するような入力電圧が印加されたときに、第1トラ
ンジスタを流れる電流が第5トランジスタを通じて流れ
る。すなわち、出力電流を最小とするように入力電圧を
付与しても、第1トランジスタにはゼロでない有限の電
流が流れる。その結果、出力電流の最小値がゼロでない
有限値となる。
の電圧電流変換装置では、第1トランジスタと第2直流
電源電位線との間に、第3トランジスタとは並列に、第
5トランジスタが介挿されるので、第3トランジスタが
遮断するような入力電圧が印加されたときに、第1トラ
ンジスタを流れる電流が第5トランジスタを通じて流れ
る。すなわち、出力電流を最小とするように入力電圧を
付与しても、第1トランジスタにはゼロでない有限の電
流が流れる。その結果、出力電流の最小値がゼロでない
有限値となる。
【0033】しかも、もう一つの電圧発生手段の働きに
よって、第5トランジスタのオン抵抗は、電源電圧の上
昇および下降にともなって、それぞれ増加および減少す
るので、第5トランジスタを通じて第1トランジスタを
流れる電流における電源電圧の変動にともなう変動が、
緩和ないし解消され、あるいは逆方向の変動となる。そ
の結果、出力電流の変動も緩和ないし解消され、あるい
は逆方向の変動となる。
よって、第5トランジスタのオン抵抗は、電源電圧の上
昇および下降にともなって、それぞれ増加および減少す
るので、第5トランジスタを通じて第1トランジスタを
流れる電流における電源電圧の変動にともなう変動が、
緩和ないし解消され、あるいは逆方向の変動となる。そ
の結果、出力電流の変動も緩和ないし解消され、あるい
は逆方向の変動となる。
【0034】<請求項3に記載の発明の作用>この発明
の電圧電流変換装置では、第7および第8トランジスタ
の他方主電極を通じて出力電流を取り出すことができ
る。そして、第2トランジスタを流れる電流は第6トラ
ンジスタをも流れ、しかも第7および第8トランジスタ
は、第2および第6トランジスタとそれぞれカレントミ
ラー回路を構成するので、第7および第8トランジスタ
には、第2トランジスタを流れる電流に比例した電流が
流れる。このため、第7、第8トランジスタを流れる電
流、すなわち出力電流として取り出し可能な電流におけ
る電源電圧の変動にともなう変動が、緩和ないし解消さ
れ、あるいは逆方向の変動となる。
の電圧電流変換装置では、第7および第8トランジスタ
の他方主電極を通じて出力電流を取り出すことができ
る。そして、第2トランジスタを流れる電流は第6トラ
ンジスタをも流れ、しかも第7および第8トランジスタ
は、第2および第6トランジスタとそれぞれカレントミ
ラー回路を構成するので、第7および第8トランジスタ
には、第2トランジスタを流れる電流に比例した電流が
流れる。このため、第7、第8トランジスタを流れる電
流、すなわち出力電流として取り出し可能な電流におけ
る電源電圧の変動にともなう変動が、緩和ないし解消さ
れ、あるいは逆方向の変動となる。
【0035】<請求項4に記載の発明の作用>この発明
の電圧電流変換装置では、電圧発生手段が、定電圧発生
手段と反転増幅手段とを用いることによって容易に構成
される。
の電圧電流変換装置では、電圧発生手段が、定電圧発生
手段と反転増幅手段とを用いることによって容易に構成
される。
【0036】
<第1実施例>まず、この発明の第1実施例について説
明する。図1は、この実施例の電圧電流変換装置42の
構成を示す回路図である。なお以下の図において、図4
に示した従来装置と同一部分には同一符号を付して、そ
の詳細な説明を略する。図1には、電圧電流変換装置4
2とともにリングオシレータ30が描かれており、これ
らはVCOを構成している。電圧電流変換装置42は、
FET4およびFET5のゲート電極が、電圧発生装置
部(電圧発生手段)8、9にそれぞれ接続されている点
が、従来の電圧電流変換装置29とは特徴的に異なって
いる。
明する。図1は、この実施例の電圧電流変換装置42の
構成を示す回路図である。なお以下の図において、図4
に示した従来装置と同一部分には同一符号を付して、そ
の詳細な説明を略する。図1には、電圧電流変換装置4
2とともにリングオシレータ30が描かれており、これ
らはVCOを構成している。電圧電流変換装置42は、
FET4およびFET5のゲート電極が、電圧発生装置
部(電圧発生手段)8、9にそれぞれ接続されている点
が、従来の電圧電流変換装置29とは特徴的に異なって
いる。
【0037】図2は電圧発生装置部8の内部構成を示す
回路図である。電圧発生装置部9も、この電圧発生装置
部8と同様に構成されるので、電圧発生装置部8で双方
を代表する。電圧発生装置部8は、互いに結合した定電
圧回路(定電圧発生手段)41と反転増幅回路(反転増
幅手段)43とを有する。
回路図である。電圧発生装置部9も、この電圧発生装置
部8と同様に構成されるので、電圧発生装置部8で双方
を代表する。電圧発生装置部8は、互いに結合した定電
圧回路(定電圧発生手段)41と反転増幅回路(反転増
幅手段)43とを有する。
【0038】反転増幅回路43は差動入力型の増幅器2
1を有しており、この増幅器21の出力と反転入力との
間には負帰還抵抗20が接続され、また、反転入力と正
電源10との間には入力側抵抗19が接続されている。
増幅器21の非反転入力には定電圧回路41からの出力
が接続されている。このため、反転増幅回路43は、定
電圧回路41から供給される出力電圧を基準電圧とし
て、2つの抵抗19、20の抵抗値の比で決まる増幅率
をもって正電源10の電位すなわち電源電圧VCCを反転
増幅する。
1を有しており、この増幅器21の出力と反転入力との
間には負帰還抵抗20が接続され、また、反転入力と正
電源10との間には入力側抵抗19が接続されている。
増幅器21の非反転入力には定電圧回路41からの出力
が接続されている。このため、反転増幅回路43は、定
電圧回路41から供給される出力電圧を基準電圧とし
て、2つの抵抗19、20の抵抗値の比で決まる増幅率
をもって正電源10の電位すなわち電源電圧VCCを反転
増幅する。
【0039】定電圧回路41は、正電源10と負電源1
1との間に2つの直列回路が互いに並列に介挿されてい
る。1つの直列回路は正電源10側から順にPMOS型
のFET12、NMOS型のFET14,16および抵
抗18が直列に接続されてなり、もう一つの直列回路は
正電源10から順にPMOS型のFET13、NMOS
型のFET15,17が直列に接続されてなる。FET
12とFET13の間ではゲート電極が互いに接続さ
れ、FET14とFET15、さらにFET16とFE
T17の間においてもゲート電極が互いに接続されてい
る。さらに、FET12,15,17においては、それ
ぞれのゲート電極とドレイン電極とが互いに接続されて
いる。
1との間に2つの直列回路が互いに並列に介挿されてい
る。1つの直列回路は正電源10側から順にPMOS型
のFET12、NMOS型のFET14,16および抵
抗18が直列に接続されてなり、もう一つの直列回路は
正電源10から順にPMOS型のFET13、NMOS
型のFET15,17が直列に接続されてなる。FET
12とFET13の間ではゲート電極が互いに接続さ
れ、FET14とFET15、さらにFET16とFE
T17の間においてもゲート電極が互いに接続されてい
る。さらに、FET12,15,17においては、それ
ぞれのゲート電極とドレイン電極とが互いに接続されて
いる。
【0040】このように構成される定電圧回路41で
は、電源電圧VCCには余り依存しないほぼ一定の電流が
それぞれの直列回路に流れる。この電流の大きさは抵抗
18の抵抗値を調節することによって所望の大きさに設
定することが可能である。FET15のゲート電極の電
位Vrは、FET15を含む直列回路を流れる電流の大
きさと、FET15,17における入出力特性によって
決まる。
は、電源電圧VCCには余り依存しないほぼ一定の電流が
それぞれの直列回路に流れる。この電流の大きさは抵抗
18の抵抗値を調節することによって所望の大きさに設
定することが可能である。FET15のゲート電極の電
位Vrは、FET15を含む直列回路を流れる電流の大
きさと、FET15,17における入出力特性によって
決まる。
【0041】したがって、電位Vrは、電源電圧VCCに
は余り依存しない略一定値となる。このFET15のゲ
ート電極が増幅器21の非反転入力へ接続される。すな
わち、反転増幅回路43の基準電圧として、電源電圧V
CCには余り依存しない略一定の電位Vrが供給される。
その結果、電源電圧VCCの変動にともなって、増幅器2
1の出力電圧は逆方向に変動する。この出力電圧が電圧
発生装置部8の出力電圧VBとして、FET4のゲート
電極へ供給される。
は余り依存しない略一定値となる。このFET15のゲ
ート電極が増幅器21の非反転入力へ接続される。すな
わち、反転増幅回路43の基準電圧として、電源電圧V
CCには余り依存しない略一定の電位Vrが供給される。
その結果、電源電圧VCCの変動にともなって、増幅器2
1の出力電圧は逆方向に変動する。この出力電圧が電圧
発生装置部8の出力電圧VBとして、FET4のゲート
電極へ供給される。
【0042】つぎに、このことを定量的に説明する。出
力電圧VBと電源電圧VCCおよび基準電圧Vrとの関係
は、
力電圧VBと電源電圧VCCおよび基準電圧Vrとの関係
は、
【0043】
【数3】
【0044】と表現される。なお、数3においてR19、
R20は、それぞれ入力側抵抗19、負帰還抵抗20の抵
抗値である。上述したように、基準電圧Vrは電源電圧
VCCへの依存性が小さいので、入力側抵抗19、負帰還
抵抗20の抵抗値を適切に設定することによって、
R20は、それぞれ入力側抵抗19、負帰還抵抗20の抵
抗値である。上述したように、基準電圧Vrは電源電圧
VCCへの依存性が小さいので、入力側抵抗19、負帰還
抵抗20の抵抗値を適切に設定することによって、
【0045】
【数4】
【0046】とすることが可能である。このとき、電源
電圧VCCが高くなると、FET4のオン抵抗は高くな
り、逆に、電源電圧VCCが低くなるとオン抵抗は低くな
る。
電圧VCCが高くなると、FET4のオン抵抗は高くな
り、逆に、電源電圧VCCが低くなるとオン抵抗は低くな
る。
【0047】同様のことは、電圧発生装置部9からFE
T5のゲート電極への出力電圧についてもいえる。その
結果、電流I2が電源電圧VCCに依存しないかまたは逆
方向に依存するようにすること、すなわち、
T5のゲート電極への出力電圧についてもいえる。その
結果、電流I2が電源電圧VCCに依存しないかまたは逆
方向に依存するようにすること、すなわち、
【0048】
【数5】
【0049】とすることが可能である。このとき、電流
I2に比例して流れる電流I3も同様に、
I2に比例して流れる電流I3も同様に、
【0050】
【数6】
【0051】となる。
【0052】以上のように、入力側抵抗19、負帰還抵
抗20の抵抗値を適切に設定すること、言い替えると、
電圧発生装置部8における電源電圧VCCの負の増幅率の
値を適切に設定することによって、電流I2および電流
I3を電源電圧VCCへ依存しない一定値とすること、あ
るいはこれらの電流が電源電圧VCCへ逆方向に依存する
ようにすることが可能である。
抗20の抵抗値を適切に設定すること、言い替えると、
電圧発生装置部8における電源電圧VCCの負の増幅率の
値を適切に設定することによって、電流I2および電流
I3を電源電圧VCCへ依存しない一定値とすること、あ
るいはこれらの電流が電源電圧VCCへ逆方向に依存する
ようにすることが可能である。
【0053】電流I3を電源電圧VCCへ依存しない一定
値とすることによって、リングオシレータ30に供給さ
れる電流を安定させ、周波数fOUTの電源電圧VCC依存
性を緩和することができる。さらに、電流I3が電源電
圧VCCにマイナスに依存するようにすることによって、
リングオシレータ30自身の電源電圧VCC依存性をも打
ち消して、周波数fOUTを電源電圧VCCに依存しない安
定した値とすることが可能である。
値とすることによって、リングオシレータ30に供給さ
れる電流を安定させ、周波数fOUTの電源電圧VCC依存
性を緩和することができる。さらに、電流I3が電源電
圧VCCにマイナスに依存するようにすることによって、
リングオシレータ30自身の電源電圧VCC依存性をも打
ち消して、周波数fOUTを電源電圧VCCに依存しない安
定した値とすることが可能である。
【0054】あるいは、電流I3が電源電圧VCCへなお
正方向に依存しつつも、その依存性を緩和するだけで
も、リングオシレータ30の周波数fOUTの電源電圧V
CCへの依存性を緩やかなものとすることができる。
正方向に依存しつつも、その依存性を緩和するだけで
も、リングオシレータ30の周波数fOUTの電源電圧V
CCへの依存性を緩やかなものとすることができる。
【0055】<第2実施例>つぎに、この発明の第2実
施例について説明する。図3は、この実施例の電圧電流
変換装置40の構成を示す回路図である。図3が示すよ
うに、この電圧電流変換装置40は、電圧電流変換装置
42においてFET23,24a〜24c,27a〜2
7cを除去した部分に相当する。電圧電流変換装置40
では、FET3のドレイン電極に出力端子7が接続され
ており、この出力端子7を通じて電流I2が出力電流と
して出力される。したがって、電圧発生装置部8および
電圧発生装置部9における入力側抵抗19、負帰還抵抗
20を適切に調節することによって、出力電流(=電流
I2)を電源電圧VCCに依存しない安定した値、あるい
は電源電圧VCCにマイナスに依存した値とすることがで
きる。そうすることによって、この電圧電流変換装置4
0は、VCOだけでなく、安定した出力電流あるいは電
源電圧VCCにマイナスに依存する出力電流を必要とする
各種の装置への使用が可能である。
施例について説明する。図3は、この実施例の電圧電流
変換装置40の構成を示す回路図である。図3が示すよ
うに、この電圧電流変換装置40は、電圧電流変換装置
42においてFET23,24a〜24c,27a〜2
7cを除去した部分に相当する。電圧電流変換装置40
では、FET3のドレイン電極に出力端子7が接続され
ており、この出力端子7を通じて電流I2が出力電流と
して出力される。したがって、電圧発生装置部8および
電圧発生装置部9における入力側抵抗19、負帰還抵抗
20を適切に調節することによって、出力電流(=電流
I2)を電源電圧VCCに依存しない安定した値、あるい
は電源電圧VCCにマイナスに依存した値とすることがで
きる。そうすることによって、この電圧電流変換装置4
0は、VCOだけでなく、安定した出力電流あるいは電
源電圧VCCにマイナスに依存する出力電流を必要とする
各種の装置への使用が可能である。
【0056】
<請求項1に記載の発明の効果>この発明の電圧電流変
換装置では、電圧発生手段の働きによって、第4トラン
ジスタのオン抵抗は、電源電圧の上昇および下降にとも
なって、それぞれ増加および減少するので、電源電圧の
変動にともなう出力電流の変動が、緩和ないし解消さ
れ、あるいは逆方向の変動となる。このため、この電圧
電流変換装置を、例えばVCOに用いることによって出
力パルスの周波数の電源電圧依存性を緩和ないし解消す
ることができる。
換装置では、電圧発生手段の働きによって、第4トラン
ジスタのオン抵抗は、電源電圧の上昇および下降にとも
なって、それぞれ増加および減少するので、電源電圧の
変動にともなう出力電流の変動が、緩和ないし解消さ
れ、あるいは逆方向の変動となる。このため、この電圧
電流変換装置を、例えばVCOに用いることによって出
力パルスの周波数の電源電圧依存性を緩和ないし解消す
ることができる。
【0057】<請求項2に記載の発明の効果>この発明
の電圧電流変換装置では、第5トランジスタが備わるの
で、出力電流の最小値がゼロでない有限値となる。この
ため、例えばVCOに用いたときに、出力パルスの周波
数の最小値がゼロになることがないので、入力電圧の大
きさによってVCOがその機能を停止する恐れがない。
しかも、もう一つの電圧発生手段が備わるので、電源電
圧の変動にともなう出力電流の変動が緩和ないし解消さ
れ、あるいは逆方向の変動となる。このため、この電圧
電流変換装置を、例えばVCOに用いることによって出
力パルスの周波数の電源電圧依存性を緩和ないし解消す
ることができる。
の電圧電流変換装置では、第5トランジスタが備わるの
で、出力電流の最小値がゼロでない有限値となる。この
ため、例えばVCOに用いたときに、出力パルスの周波
数の最小値がゼロになることがないので、入力電圧の大
きさによってVCOがその機能を停止する恐れがない。
しかも、もう一つの電圧発生手段が備わるので、電源電
圧の変動にともなう出力電流の変動が緩和ないし解消さ
れ、あるいは逆方向の変動となる。このため、この電圧
電流変換装置を、例えばVCOに用いることによって出
力パルスの周波数の電源電圧依存性を緩和ないし解消す
ることができる。
【0058】<請求項3に記載の発明の効果>この発明
の電圧電流変換装置では、第2トランジスタを流れる電
流は第6トランジスタをも流れ、しかも第7および第8
トランジスタは、第2および第6トランジスタとそれぞ
れカレントミラー回路を構成するので、第7および第8
トランジスタには、第2トランジスタを流れる電流に比
例した電流が流れる。その結果、第7、第8トランジス
タを流れる電流、すなわち出力電流として取り出し可能
な電流における電源電圧の変動にともなう変動が、緩和
ないし解消され、あるいは逆方向の変動となる。このた
め、この電圧電流変換装置を、例えばVCOに用いるこ
とによって出力パルスの周波数の電源電圧依存性を緩和
ないし解消することができる。しかも、第7トランジス
タの他方主電極と第8トランジスタの他方主電極の間
に、例えばリングオシレータを介挿することによってV
COを容易に構成し得るので、この電圧電流変換装置は
VCOへの利用に特に適している。
の電圧電流変換装置では、第2トランジスタを流れる電
流は第6トランジスタをも流れ、しかも第7および第8
トランジスタは、第2および第6トランジスタとそれぞ
れカレントミラー回路を構成するので、第7および第8
トランジスタには、第2トランジスタを流れる電流に比
例した電流が流れる。その結果、第7、第8トランジス
タを流れる電流、すなわち出力電流として取り出し可能
な電流における電源電圧の変動にともなう変動が、緩和
ないし解消され、あるいは逆方向の変動となる。このた
め、この電圧電流変換装置を、例えばVCOに用いるこ
とによって出力パルスの周波数の電源電圧依存性を緩和
ないし解消することができる。しかも、第7トランジス
タの他方主電極と第8トランジスタの他方主電極の間
に、例えばリングオシレータを介挿することによってV
COを容易に構成し得るので、この電圧電流変換装置は
VCOへの利用に特に適している。
【0059】<請求項4に記載の発明の効果>この発明
の電圧電流変換装置では、電圧発生手段が、定電圧発生
手段と反転増幅手段とを用いることによって容易に構成
される。
の電圧電流変換装置では、電圧発生手段が、定電圧発生
手段と反転増幅手段とを用いることによって容易に構成
される。
【図1】 第1実施例の電圧電流変換装置が組み込まれ
たVCOの回路図である。
たVCOの回路図である。
【図2】 第1実施例の電圧発生装置部の回路図であ
る。
る。
【図3】 第2実施例の電圧電流変換装置の回路図であ
る。
る。
【図4】 従来の電圧電流変換装置が組み込まれたVC
Oの回路図である。
Oの回路図である。
【図5】 従来の電圧電流変換装置が組み込まれたVC
Oの特性を示すグラフである。
Oの特性を示すグラフである。
1 FET(第3トランジスタ)、2 FET(第1ト
ランジスタ)、3 FET(第2トランジスタ)、4
FET(第4トランジスタ)、5 FET(第5トラン
ジスタ)、8,9 電圧発生装置部(電圧発生手段)、
10 正電源(第1直流電源電位線)、11 負電源
(第2直流電源電位線)、23 FET(第6トランジ
スタ)、24a〜24c FET(第7トランジス
タ)、27a〜27c FET(第8トランジスタ)、
40,42 電圧電流変換装置、41定電圧回路(定電
圧発生手段)、43 反転増幅回路(反転増幅手段)、
VI電圧信号(入力電圧)、Vr 基準電圧。
ランジスタ)、3 FET(第2トランジスタ)、4
FET(第4トランジスタ)、5 FET(第5トラン
ジスタ)、8,9 電圧発生装置部(電圧発生手段)、
10 正電源(第1直流電源電位線)、11 負電源
(第2直流電源電位線)、23 FET(第6トランジ
スタ)、24a〜24c FET(第7トランジス
タ)、27a〜27c FET(第8トランジスタ)、
40,42 電圧電流変換装置、41定電圧回路(定電
圧発生手段)、43 反転増幅回路(反転増幅手段)、
VI電圧信号(入力電圧)、Vr 基準電圧。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平5−14136(JP,A)
特開 平1−137808(JP,A)
特開 平5−343956(JP,A)
特開 昭59−196613(JP,A)
(58)調査した分野(Int.Cl.7,DB名)
H03F 3/34
H03K 3/03
Claims (4)
- 【請求項1】 相互にカレントミラー回路を構成する第
1および第2トランジスタの一方主電極が第1直流電源
電位線に接続され、当該第1トランジスタの制御電極と
他方主電極とが互いに接続されており、しかも当該他方
主電極と第2直流電源電位線との間に第3トランジスタ
が介挿されることによって、前記第3トランジスタの制
御電極へ入力される入力電圧に応じて前記第2トランジ
スタを流れる電流を調整可能な電圧電流変換装置におい
て、 前記第3トランジスタと前記第2直流電源電位線との間
に介挿される第4トランジスタと、当該第4トランジス
タの制御電極に制御電圧を供給する電圧発生手段とをさ
らに備え、 当該電圧発生手段は、電源電圧が上昇および下降する変
動にともなって前記第4トランジスタのオン抵抗がそれ
ぞれ増加および減少するように前記制御電圧を出力する
ことを特徴とする電圧電流変換装置。 - 【請求項2】 請求項1に記載の電圧電流変換装置にお
いて、前記第1トランジスタの他方主電極と前記第2電
源電位線との間にさらに介挿されるとともに前記第3ト
ランジスタとは並列に接続される第5トランジスタと、
当該第5トランジスタの制御電極に制御電圧を供給する
もう一つの電圧発生手段とをさらに備え、 当該もう一つの電圧発生手段は、電源電圧が上昇および
下降する変動にともなって前記第5トランジスタのオン
抵抗がそれぞれ増加および減少するように前記制御電圧
を出力することを特徴とする電圧電流変換装置。 - 【請求項3】 請求項1に記載の電圧電流変換装置にお
いて、 前記第2電源電位線に一方主電極が接続され他方主電極
と制御電極とが前記第2トランジスタの他方主電極に接
続された第6トランジスタと、前記第1トランジスタと
カレントミラー回路を構成するとともに一方主電極が前
記第1直流電源電位線に接続された奇数個の第7トラン
ジスタと、前記第6トランジスタとカレントミラー回路
を構成するとともに一方主電極が前記第2直流電源電位
線に接続された前記第7トランジスタと同数個の第8ト
ランジスタとを備えることを特徴とする電圧電流変換装
置。 - 【請求項4】 請求項1または請求項2に記載の電圧電
流変換装置において、前記電圧発生手段が、定電圧発生
手段と反転増幅手段とを備え、当該反転増幅手段が前記
定電圧発生手段の出力電圧を基準電圧として前記電源電
圧を反転増幅することを特徴とする電圧電流変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21493794A JP3402782B2 (ja) | 1994-09-08 | 1994-09-08 | 電圧電流変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21493794A JP3402782B2 (ja) | 1994-09-08 | 1994-09-08 | 電圧電流変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0878973A JPH0878973A (ja) | 1996-03-22 |
JP3402782B2 true JP3402782B2 (ja) | 2003-05-06 |
Family
ID=16664048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21493794A Expired - Fee Related JP3402782B2 (ja) | 1994-09-08 | 1994-09-08 | 電圧電流変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3402782B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4400746B2 (ja) | 2003-12-04 | 2010-01-20 | 日本電気株式会社 | 電圧・電流変換を行う能動素子に流れる直流電流の変化分を補償する電流補償回路を有する利得可変電圧・電流変換回路 |
JP4668774B2 (ja) * | 2005-11-25 | 2011-04-13 | 株式会社豊田中央研究所 | 増幅回路及びそれを用いた検波装置 |
-
1994
- 1994-09-08 JP JP21493794A patent/JP3402782B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0878973A (ja) | 1996-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3144700B2 (ja) | リング発振器,リング発振器の補償回路及びリング発振器の補償方法 | |
JP2525346B2 (ja) | 定電流源回路を有する差動増幅回路 | |
US5204612A (en) | Current source circuit | |
US20040012449A1 (en) | Ring oscillator with frequency stabilization | |
US6191637B1 (en) | Switched capacitor bias circuit for generating a reference signal proportional to absolute temperature, capacitance and clock frequency | |
US4868482A (en) | CMOS integrated circuit having precision resistor elements | |
EP0195633B1 (en) | Semiconductor integrated circuit having load drive characteristics | |
KR930017307A (ko) | 고속 집적 회로용 기준 회로 | |
JP3335183B2 (ja) | バッファ回路 | |
JPH07263971A (ja) | 外部接続された出力パワーデバイスを有する集積増幅器用出力段 | |
JP2004194124A (ja) | ヒステリシスコンパレータ回路 | |
JP2925995B2 (ja) | 半導体素子の基板電圧調整装置 | |
JP3402782B2 (ja) | 電圧電流変換装置 | |
JPH0823266A (ja) | 電圧制御発振装置 | |
EP0772297A1 (en) | A circuit for generating an output signal having a 50% duty cycle | |
JPH01227523A (ja) | 電流スイッチ回路 | |
EP1173923B1 (en) | Differential pair provided with degeneration means for degenerating a transconductance of the differential pair | |
JP3334707B2 (ja) | チャージポンプ回路 | |
EP0376471A1 (en) | Low distortion current mirror | |
EP0417985A2 (en) | Amplitude stabilized inverting amplifier | |
WO1996038912A1 (fr) | Circuit a retard variable | |
JP2000175441A (ja) | チャージポンプ回路 | |
JP3052890B2 (ja) | 電圧制御発振器 | |
JPH09219629A (ja) | 演算増幅器 | |
JPS6313203B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |