JP3402782B2 - Voltage-current converter - Google Patents
Voltage-current converterInfo
- Publication number
- JP3402782B2 JP3402782B2 JP21493794A JP21493794A JP3402782B2 JP 3402782 B2 JP3402782 B2 JP 3402782B2 JP 21493794 A JP21493794 A JP 21493794A JP 21493794 A JP21493794 A JP 21493794A JP 3402782 B2 JP3402782 B2 JP 3402782B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- current
- power supply
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】[0001]
【産業上の利用分野】この発明は、入力電圧に応じた大
きさの電流を出力する電圧電流変換装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage-current converter which outputs a current having a magnitude corresponding to an input voltage.
【０００２】[0002]
【従来の技術】各段の出力を次段へと順次入力するよう
に縦続接続されるとともに最終段の出力を最前段へと帰
還させた奇数段からなるインバータは、リングオシレー
タとして知られ、反復するパルスを出力する発振器とし
て機能する。特に、入力電圧に応じてリングオシレータ
の発振周波数を制御可能とした電圧制御発振器（以下に
おいて、ＶＣＯと略記する）は、例えば、マイクロコン
ピュータの任意の周波数のシステムクロックを生成する
目的などに多用されている。2. Description of the Related Art An inverter consisting of an odd number of stages, which are cascaded so that the output of each stage is sequentially input to the next stage and the output of the final stage is fed back to the front stage, is known as a ring oscillator and Function as an oscillator that outputs a pulse. In particular, a voltage controlled oscillator (hereinafter abbreviated as VCO) capable of controlling the oscillation frequency of a ring oscillator according to an input voltage is often used for the purpose of generating a system clock of an arbitrary frequency of a microcomputer, for example. ing.
【０００３】図４は、従来のＶＣＯの内部構成を示す回
路図である。図４において、３０は３段のインバータで
構成されるリングオシレータであり、２９はリングオシ
レータ３０の出力周波数を調整するための電圧電流変換
装置である。FIG. 4 is a circuit diagram showing the internal structure of a conventional VCO. In FIG. 4, 30 is a ring oscillator composed of three-stage inverters, and 29 is a voltage-current converter for adjusting the output frequency of the ring oscillator 30.
【０００４】リングオシレータ２９では、互いに同一構
造のＰＭＯＳ型のＦＥＴ２５ａ〜２５ｃの各１と、互い
に同一構造のＮＭＯＳ型のＦＥＴ２６ａ〜２６ｃの各１
とが、それぞれ直列に接続されることによって、インバ
ータ回路３２ａ〜３２ｃが構成されている。これらの３
段のインバータ回路３２ａ〜３２ｃはリングオシレータ
を構成するように、それらの出力と入力とが循環的に接
続されている。そして、インバータ回路３２ｃの出力に
接続される出力端子２８を通して、パルスが外部へ取り
出される。In the ring oscillator 29, each one of the PMOS type FETs 25a to 25c having the same structure and each one of the NMOS type FETs 26a to 26c having the same structure to each other.
And are connected in series to form the inverter circuits 32a to 32c. These three
The inverter circuits 32a to 32c of the stages are cyclically connected to their outputs and inputs so as to form a ring oscillator. Then, the pulse is taken out through the output terminal 28 connected to the output of the inverter circuit 32c.
【０００５】電圧電流変換装置２９では、ＰＭＯＳ型の
ＦＥＴ（第１トランジスタ）２とＮＭＯＳ型のＦＥＴ
（第３トランジスタ）１，（第４トランジスタ）４との
直列回路が正電源（第１直流電源電位線）１０と負電源
（第２直流電源電位線）１１の間に介挿されている。ま
た、ＰＭＯＳ型のＦＥＴ（第２トランジスタ）３とＮＭ
ＯＳ型のＦＥＴ（第６トランジスタ）２３との直列回路
が、同じく正電源１０と負電源１１との間に介挿されて
いる。ＦＥＴ２のゲート電極、ＦＥＴ２のドレイン電
極、およびＦＥＴ３のゲート電極は、互いに接続されて
おり、これらの接続点と負電源１１との間に、ＮＭＯＳ
型のＦＥＴ（第５トランジスタ）５が介挿されている。
また、ＦＥＴ１のゲート電極は入力端子６に接続され、
ＦＥＴ４，５のゲート電極は、いずれも正電源１０に接
続されている。In the voltage-current converter 29, a PMOS type FET (first transistor) 2 and an NMOS type FET are used.
A series circuit of (third transistor) 1 and (fourth transistor) 4 is inserted between a positive power supply (first DC power supply potential line) 10 and a negative power supply (second DC power supply potential line) 11. In addition, a PMOS type FET (second transistor) 3 and NM
A series circuit with an OS type FET (sixth transistor) 23 is also interposed between the positive power source 10 and the negative power source 11. The gate electrode of the FET2, the drain electrode of the FET2, and the gate electrode of the FET3 are connected to each other, and an NMOS is connected between these connection points and the negative power supply 11.
Type FET (fifth transistor) 5 is inserted.
The gate electrode of FET1 is connected to the input terminal 6,
The gate electrodes of the FETs 4 and 5 are both connected to the positive power source 10.
【０００６】さらに、正電源１０には互いに同一構造の
ＰＭＯＳ型のＦＥＴ（第７トランジスタ）２４ａ〜２４
ｃのソース電極がそれぞれ接続されており、一方の負電
源１１には、互いに同一構造のＮＭＯＳ型のＦＥＴ（第
８トランジスタ）２７ａ〜２７ｃのソース電極がそれぞ
れ接続されている。これらのＦＥＴ２４ａ〜２４ｃのド
レイン電極の各１、およびＦＥＴ２７ａ〜２７ｃのドレ
イン電極の各１の間に、インバータ回路３２ａ〜３２ｃ
の各１が、それぞれ介挿されている。Further, the positive power source 10 has PMOS type FETs (seventh transistors) 24a to 24 having the same structure.
The source electrodes of c and the source electrodes of the NMOS type FETs (eighth transistors) 27a to 27c having the same structure are connected to the negative power source 11. Inverter circuits 32a to 32c are provided between the drain electrodes of the FETs 24a to 24c and the drain electrodes of the FETs 27a to 27c.
1 is inserted.
【０００７】そして、ＦＥＴ２４ａ〜２４ｃのゲート電
極はＦＥＴ３のゲート電極に接続されており、ＦＥＴ２
７ａ〜２７ｃのゲート電極はＦＥＴ２３のゲート電極に
接続されている。また、ＦＥＴ２３のゲート電極はその
ドレイン電極と接続されている。すなわち、ＦＥＴ２，
３、２４ａ〜２４ｃは互いにカレントミラー回路を構成
しており、同様に、ＦＥＴ２３，２７ａ〜２７ｃは互い
にもう一つのカレントミラー回路を構成している。The gate electrodes of the FETs 24a to 24c are connected to the gate electrode of the FET3, and the FET2
The gate electrodes of 7a to 27c are connected to the gate electrode of the FET 23. The gate electrode of the FET 23 is connected to its drain electrode. That is, FET2,
3, 24a to 24c form a current mirror circuit, and similarly, the FETs 23 and 27a to 27c form another current mirror circuit.
【０００８】このＶＣＯは以上のように構成されるの
で、以下のように動作する。電圧電流変換装置２９の入
力端子６には、負電源１１の電位であるゼロ電位から正
電源１０の電位（電源電圧）にわたる直流の電圧信号
（入力電圧）ＶIが入力される。まず電圧信号ＶIが０Ｖ
からＦＥＴ１の閾電圧ＶTH（ＦＥＴがオフからオンへと
移行するためのゲート・ソース間電圧）の範囲の値であ
るときには、ＦＥＴ１はオフ（遮断）状態となる。この
とき、正電源１０からＦＥＴ２へと流れる電流Ｉ1は、
さらにＦＥＴ５を通って負電源１１へと流れる。Since this VCO is constructed as described above, it operates as follows. A DC voltage signal (input voltage) V I ranging from the zero potential which is the potential of the negative power source 11 to the potential (power source voltage) of the positive power source 10 is input to the input terminal 6 of the voltage-current converter 29. First, the voltage signal V I is 0V
From the threshold voltage V TH of the FET1 (gate-source voltage for switching the FET from off to on), the FET1 is turned off (cut off). At this time, the current I 1 flowing from the positive power source 10 to the FET 2 is
Further, it flows through the FET 5 to the negative power source 11.
【０００９】ＦＥＴ５は、常時オンしているので抵抗素
子として機能する。そして、ＦＥＴ２のゲート電極とド
レイン電極とが接続されているので、電流Ｉ1の大きさ
は、ＦＥＴ５のオン抵抗の大きさとＦＥＴ２の入出力特
性（ゲート・ソース間電圧と電流の間の関係）によって
決定される。ＦＥＴ２のゲート・ソース間電圧は、その
閾電圧ＶTHに概略等しいので、電流Ｉ1の大きさは主と
してＦＥＴ５のオン電圧によって決定される。Since the FET 5 is always on, it functions as a resistance element. Since the gate electrode and the drain electrode of FET2 is connected, the magnitude of the current I 1 is (the relationship between the voltage and current between the gate and the source) the input-output characteristic of the ON resistance of the size and FET2 of FET5 Determined by The gate-source voltage of the FET2, because approximately equal to the threshold voltage V TH, the magnitude of the current I 1 is determined mainly by FET5 ON voltage.
【００１０】ＦＥＴ２とＦＥＴ３とはカレントミラー回
路を構成するので、正電源１０からＦＥＴ３へと、電流
Ｉ1に比例した電流Ｉ2が流れる。その比例係数は、ＦＥ
Ｔ２とＦＥＴ３における、チャネル幅Ｗ、チャネル長Ｌ
によって決まり、例えばＦＥＴ２とＦＥＴ３の間でそれ
らが互いに同一であれば、電流Ｉ2は電流Ｉ1と同一の大
きさとなる。Since the FET 2 and the FET 3 form a current mirror circuit, a current I 2 proportional to the current I 1 flows from the positive power source 10 to the FET 3 . The proportional coefficient is FE
Channel width W and channel length L in T2 and FET3
If, for example, FET2 and FET3 are the same as each other, the current I 2 has the same magnitude as the current I 1 .
【００１１】また、ＦＥＴ２とＦＥＴ２４ａ〜２４ｃの
各１も、カレントミラー回路を構成するので、ＦＥＴ２
４ａ〜２４ｃの各１には電流Ｉ1に比例した電流Ｉ3が流
れる。電流Ｉ2は、さらにＦＥＴ２３を通過して負電源
１１へと流れる。このとき、ＦＥＴ２３のゲート・ソー
ス間電圧は、ＦＥＴ２３の入出力特性と電流Ｉ2とによ
って決まる。そして、ＦＥＴ２３とＦＥＴ２７ａ〜２７
ｃの各１は、カレントミラー回路を構成するので、ＦＥ
Ｔ２７ａ〜２７ｃの各１には、電流Ｉ2に比例した電流
が流れる。Further, since each of the FET2 and each of the FETs 24a to 24c constitutes a current mirror circuit, the FET2
A current I 3 proportional to the current I 1 flows through each 1 of 4a to 24c. The current I 2 further passes through the FET 23 and flows to the negative power source 11. At this time, the gate-source voltage of the FET 23 is determined by the input / output characteristic of the FET 23 and the current I 2 . And FET23 and FET27a-27
Since each 1 of c constitutes a current mirror circuit,
Each 1 T27a～27c, flows a current proportional to the current I 2.
【００１２】ＦＥＴ２７ａ〜２７ｃの各１とＦＥＴ２４
ａ〜２４ｃの各１とを同一の電流Ｉ 3が流れるように、
ＦＥＴ２，２４ａ〜２４ｃの間の電流の比と、ＦＥＴ２
３，２７ａ〜２７ｃの間の電流の比とが互いに同一とな
るように、それらのＦＥＴにおけるチャネル幅Ｗ、チャ
ネル長Ｌが設定されている。Each of the FETs 27a to 27c and the FET 24
The same current I is applied to each of a to 24c. 3So that
FET2, ratio of current between 24a-24c and FET2
The ratio of the currents between 3, 27a to 27c is the same as each other.
So that the channel width W,
The flannel length L is set.
【００１３】以上のように、電圧信号ＶIがＦＥＴ１の
閾電圧ＶTH以下の値であるときには、インバータ回路３
２ａ〜３２ｃの各１には、主としてＦＥＴ５のオン抵抗
で決まる電流Ｉ3が供給される。As described above, when the voltage signal V I has a value equal to or lower than the threshold voltage V TH of the FET 1, the inverter circuit 3
A current I 3 mainly determined by the on-resistance of the FET 5 is supplied to each 1 of 2a to 32c.
【００１４】つぎに、電圧信号ＶIがＦＥＴ１の閾電圧
ＶTHと電源電圧の間の値であるときには、ＦＥＴ１がオ
ンするので、電流Ｉ1は、ＦＥＴ１とＦＥＴ４との直列
回路を流れる電流とＦＥＴ５を流れる電流との和とな
る。ＦＥＴ４は常時オンしているので、ＦＥＴ５と同様
に抵抗素子として機能する。ＦＥＴ１を流れる電流の大
きさは、電圧信号ＶI、ＦＥＴ４のオン抵抗、およびＦ
ＥＴ１の入出力特性によって決まる。Next, when the voltage signal V I has a value between the threshold voltage V TH of the FET 1 and the power supply voltage, the FET 1 is turned on, so that the current I 1 is the current flowing through the series circuit of the FET 1 and the FET 4. It is the sum of the current flowing through the FET5. Since the FET 4 is always on, it functions as a resistance element like the FET 5. The magnitude of the current flowing through the FET 1 depends on the voltage signal V I , the on-resistance of the FET 4, and F
Determined by the input / output characteristics of ET1.
【００１５】ＦＥＴ１のゲート・ソース間電圧は、その
閾電圧ＶTHに概略等しいのでＦＥＴ１を流れる電流の大
きさは、主としてＦＥＴ４のオン抵抗の大きさと電圧信
号ＶIとによって決定される。電圧信号ＶIが高いほどＦ
ＥＴ１を流れる電流は大きくなる。電圧信号ＶIが閾電
圧ＶTHを超えるときには、電流Ｉ1の大きさは電圧信号
ＶIによって感度よく変化するのが望ましいので、ＦＥ
Ｔ４のオン抵抗はＦＥＴ５のオン抵抗よりも十分に低く
設定されている。すなわち、電流Ｉ1の２つの成分の中
で、ＦＥＴ５を流れる電流よりもＦＥＴ４を流れる電流
が支配的である。したがって、電圧信号ＶIがＦＥＴ１
の閾電圧ＶTHを超えるときには、電流Ｉ1は電圧信号ＶI
の上昇にともなって概略直線的に増加する。Since the gate-source voltage of the FET1 is approximately equal to its threshold voltage V TH , the magnitude of the current flowing through the FET1 is mainly determined by the magnitude of the ON resistance of the FET4 and the voltage signal V I. The higher the voltage signal V I , the more F
The current flowing through ET1 becomes large. When the voltage signal V I exceeds the threshold voltage V TH , it is desirable that the magnitude of the current I 1 is sensitively changed by the voltage signal V I.
The on resistance of T4 is set sufficiently lower than the on resistance of FET5. That is, of the two components of the current I 1 , the current flowing through the FET 4 is more dominant than the current flowing through the FET 5. Therefore, the voltage signal V I
When exceeding the threshold voltage V TH, the current I 1 and the voltage signal V I
Increases linearly with the rise of.
【００１６】電圧信号ＶIが高いほど電流Ｉ1が大きくな
るので、カレントミラー効果によって、ＦＥＴ２４ａ〜
２４ｃ、ＦＥＴ２７ａ〜２７ｃを流れる電流Ｉ3も大き
くなる。すなわち、電圧信号ＶIがＦＥＴ１の閾電圧Ｖ
THを超えるときには、インバータ回路３２ａ〜３２ｃの
各１には、電圧信号ＶIの高さに応じた大きさの電流Ｉ3
が供給される。Since the higher the voltage signal V I is, the larger the current I 1 is, the current mirror effect causes the FETs 24a ...
The current I 3 flowing through the 24c and the FETs 27a to 27c also becomes large. That is, the voltage signal V I is the threshold voltage V 1 of the FET 1.
When it exceeds TH , each of the inverter circuits 32a to 32c has a current I 3 of a magnitude corresponding to the height of the voltage signal V I.
Is supplied.
【００１７】リングオシレータ３０の発振周波数は、主
として、各インバータ回路３２ａ〜３２ｃのゲート容量
と各インバータ回路３２ａ〜３２ｃの間を接続する配線
に寄生する配線容量との和、およびこれらの容量を充放
電するのに供される電流Ｉ3の大きさによって決まる。
ゲート容量と配線容量は定数であるので、発振周波数は
主として電流Ｉ3によって決定され、しかも概略比例す
る。The oscillation frequency of the ring oscillator 30 is mainly the sum of the gate capacitance of each of the inverter circuits 32a to 32c and the wiring capacitance parasitic to the wiring connecting between the inverter circuits 32a to 32c, and these capacitances. It depends on the magnitude of the current I 3 provided to discharge.
Since the gate capacitance and the wiring capacitance are constants, the oscillation frequency is mainly determined by the current I 3 and is approximately proportional.
【００１８】したがって、電圧信号ＶIが閾電圧ＶTHを
超えた領域では、出力端子２８から出力される出力パル
スの周波数ｆOUTは、電圧信号ＶIの上昇に対して概略直
線的に上昇する。このように、このＶＣＯでは、電圧信
号ＶIの大きさによって出力パルスの周波数ｆOUTを所望
の大きさに設定することが可能である。Therefore, in the region where the voltage signal V I exceeds the threshold voltage V TH , the frequency f OUT of the output pulse output from the output terminal 28 rises approximately linearly with the rise of the voltage signal V I. . Thus, in this VCO, it is possible to set the frequency f OUT of the output pulse to a desired magnitude depending on the magnitude of the voltage signal V I.
【００１９】[0019]
【発明が解決しようとする課題】ところで、以上に述べ
た従来のＶＣＯでは、電源電圧の変動にともなって、出
力パルスの周波数ｆOUTが変動するという問題点があっ
た。図５は、さまざまな電源電圧ＶCCに対する周波数ｆ
OUTと電圧信号ＶIとの間の関係を示すグラフである。図
５に示すように、電圧信号ＶIが一定であっても、周波
数ｆOUTは電源電圧ＶCCに大きく依存しており、電源電
圧ＶCCが高いほど周波数ｆOUTが高くなっている。The conventional VCO described above has a problem that the frequency f OUT of the output pulse fluctuates with the fluctuation of the power supply voltage. FIG. 5 shows the frequency f for various power supply voltages V CC .
7 is a graph showing the relationship between OUT and the voltage signal V I. As shown in FIG. 5, even the voltage signal V I constant, the frequency f OUT is highly dependent on the power supply voltage V CC, the frequency f OUT as the power supply voltage V CC is high is higher.
【００２０】これは、第１に電圧電流変換装置２９にお
いて、電源電圧ＶCCが高いほど、ＦＥＴ２におけるゲー
ト・ソース間電圧が高くなるために、電流Ｉ1が大きく
なり、それにともなって電流Ｉ2および電流Ｉ3が大きく
なることに主として起因する。すなわち、数式で表現す
ると、First, in the voltage-current converter 29, the higher the power supply voltage V CC is, the higher the gate-source voltage in the FET 2 is, so that the current I 1 is increased, and accordingly, the current I 2 is increased. And mainly because the current I 3 becomes large. That is, when expressed by a mathematical formula,
【００２１】[0021]
【数１】 [Equation 1]
【００２２】[0022]
【数２】 [Equation 2]
【００２３】となる。インバータ回路３２ａ〜３２ｃに
供給される電流Ｉ3が増加することによって、周波数ｆ
OUTの上昇がもたらされる。It becomes By increasing the current I 3 supplied to the inverter circuits 32a to 32c, the frequency f
The rise of OUT is brought.
【００２４】第２に、リングオシレータ３０に供給され
る電流Ｉ3が仮に一定であっても、電源電圧ＶCCが変動
するのにともなってリングオシレータ３０が出力するパ
ルスの周波数ｆOUTは変動する。例えば電源電圧ＶCCが
高くなると、リングオシレータ３０に印加される電圧も
高くなり、それにともなってリングオシレータ３０を構
成するＦＥＴ２５ａ〜２５ｃ，２７ａ〜２７ｃの動作速
度が高まる。その結果、周波数ｆOUTが高くなる。この
ことが、周波数ｆOUTが電源電圧ＶCCに依存するもう一
つの原因となっている。Second, even if the current I 3 supplied to the ring oscillator 30 is constant, the frequency f OUT of the pulse output by the ring oscillator 30 changes as the power supply voltage V CC changes. . For example, when the power supply voltage V CC increases, the voltage applied to the ring oscillator 30 also increases, and the operating speed of the FETs 25a to 25c and 27a to 27c included in the ring oscillator 30 increases accordingly. As a result, the frequency f OUT increases. This is another cause of the frequency f OUT depending on the power supply voltage V CC .
【００２５】以上のように、従来の電圧電流変換装置２
９を用いたＶＣＯでは、電源電圧ＶCCの変動にともなっ
て出力パルスの周波数ｆOUTが変動するという問題点が
あった。As described above, the conventional voltage-current converter 2
The VCO using 9 has a problem that the frequency f OUT of the output pulse fluctuates with the fluctuation of the power supply voltage V CC .
【００２６】この発明は、従来の電圧電流変換装置にお
ける上記した問題点を解消するためになされたもので、
電源電圧が変動しても電圧制御発振器が安定した周波数
のパルスを出力可能な電圧電流変換装置を提供すること
を目的とする。The present invention has been made to solve the above-mentioned problems in the conventional voltage-current converter.
An object of the present invention is to provide a voltage-current converter capable of outputting a pulse with a stable frequency by a voltage controlled oscillator even if the power supply voltage fluctuates.
【００２７】[0027]
【課題を解決するための手段】この発明にかかる請求項
１に記載の電圧電流変換装置は、相互にカレントミラー
回路を構成する第１および第２トランジスタの一方主電
極が第１直流電源電位線に接続され、当該第１トランジ
スタの制御電極と他方主電極とが互いに接続されてお
り、しかも当該他方主電極と第２直流電源電位線との間
に第３トランジスタが介挿されることによって、前記第
３トランジスタの制御電極へ入力される入力電圧に応じ
て前記第２トランジスタを流れる電流を調整可能な電圧
電流変換装置において、前記第３トランジスタと前記第
２直流電源電位線との間に介挿される第４トランジスタ
と、当該第４トランジスタの制御電極に制御電圧を供給
する電圧発生手段とをさらに備え、当該電圧発生手段
は、電源電圧が上昇および下降する変動にともなって前
記第４トランジスタのオン抵抗がそれぞれ増加および減
少するように前記制御電圧を出力することを特徴とす
る。According to another aspect of the present invention, there is provided a voltage-current converter according to claim 1, wherein one main electrode of the first and second transistors forming a mutual current mirror circuit is a first DC power supply potential line. The control electrode and the other main electrode of the first transistor are connected to each other, and the third transistor is interposed between the other main electrode and the second DC power supply potential line, In a voltage-current converter capable of adjusting a current flowing through the second transistor according to an input voltage input to a control electrode of the third transistor, the voltage-current converter is interposed between the third transistor and the second DC power supply potential line. And a voltage generating means for supplying a control voltage to the control electrode of the fourth transistor, the voltage generating means increasing the power supply voltage. With the change to fine down and outputs the control voltage as the on resistance of the fourth transistor is increased and decreased, respectively.
【００２８】この発明にかかる請求項２に記載の電圧電
流変換装置は、請求項１に記載の電圧電流変換装置にお
いて、前記第１トランジスタの他方主電極と前記第２電
源電位線との間にさらに介挿されるとともに前記第３ト
ランジスタとは並列に接続される第５トランジスタと、
当該第５トランジスタの制御電極に制御電圧を供給する
もう一つの電圧発生手段とをさらに備え、当該もう一つ
の電圧発生手段は、電源電圧が上昇および下降する変動
にともなって前記第５トランジスタのオン抵抗がそれぞ
れ増加および減少するように前記制御電圧を出力するこ
とを特徴とする。According to a second aspect of the present invention, there is provided the voltage-current conversion device according to the first aspect, wherein the voltage-current conversion device is provided between the other main electrode of the first transistor and the second power supply potential line. A fifth transistor further inserted and connected in parallel with the third transistor;
Another voltage generating means for supplying a control voltage to the control electrode of the fifth transistor is further provided, and the other voltage generating means turns on the fifth transistor as the power supply voltage rises and falls. The control voltage is output so that the resistance increases and decreases, respectively.
【００２９】この発明にかかる請求項３に記載の電圧電
流変換装置は、請求項１に記載の電圧電流変換装置にお
いて、前記第２電源電位線に一方主電極が接続され他方
主電極と制御電極とが前記第２トランジスタの他方主電
極に接続された第６トランジスタと、前記第１トランジ
スタとカレントミラー回路を構成するとともに一方主電
極が前記第１直流電源電位線に接続された奇数個の第７
トランジスタと、前記第６トランジスタとカレントミラ
ー回路を構成するとともに一方主電極が前記第２直流電
源電位線に接続された前記第７トランジスタと同数個の
第８トランジスタとを備えることを特徴とする。According to a third aspect of the present invention, in the voltage-current converter according to the first aspect, one main electrode is connected to the second power supply potential line and the other main electrode and the control electrode are connected. And a sixth transistor connected to the other main electrode of the second transistor, and a current mirror circuit with the first transistor, and an odd number of first main electrodes connected to the first DC power supply potential line. 7
The present invention is characterized by including a transistor and a current mirror circuit together with the sixth transistor and the same number of eighth transistors as the seventh transistor whose one main electrode is connected to the second DC power supply potential line.
【００３０】この発明にかかる請求項４に記載の電圧電
流変換装置は、請求項１または請求項２に記載の電圧電
流変換装置において、前記電圧発生手段が、定電圧発生
手段と反転増幅手段とを備え、当該反転増幅手段が前記
定電圧発生手段の出力電圧を基準電圧として前記電源電
圧を反転増幅することを特徴とする。A voltage-current converter according to a fourth aspect of the present invention is the voltage-current converter according to the first or second aspect, wherein the voltage generating means includes a constant voltage generating means and an inverting amplifying means. And the inverting amplification means carries out inverting amplification of the power supply voltage using the output voltage of the constant voltage generation means as a reference voltage.
【００３１】[0031]
＜請求項１に記載の発明の作用＞この発明の電圧電流変
換装置では、第２トランジスタの他方主電極を通じて第
２トランジスタを流れる電流を出力電流として取り出す
ことができる。そして、第２トランジスタを流れる出力
電流の大きさは、カレントミラー効果によって第１トラ
ンジスタを流れる電流の大きさに比例する。さらに、第
３トランジスタと第２直流電源電位線との間に第４トラ
ンジスタが介挿されるので、この第４トランジスタのオ
ン抵抗によって第１トランジスタを流れる電流が制限さ
れる。しかも、電圧発生手段の働きによって、第４トラ
ンジスタのオン抵抗は、電源電圧の上昇および下降にと
もなって、それぞれ増加および減少するので、第１トラ
ンジスタを流れる電流における電源電圧の変動にともな
う変動が、緩和ないし解消され、あるいは逆方向の変動
となる。その結果、出力電流の変動も緩和ないし解消さ
れ、あるいは逆方向の変動となる。<Operation of the Invention According to Claim 1> In the voltage-current converter of the present invention, the current flowing through the second transistor can be taken out as the output current through the other main electrode of the second transistor. The magnitude of the output current flowing through the second transistor is proportional to the magnitude of the current flowing through the first transistor due to the current mirror effect. Furthermore, since the fourth transistor is interposed between the third transistor and the second DC power supply potential line, the current flowing through the first transistor is limited by the on resistance of the fourth transistor. Moreover, since the ON resistance of the fourth transistor increases and decreases with the rise and fall of the power supply voltage, respectively, due to the function of the voltage generating means, the variation in the current flowing through the first transistor due to the variation of the power supply voltage is It will be alleviated or eliminated, or it will be a fluctuation in the opposite direction. As a result, fluctuations in the output current are alleviated or eliminated, or fluctuations in the opposite direction occur.
【００３２】＜請求項２に記載の発明の作用＞この発明
の電圧電流変換装置では、第１トランジスタと第２直流
電源電位線との間に、第３トランジスタとは並列に、第
５トランジスタが介挿されるので、第３トランジスタが
遮断するような入力電圧が印加されたときに、第１トラ
ンジスタを流れる電流が第５トランジスタを通じて流れ
る。すなわち、出力電流を最小とするように入力電圧を
付与しても、第１トランジスタにはゼロでない有限の電
流が流れる。その結果、出力電流の最小値がゼロでない
有限値となる。<Operation of the Invention According to Claim 2> In the voltage-current converter of the present invention, the fifth transistor is provided between the first transistor and the second DC power supply potential line in parallel with the third transistor. Since it is inserted, the current flowing through the first transistor flows through the fifth transistor when an input voltage that cuts off the third transistor is applied. That is, even if the input voltage is applied so as to minimize the output current, a finite non-zero current flows through the first transistor. As a result, the minimum value of the output current becomes a finite value that is not zero.
【００３３】しかも、もう一つの電圧発生手段の働きに
よって、第５トランジスタのオン抵抗は、電源電圧の上
昇および下降にともなって、それぞれ増加および減少す
るので、第５トランジスタを通じて第１トランジスタを
流れる電流における電源電圧の変動にともなう変動が、
緩和ないし解消され、あるいは逆方向の変動となる。そ
の結果、出力電流の変動も緩和ないし解消され、あるい
は逆方向の変動となる。Moreover, since the ON resistance of the fifth transistor increases and decreases with the rise and fall of the power supply voltage by the action of the other voltage generating means, the current flowing through the first transistor through the fifth transistor is increased. The fluctuation due to the fluctuation of the power supply voltage in
It will be alleviated or eliminated, or it will be a fluctuation in the opposite direction. As a result, fluctuations in the output current are alleviated or eliminated, or fluctuations in the opposite direction occur.
【００３４】＜請求項３に記載の発明の作用＞この発明
の電圧電流変換装置では、第７および第８トランジスタ
の他方主電極を通じて出力電流を取り出すことができ
る。そして、第２トランジスタを流れる電流は第６トラ
ンジスタをも流れ、しかも第７および第８トランジスタ
は、第２および第６トランジスタとそれぞれカレントミ
ラー回路を構成するので、第７および第８トランジスタ
には、第２トランジスタを流れる電流に比例した電流が
流れる。このため、第７、第８トランジスタを流れる電
流、すなわち出力電流として取り出し可能な電流におけ
る電源電圧の変動にともなう変動が、緩和ないし解消さ
れ、あるいは逆方向の変動となる。<Operation of the Invention of Claim 3> In the voltage-current converter of this invention, the output current can be taken out through the other main electrodes of the seventh and eighth transistors. The current flowing through the second transistor also flows through the sixth transistor, and since the seventh and eighth transistors form a current mirror circuit with the second and sixth transistors, respectively, the seventh and eighth transistors have A current proportional to the current flowing through the second transistor flows. Therefore, the fluctuations of the currents flowing through the seventh and eighth transistors, that is, the currents that can be taken out as the output currents due to the fluctuations of the power supply voltage are alleviated or eliminated, or the fluctuations in the opposite direction are caused.
【００３５】＜請求項４に記載の発明の作用＞この発明
の電圧電流変換装置では、電圧発生手段が、定電圧発生
手段と反転増幅手段とを用いることによって容易に構成
される。<Operation of the Invention According to Claim 4> In the voltage-current converter of the present invention, the voltage generating means is easily constructed by using the constant voltage generating means and the inverting amplifying means.
【００３６】[0036]
＜第１実施例＞まず、この発明の第１実施例について説
明する。図１は、この実施例の電圧電流変換装置４２の
構成を示す回路図である。なお以下の図において、図４
に示した従来装置と同一部分には同一符号を付して、そ
の詳細な説明を略する。図１には、電圧電流変換装置４
２とともにリングオシレータ３０が描かれており、これ
らはＶＣＯを構成している。電圧電流変換装置４２は、
ＦＥＴ４およびＦＥＴ５のゲート電極が、電圧発生装置
部（電圧発生手段）８、９にそれぞれ接続されている点
が、従来の電圧電流変換装置２９とは特徴的に異なって
いる。<First Embodiment> First, a first embodiment of the present invention will be described. FIG. 1 is a circuit diagram showing the configuration of the voltage-current converter 42 of this embodiment. In the following figures, FIG.
The same parts as those of the conventional device shown in FIG. FIG. 1 shows a voltage-current converter 4
A ring oscillator 30 is depicted with 2 and these constitute the VCO. The voltage-current converter 42 is
A characteristic difference from the conventional voltage-current converter 29 is that the gate electrodes of the FET 4 and the FET 5 are connected to the voltage generator units (voltage generators) 8 and 9, respectively.
【００３７】図２は電圧発生装置部８の内部構成を示す
回路図である。電圧発生装置部９も、この電圧発生装置
部８と同様に構成されるので、電圧発生装置部８で双方
を代表する。電圧発生装置部８は、互いに結合した定電
圧回路（定電圧発生手段）４１と反転増幅回路（反転増
幅手段）４３とを有する。FIG. 2 is a circuit diagram showing the internal structure of the voltage generator unit 8. The voltage generator unit 9 is also configured similarly to the voltage generator unit 8, and therefore the voltage generator unit 8 represents both of them. The voltage generator unit 8 has a constant voltage circuit (constant voltage generating means) 41 and an inverting amplifier circuit (inverting amplifier means) 43 which are coupled to each other.
【００３８】反転増幅回路４３は差動入力型の増幅器２
１を有しており、この増幅器２１の出力と反転入力との
間には負帰還抵抗２０が接続され、また、反転入力と正
電源１０との間には入力側抵抗１９が接続されている。
増幅器２１の非反転入力には定電圧回路４１からの出力
が接続されている。このため、反転増幅回路４３は、定
電圧回路４１から供給される出力電圧を基準電圧とし
て、２つの抵抗１９、２０の抵抗値の比で決まる増幅率
をもって正電源１０の電位すなわち電源電圧ＶCCを反転
増幅する。The inverting amplifier circuit 43 is a differential input type amplifier 2
1, the negative feedback resistor 20 is connected between the output of the amplifier 21 and the inverting input, and the input side resistor 19 is connected between the inverting input and the positive power supply 10. .
The output from the constant voltage circuit 41 is connected to the non-inverting input of the amplifier 21. Therefore, the inverting amplifier circuit 43 uses the output voltage supplied from the constant voltage circuit 41 as a reference voltage and has the amplification factor determined by the ratio of the resistance values of the two resistors 19 and 20, that is, the potential of the positive power source 10, that is, the power source voltage V CC. Is inverted and amplified.
【００３９】定電圧回路４１は、正電源１０と負電源１
１との間に２つの直列回路が互いに並列に介挿されてい
る。１つの直列回路は正電源１０側から順にＰＭＯＳ型
のＦＥＴ１２、ＮＭＯＳ型のＦＥＴ１４，１６および抵
抗１８が直列に接続されてなり、もう一つの直列回路は
正電源１０から順にＰＭＯＳ型のＦＥＴ１３、ＮＭＯＳ
型のＦＥＴ１５，１７が直列に接続されてなる。ＦＥＴ
１２とＦＥＴ１３の間ではゲート電極が互いに接続さ
れ、ＦＥＴ１４とＦＥＴ１５、さらにＦＥＴ１６とＦＥ
Ｔ１７の間においてもゲート電極が互いに接続されてい
る。さらに、ＦＥＴ１２，１５，１７においては、それ
ぞれのゲート電極とドレイン電極とが互いに接続されて
いる。The constant voltage circuit 41 includes a positive power source 10 and a negative power source 1.
Two series circuits are inserted in parallel with each other. One series circuit is composed of a PMOS type FET 12, NMOS type FETs 14 and 16 and a resistor 18 which are connected in series from the positive power source 10 side in sequence.
Type FETs 15 and 17 are connected in series. FET
The gate electrodes are connected to each other between the FET 12 and the FET 13, and the FET 14 and the FET 15 and the FET 16 and the FE are connected.
The gate electrodes are also connected to each other during T17. Furthermore, in the FETs 12, 15, and 17, the respective gate electrodes and drain electrodes are connected to each other.
【００４０】このように構成される定電圧回路４１で
は、電源電圧ＶCCには余り依存しないほぼ一定の電流が
それぞれの直列回路に流れる。この電流の大きさは抵抗
１８の抵抗値を調節することによって所望の大きさに設
定することが可能である。ＦＥＴ１５のゲート電極の電
位Ｖｒは、ＦＥＴ１５を含む直列回路を流れる電流の大
きさと、ＦＥＴ１５，１７における入出力特性によって
決まる。In the constant voltage circuit 41 thus constructed, a substantially constant current, which does not depend on the power supply voltage V CC , flows in each series circuit. The magnitude of this current can be set to a desired magnitude by adjusting the resistance value of the resistor 18. The potential Vr of the gate electrode of the FET 15 is determined by the magnitude of the current flowing through the series circuit including the FET 15 and the input / output characteristics of the FETs 15 and 17.
【００４１】したがって、電位Ｖｒは、電源電圧ＶCCに
は余り依存しない略一定値となる。このＦＥＴ１５のゲ
ート電極が増幅器２１の非反転入力へ接続される。すな
わち、反転増幅回路４３の基準電圧として、電源電圧Ｖ
CCには余り依存しない略一定の電位Ｖｒが供給される。
その結果、電源電圧ＶCCの変動にともなって、増幅器２
１の出力電圧は逆方向に変動する。この出力電圧が電圧
発生装置部８の出力電圧ＶBとして、ＦＥＴ４のゲート
電極へ供給される。Therefore, the potential Vr has a substantially constant value that does not depend so much on the power supply voltage V CC . The gate electrode of this FET 15 is connected to the non-inverting input of the amplifier 21. That is, as the reference voltage of the inverting amplifier circuit 43, the power supply voltage V
CC is supplied with a substantially constant potential Vr that does not depend so much.
As a result, as the power supply voltage V CC fluctuates, the amplifier 2
The output voltage of 1 fluctuates in the opposite direction. This output voltage is supplied to the gate electrode of the FET 4 as the output voltage V B of the voltage generator unit 8.
【００４２】つぎに、このことを定量的に説明する。出
力電圧ＶBと電源電圧ＶCCおよび基準電圧Ｖｒとの関係
は、Next, this will be described quantitatively. The relationship between the output voltage V B , the power supply voltage V CC and the reference voltage Vr is
【００４３】[0043]
【数３】 [Equation 3]
【００４４】と表現される。なお、数３においてＲ19、
Ｒ20は、それぞれ入力側抵抗１９、負帰還抵抗２０の抵
抗値である。上述したように、基準電圧Ｖｒは電源電圧
ＶCCへの依存性が小さいので、入力側抵抗１９、負帰還
抵抗２０の抵抗値を適切に設定することによって、It is expressed as In the formula 3, R 19 ,
R 20 is the resistance value of the input side resistance 19 and the negative feedback resistance 20, respectively. As described above, since the reference voltage Vr has little dependence on the power supply voltage V CC , by appropriately setting the resistance values of the input side resistor 19 and the negative feedback resistor 20,
【００４５】[0045]
【数４】 [Equation 4]
【００４６】とすることが可能である。このとき、電源
電圧ＶCCが高くなると、ＦＥＴ４のオン抵抗は高くな
り、逆に、電源電圧ＶCCが低くなるとオン抵抗は低くな
る。It is possible to set At this time, when the power supply voltage V CC increases, the on-resistance of the FET 4 increases, and conversely, when the power supply voltage V CC decreases, the on-resistance decreases.
【００４７】同様のことは、電圧発生装置部９からＦＥ
Ｔ５のゲート電極への出力電圧についてもいえる。その
結果、電流Ｉ2が電源電圧ＶCCに依存しないかまたは逆
方向に依存するようにすること、すなわち、The same applies from the voltage generator 9 to the FE.
The same applies to the output voltage to the gate electrode of T5. As a result, making the current I 2 independent of the power supply voltage V CC or in the reverse direction, that is,
【００４８】[0048]
【数５】 [Equation 5]
【００４９】とすることが可能である。このとき、電流
Ｉ2に比例して流れる電流Ｉ3も同様に、It is possible to: At this time, the current I 3 flowing in proportion to the current I 2 is also
【００５０】[0050]
【数６】 [Equation 6]
【００５１】となる。It becomes
【００５２】以上のように、入力側抵抗１９、負帰還抵
抗２０の抵抗値を適切に設定すること、言い替えると、
電圧発生装置部８における電源電圧ＶCCの負の増幅率の
値を適切に設定することによって、電流Ｉ2および電流
Ｉ3を電源電圧ＶCCへ依存しない一定値とすること、あ
るいはこれらの電流が電源電圧ＶCCへ逆方向に依存する
ようにすることが可能である。As described above, the resistance values of the input side resistor 19 and the negative feedback resistor 20 are properly set, in other words,
By appropriately setting the value of the negative amplification factor of the power supply voltage V CC in the voltage generator unit 8, the current I 2 and the current I 3 are made constant values independent of the power supply voltage V CC , or these currents are set. Can depend on the supply voltage V CC in the reverse direction.
【００５３】電流Ｉ3を電源電圧ＶCCへ依存しない一定
値とすることによって、リングオシレータ３０に供給さ
れる電流を安定させ、周波数ｆOUTの電源電圧ＶCC依存
性を緩和することができる。さらに、電流Ｉ3が電源電
圧ＶCCにマイナスに依存するようにすることによって、
リングオシレータ３０自身の電源電圧ＶCC依存性をも打
ち消して、周波数ｆOUTを電源電圧ＶCCに依存しない安
定した値とすることが可能である。By setting the current I 3 to a constant value that does not depend on the power supply voltage V CC , the current supplied to the ring oscillator 30 can be stabilized and the dependence of the frequency f OUT on the power supply voltage V CC can be relaxed. Furthermore, by making the current I 3 negatively dependent on the power supply voltage V CC ,
It is possible to cancel the dependency of the ring oscillator 30 itself on the power supply voltage V CC , and make the frequency f OUT a stable value that does not depend on the power supply voltage V CC .
【００５４】あるいは、電流Ｉ3が電源電圧ＶCCへなお
正方向に依存しつつも、その依存性を緩和するだけで
も、リングオシレータ３０の周波数ｆOUTの電源電圧Ｖ
CCへの依存性を緩やかなものとすることができる。Alternatively, even if the current I 3 still depends on the power supply voltage V CC in the positive direction, but only by reducing the dependence, the power supply voltage V OUT of the frequency f OUT of the ring oscillator 30.
The dependence on CC can be softened.
【００５５】＜第２実施例＞つぎに、この発明の第２実
施例について説明する。図３は、この実施例の電圧電流
変換装置４０の構成を示す回路図である。図３が示すよ
うに、この電圧電流変換装置４０は、電圧電流変換装置
４２においてＦＥＴ２３，２４ａ〜２４ｃ，２７ａ〜２
７ｃを除去した部分に相当する。電圧電流変換装置４０
では、ＦＥＴ３のドレイン電極に出力端子７が接続され
ており、この出力端子７を通じて電流Ｉ2が出力電流と
して出力される。したがって、電圧発生装置部８および
電圧発生装置部９における入力側抵抗１９、負帰還抵抗
２０を適切に調節することによって、出力電流（＝電流
Ｉ2）を電源電圧ＶCCに依存しない安定した値、あるい
は電源電圧ＶCCにマイナスに依存した値とすることがで
きる。そうすることによって、この電圧電流変換装置４
０は、ＶＣＯだけでなく、安定した出力電流あるいは電
源電圧ＶCCにマイナスに依存する出力電流を必要とする
各種の装置への使用が可能である。<Second Embodiment> Next, a second embodiment of the present invention will be described. FIG. 3 is a circuit diagram showing the configuration of the voltage-current converter 40 of this embodiment. As shown in FIG. 3, the voltage-current converter 40 includes a FET 23, 24a to 24c, 27a to 2 in a voltage-current converter 42.
It corresponds to the portion where 7c is removed. Voltage-current converter 40
Then, the output terminal 7 is connected to the drain electrode of the FET 3, and the current I 2 is output as an output current through the output terminal 7. Therefore, by appropriately adjusting the input side resistor 19 and the negative feedback resistor 20 in the voltage generator unit 8 and the voltage generator unit 9, the output current (= current I 2 ) is a stable value that does not depend on the power supply voltage V CC. , Or a value that depends negatively on the power supply voltage V CC . By doing so, this voltage-current converter 4
0 can be used not only for the VCO but also for various devices that require a stable output current or an output current negatively dependent on the power supply voltage V CC .
【００５６】[0056]
＜請求項１に記載の発明の効果＞この発明の電圧電流変
換装置では、電圧発生手段の働きによって、第４トラン
ジスタのオン抵抗は、電源電圧の上昇および下降にとも
なって、それぞれ増加および減少するので、電源電圧の
変動にともなう出力電流の変動が、緩和ないし解消さ
れ、あるいは逆方向の変動となる。このため、この電圧
電流変換装置を、例えばＶＣＯに用いることによって出
力パルスの周波数の電源電圧依存性を緩和ないし解消す
ることができる。<Effect of the Invention According to Claim 1> In the voltage-current converter of the present invention, the ON resistance of the fourth transistor increases and decreases with the rise and fall of the power supply voltage, respectively, due to the function of the voltage generating means. Therefore, the fluctuation of the output current due to the fluctuation of the power supply voltage is alleviated or eliminated, or becomes the fluctuation in the opposite direction. Therefore, by using this voltage-current converter for a VCO, for example, the dependency of the frequency of the output pulse on the power supply voltage can be alleviated or eliminated.
【００５７】＜請求項２に記載の発明の効果＞この発明
の電圧電流変換装置では、第５トランジスタが備わるの
で、出力電流の最小値がゼロでない有限値となる。この
ため、例えばＶＣＯに用いたときに、出力パルスの周波
数の最小値がゼロになることがないので、入力電圧の大
きさによってＶＣＯがその機能を停止する恐れがない。
しかも、もう一つの電圧発生手段が備わるので、電源電
圧の変動にともなう出力電流の変動が緩和ないし解消さ
れ、あるいは逆方向の変動となる。このため、この電圧
電流変換装置を、例えばＶＣＯに用いることによって出
力パルスの周波数の電源電圧依存性を緩和ないし解消す
ることができる。<Effect of the Invention According to Claim 2> Since the voltage-current converter of the present invention includes the fifth transistor, the minimum value of the output current becomes a finite value which is not zero. Therefore, when used for a VCO, for example, the minimum value of the frequency of the output pulse does not become zero, so there is no fear that the VCO will stop its function depending on the magnitude of the input voltage.
Moreover, since another voltage generating means is provided, fluctuations in the output current due to fluctuations in the power supply voltage are alleviated or eliminated, or fluctuations in the opposite direction occur. Therefore, by using this voltage-current converter for a VCO, for example, the dependency of the frequency of the output pulse on the power supply voltage can be alleviated or eliminated.
【００５８】＜請求項３に記載の発明の効果＞この発明
の電圧電流変換装置では、第２トランジスタを流れる電
流は第６トランジスタをも流れ、しかも第７および第８
トランジスタは、第２および第６トランジスタとそれぞ
れカレントミラー回路を構成するので、第７および第８
トランジスタには、第２トランジスタを流れる電流に比
例した電流が流れる。その結果、第７、第８トランジス
タを流れる電流、すなわち出力電流として取り出し可能
な電流における電源電圧の変動にともなう変動が、緩和
ないし解消され、あるいは逆方向の変動となる。このた
め、この電圧電流変換装置を、例えばＶＣＯに用いるこ
とによって出力パルスの周波数の電源電圧依存性を緩和
ないし解消することができる。しかも、第７トランジス
タの他方主電極と第８トランジスタの他方主電極の間
に、例えばリングオシレータを介挿することによってＶ
ＣＯを容易に構成し得るので、この電圧電流変換装置は
ＶＣＯへの利用に特に適している。<Effect of the Invention According to Claim 3> In the voltage-current converter of this invention, the current flowing through the second transistor also flows through the sixth transistor, and the seventh and eighth transistors are provided.
Since the transistor forms a current mirror circuit with the second and sixth transistors, respectively, the seventh and eighth transistors are provided.
A current proportional to the current flowing through the second transistor flows through the transistor. As a result, the fluctuations of the currents flowing through the seventh and eighth transistors, that is, the fluctuations of the power supply voltage in the currents that can be taken out as the output currents are alleviated or eliminated, or the fluctuations in the opposite direction are caused. Therefore, by using this voltage-current converter for a VCO, for example, the dependency of the frequency of the output pulse on the power supply voltage can be alleviated or eliminated. Moreover, by inserting a ring oscillator, for example, between the other main electrode of the seventh transistor and the other main electrode of the eighth transistor, V
This voltage-current converter is particularly suitable for use in a VCO, since the CO can be easily constructed.
【００５９】＜請求項４に記載の発明の効果＞この発明
の電圧電流変換装置では、電圧発生手段が、定電圧発生
手段と反転増幅手段とを用いることによって容易に構成
される。<Effect of Invention of Claim 4> In the voltage-current converter of this invention, the voltage generating means is easily constructed by using the constant voltage generating means and the inverting amplifying means.
【図１】 第１実施例の電圧電流変換装置が組み込まれ
たＶＣＯの回路図である。FIG. 1 is a circuit diagram of a VCO in which a voltage-current converter of the first embodiment is incorporated.
【図２】 第１実施例の電圧発生装置部の回路図であ
る。FIG. 2 is a circuit diagram of a voltage generator unit of the first embodiment.
【図３】 第２実施例の電圧電流変換装置の回路図であ
る。FIG. 3 is a circuit diagram of a voltage-current converter of a second embodiment.
【図４】 従来の電圧電流変換装置が組み込まれたＶＣ
Ｏの回路図である。FIG. 4 is a VC in which a conventional voltage-current converter is incorporated.
It is a circuit diagram of O.
【図５】 従来の電圧電流変換装置が組み込まれたＶＣ
Ｏの特性を示すグラフである。FIG. 5: VC incorporating a conventional voltage-current converter
It is a graph which shows the characteristic of O.
１ ＦＥＴ（第３トランジスタ）、２ ＦＥＴ（第１ト
ランジスタ）、３ ＦＥＴ（第２トランジスタ）、４
ＦＥＴ（第４トランジスタ）、５ ＦＥＴ（第５トラン
ジスタ）、８，９ 電圧発生装置部（電圧発生手段）、
１０ 正電源（第１直流電源電位線）、１１ 負電源
（第２直流電源電位線）、２３ ＦＥＴ（第６トランジ
スタ）、２４ａ〜２４ｃ ＦＥＴ（第７トランジス
タ）、２７ａ〜２７ｃ ＦＥＴ（第８トランジスタ）、
４０，４２ 電圧電流変換装置、４１定電圧回路（定電
圧発生手段）、４３ 反転増幅回路（反転増幅手段）、
ＶI電圧信号（入力電圧）、Ｖｒ 基準電圧。1 FET (third transistor), 2 FET (first transistor), 3 FET (second transistor), 4
FET (fourth transistor), 5 FET (fifth transistor), 8, 9 voltage generator unit (voltage generator),
10 Positive power supply (first DC power supply potential line), 11 Negative power supply (second DC power supply potential line), 23 FET (sixth transistor), 24a to 24c FET (seventh transistor), 27a to 27c FET (eighth transistor) ),
40, 42 voltage-current converter, 41 constant voltage circuit (constant voltage generating means), 43 inverting amplifier circuit (inverting amplifier means),
V I voltage signal (input voltage), Vr reference voltage.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−14136（ＪＰ，Ａ) 特開 平１−137808（ＪＰ，Ａ) 特開 平５−343956（ＪＰ，Ａ) 特開 昭59−196613（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 3/34 H03K 3/03 ─────────────────────────────────────────────────── --- Continuation of the front page (56) References JP-A-5-14136 (JP, A) JP-A-1-137808 (JP, A) JP-A-5-343956 (JP, A) JP-A-59- 196613 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H03F 3/34 H03K 3/03
Claims (4)
１および第２トランジスタの一方主電極が第１直流電源
電位線に接続され、当該第１トランジスタの制御電極と
他方主電極とが互いに接続されており、しかも当該他方
主電極と第２直流電源電位線との間に第３トランジスタ
が介挿されることによって、前記第３トランジスタの制
御電極へ入力される入力電圧に応じて前記第２トランジ
スタを流れる電流を調整可能な電圧電流変換装置におい
て、 前記第３トランジスタと前記第２直流電源電位線との間
に介挿される第４トランジスタと、当該第４トランジス
タの制御電極に制御電圧を供給する電圧発生手段とをさ
らに備え、 当該電圧発生手段は、電源電圧が上昇および下降する変
動にともなって前記第４トランジスタのオン抵抗がそれ
ぞれ増加および減少するように前記制御電圧を出力する
ことを特徴とする電圧電流変換装置。1. A first main electrode of a first and a second transistor, which form a current mirror circuit, is connected to a first DC power supply potential line, and a control electrode and a second main electrode of the first transistor are connected to each other. In addition, the third transistor is inserted between the other main electrode and the second DC power supply potential line, so that the second transistor is opened in accordance with the input voltage input to the control electrode of the third transistor. A voltage-current converter capable of adjusting a flowing current, wherein a voltage for supplying a control voltage to a fourth transistor interposed between the third transistor and the second DC power supply potential line and a control electrode of the fourth transistor. The voltage generating means further includes an ON resistance of each of the fourth transistors as the power supply voltage rises and falls. Increases and the voltage-current conversion device and outputs the control voltage to decrease.
いて、前記第１トランジスタの他方主電極と前記第２電
源電位線との間にさらに介挿されるとともに前記第３ト
ランジスタとは並列に接続される第５トランジスタと、
当該第５トランジスタの制御電極に制御電圧を供給する
もう一つの電圧発生手段とをさらに備え、 当該もう一つの電圧発生手段は、電源電圧が上昇および
下降する変動にともなって前記第５トランジスタのオン
抵抗がそれぞれ増加および減少するように前記制御電圧
を出力することを特徴とする電圧電流変換装置。2. The voltage-current conversion device according to claim 1, wherein the voltage transistor is further interposed between the other main electrode of the first transistor and the second power supply potential line, and is connected in parallel with the third transistor. A fifth transistor that is
It further comprises another voltage generating means for supplying a control voltage to the control electrode of the fifth transistor, wherein the other voltage generating means turns on the fifth transistor as the power supply voltage rises and falls. A voltage-current converter, wherein the control voltage is output so that the resistance increases and decreases, respectively.
いて、 前記第２電源電位線に一方主電極が接続され他方主電極
と制御電極とが前記第２トランジスタの他方主電極に接
続された第６トランジスタと、前記第１トランジスタと
カレントミラー回路を構成するとともに一方主電極が前
記第１直流電源電位線に接続された奇数個の第７トラン
ジスタと、前記第６トランジスタとカレントミラー回路
を構成するとともに一方主電極が前記第２直流電源電位
線に接続された前記第７トランジスタと同数個の第８ト
ランジスタとを備えることを特徴とする電圧電流変換装
置。3. The voltage-current converter according to claim 1, wherein one main electrode is connected to the second power supply potential line, and the other main electrode and the control electrode are connected to the other main electrode of the second transistor. A sixth transistor, a current mirror circuit with the first transistor, and an odd number of seventh transistors whose main electrode is connected to the first DC power supply potential line, and a current mirror circuit with the sixth transistor In addition, the voltage-current conversion device is characterized in that the one main electrode includes the seventh transistor and the same number of eighth transistors connected to the second DC power supply potential line.
流変換装置において、前記電圧発生手段が、定電圧発生
手段と反転増幅手段とを備え、当該反転増幅手段が前記
定電圧発生手段の出力電圧を基準電圧として前記電源電
圧を反転増幅することを特徴とする電圧電流変換装置。4. The voltage-current converter according to claim 1 or 2, wherein the voltage generating means comprises constant voltage generating means and inverting amplifying means, and the inverting amplifying means is the constant voltage generating means. A voltage-current converter characterized in that the power supply voltage is inverted and amplified by using an output voltage as a reference voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21493794A JP3402782B2 (en) | 1994-09-08 | 1994-09-08 | Voltage-current converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21493794A JP3402782B2 (en) | 1994-09-08 | 1994-09-08 | Voltage-current converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0878973A JPH0878973A (en) | 1996-03-22 |
| JP3402782B2 true JP3402782B2 (en) | 2003-05-06 |
Family
ID=16664048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21493794A Expired - Fee Related JP3402782B2 (en) | 1994-09-08 | 1994-09-08 | Voltage-current converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3402782B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7420419B2 (en) | 2003-12-04 | 2008-09-02 | Nec Corporation | Variable gain voltage/current converter circuit having current compensation circuit for compensating for change in DC current flowing into active element for performing voltage/current conversion |
| JP4668774B2 (en) * | 2005-11-25 | 2011-04-13 | 株式会社豊田中央研究所 | Amplifier circuit and detector using the same |
-
1994
- 1994-09-08 JP JP21493794A patent/JP3402782B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0878973A (en) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3144700B2 (en) | Ring oscillator, ring oscillator compensation circuit, and ring oscillator compensation method | |
| JP2525346B2 (en) | Differential amplifier circuit having constant current source circuit | |
| US5204612A (en) | Current source circuit | |
| US20040012449A1 (en) | Ring oscillator with frequency stabilization | |
| US6191637B1 (en) | Switched capacitor bias circuit for generating a reference signal proportional to absolute temperature, capacitance and clock frequency | |
| EP0195633B1 (en) | Semiconductor integrated circuit having load drive characteristics | |
| JP3335183B2 (en) | Buffer circuit | |
| JPH07263971A (en) | Output stage for integrated amplifier with output power device having outside connection | |
| JP3625918B2 (en) | Voltage generation circuit | |
| JP2004194124A (en) | Hysteresis comparator circuit | |
| JP2925995B2 (en) | Substrate voltage regulator for semiconductor devices | |
| JP3402782B2 (en) | Voltage-current converter | |
| JPH0823266A (en) | Voltage controlled oscillator | |
| EP0772297A1 (en) | A circuit for generating an output signal having a 50% duty cycle | |
| JPH01227523A (en) | Current switching circuit | |
| JPH09179646A (en) | Constant voltage generation circuit for semiconductor device | |
| EP1173923B1 (en) | Differential pair provided with degeneration means for degenerating a transconductance of the differential pair | |
| JP3334707B2 (en) | Charge pump circuit | |
| EP0417985A2 (en) | Amplitude stabilized inverting amplifier | |
| WO1996038912A1 (en) | Variable delay circuit | |
| JP2000175441A (en) | Charge pump circuit | |
| JP3052890B2 (en) | Voltage controlled oscillator | |
| JPS6313203B2 (en) | ||
| JP3044758B2 (en) | Single-phase input differential amplifier | |
| JPH0424813A (en) | Constant voltage circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |