JP3400329B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3400329B2
JP3400329B2 JP00182998A JP182998A JP3400329B2 JP 3400329 B2 JP3400329 B2 JP 3400329B2 JP 00182998 A JP00182998 A JP 00182998A JP 182998 A JP182998 A JP 182998A JP 3400329 B2 JP3400329 B2 JP 3400329B2
Authority
JP
Japan
Prior art keywords
chip
wafer
back surface
semiconductor device
curved
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00182998A
Other languages
English (en)
Other versions
JPH11204566A (ja
Inventor
晋一 大藤
学 逸見
秀之 海野
重男 小川
正彦 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP00182998A priority Critical patent/JP3400329B2/ja
Publication of JPH11204566A publication Critical patent/JPH11204566A/ja
Application granted granted Critical
Publication of JP3400329B2 publication Critical patent/JP3400329B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H01L2224/75303—Shape of the pressing surface
    • H01L2224/75304—Shape of the pressing surface being curved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Credit Cards Or The Like (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特にＩＣカード等に利用されて個人のプライバシー
や金銭等の重要な情報を記憶および処理する機能を備え
た半導体装置に関するものである。
【０００２】
【従来の技術】クレジットカードやキャッシュカードと
して使用されるＩＣカードは、個人のプライバシーや金
銭等の重要な情報を記憶および処理するための種々の機
能をＩＣチップに備え、このＩＣチップをプラスチック
のパッケージに封止することによって作られている。そ
のため、中にはＩＣチップの表面を光学顕微鏡で観察
し、集積回路の機能、動作方式、回路方式、回路パタ
ン、記憶データ等を不正に解析してその内容を改竄した
りする者がいる。そこで、ＩＣカードの製造にあたって
はこれらの不正行為を防止するため、ＩＣチップに対し
て何らかの防御手段を施す必要がある。
【０００３】ところで、このような不正行為には、大き
く分けると２つの手法がある。すなわち、ＩＣチップを
破壊して内部を観察する手法と、非破壊で観察する手法
である。また、観察の仕方によってさらに２通りの手法
に分かれている。すなわち、ＩＣチップの表面（素子形
成領域の側）から観察する手法と、それとは逆に裏面か
ら観察する手法である。
【０００４】ここで、このような不正行為の具体例につ
いて詳細に説明する。例えば１μｍ以下の微細パタンに
対しては、観察光の波長がパタン幅に近いと回折の影響
が大きくなってしまうため、比較的波長の短いレーザ光
を用いることによって分解能および焦点深度の向上が図
られている。
【０００５】しかし、ＩＣチップ内の配線層が多層化さ
れるにつれて、下層の配線パタンを精度良く読みとるた
めには、上層の膜を除去する必要がある。そのため、Ｉ
Ｃを動作させたまま非破壊状態で観察することは困難で
あり、このような回路観察法を用いても、最下層のＭＯ
Ｓトランジスタのゲート電極にデータが記憶されている
EEPROM(Electrically Erasable Programmable Read Onl
y Memory)等の観察は困難である。
【０００６】しかしながら、ウエハを裏面から非破壊
で、ウエハ表面近傍の回路を観察する方法も用いられて
おり、すなわち観察光源としてシリコンウエハに吸収さ
れにくい波長の赤外線を用いることにより、ウエハの透
明性を高めて主に金属からなる配線パタン等をウエハ裏
面から観察することができる。この方法を用いると最下
層のトランジスタのパタンや第１層の配線パタンを非破
壊で観察することができる。
【０００７】特に最近の高密度実装技術においては、Ｉ
Ｃチップの表面側に、実装基板との電気的な接続を取る
ためのハンプ電極を配置し、チップを裏返して実装基板
上に接続する方法が頻繁に採用されている。したがっ
て、このような実装状態ではチップ裏面が外側に露出す
るため、チップ表面側からよりもむしろ裏面側からのパ
タン観察が容易となる。
【０００８】また、チップを裏返して実装する場合にお
いては、通常チップ裏面にはチップ保護用のエポキシ膜
等がコーティングされているが、これらは化学薬品を使
えば容易に除去が可能であるため、これらによって観察
を阻止することは困難である。もちろん、化学薬品やプ
ラズマを用いたエッチングに耐える保護膜を用いること
も考えられなくはないが、機械的な研削や砥粒を用いた
研磨に耐え得る材料は未だ存在しないため、保護膜形成
による裏面保護では十分とはいえない。
【０００９】一方、裏面からの観察を防止する方法とし
ては、その他にシリコンウエハ裏面を写真蝕刻技術を用
いて削り、一面に断面が鋸歯状の溝を形成することによ
って赤外光を反射・散乱させる方法もある。しかし、ウ
エハ裏面を上記溝よりも深く研削および研磨することに
よって溝を除去することが可能であり、平滑度の高い裏
面を再度出現させることができるため、このような裏面
の蝕刻による凹凸形成を行っても、裏面観察からの防御
手段としては十分でない。
【００１０】
【発明が解決しようとする課題】以上に述べた如く、ひ
とたび回路の解読や記憶情報の改竄等の不法行為を目的
とする観察や解析が実施されると、従来技術でこれらの
不正を阻止することは困難であり、特にウエハ裏面から
の観察に対して、従来の防御対策では不十分であった。
本発明はこのような課題を解決するためのものであり、
ＩＣチップに記憶された個人のプライバシーや金銭など
の重要な情報が不正行為によって改竄され易いという課
題を解決し、特にウエハ裏面から内部回路が観察されや
すいという課題を解決する半導体装置を提供することを
目的とする。
【００１１】
【課題を解決するための手段】このような目的を達成す
るために、請求項１に係る本発明の半導体装置は、集積
回路を有するチップと、このチップを実装するための配
線基板とを備えた半導体装置において、上記チップは、
上記配線基板と平行な所定の一軸を中心に湾曲した状態
で上記配線基板の上に実装されたものである。また、請
求項２に係る本発明の半導体装置は、集積回路を有する
チップと、このチップを実装するための配線基板とを備
えた半導体装置において、上記チップ裏面には、凹部ま
たは凸部の少なくとも一方が複数形成され、上記チップ
は、上記チップの表面を上記配線基板と対向させて、湾
曲した状態で上記基板の上に実装され、上記チップ裏面
を平面状に研削すると、上記凹部または凸部の少なくと
も一方を除去しきる前に上記チップ表面に形成された集
積回路の一部が除去されるものである。また、請求項３
に係る本発明の半導体装置は、請求項１または２におい
て、上記チップは、メモリ装置を備えたものである。ま
た、請求項４に係る本発明の半導体装置は、請求項３に
おいて、上記メモリ装置は、ＲＡＭ、ＲＯＭまたはＥＥ
ＰＲＯＭの少なくとも何れか一つである。
【００１２】このように構成することによって本発明
は、ウエハ裏面に形成された観察阻止用の防御膜や乱反
射用の凹凸等を、研削や研磨等の機械的な機構を含む方
法で平面状に研削除去しようとしても、防御膜等を除去
しきる前にウエハ表面の一部が除去されてしまうため、
能動領域を残そうとすると防御膜等のみを完全に除去す
ることはできない。したがって、ウエハ裏面から赤外線
を用いてウエハ表面の回路パタンを観察しようと試みて
も、観察阻止用の防御膜や乱反射用の凹凸等が取り残さ
れており、光が反射・散乱されてウエハ表面の回路パタ
ン像が著しくゆがみ、正確な能動状態での観察が妨げら
れる。
【００１３】
【発明の実施の形態】次に、本発明の一つの実施の形態
について図を用いて説明する。図１，２は、本発明の一
つの実施の形態を示す断面図であり、図中の（ａ）〜
（ｊ）は製造工程における各ステップを示し、その詳細
については以下において順次説明する。
【００１４】ここで、本実施の形態においては、チップ
サイズを４ｍｍ角とし、集積回路を直径６インチのシリ
コンウエハの表面に薄膜堆積技術と写真蝕刻技術等を用
いて形成する。このとき、ウエハの厚さを６２５μｍ、
最小パタンの線幅を０．５μｍとする。また、形成する
回路は８ビットの中央演算装置のほかに、１キロバイト
のＲＡＭ（Random Access Memory）、８キロバイトのＲ
ＯＭ（Read Only Memory）、および８キロバイトの不揮
発性ＥＥＰＲＯＭ等のメモリ装置を含むものとする。さ
らに、ウエハ表面には表面保護用のＳｉ3Ｎ4およびＳｉ
Ｏ2 から成るパシベーション膜を形成してウエハの前処
理工程を完成させる。その後、従来の工程とは異なり、
本発明によるところの効果を得るために、次のステップ
を追加する。
【００１５】まず、ステップ（ａ）において、上記のと
おり、ウエハ１の表面側には集積回路２が形成されてい
る。ステップ（ｂ）において、ウエハ１の表面側に接着
剤を用いてウエハ１を保持するための高分子材料シート
３を貼り付ける。ステップ（ｃ）において、図示しない
ウエハ研削装置および研磨装置を用いてウエハ１の厚さ
を薄くし、５０μｍになるまで研磨する。もちろん、こ
の研磨量は集積回路２に影響がでないように決定する。
【００１６】ステップ（ｄ）において、図示しないレー
ザマーカ装置にウエハ全体を装填し、ウエハ１の裏面に
レーザビームによる照射痕跡４を形成する。ここで、レ
ーザ光源の波長を５３２ｎｍとし、レンズで光を絞って
ウエハ１内に形成する照射痕跡４の凹部の深さに焦点を
合わせる。各照射位置にはそれぞれ３個のパルスを照射
し、ウエハ１の裏面に円形でクレータ状の照射痕跡を形
成する。このとき、シリコンはレーザ光を吸収すること
によって生じた熱で溶融し、中央部が凹むとともに周辺
部に溶融物が押しやられ、周辺部はウエハ面よりも盛り
上がった形状となる。
【００１７】平均的な痕跡の形状は、直径６０μｍ、ウ
エハ面からの痕跡中央部の深さ５μｍ、周辺部の盛り上
がり部分の高さは３μｍであり、痕跡の断面形状は光源
のガウス分布に近いエネルギー分布をそのまま残して集
光し、かつ上述の焦点位置の設定方法を採用したことに
より、概ねＶ字型の形状となる。このようにウエハ裏面
には、その全面に亘って上述の方法でクレータ状の照射
痕跡を、互いに隣接するように多数形成する。
【００１８】次いでステップ（ｅ）において、ウエハ１
の裏面に耐熱性接着剤を用いてポリイミドシート５を張
り付ける。ステップ（ｆ）において、ウエハ１の表面側
の高分子材料シート３を剥離した後、ウエハ１の表面上
に集積回路２と外部との電気的な導通をとるためのハン
プ６をＩＣチップの四隅に２カ所ずつ、計８カ所形成す
る。ステップ（ｇ）において、ウエハ１をダイシングし
てＩＣチップ７を分離する。
【００１９】ステップ（ｈ）において、表面を蒲鉾状に
一軸湾曲させた治具８を用い、ＩＣチップ７の表面を下
側にして、金属とガラスエポキシ板からなるＩＣカード
基板９の上に、電極１０とハンプ６とを位置合わせして
から接続する。なお、治具８の詳細な構成は図３に示す
とおりであり、治具８の下面はＩＣカード基板９に平行
な軸１２を中心として湾曲している。
【００２０】さて、ステップ（ｈ）における工程は本発
明特有のものであり、通常はチップの平面性を保ったま
ま接続するが、ここではＩＣチップ７を湾曲させてＩＣ
カード基板９上に固定することを特徴とする。すなわ
ち、ＩＣチップ７はチップ表面側が凸になるようにして
湾曲されてフリップチップ実装技術を使って装填されて
おり、ＩＣチップ７の表面の一部はＩＣカード基板９の
表面に著しく接近されている。例えば、ＩＣチップ７と
ＩＣカード基板９との間隙は、チップの縁周辺部で７０
μｍ、チップの中央部では０〜３μｍとなっている。ま
た、中央部がＩＣカード基板９に接触しても何ら支障は
なく、ＩＣチップ７の周辺部に対する中央部の最大の反
りの量がＩＣチップ７の厚さを超えるように湾曲した状
態で実装するのが好ましい。
【００２１】その後、ステップ（ｉ）において、流動性
の高いエポキシ樹脂からなるアンダーフィル剤１１をＩ
Ｃチップ７とＩＣカード基板９との間隙に充填した後に
キュアして硬化させる。ステップ（ｊ）において、治具
８による加圧を解除した後、ポリイミドシート５を剥離
する。このとき、ＩＣチップ７の湾曲した形状は、アン
ダーフィル剤１１によって維持されたままである。そし
て、高分子材料に無機質の耐磨耗剤を配合した耐薬品性
のレジン１２をＩＣチップ７の裏面全体を覆うように塗
布し、裏面を保護する。その後、周知の工程を用いてＩ
Ｃチップ７等を塩化ビニル樹脂からなるカード基材で被
覆すると、所望のＩＣカードが完成する。
【００２２】次に、このような構造を持つＩＣカードに
ついて、外部端子からの解析以外に、チップ内部の回路
パタンを光学的に読みとり、回路および記憶データの解
析を行う手順の一部について述べる。まず、ＩＣカード
表面を切削工具を用いて削り、ＩＣカード表面の塩化ビ
ニールの一部およびエポキシ樹脂等からなるカード構成
部材の一部を除去する。ここで、従来技術においては、
加熱した発煙硝酸を用いてエポキシ樹脂等からなるチッ
プ裏面保護膜を溶解してＩＣチップの裏面を露出させ、
次いで波長１．１５μｍのＨｅ−Ｎｅレーザを用いた赤
外顕微鏡でチップ裏面を観察していた。これによりチッ
プ表面近傍のトランジスタ回路や第１層配線を観察する
ことができる。
【００２３】しかし、本実施の形態では耐薬品性の裏面
保護レジンを用いているため、この工程のみではレジン
を完全に除去することはできない。また、仮にエッチン
グ技術を工夫することによってレジンを完全に除去でき
たとしても、ＩＣチップ７の表面にはクレータ状の照射
痕跡４が多数形成されているため、これによって赤外光
が乱反射させられ、チップ裏面からウエハを透かしてチ
ップ表面側の回路を観察することはできない。
【００２４】このとき、観察する側の工夫としては、次
のステップとして研削と研磨によりチップ裏面を削って
レジン１２を除去し、さらにシリコンウエハまでも削り
込んで照射痕跡をも除去し、裏面を平滑に研磨すること
によって観察をなし得ようとすることが考えられる。し
かし、本実施の形態においは、厚さ５０μｍのチップが
最大で７０μｍ湾曲して実装されているため、チップ表
面に形成された集積回路２を損傷させることなくチップ
裏面全体を平面状に研削することはできない。また、研
削によってチップが損傷を受けた状態では、回路を能動
状態にすることはできず、動作状態での観察を阻止する
ことができる。
【００２５】なお、上記の実施の形態においてはウエハ
の表面上を１軸方向に湾曲した例について説明したが、
湾曲の仕方は本発明の主旨からして特に限定されなくて
もその効果が得られることは明らかである。ただし、実
際に実装する技術を考慮するとなるべく容易な方法を取
ることが好ましい。したがって、そのような観点からす
ると、本実施の形態で示した１軸方向の湾曲は工程が容
易であり、かつチップ上のデバイスに及ぼす機械的スト
レスの方向をデバイスの機構上から比較的許容しやすい
方向に選べる等の利点がある。
【００２６】一方、この１軸方向の湾曲では、実装時に
機械的な曲げストレスを印加して、これを実装技術によ
り維持する必要があり、チップの厚さが増すと実装基板
側の剛性を高める必要が生じる。これに対して、チップ
表面上または裏面上に形成したパシベーション膜や金属
膜等から発生した内部応力を使ってチップを湾曲させた
場合には、内部応力が面内で一様となり、一般に１軸性
の湾曲ではなく球面の一部に近似した湾曲が発生し、図
４に示すようにＩＣチップ７は湾曲する。この場合、Ｉ
Ｃチップ７に対して外力を新たに印加することなくチッ
プを湾曲させることができる。その結果、実装基板に対
して不要な力をかけることなく、ＩＣチップ７のみを湾
曲させることができるため、実装基板であるＩＣカード
基板９の剛性が問われないという利点がある。
【００２７】また、チップに加わる内部応力はチップ表
面上の各方位に対して等方的なため、ウエハ表面に配設
されたトランジスタにも面内で等方的なひずみが加わ
り、このひずみでＭＯＳ型トランジスタの閾値電圧等の
特性が変化してもチップ内の全てのトランジスタで値が
平行シフトするのみで、素子間でのばらつき発生を十分
小さい範囲に抑えることができる。
【００２８】
【発明の効果】以上説明したように、本発明によるとこ
ろの半導体装置は、集積回路を有するチップを湾曲した
状態で配線基板上に実装したものである。これにより、
ウエハ裏面に形成された観察阻止用の防御膜や乱反射用
の凹凸等を研削や研磨などの機械的な機構を含む方法で
平面状に研削除去しようとしても、湾曲したＩＣチップ
においては防御膜等を除去しきる前に、ＩＣチップの一
部も除去してしまうため、防御膜等のみを完全に除去す
ることはできない。したがって、半導体基板の裏面から
赤外線等を用いて基板表面の回路パタンを観察しようと
試みても、除去しきれなかった観察阻止用の防御膜や乱
反射用の凹凸等のために光が反射・散乱され、基板表面
の回路パタン像が著しくゆがみ、正確な能動状態での観
察が妨げられる。それゆえ、不法行為による改竄等を目
的としたＩＣチップの裏面からの観察を防ぐことができ
る。このように本発明は、改竄等の不法行為から記憶情
報を保護することができ、半導体装置を用いた各種情報
処理システムを安全かつ高い信頼性のもとに機能させ得
る利点がある。なお、上記実施の形態においては、半導
体ウエハとしてシリコン製のものを用いたが、シリコン
に限定されるものではなく、化合物半導体（例えば、Ｇ
ａＡｓやＩｎＰ等）からなるウエハにおいても同様に本
発明を適用できることは明らかである。また、セラミッ
ク基板上のハイブリッドＩＣ、マイクロマシン素子等に
おいても本発明を適用すると効果的なことは明らかであ
る。
【図面の簡単な説明】
【図１】 本発明の一つの実施の形態を示す断面図であ
る。
【図２】 図１の続きを示す断面図である。
【図３】 図２の工程（ｈ）を詳細に示す斜視図であ
る。
【図４】 本発明のその他の実施の形態を示す斜視図で
ある。 １…ウエハ、２…集積回路、３…高分子材料シート、４
…照射痕跡、５…ポリイミドシート、６…バンプ、７…
ＩＣチップ、８…治具、９…ＩＣカード基板、１０…電
極、１１…アンダーフィル剤、１２…レジン。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小川 重男 東京都新宿区西新宿三丁目19番２号 日 本電信電話株式会社内 (72)発明者 前田 正彦 東京都新宿区西新宿三丁目19番２号 日 本電信電話株式会社内 (56)参考文献 特開 平１−244625（ＪＰ，Ａ) 特開 平２−134896（ＪＰ，Ａ) 特開 平２−153527（ＪＰ，Ａ) 特開 平６−140466（ＪＰ，Ａ) 特開 平６−202561（ＪＰ，Ａ) 特開 平９−213595（ＪＰ，Ａ) 特開 平９−246324（ＪＰ，Ａ) 特開 平10−201924（ＪＰ，Ａ) 特開 平11−121530（ＪＰ，Ａ) 特開 平11−175679（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 B42D 15/10 G06K 19/00 H01L 21/02 H01L 21/304 H01L 23/12

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 集積回路を有するチップと、このチップ
    を実装するための配線基板とを備えた半導体装置におい
    て、 前記チップは、前記配線基板と平行な所定の一軸を中心
    に湾曲した状態で前記配線基板の上に実装されているこ
    とを特徴とする半導体装置。
  2. 【請求項２】 集積回路を有するチップと、このチップ
    を実装するための配線基板とを備えた半導体装置におい
    て、 前記チップ裏面には、凹部または凸部の少なくとも一方
    が複数形成され、 前記チップは、前記チップの表面を前記配線基板と対向
    させて、湾曲した状態で前記配線基板の上に実装され、
    前記チップ裏面を平面状に研削すると、前記凹部または
    凸部の少なくとも一方を除去しきる前に前記チップ表面
    に形成された集積回路の一部が除去されることを特徴と
    する半導体装置。
  3. 【請求項３】 請求項１または２に記載の半導体装置に
    おいて、 前記チップは、メモリ装置を備えていることを特徴とす
    る半導体装置。
  4. 【請求項４】 請求項３において、 前記メモリ装置は、ＲＡＭ、ＲＯＭまたはＥＥＰＲＯＭ
    の少なくとも何れか一つであることを特徴とする半導体
    装置。
JP00182998A 1998-01-07 1998-01-07 半導体装置 Expired - Fee Related JP3400329B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00182998A JP3400329B2 (ja) 1998-01-07 1998-01-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00182998A JP3400329B2 (ja) 1998-01-07 1998-01-07 半導体装置

Publications (2)

Publication Number Publication Date
JPH11204566A JPH11204566A (ja) 1999-07-30
JP3400329B2 true JP3400329B2 (ja) 2003-04-28

Family

ID=11512465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00182998A Expired - Fee Related JP3400329B2 (ja) 1998-01-07 1998-01-07 半導体装置

Country Status (1)

Country Link
JP (1) JP3400329B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20001344A (fi) * 2000-06-06 2001-12-07 Rafsec Oy Menetelmä ja laitteisto älytarrasyöttörainan valmistamiseksi
DE10106836B4 (de) 2001-02-14 2009-01-22 Infineon Technologies Ag Integrierte Schaltungsanordnung aus einem flächigen Substrat
JP2004348590A (ja) * 2003-05-23 2004-12-09 Konica Minolta Photo Imaging Inc Ｉｃカード及びｉｃカード製造方法
EP1691413A1 (fr) * 2005-02-11 2006-08-16 Axalto SA Composant électronique protégé contre les attaques.
US7633157B2 (en) * 2005-12-13 2009-12-15 Micron Technology, Inc. Microelectronic devices having a curved surface and methods for manufacturing the same
JP5194932B2 (ja) 2008-03-26 2013-05-08 富士通セミコンダクター株式会社 半導体装置および半導体装置の製造方法
GB0915473D0 (en) * 2009-09-07 2009-10-07 St Microelectronics Res & Dev Improvements in or relating to CMOS sensors
JP7216623B2 (ja) * 2019-08-08 2023-02-01 株式会社日立製作所 半導体チップ

Also Published As

Publication number Publication date
JPH11204566A (ja) 1999-07-30

Similar Documents

Publication Publication Date Title
US11728287B2 (en) Wafer-level bonding of obstructive elements
CN113678243B (zh) 用于键合结构的保护元件
KR101013478B1 (ko) Ｉｃ 카드 및 그 ｉｃ 카드를 사용한 기장(記帳) 시스템
KR101024958B1 (ko) 집적회로 카드 및 상기 집적회로 카드를 사용한 기장 시스템
JP3400329B2 (ja) 半導体装置
JP3720599B2 (ja) 半導体装置
US7598622B2 (en) Encapsulation of a chip module
JP4566412B2 (ja) 追加薄膜の制御された破壊によってなされる攻撃に対して保護された集積回路を有するデバイス。
US7088006B2 (en) Integrated circuit arrangement
EP1490902B1 (en) Semiconductor device with a protective security coating and method of manufacturing the same
JPH11250215A (ja) Ｉｃチップおよびｉｃカード
JP3361751B2 (ja) Ｉｃチップおよびその製造方法
JP3383551B2 (ja) 半導体装置及びその製造方法
JP3491736B2 (ja) 半導体装置およびその製造方法
JPH11163261A (ja) 半導体装置及びその製造方法
JP2004127179A (ja) 半導体チップ及びその製造方法
JP2007209673A (ja) 個体認証媒体および遊技施設用景品
JP2000011128A (ja) Ｉｃチップおよびその製造方法
JP2000003427A (ja) Ｉｃカード
JP2005301407A (ja) デバイスの実装構造及びｉｃカード

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090221

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090221

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100221

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees