JP3393345B2 - デイスク再生装置、メモリ制御回路及びメモリ制御方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術 発明が解決しようとする課題（図８〜図１１） 課題を解決するための手段（図１、図３〜図７） 作用 実施例 （１）実施例の全体構成（図１〜図７） （１−１）デイスク再生装置１の構成（図１及び図２） （１−２）ＲＡＭ制御回路８の構成（図３及び図４） （２）実施例の動作及び効果（図５〜図７） （３）他の実施例 発明の効果

【０００２】

【産業上の利用分野】本発明はデイスク再生装置、メモ
リ制御回路及びメモリ制御方法に関し、例えば光磁気デ
イスクに記録されたオーデイオ信号を再生するものに適
用して好適なものである。

【０００３】

【従来の技術】従来、光磁気デイスク及びコンパクトデ
イスクの双方より情報を再生でき、また光磁気デイスク
に所望の情報を何度でも記録することができるデイスク
再生装置やデイスク記録再生装置が考えられている。

【０００４】ところでこのデイスク再生装置を光磁気デ
イスク等に記録されたオーデイオ信号の再生に用いる場
合、外部からの振動を受け易い屋外等での使用が多く考
えられるため、大きな振動が加えられてもデータの読み
出しが途切れて音飛びが生じないように半導体メモリを
用いて耐振性を向上させる技術が検討されている。

【０００５】この耐振技術は、約５分の１に圧縮され、
かつ誤り訂正処理がされて記録されたオーデイオデータ
を光磁気デイスクより 1.4〔Ｍbit ／ｓ〕の速度で読み
出し、デコードされた当該オーデイオデータを一旦ラン
ダムアクセスメモリ（以下ＲＡＭという）に書き込む。

【０００６】これに続いて圧縮されたままのオーデイオ
データをＲＡＭより 0.3〔Ｍbit ／ｓ〕の速度で連続的
に読み出して元のデータ長に伸張することによつて耐振
性を向上させるものである。因にオーデイオデータはこ
のとき光磁気デイスクから間欠的に読み出されることに
なる。

【０００７】このように実際に再生されるオーデイオデ
ータに対して数秒先の分までランダムアクセスメモリに
蓄積しておくことにより、大きな振動によつてデータの
取り込みができなくなつても再度の読み出しが開始され
るまでは蓄積されているデータが再生されることによつ
て音飛びの発生を未然に防止することができるようにな
されている。

【０００８】

【発明が解決しようとする課題】ところでこのオーデイ
オデータの再生に用いられる光磁気デイスクには、所定
のブロツク単位（以下サウンドグループという）に分割
されたオーデイオデータが所定のデータ単位（以下クラ
スタという）ごとに記録されるデータ記録領域とデイス
ク情報やトラツク情報等、音楽データ以外の目次情報
（ＴＯＣ（Table OfContents ）データ）を記憶するリ
ードイン領域とが設けられている。

【０００９】このうちデータ記録領域は記録領域の外側
に設けられ、またリードイン領域は記録領域の内周側に
設けられている。このデータ記録領域へのデータの書き
込み及び読み出しは１クラスタの整数倍でなされる。

【００１０】ここで１クラスタは３６個のセクタデータ
によつて構成され、録音用の光磁気デイスクの場合、先
頭の３セクタが冗長セクタとしてのリンクセクタＬに、
次の１セクタがサブデータＳに、また残る３２セクタが
圧縮データに割り当てられている（図８（Ａ））。

【００１１】因に１セクタは先頭から１２バイトのシン
ク領域、４バイトのヘツダ領域、４バイトのサブヘツダ
領域及び２３３２バイトの圧縮データ領域よりなり、こ
のうちヘツダ領域には先頭からクラスタナンバ、セクタ
ナンバ、モードエリアがそれぞれ２バイト、１バイト、
１バイトづつ割り当てられている（図９）。

【００１２】このうち圧縮データ領域の１セクタには左
右２つのチヤンネルデータでなる５組のサウンドグルー
プと左チヤンネルデータ、又は右チヤンネルデータと５
組のサウンドグループが割り当てられている（図８
（Ｂ）及び図８（Ｃ））。

【００１３】そしてこの種のデイスク記録再生装置では
５１２サンプル分、すなわち４２４バイトの１サウンド
グループの圧縮データを１単位として取り扱つている
（図８（Ｄ））。

【００１４】ところでこのデイスク再生装置では、光磁
気デイスクから読み出されたオーデイオデータのＲＡＭ
への書き込みは、図１０及び図１１に示す処理手順に基
づいてなされる。

【００１５】すなわちデイスク再生装置のシステムコン
トローラを構成するマイクロコンピユータ（以下ＣＰＵ
という）は、オーデイオデータの取り込みルーチン（ス
テツプＳＰ１）に入ると、データがＲＡＭの所定のアド
レスに取り込まれるようにカウント値を初期化（ステツ
プＳＰ２）し、その後所定のデータエリアにアクセスし
てデータの取り込みを開始する（ステツプＳＰ３）。

【００１６】この後、ＣＰＵはシンクの割り込みの有無
を監視し（ステツプＳＰ４）、割り込みがかかつた時点
でライトモードか否か（すなわちライトモードかモニタ
モードか否か）の判定に移る（ステツプＳＰ５）。

【００１７】そして現在のモードがモニタモードである
場合（すなわち否定結果が得られる場合）、ＣＰＵはヘ
ツダデータから現在読み込んでいるセクタが待ち受けて
いる目標のセクタに対して１つ前のセクタになるまで、
ステツプＳＰ４に戻つて上述の処理を繰り返すようにな
されている（ステツプＳＰ６及びステツプＳＰ７）。

【００１８】これに対して目標のセクタに対して１つ前
のセクタを見つけると、ＲＡＭアドレスを指定するカウ
ント値を設定すると共に、ライト／モニタモード切換フ
ラグＷＲＭＮを「Ｈ」レベルに切り換えてステツプＳＰ
４に戻つて目標とするセクタの入力を待ち受ける（ステ
ツプＳＰ８及びステツプＳＰ９）。

【００１９】因にライト／モニタモード切換フラグＷＲ
ＭＮは、「Ｈ」レベルでシンクが入力されたときライト
モードへの遷移を許可するフラグであり、「Ｌ」レベル
でシンクが入力されるとモニタモードへの遷移を許可す
るフラグである。

【００２０】ＣＰＵは、この目標とするセクタが入力さ
れる状態でシンクの割り込みを検出すると、ライトモー
ドに遷移してカウンタが指定するアドレスにデータの書
き込みを開始し（ステツプＳＰ４、ステツプＳＰ５）、
当該セクタの取り込みだけでライトモードを終了するの
か否かを判別する（ステツプＳＰ１１）。

【００２１】このセクタの取り込みだけでデータの書き
込みを終了する場合には、ライト／モニタモード切換フ
ラグＷＲＭＮを「Ｌ」レベルに切り換えることになるが
（ステツプＳＰ１２）、通常、ＣＰＵはそのままステツ
プＳＰ１３に移つてシンクの割り込みがライトモード後
直後の割り込みか否かを判別する。

【００２２】ここでＣＰＵは、ライトモード後直後の割
り込みであるためステツプＳＰ１４に移つて正しいヘツ
ダか否かを確認し、正しいヘツダである場合にはステツ
プＳＰ４に戻り、次のシンクの割り込みを待ち受ける。

【００２３】これに対して正しいヘツダでない場合に
は、ＣＰＵはライト／モニタモード切換フラグＷＲＭＮ
を「Ｌ」レベルに切り換えた後、目標セクタを再設定し
（ステツプＳＰ１５、ステツプＳＰ１６）、ステツプＳ
Ｐ４に戻つて再度目標とするセクタのモニタからやり直
す。

【００２４】またステツプＳＰ７で肯定結果を得た場合
も含めて、ステツプＳＰ１３において否定結果を得る
と、ＣＰＵは、直前に書き込んだセクタデータにエラー
が生じていないか否かを判断する（ステツプＳＰ１
７）。そしてエラーが発生している場合には、上述の場
合と同様、ライト／モニタモード切換フラグＷＲＭＮを
「Ｌ」レベルに切り換えて目標セクタを再設定し（ステ
ツプＳＰ１９、ステツプＳＰ２０）、正しいデータを取
り込み直すためステツプＳＰ４に戻る。

【００２５】これに対してエラーが発生していない場合
には、現在のモードが既にモニタモードに移つているか
判別し、モニタモードである場合にはステツプＳＰ２２
に移つて処理を終了するのに対し、ライトモードである
場合には処理を続行すべくステツプＳＰ４に戻るように
なされている。

【００２６】このように特定のセクタをＲＡＭの所定ア
ドレスに書き込むためには１つ手前のセクタを検出して
書き込みを許可し（ステツプＳＰ６）、その後目標とす
るセクタが実際に読み出されているかヘツダであるかの
確認（ステツプＳＰ１４）、そして最後に正しく書き込
まれているかの確認と３回の確認作業が必要である。し
かしその判別処理は困然として複雑な上、さらにエラー
があつた場合にはＲＡＭ内の取り込みの再セツトとアク
セスが上記３回の確認作業に加えて必要になるためＭＰ
Ｕに対する負担が大きかつた。

【００２７】本発明は以上の点を考慮してなされたもの
で、従来に比してＲＡＭアドレスの管理が容易なデイス
ク再生装置、メモリ制御回路及びメモリ制御方法を提案
しようとするものである。

【００２８】

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、記録媒体３に記録されているデー
タを、少なくともシンクデータ、ヘツダデータ及びデイ
ジタルデータで構成されるセクタ単位で順次読み出して
メモリ１０に一旦格納した後、メモリ１０に蓄積された
データをセクタ単位で順次読み出して再生するデイスク
再生装置１において、メモリ１０へのセクタの書き込み
及び読み出しを制御するメモリ制御手段と８、メモリ制
御手段８の動作を制御する制御手段９とを設け、メモリ
制御手段８は、制御手段９から転送されるリードライト
制御信号及び又はセクタに対するエラーフラグに応じて
モードを切り換えるカウンタモード制御手段２９と、カ
ウンタモード制御手段２９からのモードに応じて取り込
みアドレスを発生する取込みアドレス発生手段２７とか
らなるようにした。

【００２９】また本発明においては、記録媒体３より記
録されたデータを、少なくともシンクデータ、ヘツダデ
ータ及びデイジタルデータからなるセクタ単位で順次読
み出してメモリ１０に一旦格納した後、メモリ１０に蓄
積されたデータをセクタ単位で順次読み出すメモリ１０
を制御するメモリ制御回路８において、セクタのシンク
データを抽出すると共にセクタのステータスを判別する
信号処理手段２１と、後述する制御手段９からのデータ
とステータスに基づいてモードを設定するカウンタモー
ド制御手段２９と、カウンタモード制御手段２９からの
モードと信号処理手段２１からのシンクデータに基づい
てメモリ１０上の取込みアドレスを発生する取込みアド
レス発生手段２７と、取込みアドレス発生手段２７によ
つて指定されたアドレスに基づいて、メモリ１０へのデ
ータの書込み又はメモリからのデータの読出しを制御す
る制御手段９とを設けるようにした。

【００３０】さらに本発明においては、記録媒体３より
記録されたデータを、少なくともシンクデータ、ヘツダ
データ及びデイジタルデータからなるセクタ単位で順次
読み出してメモリ１０に一旦格納した後、メモリ１０に
蓄積されたデータをセクタ単位で順次読み出すメモリ１
０を制御するメモリ制御方法において、アドレス発生回
路２７、２８のアドレスを初期化する第１のステツプ
と、目標とするセクタ近傍にアクセス制御する第２のス
テツプと、メモリ制御手段８を巡回モードに指示する第
３のステツプと、シンクデータの発生を判別する第４の
ステツプと、第４のステツプにおいてシンクデータが発
生したとき、目標のセクタか否かを判別する第５のステ
ツプと、第５のステツプにおいて目標のセクタであると
き、メモリ制御手段８を直進モードに指示する第６のス
テツプと、再度シンクデータの発生を判別する第７のス
テツプと、直前に書込んだセクタデータの良否判定を行
う第８のステツプと、第８のステツプにおいて直前に書
込んだセクタデータが不良であるときメモリ制御手段８
をリトライモードに指示する第９のステツプと、直前に
書込んだセクタデータに再度アクセス制御する第１０の
ステツプとを設けるようにした。

【００３１】

【００３２】

【作用】メモリ１０へのデイジタルデータの書込み及び
読出しを制御するメモリ制御手段（メモリ制御回路）８
に、制御手段９から転送される外部コマンド（Ｒ／Ｗコ
ントロール信号）及び又はメモリ１０に読み出されるデ
ータ（ステータス）に応じてメモリ１０の内部アドレス
を発生する取込みアドレス発生手段２７を設け、当該取
込みアドレス発生手段２７が発生するアドレスに基づい
てメモリ１０へのデータの書込み又は読出しを制御す
る。これによりアドレスの指定が容易になり、従来のよ
うな複雑な制御を不要とすることができる。

【００３３】

【実施例】以下図面について、本発明の一実施例を詳述
する。

【００３４】（１）実施例の全体構成 （１−１）デイスク再生装置１の構成 図１において１は全体として磁界変調によりデータを記
録することができるデイスク記録再生装置における再生
装置を示し、スピンドルモータ２によつて回転駆動され
る光磁気デイスク３に光ピツクアツプ４より光ビームを
照射し、その反射光の受光出力である再生信号を高周波
増幅回路５によつて増幅するようになされている。

【００３５】デイスク再生装置１は、この増幅された再
生信号をサーボ制御回路６に供給すると共にデコーダ７
に供給する。ここでサーボ制御回路６は、この再生信号
に基づいてスピンドルモータ２の回転速度を制御すると
共に、光ピツクアツプ４のトラツキング及びフオーカス
等を制御する。

【００３６】これに対してデコーダ７は、再生信号を２
値データに復調し、これをＥＦＭデコード処理及び誤り
訂正処理し、訂正後の再生データをＲＡＭ制御回路８に
供給する。

【００３７】ＲＡＭ制御回路８は、再生データを入力す
ると、これをマイクロコンピユータでなるシステムコン
トローラ９が指定するＲＡＭ１０の所定アドレスに順次
転送する。またシステムコントローラ９が指定するＲＡ
Ｍ１０の所定アドレスから再生データを読み出してこれ
をデータ伸張回路１１に供給するようになされている。

【００３８】またＲＡＭ制御回路８は、データ伸張回路
１１に供給される再生データからヘツダ及びサブヘツダ
を抜き出してシステムコントローラ９に与える処理の
他、システムコントローラ９によるＲＡＭ１０への直接
のアクセスやサウンドグループを単位とした誤り訂正
等、各種の処理を実行する。

【００３９】因にこの実施例の場合、ＲＡＭ１０の記憶
領域は１〔Ｍbit 〕であり、４４セクタ分のメインデー
タと、６セクタ以上のＴＯＣ（Table Of Contents)デー
タとエラーフラグが切り分けて格納されるようになされ
ている（図２）。

【００４０】データ伸張回路１１は、このとき 0.3〔Ｍ
bit ／ｓ〕で読み出される再生データから 1.4〔Ｍbit
／ｓ〕の音声データを復調すると、これをデイジタル／
アナログ変換回路１２（以下Ｄ／Ａ変換回路１２）に供
給し、音声信号に変換するようになされている。

【００４１】このときシステムコンロトーラ９は、デイ
スク再生装置１全体の動作状態を制御すると共に、再生
データを構成する各セクタのヘツダ領域及びサブヘツダ
領域に各種の制御データを付加するようになされてい
る。

【００４２】システムコントローラ９は、再生データを
ＲＡＭ１０に転送する際、光磁気デイスクから読み出す
読の際には未定義となつているモードエリアにトラツク
ナンバを書き込むと共に、サブヘツダ領域にセクタ内の
エラー情報やサウンドグループを単位とするオーデイオ
データの終了位置を付加して書き込む（図９）。

【００４３】そしてＲＡＭ１０から圧縮音声データを読
み出す場合には、各セクタの時間情報や制御情報をＲＡ
Ｍ制御回路８より読み出し、キー操作部１３の指示に従
つて再生時間や残り時間をデイスプレイ１４に表示する
共に再生状況を管理するようになされている。

【００４４】（１−２）ＲＡＭ制御回路８の構成 この実施例の場合、ＲＡＭ制御回路８は図３に示すよう
に構成されている。ＲＡＭ制御回路８は、いわゆるＣＤ
−ＲＯＭデコーダでなるデコーダ２１に再生データＤIN
を入力し、このデコーダ２１においてデコードされたデ
コードデータを書込用先入先出（ＦＩＦＯ）メモリ２２
を介してＲＡＭインターフエース２３に転送するように
なされている。

【００４５】ＲＡＭインターフエース２３は、デコード
データをＲＡＭアドレスに基づいてＲＡＭ１０との間で
入出力し、所定のアドレスに書き込むと共に、読み出し
て読出用ＦＩＦＯメモリ２４に出力する。またＲＡＭ制
御回路８は、読み出したデータをデータ伸張用ＩＣとの
インターフエース２５を介してデータ伸張回路１１に出
力するようになされている。

【００４６】ここでＲＡＭ１０に与えられるＲＡＭアド
レスは、セレクタ２６によつて選択された書き込み用
（取込み用）アドレス又は読み出し用（再生用）アドレ
スであり、各ＲＡＭアドレスは取込みアドレス発生回路
２７及び再生アドレス発生回路２８においてそれぞれ発
生される。

【００４７】取込みアドレス発生回路２７は図４に示す
ように構成されており、カウンタモード制御回路２９よ
り与えられるモード（直進、巡回、リトライ）の入力と
デコーダ２１より与えられるシンクの入力によつてＲＡ
Ｍアドレスを発生するようになされている。

【００４８】ここで取込みアドレス発生回路２７は、セ
クタカウンタ２７Ｂでカウントされたセクタのカウント
値を乗算回路２７Ｃにおいて２３５２（１セクタのバイ
ト数）倍し、これにオフセツトα分のアドレスを加算し
た絶対アドレスにバイトカウンタ２７Ａのカウント値を
加算し、この値を加算器２７ＤよりＲＡＭアドレスとし
て出力するようになされている。

【００４９】因にバイトカウンタ２７Ａは、セクタ内の
何バイト目にアクセスするのかをカウントするカウンタ
であり、ＲＡＭインターフエース２３より入力されるカ
ウントアツプ信号に基づいてカウント値をカウントアツ
プする。またバイトカウンタ２７Ａのカウント値はシン
クの入力によつて０にリセツトされるようになされてお
り、これにより相対アドレス０〜２３５１を発生する。

【００５０】これに対してセクタカウンタ２７Ｂは、取
り込み対象であるセクタをＲＡＭ内の何番目の領域に格
納するかをカウントする巡回カウンタである。このセク
タカウンタ２７Ｂは、モード入力によつて与えられる現
在のモードが直進モードである場合にはシンクの入力に
よつてカウント値を１つカウントアツプし、巡回モード
である場合にはシンクの入力によつてカウント値を現在
の値に保持し、リトライモードである場合にはシンクの
入力によつてカウント値を１つカウントダウンする。

【００５１】因にこのセクタカウンタ２７Ｂは、モード
の入力によつて直進モード又はリトライモードのいずれ
かが指定されない限り通常は巡回モードになつており、
このため取込みアドレス発生回路２７及び再生アドレス
発生回路２８は、常にある領域のアドレスを繰り返し設
定するようになされている。

【００５２】このようにＲＡＭ制御回路８は、マイクロ
コンピユータインターフエース３０を介してアドレス発
生回路２７及び再生アドレス発生回路２８に取り込まれ
るモードの切換を指示するだけで容易にＲＡＭアドレス
を発生することができ、目的とするセクタのデータが取
込めなかつた場合にも同じアドレスに新たなデータを容
易に取り込ませることができる。

【００５３】（２）実施例の動作及び効果 以上の構成において、光磁気デイスク再生装置１は、光
磁気デイスク３から記憶データの読み出しを開始する
と、システムコントローラ９の制御に従いＲＡＭ１０の
データ残量に基づいて再生データを間欠的に読み出す。
このとき光磁気デイスク再生装置１は、再生データを
1.4〔Ｍbit ／ｓ〕の転送速度によつてを読み出すと、
デコーダ７に入力し、エラー訂正のための復号化処理
（パリテイ削除及びデインターリーブ処理）及びＥＦＭ
（８−１４変調）復調処理等を実行する。

【００５４】その後、光磁気デイスク再生装置１はこの
再生データをＲＡＭインターフエース２３を介してＲＡ
Ｍ１０に一旦書き込むことにより現在再生中のオーデイ
オデータに対して数秒先のデータを蓄積する。このとき
システムコントローラ９は、図５に示す処理手順に従つ
てＲＡＭ１０のアドレスを発生する。

【００５５】システムコントローラ９であるＣＰＵは、
ステツプＳＰ３０から当該処理を開始すると、初期化コ
マンドを取込みアドレス発生回路２７及び再生アドレス
発生回路２８に送り、カウン値を初期設定する（ステツ
プＳＰ３１）。

【００５６】このとき取込みアドレス発生回路２７に内
蔵されるバイトカウンタ２７Ａ及びセクタカウンタ２７
Ｂのカウント値はそれぞれ「０」に初期設定される。Ｃ
ＰＵは続くステツプＳＰ３２に移ると目標とするセクタ
近傍へのアクセスを開始し、ステツプＳＰ３３において
ＲＡＭ制御回路８をライトモード（巡回モード）に制御
する。

【００５７】これに続いてＣＰＵはバイトカウンタ２７
Ａのカウント値をカウントアツプすると、第１の領域Ａ
Ｒ１（相対アドレス「０」〜「２３５１」）にヘツダ、
サブヘツダ、メインデータ及びシンクを順に取り込ませ
る。

【００５８】この状態でＣＰＵはセクタデータの開始を
示すシンクの割り込みを監視し、割り込みがかかるまで
の間、バイトカウンタ２７Ａのカウント値を順にカウン
トアツプさせ、発生されたＲＡＭアドレスにセクタデー
タを書き込む（ステツプＳＰ３４）。

【００５９】これに対してシンクの割り込みがかかると
（すなわちステツプＳＰ３４において肯定結果が得られ
ると）、ＣＰＵはシンクに同期して入力されるセクタの
ヘツダデータの読み込みに移る（ステツプＳＰ３５）。

【００６０】このときＲＡＭアドレスを発生するバイト
カウンタ２７Ａのカウント値はシンクの入力によつて
「０」に設定され、またセクタカウンタ２７Ｂのカウン
ト値が「０」のままであるため（巡回モードであるた
め）、ＲＡＭ制御回路８は再度同じ第１の領域ＡＲ１
（相対アドレス「０」〜「２３５１」）をデータ書き込
み領域として指定する（図７）。

【００６１】従つてステツプＳＰ３５において否定結果
が得られる場合（すなわち現在書き込んでいるセクタが
目標とするセクタでない場合）は、ＣＰＵは繰り返しス
テツプＳＰ３４に戻つて何度も同じ領域に新たなセクタ
データを重ね書きし、目標とするセクタが取り込まれる
のを待ち受ける。

【００６２】これに対して肯定結果が得られると、ＣＰ
Ｕは、次のステツプＳＰ３６に移つて現在第１の領域Ａ
Ｒ１に書き込まれているセクタに続くセクタは隣の第２
の領域ＡＲ２に書き込むようにライトモードを直進モー
ドに制御する。

【００６３】これにより次のセクタのシンクが検出され
たとき、セクタカウンタ２７Ｂのカウント値は１つカウ
ントアツプされ、加算器２７Ｄから出力されるアドレス
は前周期のアドレスに対して２３５２バイトのオフセツ
トをもつ値にシフトされる。

【００６４】従つてステツプＳＰ３７においてＣＰＵが
シンクの割り込みを確認すると、このシンクに続くヘツ
ダ、サブヘツダ……は第２の領域（２３５２〜４７０
４）に順に書き込まれる。因にライトモードはこの後、
巡回モードに戻る。

【００６５】ＣＰＵは続くステツプＳＰ３８に移ると、
第２の領域ＡＲ２にセクタデータを取り込ませる一方、
第１の領域ＡＲ１に書き込んだセクタのデータの良否を
点ｂの時点で確認する（図７（Ｂ））。ここで取り込み
不良が検出されない場合には（すなわち肯定結果が得ら
れた場合には）、ＣＰＵはステツプＳＰ３９からステツ
プＳＰ４０に移つた後、ライトモードをカウンタ直進モ
ードに設定してステツプＳＰ４１に移る。

【００６６】そしてこのステツプＳＰ４１においてデー
タ取り込みの終了が指示されているか否かを判別し、終
了でない場合には、ＣＰＵはステツプＳＰ３７に戻つて
続いて入力されるセクタを現セクタが書き込まれている
第２の領域ＡＲ２に対して２３５２バイト上位の第３の
領域ＡＲ３に書き込み、以下同様に動作する。

【００６７】これに対して一連の書き込み動作において
直前のセクタに誤りが発見された場合、ＣＰＵは誤つて
記録されたデータを正しいデータに書き直す必要がある
ためステツプＳＰ３９よりステツプＳＰ４２に移つてラ
イトモードをリトライモードに制御し、再度誤りが検出
されたセクタへのアクセスを要求してステツプＳＰ３４
に戻る（ステツプＳＰ４３）。

【００６８】例えば第２の領域ＡＲ２にデータを書き込
む際、第１の領域ＡＲ１に書き込まれたデータに誤りが
発見された場合、セクタカウンタ２７Ｂのカウント値は
「１」から１つカウントダウンされて「０」となる。

【００６９】これにより取込みアドレス発生回路２７が
指定するアドレスは１つ前の第１の領域ＡＲ１となり、
ＲＡＭ制御回路８から出力されるアドレスの値は「４７
０４」（Ｐ３）から「０」（Ｐ０）に戻ることになる。

【００７０】そして目標とするセクタが入力されるまで
順次入力されるデータを第１の領域に繰り返し上書き
し、目標のセクタが確認されるた時点でライトモードを
直進モードに切り換える（ステツプＳＰ３４−ステツプ
ＳＰ３５−ステツプＳＰ３６）。

【００７１】ＣＰＵは、以下同様の動作を繰り返し、ス
テツプＳＰ４１で肯定結果を得た時点でステツプＳＰ４
４に移り全ての処理を終了する。ＣＰＵによるこの一連
の状態遷移をまとめると図６のようになる。

【００７２】すなわちＣＰＵは目標とするセクタの検出
を待ち受ける場合の他、アクセス動作中や書き込みが禁
止されている場合には巡回モードに位置し、ＲＡＭ１０
に空き領域があり（すなわち書き込まれているデータ量
が第１の所定値以下）かつ目標とするセクタのヘツダが
検出されたとき巡回モードから直進モードに移る。

【００７３】そして巡回モードに移つたＣＰＵは、次の
領域へのデータの取り込みの際に前セクタデータの取り
込みが有効である間この巡回モードを繰り返し、直前領
域へのデータの取り込みが無効であるときやＲＡＭ１０
に空き領域がなくなつた（すなわちデータ量が第２の所
定値以上の）とき、一時的にリトライモードや巡回モー
ドに移る。

【００７４】このようにＣＰＵは、巡回モードから直進
モードへの最初の開始点さえ誤らなければ、後は直前の
セクタの取り込みが有効であつたか否かの判定を１セク
タにつき１回するだけで所定のアドレスへのデータ転送
ができ、従来のように１セクタごと３つの時点において
書き込みの状態を確認しなくとも良いため、ＣＰＵの負
担が軽減されることになる。

【００７５】以上の構成によれば、ＲＡＭ１０の内部ア
ドレスを１セクタ内のバイトアドレスを発生するバイト
カウンタ２７Ａとセクタ単位の記録領域を指定するセク
タカウンタ２７Ｂの２つのカウンタを用いて発生させる
こととし、セクタカウンタ２７Ｂによる領域の指定は現
領域に対する次の領域を指定する直進モード、現領域を
繰り返し指定する巡回モード及び前領域を指定するリト
ライモードの３つのモードの切り換えによつて指定する
ことにより、アドレスの指定を従来に比して一段と簡易
にすることができる。

【００７６】（３）他の実施例 なお上述の実施例においては、光磁気デイスクより５分
の１に圧縮した圧縮音声データを再生する場合について
述べたが、本発明はこれに限らず、圧縮率は他の値でも
良く、また圧縮していない音声データを読み出す場合に
も広く適用し得る。

【００７７】また上述の実施例においては、光磁気デイ
スクより圧縮音声データを再生する場合について述べた
が、本発明はこれに限らず、光デイスクより圧縮音声デ
ータを再生する場合にも広く適用し得る。

【００７８】さらに上述の実施例においては、ライトモ
ード（直進モード、巡回モード及びリトライモード）は
システムコントローラ９より与えられるリード／ライト
コントロール信号によつて切り換える場合について述べ
たが、本発明はこれに代え、クラスタ単位の制御データ
や文字情報を記録するサブデータ領域（図８（Ａ））に
モードの制御データを書き込み、この制御データに基づ
いてクラスタ単位でライトモードを制御しても良く、ま
た各データに対するエラーフラグに基づいてライトモー
ドを制御しても良い。

【００７９】またこれらＲＡＭ１０に読み込まれる再生
データに付加された制御データ及びシステムコントロー
ラ９から与えられるリード／ライトコントロール信号の
双方に基づいてＲＡＭ１０の内部アドレスを発生するよ
うにしても良い。

【００８０】さらに上述の実施例においては、直前の記
録領域に記録されたセクタに誤りが検出され、再生デー
タを再度取り込み直す必要がある場合、リトライモード
に移行して誤りが見つかつた記録領域に再度セクタデー
タを重ね書きする場合について述べたが、本発明はこれ
に限らず、巡回モードに移行し、現在書き込み中の記録
領域に誤りが検出されたセクタデータを改めて重ね書き
し、以下上述の動作を繰り返すようにしても良い。

【００８１】例えば第２の領域ＡＲ２に現セクタデータ
を書き込んでいる際、第１の領域ＡＲ１に記録されたセ
クタデータに誤りが検出された場合、第２の領域からデ
ータの取り込みを開始する。このとき第１及び第２の領
域ＡＲ１及びＡＲ２には同じセクタのデータが取り込ま
れることになるが、この場合には後でいずれのデータが
品質が良いのか否かを判別することとし、悪い方にはエ
ラーフラグを付けて再生の際に間引くようにしても良
い。

【００８２】さらに上述の実施例においては、リトライ
モードの場合には現在データが書き込まれている領域に
対して直前の領域に戻る場合について述べたが、本発明
はこれに限らず、複数セクタ分前の領域まで戻るように
しても良い。

【００８３】

【発明の効果】上述のように本発明によれば、メモリへ
のデイジタルデータの書込み及び読出しを制御するメモ
リ制御手段（メモリ制御回路）に、制御手段から転送さ
れる外部コマンド及び又はメモリに読み出されるデータ
に応じてメモリの内部アドレスを発生させるようにす
る。これにより、従来は特定のセクタをＲＡＭの所定ア
ドレスに書き込む際に、 (1)１つ手前のセクタを検出し
て書き込みを許可し、 (2)その後目標とするセクタが実
際に読み出されているヘツダであるかの確認を行い、
(3)そして最後に正しく書き込まれているかの確認する
という、合計３回の確認作業が必要であつたのに対し
て、本願発明は上述のような構成にしたので、データの
書き込みに必要な確認作業を１セクタに１回で済ませる
ことができ、制御回路の負担を減少させることができ
る。また、従来はエラーが検知された場合にセクタの再
取り込みを行うが、その際にＲＡＭ内の取り込みの再設
定（目標アドレスの再設定）を行いアクセス動作をする
必要があるが、本願発明は上述のような構成にしたので
セクタの再取り込みの際の目標アドレスの再設定が不要
となり制御回路の負担を減少させることができる。

【図面の簡単な説明】

【図１】本発明によるデイスク再生装置の一実施例を示
すブロツク図である。

【図２】ランダムアクセスメモリに記録されるデータの
メモリマツプを示す略線図である。

【図３】ランダムアクセスメモリ制御回路の構成を示す
ブロツク図である。

【図４】ランダムアクセスメモリ制御回路に内蔵される
アドレス発生回路の説明に供するブロツク図である。

【図５】その処理手順の説明に供するフローチヤート図
である。

【図６】ライトモードの状態遷移を示す略線図である。

【図７】その際に指定されるアドレスの説明に供する略
線図である。

【図８】クラスタのデータ構造を示す略線図である。

【図９】セクタのデータ構造を示す略線図である。

【図１０】従来の処理手順の説明に供するフローチヤー
トである。

【図１１】従来の処理手順の説明に供するフローチヤー
トである。

【符号の説明】

１……データ再生装置、２……スピンドルモータ、３…
…光磁気デイスク、４……光ピツクアツプ、７……デコ
ーダ、８……ランダムアクセスメモリ制御回路、９……
システムコントローラ、１０……ランダムアクセスメモ
リ、１１……データ伸張回路、２７……取込みアドレス
発生回路、２８……再生アドレス発生回路、２７Ａ……
バイトカウンタ、２７Ｂ……セクタカウンタ、２７Ｃ…
…乗算回路、２７Ｄ……加算器、２９……カウンタモー
ド制御回路。

Claims (15)

(57)【特許請求の範囲】
1. 【請求項１】記録媒体に記録されているデータを、少な
   くともシンクデータ、ヘツダデータ及びデイジタルデー
   タで構成されるセクタ単位で順次読み出してメモリに一
   旦格納した後、上記メモリに蓄積されたデータを上記セ
   クタ単位で順次読み出して再生するデイスク再生装置に
   おいて、 上記メモリへの上記セクタの書き込み及び読み出しを制
   御するメモリ制御手段と、 上記メモリ制御手段の動作を制御する制御手段とを具
   え、 上記メモリ制御手段は、 上記制御手段から転送されるリードライト制御信号及び
   又は上記セクタに対するエラーフラグに応じてモードを
   切り換えるカウンタモード制御手段と、上記カウンタモ
   ード制御手段からのモードに応じて取り込みアドレスを
   発生する取込みアドレス発生手段とからなることを特徴
   とするデイスク再生装置。
2. 【請求項２】上記カウンタモード制御手段は、 上記取込みアドレス発生手段が発生する上記メモリの内
   部アドレスが同じ領域のアドレスを繰り返し指定する巡
   回モードか、 １つの領域についてのアドレスの指定が終了後は次の領
   域のアドレスの指定に移行する直進モードか、 １つの領域についてのアドレスの指定が終了後は前方の
   領域のアドレスの指定に移行するリトライモードかのい
   ずれかに切り換えることを特徴とする請求項１に記載の
   デイスク再生装置。
3. 【請求項３】上記制御手段は、 上記メモリに蓄積されているデータ量と第１の所定値を
   比較する第１の比較手段と、 上記メモリに蓄積されているデータ量と上記第１の所定
   値より小なる第２の所定値を比較する第２の比較手段と
   を具え、 上記取込みアドレス発生手段が上記直進モードである場
   合、 上記第１の比較手段の結果、上記メモリに蓄積されてい
   るデータ量が上記第１の所定値以上と判断されたとき、
   又は上記データが所望のデータでないとき、上記巡回モ
   ードに切り換え制御し、 上記第２の比較手段の結果、上記メモリに蓄積されてい
   るデータ量が上記第２の所定値以下でかつ目標とする所
   望のデータが読み込まれたとき、上記直進モードに切り
   換え制御することを特徴とする請求項２に記載のデイス
   ク再生装置。
4. 【請求項４】上記制御手段は、 上記取込みアドレス発生手段が上記直進モードである場
   合、上記メモリに書き込まれるデータに誤つたデータが
   含まれていることが検出されたとき、上記リトライモー
   ドに切り換えることを特徴とする請求項１に記載のデイ
   スク再生装置。
5. 【請求項５】上記制御手段は、 上記取込みアドレス発生手段が上記直進モードである場
   合、上記メモリに書き込まれるデータに誤つたデータが
   含まれていることが検出されたとき、上記リトライモー
   ドに切り換えることを特徴とする請求項２に記載のデイ
   スク再生装置。
6. 【請求項６】上記セクタデータの種類としては、リンク
   セクタ、サブデータ、圧縮データのいずれかであり、 上記カウンタモード制御手段は、 上記セクタデータが上記リンクセクタ又は上記サブデー
   タであるとき巡回モードを選択し、上記セクタデータが
   圧縮データのとき直進モードを選択することを特徴とす
   る請求項１に記載のデイスク再生装置。
7. 【請求項７】記録媒体より記録されたデータを、少なく
   ともシンクデータ、ヘツダデータ及びデイジタルデータ
   からなるセクタ単位で順次読み出してメモリに一旦格納
   した後、上記メモリに蓄積されたデータを上記セクタ単
   位で順次読み出すメモリを制御するメモリ制御回路にお
   いて、 上記セクタのシンクデータを抽出すると共に上記セクタ
   のステータスを判別する信号処理手段と、 後述する制御手段からのデータと上記ステータスに基づ
   いてモードを設定するカウンタモード制御手段と、 上記カウンタモード制御手段からのモードと上記信号処
   理手段からのシンクデータに基づいて上記メモリ上の取
   込みアドレスを発生する取込みアドレス発生手段と、 上記取込みアドレス発生手段によつて指定されたアドレ
   スに基づいて、上記メモリへのデータの書込み又は上記
   メモリからのデータの読出しを制御する制御手段とを具
   えることを特徴とするメモリ制御回路。
8. 【請求項８】上記モードは、 上記メモリの内部アドレスが同じ領域のアドレスを繰り
   返し指定する巡回モードと、１つの領域についてのアド
   レスの指定が終了後は次の領域のアドレスの指定に移行
   する直進モードと、１つの領域についてのアドレスの指
   定が終了後は前方の領域のアドレスの指定に移行するリ
   トライモードとの３種類からなることを特徴とする請求
   項７に記載のメモリ制御回路。
9. 【請求項９】上記取込みアドレス発生手段は、 上記セクタ単位で入力されるデータのセクタ数をカウン
   トするセクタカウント手段と、 上記セクタカウント手段のカウント値をセクタ数からバ
   イト数に変換する演算手段と、 上記メモリ制御手段からのカウントアツプ信号に基づい
   て、後述する加算結果を１バイトずつカウントアツプす
   るバイトカウンタ手段と、 上記演算手段からの結果と上記バイトカウンタ手段の結
   果を加算する加算手段とを具え、上記加算結果を上記メ
   モリ内のアドレスとして指示することを特徴とする請求
   項７に記載のメモリ制御回路。
10. 【請求項１０】上記バイトカウンタ手段は、 上記シンクデータの入力により０にリセツトするリセツ
    ト手段を具えることを特徴とする請求項７に記載のメモ
    リ制御回路。
11. 【請求項１１】上記セクタカウント手段は、 上記モード入力に応じてカウントすることを特徴とする
    請求項７に記載のメモリ制御回路。
12. 【請求項１２】上記セクタカウント手段は、 上記巡回モードでは現在のカウンタ値を保持して、上記
    直進モードではカウントアツプし、上記リトライモード
    ではカウントダウンすることを特徴とする請求項７に記
    載のメモリ制御回路。
13. 【請求項１３】記録媒体より記録されたデータを、少な
    くともシンクデータ、ヘツダデータ及びデイジタルデー
    タからなるセクタ単位で順次読み出してメモリに一旦格
    納した後、上記メモリに蓄積されたデータを上記セクタ
    単位で順次読み出すメモリを制御するメモリ制御方法に
    おいて、 アドレス発生回路のアドレスを初期化する第１のステツ
    プと、 目標とするセクタ近傍にアクセス制御する第２のステツ
    プと、 メモリ制御手段を巡回モードに指示する第３のステツプ
    と、 シンクデータの発生を判別する第４のステツプと、 上記第４のステツプにおいてシンクデータが発生したと
    き、目標のセクタか否かを判別する第５のステツプと、 上記第５のステツプにおいて目標のセクタであるとき、
    上記メモリ制御手段を直進モードに指示する第６のステ
    ツプと、 再度シンクデータの発生を判別する第７のステツプと、 直前に書込んだセクタデータの良否判定を行う第８のス
    テツプと、 上記第８のステツプにおいて直前に書込んだセクタデー
    タが不良であるとき上記メモリ制御手段をリトライモー
    ドに指示する第９のステツプと、 上記直前に書込んだセクタデータに再度アクセス制御す
    る第１０のステツプとを具えることを特徴とするメモリ
    制御方法。
14. 【請求項１４】上記第８のステツプでは、 直前に書き込んだセクタデータが不良でないとき上記メ
    モリ制御手段を直進モードに指示した後、データ取込み
    が終了したか否かを判断することを特徴とする請求項１
    ３に記載のメモリ制御方法。
15. 【請求項１５】上記第５のステツプでは、 上記目標のセクタでないとき、何度も同じ領域に新たな
    セクタデータを重ね書きすることを特徴とする請求項１
    ３に記載のメモリ制御方法。