JP3390533B2 - 電圧印加電流測定回路 - Google Patents
電圧印加電流測定回路Info
- Publication number
- JP3390533B2 JP3390533B2 JP15669994A JP15669994A JP3390533B2 JP 3390533 B2 JP3390533 B2 JP 3390533B2 JP 15669994 A JP15669994 A JP 15669994A JP 15669994 A JP15669994 A JP 15669994A JP 3390533 B2 JP3390533 B2 JP 3390533B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- load
- voltage
- operational amplifier
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、例えばＣＭＯＳ構造
のＬＳＩ（大規模集積回路）のように静止時と動作時と
で流れる電流の比が大きいＩＣ（半導体集積回路）等の
直流特性を測定する場合に用いる電圧印加電流測定回路
に関する。 【０００２】 【従来の技術】図４に一例として高集積半導体テスタに
用いられている従来の電圧印加電流測定回路の構成を示
す。図中１は直流特性を測定しようとする負荷を示す。
負荷１には並列にバイパスコンデンサＣ２を接続してい
る。負荷１には演算増幅器Ａ１から直流電圧Ｖｏを与え
る。演算増幅器Ａ１には、帰還回路３を通じて負荷１に
与える電圧Ｖｏを帰還させ、負荷１に与える電圧Ｖｏの
変動を抑制する構造としている。この直流電圧Ｖｏは直
流電圧源２の電圧をＶｉとした場合、定常状態では Ｖ
ｏ＝Ｖｉ で与えられる。 【０００３】演算増幅器Ａ１から負荷１に与えられる電
流を検出するために電流検出回路４が設けられる。この
電流検出回路４は、電流検出用の抵抗器Ｒ１と、この抵
抗器Ｒ１に並列接続した位相補正用コンデンサＣ１と、
逆並列接続されたダイオードＤ１、Ｄ２とによって構成
される。電流検出用の抵抗器Ｒ１に発生する電圧をアナ
ログ減算回路（差動増幅器）５で取り出しＡ／Ｄ変換器
６でデジタル信号に変換し負荷１の直流特性が測定され
る。つまり直流電圧源２の電圧Ｖｉを順次変化させたと
き、各電圧毎に負荷１に流れる電流を測定し、負荷１の
例えば電源端子の直流特性を測定する事ができる。この
とき、ＣＭＯＳセルに異常等があると、電源電流が規定
値より増加あるいは減少するのでデバイスの良否判定が
できる。 【０００４】負荷１と並列にバイパスコンデンサＣ２を
接続している。更にまた電流検出用の抵抗器Ｒ１にはこ
れと並列に位相補正用コンデンサＣ１を接続している。
ここでバイパスコンデンサＣ２と位相補正用コンデンサ
Ｃ１の存在理由を簡単に説明する。負荷１が例えばＣＭ
ＯＳ構造のＶＬＳＩの場合、静止時は数μＡ（マイクロ
アンペア）の電流しか流れないのに対し、反転動作には
数百ｍＡ（ミリアンペア）程度の大きい電流ＩＬ がパ
ルス状に流れる場合がある。負荷１に流れる電流が大き
く変動する場合に、その電流変動を演算増幅器Ａ１が検
知して応答するまでの時間遅れの期間中にバイパスコン
デンサＣ２が負荷１に流れる電流変動を補償する動作を
行う。つまり、負荷１に流れる電流がパルス状に急増す
る場合はバイパスコンデンサＣ２から放電電流を放出さ
せ、演算増幅器Ａ１の遅れを補償する。また負荷１に流
れる電流が急減する場合は、バイパスコンデンサＣ２は
演算増幅器Ａ１の遅れ動作によって流れ続ける大きい電
流を充電電流として吸収し、演算増幅器Ａ１の遅れを補
償する。 【０００５】一方位相補償用コンデンサＣ１はバイパス
コンデンサＣ２を接続したことにより演算増幅器Ａ１の
動作が不安定になることを阻止するために設けられてい
る。つまり、演算増幅器Ａ１のオープンループゲイン
は、素子固有の一定周波数を越えると−６ｄＢ／オクタ
ーブの安定（発振等の動作が起きない）した減衰特性を
呈する。然るにバイパスコンデンサＣ２を接続すると、
バイパスコンデンサＣ２と電流検出用の抵抗器Ｒ１によ
って決まる周波数ｆ１ ＝１／（２πＲ１ ・Ｃ２ ）
以上の周波数では−１２ｄＢ／オクターブの減衰特性と
なる。この減衰特性のまま０ｄＢを横切ると発振等の現
象を起こし、不安定な動作となる。このため０ｄＢに至
る手前の周波数で、減衰特性を再び元の−６ｄＢ／オク
ターブに戻す必要が有り、そのために位相補正用コンデ
ンサＣ１を挿入する。その折点の周波数はｆ２ ＝１／
（２πＲ１ ・Ｃ１ ） となる。 【０００６】この回路構造によれば直流電圧源２から与
える電圧Ｖｉを変化させることにより負荷１に与えられ
る電圧Ｖｏを変化させることができる。定常状態では負
荷１に流れる電流ＩＬ と電流検出回路４の抵抗Ｒ１を
流れる電流Ｉｏとが等しいのでＡ／Ｄ変換器６から出力
される電圧値Ｖｍにより、Ｉｏ＝ＩＬ ＝Ｖｍ／Ｒ１を
得る。よって、負荷１の内部抵抗ＲＸ は、ＲＸ ＝Ｖ
ｏ／Ｉｏ＝Ｖｉ・Ｒ１ ／Ｖｍで求めることができ、印
加電圧Ｖｏの変化に対する内部抵抗ＲＸの変化つまり直
流特性を測定することができる。 【０００７】ところでＭＯＳ型のＬＳＩでは、図５Ａに
示すように静止時に流れる電流Ｉｏと反転動作時に流れ
るＩＬ との比が大きい。前述のように、例えば静止時
には数μＡ程度のＩｏしか流れないのに対し、反転動作
時には、その反転動作する素子の数に比例して電流が流
れ、大きい場合には数百ｍＡのＩＬ に達し、その電流
比は１０００倍以上になることが多い。この高電流ＩＬ
は電流検出用の抵抗器Ｒ１に並列接続したダイオード
Ｄ１またはＤ２を通じて流れ、抵抗器Ｒ１とコンデンサ
Ｃ１から成る時定数に影響されずに演算増幅器Ａ１から
バイパスコンデンサＣ２に充放電電流を供給できる構造
としている。以上の説明により静止時に流れる電流Ｉ
ｏが微少値の場合には電流検出抵抗器Ｒ１の抵抗値が大
きいこと、この電流検出用の抵抗器Ｒ１と並列に位相
補正用コンデンサＣ１を接続しなければならないこと、
バイパスコンデンサＣ２が必要であること、ダイオ
ードＤ１とＤ２を設けたこと等が理解できる。 【０００８】ここでバイパスコンデンサＣ２の放電と充
電及びＶｏとＩｏの様子を図５を用いて説明する。図５
Ａに示すように負荷１にパルス状の電流ＩＬ が流れた
場合、演算増幅器Ａ１の遅れを補うためにバイパスコン
デンサＣ２は負荷１に電流Ｉｃ２（図５Ｂ）を放電す
る。このためバイパスコンデンサＣ２の電圧Ｖｏが低下
する（図５Ｃ）。バイパスコンデンサＣ２の電圧の低下
は帰還回路３のより演算増幅器Ａ１に帰還されて、演算
増幅器Ａ１側からバイパスコンデンサＣ２に充電電流Ｉ
ｏ（図５Ｄ）が流れ始める。この充電電流Ｉｏは、当初
電流検出用の抵抗器Ｒ１と位相補償用のコンデンサＣ１
を通じて流れる。 【０００９】この電流の増加により抵抗器Ｒ１に発生す
る電圧Ｖ１が上昇し、ダイオードＤ１又はＤ２の何れか
一方（この例ではＤ１）がオンになり充電電流Ｉｏの大
部分はダイオードＤ１を通じて流れる。従って、やや時
間が遅れてＩｏは最大となり、その後 τ＝Ｒ１・Ｃ１
で減少し、遅延時間Ｔｄ後に定常状態に達する。遅延
時間Ｔｄはτより大きな値となる。 【００１０】 【発明が解決しようとする課題】上述のように、ＣＭＯ
Ｓ構造のＬＳＩの場合には、静止時と反転動作時での負
荷電流が１０００倍以上となるので定常状態に達する遅
延時間Ｔｄが長くなり、精密測定ではその後に測定を開
始するので測定に時間がかかり、多量のＩＣを試験する
場合に障害になっている。しかも近年は益々ＣＭＯＳ・
ＬＳＩの集積度が向上し、反転動作時には負荷電流が数
Ａ（アンペア）以上要するようになり、その電流比は数
万倍以上になることがある。そこでバイパスコンデンサ
の容量も１０μＦ（マイクロファラド）と大きなコンデ
ンサを用いるようにもなり、益々測定の高速化の障害に
なってくる。しかもゲートアレイやマイクロコントロー
ラのように複雑なロジック回路を持つデバイスでは、試
験するための組み合わせが多いため高速で静止電流を測
定する要求が多い。 【００１１】また高速測定のためには、演算増幅器のノ
イズも問題となってきて、演算増幅器には低ノイズで高
速動作で大電流のものが要求されている。ダイオードに
は低リークで大電流のものが要求される。例えば、電圧
Ｖｏに１００ｋＨｚで１０μＶのノイズ電圧Ｖｏｎが重
畳しているとすると、バイパスコンデンサの容量を１０
μＦとして、電流Ｉｏに流れるノイズ電流Ｉｏｎは、Ｉ
ｏｎ＝Ｖｏｎ／Ｚｃ２＝１０×１０−６×２π×１０５
×１０×１０−６＝６２．８μＡ と大きなノイズ電
流Ｉｏｎが電流検出用抵抗器に流れる。しかも演算増幅
器で大電流動作をさせると、発熱による温度ドリフトが
生じ、これがまた誤測定の原因ともなってきている。 【００１２】本発明の目的は、負荷電流の静止時と反転
動作時の電流比が大きい負荷であっても、比較的高速度
に電圧電流が安定となり、比較的高速度に静止電流の直
流特性を測定できる電圧印加電流測定回路を提供しよう
とするものである。 【００１３】 【課題を解決するための手段】上記目的を達成するため
に、本発明は演算増幅器の出力端と負荷との間に、電流
増幅器と、その電流増幅器と直列に逆並列に接続したダ
イオードを接続する構成とする。電流増幅器はわずかな
電圧電流で大きな電流を吐き出し、あるいは吸い込むも
のであれば良いので、大電流の供給と吸収を行うエミッ
タ・フォロアでよい。従って、上記のダイオードがオン
すると、負荷に大量の電流を速やかに供給できる。そこ
で演算増幅器には大電流供給能力は不要である。そして
静止電流測定時にはダイオードがオフ状態であるので、
上記電流増幅器にノイズがあってもそのノイズ電流は電
流供給線には流れない。また電流増幅器にドリフト等が
生じても、その電圧変動は負荷側には伝わらない。た
だ、上記電流増幅器は高速動作で大電流供給能力があれ
ばよいだけである。 【００１４】 【実施例】本発明の一実施例を図１に示す。図４に対応
する部分には同一符号を付す。全体的には図４の従来の
回路と似ているが、従来の回路に加え、演算増幅器Ａ１
の出力端子に電流増幅器Ａ３を接続し、電流増幅器Ａ３
の出力電流を並列に逆接続された対のダイオードＤ３及
びＤ４を通して負荷１側に電流を供給あるいは吸収す
る。大電流を速やかに負荷１側に供給あるいは吸収する
ためである。従って、従来の対のダイオードＤ１とＤ２
は不要になる。大電流は全てこの電流増幅器Ａ３とダイ
オードＤ３とＤ４で行うようにする。 【００１５】回路の動作もほぼ従来の回路（図４）と同
じであるが、大電流を速やかに供給あるいは吸収するの
で、回路全体での過渡状態の時間が非常に短くなり、速
やかに定常状態に収束する。しかも演算増幅器Ａ１は通
常の演算増幅器でよく、大電流供給の必要は無く、従っ
てノイズの問題もドリフトの問題も解消する。 【００１６】電流増幅器Ａ３には大電流供給が要求され
るが、その構成は図３に示すエミッタフォロアで充分で
あり、簡単な回路で解決できる。大電流供給が要求され
るために電流増幅器Ａ３でのドリフトやノイズが生じて
くるが、これは一気に大電流を供給し瞬時に回路全体が
定常状態に近くなると、ダイオードＤ３もＤ４も遮断状
態となるので、その影響は電流供給線には現れず、供給
電流Ｉｏや負荷電流ＩＬ には影響を与えない。 【００１７】図２に図１の回路の電圧電流の波形図を示
す。負荷１が反転動作すると、図２Ａに示すように数ア
ンペアの負荷電流ＩＬ が流れる。これに必要な電流は
当初はバイパスコンデンサＣ２から電流Ｉｃ２を放電す
る（図２Ｂ）。これにより負荷１の電源電圧Ｖｏが低下
し（図２Ｃ）、その電圧Ｖｏが演算増幅器Ａ１に帰還し
て演算増幅器Ａ１からの電流Ｉｏが増加し始める（図２
Ｄ）。よって電流検出用抵抗器Ｒ１の電圧降下 Ｒ１・
Ｉｏ が大きくなり、ダイオードＤ３が導通状態となり
電流増幅器Ａ３から大電流Ｉ１が一気に負荷１側に流れ
出し、電流不足分を迅速に補充する（図２Ｅ）。 【００１８】従って、バイパスコンデンサＣ２は直ちに
充電され（図２Ｂ）、負荷電圧Ｖｏは復帰し、その電圧
Ｖｏが演算増幅器Ａ１に帰還されてその出力電流Ｉｏが
減少し（図２Ｄ）、電流検出用抵抗器Ｒ１の電圧降下が
小さくなるとダイオードＤ３は遮断状態となり、大電流
Ｉ１の供給を停止する（図２Ｅ）。その後、全体的に定
常状態に復帰する。この定常状態に復帰する過渡時間
は、電流増幅器Ａ３を付けることにより従来の回路の数
拾分の１位になり、応答速度は１００倍近く速くなる。
よって、測定速度が非常に速くなる。 【００１９】 【発明の効果】以上詳細に説明したように、本発明は、
負荷１がパルス状に反転動作して数アンペアの負荷電流
ＩＬ が流れたときに、バイパスコンデンサＣ２から放
電電流Ｉｃ２が流れるが、これに対し電流増幅器Ａ３か
ら大電流で迅速にその充電電流を補充し、速やかに定常
状態に復帰させる。しかも大電流増幅器Ａ３のノイズや
ドリフトの影響が外部に現れず、負荷１の直流特性を高
速に正確に測定するものである。しかも電流増幅器Ａ３
は簡単なエミッタフォロアで充分であり、応答速度は１
００倍近く速くなり、過渡時間は数１０分の１となり、
負荷１の測定時間は１０倍以上高速になる。従って、本
発明は非常に有用であり、その技術的効果もさることな
がら、経済的効果も非常に大である。。
のＬＳＩ（大規模集積回路）のように静止時と動作時と
で流れる電流の比が大きいＩＣ（半導体集積回路）等の
直流特性を測定する場合に用いる電圧印加電流測定回路
に関する。 【０００２】 【従来の技術】図４に一例として高集積半導体テスタに
用いられている従来の電圧印加電流測定回路の構成を示
す。図中１は直流特性を測定しようとする負荷を示す。
負荷１には並列にバイパスコンデンサＣ２を接続してい
る。負荷１には演算増幅器Ａ１から直流電圧Ｖｏを与え
る。演算増幅器Ａ１には、帰還回路３を通じて負荷１に
与える電圧Ｖｏを帰還させ、負荷１に与える電圧Ｖｏの
変動を抑制する構造としている。この直流電圧Ｖｏは直
流電圧源２の電圧をＶｉとした場合、定常状態では Ｖ
ｏ＝Ｖｉ で与えられる。 【０００３】演算増幅器Ａ１から負荷１に与えられる電
流を検出するために電流検出回路４が設けられる。この
電流検出回路４は、電流検出用の抵抗器Ｒ１と、この抵
抗器Ｒ１に並列接続した位相補正用コンデンサＣ１と、
逆並列接続されたダイオードＤ１、Ｄ２とによって構成
される。電流検出用の抵抗器Ｒ１に発生する電圧をアナ
ログ減算回路（差動増幅器）５で取り出しＡ／Ｄ変換器
６でデジタル信号に変換し負荷１の直流特性が測定され
る。つまり直流電圧源２の電圧Ｖｉを順次変化させたと
き、各電圧毎に負荷１に流れる電流を測定し、負荷１の
例えば電源端子の直流特性を測定する事ができる。この
とき、ＣＭＯＳセルに異常等があると、電源電流が規定
値より増加あるいは減少するのでデバイスの良否判定が
できる。 【０００４】負荷１と並列にバイパスコンデンサＣ２を
接続している。更にまた電流検出用の抵抗器Ｒ１にはこ
れと並列に位相補正用コンデンサＣ１を接続している。
ここでバイパスコンデンサＣ２と位相補正用コンデンサ
Ｃ１の存在理由を簡単に説明する。負荷１が例えばＣＭ
ＯＳ構造のＶＬＳＩの場合、静止時は数μＡ（マイクロ
アンペア）の電流しか流れないのに対し、反転動作には
数百ｍＡ（ミリアンペア）程度の大きい電流ＩＬ がパ
ルス状に流れる場合がある。負荷１に流れる電流が大き
く変動する場合に、その電流変動を演算増幅器Ａ１が検
知して応答するまでの時間遅れの期間中にバイパスコン
デンサＣ２が負荷１に流れる電流変動を補償する動作を
行う。つまり、負荷１に流れる電流がパルス状に急増す
る場合はバイパスコンデンサＣ２から放電電流を放出さ
せ、演算増幅器Ａ１の遅れを補償する。また負荷１に流
れる電流が急減する場合は、バイパスコンデンサＣ２は
演算増幅器Ａ１の遅れ動作によって流れ続ける大きい電
流を充電電流として吸収し、演算増幅器Ａ１の遅れを補
償する。 【０００５】一方位相補償用コンデンサＣ１はバイパス
コンデンサＣ２を接続したことにより演算増幅器Ａ１の
動作が不安定になることを阻止するために設けられてい
る。つまり、演算増幅器Ａ１のオープンループゲイン
は、素子固有の一定周波数を越えると−６ｄＢ／オクタ
ーブの安定（発振等の動作が起きない）した減衰特性を
呈する。然るにバイパスコンデンサＣ２を接続すると、
バイパスコンデンサＣ２と電流検出用の抵抗器Ｒ１によ
って決まる周波数ｆ１ ＝１／（２πＲ１ ・Ｃ２ ）
以上の周波数では−１２ｄＢ／オクターブの減衰特性と
なる。この減衰特性のまま０ｄＢを横切ると発振等の現
象を起こし、不安定な動作となる。このため０ｄＢに至
る手前の周波数で、減衰特性を再び元の−６ｄＢ／オク
ターブに戻す必要が有り、そのために位相補正用コンデ
ンサＣ１を挿入する。その折点の周波数はｆ２ ＝１／
（２πＲ１ ・Ｃ１ ） となる。 【０００６】この回路構造によれば直流電圧源２から与
える電圧Ｖｉを変化させることにより負荷１に与えられ
る電圧Ｖｏを変化させることができる。定常状態では負
荷１に流れる電流ＩＬ と電流検出回路４の抵抗Ｒ１を
流れる電流Ｉｏとが等しいのでＡ／Ｄ変換器６から出力
される電圧値Ｖｍにより、Ｉｏ＝ＩＬ ＝Ｖｍ／Ｒ１を
得る。よって、負荷１の内部抵抗ＲＸ は、ＲＸ ＝Ｖ
ｏ／Ｉｏ＝Ｖｉ・Ｒ１ ／Ｖｍで求めることができ、印
加電圧Ｖｏの変化に対する内部抵抗ＲＸの変化つまり直
流特性を測定することができる。 【０００７】ところでＭＯＳ型のＬＳＩでは、図５Ａに
示すように静止時に流れる電流Ｉｏと反転動作時に流れ
るＩＬ との比が大きい。前述のように、例えば静止時
には数μＡ程度のＩｏしか流れないのに対し、反転動作
時には、その反転動作する素子の数に比例して電流が流
れ、大きい場合には数百ｍＡのＩＬ に達し、その電流
比は１０００倍以上になることが多い。この高電流ＩＬ
は電流検出用の抵抗器Ｒ１に並列接続したダイオード
Ｄ１またはＤ２を通じて流れ、抵抗器Ｒ１とコンデンサ
Ｃ１から成る時定数に影響されずに演算増幅器Ａ１から
バイパスコンデンサＣ２に充放電電流を供給できる構造
としている。以上の説明により静止時に流れる電流Ｉ
ｏが微少値の場合には電流検出抵抗器Ｒ１の抵抗値が大
きいこと、この電流検出用の抵抗器Ｒ１と並列に位相
補正用コンデンサＣ１を接続しなければならないこと、
バイパスコンデンサＣ２が必要であること、ダイオ
ードＤ１とＤ２を設けたこと等が理解できる。 【０００８】ここでバイパスコンデンサＣ２の放電と充
電及びＶｏとＩｏの様子を図５を用いて説明する。図５
Ａに示すように負荷１にパルス状の電流ＩＬ が流れた
場合、演算増幅器Ａ１の遅れを補うためにバイパスコン
デンサＣ２は負荷１に電流Ｉｃ２（図５Ｂ）を放電す
る。このためバイパスコンデンサＣ２の電圧Ｖｏが低下
する（図５Ｃ）。バイパスコンデンサＣ２の電圧の低下
は帰還回路３のより演算増幅器Ａ１に帰還されて、演算
増幅器Ａ１側からバイパスコンデンサＣ２に充電電流Ｉ
ｏ（図５Ｄ）が流れ始める。この充電電流Ｉｏは、当初
電流検出用の抵抗器Ｒ１と位相補償用のコンデンサＣ１
を通じて流れる。 【０００９】この電流の増加により抵抗器Ｒ１に発生す
る電圧Ｖ１が上昇し、ダイオードＤ１又はＤ２の何れか
一方（この例ではＤ１）がオンになり充電電流Ｉｏの大
部分はダイオードＤ１を通じて流れる。従って、やや時
間が遅れてＩｏは最大となり、その後 τ＝Ｒ１・Ｃ１
で減少し、遅延時間Ｔｄ後に定常状態に達する。遅延
時間Ｔｄはτより大きな値となる。 【００１０】 【発明が解決しようとする課題】上述のように、ＣＭＯ
Ｓ構造のＬＳＩの場合には、静止時と反転動作時での負
荷電流が１０００倍以上となるので定常状態に達する遅
延時間Ｔｄが長くなり、精密測定ではその後に測定を開
始するので測定に時間がかかり、多量のＩＣを試験する
場合に障害になっている。しかも近年は益々ＣＭＯＳ・
ＬＳＩの集積度が向上し、反転動作時には負荷電流が数
Ａ（アンペア）以上要するようになり、その電流比は数
万倍以上になることがある。そこでバイパスコンデンサ
の容量も１０μＦ（マイクロファラド）と大きなコンデ
ンサを用いるようにもなり、益々測定の高速化の障害に
なってくる。しかもゲートアレイやマイクロコントロー
ラのように複雑なロジック回路を持つデバイスでは、試
験するための組み合わせが多いため高速で静止電流を測
定する要求が多い。 【００１１】また高速測定のためには、演算増幅器のノ
イズも問題となってきて、演算増幅器には低ノイズで高
速動作で大電流のものが要求されている。ダイオードに
は低リークで大電流のものが要求される。例えば、電圧
Ｖｏに１００ｋＨｚで１０μＶのノイズ電圧Ｖｏｎが重
畳しているとすると、バイパスコンデンサの容量を１０
μＦとして、電流Ｉｏに流れるノイズ電流Ｉｏｎは、Ｉ
ｏｎ＝Ｖｏｎ／Ｚｃ２＝１０×１０−６×２π×１０５
×１０×１０−６＝６２．８μＡ と大きなノイズ電
流Ｉｏｎが電流検出用抵抗器に流れる。しかも演算増幅
器で大電流動作をさせると、発熱による温度ドリフトが
生じ、これがまた誤測定の原因ともなってきている。 【００１２】本発明の目的は、負荷電流の静止時と反転
動作時の電流比が大きい負荷であっても、比較的高速度
に電圧電流が安定となり、比較的高速度に静止電流の直
流特性を測定できる電圧印加電流測定回路を提供しよう
とするものである。 【００１３】 【課題を解決するための手段】上記目的を達成するため
に、本発明は演算増幅器の出力端と負荷との間に、電流
増幅器と、その電流増幅器と直列に逆並列に接続したダ
イオードを接続する構成とする。電流増幅器はわずかな
電圧電流で大きな電流を吐き出し、あるいは吸い込むも
のであれば良いので、大電流の供給と吸収を行うエミッ
タ・フォロアでよい。従って、上記のダイオードがオン
すると、負荷に大量の電流を速やかに供給できる。そこ
で演算増幅器には大電流供給能力は不要である。そして
静止電流測定時にはダイオードがオフ状態であるので、
上記電流増幅器にノイズがあってもそのノイズ電流は電
流供給線には流れない。また電流増幅器にドリフト等が
生じても、その電圧変動は負荷側には伝わらない。た
だ、上記電流増幅器は高速動作で大電流供給能力があれ
ばよいだけである。 【００１４】 【実施例】本発明の一実施例を図１に示す。図４に対応
する部分には同一符号を付す。全体的には図４の従来の
回路と似ているが、従来の回路に加え、演算増幅器Ａ１
の出力端子に電流増幅器Ａ３を接続し、電流増幅器Ａ３
の出力電流を並列に逆接続された対のダイオードＤ３及
びＤ４を通して負荷１側に電流を供給あるいは吸収す
る。大電流を速やかに負荷１側に供給あるいは吸収する
ためである。従って、従来の対のダイオードＤ１とＤ２
は不要になる。大電流は全てこの電流増幅器Ａ３とダイ
オードＤ３とＤ４で行うようにする。 【００１５】回路の動作もほぼ従来の回路（図４）と同
じであるが、大電流を速やかに供給あるいは吸収するの
で、回路全体での過渡状態の時間が非常に短くなり、速
やかに定常状態に収束する。しかも演算増幅器Ａ１は通
常の演算増幅器でよく、大電流供給の必要は無く、従っ
てノイズの問題もドリフトの問題も解消する。 【００１６】電流増幅器Ａ３には大電流供給が要求され
るが、その構成は図３に示すエミッタフォロアで充分で
あり、簡単な回路で解決できる。大電流供給が要求され
るために電流増幅器Ａ３でのドリフトやノイズが生じて
くるが、これは一気に大電流を供給し瞬時に回路全体が
定常状態に近くなると、ダイオードＤ３もＤ４も遮断状
態となるので、その影響は電流供給線には現れず、供給
電流Ｉｏや負荷電流ＩＬ には影響を与えない。 【００１７】図２に図１の回路の電圧電流の波形図を示
す。負荷１が反転動作すると、図２Ａに示すように数ア
ンペアの負荷電流ＩＬ が流れる。これに必要な電流は
当初はバイパスコンデンサＣ２から電流Ｉｃ２を放電す
る（図２Ｂ）。これにより負荷１の電源電圧Ｖｏが低下
し（図２Ｃ）、その電圧Ｖｏが演算増幅器Ａ１に帰還し
て演算増幅器Ａ１からの電流Ｉｏが増加し始める（図２
Ｄ）。よって電流検出用抵抗器Ｒ１の電圧降下 Ｒ１・
Ｉｏ が大きくなり、ダイオードＤ３が導通状態となり
電流増幅器Ａ３から大電流Ｉ１が一気に負荷１側に流れ
出し、電流不足分を迅速に補充する（図２Ｅ）。 【００１８】従って、バイパスコンデンサＣ２は直ちに
充電され（図２Ｂ）、負荷電圧Ｖｏは復帰し、その電圧
Ｖｏが演算増幅器Ａ１に帰還されてその出力電流Ｉｏが
減少し（図２Ｄ）、電流検出用抵抗器Ｒ１の電圧降下が
小さくなるとダイオードＤ３は遮断状態となり、大電流
Ｉ１の供給を停止する（図２Ｅ）。その後、全体的に定
常状態に復帰する。この定常状態に復帰する過渡時間
は、電流増幅器Ａ３を付けることにより従来の回路の数
拾分の１位になり、応答速度は１００倍近く速くなる。
よって、測定速度が非常に速くなる。 【００１９】 【発明の効果】以上詳細に説明したように、本発明は、
負荷１がパルス状に反転動作して数アンペアの負荷電流
ＩＬ が流れたときに、バイパスコンデンサＣ２から放
電電流Ｉｃ２が流れるが、これに対し電流増幅器Ａ３か
ら大電流で迅速にその充電電流を補充し、速やかに定常
状態に復帰させる。しかも大電流増幅器Ａ３のノイズや
ドリフトの影響が外部に現れず、負荷１の直流特性を高
速に正確に測定するものである。しかも電流増幅器Ａ３
は簡単なエミッタフォロアで充分であり、応答速度は１
００倍近く速くなり、過渡時間は数１０分の１となり、
負荷１の測定時間は１０倍以上高速になる。従って、本
発明は非常に有用であり、その技術的効果もさることな
がら、経済的効果も非常に大である。。
【図面の簡単な説明】
【図１】本発明の一実施例の構成図である。
【図２】図１の実施例の動作を説明するための波形図で
ある。 【図３】電流増幅器Ａ３の一例の構成図である。 【図４】従来の電圧印加電流測定回路の構成図である。 【図５】図４の回路の動作を説明するための波形図であ
る。 【符号の説明】 １ 負荷 ２ 直流電圧源 ３ 帰還回路 ４ 電流検出回路 ５ アナログ減算器 ６ Ａ／Ｄ変換器 Ａ１ 演算増幅器 Ａ３ 電流増幅器 Ｄ１、Ｄ２ ダイオード Ｄ３、Ｄ４ ダイオード Ｒ１ 電流検出用抵抗器 Ｃ１ 位相補償用コンデンサ Ｃ２ バイパスコンデンサ
ある。 【図３】電流増幅器Ａ３の一例の構成図である。 【図４】従来の電圧印加電流測定回路の構成図である。 【図５】図４の回路の動作を説明するための波形図であ
る。 【符号の説明】 １ 負荷 ２ 直流電圧源 ３ 帰還回路 ４ 電流検出回路 ５ アナログ減算器 ６ Ａ／Ｄ変換器 Ａ１ 演算増幅器 Ａ３ 電流増幅器 Ｄ１、Ｄ２ ダイオード Ｄ３、Ｄ４ ダイオード Ｒ１ 電流検出用抵抗器 Ｃ１ 位相補償用コンデンサ Ｃ２ バイパスコンデンサ
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 電流電圧特性を測定すべき負荷（１）に
演算増幅器（Ａ１）を通じて所定の直流電圧を与える直
流電圧源（２）と、上記負荷（１）に並列に接続された
バイパスコンデンサ（Ｃ２）と、上記負荷（１）に与え
た電圧を上記演算増幅器（Ａ１）に帰還させる帰還回路
（３）と、上記演算増幅器（Ａ１）の出力端子と上記負
荷（１）との間に接続されて電流を検出する電流検出用
の抵抗器（Ｒ１）及びこの電流検出用の抵抗器（Ｒ１）
に並列に接続された位相補正用のコンデンサ（Ｃ１）と
から成る電流検出回路（４）と、上記電流検出回路
（４）の両端に発生する電圧を検出する手段とによって
構成される電圧印加電流測定回路において、 上記演算増幅器（Ａ１）の出力端子と上記負荷との間
に、電流増幅器（Ａ３）と、上記電流増幅器（Ａ３）に
直列に接続され逆並列に接続されたダイオード対（Ｄ
３、Ｄ４）と、 を具備して、静止時の負荷電流の場合には上記ダイオー
ド対（Ｄ３、Ｄ４）により上記電流増幅器（Ａ３）を負
荷から遮断してＯＦＦ状態にし、反転動作時の負荷電流
の場合には上記電流増幅器（Ａ３）から上記ダイオード
対（Ｄ３、Ｄ４）を介して負荷へ大電流を供給できる、
ことを特徴とする電圧印加電流測定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15669994A JP3390533B2 (ja) | 1994-06-15 | 1994-06-15 | 電圧印加電流測定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15669994A JP3390533B2 (ja) | 1994-06-15 | 1994-06-15 | 電圧印加電流測定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH085676A JPH085676A (ja) | 1996-01-12 |
| JP3390533B2 true JP3390533B2 (ja) | 2003-03-24 |
Family
ID=15633410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15669994A Expired - Fee Related JP3390533B2 (ja) | 1994-06-15 | 1994-06-15 | 電圧印加電流測定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3390533B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6374379B1 (en) * | 1999-02-05 | 2002-04-16 | Teradyne, Inc. | Low-cost configuration for monitoring and controlling parametric measurement units in automatic test equipment |
| JP4729384B2 (ja) * | 2005-11-07 | 2011-07-20 | 株式会社アドバンテスト | 測定装置及び測定方法 |
| JP4936134B2 (ja) * | 2007-09-20 | 2012-05-23 | 横河電機株式会社 | 電圧印加電流測定回路 |
-
1994
- 1994-06-15 JP JP15669994A patent/JP3390533B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH085676A (ja) | 1996-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8008659B2 (en) | Semiconductor integrated circuit device | |
| JP3072880B2 (ja) | Ｉｃ試験用電圧発生回路 | |
| EP4228136A1 (en) | Charge pump circuit, chip, and communication terminal | |
| JPH0661803A (ja) | スイッチ式キャパシタ電荷ポンプ及びこれを具える鋸波発振器 | |
| CA1177912A (en) | Mos comparator circuit | |
| JPH1117457A (ja) | 高速スタートアップ特性を備えた電子装置 | |
| US9059688B2 (en) | High-precision oscillator systems with feed forward compensation for CCFL driver systems and methods thereof | |
| US5300823A (en) | Internal voltage dropping circuit for semiconductor device | |
| JP3204774B2 (ja) | 電力トランジスタをターン・オン及びターン・オフさせる回路 | |
| CN110888484A (zh) | 一种低待机功耗高电源抑制比的线性稳压器 | |
| US6091287A (en) | Voltage regulator with automatic accelerated aging circuit | |
| CN111555590A (zh) | 一种降压型dc/dc谷值电流采样电路 | |
| CN110109501B (zh) | 负载跳变快速响应电路及快速响应方法 | |
| US7982438B2 (en) | Method and circuit for controlling the refresh rate of sampled reference voltages | |
| JP3390533B2 (ja) | 電圧印加電流測定回路 | |
| CN212483674U (zh) | 一种dc/dc电流采样电路 | |
| KR100272951B1 (ko) | 전압인가회로 | |
| US6271735B1 (en) | Oscillator controller with first and second voltage reference | |
| US4068140A (en) | MOS source follower circuit | |
| US20210165437A1 (en) | Asynchronous Non-Linear Control of Digital Linear Voltage Regulator | |
| CN115800683A (zh) | 电流检测电路及dc-dc降压转换器 | |
| JPH09236637A (ja) | 電圧印加電流測定回路 | |
| US10819317B1 (en) | Feedback stabilized ring oscillator | |
| JPH06318935A (ja) | 同期信号検出装置 | |
| CN113359928A (zh) | 一种电压产生电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030107 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100117 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |