JP4154213B2 - パケット処理装置 - Google Patents
パケット処理装置 Download PDFInfo
- Publication number
- JP4154213B2 JP4154213B2 JP2002319917A JP2002319917A JP4154213B2 JP 4154213 B2 JP4154213 B2 JP 4154213B2 JP 2002319917 A JP2002319917 A JP 2002319917A JP 2002319917 A JP2002319917 A JP 2002319917A JP 4154213 B2 JP4154213 B2 JP 4154213B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- address
- buffer
- entry
- packets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/60—Software-defined switches
- H04L49/602—Multilayer or multiprotocol switching, e.g. IP switching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/74—Address processing for routing
- H04L45/745—Address table lookup; Address filtering
- H04L45/7453—Address table lookup; Address filtering using hashing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3009—Header conversion, routing tables or routing tags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3027—Output queuing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、パケット処理装置に関し、パケットの宛先、発信元等各種の情報を解析するパケット処理装置に関する。
【０００２】
【従来の技術】
ＩＰ（Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ）等のパケットを処理するルータ装置等においては、内部にパケット解析モジュールを装備し、パケットの宛先、発信元等各種の情報を解析した結果に従い、パケット転送処理を行っている。
【０００３】
一般的には、上記パケット解析モジュールは、ネットワークプロセッサ等のデバイスが適用されているのが現状であり、パケットの解析にはＣＡＭデバイスが用いられる。ＣＡＭ（Ｃｏｎｔｅｎｔ Ａｄｄｒｅｓｓａｂｌｅ Ｍｅｍｏｒｙ）即ち連想メモリは、メモリ（ＣＡＭエントリ）に格納されているデータをキーとして入力し、そのキーが格納されているＣＡＭエントリのアドレスを返却する機能を実現する。
【０００４】
ＩＰルータ装置は、電話交換機等と違ってコネクションレス通信であり、入力されるパケットをリアルタイムに解析し、その宛先、転送可否を判定するのが特徴である。
【０００５】
図１は、ＩＰルータ装置の一例の構成図を示す。同図中、回線終端部１０１〜１０Ｎそれぞれは回線を終端しており、各回線から受信したパケットはパケット処理部１２１〜１２Ｎに供給される。パケット処理部１２１〜１２Ｎはネットワークプロセッサ（ＮＰ）を有し、パケットの宛先や発信元等各種の情報を解析してパケットと共にスイッチファブリック１４に供給する。スイッチファブリック１４は上記解析結果に応じてパケットをスイッチングし、スイッチングされたパケットはパケット処理部１２１〜１２Ｎでパケットの宛先や発信元等各種の情報を解析されたのち、回線終端部１０１〜１０Ｎを経て宛先の回線に送出される。
【０００６】
また、この他にも、可変長パケットを扱うシステムとしては、例えば、特許文献１に記載のようなものもある。
【０００７】
【特許文献１】
特開２０００−１０１６３８号公報
【０００８】
【発明が解決しようとする課題】
近年、データの高速化が進み、ルータ自体の容量、転送速度も上昇する傾向にあるが、この場合、パケット解析モジュール（ＰＦＥ：Ｐａｃｋｅｔ Ｆｏｒｗａｒｄｉｎｇ Ｅｎｇｉｎｅ）の処理速度は転送速度に応じて高くしなければならない。
【０００９】
しかしながら、パケット解析モジュールとして用いられるネットワークプロセッサに代表されるようなデバイスは、処理能力に限界があり、転送速度とパケット長によっては、１パケットについて行わなくてはならない処理が、パケット転送時間内に完了しないケースも発生してくる。更に、物理速度が高くなれば、この傾向は顕著になりパケット解析モジュールの中継性能の劣化を招く可能性が高くなるという問題点があった。
【００１０】
本発明は、上記の点に鑑みなされたものであり、入力パケットを複数のパケット解析モジュールで分散処理することで、全体としての中継処理性能を向上することができるパケット処理装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
請求項１に記載の発明は、入力されたパケットに一連番号を付加して分配する分配手段と、分配手段から分配されるパケットの情報解析処理を並列に実行する複数のパケット解析手段と、複数のパケット解析手段からパケットを供給され、パケットに付加されている一連番号順に並べ替えて出力する順序補正手段を有し、
前記順序補正手段は、
前記複数のパケット解析手段から供給されるパケットを格納するパケットバッファ手段と、
前記パケットに付加されている一連番号に対応したエントリを持つアドレス管理手段と、
前記複数のパケット解析手段から供給されたパケットを格納した前記パケットバッファ手段のアドレスを、そのパケットに付加されている一連番号に応じた前記アドレス管理手段のエントリに格納し、前記アドレス管理手段のエントリから前記一連番号順に前記パケットバッファ手段のアドレスを読み出し、前記パケットバッファ手段から前記一連番号順にパケットを読み出して出力するバッファ制御手段と、
前記順序補正手段の障害を検出する障害検出手段を有することにより、
入力パケットを複数のパケット解析手段で分散処理することで、全体としての中継処理性能を向上することができ、複数のパケット解析手段に分配されたパケットが可変長であっても、入力順にパケットを出力することができ、また、障害を検出することができる。
【００１２】
請求項２に記載の発明では、バッファ制御手段は、アドレス管理手段の全エントリに前記パケットバッファ手段のアドレスが格納されたのち、パケットバッファ手段のアドレスの読み出しを行い、
前記障害検出手段は、前記パケットバッファ手段に格納されたパケット数と読み出されたパケット数の差が所定値を超えたとき障害を検出する。
【００１３】
請求項３に記載の発明では、障害検出手段は、パケットバッファ手段のアドレスを格納したアドレス管理手段のエントリが、パケットバッファ手段のアドレスを読み出すアドレス管理手段のエントリに、所定の監視ウィンドウ値を加算したエントリより先となったとき、障害を検出する。
【００１４】
請求項４に記載の発明では、順序補正手段は、障害検出手段が障害を検出したのち、パケットバッファ手段のアドレスを最後に格納したアドレス管理手段のエントリから遡り連続してパケットバッファ手段のアドレスが格納されている先頭のエントリからパケットバッファ手段のアドレスの読み出しを再開する。
【００１６】
【発明の実施の形態】
図２は、本発明のパケット処理装置の一実施例のブロック図を示す。このパケット処理装置は、例えば図１のパケット処理部１２１〜１２Ｎそれぞれに使用される。
【００１７】
図２において、入力パケットはディストリビュータ２０に入力され、パケット解析モジュール（ＰＦＥ）２２１〜２２ａに分配される。パケット解析モジュール（ＰＦＥ）２２１〜２２ａそれぞれで宛先、発信元等各種の情報を解析されたパケットは順序補正バッファ２４に格納され、順序補正バッファ２４から入力順に読み出され、スイッチファブリックに向けて出力される。
【００１８】
ここで、ディストリビュータ２０の入力物理帯域をＢＷとしたとき、ＢＷ／ａ以上の入出力物理帯域を持つａ個もしくはそれ以上のパケット解析モジュール２２１〜２２ａを並列に配置した構成である。ディストリビュータ２０の出力は、パケット解析モジュール２２１〜２２ａの入力とインタフェースがとられ、パケット解析モジュール２２１〜２２ａそれぞれの出力は順序補正バッファ２４の入力とインタフェースがとられている。
【００１９】
更に、順序補正バッファ２４の出力は物理帯域ＢＷ以上を持つ構成とする。この構成により、物理帯域ＢＷを持つパケット処理装置を複数のパケット解析モジュールで仮想的に実現できる。
【００２０】
図３は、ディストリビュータ２０の一実施例のブロック図を示す。ディストリビュータ２０は、ＳＮ付与部３０、解析振り分け部３２、出力ＦＩＦＯ３４１〜３４ａの３種のブロックから構成されており、入力されるパケットを後段の複数のパケット解析モジュールのいずれかに振り分けて該当出力ポートに転送する。
【００２１】
ＳＮ付与部（ＳＮ＿ＧＥＮ）３０は、最終段の順序補正制御のために、入力パケットにシーケンスナンバー（ＳＮ）を付与し、入力パケットの特定フィールドに上記のシーケンスナンバーが記入される。このシーケンスナンバーは、０〜Ｎの値をサイクリックに付与していくが、整数Ｎの値については、システムで提供する最小パケット長Ｌｍｉｎ、最大パケット長Ｌｍａｘをパケット解析モジュールＰ個で処理する場合、次式で表される。
【００２２】
整数Ｎ≧整数Ｎｉｎｔ×（Ｐ−１）＋１
ただし、整数Ｎｉｎｔ＞Ｌｍａｘ／Ｌｍｉｎ
これにより、整数Ｎは、あるパケット解析モジュールに最大長パケットが振り分けられ、それ以外のすべてのパケット解析モジュールに全て最小パケットが振り分けられる最悪ケースにおいて、最大長パケットがあるパケット解析モジュールから出力され始めたてから完了するまでに、順序補正バッファに到着しうる全パケット数である。
【００２３】
解析振り分け部３２は、各パケットを複数のパケット解析モジュールに振り分けるが、この振り分けについては、いくつかの方法がある。基本的には、パケット内の特定エリア（宛先アドレス，発信元アドレス、または、その双方）を参照し、その中の所定ビットをコード値とみなし、そのコードに対応するパケット解析モジュールに出力する。これにより、宛先アドレスや発信元アドレスが同じパケットを同一のパケット解析モジュールに分配して、宛先アドレスや発信元アドレスが同じパケットの順序を保つことができる。
【００２４】
なお、このような単純なコードではなく、パケット内の所定ビットを特定の式で除算した余りによる振り分け等も可能である。
【００２５】
解析振り分け部３２はこの振り分け判定に従い、決定された出力ポートから出力ＦＩＦＯ３４１〜３４ａのいずれかに該当パケットを書き込み、出力ＦＩＦＯ３４１〜３４ａそれぞれの出力はパケット解析モジュール２２１〜２２ａの物理帯域速度で読み出される。
【００２６】
ここで、上記の方法で振り分けを行った場合、入力パケットのデータパターンによっては、パケット解析モジュール２２１〜２２ａにデータの偏りが発生する場合があり、偏りが発生した場合には、それを補正し負荷の低いパケット解析モジュールへの迂回を制御して、各パケット解析モジュールの負荷を平均化する必要がある。このため、出力ＦＩＦＯ３４１〜３４ａそれぞれには二種類の負荷計測用のメータを配置する。
【００２７】
データ容量監視メータ（ＤＣＴ）３５は、パケット解析モジュール単位に装備している出力ＦＩＦＯ３４１〜３４ａのデータ滞留量を監視するものである。フラグ制御部３７には、この計測値に対する閾値が設定可能である。フラグ制御部３７は任意の時刻における滞留量を閾値と比較し、閾値を上回っていれば負荷フラグを１にセットする。なお、閾値はヒステリシス制御が可能なように、負荷フラグのセット／リセットで個別に設けることも可能である。
【００２８】
パケット数監視メータ（ＰＣＴ）３６は、出力ＦＩＦＯの内部にあるパケット数を監視する。フラグ制御部３７には、データ容量監視メータ３５同様に閾値が設定可能である。フラグ制御部３７は、この閾値との比較により、閾値を上回っていれば負荷フラグを１にセットする。つまり、負荷フラグは二種のメータのいずれかの閾値オーバーで１にセットされることになる。この負荷フラグの状態は、解析振り分け部３２に通知される。なお、少なくともデータ容量監視メータ３５を有していれば良く、パケット数監視メータ３６は省略することも可能である。
【００２９】
解析振り分け部３２では、前述の論理により出力パケット解析モジュールを決定するが、このときに出力ＦＩＦＯ３４１〜３４ａからの負荷フラグを参照する。仮に、判定結果がｘ番目のパケット解析モジュールに対応する出力ＦＩＦＯを指しており、かつ、この出力ＦＩＦＯが過負荷状態にあるときには、ｘ＋１番目のパケット解析モジュールに振り分けを行う。Ｘ＋１番目も過負荷状態であればｘ＋２番目のパケット解析モジュールに振り分けを行う。
【００３０】
順序補正バッファ２４は、ａ個のパケット解析モジュール２２１〜２２ａからパケットを受信し、これを多重化して出力する。但し、この出力においてはディストリビュータ２０の入力時と同じ順序でパケットが出力される必要がある。このため、ディストリビュータ２０で付与されたシーケンスナンバーを基にパケットの順序補正を行う。
【００３１】
パケットは可変長であるため、どのパケット解析モジュールからどの長さのパケットが到着するかは確定できないが、シーケンスナンバーが一巡する中での順序補正を行えば復元は可能である。
【００３２】
図４は、順序補正バッファ２４の第１実施例のブロック図を示す。同図中、パケット情報抽出部４０１〜４０ａはパケット解析モジュール２２１〜２２ａから供給されるパケットはパケット情報抽出部４０１〜４０ａから一次バッファ４２１〜４２ａを経て、バッファ制御部４４を通してパケットバッファ４６に格納される。
【００３３】
パケット情報抽出部４０１〜４０ａはパケット解析モジュール２２１〜２２ａから供給されるパケットそれぞれのシーケンスナンバーとパケット長を抽出し、バッファ制御部４４を通してアドレス管理テーブル４８に格納する。
【００３４】
パケットバッファ４６は実際のパケットデータを供給される順に格納しておくメモリである。アドレス管理テーブル４８は、パケットバッファ４６に格納されているパケットの先頭アドレス及びパケット長とタグビットをパケット単位で記憶する。アドレス管理テーブル４８は、シーケンスナンバーに対応した０〜Ｎのアドレスのエントリを持つ。
【００３５】
パケット解析モジュール２２１〜２２ａからパケットが到着すると、そのパケットを到着順にパケットバッファ４６に書き込む。次に、書き込んだパケットのシーケンスナンバーを参照し、アドレス管理テーブル４８の上記シーケンスナンバーに該当するアドレスのエントリに、到着したパケットを書込んだパケットバッファ４６における先頭アドレスとパケット長及び有効なエントリであることを表すタグビット（値１）を書き込んで、このエントリを登録する。
【００３６】
アドレス管理テーブル４８の全アドレスのタグビットが値１となって、パケットバッファ４６にシーケンスナンバー０〜Ｎのパケットが全て格納されていることがバッファ制御部４４にて認識されると、バッファ制御部４４は、読み出しポインタ（Ｒｄｐ）に基づいて、アドレス管理テーブル４８のアドレス０から順に各エントリの内容、つまり、先頭アドレス及びパケット長を読み出し、パケットバッファ４６の先頭アドレスで指示されるアドレスからパケット長だけパケットデータを読み出すことにより、パケットバッファ４６からシーケンスナンバー順にパケットを読み出して行く。
【００３７】
そして、パケットバッファ４６からの各パケットの読み出しが完了したらバッファ制御部４４はアドレス管理テーブル４８の読み出しパケットに対応するアドレスのタグビットを値０にクリアすることでエントリが空いたことを示す。そして、読み出しポインタ（Ｒｄｐ）をインクリメントして、上記の処理を繰り返す。この処理により、パケットバッファ４６から読み出されるパケットの順序は、ディストリビュータ２０に入力時の順序と同一となる。
【００３８】
この順序補正において、パケット処理装置内で正常なデータ伝送が行われている場合には、シーケンスナンバーの欠落等が無く論理的な矛盾を来さないが、パケット処理装置内の伝送路の間欠障害やビットエラー等により、シーケンスナンバーが欠落したり重複した場合の異常処理が問題となる。
【００３９】
このため、アドレス管理テーブル４８に対して、順序補正リカバリ機構を設ける。パケットバッファ４６にパケットを格納する毎に、バッファ制御部４４はカウンタ４７を１だけインクリメントし、パケットバッファ４６からパケットを読み出す毎に１だけデクリメントする。
【００４０】
パケット入力数と出力数が一致する正常時には、カウンタ４７は一定値を維持することになるが、パケットロス発生時は順序補正からの出力が停止するため、カウンタが増加してゆくことになる。このカウンタ値を例えばＮ／２を閾値として監視することで障害を検出することができる。
【００４１】
障害再開時はディストリビュータ２０のＳＮ生成初期値を０に戻し、バッファ制御部４４の読み出しポインタ（Ｒｄｐ）の値を０に戻し、更に、パケットロス検出用のカウンタ４７を０に戻すことで処理を再開する。
【００４２】
なお、パケットロス以外にも、順序補正バッファ２４の入力部において、パケットデータに対してパリティ，ＣＲＣ等を用いてエラー監視を行い、その結果がエラーであった場合や、パケット解析モジュール２２１〜２２ａにおいて障害を検出した場合にも同様の再開処理を行う。
【００４３】
図５は、順序補正バッファ２４の第２実施例のブロック図を示す。同図中、図４と同一部分には同一符号を付す。図５において、パケット情報抽出部４０１〜４０ａはパケット解析モジュール２２１〜２２ａから供給されるパケットはパケット情報抽出部４０１〜４０ａから一次バッファ４２１〜４２ａを経て、バッファ制御部５０を通してパケットバッファ４６に格納される。
【００４４】
パケット情報抽出部４０１〜４０ａはパケット解析モジュール２２１〜２２ａから供給されるパケットそれぞれのシーケンスナンバーとパケット長を抽出し、バッファ制御部５０を通してアドレス管理テーブル４８に格納する。
【００４５】
パケットバッファ４６は実際のパケットデータを供給される順に格納しておくメモリである。アドレス管理テーブル４８は、パケットバッファ４６に格納されているパケットの先頭アドレス及びパケット長とタグビットをパケット単位で記憶する。アドレス管理テーブル４８は、シーケンスナンバーに対応した０〜Ｎのアドレスのエントリを持つ。
【００４６】
パケット解析モジュール２２１〜２２ａからパケットが到着すると、そのパケットを到着順にパケットバッファ４６に書き込む。次に、書き込んだパケットのシーケンスナンバーを参照し、アドレス管理テーブル４８の上記シーケンスナンバーに該当するアドレスのエントリに、到着したパケットを書込んだパケットバッファ４６における先頭アドレスとパケット長及び有効なエントリであることを表すタグビット（値１）を書き込んで、このエントリを登録する。
【００４７】
バッファ制御部５０は、読み出しポインタ（Ｒｄｐ）に基づいて、アドレス管理テーブル４８のアドレス０から順にテーブルの内容、つまり、先頭アドレス及びパケット長及びタグビットを読み出し、タグビットが値１でエントリ登録が完了していることを認識すると、パケットバッファ４６からの先頭アドレスで指示されるアドレスからパケット長だけパケットデータを読み出して行く。
【００４８】
この読み出しが完了したら当該タグビットの値を０にクリアすることでアドレス管理テーブル４８のエントリが空いたことを示す。また、バッファ制御部５０は読み出しポインタをインクリメントする。この処理により、パケットバッファ４６から読み出されるパケットの順序は、ディストリビュータ２０の入力時と同一となる。
【００４９】
この順序補正において、パケット処理装置内で正常なデータ伝送が行われている場合には、シーケンスナンバーの欠落等が無く論理的な矛盾を来さないが、パケット処理装置内の伝送路の間欠障害やビットエラー等により、シーケンスナンバーが欠落したり重複した場合の異常処理が問題となる。
【００５０】
このため、アドレス管理テーブル４８に対して、順序補正リカバリ機構を設ける。アドレス管理テーブル４８に監視ウィンドウ値Ｗを設定し、バッファ制御部５０は、アドレス管理テーブル４８の読み出しポインタ（Ｒｄｐ）＋ウィンドウ値（Ｗ）よりも先のエントリに登録された場合に、パケットロスとみなして障害を検出する。なお、アドレス管理テーブル４８はアドレスＮがアドレス０に連続するリング構造として扱う。
【００５１】
シーケンスナンバーの欠落や重複がない場合には、アドレス管理テーブル４８のアドレス０から順にエントリが登録されると共に、登録されたエントリが順次読み出されるため、図６（Ａ）に示すように、アドレス管理テーブル４８の読み出しポインタ（Ｒｄｐ）＋ウィンドウ値（Ｗ）よりも先のエントリに登録されることはない。
【００５２】
しかし、シーケンスナンバーの欠落や重複が生じ、図６（Ｂ）に示すように、アドレス管理テーブル４８のアドレス３，６でエントリが登録されないパケットロスが発生した場合には、アドレス管理テーブル４８の読み出しポインタ（Ｒｄｐ）はアドレス３で停止し、アドレス管理テーブル４８の読み出しポインタ（Ｒｄｐ）＋ウィンドウ値（Ｗ）よりも先のエントリに登録されるため障害が検出される。
【００５３】
この場合の障害再開は図６（Ｃ）に示すように、アドレス管理テーブル４８のアドレス（Ｒｄｐ＋Ｗ）のエントリから逆順（降順）にエントリを遡って、連続して登録されているエントリの先頭（アドレス７）に読み出しポインタ（Ｒｄｐ）を移動し、読み出し処理を再開する。
【００５４】
第１実施例ではシーケンスナンバーの欠落や重複によりＮ／２個のパケットが破棄されるのに対し、本実施例では有効なエントリを無駄に廃棄することなく障害復旧処理を行うことが可能となる。
【００５５】
図２に戻って説明するに、サーチエンジン２６は、分散処理を行う場合の集約的な検索エンジンである。ＣＡＭ２７と、その関連データを格納するＲＡＭ２８を備え、上位ソフトウエアからルーティングエントリやフィルタリングエントリが設定されているものである。
【００５６】
パケットは負荷分散されるため、同じフローに属するパケット、即ち宛先アドレスと発信元アドレスが同じパケットが異なるパケット解析モジュールに分配される可能性があるため、複数のパケット解析モジュール２２１〜２２ａで同一のサーチエンジン２６をアクセスする。
【００５７】
このとき、複数のパケット解析モジュール２２１〜２２ａからのアクセスが同時に実施される可能性がある、これらの調停はサーチエンジン２６が行う。調停論理は、タイムスロット割り当て方式、もしくはラウンドロビン制御により行う。この調停機能のために、サーチエンジン２６の内部においては、各パケット解析モジュール２２１〜２２ａに対応して検索リクエストをキューイングするリクエストキューを配備しておく。
【００５８】
更に、サーチエンジン２６においてはカウンタを備え、ＣＡＭ２７の各エントリ毎にヒットした回数をカウントする。これにより、分散ルーティングされた同一フローのパケットのカウントが可能となり、集約的に統計情報を収集することが可能となる。
【００５９】
図７は、本発明のパケット処理装置を適用したＩＰルータ装置の一実施例の構成図を示す。同図中、回線終端部６０１〜６０Ｎそれぞれは例えば伝送速度１０Ｇｂｐｓの光回線（ＯＣ−１９２）を終端しており、各回線から受信したパケットはブレード単位で設けられたパケット処理部６２１〜６２Ｎに供給される。
【００６０】
パケット処理部６２１〜６２Ｎそれぞれは、２系統のパケット処理装置を有し、これらは図２と同様に、ディストリビュータ６４，６５と、処理速度が例えば２．５Ｇｂｐｓのパケット解析モジュール（ＮＰ）６６１〜６６４，６７１〜６７４と、順序補正バッファ６８，６９と、マルチキュー７０，７１から構成されている。なお、パケット解析モジュール（ＰＦＥ）６６１〜６６４，６７１〜６７４それぞれには図２と同様にサーチエンジンが接続されている。
【００６１】
各回線から受信したパケットはディストリビュータ６４によりパケット解析モジュール６６１〜６６４に分散されて宛先、発信元等各種の情報を解析され、順序補正バッファ６８から入力順に読み出された後、マルチキュー７０を構成する複数のキューにパケット毎にクラス（優先度）を付加してキューイングされ、優先度の高い音声パケット等を優先して取り出す如き既存のスケジューリングアルゴリズムによって各キューから取り出され、スイッチファブリック７２に供給される。
【００６２】
そして、スイッチファブリック７２でスイッチングされたパケットは、ディストリビュータ６５によりパケット処理部６２１〜６２Ｎに供給され、パケット解析モジュール６７１〜６７４に分散されて宛先、発信元等各種の情報を解析され、順序補正バッファ６９から入力順に読み出された後、マルチキュー７１を構成する複数のキューにパケット毎にクラス（優先度）を付加してキューイングされ、既存のスケジューリングアルゴリズムによって各キューから取り出され、回線終端部６０１〜６０Ｎを経て宛先の回線に送出される。
【００６３】
このように、本発明によれば、データの高速化が進んでも、新たに高速のパケット解析モジュールを開発することなく、既に存在するパケット解析モジュールを用いて高速なデータ転送処理を実現することが可能となる。また、パケット解析モジュールの処理能力を軽減させることができ、多彩な処理機能の組み込みが可能となる。
【００６４】
更に、負荷分散により同一フローが異なるパケット解析モジュールで処理されたとしても、単一のＣＡＭの設定によりルーティングが可能であり、かつ集約的な統計情報の収集も複雑なソフトウエア制御を必要としない。また、パケットロス等の障害発生時に、有効なパケットを無駄に廃棄せずに処理を再開することが可能となる。
【００６５】
なお、ディストリビュータ２０が請求項記載の分配手段に対応し、パケット解析モジュール２２１〜２２ａがパケット解析手段に対応し、順序補正バッファ２４が順序補正手段に対応し、出力ＦＩＦＯ３４１〜３４ａが出力バッファ手段に対応し、パケットバッファ４６がパケットバッファ手段に対応し、アドレス管理テーブル４８がアドレス管理手段に対応し、バッファ制御部４４がバッファ制御手段に対応し、カウンタ４７が第１障害検出手段に対応し、バッファ制御部５０が第２障害検出手段に対応し、サーチエンジン２６が検索手段に対応する。
【００６６】
（付記１） 入力されたパケットに一連番号を付加して分配する分配手段と、
前記分配手段から分配されるパケットの情報解析処理を並列に実行する複数のパケット解析手段と、
前記複数のパケット解析手段からパケットを供給され、前記パケットに付加されている一連番号順に並べ替えて出力する順序補正手段を
有することを特徴とするパケット処理装置。
【００６７】
（付記２） 付記１記載のパケット処理装置において、
前記分配手段は、入力されたパケット内の所定ビットの値に応じて前記複数のパケット解析手段に分配することを特徴とするパケット処理装置。
【００６８】
（付記３） 付記１または２記載のパケット処理装置において、
前記分配手段は、前記パケット解析モジュール単位に設けた複数の出力バッファ手段を有し、
データ滞留量が閾値を超えた出力バッファ手段に対し、入力されたパケットの分配を停止することを特徴とするパケット処理装置。
【００６９】
（付記４） 付記１記載のパケット処理装置において、
前記順序補正手段は、前記複数のパケット解析手段から供給されるパケットを格納するパケットバッファ手段と、
前記パケットに付加されている一連番号に対応したエントリを持つアドレス管理手段と、
前記複数のパケット解析手段から供給されたパケットを格納した前記パケットバッファ手段のアドレスを、そのパケットに付加されている一連番号に応じた前記アドレス管理手段のエントリに格納し、前記アドレス管理手段のエントリから前記一連番号順に前記パケットバッファ手段のアドレスを読み出し、前記パケットバッファ手段から前記一連番号順にパケットを読み出して出力するバッファ制御手段を
有することを特徴とするパケット処理装置。
【００７０】
（付記５） 付記４記載のパケット処理装置において、
前記バッファ制御手段は、前記アドレス管理手段の全エントリに前記パケットバッファ手段のアドレスが格納されたのち、前記パケットバッファ手段のアドレスの読み出しを行うことを特徴とするパケット処理装置。
【００７１】
（付記６） 付記５記載のパケット処理装置において、
前記順序補正手段は、前記パケットバッファ手段に格納されたパケット数と読み出されたパケット数の差が所定値を超えたとき障害を検出する第１障害検出手段を有することを特徴とするパケット処理装置。
【００７２】
（付記７） 付記４記載のパケット処理装置において、
前記順序補正手段は、前記パケットバッファ手段のアドレスを格納した前記アドレス管理手段のエントリが、前記パケットバッファ手段のアドレスを読み出す前記アドレス管理手段のエントリに、所定の監視ウィンドウ値を加算したエントリより先となったとき、障害を検出する第２障害検出手段を有することを特徴とするパケット処理装置。
【００７３】
（付記８） 付記７記載のパケット処理装置において、
前記順序補正手段は、前記障害検出手段が障害を検出したのち、前記パケットバッファ手段のアドレスを最後に格納した前記アドレス管理手段のエントリから遡り連続して前記パケットバッファ手段のアドレスが格納されている先頭のエントリから前記パケットバッファ手段のアドレスの読み出しを再開することを特徴とするパケット処理装置。
【００７４】
（付記９） 付記１乃至８のいずれか記載のパケット処理装置において、
前記複数のパケット解析手段からの依頼による検索処理を集約して実行する検索手段を有することを特徴とするパケット処理装置。
【００７５】
（付記１０） 付記９記載のパケット処理装置において、
前記検索手段は、複数のパケット解析手段からのアクセスを調停する機能を有することを特徴とするパケット処理装置。
【００７６】
（付記１１） 付記９記載のパケット処理装置において、
前記検索手段は、連想メモリを用いて検索を行うことを特徴とするパケット処理装置。
【００７７】
（付記１２） 付記１１記載のパケット処理装置において、
前記検索手段は、前記連想メモリの各エントリ毎にヒット回数を計数することを特徴とするパケット処理装置。
【００７８】
【発明の効果】
上述の如く、本発明によれば、入力パケットを複数のパケット解析手段で分散処理することで、全体としての中継処理性能を向上することができ、複数のパケット解析手段に分配されたパケットが可変長であっても、入力順にパケットを出力することができ、また、障害を検出することができる。
【図面の簡単な説明】
【図１】ＩＰルータ装置の一例の構成図である。
【図２】本発明のパケット処理装置の一実施例のブロック図である。
【図３】ディストリビュータの一実施例のブロック図である。
【図４】順序補正バッファの第１実施例のブロック図である。
【図５】順序補正バッファの第２実施例のブロック図である。
【図６】順序補正バッファの第２実施例の動作を説明するための図である。
【図７】本発明のパケット処理装置を適用したＩＰルータ装置の一実施例の構成図である。
【符号の説明】
２０，３０，６４，６５ ディストリビュータ
２２１〜２２ａ，６６１〜６６４，６７１〜６７４ パケット解析モジュール（ＰＦＥ）
２４，６８，６９ 順序補正バッファ
２６ サーチエンジン
２７ ＣＡＭ
２８ ＲＡＭ
３０ ＳＮ付与部（ＳＮ＿ＧＥＮ）
３２ 解析振り分け部
３４１〜３４ａ 出力ＦＩＦＯ
３５ データ容量監視メータ（ＤＣＴ）
３６ パケット数監視メータ（ＰＣＴ）
３７ フラグ制御部
４０１〜４０ａ パケット情報抽出部
４２１〜４２ａ 一次バッファ
４４，５０ バッファ制御部
４６ パケットバッファ
４７ カウンタ
４８ アドレス管理テーブル
６０１〜６０Ｎ 回線終端部
６２１〜６２Ｎ パケット処理部
【発明の属する技術分野】
本発明は、パケット処理装置に関し、パケットの宛先、発信元等各種の情報を解析するパケット処理装置に関する。
【０００２】
【従来の技術】
ＩＰ（Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ）等のパケットを処理するルータ装置等においては、内部にパケット解析モジュールを装備し、パケットの宛先、発信元等各種の情報を解析した結果に従い、パケット転送処理を行っている。
【０００３】
一般的には、上記パケット解析モジュールは、ネットワークプロセッサ等のデバイスが適用されているのが現状であり、パケットの解析にはＣＡＭデバイスが用いられる。ＣＡＭ（Ｃｏｎｔｅｎｔ Ａｄｄｒｅｓｓａｂｌｅ Ｍｅｍｏｒｙ）即ち連想メモリは、メモリ（ＣＡＭエントリ）に格納されているデータをキーとして入力し、そのキーが格納されているＣＡＭエントリのアドレスを返却する機能を実現する。
【０００４】
ＩＰルータ装置は、電話交換機等と違ってコネクションレス通信であり、入力されるパケットをリアルタイムに解析し、その宛先、転送可否を判定するのが特徴である。
【０００５】
図１は、ＩＰルータ装置の一例の構成図を示す。同図中、回線終端部１０１〜１０Ｎそれぞれは回線を終端しており、各回線から受信したパケットはパケット処理部１２１〜１２Ｎに供給される。パケット処理部１２１〜１２Ｎはネットワークプロセッサ（ＮＰ）を有し、パケットの宛先や発信元等各種の情報を解析してパケットと共にスイッチファブリック１４に供給する。スイッチファブリック１４は上記解析結果に応じてパケットをスイッチングし、スイッチングされたパケットはパケット処理部１２１〜１２Ｎでパケットの宛先や発信元等各種の情報を解析されたのち、回線終端部１０１〜１０Ｎを経て宛先の回線に送出される。
【０００６】
また、この他にも、可変長パケットを扱うシステムとしては、例えば、特許文献１に記載のようなものもある。
【０００７】
【特許文献１】
特開２０００−１０１６３８号公報
【０００８】
【発明が解決しようとする課題】
近年、データの高速化が進み、ルータ自体の容量、転送速度も上昇する傾向にあるが、この場合、パケット解析モジュール（ＰＦＥ：Ｐａｃｋｅｔ Ｆｏｒｗａｒｄｉｎｇ Ｅｎｇｉｎｅ）の処理速度は転送速度に応じて高くしなければならない。
【０００９】
しかしながら、パケット解析モジュールとして用いられるネットワークプロセッサに代表されるようなデバイスは、処理能力に限界があり、転送速度とパケット長によっては、１パケットについて行わなくてはならない処理が、パケット転送時間内に完了しないケースも発生してくる。更に、物理速度が高くなれば、この傾向は顕著になりパケット解析モジュールの中継性能の劣化を招く可能性が高くなるという問題点があった。
【００１０】
本発明は、上記の点に鑑みなされたものであり、入力パケットを複数のパケット解析モジュールで分散処理することで、全体としての中継処理性能を向上することができるパケット処理装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
請求項１に記載の発明は、入力されたパケットに一連番号を付加して分配する分配手段と、分配手段から分配されるパケットの情報解析処理を並列に実行する複数のパケット解析手段と、複数のパケット解析手段からパケットを供給され、パケットに付加されている一連番号順に並べ替えて出力する順序補正手段を有し、
前記順序補正手段は、
前記複数のパケット解析手段から供給されるパケットを格納するパケットバッファ手段と、
前記パケットに付加されている一連番号に対応したエントリを持つアドレス管理手段と、
前記複数のパケット解析手段から供給されたパケットを格納した前記パケットバッファ手段のアドレスを、そのパケットに付加されている一連番号に応じた前記アドレス管理手段のエントリに格納し、前記アドレス管理手段のエントリから前記一連番号順に前記パケットバッファ手段のアドレスを読み出し、前記パケットバッファ手段から前記一連番号順にパケットを読み出して出力するバッファ制御手段と、
前記順序補正手段の障害を検出する障害検出手段を有することにより、
入力パケットを複数のパケット解析手段で分散処理することで、全体としての中継処理性能を向上することができ、複数のパケット解析手段に分配されたパケットが可変長であっても、入力順にパケットを出力することができ、また、障害を検出することができる。
【００１２】
請求項２に記載の発明では、バッファ制御手段は、アドレス管理手段の全エントリに前記パケットバッファ手段のアドレスが格納されたのち、パケットバッファ手段のアドレスの読み出しを行い、
前記障害検出手段は、前記パケットバッファ手段に格納されたパケット数と読み出されたパケット数の差が所定値を超えたとき障害を検出する。
【００１３】
請求項３に記載の発明では、障害検出手段は、パケットバッファ手段のアドレスを格納したアドレス管理手段のエントリが、パケットバッファ手段のアドレスを読み出すアドレス管理手段のエントリに、所定の監視ウィンドウ値を加算したエントリより先となったとき、障害を検出する。
【００１４】
請求項４に記載の発明では、順序補正手段は、障害検出手段が障害を検出したのち、パケットバッファ手段のアドレスを最後に格納したアドレス管理手段のエントリから遡り連続してパケットバッファ手段のアドレスが格納されている先頭のエントリからパケットバッファ手段のアドレスの読み出しを再開する。
【００１６】
【発明の実施の形態】
図２は、本発明のパケット処理装置の一実施例のブロック図を示す。このパケット処理装置は、例えば図１のパケット処理部１２１〜１２Ｎそれぞれに使用される。
【００１７】
図２において、入力パケットはディストリビュータ２０に入力され、パケット解析モジュール（ＰＦＥ）２２１〜２２ａに分配される。パケット解析モジュール（ＰＦＥ）２２１〜２２ａそれぞれで宛先、発信元等各種の情報を解析されたパケットは順序補正バッファ２４に格納され、順序補正バッファ２４から入力順に読み出され、スイッチファブリックに向けて出力される。
【００１８】
ここで、ディストリビュータ２０の入力物理帯域をＢＷとしたとき、ＢＷ／ａ以上の入出力物理帯域を持つａ個もしくはそれ以上のパケット解析モジュール２２１〜２２ａを並列に配置した構成である。ディストリビュータ２０の出力は、パケット解析モジュール２２１〜２２ａの入力とインタフェースがとられ、パケット解析モジュール２２１〜２２ａそれぞれの出力は順序補正バッファ２４の入力とインタフェースがとられている。
【００１９】
更に、順序補正バッファ２４の出力は物理帯域ＢＷ以上を持つ構成とする。この構成により、物理帯域ＢＷを持つパケット処理装置を複数のパケット解析モジュールで仮想的に実現できる。
【００２０】
図３は、ディストリビュータ２０の一実施例のブロック図を示す。ディストリビュータ２０は、ＳＮ付与部３０、解析振り分け部３２、出力ＦＩＦＯ３４１〜３４ａの３種のブロックから構成されており、入力されるパケットを後段の複数のパケット解析モジュールのいずれかに振り分けて該当出力ポートに転送する。
【００２１】
ＳＮ付与部（ＳＮ＿ＧＥＮ）３０は、最終段の順序補正制御のために、入力パケットにシーケンスナンバー（ＳＮ）を付与し、入力パケットの特定フィールドに上記のシーケンスナンバーが記入される。このシーケンスナンバーは、０〜Ｎの値をサイクリックに付与していくが、整数Ｎの値については、システムで提供する最小パケット長Ｌｍｉｎ、最大パケット長Ｌｍａｘをパケット解析モジュールＰ個で処理する場合、次式で表される。
【００２２】
整数Ｎ≧整数Ｎｉｎｔ×（Ｐ−１）＋１
ただし、整数Ｎｉｎｔ＞Ｌｍａｘ／Ｌｍｉｎ
これにより、整数Ｎは、あるパケット解析モジュールに最大長パケットが振り分けられ、それ以外のすべてのパケット解析モジュールに全て最小パケットが振り分けられる最悪ケースにおいて、最大長パケットがあるパケット解析モジュールから出力され始めたてから完了するまでに、順序補正バッファに到着しうる全パケット数である。
【００２３】
解析振り分け部３２は、各パケットを複数のパケット解析モジュールに振り分けるが、この振り分けについては、いくつかの方法がある。基本的には、パケット内の特定エリア（宛先アドレス，発信元アドレス、または、その双方）を参照し、その中の所定ビットをコード値とみなし、そのコードに対応するパケット解析モジュールに出力する。これにより、宛先アドレスや発信元アドレスが同じパケットを同一のパケット解析モジュールに分配して、宛先アドレスや発信元アドレスが同じパケットの順序を保つことができる。
【００２４】
なお、このような単純なコードではなく、パケット内の所定ビットを特定の式で除算した余りによる振り分け等も可能である。
【００２５】
解析振り分け部３２はこの振り分け判定に従い、決定された出力ポートから出力ＦＩＦＯ３４１〜３４ａのいずれかに該当パケットを書き込み、出力ＦＩＦＯ３４１〜３４ａそれぞれの出力はパケット解析モジュール２２１〜２２ａの物理帯域速度で読み出される。
【００２６】
ここで、上記の方法で振り分けを行った場合、入力パケットのデータパターンによっては、パケット解析モジュール２２１〜２２ａにデータの偏りが発生する場合があり、偏りが発生した場合には、それを補正し負荷の低いパケット解析モジュールへの迂回を制御して、各パケット解析モジュールの負荷を平均化する必要がある。このため、出力ＦＩＦＯ３４１〜３４ａそれぞれには二種類の負荷計測用のメータを配置する。
【００２７】
データ容量監視メータ（ＤＣＴ）３５は、パケット解析モジュール単位に装備している出力ＦＩＦＯ３４１〜３４ａのデータ滞留量を監視するものである。フラグ制御部３７には、この計測値に対する閾値が設定可能である。フラグ制御部３７は任意の時刻における滞留量を閾値と比較し、閾値を上回っていれば負荷フラグを１にセットする。なお、閾値はヒステリシス制御が可能なように、負荷フラグのセット／リセットで個別に設けることも可能である。
【００２８】
パケット数監視メータ（ＰＣＴ）３６は、出力ＦＩＦＯの内部にあるパケット数を監視する。フラグ制御部３７には、データ容量監視メータ３５同様に閾値が設定可能である。フラグ制御部３７は、この閾値との比較により、閾値を上回っていれば負荷フラグを１にセットする。つまり、負荷フラグは二種のメータのいずれかの閾値オーバーで１にセットされることになる。この負荷フラグの状態は、解析振り分け部３２に通知される。なお、少なくともデータ容量監視メータ３５を有していれば良く、パケット数監視メータ３６は省略することも可能である。
【００２９】
解析振り分け部３２では、前述の論理により出力パケット解析モジュールを決定するが、このときに出力ＦＩＦＯ３４１〜３４ａからの負荷フラグを参照する。仮に、判定結果がｘ番目のパケット解析モジュールに対応する出力ＦＩＦＯを指しており、かつ、この出力ＦＩＦＯが過負荷状態にあるときには、ｘ＋１番目のパケット解析モジュールに振り分けを行う。Ｘ＋１番目も過負荷状態であればｘ＋２番目のパケット解析モジュールに振り分けを行う。
【００３０】
順序補正バッファ２４は、ａ個のパケット解析モジュール２２１〜２２ａからパケットを受信し、これを多重化して出力する。但し、この出力においてはディストリビュータ２０の入力時と同じ順序でパケットが出力される必要がある。このため、ディストリビュータ２０で付与されたシーケンスナンバーを基にパケットの順序補正を行う。
【００３１】
パケットは可変長であるため、どのパケット解析モジュールからどの長さのパケットが到着するかは確定できないが、シーケンスナンバーが一巡する中での順序補正を行えば復元は可能である。
【００３２】
図４は、順序補正バッファ２４の第１実施例のブロック図を示す。同図中、パケット情報抽出部４０１〜４０ａはパケット解析モジュール２２１〜２２ａから供給されるパケットはパケット情報抽出部４０１〜４０ａから一次バッファ４２１〜４２ａを経て、バッファ制御部４４を通してパケットバッファ４６に格納される。
【００３３】
パケット情報抽出部４０１〜４０ａはパケット解析モジュール２２１〜２２ａから供給されるパケットそれぞれのシーケンスナンバーとパケット長を抽出し、バッファ制御部４４を通してアドレス管理テーブル４８に格納する。
【００３４】
パケットバッファ４６は実際のパケットデータを供給される順に格納しておくメモリである。アドレス管理テーブル４８は、パケットバッファ４６に格納されているパケットの先頭アドレス及びパケット長とタグビットをパケット単位で記憶する。アドレス管理テーブル４８は、シーケンスナンバーに対応した０〜Ｎのアドレスのエントリを持つ。
【００３５】
パケット解析モジュール２２１〜２２ａからパケットが到着すると、そのパケットを到着順にパケットバッファ４６に書き込む。次に、書き込んだパケットのシーケンスナンバーを参照し、アドレス管理テーブル４８の上記シーケンスナンバーに該当するアドレスのエントリに、到着したパケットを書込んだパケットバッファ４６における先頭アドレスとパケット長及び有効なエントリであることを表すタグビット（値１）を書き込んで、このエントリを登録する。
【００３６】
アドレス管理テーブル４８の全アドレスのタグビットが値１となって、パケットバッファ４６にシーケンスナンバー０〜Ｎのパケットが全て格納されていることがバッファ制御部４４にて認識されると、バッファ制御部４４は、読み出しポインタ（Ｒｄｐ）に基づいて、アドレス管理テーブル４８のアドレス０から順に各エントリの内容、つまり、先頭アドレス及びパケット長を読み出し、パケットバッファ４６の先頭アドレスで指示されるアドレスからパケット長だけパケットデータを読み出すことにより、パケットバッファ４６からシーケンスナンバー順にパケットを読み出して行く。
【００３７】
そして、パケットバッファ４６からの各パケットの読み出しが完了したらバッファ制御部４４はアドレス管理テーブル４８の読み出しパケットに対応するアドレスのタグビットを値０にクリアすることでエントリが空いたことを示す。そして、読み出しポインタ（Ｒｄｐ）をインクリメントして、上記の処理を繰り返す。この処理により、パケットバッファ４６から読み出されるパケットの順序は、ディストリビュータ２０に入力時の順序と同一となる。
【００３８】
この順序補正において、パケット処理装置内で正常なデータ伝送が行われている場合には、シーケンスナンバーの欠落等が無く論理的な矛盾を来さないが、パケット処理装置内の伝送路の間欠障害やビットエラー等により、シーケンスナンバーが欠落したり重複した場合の異常処理が問題となる。
【００３９】
このため、アドレス管理テーブル４８に対して、順序補正リカバリ機構を設ける。パケットバッファ４６にパケットを格納する毎に、バッファ制御部４４はカウンタ４７を１だけインクリメントし、パケットバッファ４６からパケットを読み出す毎に１だけデクリメントする。
【００４０】
パケット入力数と出力数が一致する正常時には、カウンタ４７は一定値を維持することになるが、パケットロス発生時は順序補正からの出力が停止するため、カウンタが増加してゆくことになる。このカウンタ値を例えばＮ／２を閾値として監視することで障害を検出することができる。
【００４１】
障害再開時はディストリビュータ２０のＳＮ生成初期値を０に戻し、バッファ制御部４４の読み出しポインタ（Ｒｄｐ）の値を０に戻し、更に、パケットロス検出用のカウンタ４７を０に戻すことで処理を再開する。
【００４２】
なお、パケットロス以外にも、順序補正バッファ２４の入力部において、パケットデータに対してパリティ，ＣＲＣ等を用いてエラー監視を行い、その結果がエラーであった場合や、パケット解析モジュール２２１〜２２ａにおいて障害を検出した場合にも同様の再開処理を行う。
【００４３】
図５は、順序補正バッファ２４の第２実施例のブロック図を示す。同図中、図４と同一部分には同一符号を付す。図５において、パケット情報抽出部４０１〜４０ａはパケット解析モジュール２２１〜２２ａから供給されるパケットはパケット情報抽出部４０１〜４０ａから一次バッファ４２１〜４２ａを経て、バッファ制御部５０を通してパケットバッファ４６に格納される。
【００４４】
パケット情報抽出部４０１〜４０ａはパケット解析モジュール２２１〜２２ａから供給されるパケットそれぞれのシーケンスナンバーとパケット長を抽出し、バッファ制御部５０を通してアドレス管理テーブル４８に格納する。
【００４５】
パケットバッファ４６は実際のパケットデータを供給される順に格納しておくメモリである。アドレス管理テーブル４８は、パケットバッファ４６に格納されているパケットの先頭アドレス及びパケット長とタグビットをパケット単位で記憶する。アドレス管理テーブル４８は、シーケンスナンバーに対応した０〜Ｎのアドレスのエントリを持つ。
【００４６】
パケット解析モジュール２２１〜２２ａからパケットが到着すると、そのパケットを到着順にパケットバッファ４６に書き込む。次に、書き込んだパケットのシーケンスナンバーを参照し、アドレス管理テーブル４８の上記シーケンスナンバーに該当するアドレスのエントリに、到着したパケットを書込んだパケットバッファ４６における先頭アドレスとパケット長及び有効なエントリであることを表すタグビット（値１）を書き込んで、このエントリを登録する。
【００４７】
バッファ制御部５０は、読み出しポインタ（Ｒｄｐ）に基づいて、アドレス管理テーブル４８のアドレス０から順にテーブルの内容、つまり、先頭アドレス及びパケット長及びタグビットを読み出し、タグビットが値１でエントリ登録が完了していることを認識すると、パケットバッファ４６からの先頭アドレスで指示されるアドレスからパケット長だけパケットデータを読み出して行く。
【００４８】
この読み出しが完了したら当該タグビットの値を０にクリアすることでアドレス管理テーブル４８のエントリが空いたことを示す。また、バッファ制御部５０は読み出しポインタをインクリメントする。この処理により、パケットバッファ４６から読み出されるパケットの順序は、ディストリビュータ２０の入力時と同一となる。
【００４９】
この順序補正において、パケット処理装置内で正常なデータ伝送が行われている場合には、シーケンスナンバーの欠落等が無く論理的な矛盾を来さないが、パケット処理装置内の伝送路の間欠障害やビットエラー等により、シーケンスナンバーが欠落したり重複した場合の異常処理が問題となる。
【００５０】
このため、アドレス管理テーブル４８に対して、順序補正リカバリ機構を設ける。アドレス管理テーブル４８に監視ウィンドウ値Ｗを設定し、バッファ制御部５０は、アドレス管理テーブル４８の読み出しポインタ（Ｒｄｐ）＋ウィンドウ値（Ｗ）よりも先のエントリに登録された場合に、パケットロスとみなして障害を検出する。なお、アドレス管理テーブル４８はアドレスＮがアドレス０に連続するリング構造として扱う。
【００５１】
シーケンスナンバーの欠落や重複がない場合には、アドレス管理テーブル４８のアドレス０から順にエントリが登録されると共に、登録されたエントリが順次読み出されるため、図６（Ａ）に示すように、アドレス管理テーブル４８の読み出しポインタ（Ｒｄｐ）＋ウィンドウ値（Ｗ）よりも先のエントリに登録されることはない。
【００５２】
しかし、シーケンスナンバーの欠落や重複が生じ、図６（Ｂ）に示すように、アドレス管理テーブル４８のアドレス３，６でエントリが登録されないパケットロスが発生した場合には、アドレス管理テーブル４８の読み出しポインタ（Ｒｄｐ）はアドレス３で停止し、アドレス管理テーブル４８の読み出しポインタ（Ｒｄｐ）＋ウィンドウ値（Ｗ）よりも先のエントリに登録されるため障害が検出される。
【００５３】
この場合の障害再開は図６（Ｃ）に示すように、アドレス管理テーブル４８のアドレス（Ｒｄｐ＋Ｗ）のエントリから逆順（降順）にエントリを遡って、連続して登録されているエントリの先頭（アドレス７）に読み出しポインタ（Ｒｄｐ）を移動し、読み出し処理を再開する。
【００５４】
第１実施例ではシーケンスナンバーの欠落や重複によりＮ／２個のパケットが破棄されるのに対し、本実施例では有効なエントリを無駄に廃棄することなく障害復旧処理を行うことが可能となる。
【００５５】
図２に戻って説明するに、サーチエンジン２６は、分散処理を行う場合の集約的な検索エンジンである。ＣＡＭ２７と、その関連データを格納するＲＡＭ２８を備え、上位ソフトウエアからルーティングエントリやフィルタリングエントリが設定されているものである。
【００５６】
パケットは負荷分散されるため、同じフローに属するパケット、即ち宛先アドレスと発信元アドレスが同じパケットが異なるパケット解析モジュールに分配される可能性があるため、複数のパケット解析モジュール２２１〜２２ａで同一のサーチエンジン２６をアクセスする。
【００５７】
このとき、複数のパケット解析モジュール２２１〜２２ａからのアクセスが同時に実施される可能性がある、これらの調停はサーチエンジン２６が行う。調停論理は、タイムスロット割り当て方式、もしくはラウンドロビン制御により行う。この調停機能のために、サーチエンジン２６の内部においては、各パケット解析モジュール２２１〜２２ａに対応して検索リクエストをキューイングするリクエストキューを配備しておく。
【００５８】
更に、サーチエンジン２６においてはカウンタを備え、ＣＡＭ２７の各エントリ毎にヒットした回数をカウントする。これにより、分散ルーティングされた同一フローのパケットのカウントが可能となり、集約的に統計情報を収集することが可能となる。
【００５９】
図７は、本発明のパケット処理装置を適用したＩＰルータ装置の一実施例の構成図を示す。同図中、回線終端部６０１〜６０Ｎそれぞれは例えば伝送速度１０Ｇｂｐｓの光回線（ＯＣ−１９２）を終端しており、各回線から受信したパケットはブレード単位で設けられたパケット処理部６２１〜６２Ｎに供給される。
【００６０】
パケット処理部６２１〜６２Ｎそれぞれは、２系統のパケット処理装置を有し、これらは図２と同様に、ディストリビュータ６４，６５と、処理速度が例えば２．５Ｇｂｐｓのパケット解析モジュール（ＮＰ）６６１〜６６４，６７１〜６７４と、順序補正バッファ６８，６９と、マルチキュー７０，７１から構成されている。なお、パケット解析モジュール（ＰＦＥ）６６１〜６６４，６７１〜６７４それぞれには図２と同様にサーチエンジンが接続されている。
【００６１】
各回線から受信したパケットはディストリビュータ６４によりパケット解析モジュール６６１〜６６４に分散されて宛先、発信元等各種の情報を解析され、順序補正バッファ６８から入力順に読み出された後、マルチキュー７０を構成する複数のキューにパケット毎にクラス（優先度）を付加してキューイングされ、優先度の高い音声パケット等を優先して取り出す如き既存のスケジューリングアルゴリズムによって各キューから取り出され、スイッチファブリック７２に供給される。
【００６２】
そして、スイッチファブリック７２でスイッチングされたパケットは、ディストリビュータ６５によりパケット処理部６２１〜６２Ｎに供給され、パケット解析モジュール６７１〜６７４に分散されて宛先、発信元等各種の情報を解析され、順序補正バッファ６９から入力順に読み出された後、マルチキュー７１を構成する複数のキューにパケット毎にクラス（優先度）を付加してキューイングされ、既存のスケジューリングアルゴリズムによって各キューから取り出され、回線終端部６０１〜６０Ｎを経て宛先の回線に送出される。
【００６３】
このように、本発明によれば、データの高速化が進んでも、新たに高速のパケット解析モジュールを開発することなく、既に存在するパケット解析モジュールを用いて高速なデータ転送処理を実現することが可能となる。また、パケット解析モジュールの処理能力を軽減させることができ、多彩な処理機能の組み込みが可能となる。
【００６４】
更に、負荷分散により同一フローが異なるパケット解析モジュールで処理されたとしても、単一のＣＡＭの設定によりルーティングが可能であり、かつ集約的な統計情報の収集も複雑なソフトウエア制御を必要としない。また、パケットロス等の障害発生時に、有効なパケットを無駄に廃棄せずに処理を再開することが可能となる。
【００６５】
なお、ディストリビュータ２０が請求項記載の分配手段に対応し、パケット解析モジュール２２１〜２２ａがパケット解析手段に対応し、順序補正バッファ２４が順序補正手段に対応し、出力ＦＩＦＯ３４１〜３４ａが出力バッファ手段に対応し、パケットバッファ４６がパケットバッファ手段に対応し、アドレス管理テーブル４８がアドレス管理手段に対応し、バッファ制御部４４がバッファ制御手段に対応し、カウンタ４７が第１障害検出手段に対応し、バッファ制御部５０が第２障害検出手段に対応し、サーチエンジン２６が検索手段に対応する。
【００６６】
（付記１） 入力されたパケットに一連番号を付加して分配する分配手段と、
前記分配手段から分配されるパケットの情報解析処理を並列に実行する複数のパケット解析手段と、
前記複数のパケット解析手段からパケットを供給され、前記パケットに付加されている一連番号順に並べ替えて出力する順序補正手段を
有することを特徴とするパケット処理装置。
【００６７】
（付記２） 付記１記載のパケット処理装置において、
前記分配手段は、入力されたパケット内の所定ビットの値に応じて前記複数のパケット解析手段に分配することを特徴とするパケット処理装置。
【００６８】
（付記３） 付記１または２記載のパケット処理装置において、
前記分配手段は、前記パケット解析モジュール単位に設けた複数の出力バッファ手段を有し、
データ滞留量が閾値を超えた出力バッファ手段に対し、入力されたパケットの分配を停止することを特徴とするパケット処理装置。
【００６９】
（付記４） 付記１記載のパケット処理装置において、
前記順序補正手段は、前記複数のパケット解析手段から供給されるパケットを格納するパケットバッファ手段と、
前記パケットに付加されている一連番号に対応したエントリを持つアドレス管理手段と、
前記複数のパケット解析手段から供給されたパケットを格納した前記パケットバッファ手段のアドレスを、そのパケットに付加されている一連番号に応じた前記アドレス管理手段のエントリに格納し、前記アドレス管理手段のエントリから前記一連番号順に前記パケットバッファ手段のアドレスを読み出し、前記パケットバッファ手段から前記一連番号順にパケットを読み出して出力するバッファ制御手段を
有することを特徴とするパケット処理装置。
【００７０】
（付記５） 付記４記載のパケット処理装置において、
前記バッファ制御手段は、前記アドレス管理手段の全エントリに前記パケットバッファ手段のアドレスが格納されたのち、前記パケットバッファ手段のアドレスの読み出しを行うことを特徴とするパケット処理装置。
【００７１】
（付記６） 付記５記載のパケット処理装置において、
前記順序補正手段は、前記パケットバッファ手段に格納されたパケット数と読み出されたパケット数の差が所定値を超えたとき障害を検出する第１障害検出手段を有することを特徴とするパケット処理装置。
【００７２】
（付記７） 付記４記載のパケット処理装置において、
前記順序補正手段は、前記パケットバッファ手段のアドレスを格納した前記アドレス管理手段のエントリが、前記パケットバッファ手段のアドレスを読み出す前記アドレス管理手段のエントリに、所定の監視ウィンドウ値を加算したエントリより先となったとき、障害を検出する第２障害検出手段を有することを特徴とするパケット処理装置。
【００７３】
（付記８） 付記７記載のパケット処理装置において、
前記順序補正手段は、前記障害検出手段が障害を検出したのち、前記パケットバッファ手段のアドレスを最後に格納した前記アドレス管理手段のエントリから遡り連続して前記パケットバッファ手段のアドレスが格納されている先頭のエントリから前記パケットバッファ手段のアドレスの読み出しを再開することを特徴とするパケット処理装置。
【００７４】
（付記９） 付記１乃至８のいずれか記載のパケット処理装置において、
前記複数のパケット解析手段からの依頼による検索処理を集約して実行する検索手段を有することを特徴とするパケット処理装置。
【００７５】
（付記１０） 付記９記載のパケット処理装置において、
前記検索手段は、複数のパケット解析手段からのアクセスを調停する機能を有することを特徴とするパケット処理装置。
【００７６】
（付記１１） 付記９記載のパケット処理装置において、
前記検索手段は、連想メモリを用いて検索を行うことを特徴とするパケット処理装置。
【００７７】
（付記１２） 付記１１記載のパケット処理装置において、
前記検索手段は、前記連想メモリの各エントリ毎にヒット回数を計数することを特徴とするパケット処理装置。
【００７８】
【発明の効果】
上述の如く、本発明によれば、入力パケットを複数のパケット解析手段で分散処理することで、全体としての中継処理性能を向上することができ、複数のパケット解析手段に分配されたパケットが可変長であっても、入力順にパケットを出力することができ、また、障害を検出することができる。
【図面の簡単な説明】
【図１】ＩＰルータ装置の一例の構成図である。
【図２】本発明のパケット処理装置の一実施例のブロック図である。
【図３】ディストリビュータの一実施例のブロック図である。
【図４】順序補正バッファの第１実施例のブロック図である。
【図５】順序補正バッファの第２実施例のブロック図である。
【図６】順序補正バッファの第２実施例の動作を説明するための図である。
【図７】本発明のパケット処理装置を適用したＩＰルータ装置の一実施例の構成図である。
【符号の説明】
２０，３０，６４，６５ ディストリビュータ
２２１〜２２ａ，６６１〜６６４，６７１〜６７４ パケット解析モジュール（ＰＦＥ）
２４，６８，６９ 順序補正バッファ
２６ サーチエンジン
２７ ＣＡＭ
２８ ＲＡＭ
３０ ＳＮ付与部（ＳＮ＿ＧＥＮ）
３２ 解析振り分け部
３４１〜３４ａ 出力ＦＩＦＯ
３５ データ容量監視メータ（ＤＣＴ）
３６ パケット数監視メータ（ＰＣＴ）
３７ フラグ制御部
４０１〜４０ａ パケット情報抽出部
４２１〜４２ａ 一次バッファ
４４，５０ バッファ制御部
４６ パケットバッファ
４７ カウンタ
４８ アドレス管理テーブル
６０１〜６０Ｎ 回線終端部
６２１〜６２Ｎ パケット処理部
Claims (4)
- 入力されたパケットに一連番号を付加して分配する分配手段と、
前記分配手段から分配されるパケットの情報解析処理を並列に実行する複数のパケット解析手段と、
前記複数のパケット解析手段からパケットを供給され、前記パケットに付加されている一連番号順に並べ替えて出力する順序補正手段を有し、
前記順序補正手段は、
前記複数のパケット解析手段から供給されるパケットを格納するパケットバッファ手段と、
前記パケットに付加されている一連番号に対応したエントリを持つアドレス管理手段と、
前記複数のパケット解析手段から供給されたパケットを格納した前記パケットバッファ手段のアドレスを、そのパケットに付加されている一連番号に応じた前記アドレス管理手段のエントリに格納し、前記アドレス管理手段のエントリから前記一連番号順に前記パケットバッファ手段のアドレスを読み出し、前記パケットバッファ手段から前記一連番号順にパケットを読み出して出力するバッファ制御手段と、
前記順序補正手段の障害を検出する障害検出手段を
有することを特徴とするパケット処理装置。 - 請求項１記載のパケット処理装置において、
前記バッファ制御手段は、前記アドレス管理手段の全エントリに前記パケットバッファ手段のアドレスが格納されたのち、前記パケットバッファ手段のアドレスの読み出しを行い、
前記障害検出手段は、前記パケットバッファ手段に格納されたパケット数と読み出されたパケット数の差が所定値を超えたとき障害を検出することを特徴とするパケット処理装置。 - 請求項１記載のパケット処理装置において、
前記障害検出手段は、前記パケットバッファ手段のアドレスを格納した前記アドレス管理手段のエントリが、前記パケットバッファ手段のアドレスを読み出す前記アドレス管理手段のエントリに、所定の監視ウィンドウ値を加算したエントリより先となったとき、障害を検出することを特徴とするパケット処理装置。 - 請求項３記載のパケット処理装置において、
前記順序補正手段は、前記障害検出手段が障害を検出したのち、前記パケットバッファ手段のアドレスを最後に格納した前記アドレス管理手段のエントリから遡り連続して前記パケットバッファ手段のアドレスが格納されている先頭のエントリから前記パケットバッファ手段のアドレスの読み出しを再開することを特徴とするパケット処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002319917A JP4154213B2 (ja) | 2002-11-01 | 2002-11-01 | パケット処理装置 |
| US10/697,522 US7362761B2 (en) | 2002-11-01 | 2003-10-30 | Packet processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002319917A JP4154213B2 (ja) | 2002-11-01 | 2002-11-01 | パケット処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004158903A JP2004158903A (ja) | 2004-06-03 |
| JP4154213B2 true JP4154213B2 (ja) | 2008-09-24 |
Family
ID=32321604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002319917A Expired - Lifetime JP4154213B2 (ja) | 2002-11-01 | 2002-11-01 | パケット処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7362761B2 (ja) |
| JP (1) | JP4154213B2 (ja) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090006659A1 (en) * | 2001-10-19 | 2009-01-01 | Collins Jack M | Advanced mezzanine card for digital network data inspection |
| US20090161568A1 (en) * | 2007-12-21 | 2009-06-25 | Charles Kastner | TCP data reassembly |
| US7711844B2 (en) | 2002-08-15 | 2010-05-04 | Washington University Of St. Louis | TCP-splitter: reliable packet monitoring methods and apparatus for high speed networks |
| JP4154213B2 (ja) | 2002-11-01 | 2008-09-24 | 富士通株式会社 | パケット処理装置 |
| US10572824B2 (en) | 2003-05-23 | 2020-02-25 | Ip Reservoir, Llc | System and method for low latency multi-functional pipeline with correlation logic and selectively activated/deactivated pipelined data processing engines |
| CA2523548C (en) | 2003-05-23 | 2014-02-04 | Washington University | Intelligent data processing system and method using fpga devices |
| KR100950528B1 (ko) * | 2003-12-03 | 2010-03-30 | 삼성전자주식회사 | 복수 개의 데이터를 계층별로 처리하는 장치 및 방법 |
| US7602785B2 (en) * | 2004-02-09 | 2009-10-13 | Washington University | Method and system for performing longest prefix matching for network address lookup using bloom filters |
| US7447826B2 (en) * | 2004-03-31 | 2008-11-04 | Intel Corporation | Receive buffer in a data storage system |
| JP4342395B2 (ja) | 2004-07-20 | 2009-10-14 | 富士通株式会社 | パケット中継方法及び装置 |
| US7366802B2 (en) * | 2004-10-29 | 2008-04-29 | Intel Corporation | Method in a frame based system for reserving a plurality of buffers based on a selected communication protocol |
| JP4562505B2 (ja) * | 2004-12-02 | 2010-10-13 | ソニー株式会社 | 多重化分離装置および多重化分離方法 |
| KR100675838B1 (ko) * | 2004-12-20 | 2007-01-29 | 한국전자통신연구원 | 다중 채널 링크에서 프레임의 순서유지를 포함하는 프레임 전송량 분배 장치, 방법 및 이를 이용한 다중채널 송신기 |
| US20060161647A1 (en) * | 2004-12-22 | 2006-07-20 | Waldemar Wojtkiewicz | Method and apparatus providing measurement of packet latency in a processor |
| EP1859378A2 (en) * | 2005-03-03 | 2007-11-28 | Washington University | Method and apparatus for performing biosequence similarity searching |
| US7631315B2 (en) * | 2005-03-28 | 2009-12-08 | Microsoft Corporation | Using subqueues to enhance local message processing |
| US7664041B2 (en) * | 2005-05-26 | 2010-02-16 | Dale Trenton Smith | Distributed stream analysis using general purpose processors |
| JP4693576B2 (ja) * | 2005-09-30 | 2011-06-01 | 株式会社東芝 | データ転送制御装置、およびデータ転送制御方法 |
| US7702629B2 (en) | 2005-12-02 | 2010-04-20 | Exegy Incorporated | Method and device for high performance regular expression pattern matching |
| JP4779955B2 (ja) | 2006-01-06 | 2011-09-28 | 富士通株式会社 | パケット処理装置及びパケット処理方法 |
| US7954114B2 (en) * | 2006-01-26 | 2011-05-31 | Exegy Incorporated | Firmware socket module for FPGA-based pipeline processing |
| US8326819B2 (en) | 2006-11-13 | 2012-12-04 | Exegy Incorporated | Method and system for high performance data metatagging and data indexing using coprocessors |
| JP4630262B2 (ja) * | 2006-11-21 | 2011-02-09 | 日本電信電話株式会社 | キャッシュシステム、キャッシュ装置、パケット処理装置、キャッシュ方法、パケット処理方法、キャッシュプログラム、およびパケット処理プログラム |
| JP4941557B2 (ja) * | 2007-06-27 | 2012-05-30 | 富士通株式会社 | メモリアクセス制御装置 |
| US10229453B2 (en) | 2008-01-11 | 2019-03-12 | Ip Reservoir, Llc | Method and system for low latency basket calculation |
| US8374986B2 (en) | 2008-05-15 | 2013-02-12 | Exegy Incorporated | Method and system for accelerated stream processing |
| TWI433500B (zh) * | 2008-07-29 | 2014-04-01 | Sunplus Technology Co Ltd | 多重網路封包的處理方法 |
| JP2010178299A (ja) * | 2009-02-02 | 2010-08-12 | Hitachi Ltd | フレームキャプチャシステムおよびフレームキャプチャ方法 |
| US9019863B2 (en) * | 2010-02-26 | 2015-04-28 | Net Optics, Inc. | Ibypass high density device and methods thereof |
| US8737197B2 (en) * | 2010-02-26 | 2014-05-27 | Net Optic, Inc. | Sequential heartbeat packet arrangement and methods thereof |
| CN104094560B (zh) | 2012-02-13 | 2017-03-08 | 日本电信电话株式会社 | 帧搜索处理装置和方法 |
| US9633093B2 (en) | 2012-10-23 | 2017-04-25 | Ip Reservoir, Llc | Method and apparatus for accelerated format translation of data in a delimited data format |
| US9633097B2 (en) | 2012-10-23 | 2017-04-25 | Ip Reservoir, Llc | Method and apparatus for record pivoting to accelerate processing of data fields |
| US10146845B2 (en) | 2012-10-23 | 2018-12-04 | Ip Reservoir, Llc | Method and apparatus for accelerated format translation of data in a delimited data format |
| JP2015095785A (ja) | 2013-11-12 | 2015-05-18 | 富士通株式会社 | パケット保存方法、パケット保存プログラム及びパケット保存装置 |
| WO2015164639A1 (en) | 2014-04-23 | 2015-10-29 | Ip Reservoir, Llc | Method and apparatus for accelerated data translation |
| US9712287B2 (en) * | 2014-07-31 | 2017-07-18 | Qualcomm Incorporated | System and method of redundancy based packet transmission error recovery |
| US10942943B2 (en) | 2015-10-29 | 2021-03-09 | Ip Reservoir, Llc | Dynamic field data translation to support high performance stream data processing |
| JP6777847B2 (ja) * | 2016-03-25 | 2020-10-28 | アイコム株式会社 | 通信制御装置、通信制御システム、通信制御方法及びプログラム |
| WO2018119035A1 (en) | 2016-12-22 | 2018-06-28 | Ip Reservoir, Llc | Pipelines for hardware-accelerated machine learning |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4845436A (en) * | 1985-05-29 | 1989-07-04 | Trio Kabushiki Kaisha | Frequency synthesizer suited for use in a time division multiplexing system |
| US5612953A (en) * | 1991-02-22 | 1997-03-18 | International Business Machines Corporation | Multi-media serial line switching adapter for parallel networks and heterogeneous and homologous computer systems |
| US6553000B1 (en) * | 1998-01-27 | 2003-04-22 | Alcatel Internetworking (Pe), Inc. | Method and apparatus for forwarding network traffic |
| EP0991231B1 (en) | 1998-09-10 | 2009-07-01 | International Business Machines Corporation | Packet switch adapter for variable length packets |
| JP2000295279A (ja) * | 1999-04-02 | 2000-10-20 | Nec Corp | パケットスイッチ |
| JP3387868B2 (ja) * | 1999-10-20 | 2003-03-17 | 日本電気株式会社 | 出力バッファ型ａｔｍスイッチ |
| JP4294821B2 (ja) | 2000-01-26 | 2009-07-15 | 株式会社日立製作所 | ネットワーク中継装置 |
| JP3591420B2 (ja) * | 2000-04-07 | 2004-11-17 | 日本電気株式会社 | ルータにおけるキャッシュテーブル管理装置およびプログラム記録媒体 |
| US7085274B1 (en) * | 2001-09-19 | 2006-08-01 | Juniper Networks, Inc. | Context-switched multi-stream pipelined reorder engine |
| US7079528B2 (en) * | 2001-12-13 | 2006-07-18 | International Business Machines Corporation | Data communication method |
| JP4154213B2 (ja) | 2002-11-01 | 2008-09-24 | 富士通株式会社 | パケット処理装置 |
-
2002
- 2002-11-01 JP JP2002319917A patent/JP4154213B2/ja not_active Expired - Lifetime
-
2003
- 2003-10-30 US US10/697,522 patent/US7362761B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20040100977A1 (en) | 2004-05-27 |
| JP2004158903A (ja) | 2004-06-03 |
| US7362761B2 (en) | 2008-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4154213B2 (ja) | パケット処理装置 | |
| US9100314B2 (en) | Dequeuing and congestion control systems and methods for single stream multicast | |
| US7088716B2 (en) | Network routing apparatus | |
| EP2180644B1 (en) | Flow consistent dynamic load balancing | |
| US8009561B1 (en) | Systems and methods for permitting queues to oversubscribe | |
| US7899927B1 (en) | Multiple concurrent arbiters | |
| US20100165871A1 (en) | Systems and methods for determing the bandwidth used by a queue | |
| US10567426B2 (en) | Methods and apparatus for detecting and/or dealing with denial of service attacks | |
| US6853638B2 (en) | Route/service processor scalability via flow-based distribution of traffic | |
| WO1998023127A1 (en) | Scalable parallel packet router | |
| US20060072565A1 (en) | Frame switching device | |
| US6785238B1 (en) | LAN relaying/switching apparatus | |
| KR20030026240A (ko) | 데이터 패킷 폐기 | |
| US7961744B2 (en) | Frame multiplexing device | |
| CN108667898A (zh) | 使用外出镜像提供网元中的缓冲器内容的快照 | |
| US7684422B1 (en) | Systems and methods for congestion control using random early drop at head of buffer | |
| US7397762B1 (en) | System, device and method for scheduling information processing with load-balancing | |
| US8131854B2 (en) | Interfacing with streams of differing speeds | |
| US7079545B1 (en) | System and method for simultaneous deficit round robin prioritization | |
| CN109547352B (zh) | 报文缓存队列的动态分配方法和装置 | |
| JP2000083055A (ja) | ルータ | |
| EP1279260A2 (en) | Memory management with data discard | |
| JP2005252766A (ja) | 伝送装置 | |
| WO2003090018A2 (en) | Network processor architecture | |
| US20070133561A1 (en) | Apparatus and method for performing packet scheduling using adaptation round robin |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051007 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071029 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080624 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080707 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4154213 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 5 |
|
| EXPY | Cancellation because of completion of term |