JP3380923B2 - 半導体装置における配線構造の形成方法 - Google Patents
半導体装置における配線構造の形成方法Info
- Publication number
- JP3380923B2 JP3380923B2 JP29001393A JP29001393A JP3380923B2 JP 3380923 B2 JP3380923 B2 JP 3380923B2 JP 29001393 A JP29001393 A JP 29001393A JP 29001393 A JP29001393 A JP 29001393A JP 3380923 B2 JP3380923 B2 JP 3380923B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- layer
- insulating layer
- antireflection film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【0001】
【産業上の利用分野】本発明は、半導体装置における配
線構造の形成方法に関する。
線構造の形成方法に関する。
【0002】
【従来の技術】半導体装置の高集積化が進展する中、微
細加工技術への要求は益々厳しいものになってきてい
る。半導体装置の製造プロセスにおけるドライエッチン
グ技術に関しても例外ではなく、高精度の加工を目指
し、種々の検討が進められている。
細加工技術への要求は益々厳しいものになってきてい
る。半導体装置の製造プロセスにおけるドライエッチン
グ技術に関しても例外ではなく、高精度の加工を目指
し、種々の検討が進められている。
【0003】MOSトランジスタから成る半導体装置に
おいては、多数のコンタクトホール、ビヤホールあるい
はスルーホール(以下、総称して接続孔とも呼ぶ)が形
成されている。例えば、コンタクトホールは、以下の工
程を経て形成される。
おいては、多数のコンタクトホール、ビヤホールあるい
はスルーホール(以下、総称して接続孔とも呼ぶ)が形
成されている。例えば、コンタクトホールは、以下の工
程を経て形成される。
【0004】先ず、シリコン半導体基板にゲート電極及
びソース・ドレイン領域を形成した後、全面に二酸化シ
リコンから成る絶縁層を形成する。そして、かかる絶縁
層にフォトリソグラフィ技術及びドライエッチング技術
を用いて開口部を形成した後、開口部内及び絶縁層上に
配線層を形成し、次いで、配線層を所望のパターン形状
にパターニングする。これによって、絶縁層上に配線が
形成される。また、開口部内に配線層が埋め込まれたコ
ンタクトホールが形成される。尚、ソース・ドレイン領
域と絶縁層上の配線とはコンタクトホールによって電気
的に接続される。
びソース・ドレイン領域を形成した後、全面に二酸化シ
リコンから成る絶縁層を形成する。そして、かかる絶縁
層にフォトリソグラフィ技術及びドライエッチング技術
を用いて開口部を形成した後、開口部内及び絶縁層上に
配線層を形成し、次いで、配線層を所望のパターン形状
にパターニングする。これによって、絶縁層上に配線が
形成される。また、開口部内に配線層が埋め込まれたコ
ンタクトホールが形成される。尚、ソース・ドレイン領
域と絶縁層上の配線とはコンタクトホールによって電気
的に接続される。
【0005】微細な開口部を形成する場合、フォトリソ
グラフィ技術におけるレジスト層の露光の際、露光光が
絶縁層表面で反射されることによって、正確な開口部形
成パターンをレジスト層に形成できない場合がある。こ
のような露光光の絶縁層表面での反射を防止するため
に、反射防止膜を形成する技術が近年注目されている。
即ち、例えば厚さ30nmのSiONから成る反射防止
膜を絶縁層の表面に形成した後、反射防止膜上にレジス
ト層を形成し、フォトリソグラフィ技術及びドライエッ
チング技術を用いて絶縁層に開口部を形成する。これに
よって微細なレジストパターンを高い精度で形成するこ
とができる。
グラフィ技術におけるレジスト層の露光の際、露光光が
絶縁層表面で反射されることによって、正確な開口部形
成パターンをレジスト層に形成できない場合がある。こ
のような露光光の絶縁層表面での反射を防止するため
に、反射防止膜を形成する技術が近年注目されている。
即ち、例えば厚さ30nmのSiONから成る反射防止
膜を絶縁層の表面に形成した後、反射防止膜上にレジス
ト層を形成し、フォトリソグラフィ技術及びドライエッ
チング技術を用いて絶縁層に開口部を形成する。これに
よって微細なレジストパターンを高い精度で形成するこ
とができる。
【0006】
【発明が解決しようとする課題】SiON自体はSiリ
ッチな組成を有しており、絶縁耐圧が余り高くない。従
って、開口部を形成した後に絶縁層表面に残された反射
防止膜を除去しないと、接続孔を完成した後、絶縁層の
表面に残された反射防止膜によって電流リークが発生す
る虞がある。それ故、通常、開口部を形成した後、配線
層を形成する前に、絶縁層表面に残された反射防止膜を
除去する必要がある。しかしながら、SiONから成る
反射防止膜を絶縁層の表面から除去する適切な方法が現
状では確立されていない。
ッチな組成を有しており、絶縁耐圧が余り高くない。従
って、開口部を形成した後に絶縁層表面に残された反射
防止膜を除去しないと、接続孔を完成した後、絶縁層の
表面に残された反射防止膜によって電流リークが発生す
る虞がある。それ故、通常、開口部を形成した後、配線
層を形成する前に、絶縁層表面に残された反射防止膜を
除去する必要がある。しかしながら、SiONから成る
反射防止膜を絶縁層の表面から除去する適切な方法が現
状では確立されていない。
【0007】また、たとえSiONから成る反射防止膜
を絶縁層の表面から除去する適切な方法が確立されたと
しても、図5に示すように、開口部24を形成した後、
絶縁層20の表面に残された反射防止膜22を除去する
際、開口部24の底部においてはシリコン半導体基板1
0に形成されたソース・ドレイン領域(不純物拡散領
域)18が露出した状態となっている。従って、反射防
止膜22をエッチングによって除去する際、ソース・ド
レイン領域18もエッチングされ、半導体装置の信頼性
が低下するという問題がある。
を絶縁層の表面から除去する適切な方法が確立されたと
しても、図5に示すように、開口部24を形成した後、
絶縁層20の表面に残された反射防止膜22を除去する
際、開口部24の底部においてはシリコン半導体基板1
0に形成されたソース・ドレイン領域(不純物拡散領
域)18が露出した状態となっている。従って、反射防
止膜22をエッチングによって除去する際、ソース・ド
レイン領域18もエッチングされ、半導体装置の信頼性
が低下するという問題がある。
【0008】従って、本発明の目的は、開口部の底部に
存在する例えばソース・ドレイン領域(不純物拡散領
域)に損傷を与えることなく、絶縁層の表面に残された
反射防止膜を確実に除去し得る配線構造の形成方法を提
供することにある。
存在する例えばソース・ドレイン領域(不純物拡散領
域)に損傷を与えることなく、絶縁層の表面に残された
反射防止膜を確実に除去し得る配線構造の形成方法を提
供することにある。
【0009】
【課題を解決するための手段】上記の目的を達成するた
めの本発明の第1の態様に係る半導体装置における配線
構造の形成方法は、(イ)シリコンを構成材料とする基
体上に絶縁層を形成した後、絶縁層上にSiONから成
る反射防止膜を形成する工程と、(ロ)反射防止膜及び
絶縁層に開口部を形成する工程と、(ハ)開口部内にメ
タルプラグを形成する工程と、(ニ)絶縁層上の反射防
止膜を除去する工程と、(ホ)開口部を含む絶縁層上に
配線層を形成する工程、から成ることを特徴とする。
めの本発明の第1の態様に係る半導体装置における配線
構造の形成方法は、(イ)シリコンを構成材料とする基
体上に絶縁層を形成した後、絶縁層上にSiONから成
る反射防止膜を形成する工程と、(ロ)反射防止膜及び
絶縁層に開口部を形成する工程と、(ハ)開口部内にメ
タルプラグを形成する工程と、(ニ)絶縁層上の反射防
止膜を除去する工程と、(ホ)開口部を含む絶縁層上に
配線層を形成する工程、から成ることを特徴とする。
【0010】本発明の第1の態様に係る半導体装置にお
いては、反射防止膜の除去は、塩素ガス若しくは塩素を
含有するガスを用いたドライエッチング法にて行うこと
ができる。また、メタルプラグはタングステンから成る
ことが好ましい。この場合、メタルプラグの形成は、選
択タングステンCVD法あるいはブランケットタングス
テンCVD法とすることができる。
いては、反射防止膜の除去は、塩素ガス若しくは塩素を
含有するガスを用いたドライエッチング法にて行うこと
ができる。また、メタルプラグはタングステンから成る
ことが好ましい。この場合、メタルプラグの形成は、選
択タングステンCVD法あるいはブランケットタングス
テンCVD法とすることができる。
【0011】上記の目的を達成するための本発明の第2
の態様に係る半導体装置における配線構造の形成方法
は、(イ)シリコンを構成材料とする基体上に絶縁層を
形成した後、絶縁層上にSiONから成る反射防止膜を
形成する工程と、(ロ)反射防止膜及び絶縁層に開口部
を形成する工程と、(ハ)開口部内及び反射防止膜上に
配線層を形成する工程と、(ニ)絶縁層上の配線層及び
反射防止膜を選択的に除去して配線を形成する工程、か
ら成ることを特徴とする。
の態様に係る半導体装置における配線構造の形成方法
は、(イ)シリコンを構成材料とする基体上に絶縁層を
形成した後、絶縁層上にSiONから成る反射防止膜を
形成する工程と、(ロ)反射防止膜及び絶縁層に開口部
を形成する工程と、(ハ)開口部内及び反射防止膜上に
配線層を形成する工程と、(ニ)絶縁層上の配線層及び
反射防止膜を選択的に除去して配線を形成する工程、か
ら成ることを特徴とする。
【0012】本発明の第2の態様に係る半導体装置にお
いては、反射防止膜の除去は、塩素ガス若しくは塩素を
含有するガスを用いたドライエッチング法にて行うこと
ができる。また、配線層は、アルミニウム系合金、又は
タングステンとアルミニウム系合金の積層構造、若しく
はタングステンから構成することができる。
いては、反射防止膜の除去は、塩素ガス若しくは塩素を
含有するガスを用いたドライエッチング法にて行うこと
ができる。また、配線層は、アルミニウム系合金、又は
タングステンとアルミニウム系合金の積層構造、若しく
はタングステンから構成することができる。
【0013】
【作用】本発明においては、反射防止膜の除去の際、開
口部の底部はメタルプラグ若しくは配線層で被覆されて
おり、開口部の底部においてシリコンを構成材料とする
基体が露出する状態を避けることができる。従って、反
射防止膜を除去するとき、エッチング用ガスによって開
口部の底部に存在する例えばソース・ドレイン領域(不
純物拡散領域)が損傷を受けることを確実に防止するこ
とができる。
口部の底部はメタルプラグ若しくは配線層で被覆されて
おり、開口部の底部においてシリコンを構成材料とする
基体が露出する状態を避けることができる。従って、反
射防止膜を除去するとき、エッチング用ガスによって開
口部の底部に存在する例えばソース・ドレイン領域(不
純物拡散領域)が損傷を受けることを確実に防止するこ
とができる。
【0014】
【実施例】以下、実施例に基づき本発明の半導体装置に
おける配線構造の形成方法を説明する。
おける配線構造の形成方法を説明する。
【0015】(実施例1)実施例1は、本発明の第1の
態様に係る配線構造の形成方法に関する。メタルプラグ
はタングステンから成り、所謂選択タングステンCVD
法にて形成される。以下、半導体素子の模式的な一部断
面図である図1、図2及び図3を参照して実施例1を説
明する。
態様に係る配線構造の形成方法に関する。メタルプラグ
はタングステンから成り、所謂選択タングステンCVD
法にて形成される。以下、半導体素子の模式的な一部断
面図である図1、図2及び図3を参照して実施例1を説
明する。
【0016】[工程−100]先ず、シリコンを構成材
料とする基体であるシリコン半導体基板10の表面に例
えば熱酸化法にて二酸化シリコン(SiO2)から成り
厚さ10nmのゲート酸化膜12を形成した後、このゲ
ート酸化膜12上にn+ポリシリコン14A及びタング
ステンシリサイド14Bから成るゲート電極14を従来
の方法にて形成する。次に、LDDイオン注入を行った
後、ゲート電極14の側壁に二酸化シリコンから成るゲ
ートサイドウォール16を従来の方法にて形成し、次い
で、不純物イオン注入を行い、ソース・ドレイン領域1
8を形成する。その後、二酸化シリコンから成る絶縁層
20を従来のCVD法にて全面に形成する(図1の
(A)参照)。絶縁層20の形成条件を、以下に例示す
る。 使用ガス : SiH4/O2/N2=250/250
/100sccm 基板温度 : 420゜C 圧力 : 13.3Pa 膜厚 : 0.8μm
料とする基体であるシリコン半導体基板10の表面に例
えば熱酸化法にて二酸化シリコン(SiO2)から成り
厚さ10nmのゲート酸化膜12を形成した後、このゲ
ート酸化膜12上にn+ポリシリコン14A及びタング
ステンシリサイド14Bから成るゲート電極14を従来
の方法にて形成する。次に、LDDイオン注入を行った
後、ゲート電極14の側壁に二酸化シリコンから成るゲ
ートサイドウォール16を従来の方法にて形成し、次い
で、不純物イオン注入を行い、ソース・ドレイン領域1
8を形成する。その後、二酸化シリコンから成る絶縁層
20を従来のCVD法にて全面に形成する(図1の
(A)参照)。絶縁層20の形成条件を、以下に例示す
る。 使用ガス : SiH4/O2/N2=250/250
/100sccm 基板温度 : 420゜C 圧力 : 13.3Pa 膜厚 : 0.8μm
【0017】[工程−110]次いで、絶縁層20の上
に厚さ30nmのSiONから成る反射防止膜22をプ
ラズマCVD法にて形成する(図1の(B)参照)。S
iONの成膜条件を、例えば以下のとおりとすることが
できる。 使用ガス : SiH4/N2O=50/40sccm 基板温度 : 360゜C 圧力 : 3.3×102Pa 膜厚 : 30nm
に厚さ30nmのSiONから成る反射防止膜22をプ
ラズマCVD法にて形成する(図1の(B)参照)。S
iONの成膜条件を、例えば以下のとおりとすることが
できる。 使用ガス : SiH4/N2O=50/40sccm 基板温度 : 360゜C 圧力 : 3.3×102Pa 膜厚 : 30nm
【0018】[工程−120]その後、フォトリソグラ
フィ技術及びドライエッチング技術を用いて、反射防止
膜22及び絶縁層20に開口部24を形成する(図1の
(C)参照)。開口部24を形成するために、例えばE
CRプラズマエッチング装置を用いて反射防止膜22及
び絶縁層20をドライエッチングするが、その条件を例
えば以下のとおりとすることができる。 使用ガス : C4F8/CH2F2=60/20sc
cm 基板温度 : −50゜C マイクロ波パワー: 80W RFバイアス : 300W(800KHz)
フィ技術及びドライエッチング技術を用いて、反射防止
膜22及び絶縁層20に開口部24を形成する(図1の
(C)参照)。開口部24を形成するために、例えばE
CRプラズマエッチング装置を用いて反射防止膜22及
び絶縁層20をドライエッチングするが、その条件を例
えば以下のとおりとすることができる。 使用ガス : C4F8/CH2F2=60/20sc
cm 基板温度 : −50゜C マイクロ波パワー: 80W RFバイアス : 300W(800KHz)
【0019】SiONから成る反射防止膜22はSiリ
ッチな組成のため、エッチングレートが二酸化シリコン
と比較して約1/2程度と遅い。従って、図1の(C)
に示すように、エッチング後の反射防止膜22の側壁は
若干斜めになるが、上記のドライエッチング条件によっ
て開口部24が形成される。この状態においては、開口
部24の底部にソース・ドレイン領域18が露出してい
る。
ッチな組成のため、エッチングレートが二酸化シリコン
と比較して約1/2程度と遅い。従って、図1の(C)
に示すように、エッチング後の反射防止膜22の側壁は
若干斜めになるが、上記のドライエッチング条件によっ
て開口部24が形成される。この状態においては、開口
部24の底部にソース・ドレイン領域18が露出してい
る。
【0020】[工程−130]次に、開口部24内にメ
タルプラグ26を形成する(図2の(A)参照)。メタ
ルプラグ26はタングステンから成り、所謂選択タング
ステンCVD法にて形成される。選択タングステンCV
D法によるメタルプラグ26の形成条件を、以下に例示
する。 使用ガス : WF6/SiH4/H2=10/6/1
000sccm 基板温度 : 260゜C 圧力 : 10Pa
タルプラグ26を形成する(図2の(A)参照)。メタ
ルプラグ26はタングステンから成り、所謂選択タング
ステンCVD法にて形成される。選択タングステンCV
D法によるメタルプラグ26の形成条件を、以下に例示
する。 使用ガス : WF6/SiH4/H2=10/6/1
000sccm 基板温度 : 260゜C 圧力 : 10Pa
【0021】メタルプラグ26は、図2の(A)に示す
ように、開口部24の底部が確実に被覆されるように形
成されればよい。尚、開口部24を殆ど埋めるようにメ
タルプラグを形成してもよい。これによって、開口部2
4の底部は完全にメタルプラグ26で被覆され、ソース
・ドレイン領域18は露出することが無い。
ように、開口部24の底部が確実に被覆されるように形
成されればよい。尚、開口部24を殆ど埋めるようにメ
タルプラグを形成してもよい。これによって、開口部2
4の底部は完全にメタルプラグ26で被覆され、ソース
・ドレイン領域18は露出することが無い。
【0022】選択タングステンCVD法の代わりに、メ
タルプラグ26を所謂ブランケットタングステンCVD
法にて形成してもよい。この場合、先ず、開口部24を
含む絶縁層20の全面にCVD法でタングステン層を形
成し、次いで、タングステン層を全面エッチバックし
て、開口部24内にタングステンから成るメタルプラグ
を残す。この場合、絶縁層20上には反射防止膜22が
残されていてよい。
タルプラグ26を所謂ブランケットタングステンCVD
法にて形成してもよい。この場合、先ず、開口部24を
含む絶縁層20の全面にCVD法でタングステン層を形
成し、次いで、タングステン層を全面エッチバックし
て、開口部24内にタングステンから成るメタルプラグ
を残す。この場合、絶縁層20上には反射防止膜22が
残されていてよい。
【0023】[工程−140]次いで、絶縁層20上の
反射防止膜22を除去する(図2の(B)参照)。Si
ONから成る反射防止膜22のドライエッチング条件
を、以下に例示する。 使用ガス : Cl2=80sccm 基板温度 : 20゜C 圧力 : 0.4Pa マイクロ波パワー: 850W RFバイアス : 300W(800KHz)
反射防止膜22を除去する(図2の(B)参照)。Si
ONから成る反射防止膜22のドライエッチング条件
を、以下に例示する。 使用ガス : Cl2=80sccm 基板温度 : 20゜C 圧力 : 0.4Pa マイクロ波パワー: 850W RFバイアス : 300W(800KHz)
【0024】エッチング用ガスとしてCl2を用いてい
るため、二酸化シリコンから成る絶縁層20やタングス
テンから成るメタルプラグ26は殆どエッチングされ
ず、Siリッチな組成を有するSiONから成る反射防
止膜22が絶縁層20上から除去される。
るため、二酸化シリコンから成る絶縁層20やタングス
テンから成るメタルプラグ26は殆どエッチングされ
ず、Siリッチな組成を有するSiONから成る反射防
止膜22が絶縁層20上から除去される。
【0025】エッチング用ガスとして、Cl2の代わり
に、Cl2とC4F8の混合ガスを用いることもできる。
反射防止膜22中にSi−O結合が存在するために、C
l2ガスによるSiONのエッチングレートは遅く、ス
ループットが低下する。一方、Cl2とC4F8の混合ガ
スを用いることによって、CO分子の形成を促進でき、
SiONから成る反射防止膜22のエッチングレートの
向上を図ることができる。このような混合ガスによるド
ライエッチング条件を以下に例示する。 使用ガス : Cl2/C4F8=75/5sccm 基板温度 : 20゜C 圧力 : 0.4Pa マイクロ波パワー: 850W RFバイアス : 300W(800KHz)
に、Cl2とC4F8の混合ガスを用いることもできる。
反射防止膜22中にSi−O結合が存在するために、C
l2ガスによるSiONのエッチングレートは遅く、ス
ループットが低下する。一方、Cl2とC4F8の混合ガ
スを用いることによって、CO分子の形成を促進でき、
SiONから成る反射防止膜22のエッチングレートの
向上を図ることができる。このような混合ガスによるド
ライエッチング条件を以下に例示する。 使用ガス : Cl2/C4F8=75/5sccm 基板温度 : 20゜C 圧力 : 0.4Pa マイクロ波パワー: 850W RFバイアス : 300W(800KHz)
【0026】[工程−150]その後、例えば、Al−
1%Siから成るアルミニウム系合金を用いて、スパッ
タ法にて開口部24を含む絶縁層20上に配線層28を
形成する(図2の(C)参照)。次いで、アルミニウム
系合金から成る配線層28を選択的にエッチングして、
絶縁層20上に配線30を形成する(図3参照)。こう
して、絶縁層20にはメタルプラグ26並びにアルミニ
ウム系合金から成る配線層28が埋め込まれた接続孔
(コンタクトホール)32が形成される。また、開口部
24を含む絶縁層20の上にはアルミニウム系合金から
成る配線30が形成される。尚、開口部24の殆どがメ
タルプラグ26にて埋め込まれている場合には、絶縁層
20にはメタルプラグ26が埋め込まれた接続孔(コン
タクトホール)32が形成され、一方、開口部24を含
む絶縁層20の上にはアルミニウム系合金から成る配線
30が形成される。
1%Siから成るアルミニウム系合金を用いて、スパッ
タ法にて開口部24を含む絶縁層20上に配線層28を
形成する(図2の(C)参照)。次いで、アルミニウム
系合金から成る配線層28を選択的にエッチングして、
絶縁層20上に配線30を形成する(図3参照)。こう
して、絶縁層20にはメタルプラグ26並びにアルミニ
ウム系合金から成る配線層28が埋め込まれた接続孔
(コンタクトホール)32が形成される。また、開口部
24を含む絶縁層20の上にはアルミニウム系合金から
成る配線30が形成される。尚、開口部24の殆どがメ
タルプラグ26にて埋め込まれている場合には、絶縁層
20にはメタルプラグ26が埋め込まれた接続孔(コン
タクトホール)32が形成され、一方、開口部24を含
む絶縁層20の上にはアルミニウム系合金から成る配線
30が形成される。
【0027】(実施例2)実施例2は、本発明の第2の
態様に係る配線構造の形成方法に関する。配線層はアル
ミニウム系合金から成り、所謂高温アルミニウムスパッ
タ法にて形成される。以下、半導体素子の模式的な一部
断面図である図4を参照して実施例2を説明する。
態様に係る配線構造の形成方法に関する。配線層はアル
ミニウム系合金から成り、所謂高温アルミニウムスパッ
タ法にて形成される。以下、半導体素子の模式的な一部
断面図である図4を参照して実施例2を説明する。
【0028】[工程−200]先ず、実施例1の[工程
−100]と同様に、シリコンを構成材料とする基体で
あるシリコン半導体基板10の表面に例えば熱酸化法に
て二酸化シリコンから成り厚さ10nmのゲート酸化膜
12を形成した後、このゲート酸化膜12上にゲート電
極14を従来の方法にて形成する。次に、LDDイオン
注入を行った後、ゲート電極14の側壁に二酸化シリコ
ンから成るゲートサイドウォール16を従来の方法にて
形成し、次いで、不純物イオン注入を行い、ソース・ド
レイン領域18を形成する。その後、二酸化シリコンか
ら成る絶縁層20を従来のCVD法にて全面に形成す
る。
−100]と同様に、シリコンを構成材料とする基体で
あるシリコン半導体基板10の表面に例えば熱酸化法に
て二酸化シリコンから成り厚さ10nmのゲート酸化膜
12を形成した後、このゲート酸化膜12上にゲート電
極14を従来の方法にて形成する。次に、LDDイオン
注入を行った後、ゲート電極14の側壁に二酸化シリコ
ンから成るゲートサイドウォール16を従来の方法にて
形成し、次いで、不純物イオン注入を行い、ソース・ド
レイン領域18を形成する。その後、二酸化シリコンか
ら成る絶縁層20を従来のCVD法にて全面に形成す
る。
【0029】[工程−210]次いで、実施例1の[工
程−110]と同様の方法で、絶縁層20の上に厚さ3
0nmのSiONから成る反射防止膜22をプラズマC
VD法にて形成する。
程−110]と同様の方法で、絶縁層20の上に厚さ3
0nmのSiONから成る反射防止膜22をプラズマC
VD法にて形成する。
【0030】[工程−220]その後、実施例1の[工
程−120]と同様の方法で、フォトリソグラフィ技術
及びドライエッチング技術を用いて、反射防止膜22及
び絶縁層20に開口部24を形成する(図4の(A)参
照)。この状態においては、開口部24の底部にソース
・ドレイン領域18が露出している。
程−120]と同様の方法で、フォトリソグラフィ技術
及びドライエッチング技術を用いて、反射防止膜22及
び絶縁層20に開口部24を形成する(図4の(A)参
照)。この状態においては、開口部24の底部にソース
・ドレイン領域18が露出している。
【0031】[工程−230]次に、開口部24内及び
反射防止膜22上に配線層42を形成する(図4の
(B)参照)。配線層42はアルミニウム系合金から成
り、所謂高温アルミニウムスパッタ法にて形成すること
ができる。尚、アルミニウム系合金から成る配線層42
を形成する前に、Ti層/TiN層/Ti層を開口部2
4内及び反射防止膜22上に形成することが望ましい。
最下層のTi層は、開口部内のアルミニウム系合金とソ
ース・ドレイン領域18との間のコンタクト抵抗を低減
させる目的で形成する。TiN層は、開口部内のアルミ
ニウム系合金がソース・ドレイン領域18に突き抜ける
ことを防止するためのバリア層として機能する。また、
最上層のTi層は、アルミニウム系合金成膜時の濡れ性
改善を目的として形成する。尚、図4の(B)には、図
を簡素化するために、これらの3層を纏めて1層で表わ
し、参照番号40を付した。また、以下これらの3層を
纏めて下地層40と呼ぶ。これらの各層のスパッタ法に
よる成膜条件を以下に例示する。 Ti層の形成 ターゲット : Ti プロセスガス : Ar=100sccm パワー : 4kW 圧力 : 0.47Pa 成膜温度 : 150゜C 膜厚 : 50nm TiN層の形成 ターゲット : Ti プロセスガス : Ar/N2=40/70sccm パワー : 5kW 圧力 : 0.47Pa 膜厚 : 70nm アルミニウム系合金から成る配線層42の形成 ターゲット : Al−1%Si プロセスガス : Ar=100sccm DCパワー : 10kW スパッタ圧力 : 0.4Pa 基体加熱温度 : 500゜C 成膜速度 : 600nm/分
反射防止膜22上に配線層42を形成する(図4の
(B)参照)。配線層42はアルミニウム系合金から成
り、所謂高温アルミニウムスパッタ法にて形成すること
ができる。尚、アルミニウム系合金から成る配線層42
を形成する前に、Ti層/TiN層/Ti層を開口部2
4内及び反射防止膜22上に形成することが望ましい。
最下層のTi層は、開口部内のアルミニウム系合金とソ
ース・ドレイン領域18との間のコンタクト抵抗を低減
させる目的で形成する。TiN層は、開口部内のアルミ
ニウム系合金がソース・ドレイン領域18に突き抜ける
ことを防止するためのバリア層として機能する。また、
最上層のTi層は、アルミニウム系合金成膜時の濡れ性
改善を目的として形成する。尚、図4の(B)には、図
を簡素化するために、これらの3層を纏めて1層で表わ
し、参照番号40を付した。また、以下これらの3層を
纏めて下地層40と呼ぶ。これらの各層のスパッタ法に
よる成膜条件を以下に例示する。 Ti層の形成 ターゲット : Ti プロセスガス : Ar=100sccm パワー : 4kW 圧力 : 0.47Pa 成膜温度 : 150゜C 膜厚 : 50nm TiN層の形成 ターゲット : Ti プロセスガス : Ar/N2=40/70sccm パワー : 5kW 圧力 : 0.47Pa 膜厚 : 70nm アルミニウム系合金から成る配線層42の形成 ターゲット : Al−1%Si プロセスガス : Ar=100sccm DCパワー : 10kW スパッタ圧力 : 0.4Pa 基体加熱温度 : 500゜C 成膜速度 : 600nm/分
【0032】尚、高温アルミニウムスパッタ法の代わり
に、所謂アルミニウムリフロー法で配線層を形成するこ
ともできる。この場合には、上記のアルミニウム系合金
から成る配線層42の形成を以下の条件で行えばよい。 プロセスガス : Ar=100sccm DCパワー : 20kW スパッタ圧力 : 0.4Pa 基体加熱温度 : 150゜C 成膜速度 : 1200nm/分 その後、基体の温度を約500゜Cに加熱する。これに
よって、下地層40上に堆積したアルミニウム系合金は
流動状態となり、開口部24内に流入し、開口部24は
アルミニウム系合金で確実に埋め込まれる。加熱条件
を、例えば以下のとおりとすることができる。 加熱方式 : 基板裏面ガス加熱 加熱温度 : 500゜C 加熱時間 : 2分 プロセスガス : Ar=100sccm プロセスガス圧力: 1.1×103Pa ここで、基板裏面ガス加熱方式とは、基板裏面に配置し
たヒーターブロックを所定の温度(加熱温度)に加熱
し、ヒーターブロックと基板裏面の間にプロセスガスを
導入することによって基体を加熱する方式である。加熱
方式としては、この方式以外にもランプ加熱方式等を用
いることができる。
に、所謂アルミニウムリフロー法で配線層を形成するこ
ともできる。この場合には、上記のアルミニウム系合金
から成る配線層42の形成を以下の条件で行えばよい。 プロセスガス : Ar=100sccm DCパワー : 20kW スパッタ圧力 : 0.4Pa 基体加熱温度 : 150゜C 成膜速度 : 1200nm/分 その後、基体の温度を約500゜Cに加熱する。これに
よって、下地層40上に堆積したアルミニウム系合金は
流動状態となり、開口部24内に流入し、開口部24は
アルミニウム系合金で確実に埋め込まれる。加熱条件
を、例えば以下のとおりとすることができる。 加熱方式 : 基板裏面ガス加熱 加熱温度 : 500゜C 加熱時間 : 2分 プロセスガス : Ar=100sccm プロセスガス圧力: 1.1×103Pa ここで、基板裏面ガス加熱方式とは、基板裏面に配置し
たヒーターブロックを所定の温度(加熱温度)に加熱
し、ヒーターブロックと基板裏面の間にプロセスガスを
導入することによって基体を加熱する方式である。加熱
方式としては、この方式以外にもランプ加熱方式等を用
いることができる。
【0033】[工程−240]その後、絶縁層20上の
配線層42、下地層40及び反射防止膜22を選択的に
除去する(図4の(C)参照)。こうして、下地層40
及びアルミニウム系合金から成る配線層42が埋め込ま
れた接続孔(コンタクトホール)が絶縁層20に形成さ
れる。一方、パターニングされた配線層42、下地層4
0及び反射防止膜22から成る配線が、絶縁層20上に
形成される。配線層42、下地層40及び反射防止膜2
2のドライエッチング条件を、例えば以下のとおりとす
ることができる。 使用ガス : BCl3/Cl2=30/50sccm 基板温度 : 20゜C 圧力 : 1Pa マイクロ波パワー: 850W RFバイアス : 40W(2MHz)
配線層42、下地層40及び反射防止膜22を選択的に
除去する(図4の(C)参照)。こうして、下地層40
及びアルミニウム系合金から成る配線層42が埋め込ま
れた接続孔(コンタクトホール)が絶縁層20に形成さ
れる。一方、パターニングされた配線層42、下地層4
0及び反射防止膜22から成る配線が、絶縁層20上に
形成される。配線層42、下地層40及び反射防止膜2
2のドライエッチング条件を、例えば以下のとおりとす
ることができる。 使用ガス : BCl3/Cl2=30/50sccm 基板温度 : 20゜C 圧力 : 1Pa マイクロ波パワー: 850W RFバイアス : 40W(2MHz)
【0034】反射防止膜22のドライエッチングの際に
は、既に、開口部24の底部はアルミニウム系合金等で
被覆されており、ソース・ドレイン領域18がエッチン
グ用ガスと接触することを確実に防止することができ
る。
は、既に、開口部24の底部はアルミニウム系合金等で
被覆されており、ソース・ドレイン領域18がエッチン
グ用ガスと接触することを確実に防止することができ
る。
【0035】[工程−240]では、高温アルミニウム
スパッタ法にて配線層42を形成したが、その代わり
に、所謂ブランケットタングステンCVD法にて配線層
を形成することができる。この場合、開口部24及び絶
縁層20上に、予め下からTi層/TiN層から成るバ
リア層をスパッタ法にて形成しておき、バリア層の全面
にタングステン層をCVD法にて堆積させる。タングス
テン層の形成条件を、例えば以下のとおりとすることが
できる。 第1ステップ(核形成段階) 使用ガス : WF6/SiH4/Ar=5/3/200
0sccm 圧力 : 4×102Pa(3Torr) 基板温度 : 450°C 第2ステップ(高速成長段階) 使用ガス : WF6/H2/Ar=40/400/22
50sccm 圧力 : 1.1×104Pa(80Torr) 基板温度 : 450°C
スパッタ法にて配線層42を形成したが、その代わり
に、所謂ブランケットタングステンCVD法にて配線層
を形成することができる。この場合、開口部24及び絶
縁層20上に、予め下からTi層/TiN層から成るバ
リア層をスパッタ法にて形成しておき、バリア層の全面
にタングステン層をCVD法にて堆積させる。タングス
テン層の形成条件を、例えば以下のとおりとすることが
できる。 第1ステップ(核形成段階) 使用ガス : WF6/SiH4/Ar=5/3/200
0sccm 圧力 : 4×102Pa(3Torr) 基板温度 : 450°C 第2ステップ(高速成長段階) 使用ガス : WF6/H2/Ar=40/400/22
50sccm 圧力 : 1.1×104Pa(80Torr) 基板温度 : 450°C
【0036】次に、絶縁層20上のタングステンから成
る配線層、バリア層及び反射防止膜22を選択的に除去
する。これによって、図4の(C)に示した構造と同様
に、バリア層及びタングステンが埋め込まれた接続孔
(コンタクトホール)が絶縁層20に形成され、併せ
て、パターニングされたタングステン、バリア層及び反
射防止膜から成る配線が絶縁層20上に形成される。タ
ングステンから成る配線層、バリア層及び反射防止膜2
2のドライエッチング条件を、例えば以下のとおりとす
ることができる。 使用ガス : SF6=100sccm 基板温度 : 0゜C 圧力 : 1Pa マイクロ波パワー: 850W
る配線層、バリア層及び反射防止膜22を選択的に除去
する。これによって、図4の(C)に示した構造と同様
に、バリア層及びタングステンが埋め込まれた接続孔
(コンタクトホール)が絶縁層20に形成され、併せ
て、パターニングされたタングステン、バリア層及び反
射防止膜から成る配線が絶縁層20上に形成される。タ
ングステンから成る配線層、バリア層及び反射防止膜2
2のドライエッチング条件を、例えば以下のとおりとす
ることができる。 使用ガス : SF6=100sccm 基板温度 : 0゜C 圧力 : 1Pa マイクロ波パワー: 850W
【0037】尚、タングステンから成る配線層を全面エ
ッチバックし、同時に絶縁層20上のバリア層及び反射
防止膜22を除去し、開口部24内にタングステンとバ
リア層から成るメタルプラグを形成し、その後、絶縁層
20上及びメタルプラグ上にアルミニウム系合金から成
る配線層を、例えばスパッタ法にて形成することもでき
る。
ッチバックし、同時に絶縁層20上のバリア層及び反射
防止膜22を除去し、開口部24内にタングステンとバ
リア層から成るメタルプラグを形成し、その後、絶縁層
20上及びメタルプラグ上にアルミニウム系合金から成
る配線層を、例えばスパッタ法にて形成することもでき
る。
【0038】あるいは又、タングステンから成る配線層
上にアルミニウム系合金から成る第2の配線層を例えば
スパッタ法で形成した後、絶縁層20上のアルミニウム
及びタングステンから成る配線層、バリア層並びに反射
防止膜22を選択的に除去してもよい。これによって、
アルミニウム系合金とタングステンの積層構造から配線
層を構成することができる。
上にアルミニウム系合金から成る第2の配線層を例えば
スパッタ法で形成した後、絶縁層20上のアルミニウム
及びタングステンから成る配線層、バリア層並びに反射
防止膜22を選択的に除去してもよい。これによって、
アルミニウム系合金とタングステンの積層構造から配線
層を構成することができる。
【0039】以上、好ましい実施例に基づき本発明を説
明したが、本発明はこれらの実施例に限定されるもので
はない。各実施例における成膜条件や数値は例示であ
り、適宜変更することができる。絶縁層20は、SiO
2以外にも、BPSG、PSG、BSG、AsSG、P
bSG、SbSG、あるいはSiN等の公知の絶縁材料
から構成することができる。アルミニウム系合金には、
純Al、あるいはAl−Si−Cu、Al−Cu、Al
−Ge等のアルミニウム合金が包含される。
明したが、本発明はこれらの実施例に限定されるもので
はない。各実施例における成膜条件や数値は例示であ
り、適宜変更することができる。絶縁層20は、SiO
2以外にも、BPSG、PSG、BSG、AsSG、P
bSG、SbSG、あるいはSiN等の公知の絶縁材料
から構成することができる。アルミニウム系合金には、
純Al、あるいはAl−Si−Cu、Al−Cu、Al
−Ge等のアルミニウム合金が包含される。
【0040】シリコンを構成材料とする基体としては、
シリコン半導体基板だけでなく、例えば絶縁層上に形成
されたポリシリコンから成る下層配線層や各種電極等を
挙げることができる。アルミニウム系合金やタングステ
ンの成膜の際に使用した下地層やバリア層は実施例にて
説明した例(Ti層/TiN層/Ti層やTi層/Ti
N層)に限定されず、適宜変更することができる。ま
た、これらの下地層やバリア層はスパッタ法だけでな
く、CVD法にて形成することもできる。更には、配線
層を構成する材料としてアルミニウム系合金及びタング
ステンを例にとり説明したが、これらの材料に限定され
ず、銅などの各種の金属材料や高融点金属材料を用いる
ことができる。
シリコン半導体基板だけでなく、例えば絶縁層上に形成
されたポリシリコンから成る下層配線層や各種電極等を
挙げることができる。アルミニウム系合金やタングステ
ンの成膜の際に使用した下地層やバリア層は実施例にて
説明した例(Ti層/TiN層/Ti層やTi層/Ti
N層)に限定されず、適宜変更することができる。ま
た、これらの下地層やバリア層はスパッタ法だけでな
く、CVD法にて形成することもできる。更には、配線
層を構成する材料としてアルミニウム系合金及びタング
ステンを例にとり説明したが、これらの材料に限定され
ず、銅などの各種の金属材料や高融点金属材料を用いる
ことができる。
【0041】スパッタ法による各種の層の形成は、マグ
ネトロンスパッタリング装置、DCスパッタリング装
置、RFスパッタリング装置、ECRスパッタリング装
置、また基板バイアスを印加するバイアススパッタリン
グ装置等各種のスパッタリング装置にて行うことができ
る。
ネトロンスパッタリング装置、DCスパッタリング装
置、RFスパッタリング装置、ECRスパッタリング装
置、また基板バイアスを印加するバイアススパッタリン
グ装置等各種のスパッタリング装置にて行うことができ
る。
【0042】
【発明の効果】本発明の配線構造の形成方法によれば、
絶縁層に開口部を形成した後、開口部の底部に存在する
例えばソース・ドレイン領域(不純物拡散領域)や下層
配線層に損傷を与えることなく、絶縁層の表面に残され
た反射防止膜を確実に除去することができる。従って、
高い信頼性を有する配線構造を形成することが可能にな
る。
絶縁層に開口部を形成した後、開口部の底部に存在する
例えばソース・ドレイン領域(不純物拡散領域)や下層
配線層に損傷を与えることなく、絶縁層の表面に残され
た反射防止膜を確実に除去することができる。従って、
高い信頼性を有する配線構造を形成することが可能にな
る。
【図1】実施例1の配線構造の形成方法の各工程を説明
するための、半導体素子の模式的な一部断面図である。
するための、半導体素子の模式的な一部断面図である。
【図2】図1に引き続き、実施例1の配線構造の形成方
法の各工程を説明するための、半導体素子の模式的な一
部断面図である。
法の各工程を説明するための、半導体素子の模式的な一
部断面図である。
【図3】図2に引き続き、実施例1の配線構造の形成方
法の各工程を説明するための、半導体素子の模式的な一
部断面図である。
法の各工程を説明するための、半導体素子の模式的な一
部断面図である。
【図4】実施例2の配線構造の形成方法の各工程を説明
するための、半導体素子の模式的な一部断面図である。
するための、半導体素子の模式的な一部断面図である。
【図5】従来の配線構造の形成方法における問題点を説
明するための半導体素子の模式的な一部断面図である。
明するための半導体素子の模式的な一部断面図である。
10 半導体基板
12 ゲート酸化膜
14 ゲート電極
16 ゲートサイドウォール
18 ソース・ドレイン領域
20 絶縁層
22 反射防止膜
24 開口部
26 メタルプラグ
28 配線層
30 配線
32 接続孔
40 下地層
42 配線層
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7,DB名)
H01L 21/3205
H01L 21/321
H01L 21/3213
H01L 21/768
Claims (9)
- 【請求項1】(イ)シリコンを構成材料とする基体上に
絶縁層を形成した後、該絶縁層上にSiONから成る反
射防止膜を形成し、 (ロ)次いで、該反射防止膜及び絶縁層に開口部を形成
し、 (ハ)その後、該開口部内にメタルプラグを形成し、 (ニ)次いで、絶縁層上の反射防止膜を除去し、 (ホ)その後、開口部を含む絶縁層上に配線層を形成す
る、 こ とを特徴とする半導体装置における配線構造の形成方
法。 - 【請求項2】反射防止膜の除去は、塩素ガス若しくは塩
素を含有するガスを用いたドライエッチング法にて行う
ことを特徴とする請求項1に記載の半導体装置における
配線構造の形成方法。 - 【請求項3】メタルプラグはタングステンから成ること
を特徴とする請求項1又は請求項2に記載の半導体装置
における配線構造の形成方法。 - 【請求項4】メタルプラグは、選択タングステンCVD
法によって形成されることを特徴とする請求項3に記載
の半導体装置における配線構造の形成方法。 - 【請求項5】メタルプラグは、ブランケットタングステ
ンCVD法によって形成されることを特徴とする請求項
3に記載の半導体装置における配線構造の形成方法。 - 【請求項6】(イ)シリコンを構成材料とする基体上に
絶縁層を形成した後、該絶縁層上にSiONから成る反
射防止膜を形成し、 (ロ)次いで、該反射防止膜及び絶縁層に開口部を形成
し、 (ハ)その後、該開口部内及び反射防止膜上に配線層を
形成し、 (ニ)次いで、絶縁層上の配線層及び反射防止膜を選択
的に除去して配線を形成する、 こ とを特徴とする半導体装置における配線構造の形成方
法。 - 【請求項7】反射防止膜の除去は、塩素ガス若しくは塩
素を含有するガスを用いたドライエッチング法にて行う
ことを特徴とする請求項6に記載の半導体装置における
配線構造の形成方法。 - 【請求項8】配線層は、アルミニウム系合金、又はタン
グステンとアルミニウム系合金の積層構造から成ること
を特徴とする請求項6又は請求項7に記載の半導体装置
における配線構造の形成方法。 - 【請求項9】配線層は、タングステンから成ることを特
徴とする請求項6に記載の半導体装置における配線構造
の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29001393A JP3380923B2 (ja) | 1993-10-26 | 1993-10-26 | 半導体装置における配線構造の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29001393A JP3380923B2 (ja) | 1993-10-26 | 1993-10-26 | 半導体装置における配線構造の形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07122643A JPH07122643A (ja) | 1995-05-12 |
JP3380923B2 true JP3380923B2 (ja) | 2003-02-24 |
Family
ID=17750658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29001393A Expired - Fee Related JP3380923B2 (ja) | 1993-10-26 | 1993-10-26 | 半導体装置における配線構造の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3380923B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6127262A (en) * | 1996-06-28 | 2000-10-03 | Applied Materials, Inc. | Method and apparatus for depositing an etch stop layer |
-
1993
- 1993-10-26 JP JP29001393A patent/JP3380923B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07122643A (ja) | 1995-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0212917A (ja) | 半導体装置の製造方法 | |
JPS63205951A (ja) | 安定な低抵抗コンタクト | |
JPS6110256A (ja) | 集積回路の接点孔への相互接続線の自動位置決め方法 | |
US6548415B2 (en) | Method for the etchback of a conductive material | |
KR100815186B1 (ko) | 돌출형상의 텅스텐플러그를 구비한 반도체소자의 제조 방법 | |
JP3365112B2 (ja) | 半導体装置の配線形成方法 | |
JP3050161B2 (ja) | 半導体装置及びその製造方法 | |
JPH05283362A (ja) | 多層配線の形成方法 | |
US5641710A (en) | Post tungsten etch back anneal, to improve aluminum step coverage | |
US5801096A (en) | Self-aligned tungsen etch back process to minimize seams in tungsten plugs | |
JPH09326436A (ja) | 配線形成方法 | |
US5904561A (en) | Method for forming a barrier metal film with conformal step coverage in a semiconductor intergrated circuit | |
JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
JP3380923B2 (ja) | 半導体装置における配線構造の形成方法 | |
JPH0917869A (ja) | 半導体素子の金属配線間絶縁膜の製造方法 | |
JPH0766143A (ja) | 半導体装置におけるバリアメタル層の形成方法 | |
JP3608515B2 (ja) | 半導体装置における配線構造及びmos型トランジスタ | |
US5915202A (en) | Blanket etching process for formation of tungsten plugs | |
JPH10144790A (ja) | 半導体装置における配線形成方法 | |
JP3334416B2 (ja) | Cmosトランジスタ及びその作製方法 | |
KR100336837B1 (ko) | 반도체 장치에 있어서 텅스텐 플러그를 형성하는 방법 | |
JP3076500B2 (ja) | 半導体装置の製造方法 | |
JPH05299397A (ja) | 金属プラグの形成方法 | |
JPH05144951A (ja) | 配線形成方法 | |
JPH06326099A (ja) | 半導体装置の配線形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |