JP3380923B2 - 半導体装置における配線構造の形成方法 - Google Patents
半導体装置における配線構造の形成方法Info
- Publication number
- JP3380923B2 JP3380923B2 JP29001393A JP29001393A JP3380923B2 JP 3380923 B2 JP3380923 B2 JP 3380923B2 JP 29001393 A JP29001393 A JP 29001393A JP 29001393 A JP29001393 A JP 29001393A JP 3380923 B2 JP3380923 B2 JP 3380923B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- layer
- insulating layer
- antireflection film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置における配
線構造の形成方法に関する。
線構造の形成方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化が進展する中、微
細加工技術への要求は益々厳しいものになってきてい
る。半導体装置の製造プロセスにおけるドライエッチン
グ技術に関しても例外ではなく、高精度の加工を目指
し、種々の検討が進められている。
細加工技術への要求は益々厳しいものになってきてい
る。半導体装置の製造プロセスにおけるドライエッチン
グ技術に関しても例外ではなく、高精度の加工を目指
し、種々の検討が進められている。
【０００３】ＭＯＳトランジスタから成る半導体装置に
おいては、多数のコンタクトホール、ビヤホールあるい
はスルーホール（以下、総称して接続孔とも呼ぶ）が形
成されている。例えば、コンタクトホールは、以下の工
程を経て形成される。
おいては、多数のコンタクトホール、ビヤホールあるい
はスルーホール（以下、総称して接続孔とも呼ぶ）が形
成されている。例えば、コンタクトホールは、以下の工
程を経て形成される。
【０００４】先ず、シリコン半導体基板にゲート電極及
びソース・ドレイン領域を形成した後、全面に二酸化シ
リコンから成る絶縁層を形成する。そして、かかる絶縁
層にフォトリソグラフィ技術及びドライエッチング技術
を用いて開口部を形成した後、開口部内及び絶縁層上に
配線層を形成し、次いで、配線層を所望のパターン形状
にパターニングする。これによって、絶縁層上に配線が
形成される。また、開口部内に配線層が埋め込まれたコ
ンタクトホールが形成される。尚、ソース・ドレイン領
域と絶縁層上の配線とはコンタクトホールによって電気
的に接続される。
びソース・ドレイン領域を形成した後、全面に二酸化シ
リコンから成る絶縁層を形成する。そして、かかる絶縁
層にフォトリソグラフィ技術及びドライエッチング技術
を用いて開口部を形成した後、開口部内及び絶縁層上に
配線層を形成し、次いで、配線層を所望のパターン形状
にパターニングする。これによって、絶縁層上に配線が
形成される。また、開口部内に配線層が埋め込まれたコ
ンタクトホールが形成される。尚、ソース・ドレイン領
域と絶縁層上の配線とはコンタクトホールによって電気
的に接続される。
【０００５】微細な開口部を形成する場合、フォトリソ
グラフィ技術におけるレジスト層の露光の際、露光光が
絶縁層表面で反射されることによって、正確な開口部形
成パターンをレジスト層に形成できない場合がある。こ
のような露光光の絶縁層表面での反射を防止するため
に、反射防止膜を形成する技術が近年注目されている。
即ち、例えば厚さ３０ｎｍのＳｉＯＮから成る反射防止
膜を絶縁層の表面に形成した後、反射防止膜上にレジス
ト層を形成し、フォトリソグラフィ技術及びドライエッ
チング技術を用いて絶縁層に開口部を形成する。これに
よって微細なレジストパターンを高い精度で形成するこ
とができる。
グラフィ技術におけるレジスト層の露光の際、露光光が
絶縁層表面で反射されることによって、正確な開口部形
成パターンをレジスト層に形成できない場合がある。こ
のような露光光の絶縁層表面での反射を防止するため
に、反射防止膜を形成する技術が近年注目されている。
即ち、例えば厚さ３０ｎｍのＳｉＯＮから成る反射防止
膜を絶縁層の表面に形成した後、反射防止膜上にレジス
ト層を形成し、フォトリソグラフィ技術及びドライエッ
チング技術を用いて絶縁層に開口部を形成する。これに
よって微細なレジストパターンを高い精度で形成するこ
とができる。
【０００６】
【発明が解決しようとする課題】ＳｉＯＮ自体はＳｉリ
ッチな組成を有しており、絶縁耐圧が余り高くない。従
って、開口部を形成した後に絶縁層表面に残された反射
防止膜を除去しないと、接続孔を完成した後、絶縁層の
表面に残された反射防止膜によって電流リークが発生す
る虞がある。それ故、通常、開口部を形成した後、配線
層を形成する前に、絶縁層表面に残された反射防止膜を
除去する必要がある。しかしながら、ＳｉＯＮから成る
反射防止膜を絶縁層の表面から除去する適切な方法が現
状では確立されていない。
ッチな組成を有しており、絶縁耐圧が余り高くない。従
って、開口部を形成した後に絶縁層表面に残された反射
防止膜を除去しないと、接続孔を完成した後、絶縁層の
表面に残された反射防止膜によって電流リークが発生す
る虞がある。それ故、通常、開口部を形成した後、配線
層を形成する前に、絶縁層表面に残された反射防止膜を
除去する必要がある。しかしながら、ＳｉＯＮから成る
反射防止膜を絶縁層の表面から除去する適切な方法が現
状では確立されていない。
【０００７】また、たとえＳｉＯＮから成る反射防止膜
を絶縁層の表面から除去する適切な方法が確立されたと
しても、図５に示すように、開口部２４を形成した後、
絶縁層２０の表面に残された反射防止膜２２を除去する
際、開口部２４の底部においてはシリコン半導体基板１
０に形成されたソース・ドレイン領域（不純物拡散領
域）１８が露出した状態となっている。従って、反射防
止膜２２をエッチングによって除去する際、ソース・ド
レイン領域１８もエッチングされ、半導体装置の信頼性
が低下するという問題がある。
を絶縁層の表面から除去する適切な方法が確立されたと
しても、図５に示すように、開口部２４を形成した後、
絶縁層２０の表面に残された反射防止膜２２を除去する
際、開口部２４の底部においてはシリコン半導体基板１
０に形成されたソース・ドレイン領域（不純物拡散領
域）１８が露出した状態となっている。従って、反射防
止膜２２をエッチングによって除去する際、ソース・ド
レイン領域１８もエッチングされ、半導体装置の信頼性
が低下するという問題がある。
【０００８】従って、本発明の目的は、開口部の底部に
存在する例えばソース・ドレイン領域（不純物拡散領
域）に損傷を与えることなく、絶縁層の表面に残された
反射防止膜を確実に除去し得る配線構造の形成方法を提
供することにある。
存在する例えばソース・ドレイン領域（不純物拡散領
域）に損傷を与えることなく、絶縁層の表面に残された
反射防止膜を確実に除去し得る配線構造の形成方法を提
供することにある。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めの本発明の第１の態様に係る半導体装置における配線
構造の形成方法は、（イ）シリコンを構成材料とする基
体上に絶縁層を形成した後、絶縁層上にＳｉＯＮから成
る反射防止膜を形成する工程と、（ロ）反射防止膜及び
絶縁層に開口部を形成する工程と、（ハ）開口部内にメ
タルプラグを形成する工程と、（ニ）絶縁層上の反射防
止膜を除去する工程と、（ホ）開口部を含む絶縁層上に
配線層を形成する工程、から成ることを特徴とする。
めの本発明の第１の態様に係る半導体装置における配線
構造の形成方法は、（イ）シリコンを構成材料とする基
体上に絶縁層を形成した後、絶縁層上にＳｉＯＮから成
る反射防止膜を形成する工程と、（ロ）反射防止膜及び
絶縁層に開口部を形成する工程と、（ハ）開口部内にメ
タルプラグを形成する工程と、（ニ）絶縁層上の反射防
止膜を除去する工程と、（ホ）開口部を含む絶縁層上に
配線層を形成する工程、から成ることを特徴とする。
【００１０】本発明の第１の態様に係る半導体装置にお
いては、反射防止膜の除去は、塩素ガス若しくは塩素を
含有するガスを用いたドライエッチング法にて行うこと
ができる。また、メタルプラグはタングステンから成る
ことが好ましい。この場合、メタルプラグの形成は、選
択タングステンＣＶＤ法あるいはブランケットタングス
テンＣＶＤ法とすることができる。
いては、反射防止膜の除去は、塩素ガス若しくは塩素を
含有するガスを用いたドライエッチング法にて行うこと
ができる。また、メタルプラグはタングステンから成る
ことが好ましい。この場合、メタルプラグの形成は、選
択タングステンＣＶＤ法あるいはブランケットタングス
テンＣＶＤ法とすることができる。
【００１１】上記の目的を達成するための本発明の第２
の態様に係る半導体装置における配線構造の形成方法
は、（イ）シリコンを構成材料とする基体上に絶縁層を
形成した後、絶縁層上にＳｉＯＮから成る反射防止膜を
形成する工程と、（ロ）反射防止膜及び絶縁層に開口部
を形成する工程と、（ハ）開口部内及び反射防止膜上に
配線層を形成する工程と、（ニ）絶縁層上の配線層及び
反射防止膜を選択的に除去して配線を形成する工程、か
ら成ることを特徴とする。
の態様に係る半導体装置における配線構造の形成方法
は、（イ）シリコンを構成材料とする基体上に絶縁層を
形成した後、絶縁層上にＳｉＯＮから成る反射防止膜を
形成する工程と、（ロ）反射防止膜及び絶縁層に開口部
を形成する工程と、（ハ）開口部内及び反射防止膜上に
配線層を形成する工程と、（ニ）絶縁層上の配線層及び
反射防止膜を選択的に除去して配線を形成する工程、か
ら成ることを特徴とする。
【００１２】本発明の第２の態様に係る半導体装置にお
いては、反射防止膜の除去は、塩素ガス若しくは塩素を
含有するガスを用いたドライエッチング法にて行うこと
ができる。また、配線層は、アルミニウム系合金、又は
タングステンとアルミニウム系合金の積層構造、若しく
はタングステンから構成することができる。
いては、反射防止膜の除去は、塩素ガス若しくは塩素を
含有するガスを用いたドライエッチング法にて行うこと
ができる。また、配線層は、アルミニウム系合金、又は
タングステンとアルミニウム系合金の積層構造、若しく
はタングステンから構成することができる。
【００１３】
【作用】本発明においては、反射防止膜の除去の際、開
口部の底部はメタルプラグ若しくは配線層で被覆されて
おり、開口部の底部においてシリコンを構成材料とする
基体が露出する状態を避けることができる。従って、反
射防止膜を除去するとき、エッチング用ガスによって開
口部の底部に存在する例えばソース・ドレイン領域（不
純物拡散領域）が損傷を受けることを確実に防止するこ
とができる。
口部の底部はメタルプラグ若しくは配線層で被覆されて
おり、開口部の底部においてシリコンを構成材料とする
基体が露出する状態を避けることができる。従って、反
射防止膜を除去するとき、エッチング用ガスによって開
口部の底部に存在する例えばソース・ドレイン領域（不
純物拡散領域）が損傷を受けることを確実に防止するこ
とができる。
【００１４】
【実施例】以下、実施例に基づき本発明の半導体装置に
おける配線構造の形成方法を説明する。
おける配線構造の形成方法を説明する。
【００１５】（実施例１）実施例１は、本発明の第１の
態様に係る配線構造の形成方法に関する。メタルプラグ
はタングステンから成り、所謂選択タングステンＣＶＤ
法にて形成される。以下、半導体素子の模式的な一部断
面図である図１、図２及び図３を参照して実施例１を説
明する。
態様に係る配線構造の形成方法に関する。メタルプラグ
はタングステンから成り、所謂選択タングステンＣＶＤ
法にて形成される。以下、半導体素子の模式的な一部断
面図である図１、図２及び図３を参照して実施例１を説
明する。
【００１６】［工程−１００］先ず、シリコンを構成材
料とする基体であるシリコン半導体基板１０の表面に例
えば熱酸化法にて二酸化シリコン（ＳｉＯ2）から成り
厚さ１０ｎｍのゲート酸化膜１２を形成した後、このゲ
ート酸化膜１２上にｎ+ポリシリコン１４Ａ及びタング
ステンシリサイド１４Ｂから成るゲート電極１４を従来
の方法にて形成する。次に、ＬＤＤイオン注入を行った
後、ゲート電極１４の側壁に二酸化シリコンから成るゲ
ートサイドウォール１６を従来の方法にて形成し、次い
で、不純物イオン注入を行い、ソース・ドレイン領域１
８を形成する。その後、二酸化シリコンから成る絶縁層
２０を従来のＣＶＤ法にて全面に形成する（図１の
（Ａ）参照）。絶縁層２０の形成条件を、以下に例示す
る。 使用ガス ： ＳｉＨ4／Ｏ2／Ｎ2＝２５０／２５０
／１００sccm 基板温度 ： ４２０゜Ｃ 圧力 ： １３．３Ｐａ 膜厚 ： ０．８μｍ
料とする基体であるシリコン半導体基板１０の表面に例
えば熱酸化法にて二酸化シリコン（ＳｉＯ2）から成り
厚さ１０ｎｍのゲート酸化膜１２を形成した後、このゲ
ート酸化膜１２上にｎ+ポリシリコン１４Ａ及びタング
ステンシリサイド１４Ｂから成るゲート電極１４を従来
の方法にて形成する。次に、ＬＤＤイオン注入を行った
後、ゲート電極１４の側壁に二酸化シリコンから成るゲ
ートサイドウォール１６を従来の方法にて形成し、次い
で、不純物イオン注入を行い、ソース・ドレイン領域１
８を形成する。その後、二酸化シリコンから成る絶縁層
２０を従来のＣＶＤ法にて全面に形成する（図１の
（Ａ）参照）。絶縁層２０の形成条件を、以下に例示す
る。 使用ガス ： ＳｉＨ4／Ｏ2／Ｎ2＝２５０／２５０
／１００sccm 基板温度 ： ４２０゜Ｃ 圧力 ： １３．３Ｐａ 膜厚 ： ０．８μｍ
【００１７】［工程−１１０］次いで、絶縁層２０の上
に厚さ３０ｎｍのＳｉＯＮから成る反射防止膜２２をプ
ラズマＣＶＤ法にて形成する（図１の（Ｂ）参照）。Ｓ
ｉＯＮの成膜条件を、例えば以下のとおりとすることが
できる。 使用ガス ： ＳｉＨ4／Ｎ2Ｏ＝５０／４０sccm 基板温度 ： ３６０゜Ｃ 圧力 ： ３．３×１０2Ｐａ 膜厚 ： ３０ｎｍ
に厚さ３０ｎｍのＳｉＯＮから成る反射防止膜２２をプ
ラズマＣＶＤ法にて形成する（図１の（Ｂ）参照）。Ｓ
ｉＯＮの成膜条件を、例えば以下のとおりとすることが
できる。 使用ガス ： ＳｉＨ4／Ｎ2Ｏ＝５０／４０sccm 基板温度 ： ３６０゜Ｃ 圧力 ： ３．３×１０2Ｐａ 膜厚 ： ３０ｎｍ
【００１８】［工程−１２０］その後、フォトリソグラ
フィ技術及びドライエッチング技術を用いて、反射防止
膜２２及び絶縁層２０に開口部２４を形成する（図１の
（Ｃ）参照）。開口部２４を形成するために、例えばＥ
ＣＲプラズマエッチング装置を用いて反射防止膜２２及
び絶縁層２０をドライエッチングするが、その条件を例
えば以下のとおりとすることができる。 使用ガス ： Ｃ4Ｆ8／ＣＨ2Ｆ2＝６０／２０sc
cm 基板温度 ： −５０゜Ｃ マイクロ波パワー： ８０Ｗ ＲＦバイアス ： ３００Ｗ（８００ＫＨｚ）
フィ技術及びドライエッチング技術を用いて、反射防止
膜２２及び絶縁層２０に開口部２４を形成する（図１の
（Ｃ）参照）。開口部２４を形成するために、例えばＥ
ＣＲプラズマエッチング装置を用いて反射防止膜２２及
び絶縁層２０をドライエッチングするが、その条件を例
えば以下のとおりとすることができる。 使用ガス ： Ｃ4Ｆ8／ＣＨ2Ｆ2＝６０／２０sc
cm 基板温度 ： −５０゜Ｃ マイクロ波パワー： ８０Ｗ ＲＦバイアス ： ３００Ｗ（８００ＫＨｚ）
【００１９】ＳｉＯＮから成る反射防止膜２２はＳｉリ
ッチな組成のため、エッチングレートが二酸化シリコン
と比較して約１／２程度と遅い。従って、図１の（Ｃ）
に示すように、エッチング後の反射防止膜２２の側壁は
若干斜めになるが、上記のドライエッチング条件によっ
て開口部２４が形成される。この状態においては、開口
部２４の底部にソース・ドレイン領域１８が露出してい
る。
ッチな組成のため、エッチングレートが二酸化シリコン
と比較して約１／２程度と遅い。従って、図１の（Ｃ）
に示すように、エッチング後の反射防止膜２２の側壁は
若干斜めになるが、上記のドライエッチング条件によっ
て開口部２４が形成される。この状態においては、開口
部２４の底部にソース・ドレイン領域１８が露出してい
る。
【００２０】［工程−１３０］次に、開口部２４内にメ
タルプラグ２６を形成する（図２の（Ａ）参照）。メタ
ルプラグ２６はタングステンから成り、所謂選択タング
ステンＣＶＤ法にて形成される。選択タングステンＣＶ
Ｄ法によるメタルプラグ２６の形成条件を、以下に例示
する。 使用ガス ： ＷＦ6／ＳｉＨ4／Ｈ2＝１０／６／１
０００sccm 基板温度 ： ２６０゜Ｃ 圧力 ： １０Ｐａ
タルプラグ２６を形成する（図２の（Ａ）参照）。メタ
ルプラグ２６はタングステンから成り、所謂選択タング
ステンＣＶＤ法にて形成される。選択タングステンＣＶ
Ｄ法によるメタルプラグ２６の形成条件を、以下に例示
する。 使用ガス ： ＷＦ6／ＳｉＨ4／Ｈ2＝１０／６／１
０００sccm 基板温度 ： ２６０゜Ｃ 圧力 ： １０Ｐａ
【００２１】メタルプラグ２６は、図２の（Ａ）に示す
ように、開口部２４の底部が確実に被覆されるように形
成されればよい。尚、開口部２４を殆ど埋めるようにメ
タルプラグを形成してもよい。これによって、開口部２
４の底部は完全にメタルプラグ２６で被覆され、ソース
・ドレイン領域１８は露出することが無い。
ように、開口部２４の底部が確実に被覆されるように形
成されればよい。尚、開口部２４を殆ど埋めるようにメ
タルプラグを形成してもよい。これによって、開口部２
４の底部は完全にメタルプラグ２６で被覆され、ソース
・ドレイン領域１８は露出することが無い。
【００２２】選択タングステンＣＶＤ法の代わりに、メ
タルプラグ２６を所謂ブランケットタングステンＣＶＤ
法にて形成してもよい。この場合、先ず、開口部２４を
含む絶縁層２０の全面にＣＶＤ法でタングステン層を形
成し、次いで、タングステン層を全面エッチバックし
て、開口部２４内にタングステンから成るメタルプラグ
を残す。この場合、絶縁層２０上には反射防止膜２２が
残されていてよい。
タルプラグ２６を所謂ブランケットタングステンＣＶＤ
法にて形成してもよい。この場合、先ず、開口部２４を
含む絶縁層２０の全面にＣＶＤ法でタングステン層を形
成し、次いで、タングステン層を全面エッチバックし
て、開口部２４内にタングステンから成るメタルプラグ
を残す。この場合、絶縁層２０上には反射防止膜２２が
残されていてよい。
【００２３】［工程−１４０］次いで、絶縁層２０上の
反射防止膜２２を除去する（図２の（Ｂ）参照）。Ｓｉ
ＯＮから成る反射防止膜２２のドライエッチング条件
を、以下に例示する。 使用ガス ： Ｃｌ2＝８０sccm 基板温度 ： ２０゜Ｃ 圧力 ： ０．４Ｐａ マイクロ波パワー： ８５０Ｗ ＲＦバイアス ： ３００Ｗ（８００ＫＨｚ）
反射防止膜２２を除去する（図２の（Ｂ）参照）。Ｓｉ
ＯＮから成る反射防止膜２２のドライエッチング条件
を、以下に例示する。 使用ガス ： Ｃｌ2＝８０sccm 基板温度 ： ２０゜Ｃ 圧力 ： ０．４Ｐａ マイクロ波パワー： ８５０Ｗ ＲＦバイアス ： ３００Ｗ（８００ＫＨｚ）
【００２４】エッチング用ガスとしてＣｌ2を用いてい
るため、二酸化シリコンから成る絶縁層２０やタングス
テンから成るメタルプラグ２６は殆どエッチングされ
ず、Ｓｉリッチな組成を有するＳｉＯＮから成る反射防
止膜２２が絶縁層２０上から除去される。
るため、二酸化シリコンから成る絶縁層２０やタングス
テンから成るメタルプラグ２６は殆どエッチングされ
ず、Ｓｉリッチな組成を有するＳｉＯＮから成る反射防
止膜２２が絶縁層２０上から除去される。
【００２５】エッチング用ガスとして、Ｃｌ2の代わり
に、Ｃｌ2とＣ4Ｆ8の混合ガスを用いることもできる。
反射防止膜２２中にＳｉ−Ｏ結合が存在するために、Ｃ
ｌ2ガスによるＳｉＯＮのエッチングレートは遅く、ス
ループットが低下する。一方、Ｃｌ2とＣ4Ｆ8の混合ガ
スを用いることによって、ＣＯ分子の形成を促進でき、
ＳｉＯＮから成る反射防止膜２２のエッチングレートの
向上を図ることができる。このような混合ガスによるド
ライエッチング条件を以下に例示する。 使用ガス ： Ｃｌ2／Ｃ4Ｆ8＝７５／５sccm 基板温度 ： ２０゜Ｃ 圧力 ： ０．４Ｐａ マイクロ波パワー： ８５０Ｗ ＲＦバイアス ： ３００Ｗ（８００ＫＨｚ）
に、Ｃｌ2とＣ4Ｆ8の混合ガスを用いることもできる。
反射防止膜２２中にＳｉ−Ｏ結合が存在するために、Ｃ
ｌ2ガスによるＳｉＯＮのエッチングレートは遅く、ス
ループットが低下する。一方、Ｃｌ2とＣ4Ｆ8の混合ガ
スを用いることによって、ＣＯ分子の形成を促進でき、
ＳｉＯＮから成る反射防止膜２２のエッチングレートの
向上を図ることができる。このような混合ガスによるド
ライエッチング条件を以下に例示する。 使用ガス ： Ｃｌ2／Ｃ4Ｆ8＝７５／５sccm 基板温度 ： ２０゜Ｃ 圧力 ： ０．４Ｐａ マイクロ波パワー： ８５０Ｗ ＲＦバイアス ： ３００Ｗ（８００ＫＨｚ）
【００２６】［工程−１５０］その後、例えば、Ａｌ−
１％Ｓｉから成るアルミニウム系合金を用いて、スパッ
タ法にて開口部２４を含む絶縁層２０上に配線層２８を
形成する（図２の（Ｃ）参照）。次いで、アルミニウム
系合金から成る配線層２８を選択的にエッチングして、
絶縁層２０上に配線３０を形成する（図３参照）。こう
して、絶縁層２０にはメタルプラグ２６並びにアルミニ
ウム系合金から成る配線層２８が埋め込まれた接続孔
（コンタクトホール）３２が形成される。また、開口部
２４を含む絶縁層２０の上にはアルミニウム系合金から
成る配線３０が形成される。尚、開口部２４の殆どがメ
タルプラグ２６にて埋め込まれている場合には、絶縁層
２０にはメタルプラグ２６が埋め込まれた接続孔（コン
タクトホール）３２が形成され、一方、開口部２４を含
む絶縁層２０の上にはアルミニウム系合金から成る配線
３０が形成される。
１％Ｓｉから成るアルミニウム系合金を用いて、スパッ
タ法にて開口部２４を含む絶縁層２０上に配線層２８を
形成する（図２の（Ｃ）参照）。次いで、アルミニウム
系合金から成る配線層２８を選択的にエッチングして、
絶縁層２０上に配線３０を形成する（図３参照）。こう
して、絶縁層２０にはメタルプラグ２６並びにアルミニ
ウム系合金から成る配線層２８が埋め込まれた接続孔
（コンタクトホール）３２が形成される。また、開口部
２４を含む絶縁層２０の上にはアルミニウム系合金から
成る配線３０が形成される。尚、開口部２４の殆どがメ
タルプラグ２６にて埋め込まれている場合には、絶縁層
２０にはメタルプラグ２６が埋め込まれた接続孔（コン
タクトホール）３２が形成され、一方、開口部２４を含
む絶縁層２０の上にはアルミニウム系合金から成る配線
３０が形成される。
【００２７】（実施例２）実施例２は、本発明の第２の
態様に係る配線構造の形成方法に関する。配線層はアル
ミニウム系合金から成り、所謂高温アルミニウムスパッ
タ法にて形成される。以下、半導体素子の模式的な一部
断面図である図４を参照して実施例２を説明する。
態様に係る配線構造の形成方法に関する。配線層はアル
ミニウム系合金から成り、所謂高温アルミニウムスパッ
タ法にて形成される。以下、半導体素子の模式的な一部
断面図である図４を参照して実施例２を説明する。
【００２８】［工程−２００］先ず、実施例１の［工程
−１００］と同様に、シリコンを構成材料とする基体で
あるシリコン半導体基板１０の表面に例えば熱酸化法に
て二酸化シリコンから成り厚さ１０ｎｍのゲート酸化膜
１２を形成した後、このゲート酸化膜１２上にゲート電
極１４を従来の方法にて形成する。次に、ＬＤＤイオン
注入を行った後、ゲート電極１４の側壁に二酸化シリコ
ンから成るゲートサイドウォール１６を従来の方法にて
形成し、次いで、不純物イオン注入を行い、ソース・ド
レイン領域１８を形成する。その後、二酸化シリコンか
ら成る絶縁層２０を従来のＣＶＤ法にて全面に形成す
る。
−１００］と同様に、シリコンを構成材料とする基体で
あるシリコン半導体基板１０の表面に例えば熱酸化法に
て二酸化シリコンから成り厚さ１０ｎｍのゲート酸化膜
１２を形成した後、このゲート酸化膜１２上にゲート電
極１４を従来の方法にて形成する。次に、ＬＤＤイオン
注入を行った後、ゲート電極１４の側壁に二酸化シリコ
ンから成るゲートサイドウォール１６を従来の方法にて
形成し、次いで、不純物イオン注入を行い、ソース・ド
レイン領域１８を形成する。その後、二酸化シリコンか
ら成る絶縁層２０を従来のＣＶＤ法にて全面に形成す
る。
【００２９】［工程−２１０］次いで、実施例１の［工
程−１１０］と同様の方法で、絶縁層２０の上に厚さ３
０ｎｍのＳｉＯＮから成る反射防止膜２２をプラズマＣ
ＶＤ法にて形成する。
程−１１０］と同様の方法で、絶縁層２０の上に厚さ３
０ｎｍのＳｉＯＮから成る反射防止膜２２をプラズマＣ
ＶＤ法にて形成する。
【００３０】［工程−２２０］その後、実施例１の［工
程−１２０］と同様の方法で、フォトリソグラフィ技術
及びドライエッチング技術を用いて、反射防止膜２２及
び絶縁層２０に開口部２４を形成する（図４の（Ａ）参
照）。この状態においては、開口部２４の底部にソース
・ドレイン領域１８が露出している。
程−１２０］と同様の方法で、フォトリソグラフィ技術
及びドライエッチング技術を用いて、反射防止膜２２及
び絶縁層２０に開口部２４を形成する（図４の（Ａ）参
照）。この状態においては、開口部２４の底部にソース
・ドレイン領域１８が露出している。
【００３１】［工程−２３０］次に、開口部２４内及び
反射防止膜２２上に配線層４２を形成する（図４の
（Ｂ）参照）。配線層４２はアルミニウム系合金から成
り、所謂高温アルミニウムスパッタ法にて形成すること
ができる。尚、アルミニウム系合金から成る配線層４２
を形成する前に、Ｔｉ層／ＴｉＮ層／Ｔｉ層を開口部２
４内及び反射防止膜２２上に形成することが望ましい。
最下層のＴｉ層は、開口部内のアルミニウム系合金とソ
ース・ドレイン領域１８との間のコンタクト抵抗を低減
させる目的で形成する。ＴｉＮ層は、開口部内のアルミ
ニウム系合金がソース・ドレイン領域１８に突き抜ける
ことを防止するためのバリア層として機能する。また、
最上層のＴｉ層は、アルミニウム系合金成膜時の濡れ性
改善を目的として形成する。尚、図４の（Ｂ）には、図
を簡素化するために、これらの３層を纏めて１層で表わ
し、参照番号４０を付した。また、以下これらの３層を
纏めて下地層４０と呼ぶ。これらの各層のスパッタ法に
よる成膜条件を以下に例示する。 Ｔｉ層の形成 ターゲット ： Ｔｉ プロセスガス ： Ａｒ＝１００sccm パワー ： ４ｋＷ 圧力 ： ０．４７Ｐａ 成膜温度 ： １５０゜Ｃ 膜厚 ： ５０ｎｍ ＴｉＮ層の形成 ターゲット ： Ｔｉ プロセスガス ： Ａｒ／Ｎ2＝４０／７０sccm パワー ： ５ｋＷ 圧力 ： ０．４７Ｐａ 膜厚 ： ７０ｎｍ アルミニウム系合金から成る配線層４２の形成 ターゲット ： Ａｌ−１％Ｓｉ プロセスガス ： Ａｒ＝１００sccm ＤＣパワー ： １０ｋＷ スパッタ圧力 ： ０．４Ｐａ 基体加熱温度 ： ５００゜Ｃ 成膜速度 ： ６００ｎｍ／分
反射防止膜２２上に配線層４２を形成する（図４の
（Ｂ）参照）。配線層４２はアルミニウム系合金から成
り、所謂高温アルミニウムスパッタ法にて形成すること
ができる。尚、アルミニウム系合金から成る配線層４２
を形成する前に、Ｔｉ層／ＴｉＮ層／Ｔｉ層を開口部２
４内及び反射防止膜２２上に形成することが望ましい。
最下層のＴｉ層は、開口部内のアルミニウム系合金とソ
ース・ドレイン領域１８との間のコンタクト抵抗を低減
させる目的で形成する。ＴｉＮ層は、開口部内のアルミ
ニウム系合金がソース・ドレイン領域１８に突き抜ける
ことを防止するためのバリア層として機能する。また、
最上層のＴｉ層は、アルミニウム系合金成膜時の濡れ性
改善を目的として形成する。尚、図４の（Ｂ）には、図
を簡素化するために、これらの３層を纏めて１層で表わ
し、参照番号４０を付した。また、以下これらの３層を
纏めて下地層４０と呼ぶ。これらの各層のスパッタ法に
よる成膜条件を以下に例示する。 Ｔｉ層の形成 ターゲット ： Ｔｉ プロセスガス ： Ａｒ＝１００sccm パワー ： ４ｋＷ 圧力 ： ０．４７Ｐａ 成膜温度 ： １５０゜Ｃ 膜厚 ： ５０ｎｍ ＴｉＮ層の形成 ターゲット ： Ｔｉ プロセスガス ： Ａｒ／Ｎ2＝４０／７０sccm パワー ： ５ｋＷ 圧力 ： ０．４７Ｐａ 膜厚 ： ７０ｎｍ アルミニウム系合金から成る配線層４２の形成 ターゲット ： Ａｌ−１％Ｓｉ プロセスガス ： Ａｒ＝１００sccm ＤＣパワー ： １０ｋＷ スパッタ圧力 ： ０．４Ｐａ 基体加熱温度 ： ５００゜Ｃ 成膜速度 ： ６００ｎｍ／分
【００３２】尚、高温アルミニウムスパッタ法の代わり
に、所謂アルミニウムリフロー法で配線層を形成するこ
ともできる。この場合には、上記のアルミニウム系合金
から成る配線層４２の形成を以下の条件で行えばよい。 プロセスガス ： Ａｒ＝１００sccm ＤＣパワー ： ２０ｋＷ スパッタ圧力 ： ０．４Ｐａ 基体加熱温度 ： １５０゜Ｃ 成膜速度 ： １２００ｎｍ／分 その後、基体の温度を約５００゜Ｃに加熱する。これに
よって、下地層４０上に堆積したアルミニウム系合金は
流動状態となり、開口部２４内に流入し、開口部２４は
アルミニウム系合金で確実に埋め込まれる。加熱条件
を、例えば以下のとおりとすることができる。 加熱方式 ： 基板裏面ガス加熱 加熱温度 ： ５００゜Ｃ 加熱時間 ： ２分 プロセスガス ： Ａｒ＝１００sccm プロセスガス圧力： １．１×１０3Ｐａ ここで、基板裏面ガス加熱方式とは、基板裏面に配置し
たヒーターブロックを所定の温度（加熱温度）に加熱
し、ヒーターブロックと基板裏面の間にプロセスガスを
導入することによって基体を加熱する方式である。加熱
方式としては、この方式以外にもランプ加熱方式等を用
いることができる。
に、所謂アルミニウムリフロー法で配線層を形成するこ
ともできる。この場合には、上記のアルミニウム系合金
から成る配線層４２の形成を以下の条件で行えばよい。 プロセスガス ： Ａｒ＝１００sccm ＤＣパワー ： ２０ｋＷ スパッタ圧力 ： ０．４Ｐａ 基体加熱温度 ： １５０゜Ｃ 成膜速度 ： １２００ｎｍ／分 その後、基体の温度を約５００゜Ｃに加熱する。これに
よって、下地層４０上に堆積したアルミニウム系合金は
流動状態となり、開口部２４内に流入し、開口部２４は
アルミニウム系合金で確実に埋め込まれる。加熱条件
を、例えば以下のとおりとすることができる。 加熱方式 ： 基板裏面ガス加熱 加熱温度 ： ５００゜Ｃ 加熱時間 ： ２分 プロセスガス ： Ａｒ＝１００sccm プロセスガス圧力： １．１×１０3Ｐａ ここで、基板裏面ガス加熱方式とは、基板裏面に配置し
たヒーターブロックを所定の温度（加熱温度）に加熱
し、ヒーターブロックと基板裏面の間にプロセスガスを
導入することによって基体を加熱する方式である。加熱
方式としては、この方式以外にもランプ加熱方式等を用
いることができる。
【００３３】［工程−２４０］その後、絶縁層２０上の
配線層４２、下地層４０及び反射防止膜２２を選択的に
除去する（図４の（Ｃ）参照）。こうして、下地層４０
及びアルミニウム系合金から成る配線層４２が埋め込ま
れた接続孔（コンタクトホール）が絶縁層２０に形成さ
れる。一方、パターニングされた配線層４２、下地層４
０及び反射防止膜２２から成る配線が、絶縁層２０上に
形成される。配線層４２、下地層４０及び反射防止膜２
２のドライエッチング条件を、例えば以下のとおりとす
ることができる。 使用ガス ： ＢＣｌ3／Ｃｌ2＝３０／５０sccm 基板温度 ： ２０゜Ｃ 圧力 ： １Ｐａ マイクロ波パワー： ８５０Ｗ ＲＦバイアス ： ４０Ｗ（２ＭＨｚ）
配線層４２、下地層４０及び反射防止膜２２を選択的に
除去する（図４の（Ｃ）参照）。こうして、下地層４０
及びアルミニウム系合金から成る配線層４２が埋め込ま
れた接続孔（コンタクトホール）が絶縁層２０に形成さ
れる。一方、パターニングされた配線層４２、下地層４
０及び反射防止膜２２から成る配線が、絶縁層２０上に
形成される。配線層４２、下地層４０及び反射防止膜２
２のドライエッチング条件を、例えば以下のとおりとす
ることができる。 使用ガス ： ＢＣｌ3／Ｃｌ2＝３０／５０sccm 基板温度 ： ２０゜Ｃ 圧力 ： １Ｐａ マイクロ波パワー： ８５０Ｗ ＲＦバイアス ： ４０Ｗ（２ＭＨｚ）
【００３４】反射防止膜２２のドライエッチングの際に
は、既に、開口部２４の底部はアルミニウム系合金等で
被覆されており、ソース・ドレイン領域１８がエッチン
グ用ガスと接触することを確実に防止することができ
る。
は、既に、開口部２４の底部はアルミニウム系合金等で
被覆されており、ソース・ドレイン領域１８がエッチン
グ用ガスと接触することを確実に防止することができ
る。
【００３５】［工程−２４０］では、高温アルミニウム
スパッタ法にて配線層４２を形成したが、その代わり
に、所謂ブランケットタングステンＣＶＤ法にて配線層
を形成することができる。この場合、開口部２４及び絶
縁層２０上に、予め下からＴｉ層／ＴｉＮ層から成るバ
リア層をスパッタ法にて形成しておき、バリア層の全面
にタングステン層をＣＶＤ法にて堆積させる。タングス
テン層の形成条件を、例えば以下のとおりとすることが
できる。 第１ステップ（核形成段階） 使用ガス ： ＷＦ6／ＳｉＨ4／Ａｒ＝５／３／２００
０sccm 圧力 ： ４×１０2Ｐａ（３Torr） 基板温度 ： ４５０°Ｃ 第２ステップ（高速成長段階） 使用ガス ： ＷＦ6／Ｈ2／Ａｒ＝４０／４００／２２
５０sccm 圧力 ： １．１×１０4Ｐａ（８０Torr） 基板温度 ： ４５０°Ｃ
スパッタ法にて配線層４２を形成したが、その代わり
に、所謂ブランケットタングステンＣＶＤ法にて配線層
を形成することができる。この場合、開口部２４及び絶
縁層２０上に、予め下からＴｉ層／ＴｉＮ層から成るバ
リア層をスパッタ法にて形成しておき、バリア層の全面
にタングステン層をＣＶＤ法にて堆積させる。タングス
テン層の形成条件を、例えば以下のとおりとすることが
できる。 第１ステップ（核形成段階） 使用ガス ： ＷＦ6／ＳｉＨ4／Ａｒ＝５／３／２００
０sccm 圧力 ： ４×１０2Ｐａ（３Torr） 基板温度 ： ４５０°Ｃ 第２ステップ（高速成長段階） 使用ガス ： ＷＦ6／Ｈ2／Ａｒ＝４０／４００／２２
５０sccm 圧力 ： １．１×１０4Ｐａ（８０Torr） 基板温度 ： ４５０°Ｃ
【００３６】次に、絶縁層２０上のタングステンから成
る配線層、バリア層及び反射防止膜２２を選択的に除去
する。これによって、図４の（Ｃ）に示した構造と同様
に、バリア層及びタングステンが埋め込まれた接続孔
（コンタクトホール）が絶縁層２０に形成され、併せ
て、パターニングされたタングステン、バリア層及び反
射防止膜から成る配線が絶縁層２０上に形成される。タ
ングステンから成る配線層、バリア層及び反射防止膜２
２のドライエッチング条件を、例えば以下のとおりとす
ることができる。 使用ガス ： ＳＦ6＝１００sccm 基板温度 ： ０゜Ｃ 圧力 ： １Ｐａ マイクロ波パワー： ８５０Ｗ
る配線層、バリア層及び反射防止膜２２を選択的に除去
する。これによって、図４の（Ｃ）に示した構造と同様
に、バリア層及びタングステンが埋め込まれた接続孔
（コンタクトホール）が絶縁層２０に形成され、併せ
て、パターニングされたタングステン、バリア層及び反
射防止膜から成る配線が絶縁層２０上に形成される。タ
ングステンから成る配線層、バリア層及び反射防止膜２
２のドライエッチング条件を、例えば以下のとおりとす
ることができる。 使用ガス ： ＳＦ6＝１００sccm 基板温度 ： ０゜Ｃ 圧力 ： １Ｐａ マイクロ波パワー： ８５０Ｗ
【００３７】尚、タングステンから成る配線層を全面エ
ッチバックし、同時に絶縁層２０上のバリア層及び反射
防止膜２２を除去し、開口部２４内にタングステンとバ
リア層から成るメタルプラグを形成し、その後、絶縁層
２０上及びメタルプラグ上にアルミニウム系合金から成
る配線層を、例えばスパッタ法にて形成することもでき
る。
ッチバックし、同時に絶縁層２０上のバリア層及び反射
防止膜２２を除去し、開口部２４内にタングステンとバ
リア層から成るメタルプラグを形成し、その後、絶縁層
２０上及びメタルプラグ上にアルミニウム系合金から成
る配線層を、例えばスパッタ法にて形成することもでき
る。
【００３８】あるいは又、タングステンから成る配線層
上にアルミニウム系合金から成る第２の配線層を例えば
スパッタ法で形成した後、絶縁層２０上のアルミニウム
及びタングステンから成る配線層、バリア層並びに反射
防止膜２２を選択的に除去してもよい。これによって、
アルミニウム系合金とタングステンの積層構造から配線
層を構成することができる。
上にアルミニウム系合金から成る第２の配線層を例えば
スパッタ法で形成した後、絶縁層２０上のアルミニウム
及びタングステンから成る配線層、バリア層並びに反射
防止膜２２を選択的に除去してもよい。これによって、
アルミニウム系合金とタングステンの積層構造から配線
層を構成することができる。
【００３９】以上、好ましい実施例に基づき本発明を説
明したが、本発明はこれらの実施例に限定されるもので
はない。各実施例における成膜条件や数値は例示であ
り、適宜変更することができる。絶縁層２０は、ＳｉＯ
2以外にも、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、Ｐ
ｂＳＧ、ＳｂＳＧ、あるいはＳｉＮ等の公知の絶縁材料
から構成することができる。アルミニウム系合金には、
純Ａｌ、あるいはＡｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ、Ａｌ
−Ｇｅ等のアルミニウム合金が包含される。
明したが、本発明はこれらの実施例に限定されるもので
はない。各実施例における成膜条件や数値は例示であ
り、適宜変更することができる。絶縁層２０は、ＳｉＯ
2以外にも、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、Ｐ
ｂＳＧ、ＳｂＳＧ、あるいはＳｉＮ等の公知の絶縁材料
から構成することができる。アルミニウム系合金には、
純Ａｌ、あるいはＡｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ、Ａｌ
−Ｇｅ等のアルミニウム合金が包含される。
【００４０】シリコンを構成材料とする基体としては、
シリコン半導体基板だけでなく、例えば絶縁層上に形成
されたポリシリコンから成る下層配線層や各種電極等を
挙げることができる。アルミニウム系合金やタングステ
ンの成膜の際に使用した下地層やバリア層は実施例にて
説明した例（Ｔｉ層／ＴｉＮ層／Ｔｉ層やＴｉ層／Ｔｉ
Ｎ層）に限定されず、適宜変更することができる。ま
た、これらの下地層やバリア層はスパッタ法だけでな
く、ＣＶＤ法にて形成することもできる。更には、配線
層を構成する材料としてアルミニウム系合金及びタング
ステンを例にとり説明したが、これらの材料に限定され
ず、銅などの各種の金属材料や高融点金属材料を用いる
ことができる。
シリコン半導体基板だけでなく、例えば絶縁層上に形成
されたポリシリコンから成る下層配線層や各種電極等を
挙げることができる。アルミニウム系合金やタングステ
ンの成膜の際に使用した下地層やバリア層は実施例にて
説明した例（Ｔｉ層／ＴｉＮ層／Ｔｉ層やＴｉ層／Ｔｉ
Ｎ層）に限定されず、適宜変更することができる。ま
た、これらの下地層やバリア層はスパッタ法だけでな
く、ＣＶＤ法にて形成することもできる。更には、配線
層を構成する材料としてアルミニウム系合金及びタング
ステンを例にとり説明したが、これらの材料に限定され
ず、銅などの各種の金属材料や高融点金属材料を用いる
ことができる。
【００４１】スパッタ法による各種の層の形成は、マグ
ネトロンスパッタリング装置、ＤＣスパッタリング装
置、ＲＦスパッタリング装置、ＥＣＲスパッタリング装
置、また基板バイアスを印加するバイアススパッタリン
グ装置等各種のスパッタリング装置にて行うことができ
る。
ネトロンスパッタリング装置、ＤＣスパッタリング装
置、ＲＦスパッタリング装置、ＥＣＲスパッタリング装
置、また基板バイアスを印加するバイアススパッタリン
グ装置等各種のスパッタリング装置にて行うことができ
る。
【００４２】
【発明の効果】本発明の配線構造の形成方法によれば、
絶縁層に開口部を形成した後、開口部の底部に存在する
例えばソース・ドレイン領域（不純物拡散領域）や下層
配線層に損傷を与えることなく、絶縁層の表面に残され
た反射防止膜を確実に除去することができる。従って、
高い信頼性を有する配線構造を形成することが可能にな
る。
絶縁層に開口部を形成した後、開口部の底部に存在する
例えばソース・ドレイン領域（不純物拡散領域）や下層
配線層に損傷を与えることなく、絶縁層の表面に残され
た反射防止膜を確実に除去することができる。従って、
高い信頼性を有する配線構造を形成することが可能にな
る。
【図１】実施例１の配線構造の形成方法の各工程を説明
するための、半導体素子の模式的な一部断面図である。
するための、半導体素子の模式的な一部断面図である。
【図２】図１に引き続き、実施例１の配線構造の形成方
法の各工程を説明するための、半導体素子の模式的な一
部断面図である。
法の各工程を説明するための、半導体素子の模式的な一
部断面図である。
【図３】図２に引き続き、実施例１の配線構造の形成方
法の各工程を説明するための、半導体素子の模式的な一
部断面図である。
法の各工程を説明するための、半導体素子の模式的な一
部断面図である。
【図４】実施例２の配線構造の形成方法の各工程を説明
するための、半導体素子の模式的な一部断面図である。
するための、半導体素子の模式的な一部断面図である。
【図５】従来の配線構造の形成方法における問題点を説
明するための半導体素子の模式的な一部断面図である。
明するための半導体素子の模式的な一部断面図である。
１０ 半導体基板
１２ ゲート酸化膜
１４ ゲート電極
１６ ゲートサイドウォール
１８ ソース・ドレイン領域
２０ 絶縁層
２２ 反射防止膜
２４ 開口部
２６ メタルプラグ
２８ 配線層
３０ 配線
３２ 接続孔
４０ 下地層
４２ 配線層
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/3205
H01L 21/321
H01L 21/3213
H01L 21/768
Claims (9)
- 【請求項１】（イ）シリコンを構成材料とする基体上に
絶縁層を形成した後、該絶縁層上にＳｉＯＮから成る反
射防止膜を形成し、 （ロ）次いで、該反射防止膜及び絶縁層に開口部を形成
し、 （ハ）その後、該開口部内にメタルプラグを形成し、 （ニ）次いで、絶縁層上の反射防止膜を除去し、 （ホ）その後、開口部を含む絶縁層上に配線層を形成す
る、 こ とを特徴とする半導体装置における配線構造の形成方
法。 - 【請求項２】反射防止膜の除去は、塩素ガス若しくは塩
素を含有するガスを用いたドライエッチング法にて行う
ことを特徴とする請求項１に記載の半導体装置における
配線構造の形成方法。 - 【請求項３】メタルプラグはタングステンから成ること
を特徴とする請求項１又は請求項２に記載の半導体装置
における配線構造の形成方法。 - 【請求項４】メタルプラグは、選択タングステンＣＶＤ
法によって形成されることを特徴とする請求項３に記載
の半導体装置における配線構造の形成方法。 - 【請求項５】メタルプラグは、ブランケットタングステ
ンＣＶＤ法によって形成されることを特徴とする請求項
３に記載の半導体装置における配線構造の形成方法。 - 【請求項６】（イ）シリコンを構成材料とする基体上に
絶縁層を形成した後、該絶縁層上にＳｉＯＮから成る反
射防止膜を形成し、 （ロ）次いで、該反射防止膜及び絶縁層に開口部を形成
し、 （ハ）その後、該開口部内及び反射防止膜上に配線層を
形成し、 （ニ）次いで、絶縁層上の配線層及び反射防止膜を選択
的に除去して配線を形成する、 こ とを特徴とする半導体装置における配線構造の形成方
法。 - 【請求項７】反射防止膜の除去は、塩素ガス若しくは塩
素を含有するガスを用いたドライエッチング法にて行う
ことを特徴とする請求項６に記載の半導体装置における
配線構造の形成方法。 - 【請求項８】配線層は、アルミニウム系合金、又はタン
グステンとアルミニウム系合金の積層構造から成ること
を特徴とする請求項６又は請求項７に記載の半導体装置
における配線構造の形成方法。 - 【請求項９】配線層は、タングステンから成ることを特
徴とする請求項６に記載の半導体装置における配線構造
の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29001393A JP3380923B2 (ja) | 1993-10-26 | 1993-10-26 | 半導体装置における配線構造の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29001393A JP3380923B2 (ja) | 1993-10-26 | 1993-10-26 | 半導体装置における配線構造の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07122643A JPH07122643A (ja) | 1995-05-12 |
| JP3380923B2 true JP3380923B2 (ja) | 2003-02-24 |
Family
ID=17750658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29001393A Expired - Fee Related JP3380923B2 (ja) | 1993-10-26 | 1993-10-26 | 半導体装置における配線構造の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3380923B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127262A (en) * | 1996-06-28 | 2000-10-03 | Applied Materials, Inc. | Method and apparatus for depositing an etch stop layer |
-
1993
- 1993-10-26 JP JP29001393A patent/JP3380923B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07122643A (ja) | 1995-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0212917A (ja) | 半導体装置の製造方法 | |
| JPS63205951A (ja) | 安定な低抵抗コンタクト | |
| JPS6110256A (ja) | 集積回路の接点孔への相互接続線の自動位置決め方法 | |
| US6548415B2 (en) | Method for the etchback of a conductive material | |
| KR100815186B1 (ko) | 돌출형상의 텅스텐플러그를 구비한 반도체소자의 제조 방법 | |
| JP3365112B2 (ja) | 半導体装置の配線形成方法 | |
| JP3050161B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05283362A (ja) | 多層配線の形成方法 | |
| US5641710A (en) | Post tungsten etch back anneal, to improve aluminum step coverage | |
| US5801096A (en) | Self-aligned tungsen etch back process to minimize seams in tungsten plugs | |
| JPH09326436A (ja) | 配線形成方法 | |
| US5904561A (en) | Method for forming a barrier metal film with conformal step coverage in a semiconductor intergrated circuit | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JP3380923B2 (ja) | 半導体装置における配線構造の形成方法 | |
| JPH0917869A (ja) | 半導体素子の金属配線間絶縁膜の製造方法 | |
| JPH0766143A (ja) | 半導体装置におけるバリアメタル層の形成方法 | |
| JP3608515B2 (ja) | 半導体装置における配線構造及びｍｏｓ型トランジスタ | |
| US5915202A (en) | Blanket etching process for formation of tungsten plugs | |
| JPH10144790A (ja) | 半導体装置における配線形成方法 | |
| JP3334416B2 (ja) | Ｃｍｏｓトランジスタ及びその作製方法 | |
| KR100336837B1 (ko) | 반도체 장치에 있어서 텅스텐 플러그를 형성하는 방법 | |
| JP3076500B2 (ja) | 半導体装置の製造方法 | |
| JPH05299397A (ja) | 金属プラグの形成方法 | |
| JPH05144951A (ja) | 配線形成方法 | |
| JPH06326099A (ja) | 半導体装置の配線形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |