JP3379906B2 - プロービングカード - Google Patents
プロービングカードInfo
- Publication number
- JP3379906B2 JP3379906B2 JP15734498A JP15734498A JP3379906B2 JP 3379906 B2 JP3379906 B2 JP 3379906B2 JP 15734498 A JP15734498 A JP 15734498A JP 15734498 A JP15734498 A JP 15734498A JP 3379906 B2 JP3379906 B2 JP 3379906B2
- Authority
- JP
- Japan
- Prior art keywords
- probing
- terminal
- power supply
- support
- probing terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体ウェハに
形成された半導体素子の電気的特性を検査するプロービ
ングカードに関する。 【0002】 【従来の技術】半導体ウェハに形成された多数の半導体
素子をウェハ状態のまま電気的特性検査を行うプローブ
装置には、プロービングカードが設けられている。この
プロービングカード1は、図4に示すように、半導体素
子に電源電圧を印加するための電源用プロービング端子
2と、半導体素子に検査用信号を入出力するための信号
用プロービング端子及び接地用プロービング端子(いず
れも図示しない)とを備えており、これらプロービング
端子2は絶縁部材からなる支持体4に支持されている。 【0003】また、支持体4には電気配線を有する配線
基板5が設けられ、各プロービング端子2の基端部は配
線基板5の電気配線に電気的に接続されている。また、
各プロービング端子2の先端は半導体ウェハ6に形成さ
れた半導体素子7の電極パッドに接触して電気的特性検
査を行うようになっている。 【0004】ところで、前述した電気的特性検査中に電
源用プロービング端子2を含む電源ラインでノイズが発
生し、このノイズが電源用プロービング端子2に接近し
て配置されている信号用プロービング端子に伝播し、信
号用プロービング端子においてノイズを発生させ、これ
が特性検査結果に悪影響を及ぼす。 【0005】そこで、電源用プロービング端子3とグラ
ンド8との間にノイズ成分を除去するコンデンサ9を取
付けることが知られている。例えば、特開昭59−21
5737号公報のものは、プローブカードの接地面側に
コンデンサを設け、このコンデンサをプロービング端子
と接続したものである。また、特開平2−216467
号公報のものは、プロービング端子を支持するベースブ
ロックに切欠部を設け、この切欠部にコンデンサを取付
け、このコンデンサとプロービング端子とを接続したも
のである。 【0006】また、実願平9−10585号は、配線基
板の下部に導体を設け、この導体と電源用プロービング
端子とをコンデンサを介して接続したものである。さら
に、特願平9−344204号は、プロービング端子を
支持する支持体に一体的にパスコンデンサを設け、この
パスコンデンサの一端側を配線基板に接続し、他端側を
電源用プロービング端子に接続したものである。 【0007】これらのものは、いずれも電源用プロービ
ング端子を含む電源ラインで発生するノイズを除去する
ものであり、コンデンサはプロービング端子の先端に近
い部分に接続した方がノイズ除去効果が高いことも知ら
れている。 【0008】 【発明が解決しようとする課題】しかしながら、最近で
は半導体素子が微細化してその集積度が急激に高まるに
連れてプロービングカードの各プロービング端子間が狭
ピッチ化しているため、電源用プロービング端子にコン
デンサを接続しても、そのコンデンサより先のプロービ
ング端子からノイズが発生するという問題が残る。 【0009】また、コンデンサをプロービング端子ので
きるだけ先端部に近い部分に接続する工夫がなされてい
るが、前述したように、プロービングカードの各プロー
ビング端子間が狭ピッチ化しているため、コンデンサの
設置スペースを確保すること及び配線スペースを確保す
ることが困難で、コンデンサを電源用プロービング端子
の先端から離れた位置に設置せざるを得ないのが実情で
ある。 【0010】この発明は、前記事情に着目してなされた
もので、その目的とするところは、チップキャパシタン
スを電源用プロービング端子の先端に最も近い部分に取
付けてノイズの除去効果を高めることができるととも
に、客先の要望に応じて容量の異なるチップキャパシタ
ンスと容易に交換することもできるプロービングカード
を提供することにある。 【0011】 【課題を解決するための手段】この発明は前述した目的
を達成するために、請求項1は、半導体ウェハに形成さ
れた半導体素子に電源電圧を印加するための電源用プロ
ービング端子と、前記半導体素子の電気的特性を検査す
るための信号用プロービング端子と、前記電源用プロー
ビング端子と前記信号用プロービング端子とを支持する
支持体と、この支持体が固定されかつ前記各プロービン
グ端子の一端が接続された配線を有する配線基板とを備
えたプロービングカードにおいて、前記支持体は、一端が
前記配線基板に接続され、他端先端部で前記各プロービ
ング端子を固定して支持し、このプロービング端子固定
部と前記配線基板との間の前記支持体の外側面に電源用
プロービング端子に対応した凹陥部を設け、この凹陥部
にチップキャパシタンスを埋設し、前記支持体に配置さ
れた前記チップキャパシタンスと前記電源用プロービン
グ端子とを電気的に接続したことを特徴とする。 【0012】 【0013】前記構成によれば、チップキャパシタンス
を電源用プロービング端子の先端部に最も近い支持体に
取付けることができるとともに、チップキャパシタンス
と電源用プロービング端子との電気的接続が容易とな
り、プロービング端子の狭ピッチ化に対応できる。 【0014】 【発明の実施の形態】以下、この発明の実施の形態を図
面に基づいて説明する。図1及び図2は第1の実施形態
を示し、図1はプロービングカードの一部を示す縦断側
面図で、図2は図1の矢印A方向から見た側面図であ
る。図1及び図2に示すように、セラミックリングから
なる支持体11には電気配線12が施された配線基板1
3が固定されている。 【0015】支持体11の下面には合成樹脂からなる絶
縁体14が一体的に固定され、この絶縁体14には例え
ばタングステン線からなる複数本の電源用プロービング
端子15及び信号用プロービング端子16の中間部が斜
めに支持されている。電源用プロービング端子15及び
信号用プロービング端子16の基端部は配線基板13の
電気配線12に電気的に接続され、先端部は針先が垂直
となるように折曲されている。 【0016】そして、電源用プロービング端子15及び
信号用プロービング端子16の先端は半導体ウェハ17
に形成された半導体素子18の電極パッドに接触し、電
源電圧を印加して電気的特性検査を行うようになってい
る。 【0017】前記支持体11の外側面における下端部
で、各電源用プロービング端子15の1本1本に対応す
る部位には矩形状の凹陥部19が設けられている。そし
て、これら凹陥部19には電気的ノイズを除去するチッ
プキャパシタンス20が埋設され、接着剤等で支持体1
1に固定されている。すなわち、チップキャパシタンス
20は電源用プロービング端子15の最も先端に近い支
持体11の下端部に埋設されている。 【0018】チップキャパシタンス20の一方の端子2
0aには銅箔21が設けられ、この銅箔21は半田22
によって電源用プロービング端子15の先端近傍に電気
的に接続されている。チップキャパシタンス20の他方
の端子20bには支持体11の外側面に銅メッキされた
導電膜23と電気的に接続されており、この導電膜23
は配線基板13に設けられた銅箔24を介してベタグラ
ンド部25に接続されている。 【0019】したがって、チップキャパシタンス20は
リード線等を介することなく、銅箔21,24、導電膜
23及び半田22によって電源用プロービング端子15
及びベタグランド部25と電気的に接続し、配線の簡素
化を図っている。 【0020】次に、第1の実施形態の作用について説明
する。半導体ウェハ17に形成された半導体素子18の
電気的特性検査を行う場合、プロービングカードの電源
用プロービング端子15及び信号用プロービング端子1
6が半導体素子18の電極パッドと接触する。そして、
電源用プロービング端子15を介して電源電圧を各半導
体素子18に印加した後に、入力信号が信号用プロービ
ング端子16を介して半導体素子18へ入力すると、出
力信号は半導体素子18から信号用プロービング端子1
6に出力される。 【0021】このとき、電源ラインに電気ノイズが発生
しても、このノイズを電源用プロービング端子15の先
端部近傍に接続されたチップキャパシタンス20によっ
て吸収することができ、しかも電源用プロービング端子
15の最も先端に近い位置のチップキャパシタンス20
でノイズを吸収するのでノイズ吸収効果が高く、信号用
プロービング端子16へノイズが伝播するのを防止して
高精度の検査が可能となる。 【0022】しかも、支持体11に凹陥部19を形成
し、この凹陥部19にチップキャパシタンス20を埋設
することにより、チップキャパシタンス20の組み付け
に際して位置決めが簡単であり、高精度に組み付けるこ
とができる。さらに、各電源用プロービング端子15に
対応して凹陥部19を設けることにより、客先の要望に
応じて容量の異なるチップキャパシタンス20を各電源
用プロービング端子15毎に付け替えることができると
いう効果がある。 【0023】 【0024】 【0025】 【発明の効果】以上説明したように、この発明によれ
ば、チップキャパシタンスを電源用プロービング端子の
先端に最も近い部分に取付けてノイズの除去効果を高
め、高精度の検査が可能となる。しかも、チップキャパ
シタンスを支持体の外側面に設けた凹陥部に埋設するこ
とにより、組み付けに際しての位置決めが容易であり、
組立作業性の向上を図ることができるとともに、客先の
要望に応じて容量の異なるチップキャパシタンスと容易
に交換できるという効果がある。 【0026】
形成された半導体素子の電気的特性を検査するプロービ
ングカードに関する。 【0002】 【従来の技術】半導体ウェハに形成された多数の半導体
素子をウェハ状態のまま電気的特性検査を行うプローブ
装置には、プロービングカードが設けられている。この
プロービングカード1は、図4に示すように、半導体素
子に電源電圧を印加するための電源用プロービング端子
2と、半導体素子に検査用信号を入出力するための信号
用プロービング端子及び接地用プロービング端子(いず
れも図示しない)とを備えており、これらプロービング
端子2は絶縁部材からなる支持体4に支持されている。 【0003】また、支持体4には電気配線を有する配線
基板5が設けられ、各プロービング端子2の基端部は配
線基板5の電気配線に電気的に接続されている。また、
各プロービング端子2の先端は半導体ウェハ6に形成さ
れた半導体素子7の電極パッドに接触して電気的特性検
査を行うようになっている。 【0004】ところで、前述した電気的特性検査中に電
源用プロービング端子2を含む電源ラインでノイズが発
生し、このノイズが電源用プロービング端子2に接近し
て配置されている信号用プロービング端子に伝播し、信
号用プロービング端子においてノイズを発生させ、これ
が特性検査結果に悪影響を及ぼす。 【0005】そこで、電源用プロービング端子3とグラ
ンド8との間にノイズ成分を除去するコンデンサ9を取
付けることが知られている。例えば、特開昭59−21
5737号公報のものは、プローブカードの接地面側に
コンデンサを設け、このコンデンサをプロービング端子
と接続したものである。また、特開平2−216467
号公報のものは、プロービング端子を支持するベースブ
ロックに切欠部を設け、この切欠部にコンデンサを取付
け、このコンデンサとプロービング端子とを接続したも
のである。 【0006】また、実願平9−10585号は、配線基
板の下部に導体を設け、この導体と電源用プロービング
端子とをコンデンサを介して接続したものである。さら
に、特願平9−344204号は、プロービング端子を
支持する支持体に一体的にパスコンデンサを設け、この
パスコンデンサの一端側を配線基板に接続し、他端側を
電源用プロービング端子に接続したものである。 【0007】これらのものは、いずれも電源用プロービ
ング端子を含む電源ラインで発生するノイズを除去する
ものであり、コンデンサはプロービング端子の先端に近
い部分に接続した方がノイズ除去効果が高いことも知ら
れている。 【0008】 【発明が解決しようとする課題】しかしながら、最近で
は半導体素子が微細化してその集積度が急激に高まるに
連れてプロービングカードの各プロービング端子間が狭
ピッチ化しているため、電源用プロービング端子にコン
デンサを接続しても、そのコンデンサより先のプロービ
ング端子からノイズが発生するという問題が残る。 【0009】また、コンデンサをプロービング端子ので
きるだけ先端部に近い部分に接続する工夫がなされてい
るが、前述したように、プロービングカードの各プロー
ビング端子間が狭ピッチ化しているため、コンデンサの
設置スペースを確保すること及び配線スペースを確保す
ることが困難で、コンデンサを電源用プロービング端子
の先端から離れた位置に設置せざるを得ないのが実情で
ある。 【0010】この発明は、前記事情に着目してなされた
もので、その目的とするところは、チップキャパシタン
スを電源用プロービング端子の先端に最も近い部分に取
付けてノイズの除去効果を高めることができるととも
に、客先の要望に応じて容量の異なるチップキャパシタ
ンスと容易に交換することもできるプロービングカード
を提供することにある。 【0011】 【課題を解決するための手段】この発明は前述した目的
を達成するために、請求項1は、半導体ウェハに形成さ
れた半導体素子に電源電圧を印加するための電源用プロ
ービング端子と、前記半導体素子の電気的特性を検査す
るための信号用プロービング端子と、前記電源用プロー
ビング端子と前記信号用プロービング端子とを支持する
支持体と、この支持体が固定されかつ前記各プロービン
グ端子の一端が接続された配線を有する配線基板とを備
えたプロービングカードにおいて、前記支持体は、一端が
前記配線基板に接続され、他端先端部で前記各プロービ
ング端子を固定して支持し、このプロービング端子固定
部と前記配線基板との間の前記支持体の外側面に電源用
プロービング端子に対応した凹陥部を設け、この凹陥部
にチップキャパシタンスを埋設し、前記支持体に配置さ
れた前記チップキャパシタンスと前記電源用プロービン
グ端子とを電気的に接続したことを特徴とする。 【0012】 【0013】前記構成によれば、チップキャパシタンス
を電源用プロービング端子の先端部に最も近い支持体に
取付けることができるとともに、チップキャパシタンス
と電源用プロービング端子との電気的接続が容易とな
り、プロービング端子の狭ピッチ化に対応できる。 【0014】 【発明の実施の形態】以下、この発明の実施の形態を図
面に基づいて説明する。図1及び図2は第1の実施形態
を示し、図1はプロービングカードの一部を示す縦断側
面図で、図2は図1の矢印A方向から見た側面図であ
る。図1及び図2に示すように、セラミックリングから
なる支持体11には電気配線12が施された配線基板1
3が固定されている。 【0015】支持体11の下面には合成樹脂からなる絶
縁体14が一体的に固定され、この絶縁体14には例え
ばタングステン線からなる複数本の電源用プロービング
端子15及び信号用プロービング端子16の中間部が斜
めに支持されている。電源用プロービング端子15及び
信号用プロービング端子16の基端部は配線基板13の
電気配線12に電気的に接続され、先端部は針先が垂直
となるように折曲されている。 【0016】そして、電源用プロービング端子15及び
信号用プロービング端子16の先端は半導体ウェハ17
に形成された半導体素子18の電極パッドに接触し、電
源電圧を印加して電気的特性検査を行うようになってい
る。 【0017】前記支持体11の外側面における下端部
で、各電源用プロービング端子15の1本1本に対応す
る部位には矩形状の凹陥部19が設けられている。そし
て、これら凹陥部19には電気的ノイズを除去するチッ
プキャパシタンス20が埋設され、接着剤等で支持体1
1に固定されている。すなわち、チップキャパシタンス
20は電源用プロービング端子15の最も先端に近い支
持体11の下端部に埋設されている。 【0018】チップキャパシタンス20の一方の端子2
0aには銅箔21が設けられ、この銅箔21は半田22
によって電源用プロービング端子15の先端近傍に電気
的に接続されている。チップキャパシタンス20の他方
の端子20bには支持体11の外側面に銅メッキされた
導電膜23と電気的に接続されており、この導電膜23
は配線基板13に設けられた銅箔24を介してベタグラ
ンド部25に接続されている。 【0019】したがって、チップキャパシタンス20は
リード線等を介することなく、銅箔21,24、導電膜
23及び半田22によって電源用プロービング端子15
及びベタグランド部25と電気的に接続し、配線の簡素
化を図っている。 【0020】次に、第1の実施形態の作用について説明
する。半導体ウェハ17に形成された半導体素子18の
電気的特性検査を行う場合、プロービングカードの電源
用プロービング端子15及び信号用プロービング端子1
6が半導体素子18の電極パッドと接触する。そして、
電源用プロービング端子15を介して電源電圧を各半導
体素子18に印加した後に、入力信号が信号用プロービ
ング端子16を介して半導体素子18へ入力すると、出
力信号は半導体素子18から信号用プロービング端子1
6に出力される。 【0021】このとき、電源ラインに電気ノイズが発生
しても、このノイズを電源用プロービング端子15の先
端部近傍に接続されたチップキャパシタンス20によっ
て吸収することができ、しかも電源用プロービング端子
15の最も先端に近い位置のチップキャパシタンス20
でノイズを吸収するのでノイズ吸収効果が高く、信号用
プロービング端子16へノイズが伝播するのを防止して
高精度の検査が可能となる。 【0022】しかも、支持体11に凹陥部19を形成
し、この凹陥部19にチップキャパシタンス20を埋設
することにより、チップキャパシタンス20の組み付け
に際して位置決めが簡単であり、高精度に組み付けるこ
とができる。さらに、各電源用プロービング端子15に
対応して凹陥部19を設けることにより、客先の要望に
応じて容量の異なるチップキャパシタンス20を各電源
用プロービング端子15毎に付け替えることができると
いう効果がある。 【0023】 【0024】 【0025】 【発明の効果】以上説明したように、この発明によれ
ば、チップキャパシタンスを電源用プロービング端子の
先端に最も近い部分に取付けてノイズの除去効果を高
め、高精度の検査が可能となる。しかも、チップキャパ
シタンスを支持体の外側面に設けた凹陥部に埋設するこ
とにより、組み付けに際しての位置決めが容易であり、
組立作業性の向上を図ることができるとともに、客先の
要望に応じて容量の異なるチップキャパシタンスと容易
に交換できるという効果がある。 【0026】
【図面の簡単な説明】
【図1】この発明の第1の実施の形態を示すプロービン
グカードの一部の縦断側面図。 【図2】図1の矢印A方向から見た側面図。 【図3】従来のプロービングカードの縦断側面図。 【符号の説明】 11…支持体 13…配線基板 15…電源用プロービング端子 16…信号用プロービング端子 19…凹陥部 20…チップキャパシタンス
グカードの一部の縦断側面図。 【図2】図1の矢印A方向から見た側面図。 【図3】従来のプロービングカードの縦断側面図。 【符号の説明】 11…支持体 13…配線基板 15…電源用プロービング端子 16…信号用プロービング端子 19…凹陥部 20…チップキャパシタンス
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平2−216467(JP,A)
特開 平9−102521(JP,A)
特開 平9−218222(JP,A)
実開 平5−23538(JP,U)
登録実用新案3048842(JP,U)
(58)調査した分野(Int.Cl.7,DB名)
G01R 1/06 - 1/073
G01R 21/26
H01L 21/66
Claims (1)
- (57)【特許請求の範囲】 【請求項1】 半導体ウェハに形成された半導体素子に
電源電圧を印加するための電源用プロービング端子と、 前記半導体素子の電気的特性を検査するための信号用プ
ロービング端子と、 前記電源用プロービング端子と前記信号用プロービング
端子とを支持する支持体と、 この支持体が固定されかつ前記各プロービング端子の一
端が接続された配線を有する配線基板とを備えたプロー
ビングカードにおいて、 前記支持体は、一端が前記配線基板に接続され、他端先端
部で前記各プロービング端子を固定して支持し、このプ
ロービング端子固定部と前記配線基板との間の前記支持
体の外側面に電源用プロービング端子に対応した凹陥部
を設け、この凹陥部にチップキャパシタンスを埋設し、
前記支持体に配置された前記チップキャパシタンスと前
記電源用プロービング端子とを電気的に接続したことを
特徴とするプロービングカード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15734498A JP3379906B2 (ja) | 1998-06-05 | 1998-06-05 | プロービングカード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15734498A JP3379906B2 (ja) | 1998-06-05 | 1998-06-05 | プロービングカード |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11352149A JPH11352149A (ja) | 1999-12-24 |
JP3379906B2 true JP3379906B2 (ja) | 2003-02-24 |
Family
ID=15647642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15734498A Expired - Fee Related JP3379906B2 (ja) | 1998-06-05 | 1998-06-05 | プロービングカード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3379906B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4509437B2 (ja) * | 2000-09-11 | 2010-07-21 | Hoya株式会社 | 多層配線基板の製造方法 |
JP5374079B2 (ja) * | 2008-06-20 | 2013-12-25 | 東京エレクトロン株式会社 | 検査用接触構造体 |
JP2010151560A (ja) * | 2008-12-25 | 2010-07-08 | Japan Electronic Materials Corp | プローブカード |
US8838408B2 (en) | 2010-11-11 | 2014-09-16 | Optimal Plus Ltd | Misalignment indication decision system and method |
-
1998
- 1998-06-05 JP JP15734498A patent/JP3379906B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11352149A (ja) | 1999-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6138191Y2 (ja) | ||
KR100817083B1 (ko) | 프로브 카드 | |
JPS63316449A (ja) | 集積回路の試験方法及び装置 | |
JP3379906B2 (ja) | プロービングカード | |
JP2734412B2 (ja) | 半導体装置のソケット | |
JPH11248748A (ja) | プローブカード | |
JPH10132855A (ja) | Ic検査用プローブカード | |
JP3604233B2 (ja) | 検査用ヘッド | |
TW200306423A (en) | Probe card and method for manufacturing probe card | |
JP3099951B2 (ja) | 分割型プローブカード | |
JPS612338A (ja) | 検査装置 | |
JP2847309B2 (ja) | プローブ装置 | |
JP3249865B2 (ja) | 半導体集積回路装置の製造方法 | |
TW200908185A (en) | Electrical test device for testing electrical test pieces | |
WO2000004394A1 (fr) | Support pour mesure de dispositif et procede de mesure de dispositif | |
JP3338645B2 (ja) | コンタクタ | |
JP3048842U (ja) | プロービングカード | |
JP3228785B2 (ja) | 高周波素子の測定方法及び測定装置 | |
JP2004085260A (ja) | プローブピン及びコンタクタ | |
JP2980952B2 (ja) | プローブボード | |
JP3063974B1 (ja) | Icソケット及び電流プロ―ブアレイ | |
JP3039807B2 (ja) | キャパシタバイパス構造を有する集積回路プローブ装置 | |
JP3055486B2 (ja) | ソケット | |
JP3172305B2 (ja) | 半導体装置の製造方法 | |
JPS6221008Y2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111213 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111213 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141213 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |