JP3514649B2 - フリップチップ接続構造および接続方法 - Google Patents

フリップチップ接続構造および接続方法

Info

Publication number
JP3514649B2
JP3514649B2 JP01842899A JP1842899A JP3514649B2 JP 3514649 B2 JP3514649 B2 JP 3514649B2 JP 01842899 A JP01842899 A JP 01842899A JP 1842899 A JP1842899 A JP 1842899A JP 3514649 B2 JP3514649 B2 JP 3514649B2
Authority
JP
Japan
Prior art keywords
semiconductor device
flip
chip connection
adhesive
anisotropic conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01842899A
Other languages
English (en)
Other versions
JP2000216193A (ja
Inventor
泰宏 坂本
浩司 松原
圭司 山村
義久 土津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP01842899A priority Critical patent/JP3514649B2/ja
Publication of JP2000216193A publication Critical patent/JP2000216193A/ja
Application granted granted Critical
Publication of JP3514649B2 publication Critical patent/JP3514649B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フリップチップ接
続構造および接続方法に関するものであり、特に、半導
体装置等の電子部品を回路基板上の配線パターンに実装
するフリップチップ接続構造および接続方法に関するも
のである。
【０００２】
【従来の技術】図１９は、従来の異方性導電接着剤等を
用いた半導体装置を回路基板上に直接実装するフリップ
チップ接続構造および接続方法を示す断面図である。
【０００３】図１９（Ａ）を参照して、まず、加熱加圧
機構を有するボンディングツール７０を用いて、側面が
平滑な半導体装置１０の裏面を真空吸着して固定し、半
導体装置１０の電極１２と、回路基板２０の電極２１と
の位置合わせを行なう。このとき、回路基板２０の実装
領域には、導電粒子３２を含む樹脂３１からなる異方性
導電接着剤３０を予め塗布しておく。
【０００４】次に、図１９（Ｂ）を参照して、半導体装
置１０を吸着させたボンディングツール７０を降下し、
半導体装置１０に形成された突起電極１２と、対応する
回路基板２０の電極２１との間に異方性導電接着剤３０
中の導電粒子３２を介在させることにより、電気的な接
続を行なう。同時に、ボンディングツール７０を加熱し
て異方性導電接着剤３０を硬化し、機械的な接続と封止
とを行なう。このとき、異方性導電接着剤３０は、実装
領域の周辺部に押し拡げられて半導体装置１０の側面に
濡れ拡がり、フィレット３３を形成し、機械的強度を強
固にする。
【０００５】
【発明が解決しようとする課題】上述したような従来の
フリップチップ接続構造および接続方法では、異方性導
電接着剤３０が、実装領域の周辺部に押し拡げられて半
導体装置の側面に濡れ拡がり、フィレットを形成する
が、側面の平滑な半導体装置１０では、接続工程におい
て、異方性導電接着剤３０が半導体装置１０の側面を這
い上がりやすい。
【０００６】また、ＩＣカードに用いる厚さが５０〜１
００μｍの薄型の半導体装置１０の場合にも、半導体装
置１０の側面で、フィレット３３の上端が止まらないこ
とが多い。
【０００７】さらに、異方性導電接着剤３０を塗布後
に、該接着剤３０を押し拡げながら半導体装置１０の電
極１２と基板２０の電極２１とを当接する作業において
は、該接着剤３０の流れ方向を制御することは非常に困
難であり、半導体装置１０全周にわたって該接着剤３０
が均一に流出するように半導体装置１０を押圧すること
は極めて難しく、偏って多量の接着剤３０が流出するこ
とが多い。
【０００８】これらの結果として、図２０に示すよう
に、異方性導電接着剤３０が半導体装置１０の側面を這
い上がり、半導体装置１０を裏面から加熱加圧するボン
ディングツール７０に付着して、硬化することがあっ
た。
【０００９】そのため、ボンディングツール７０が破損
したり、ツールヘッドが接着剤３０によって汚染され
て、平坦度が悪化する等の問題を生じていた。
【００１０】一方、特開平９−３２６３７３号公報等で
は、半導体装置能動面や裏面のチッピング防止のため、
ベベルカット法とステップカット法とを採り入れたダイ
シング方法を提案している。この方法では、半導体装置
の側面が、半導体装置能動面に対して垂直な面だけでな
く、多段形状をも有する半導体装置を得ることができ
る。しかしながら、該手法では、段差が僅かしかない。
そのため、これらの半導体装置を用いて異方性導電接着
剤でフリップチップ接続を行なった場合、接続工程にお
いて異方性導電接着剤は、実装領域の周辺部に押し拡げ
られて半導体装置の側面に濡れ拡がり、フィレットを形
成する。この際、フィレットの高さ方向の濡れ拡がりを
抑制する安定した効果は発揮できない。特に、液状の異
方性導電接着剤等では、微量塗布の再現性が低く、ディ
スペンス時の気泡の巻込みは回避できない。そのため、
適量よりも多めに塗布して異方性導電接着剤の不足を防
止する。このとき、僅かな段差では、過剰な異方性導電
接着剤を溜める容量が不足する。そのため、上述の問題
点を解決することはできない。
【００１１】また、液晶ディスプレイのドライバＩＣ等
の異方性導電フィルムを用いたフリップチップ実装にお
いては、本硬化の前にボンディングツールと半導体装置
との間に、接着剤が付着し難いテトラフルオロエチレン
フィルム等を供給して介在させ、接着剤の本硬化後、介
在フィルムを除去し、ボンディングツールへの接着剤付
着を防止するフリップチップ接続方法がよく知られてい
る。しかしながら、液状の異方性導電接着剤の場合、介
在フィルムに付着する接着剤が増加するために、容易に
剥がすことができず、さらに、薄型のＩＣを接続する場
合、介在フィルムを剥がす際に半導体装置を破損するた
め、生産歩留まりを著しく低下させる等の問題が生じて
いた。
【００１２】
【課題を解決するための手段】請求項１の発明によるフ
リップチップ接続構造は、半導体装置を、導電性部材を
介して回路基板上の配線部分と電気的に接続し、接着剤
を用いて回路基板に固着する、フリップチップ接続構造
であって、半導体装置の側面に、厚さ方向に沿って多段
形状を設けたことを特徴とする。
【００１３】請求項２の発明によるフリップチップ接続
構造は、請求項１の発明の構成において、多段形状は、
接着剤が塗布される半導体装置の能動面の周縁に沿って
形成された窪み部を有することを特徴とする。
【００１４】請求項３の発明によるフリップチップ接続
構造は、請求項１の発明の構成において、多段形状は、
接着剤が付着される半導体装置の裏面の周縁に沿って形
成された窪み部を有することを特徴とする。
【００１５】請求項４の発明によるフリップチップ接続
構造は、請求項１の発明の構成において、多段形状は、
半導体装置主面方向の段付き幅が３０μｍ以上であるこ
とを特徴とする。
【００１６】請求項５の発明によるフリップチップ接続
構造は、半導体装置を、導電性部材を介して回路基板上
の配線部分と電気的に接続し、接着剤を用いて回路基板
に固着する、フリップチップ接続構造であって、半導体
装置の裏面に、半導体装置の裏面よりも大きな寸法を有
する接続部材が接続されたことを特徴とする。
【００１７】請求項６の発明によるフリップチップ接続
構造は、半導体装置を、導電性部材を介して回路基板上
の配線部分と電気的に接続し、接着剤を用いて回路基板
に固着する、フリップチップ接続構造であって、半導体
装置の裏面に、半導体装置の裏面よりも小さな寸法を有
する接続部材が接続されたことを特徴とする。
【００１８】請求項７の発明によるフリップチップ接続
構造は、請求項５または請求項６の発明の構成におい
て、半導体装置と接続部材との段付き幅が、３０μｍ以
上であることを特徴とする。
【００１９】請求項８の発明によるフリップチップ接続
方法は、半導体装置を接着剤を用いて回路基板にフリッ
プチップ接続を行なう方法であって、ボンディングツー
ルヘッドと半導体装置との間に、留置部材を配設するス
テップと、留置部材を介して接着剤の加熱硬化を行なう
ステップとを備え、接着剤の硬化後も留置部材を留置す
ることを特徴とする。
【００２０】請求項９の発明によるフリップチップ接続
方法は、半導体装置を接着剤を用いて回路基板にフリッ
プチップ接続を行なう方法であって、ボンディングツー
ルヘッドと半導体装置との間に、多層構造からなる部材
を配設するステップと、多層構造からなる部材を介して
接着剤の加熱硬化を行なうステップと、接着剤の硬化後
に部材の少なくとも一部を除去するステップとを備える
ことを特徴とする。
【００２１】請求項１０の発明によるフリップチップ接
続方法は、請求項９の発明の構成において、ボンディン
グツールヘッドと半導体装置との間に多層構造からなる
部材を配置する前に、半導体装置を回路基板に仮留めす
るステップをさらに備えることを特徴とする。
【００２２】請求項１１の発明によるフリップチップ接
続方法は、請求項９の発明の構成において、多層構造か
らなる部材の少なくとも１層の機械的強度が、接着剤の
硬化物および半導体装置の機械的強度よりも弱いことを
特徴とする。
【００２３】請求項１２の発明によるフリップチップ接
続方法は、請求項９の発明の構成において、多層構造か
らなる部材の少なくとも１層が、脱着可能な粘着材層で
あることを特徴とする。
【００２４】請求項１３の発明によるフリップチップ接
続方法は、請求項９の発明の構成において、多層構造か
らなる部材の、隣接する少なくとも２層間の層間接続強
度が、接着剤の硬化物および半導体装置の機械的強度よ
りも弱いことを特徴とする。
【００２５】請求項１４の発明によるフリップチップ接
続方法は、請求項９の発明の構成において、多層構造か
らなる部材を除去するステップは、部材の半導体装置に
接する層と、半導体装置の裏面との間で剥離することに
より、部材の少なくとも一部を除去することを特徴とす
る。
【００２６】請求項１５の発明によるフリップチップ接
続方法は、請求項９の発明の構成において、多層構造か
らなる部材を除去するステップは、部材の半導体装置に
接する層を破壊することにより、部材の少なくとも一部
を除去することを特徴とする。
【００２７】請求項１６の発明によるフリップチップ接
続方法は、請求項９の発明の構成において、多層構造か
らなる部材を除去するステップは、部材の隣接する少な
くとも２層間で剥離することにより、部材の少なくとも
一部を除去することを特徴とする。
【００２８】請求項１７の発明によるフリップチップ接
続方法は、請求項９の発明の構成において、多層構造か
らなる部材を除去するステップは、部材の少なくとも１
層を破壊することにより、部材の少なくとも一部を除去
することを特徴とする。
【００２９】請求項１８の発明によるフリップチップ接
続方法は、請求項９の発明の構成において、多層構造か
らなる部材の半導体装置に接する面に、粉体、微小球
体、または粒状体を配設したことを特徴とする。
【００３０】
【発明の実施の形態】（実施の形態１）図１は、本発明
の実施の形態１に係る異方性導電接着剤を用いたフリッ
プチップ接続構造を示す断面図である。
【００３１】図１を参照して、このフリップチップ接続
構造は、矩形の半導体装置１１０の側面に、半導体装置
１１０の能動面の周縁に沿って窪み部が形成されてい
る。窪み部は、一例として段付き幅が３０μｍの段差１
１であり、半導体装置１１０の側面に形成される異方性
導電接着剤３０のフィレット３３は、段差１１によりせ
き止められている。このとき、回路基板２０上に形成し
た電極２１と、半導体装置１１０の電極上に形成した突
起電極１２との間には、異方性導電接着剤３０中の導電
粒子３２が介在して電気的な接続が行なわれ、同時に異
方性導電接着剤３０中の樹脂バインダ３１が硬化して、
機械的接続と封止とを行なっている。
【００３２】図２は、図１に示す半導体装置１１０の側
面に、段差１１を形成する方法を説明するための断面図
である。
【００３３】図２（Ａ）を参照して、シート５０に貼り
付けられたウエハ４０からダイシングして半導体装置１
１０を得る際に、まず、ブレード６０により、ウエハ４
０の厚さよりも浅いところまで切込み、ウエハ４０に溝
１１ａを形成する。
【００３４】次に、図２（Ｂ）を参照して、ブレード６
０よりも薄いブレード６１を用いて、溝１１ａ上からさ
らにシート５０にまで及ぶ溝１１ｂを形成する。この工
程をＸＹ２方向について行なうことにより、ダイシング
工程を完了する。このようにして、ウエハ４０から切り
分けられた半導体装置１１０の側面は、段差１１を有し
ている。
【００３５】図３は、実施の形態１に係るフリップチッ
プ接続方法を示す断面図である。まず、図３（Ａ）を参
照して、図２のシート５０をエキスパンドして半導体装
置１１０を取出し、半導体装置１１０の能動面の電極上
に、ワイヤボンダを使用してＡｕワイヤを用いてボール
バンピング法により、Ａｕバンプからなる突起電極１２
を形成する。
【００３６】次に、図３（Ｂ）を参照して、突起電極１
２が形成された半導体装置１１０をボンディングツール
７０に真空吸着して、レベリングステージ８０の上に押
さえつけて、突起電極１２のレベリングを行なう。
【００３７】なお、電解および無電解めっき法等による
突起電極形成も可能である。次に、図３（Ｃ）を参照し
て、樹脂バインダ３１中にＮｉ導電粒子３２を分散させ
てなる液状の異方性導電接着剤３０を予め塗布した回路
基板２０と、ボンディングツール７０に真空吸着された
半導体装置１１０の能動面とを向かい合わせた状態、つ
まりフェイスダウン姿態で、半導体装置１１０と回路基
板２０との位置合わせを行なう。
【００３８】次に、図３（Ｄ）を参照して、ボンディン
グツール７０を降下させ、半導体装置１１０の能動面で
異方性導電接着剤３０を押し拡げながら突起電極１２と
基板電極２０とを当接せしめる。半導体装置１１０から
はみ出した異方性導電接着剤３０は、半導体装置１１０
の側面の段差１１でせき止まる。そして、段差１１のと
ころまででフィレット３３が形成される。続いて、ボン
ディングツール７０を加熱加圧し、異方性導電接着剤３
０中の樹脂バインダ３１を硬化させて、接続工程を完了
する。
【００３９】この実施の形態１においては、半導体装置
１１０の裏面に配置するボンディングツール７０にまで
異方性導電接着剤３０が及ぶことはなく、付着すること
がないため、前述した問題は起こらない。
【００４０】また、この実施の形態１においては、毛細
管現象により、半導体装置１１０の段差１１のエッジが
延びる方向、つまり、水平方向に段差エッジに沿って異
方性導電接着剤３０が漏れ拡がる。そのため、塗布もし
くは這い上がりに偏りがあっても、ボリュームの偏りが
ほとんどない状態でフィレットが形成される。その結
果、安定した実装構造を実現できるため、信頼性上の品
質のばらつきを小さく抑えることができる。
【００４１】なお、本発明は、上記実施の形態１によっ
て限定されるものではなく、図４に示すように、半導体
装置２１０の側面の段差１１を２つ以上設けてもよい。
この場合、接着剤３０の不均一な流れによる不具合を、
より高い信頼度で防止することができる。
【００４２】また、図５に示すように、半導体装置３１
０の側面に凸部を設けたり、図６に示すように、半導体
装置４１０の側面に凹部を設けたりしてもよい。これら
は、接着剤３０の混入を阻止する部分と溜まる部分と
を、交互に設けることにより安定性を高めたものであ
る。
【００４３】また、図１に示す実施の形態１では、半導
体装置１１０の裏面側の面積を大きくして段差１１を形
成しているが、図７に示すように、能動面側を大きくす
ることもできる。この場合、段差のエッジ部で、エッジ
が延びる水平方向に異方性導電接着剤３０が拡がる。ま
た、段付きの水平方向の平坦部に、異方性導電接着剤３
０が溜まる。そのため、接着剤３０は垂直方向には拡が
り難く、同様にボンディングツールへの付着を防止する
ことができる。
【００４４】また、異方性導電接着剤３０は、異方性導
電フィルムでもよく、さらに、電気的接続を単に電極同
士の圧接やはんだ接続、Ａｕ−Ｓｎ、Ａｕ−Ａｌ、Ａｕ
−Ａｕ接続で行なうこともできる。この場合、異方性導
電接着剤３０の代わりに、液状の熱硬化性樹脂やフィル
ム状の熱硬化性樹脂、熱可塑性樹脂を挟んだ状態でフリ
ップチップ接続を行ない、同様の効果が得られる。
【００４５】（実施の形態２）図８は、本発明の実施の
形態２に係る異方性導電接着剤を用いたフリップチップ
接続構造を示す断面図である。
【００４６】図８を参照して、このフリップチップ接続
構造では、矩形の半導体装置１０の裏面に、半導体装置
１０の裏面面積よりも大きな寸法を有する阻止部材１１
４を接着剤で張り付けて段差１１を設けている。本実施
の形態では、部材１１４は銅板からなるが、他の材質で
あっても差し支えない。この実施の形態２においては、
半導体装置１０の側面に形成される異方性導電接着剤３
０のフィレット３３は、段差１１でせき止まる。このと
き、回路基板２０上に形成した電極２１と、半導体装置
１０の電極上に形成した突起電極１２との間には、異方
性導電接着剤３０中の導電粒子３２が介在して、電気的
な接続が行なわれる。また、同時に、異方性導電接着剤
３０中の樹脂バインダ３１が硬化して、機械的接続と封
止とを行なっている。
【００４７】なお、本発明は、上述した実施の形態２に
よって限定されるものではなく、図９または図１０に示
すように、半導体装置１０の裏面に段差１１を有するよ
うに、材料２１４、４１４を張り合わせてもよい。ま
た、図１１または図１２に示すように、２枚以上の平板
３１４ａ、３１４ｂ、５１４ａ、５１４ｂからなる材料
３１４、３１５を接続して、２つ以上の段差を設けても
よい。さらに、図８に示す実施の形態２では、半導体装
置１０の裏面に半導体装置１０の裏面面積よりも大きな
面積を有する銅板１１４を接着して形成しているが、図
１３に示すように、半導体装置１０の裏面面積よりも小
さな銅板６１４を接着して得た半導体装置１０を用いる
こともできる。この場合、段差のエッジ部でエッジが延
びる水平方向に、毛細管現象により異方性導電接着剤３
０が拡がって、段差平坦部に異方性導電接着剤３０が溜
まるため、垂直方向には拡がり難く、同様にボンディン
グツールへの付着を防止することができる。
【００４８】また、半導体装置１０の裏面に接続する材
料は銅板に限らず、その他の金属、合金、有機材料、無
機材料を用いた場合でも、同様の効果が得られる。ま
た、異方性導電接着剤３０は、異方性導電フィルムでも
よく、さらに電気的接続を単に電極同士の圧接やはんだ
接続、Ａｕ−Ｓｎ、Ａｕ−Ａｌ、Ａｕ−Ａｕ接続で行な
うこともできる。この場合、異方性導電接着剤３０の代
わりに、液状の熱硬化性樹脂やフィルム状の熱硬化性樹
脂、熱可塑性樹脂等を挟んだ状態でフリップチップ接続
を行ない、同様の効果が得られる。
【００４９】（実施の形態３）図１４は、本発明の実施
の形態３に係る異方性導電接着剤を用いたフリップチッ
プ接続方法を示す断面図である。
【００５０】図１４（Ａ）を参照して、このフリップチ
ップ接続方法では、まず、矩形の半導体装置１０の裏面
に貫通孔１９１を有するポリイミドフィルム１９０を介
在させた状態で、加熱加圧機構を有するボンディングツ
ール７０によって、半導体装置１０が真空吸着されてい
る。
【００５１】ボンディングステージ８０上の回路基板２
０には、樹脂バインダ３１中にＮｉ導電粒子３２を分散
させてなる液状の異方性導電接着剤３０を、予め塗布し
てある。
【００５２】ボンディングツール７０に真空吸着された
半導体装置１０の能動面を、回路基板２０と向かい合わ
せた状態、すなわちフェイスダウン姿態で、半導体装置
１０と回路基板２０との位置合わせを行なう。
【００５３】このとき、半導体装置１０の電極上には、
Ａｕワイヤを用いたボールバンピング法によって形成し
たＡｕバンプが、突起電極１２として形成されている。
必要に応じて、突起電極１２の先端の平坦化を行なって
もよい。なお、電解および無電解めっき法等による突起
電極の形成も可能である。
【００５４】次に、図１４（Ｂ）に示すように、ボンデ
ィングツール７０を降下し、半導体装置１０の能動面で
異方性導電接着剤３０を押し拡げながら、突起電極１２
と基板電極２１とを当接せしめる。
【００５５】半導体装置１０からはみ出した異方性導電
接着剤３０は、半導体装置１０の側面に濡れ拡がり、介
在部材のポリイミドフィルム１９０によってせき止ま
り、フィレット３３が形成される。
【００５６】次に、ボンディングツール７０によって加
熱加圧し、異方性導電接着剤３０中の樹脂バインダ３１
を硬化させて、接続工程を完了する。
【００５７】このようにして、図１４（Ｃ）に示すよう
なフリップチップ接続構造が得られる。
【００５８】このとき、ボンディングツール７０に異方
性導電接着剤３０は及ばず、したがって、付着すること
はないため、ボンディングツール７０を破損させること
もない。
【００５９】また、フリップチップ接続後に介在部材１
９０を剥がす工程を伴わないため、接続部の不良や半導
体装置の破損の発生も防止することができる。
【００６０】なお、本発明は、上述した実施の形態３に
限定されるものではなく、介在部材１９０は、ポリイミ
ドフィルムの他にテトラフルオロエチレンフィルムや金
属ホイルでもよく、特に金属ホイルの場合は電磁的な遮
蔽効果や放熱効果も期待できる。
【００６１】また、本実施の形態では、貫通孔１９１を
有する介在部材１９０を用いて、半導体装置１０と同時
にボンディングツール７０に真空吸着したが、予め半導
体装置裏面に介在部材を接着しておけば貫通孔は必要な
い。
【００６２】また、異方性導電接着剤３０は、異方性導
電フィルムでもよく、さらに電気的接続を単に電極同士
の圧接やはんだ接続、Ａｕ−Ｓｎ、Ａｕ−Ａｌ、Ａｕ−
Ａｕ接続等で行なうこともできる。この場合、異方性導
電接着剤３０の代わりに、液状の熱硬化性樹脂やフィル
ム状の熱硬化性樹脂、熱可塑性樹脂等を挟んだ状態でフ
リップチップ接続を行ない、同様の効果が得られる。
【００６３】（実施の形態４）図１５は、本発明の実施
の形態４に係る異方性導電接着剤を用いたフリップチッ
プ接続方法を示す断面図である。
【００６４】図１５（Ａ）を参照して、本実施の形態で
は、脱着可能な粘着材層２４と銅板２３とからなる介在
部材２２を、粘着材層２４の粘着力を利用して矩形の半
導体装置１０の裏面に張り付けた状態で、加熱加圧機構
を有するボンディングツール７０によって介在部材２２
のついた半導体装置１０が真空吸着されている。
【００６５】ボンディングステージ８０上の回路基板２
０には、樹脂バインダ３１中にＮｉ導電粒子３２を分散
させてなる液状の異方性導電接着剤３０を、予め塗布し
てある。
【００６６】ボンディングツール７０に真空吸着された
半導体装置１０の能動面を、回路基板２０と向かい合わ
せた状態、すなわちフェイスダウン姿態で、半導体装置
１０と回路基板２０との位置合わせを行なう。
【００６７】このとき、半導体装置１０の電極上には、
Ａｕワイヤを用いたボールバンピング法によって形成し
たＡｕバンプが、突起電極１２として形成してある。必
要に応じて、突起電極１２の先端の平坦化を行なっても
よい。なお、電解および無電解めっき法等による突起電
極形成も可能である。
【００６８】次に、図１５（Ｂ）に示すように、ボンデ
ィングツール７０を降下させ、半導体装置１０の能動面
で異方性導電接着剤３０を押し拡げながら突起電極１２
と基板電極２１とを当接せしめる。
【００６９】半導体装置１０からはみ出した異方性導電
接着剤３０は、半導体装置１０の側面に濡れ拡がり、介
在部材２２によってせき止まり、フィレット３３が形成
される。
【００７０】次に、ボンディングツール７０により加熱
加圧して、異方性導電接着剤３０中の樹脂バインダ３１
を硬化させ、接続工程を完了する。
【００７１】次に、図１５（Ｃ）に示すように、介在部
材２２を、粘着材層２４と異方性導電接着剤３０との界
面で剥離しながら、また半導体装置１０の裏面では、粘
着材層２４と半導体装置１０の裏面との界面で剥離しな
がら、介在部材２２を除去する。
【００７２】このようにして、図１５（Ｄ）に示すよう
なフリップチップ接続構造が得られる。
【００７３】図１５（Ｃ）に示す介在部材２２の除去に
おいて、構成部材のうちで機械的強度の最も弱い粘着材
層２４の破壊に要する作用力、もしくは脱着可能な粘着
材層２４の剥離に要する作用力は微弱であるため、異方
性導電接着剤３０や半導体装置１０を破壊するものでは
ない。したがって、フリップチップ接続後に容易に介在
部材を剥がすことができるため、接続部の不良や半導体
装置の破損を防止することができる。
【００７４】また、本接続工程では、ボンディングツー
ル７０に異方性導電接着剤３０は及ばず、付着すること
がないため、ボンディングツール７０を破損させること
もない。
【００７５】また、フリップチップ接続後に介在部材２
２を除去するため、実装の高さを非常に低く抑えること
ができる。特に、薄型の半導体装置を用いてＩＣカード
を作製する場合には、異方性導電接着剤が半導体装置裏
面で盛り上がる高さが、実装後の半導体装置の高さより
も高くなることがある。すなわち、異方性導電接着剤が
半導体装置側面で盛り上がる高さ、界面レジンの注入工
程での半導体装置の裏面に盛り上がる高さ等が問題にな
るが、本実施の形態によれば、半導体装置からはみ出た
異方性導電接着剤は、半導体装置の実装高さよりも高く
盛り上がることはない。
【００７６】なお、本発明は、上述した実施の形態４に
よって限定されるものではなく、介在部材２２は、複数
層を有し、その各層の中で少なくとも１層が異方性導電
接着剤３０および半導体装置１０の機械的強度よりも弱
ければよい。この場合、介在部材２２の除去を行なう際
にその層が破壊されて、異方性導電接着剤３０および半
導体装置１０の破損を防止することができ、目的を達成
することができる。
【００７７】また、異方性導電接着剤３０は、異方性導
電フィルムでもよく、さらに電気的接続を単に電極同士
の圧接やはんだ接続、Ａｕ−Ｓｎ、Ａｕ−Ａｌ、Ａｕ−
Ａｕ接続で行なうこともできる。この場合、異方性導電
接着剤３０の代わりに、液状の熱硬化性樹脂やフィルム
状の熱硬化性樹脂、熱可塑性樹脂等を挟んだ状態でフリ
ップチップ接続を行ない、同様の効果を得ることができ
る。
【００７８】（実施の形態５）図１６は、本発明の実施
の形態５に係る異方性導電接着剤を用いたフリップチッ
プ接続方法を示す断面図である。
【００７９】図１６（Ａ）を参照して、本フリップチッ
プ接続方法では、まず、位置合わせ機構を有するツール
７１に、半導体装置１０を真空吸着する。
【００８０】樹脂バインダ３１中にＡｇ導電粒子３２を
分散させてなる液状の異方性導電接着剤３０を、ボンデ
ィングステージ８０上の回路基板２０に予め塗布する。
【００８１】ツール７１に真空吸着された半導体装置１
０の能動面を向かい合わせた状態、つまりフェイスダウ
ン姿態で、半導体装置１０と回路基板２０との位置合わ
せを行なう。
【００８２】このとき、半導体装置１０の電極上には、
ワイヤボンダを使用してＡｕワイヤを用いたボールバン
ピング法によって形成したＡｕバンプが、突起電極１２
として形成されている。必要に応じて、突起電極１２の
先端の平坦化を行なってもよい。なお、電解および無電
解めっき法等による突起電極形成も可能である。
【００８３】次に、図１６（Ｂ）に示すように、ツール
７１を降下させ、半導体装置１０の能動面で異方性導電
接着剤３０を押し拡げながら、突起電極１２と基板電極
２１とを当接せしめる。
【００８４】半導体装置１０からはみ出した異方性導電
接着剤３０は、半導体装置１０の周辺部に排出される。
この段階では加熱を行なわないため、半導体装置１０の
周辺部に排出された異方性導電接着剤３０の粘度は高
く、半導体装置１０の側面に這い上がることはない。
【００８５】また、この段階では、異方性導電接着剤３
０の硬化処理を行なっていないため、異方性導電接着剤
３０の粘性により半導体装置１０は仮固定される。
【００８６】次に、図１６（Ｃ）に示すように、加熱硬
化工程において、多層構造からなる介在部材２５が、リ
ール・ツー・リール方式で連続して供給される。本方式
で供給される多層構造からなる介在部材２５は、半導体
装置１０の裏面寸法より大きい寸法のアルミニウム箔２
８が、粘着材層２７を介してテトラフルオロエチレンベ
ースフィルム２６に連続的に貼り付けられた構造であ
る。
【００８７】介在部材２５を介して、加熱加圧機構を有
するボンディングツール７０によって半導体装置１０の
裏面側から加熱加圧を行ない、異方性導電接着剤３０中
の樹脂バインダ３１を硬化させる。このとき、半導体装
置１０の周辺部に排出されていた異方性導電接着剤３０
は、硬化前に低粘度化して半導体装置１０の側面を這い
上がってアルミニウム箔２８の部分でせき止まり、その
後フィレット３３を形成して硬化する。
【００８８】次に、図１６（Ｄ）に示すように、ボンデ
ィングツール７０とテトラフルオロエチレンベースフィ
ルム２６とを上昇させる。このとき、アルミニウム箔２
８は、異方性導電接着剤３０とフィレット３３の部分で
接着されているため、接続強度が最も弱い部分、つまり
粘着材層２７とアルミニウム箔２８との界面で剥離を起
こして、アルミニウム箔２８を半導体装置１０の裏面に
残したまま接続工程が完了する。
【００８９】介在部材２５の除去において、アルミニウ
ム箔２８と粘着材層２７との界面での剥離に要する作用
力は微弱なもので、その作用は異方性導電接着剤３０や
半導体装置１０を破壊するものではなく、フリップチッ
プ接続工程後に容易に介在部材を剥がすことができるた
め、接続部の不良や半導体装置の破損を防止することが
できる。
【００９０】本実施の形態における多層構造部材２５の
半導体装置１０と当接する部位を構成する材料として
は、アルミニウム等の金属箔に限定されるものではな
く、たとえば樹脂、シリコン、金属等からなる粉体もし
くは微細な球体または粒状体であっても差し支えない。
【００９１】粉体、微小球体、粒状体を用いた場合は、
多層構造部材の半導体装置と当接する部位を構成する材
料の寸法および形状を、半導体装置に合わせて事前に成
形する必要はない。
【００９２】また、粉体、微小球体、粒状体を用いた場
合、剥離時の応力は粉体、微小球体、粒状体の個々に作
用するため、極めて小さい力で引き剥がすことができ
る。
【００９３】さらに、位置ずれを起こした場合に、金属
箔の端部が垂れ下がり短絡等の事故を起こす可能性がな
い。
【００９４】また、本接続工程では、ボンディングツー
ル７０に異方性導電接着剤３０が付着することがなく、
ボンディングツール７０を破損させることもない。
【００９５】また、本実施の形態では、テトラフルオロ
エチレンベースフィルム２６および粘着材層２７は、破
損や汚染されることはなく、繰返し使用することができ
るため、コスト低減の効果もある。
【００９６】なお、本発明は、接続後に介在部材２５の
除去を行なう手法に関して、上述した実施の形態５に限
定されるものではない。たとえば、部材２５は複数層を
有し、各層のうち少なくとも１層が異方性導電接着剤３
０および半導体装置１０の機械的強度よりも弱い場合、
もしくは層間の接着強度が弱ければ、その層での破壊や
剥離が行なわれ、異方性導電接着剤３０および半導体装
置１０の破損を防止することができる。
【００９７】また、接続後に介在部材２５を除去する他
の例としては、有機フィルムや金属箔のベース基材の片
面に粘着材層を構成した２層構造の部材であって、粘着
材層が半導体装置裏面と当接する方式の場合、半導体装
置と粘着材層との間の接着力が微弱な接着部では剥離を
起こし、フィレットと粘着材層との間の接続部では粘着
材層の破壊や剥離を起こし、目的を達成することができ
る。
【００９８】また、本実施の形態では、位置合わせ工程
と樹脂硬化工程で２種のツール７０、７１を使用してい
るが、上述した有機フィルムや金属箔のベース基材の片
面に粘着材層を有した介在部材を用いた場合、図１７に
示すように、粘着材層２７の粘着力を利用して半導体装
置１０を固定し、位置合わせや樹脂硬化等の一連の工程
を１種類のボンディングツール７０で行なうことができ
る。
【００９９】また、図１８に示すように、介在部材２５
のうち半導体装置１０が配置される部分に、ボンディン
グツール７０の真空吸着孔と同等の貫通孔２９を設けれ
ば、介在部材２５を介してボンディングツール７０で連
続的に半導体装置１０を固定して、図１８の状態でフリ
ップチップ接続を行なうことができ、生産性の向上が期
待できる。
【０１００】また、異方性導電接着剤３０は、異方性導
電フィルムでもよく、さらに電気的接続を単に電極同士
の圧接やはんだ接続、Ａｕ−Ｓｎ、Ａｕ−Ａｌ、Ａｕ−
Ａｕ接続で行なうこともできる。この場合、異方性導電
接着剤３０の代わりに、液状の熱硬化性樹脂やフィルム
状の熱硬化性樹脂、熱可塑性樹脂を挟んだ状態でフリッ
プチップ接続を行ない、同様の効果が得られる。
【０１０１】
【発明の効果】以上説明したように、本発明によれば、
フリップチップ接続工程において半導体装置の側面に形
成した段差のエッジ部で、エッジが延びる水平方向に接
着剤が拡がるため、垂直方向には拡がり難く、ボンディ
ングツールへの付着を防止することができる。その結
果、ボンディングツールの破損や、ツールヘッドの汚染
による平坦度の悪化等の問題に対して防止する効果を発
揮し、生産性を向上させる。
【０１０２】また、僅かな段差では余分な接着剤を溜め
ておくだけの容量が不足していたが、半導体装置主面方
向の段付き幅を３０μｍ以上にとることで、せき止めた
ときの容量や段差部で溜められる容量を十分に確保する
ことができ、接着剤塗布量のマージンを大きくできる効
果を発揮する。
【０１０３】また、段差部で水平方向に異方性導電接着
剤が拡がるため、半導体装置の側面にボリュームの偏り
がほとんどない状態でフィレットが形成されて、安定し
た実装構造を実現でき、信頼性上の品質のばらつきを小
さく抑える効果がある。
【０１０４】さらに、本発明によれば、厚さが５０〜１
００μｍ程度の薄型の半導体装置の場合、介在部材と半
導体装置側面で形成される段付き部に余分な接着剤を溜
めることができるため、フィレット上端を、留置部材も
しくは多層構造からなる介在部材によって止めることが
できる。
【０１０５】また、偏って多量の接着剤が流出しても、
介在部材と半導体装置側面で形成される段付き部に余分
な接着剤を溜めることができるため、フィレット上端
を、留置部材もしくは多層構造からなる介在部材によっ
て止めることができる。その結果、ボンディングツール
の破損や、ツールヘッドの汚染による平坦度の悪化等の
問題が解決される。
【０１０６】さらに、介在フィルムに付着する接着剤が
増加しても容易に剥がすことができ、薄型ＩＣの接続に
おいて、介在フィルムを剥がす際に半導体装置を破損す
ることがないため、生産歩留まりの低下を防ぐことがで
きる。
【図面の簡単な説明】
【図１】本発明によるフリップチップ接続構造の一例を
示す断面図である。
【図２】本発明によるフリップチップ接続方法における
ダイシング工程の一例を示す断面図である。
【図３】本発明によるフリップチップ接続方法の一例を
示す断面図である。
【図４】本発明によるフリップチップ接続構造の他の例
を示す断面図である。
【図５】本発明によるフリップチップ接続構造のさらに
他の例を示す断面図である。
【図６】本発明によるフリップチップ接続構造のさらに
他の例を示す断面図である。
【図７】本発明によるフリップチップ接続構造のさらに
他の例を示す断面図である。
【図８】本発明によるフリップチップ接続構造のさらに
他の例を示す断面図である。
【図９】本発明によるフリップチップ接続構造のさらに
他の例を示す断面図である。
【図１０】本発明によるフリップチップ接続構造のさら
に他の例を示す断面図である。
【図１１】本発明によるフリップチップ接続構造のさら
に他の例を示す断面図である。
【図１２】本発明によるフリップチップ接続構造のさら
に他の例を示す断面図である。
【図１３】本発明によるフリップチップ接続構造のさら
に他の例を示す断面図である。
【図１４】本発明によるフリップチップ接続方法の他の
例を示す断面図である。
【図１５】本発明によるフリップチップ接続方法のさら
に他の例を示す断面図である。
【図１６】本発明によるフリップチップ接続方法のさら
に他の例を示す断面図である。
【図１７】本発明によるフリップチップ接続方法におい
て、半導体装置と介在部材とを固定する方法の一例を示
す断面図である。
【図１８】本発明によるフリップチップ接続方法におい
て、半導体装置と介在部材とを固定する方法の他の例を
示す断面図である。
【図１９】従来のフリップチップ接続構造および接続方
法を示す断面図である。
【図２０】従来のフリップチップ接続構造および接続方
法における問題点を説明するための断面図である。
【符号の説明】
１０、１１０、２１０、３１０、４１０、５１０ 半導
体装置 １１ 段差 １２ 突起電極 ２０ 回路基板 ２１ 基板配線 ２２ 介在部材 ２３ 銅板層 ２４ 粘着材層 ２５ 介在部材 ２６ テトラフルオロエチレンベースフィルム ２７ 粘着材層 ２８ アルミニウム箔 ２９ 貫通孔 ３０ 異方性導電接着剤 ３１ 樹脂 ３２ 導電粒子 ３３ フィレット ４０ ウエハ ５０ シート ６０、６１ ダイシングブレード ７０ ボンディングツール ７１ 仮留め用ツール ８０ ボンディングステージ １１４、２１４、３１４、４１４、５１４、６１４ 部
材 １９０ 介在部材 １９１ 貫通孔 なお、各図中、同一符号は同一または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 土津田 義久 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 昭63−143851（ＪＰ，Ａ) 特開 平８−236555（ＪＰ，Ａ) 特開 平11−214444（ＪＰ，Ａ) 特開 平11−54666（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 311 H01L 23/28

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体装置を、導電性部材を介して回路
    基板上の配線部分と電気的に接続し、接着剤を用いて回
    路基板に固着する、フリップチップ接続構造であって、 前記半導体装置の裏面に、前記半導体装置の裏面よりも
    小さな寸法を有する接続部材が接続されたことを特徴と
    する、フリップチップ接続構造。
  2. 【請求項２】 前記半導体装置と前記接続部材との段付
    き幅が、３０μｍ以上であることを特徴とする、請求項
    １記載のフリップチップ接続構造。
  3. 【請求項３】 半導体装置を接着剤を用いて回路基板に
    フリップチップ接続を行なう方法であって、 ボンディングツールヘッドと前記半導体装置との間に、
    多層構造からなる部材を配設するステップと、 前記多層構造からなる部材を介して、前記接着剤の加熱
    硬化を行なうステップと、 前記接着剤の硬化後に前記部材の少なくとも一部を除去
    するステップとを備えることを特徴とする、フリップチ
    ップ接続方法。
  4. 【請求項４】 前記ボンディングツールヘッドと前記半
    導体装置との間に多層構造からなる部材を配設する前
    に、前記半導体装置を前記回路基板に仮留めするステッ
    プをさらに備えることを特徴とする、請求項３記載のフ
    リップチップ接続方法。
  5. 【請求項５】 前記多層構造からなる部材の少なくとも
    １層の機械的強度が、前記接着剤の硬化物および前記半
    導体装置の機械的強度よりも弱いことを特徴とする、請
    求項３記載のフリップチップ接続方法。
  6. 【請求項６】 前記多層構造からなる部材の少なくとも
    １層が、脱着可能な粘着材層であることを特徴とする、
    請求項３記載のフリップチップ接続方法。
  7. 【請求項７】 前記多層構造からなる部材の、隣接する
    少なくとも２層間の層間接続強度が、前記接着剤の硬化
    物および前記半導体装置の機械的強度よりも弱いことを
    特徴とする、請求項３記載のフリップチップ接続方法。
  8. 【請求項８】 前記多層構造からなる部材を除去するス
    テップは、前記部材の前記半導体装置に接する層と、前
    記半導体装置の裏面との間で剥離することにより、前記
    部材の少なくとも一部を除去することを特徴とする、請
    求項３記載のフリップチップ接続方法。
  9. 【請求項９】 前記多層構造からなる部材を除去するス
    テップは、前記部材の前記半導体装置に接する層を破壊
    することにより、前記部材の少なくとも一部を除去する
    ことを特徴とする、請求項３記載のフリップチップ接続
    方法。
  10. 【請求項１０】 前記多層構造からなる部材を除去する
    ステップは、前記部材の隣接する少なくとも２層間で剥
    離することにより、前記部材の少なくとも一部を除去す
    ることを特徴とする、請求項３記載のフリップチップ接
    続方法。
  11. 【請求項１１】 前記多層構造からなる部材を除去する
    ステップは、前記部材の少なくとも１層を破壊すること
    により、前記部材の少なくとも一部を除去することを特
    徴とする、請求項３記載のフリップチップ接続方法。
  12. 【請求項１２】 前記多層構造からなる部材の前記半導
    体装置に接する面に、粉体、微小球体、または粒状体を
    配設したことを特徴とする、請求項３記載のフリップチ
    ップ接続方法。
JP01842899A 1999-01-27 1999-01-27 フリップチップ接続構造および接続方法 Expired - Fee Related JP3514649B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01842899A JP3514649B2 (ja) 1999-01-27 1999-01-27 フリップチップ接続構造および接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01842899A JP3514649B2 (ja) 1999-01-27 1999-01-27 フリップチップ接続構造および接続方法

Publications (2)

Publication Number Publication Date
JP2000216193A JP2000216193A (ja) 2000-08-04
JP3514649B2 true JP3514649B2 (ja) 2004-03-31

Family

ID=11971388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01842899A Expired - Fee Related JP3514649B2 (ja) 1999-01-27 1999-01-27 フリップチップ接続構造および接続方法

Country Status (1)

Country Link
JP (1) JP3514649B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10019443A1 (de) * 2000-04-19 2001-10-31 Texas Instruments Deutschland Vorrichtung zum Befestigen eines Halbleiter-Chips auf einem Chip-Träger
JP4260617B2 (ja) 2003-12-24 2009-04-30 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2006073843A (ja) * 2004-09-03 2006-03-16 Nec Electronics Corp 半導体装置およびその製造方法
JP2011146453A (ja) * 2010-01-13 2011-07-28 Renesas Electronics Corp 電子部品、半導体装置、及び半導体装置の製造方法
JP2013191721A (ja) * 2012-03-14 2013-09-26 Fujitsu Ltd 半導体装置とその製造方法
JP2014011289A (ja) * 2012-06-29 2014-01-20 Ibiden Co Ltd 電子部品及び電子部品の製造方法
WO2016203967A1 (ja) * 2015-06-15 2016-12-22 ソニー株式会社 半導体装置、電子機器、並びに製造方法

Also Published As

Publication number Publication date
JP2000216193A (ja) 2000-08-04

Similar Documents

Publication Publication Date Title
JP3880775B2 (ja) 回路基板への電子部品の実装方法
US7554205B2 (en) Flip-chip type semiconductor device
JP4757398B2 (ja) 半導体装置の製造方法
US6501525B2 (en) Method for interconnecting a flat panel display having a non-transparent substrate and devices formed
JP4992904B2 (ja) 半導体装置の製造方法
JP3622435B2 (ja) 半導体装置とその製造方法
KR20020018133A (ko) 전자 장치 및 그 제조 방법
JPWO2008038345A6 (ja) 半導体装置の製造方法
JP2001060758A (ja) 接着材料の貼着方法及び貼着装置、配線基板、半導体装置及びその製造方法、回路基板並びに電子機器
JPH0927516A (ja) 電子部品の接続構造
JP3514649B2 (ja) フリップチップ接続構造および接続方法
JP2007067175A (ja) 半導体装置の製造方法
JP4129837B2 (ja) 実装構造体の製造方法
JP3162068B2 (ja) 半導体チップの実装方法
JP2000150560A (ja) バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
WO2003003798A1 (en) Joining method using anisotropic conductive adhesive
US20110115099A1 (en) Flip-chip underfill
JP2007294575A (ja) 半導体装置の製造方法
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5851952B2 (ja) 半導体装置の製造方法
JP3923248B2 (ja) 回路基板への電子部品の実装方法及び回路基板
US6716671B2 (en) Methods of making microelectronic assemblies using compressed resilient layer
JP2004039756A (ja) 半導体装置の製造方法、製造装置、および半導体装置
JP2001127105A (ja) 半導体装置の製造方法及びボンディング用加圧治具
JP2005217295A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080123

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090123

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100123

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees