JP3371392B2 - 貼り合わせｓｏｉ基板の製造方法 - Google Patents
貼り合わせｓｏｉ基板の製造方法Info
- Publication number
- JP3371392B2 JP3371392B2 JP34361895A JP34361895A JP3371392B2 JP 3371392 B2 JP3371392 B2 JP 3371392B2 JP 34361895 A JP34361895 A JP 34361895A JP 34361895 A JP34361895 A JP 34361895A JP 3371392 B2 JP3371392 B2 JP 3371392B2
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- manufacturing
- soi substrate
- insulating film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、貼り合わせＳＯＩ
（Silicon on insulator) 基板の製造方法、特にウエハ
全体に均一な厚さで島状半導体層を形成できる貼り合わ
せＳＯＩ基板の製造方法に関するものである。
（Silicon on insulator) 基板の製造方法、特にウエハ
全体に均一な厚さで島状半導体層を形成できる貼り合わ
せＳＯＩ基板の製造方法に関するものである。
【０００２】
【従来の技術】絶縁体の表面に薄膜単結晶シリコン層を
形成してなる所謂ＳＯＩ基板を用いて、超ＬＳＩを製造
する開発が進められている。各種のＳＯＩ基板の製造方
法の中でも最も結晶性が良く、特性面でも優れていると
考えられるものに貼り合わせ方式によるＳＯＩ基板の製
造方法がある。このＳＯＩ基板の製造方法の工程を図３
に示した。このＳＯＩ基板の製造方法を図３を参照しな
がら簡単に説明する。
形成してなる所謂ＳＯＩ基板を用いて、超ＬＳＩを製造
する開発が進められている。各種のＳＯＩ基板の製造方
法の中でも最も結晶性が良く、特性面でも優れていると
考えられるものに貼り合わせ方式によるＳＯＩ基板の製
造方法がある。このＳＯＩ基板の製造方法の工程を図３
に示した。このＳＯＩ基板の製造方法を図３を参照しな
がら簡単に説明する。
【０００３】図３Ａに示したように、表面が鏡面に仕上
げられた単結晶シリコンウエハである素子形成基板１の
その表面にフォトリソグラフィー技術を用いて、複数の
凹凸部２からなる所定のパターンが段差で形成されてい
る。これらの凹凸部２に上部絶縁膜３Ａと下部絶縁膜３
Ｂとが連続して形成されている絶縁膜３、例えば、Ｓｉ
Ｏ2 膜を形成し、更に段差を埋めるために全面に平坦化
用の層、例えば、多結晶シリコン層４を形成し、この多
結晶シリコン層４の表面を平坦研磨する。
げられた単結晶シリコンウエハである素子形成基板１の
その表面にフォトリソグラフィー技術を用いて、複数の
凹凸部２からなる所定のパターンが段差で形成されてい
る。これらの凹凸部２に上部絶縁膜３Ａと下部絶縁膜３
Ｂとが連続して形成されている絶縁膜３、例えば、Ｓｉ
Ｏ2 膜を形成し、更に段差を埋めるために全面に平坦化
用の層、例えば、多結晶シリコン層４を形成し、この多
結晶シリコン層４の表面を平坦研磨する。
【０００４】次に、図３Ｂに示したように、その平坦化
された多結晶シリコン層４の表面に、例えば、別の鏡面
に仕上げられたシリコンウエハの支持基板５を貼り合わ
せ、その支持基板５を所定の厚さまで研削した、素子形
成基板１と支持基板５との貼り合わせからなる貼り合わ
せ基板７を作製する。その後、図３Ｃに示したように、
絶縁膜３の内の上部絶縁膜３Ｂを研磨ストッパーにし
て、単結晶シリコンウエハである素子形成基板１を、そ
の裏面から研磨し、ＳｉＯ2 の絶縁膜３で分離された複
数の島状シリコン薄層６を有する貼り合わせＳＯＩ基板
８を得ている。
された多結晶シリコン層４の表面に、例えば、別の鏡面
に仕上げられたシリコンウエハの支持基板５を貼り合わ
せ、その支持基板５を所定の厚さまで研削した、素子形
成基板１と支持基板５との貼り合わせからなる貼り合わ
せ基板７を作製する。その後、図３Ｃに示したように、
絶縁膜３の内の上部絶縁膜３Ｂを研磨ストッパーにし
て、単結晶シリコンウエハである素子形成基板１を、そ
の裏面から研磨し、ＳｉＯ2 の絶縁膜３で分離された複
数の島状シリコン薄層６を有する貼り合わせＳＯＩ基板
８を得ている。
【０００５】なお、図３Ｃの貼り合わせＳＯＩ基板８は
同図Ｂの貼り合わせ基板７を上下反転させた状態で示さ
れている。従って、図３Ｂにおける上部絶縁膜３Ａ及び
下部絶縁膜３Ｂは、図３Ｃにおいては、それぞれ下部絶
縁膜３Ａ及び上部絶縁膜３Ｂとなる。説明の紛らわしさ
を避けるために、以下の説明では、図３Ｃの貼り合わせ
ＳＯＩ基板８の状態で、上方に在る絶縁膜３Ｂを上部絶
縁膜と呼ぶことにする。
同図Ｂの貼り合わせ基板７を上下反転させた状態で示さ
れている。従って、図３Ｂにおける上部絶縁膜３Ａ及び
下部絶縁膜３Ｂは、図３Ｃにおいては、それぞれ下部絶
縁膜３Ａ及び上部絶縁膜３Ｂとなる。説明の紛らわしさ
を避けるために、以下の説明では、図３Ｃの貼り合わせ
ＳＯＩ基板８の状態で、上方に在る絶縁膜３Ｂを上部絶
縁膜と呼ぶことにする。
【０００６】ところで、前記貼り合わせＳＯＩ基板８の
製造工程において、支持基板５を貼り合わせた後の素子
形成基板１の研磨は、ＳｉＯ2 膜の凹部内の島状シリコ
ン薄層６を如何に凹部周辺のＳｉＯ2 膜の上部絶縁膜３
Ｂと同一平面に、平坦で且つ研磨ダメージがないように
仕上げられるかにかかっている。
製造工程において、支持基板５を貼り合わせた後の素子
形成基板１の研磨は、ＳｉＯ2 膜の凹部内の島状シリコ
ン薄層６を如何に凹部周辺のＳｉＯ2 膜の上部絶縁膜３
Ｂと同一平面に、平坦で且つ研磨ダメージがないように
仕上げられるかにかかっている。
【０００７】図４に図３Ｂに示した工程における貼り合
わせ基板７を上下反転させた状態で再度掲載した。そし
て研磨前の単結晶シリコンウエハである素子形成基板１
には、その前の研削精度から、図示のようにマクロな厚
みむらが生じている。例えば、厚みが厚い方では５〜１
０μｍ程度、厚みが薄い方では１μｍ程度の厚みむらが
ある。
わせ基板７を上下反転させた状態で再度掲載した。そし
て研磨前の単結晶シリコンウエハである素子形成基板１
には、その前の研削精度から、図示のようにマクロな厚
みむらが生じている。例えば、厚みが厚い方では５〜１
０μｍ程度、厚みが薄い方では１μｍ程度の厚みむらが
ある。
【０００８】
【発明が解決しようとする課題】従来、このような厚み
むらのある素子形成基板１を前記のように研磨するに当
たっては、この素子形成基板１を部分研磨法または選択
研磨法のどちらかのみを用いて仕上げられていた。前者
の部分研磨法は、素子形成基板１の前記厚みむらを無く
し、その厚みを均一にしようとする加工であって、素子
形成基板１の表面を、その一部分づつ研磨加工ヘッドで
走査しながら研磨し、続いて次の一部分を研磨する場合
には直前に研磨した部分の一部分に重なるようにして順
次研磨して行く方法である。この場合に使用する研磨液
としては遊離砥粒を含む研磨液を用い、その遊離砥粒で
化学的研磨より物理的研磨が勝った研磨を行う。この部
分研磨法のみで素子形成基板１の表面を研磨すると、図
５に示したように、研磨加工ヘッドの前記走査の重なり
部分によるミクロな厚みむら９Ａが生じてしまい、素子
形成領域である島状シリコン薄層６に厚みむらを与えて
しまうという問題点があった。前記ミクロな厚みむら９
Ａは他の部分より１０〜１００ｎｍ程度薄くなってしま
う。
むらのある素子形成基板１を前記のように研磨するに当
たっては、この素子形成基板１を部分研磨法または選択
研磨法のどちらかのみを用いて仕上げられていた。前者
の部分研磨法は、素子形成基板１の前記厚みむらを無く
し、その厚みを均一にしようとする加工であって、素子
形成基板１の表面を、その一部分づつ研磨加工ヘッドで
走査しながら研磨し、続いて次の一部分を研磨する場合
には直前に研磨した部分の一部分に重なるようにして順
次研磨して行く方法である。この場合に使用する研磨液
としては遊離砥粒を含む研磨液を用い、その遊離砥粒で
化学的研磨より物理的研磨が勝った研磨を行う。この部
分研磨法のみで素子形成基板１の表面を研磨すると、図
５に示したように、研磨加工ヘッドの前記走査の重なり
部分によるミクロな厚みむら９Ａが生じてしまい、素子
形成領域である島状シリコン薄層６に厚みむらを与えて
しまうという問題点があった。前記ミクロな厚みむら９
Ａは他の部分より１０〜１００ｎｍ程度薄くなってしま
う。
【０００９】また、選択研磨法は、本出願人が出願し、
平成２年１１月１日に公開された公開特許平２−２６７
９３９「研磨方法」の公開特許公報にその一研磨方法が
披瀝されているが、素子形成基板１の被研磨面全面を同
時に研磨し、上部絶縁膜３Ｂが存在する平面で同時に研
磨が終了する研磨方法である。
平成２年１１月１日に公開された公開特許平２−２６７
９３９「研磨方法」の公開特許公報にその一研磨方法が
披瀝されているが、素子形成基板１の被研磨面全面を同
時に研磨し、上部絶縁膜３Ｂが存在する平面で同時に研
磨が終了する研磨方法である。
【００１０】この選択研磨法を実行できる研磨装置１０
を図７に示した。この研磨装置１０は回転するウエハホ
ルダ１１と、研磨定盤１２の平面に研磨パッド１３を貼
り付けてなる回転する研磨盤１４とから構成されてい
る。この研磨装置１０を用いて貼り合わせ基板７を研磨
する場合には、ウエハホルダ１１に貼り合わせ基板７
を、その素子形成基板１側を下側にしてワックスで接
着、または真空吸着で固定し、研磨パッド１３に素子形
成基板１の被研磨面を当接せしめて、ノズル１５から研
磨液Ｌを供給しながら前記被研磨面全面の研磨を同時に
行う。この場合の研磨液ＬはＳｉＯ2 の上部絶縁膜３Ｂ
とは化学反応せず、単結晶シリコンと化学反応するアル
カリ性溶液の研磨液、或いは遊離砥粒を含有するアルカ
リ性溶液の研磨液が用いられ、物理的な研磨よりも化学
的な研磨が勝る研磨を行う。また、研磨パッド１３とし
てはセラミック板などの超硬質定盤からスウェードタイ
プの発泡ポリウレタンの軟質クロスなど、必要に応じて
各種硬度のものが用いられる。
を図７に示した。この研磨装置１０は回転するウエハホ
ルダ１１と、研磨定盤１２の平面に研磨パッド１３を貼
り付けてなる回転する研磨盤１４とから構成されてい
る。この研磨装置１０を用いて貼り合わせ基板７を研磨
する場合には、ウエハホルダ１１に貼り合わせ基板７
を、その素子形成基板１側を下側にしてワックスで接
着、または真空吸着で固定し、研磨パッド１３に素子形
成基板１の被研磨面を当接せしめて、ノズル１５から研
磨液Ｌを供給しながら前記被研磨面全面の研磨を同時に
行う。この場合の研磨液ＬはＳｉＯ2 の上部絶縁膜３Ｂ
とは化学反応せず、単結晶シリコンと化学反応するアル
カリ性溶液の研磨液、或いは遊離砥粒を含有するアルカ
リ性溶液の研磨液が用いられ、物理的な研磨よりも化学
的な研磨が勝る研磨を行う。また、研磨パッド１３とし
てはセラミック板などの超硬質定盤からスウェードタイ
プの発泡ポリウレタンの軟質クロスなど、必要に応じて
各種硬度のものが用いられる。
【００１１】この研磨装置１０を用いた選択研磨法のみ
では、図６に示したように、マクロな厚みむらによって
生じる部分的な過剰研磨が避けられず、厚みむら９Ｂ、
９Ｃ、９Ｄが生じ、同一平面に仕上げることができなか
った。
では、図６に示したように、マクロな厚みむらによって
生じる部分的な過剰研磨が避けられず、厚みむら９Ｂ、
９Ｃ、９Ｄが生じ、同一平面に仕上げることができなか
った。
【００１２】従って、前記島状シリコン薄層６の厚みは
２０ｎｍ〜１００ｎｍ程度であるので、前記のような厚
みむら９Ａ或いは厚みむら９Ｂ、９Ｃ、９Ｄが生じる
と、所望の良好な素子を形成することができないという
問題点があった。それ故、本発明はこのような問題を解
決しようとするものであって、ＳｉＯ２膜などの絶縁膜
の凹部内の島状シリコン薄層を、凹部周辺の絶縁膜の上
部絶縁膜と同一平面に、平坦で且つ研磨ダメージがない
ように研磨仕上することができる貼り合わせＳＯＩ基板
の製造方法を得ることを目的とするものである。
２０ｎｍ〜１００ｎｍ程度であるので、前記のような厚
みむら９Ａ或いは厚みむら９Ｂ、９Ｃ、９Ｄが生じる
と、所望の良好な素子を形成することができないという
問題点があった。それ故、本発明はこのような問題を解
決しようとするものであって、ＳｉＯ２膜などの絶縁膜
の凹部内の島状シリコン薄層を、凹部周辺の絶縁膜の上
部絶縁膜と同一平面に、平坦で且つ研磨ダメージがない
ように研磨仕上することができる貼り合わせＳＯＩ基板
の製造方法を得ることを目的とするものである。
【００１３】
【課題を解決するための手段】それ故、本発明の貼り合
わせＳＯＩ基板の製造方法では、素子形成基板の表面に
上部絶縁膜と下部絶縁膜とからなる絶縁段差により複数
の凹部パターンが形成され、そしてそれら凹部内に素子
形成領域が島状に残るように、前記凹部外に在る前記素
子形成基板を研磨するに当たり、先ず、部分研磨法によ
り前記上部絶縁膜に達する直前まで絶縁段差凹部外に在
る前記素子形成基板を研磨し、その後、選択研磨法によ
り前記上部絶縁膜を研磨ストッパーとして前記残余の素
子形成基板を研磨する研磨方法を採って、前記課題を解
決した。
わせＳＯＩ基板の製造方法では、素子形成基板の表面に
上部絶縁膜と下部絶縁膜とからなる絶縁段差により複数
の凹部パターンが形成され、そしてそれら凹部内に素子
形成領域が島状に残るように、前記凹部外に在る前記素
子形成基板を研磨するに当たり、先ず、部分研磨法によ
り前記上部絶縁膜に達する直前まで絶縁段差凹部外に在
る前記素子形成基板を研磨し、その後、選択研磨法によ
り前記上部絶縁膜を研磨ストッパーとして前記残余の素
子形成基板を研磨する研磨方法を採って、前記課題を解
決した。
【００１４】従って、本発明の貼り合わせＳＯＩ基板の
製造方法を採れば、島状シリコン薄層を、凹部周辺の絶
縁膜の上部絶縁膜と同一平面に、平坦で且つ研磨ダメー
ジがないように研磨仕上することができる。
製造方法を採れば、島状シリコン薄層を、凹部周辺の絶
縁膜の上部絶縁膜と同一平面に、平坦で且つ研磨ダメー
ジがないように研磨仕上することができる。
【００１５】
【発明の実施の形態】次に、図１及び図２を参照しなが
ら、本発明の貼り合わせＳＯＩ基板の製造方法の実施例
を説明する。図１は本発明の貼り合わせＳＯＩ基板の製
造方法を説明するための製造工程図であり、そして図２
は本発明の貼り合わせＳＯＩ基板の製造方法の一実施例
を説明するためのプラズマエッチング法の概念図であ
る。なお、従来のＳＯＩ基板の構成部分と同一の構成部
分には同一の符号を付して説明する。
ら、本発明の貼り合わせＳＯＩ基板の製造方法の実施例
を説明する。図１は本発明の貼り合わせＳＯＩ基板の製
造方法を説明するための製造工程図であり、そして図２
は本発明の貼り合わせＳＯＩ基板の製造方法の一実施例
を説明するためのプラズマエッチング法の概念図であ
る。なお、従来のＳＯＩ基板の構成部分と同一の構成部
分には同一の符号を付して説明する。
【００１６】図１において、同図Ａは図３Ｂの貼り合わ
せ基板７を上下反転させたものであり、また、図４と同
一の貼り合わせ基板７である。この研磨前の貼り合わせ
基板７は、前記のように、素子形成基板１の厚みに研削
などの加工精度から面内で厚みむらが生じている。その
マクロな厚みむらは、例えば、厚みが厚い方では５〜１
０μｍ程度、厚みが薄い方では１μｍ程度のむらである
ことは前記した。
せ基板７を上下反転させたものであり、また、図４と同
一の貼り合わせ基板７である。この研磨前の貼り合わせ
基板７は、前記のように、素子形成基板１の厚みに研削
などの加工精度から面内で厚みむらが生じている。その
マクロな厚みむらは、例えば、厚みが厚い方では５〜１
０μｍ程度、厚みが薄い方では１μｍ程度のむらである
ことは前記した。
【００１７】このような厚みむらがある貼り合わせ基板
７を面内均一性良く仕上げるには、次のような研磨方法
を採ることが最適であることが判った。即ち、先ず最初
に部分研磨加工を行う。この部分研磨加工では、部分加
工前の厚みむらがある素子形成基板１に対して、その表
面に前記の部分研磨法を施し、前記上部絶縁膜に達する
直前まで絶縁段差凹部外に在る前記素子形成基板を研磨
し、その面内のマクロな厚みむらを減少させる。その
後、選択研磨法により前記上部絶縁膜を研磨ストッパー
として残余の前記素子形成基板を研磨することである。
７を面内均一性良く仕上げるには、次のような研磨方法
を採ることが最適であることが判った。即ち、先ず最初
に部分研磨加工を行う。この部分研磨加工では、部分加
工前の厚みむらがある素子形成基板１に対して、その表
面に前記の部分研磨法を施し、前記上部絶縁膜に達する
直前まで絶縁段差凹部外に在る前記素子形成基板を研磨
し、その面内のマクロな厚みむらを減少させる。その
後、選択研磨法により前記上部絶縁膜を研磨ストッパー
として残余の前記素子形成基板を研磨することである。
【００１８】この発明の研磨方法を実施するに当たって
は、先ず、部分研磨加工を施す前に、素子形成基板１の
厚さ測定をその全面で行い、コンピュータに記憶させ
る。その後、部分研磨加工を開始するのであるが、この
部分研磨加工では、前記コンピュータの指示に基づき、
素子形成基板１より小口径の加工ヘッドによって素子形
成基板１の表面を部分的に走査し、その素子形成基板１
を研磨する。
は、先ず、部分研磨加工を施す前に、素子形成基板１の
厚さ測定をその全面で行い、コンピュータに記憶させ
る。その後、部分研磨加工を開始するのであるが、この
部分研磨加工では、前記コンピュータの指示に基づき、
素子形成基板１より小口径の加工ヘッドによって素子形
成基板１の表面を部分的に走査し、その素子形成基板１
を研磨する。
【００１９】この小口径の加工ヘッドを用いて素子形成
基板１の表面を部分的に走査して研磨する、この部分研
磨加工では、遊離砥粒を含む研磨液を用いる。この研磨
液を用いた場合は、その砥粒で化学的な研磨より物理的
な研磨が勝った研磨が行われる。この研磨の加工速度は
自動コントロールされ、厚みむらが修正される。
基板１の表面を部分的に走査して研磨する、この部分研
磨加工では、遊離砥粒を含む研磨液を用いる。この研磨
液を用いた場合は、その砥粒で化学的な研磨より物理的
な研磨が勝った研磨が行われる。この研磨の加工速度は
自動コントロールされ、厚みむらが修正される。
【００２０】前記遊離砥粒を含む研磨液を用いた、この
部分研磨加工は、マクロな厚みむらを修正するのに適し
た方法であるが、ミクロに見た場合には段落〔０００
７〕に記したような欠点をもっているので、本発明にお
いては、この部分研磨加工では、研磨前のマクロな厚み
むらを除くだけの研磨加工を行う。即ち、図１Ｂに示し
たように、この部分研磨加工は、上部絶縁膜３Ｂに達す
る直前まで絶縁段差凹部外に在る前記素子形成基板１を
研磨し、研磨加工ヘッドの走査の重なり部分によるミク
ロな厚みむら９Ａの深さが上部絶縁膜３Ｂに達する前の
段階で必ず停止さす。
部分研磨加工は、マクロな厚みむらを修正するのに適し
た方法であるが、ミクロに見た場合には段落〔０００
７〕に記したような欠点をもっているので、本発明にお
いては、この部分研磨加工では、研磨前のマクロな厚み
むらを除くだけの研磨加工を行う。即ち、図１Ｂに示し
たように、この部分研磨加工は、上部絶縁膜３Ｂに達す
る直前まで絶縁段差凹部外に在る前記素子形成基板１を
研磨し、研磨加工ヘッドの走査の重なり部分によるミク
ロな厚みむら９Ａの深さが上部絶縁膜３Ｂに達する前の
段階で必ず停止さす。
【００２１】本発明においては、前記のような遊離砥粒
を含んだ研磨液を用いる部分研磨加工に代えて、プラズ
マエッチング法やイオンミリング法による部分加工を行
ってもよい。中でもプラズマエッチング法は、図２に示
したようなプラズマエッチング装置２０を用いて行うこ
とができる。即ち、このプラズマエッチング装置２０は
真空チャンバ（不図示）内に設けられた、陽極２１が装
着されたプラズマ加工ヘッド２２と陰極２３と、これら
陽極２１及び陰極２３間に接続された高周波電圧源２４
などから構成されている。そしてこの実施例において
は、前記プラズマ加工ヘッド２２が固定されている形式
のプラズマエッチング装置２０であるものとする。
を含んだ研磨液を用いる部分研磨加工に代えて、プラズ
マエッチング法やイオンミリング法による部分加工を行
ってもよい。中でもプラズマエッチング法は、図２に示
したようなプラズマエッチング装置２０を用いて行うこ
とができる。即ち、このプラズマエッチング装置２０は
真空チャンバ（不図示）内に設けられた、陽極２１が装
着されたプラズマ加工ヘッド２２と陰極２３と、これら
陽極２１及び陰極２３間に接続された高周波電圧源２４
などから構成されている。そしてこの実施例において
は、前記プラズマ加工ヘッド２２が固定されている形式
のプラズマエッチング装置２０であるものとする。
【００２２】このような構成のプラズマエッチング装置
２０を用い，所謂ＰＡＣＥ法（Plasma-Assisted Chemic
al Etching）で加工を行う。この手法を用いて、前記貼
り合わせ基板７の素子形成基板１を部分加工する場合に
は、陰極２３の表面に素子形成基板１面を上向きにして
貼り合わせ基板７を載置し、そして、例えば、ＣＦ4な
どのガスを真空チャンバー内に供給し、その真空チャン
バー内を１Ｔｏｌｌ以上の高ガス圧にし、高周波電圧源
２４から高周波電圧を前記陽極２１及び陰極２３間に印
加してＣＦ4 をプラズマ化する。図２中、符号Ｐはその
プラズマを指す。そして１〜５０μｍ／ｍｉｎのエッチ
ングレートで等方性プラズマエッチングを行う。この加
工時に、貼り合わせ基板７を同一平面内で順次Ｘ−Ｙ方
向に移動させる。そうすることにより素子形成基板１の
表面全面を等方性プラズマにより化学的にエッチングす
ることができる。
２０を用い，所謂ＰＡＣＥ法（Plasma-Assisted Chemic
al Etching）で加工を行う。この手法を用いて、前記貼
り合わせ基板７の素子形成基板１を部分加工する場合に
は、陰極２３の表面に素子形成基板１面を上向きにして
貼り合わせ基板７を載置し、そして、例えば、ＣＦ4な
どのガスを真空チャンバー内に供給し、その真空チャン
バー内を１Ｔｏｌｌ以上の高ガス圧にし、高周波電圧源
２４から高周波電圧を前記陽極２１及び陰極２３間に印
加してＣＦ4 をプラズマ化する。図２中、符号Ｐはその
プラズマを指す。そして１〜５０μｍ／ｍｉｎのエッチ
ングレートで等方性プラズマエッチングを行う。この加
工時に、貼り合わせ基板７を同一平面内で順次Ｘ−Ｙ方
向に移動させる。そうすることにより素子形成基板１の
表面全面を等方性プラズマにより化学的にエッチングす
ることができる。
【００２３】このプラズマエッチング装置２０を用いた
場合にも、前記遊離砥粒を含んだ研磨液で部分研磨加工
を行った時に生じた厚みむら９Ａとほぼ同様の厚みむら
が生じるものである。即ち、プラズマ加工ヘッド２２で
素子形成基板１の表面を一度走査した帯状部分の一方の
側縁を、次の走査が重なるようにして、プラズマ加工ヘ
ッド２２で次の帯状のエッチング部分を走査して行くも
のであるので、素子形成基板１の表面の前記走査の重な
り部分では、図１Ｂに示したような厚みむら９Ａが生じ
るものである。
場合にも、前記遊離砥粒を含んだ研磨液で部分研磨加工
を行った時に生じた厚みむら９Ａとほぼ同様の厚みむら
が生じるものである。即ち、プラズマ加工ヘッド２２で
素子形成基板１の表面を一度走査した帯状部分の一方の
側縁を、次の走査が重なるようにして、プラズマ加工ヘ
ッド２２で次の帯状のエッチング部分を走査して行くも
のであるので、素子形成基板１の表面の前記走査の重な
り部分では、図１Ｂに示したような厚みむら９Ａが生じ
るものである。
【００２４】従って、このプラズマエッチング装置２０
を用いて、前記貼り合わせ基板７の表面を部分加工する
場合も、図１Ｂに示したように、上部絶縁膜３Ｂに達す
る直前まで絶縁段差凹部外に在る前記素子形成基板１を
エッチングし、プラズマ加工ヘッド２２の走査の重なり
部分によるミクロな厚みむら９Ａの深さが上部絶縁膜３
Ｂに達する前の段階で必ず停止さす。以降の研磨加工は
前記選択研磨加工を用いて仕上げる。このプラズマエッ
チング法による素子形成基板１の表面の加工は遊離砥粒
を含む研磨液を用いた部分研磨加工に比し比較的早いエ
ッチング速度で加工できるので、前記部分加工を能率良
く加工することができる。
を用いて、前記貼り合わせ基板７の表面を部分加工する
場合も、図１Ｂに示したように、上部絶縁膜３Ｂに達す
る直前まで絶縁段差凹部外に在る前記素子形成基板１を
エッチングし、プラズマ加工ヘッド２２の走査の重なり
部分によるミクロな厚みむら９Ａの深さが上部絶縁膜３
Ｂに達する前の段階で必ず停止さす。以降の研磨加工は
前記選択研磨加工を用いて仕上げる。このプラズマエッ
チング法による素子形成基板１の表面の加工は遊離砥粒
を含む研磨液を用いた部分研磨加工に比し比較的早いエ
ッチング速度で加工できるので、前記部分加工を能率良
く加工することができる。
【００２５】またイオンミリング法を用いて部分加工を
行ってもよい。この場合は、化学的な加工が行われる前
記プラズマエッチングによる部分加工とは異なり、遊離
砥粒を含んだ研磨液による部分研磨と同様に、物理的な
研磨が行われる。
行ってもよい。この場合は、化学的な加工が行われる前
記プラズマエッチングによる部分加工とは異なり、遊離
砥粒を含んだ研磨液による部分研磨と同様に、物理的な
研磨が行われる。
【００２６】このようにして、部分研磨加工を終了した
貼り合わせ基板７は、ミクロ的には薄い素子形成基板１
の単結晶シリコン層が残っているものの、マクロ的な厚
みむらは大きく減少し、ほぼ０．０５〜０．５μｍ程度
に修正される。
貼り合わせ基板７は、ミクロ的には薄い素子形成基板１
の単結晶シリコン層が残っているものの、マクロ的な厚
みむらは大きく減少し、ほぼ０．０５〜０．５μｍ程度
に修正される。
【００２７】次に、本発明においては、部分研磨加工が
終了した貼り合わせ基板７に選択研磨加工が施される。
選択研磨加工は、上部絶縁膜３Ｂを殆ど研磨せず、素子
形成基板１の単結晶シリコン層のみを研磨する必要性か
ら、砥粒を殆ど含まないアルカリ系研磨液を用い、物理
的な研磨よりも化学的な研磨が勝った研磨を行う。例え
ば、エチレンジアミンやアンモニアなどは容易に使用で
きるものである。また、選択研磨機としては、一般的な
片面用鏡面研磨機を用いてよい。
終了した貼り合わせ基板７に選択研磨加工が施される。
選択研磨加工は、上部絶縁膜３Ｂを殆ど研磨せず、素子
形成基板１の単結晶シリコン層のみを研磨する必要性か
ら、砥粒を殆ど含まないアルカリ系研磨液を用い、物理
的な研磨よりも化学的な研磨が勝った研磨を行う。例え
ば、エチレンジアミンやアンモニアなどは容易に使用で
きるものである。また、選択研磨機としては、一般的な
片面用鏡面研磨機を用いてよい。
【００２８】この選択研磨加工で上部絶縁膜３Ｂの表面
まで研磨すると、部分研磨加工で生じたミクロな厚みむ
ら９Ａも同時に除去することができる。従って、この選
択研磨加工を行うことにより上部絶縁膜３Ｂの表面が全
面でほぼ同時に露出するため、図１Ｃに示したように、
過剰研磨の極めて少ない島状シリコン薄層６が貼り合わ
せ基板７の全面にわたって形成された貼り合わせＳＯＩ
基板８を得ることができる。
まで研磨すると、部分研磨加工で生じたミクロな厚みむ
ら９Ａも同時に除去することができる。従って、この選
択研磨加工を行うことにより上部絶縁膜３Ｂの表面が全
面でほぼ同時に露出するため、図１Ｃに示したように、
過剰研磨の極めて少ない島状シリコン薄層６が貼り合わ
せ基板７の全面にわたって形成された貼り合わせＳＯＩ
基板８を得ることができる。
【００２９】
【発明の効果】以上、説明したように、本発明の貼り合
わせＳＯＩ基板の製造方法によれば、絶縁膜の凹部内の
島状シリコン薄層を、凹部周辺の絶縁膜の上部絶縁膜と
同一平面に、平坦で且つ研磨ダメージなどがないように
表面仕上することができ、歩留りを向上させることがで
きる。また、コンピュータによる自動加工の導入が容易
になる。従って、これらの相乗効果でコストダウンを計
ることができる。
わせＳＯＩ基板の製造方法によれば、絶縁膜の凹部内の
島状シリコン薄層を、凹部周辺の絶縁膜の上部絶縁膜と
同一平面に、平坦で且つ研磨ダメージなどがないように
表面仕上することができ、歩留りを向上させることがで
きる。また、コンピュータによる自動加工の導入が容易
になる。従って、これらの相乗効果でコストダウンを計
ることができる。
【図１】 本発明の貼り合わせＳＯＩ基板の製造方法を
説明するための製造工程図である。
説明するための製造工程図である。
【図２】 本発明の貼り合わせＳＯＩ基板の製造方法の
一実施例を説明するためのプラズマエッチング法の概念
図である。
一実施例を説明するためのプラズマエッチング法の概念
図である。
【図３】 従来技術の貼り合わせＳＯＩ基板の製造方法
を説明するための製造工程図である。
を説明するための製造工程図である。
【図４】 貼り合わせＳＯＩ基板を製造する前の貼り合
わせ基板の形状を説明するための貼り合わせＳＯＩ基板
の断面図である。
わせ基板の形状を説明するための貼り合わせＳＯＩ基板
の断面図である。
【図５】 図４に示した貼り合わせ基板に従来の手法で
部分研磨加工を施した場合の欠点を説明するための貼り
合わせＳＯＩ基板の断面図である。
部分研磨加工を施した場合の欠点を説明するための貼り
合わせＳＯＩ基板の断面図である。
【図６】 図４に示した貼り合わせ基板に従来の手法で
選択研磨加工を施した場合の欠点を説明するための貼り
合わせＳＯＩ基板の断面図である。
選択研磨加工を施した場合の欠点を説明するための貼り
合わせＳＯＩ基板の断面図である。
【図７】 従来の選択研磨加工用研磨装置の一部断面図
である。
である。
１ 素子形成基板
２ 凹凸部
３ 絶縁膜
３Ａ 下部絶縁膜（図１において）
３Ｂ 上部絶縁膜（図１において）
４ 多結晶シリコン層
５ 支持基板
６ 島状シリコン薄層
７ 貼り合わせ基板
８ 貼り合わせＳＯＩ基板
９Ａ 部分研磨加工による厚みむら
９Ｂ 選択研磨加工による厚みむら
９Ｃ 選択研磨加工による厚みむら
９Ｄ 選択研磨加工による厚みむら
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/762
H01L 21/3065
H01L 27/12
Claims (6)
- 【請求項１】 素子形成基板の表面に上部絶縁膜と下部
絶縁膜とからなる絶縁段差により複数の凹部パターンが
形成され、そして該凹部内に素子形成領域が島状に残る
ように、前記凹部外に在る前記素子形成基板を加工する
貼り合わせＳＯＩ基板の製造方法において、 該製造方法は、 前記上部絶縁膜に達する直前まで絶縁段差凹部外に在る
前記素子形成基板の厚みむらを除去する部分研磨加工工
程と、 該部分研磨加工工程に続いて、前記上部絶縁膜をストッ
パーとして前記残余の素子形成基板の厚みむらを除去す
る選択研磨加工工程とからなる加工工程を経て面内厚み
が均一な貼り合わせＳＯＩ基板を得ることを特徴とする
貼り合わせＳＯＩ基板の製造方法。 - 【請求項２】 前記部分研磨加工工程では主として化学
的に研磨されることを特徴とする請求項１に記載の貼り
合わせＳＯＩ基板の製造方法。 - 【請求項３】 前記部分研磨加工工程がプラズマエッチ
ングで研磨されることを特徴とする請求項２に記載の貼
り合わせＳＯＩ基板の製造方法。 - 【請求項４】 前記部分研磨加工工程では主として物理
的に研磨されることを特徴とする請求項１に記載の貼り
合わせＳＯＩ基板の製造方法。 - 【請求項５】 前記部分研磨加工工程がイオンミリング
で研磨されることを特徴とする請求項１に記載の貼り合
わせＳＯＩ基板の製造方法。 - 【請求項６】 前記選択研磨加工工程では、主として化
学的に研磨されることを特徴とする請求項１に記載の貼
り合わせＳＯＩ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34361895A JP3371392B2 (ja) | 1995-08-02 | 1995-12-28 | 貼り合わせｓｏｉ基板の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19753095 | 1995-08-02 | ||
| JP7-197530 | 1995-08-02 | ||
| JP34361895A JP3371392B2 (ja) | 1995-08-02 | 1995-12-28 | 貼り合わせｓｏｉ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09102540A JPH09102540A (ja) | 1997-04-15 |
| JP3371392B2 true JP3371392B2 (ja) | 2003-01-27 |
Family
ID=26510417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34361895A Expired - Fee Related JP3371392B2 (ja) | 1995-08-02 | 1995-12-28 | 貼り合わせｓｏｉ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3371392B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4977999B2 (ja) * | 2005-11-21 | 2012-07-18 | 株式会社Ｓｕｍｃｏ | 貼合せ基板の製造方法及びその方法で製造された貼合せ基板 |
-
1995
- 1995-12-28 JP JP34361895A patent/JP3371392B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09102540A (ja) | 1997-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7582221B2 (en) | Wafer manufacturing method, polishing apparatus, and wafer | |
| US7855129B2 (en) | Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method | |
| JP4575539B2 (ja) | 化学的機械研磨プロセス及びその構成要素 | |
| JP3169120B2 (ja) | 半導体鏡面ウェーハの製造方法 | |
| KR100552435B1 (ko) | 반도체 웨이퍼 상의 유전체층을 평탄화하는 방법 | |
| KR100882380B1 (ko) | 도너웨이퍼 양면으로부터의 반도체 재료 박막 제조방법 및 이에 의한 반도체-온-절연체 구조체 | |
| JPH05160088A (ja) | 半導体基板の製造方法およびそれに用いる製造装置 | |
| EP0368584B1 (en) | Method of manufacturing a semiconductor wafer | |
| JP3371392B2 (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| JPH0845882A (ja) | 半導体装置の製造方法 | |
| JPH07321076A (ja) | 半導体装置の製造方法と研磨装置 | |
| JPH0950974A (ja) | 研磨布及び半導体装置の製造方法 | |
| JP2588326B2 (ja) | 半導体ウエーハの製造方法 | |
| US6472291B1 (en) | Planarization process to achieve improved uniformity across semiconductor wafers | |
| JP2002176013A (ja) | 半導体基板の平坦化方法 | |
| JPH0722362A (ja) | 半導体基板を研磨する方法 | |
| JP2003142434A (ja) | 鏡面ウエーハの製造方法 | |
| JP2002329690A (ja) | 半導体ウェーハの製造方法 | |
| JPH11288903A (ja) | シリコンウエハのエッジ鏡面化方法 | |
| JP3916212B2 (ja) | 半導体ウエーハの製造方法 | |
| TW527663B (en) | Processing method of semiconductor wafer and plasma etching apparatus | |
| JP2002343972A (ja) | 半導体素子の製造方法 | |
| JPH1131640A (ja) | 貼り合わせｓｏｉ基板の作製方法 | |
| JPH0396216A (ja) | 半導体基板の製法 | |
| JPH11214368A (ja) | ウェーハの平坦化方法とその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |