JP3368867B2 - 通信システム及び通信機器 - Google Patents
通信システム及び通信機器Info
- Publication number
- JP3368867B2 JP3368867B2 JP08817899A JP8817899A JP3368867B2 JP 3368867 B2 JP3368867 B2 JP 3368867B2 JP 08817899 A JP08817899 A JP 08817899A JP 8817899 A JP8817899 A JP 8817899A JP 3368867 B2 JP3368867 B2 JP 3368867B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- controller
- physical layer
- communication
- communication device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は通信システム及び通
信機器に係り、特に高速伝送路においてデータを送受信
する通信システム及び通信機器に関する。
信機器に係り、特に高速伝送路においてデータを送受信
する通信システム及び通信機器に関する。
【０００２】
【従来の技術】近年、パーソナルコンピュータ等に用い
る中央処理装置（ＣＰＵ）の性能の向上、グラフィック
チップの高性能化、ネットワークにおける通信情報の大
容量化などに伴い、文字情報だけでなく、画像や音声な
どの情報を複合的に扱った装置やシステムが用いられる
ようになってきた。また、このようなマルチメディア情
報を１つのディジタルインターフェースで実現すること
が可能になってきた。
る中央処理装置（ＣＰＵ）の性能の向上、グラフィック
チップの高性能化、ネットワークにおける通信情報の大
容量化などに伴い、文字情報だけでなく、画像や音声な
どの情報を複合的に扱った装置やシステムが用いられる
ようになってきた。また、このようなマルチメディア情
報を１つのディジタルインターフェースで実現すること
が可能になってきた。
【０００３】上記のディジタルＩ／Ｆバスシステムの一
例として、パーソナルコンピュータやディジタルテレ
ビ、ディジタルビデオテープレコーダー等の電子機器を
１３９４シリアルバスで接続し、これらの電子機器間で
ディジタルビデオ信号、ディジタルオーディオ信号およ
び制御信号の送受信する通信システムが提案されている
（例えば、特開平１０−２９０２３７号公報）。
例として、パーソナルコンピュータやディジタルテレ
ビ、ディジタルビデオテープレコーダー等の電子機器を
１３９４シリアルバスで接続し、これらの電子機器間で
ディジタルビデオ信号、ディジタルオーディオ信号およ
び制御信号の送受信する通信システムが提案されている
（例えば、特開平１０−２９０２３７号公報）。
【０００４】この従来の通信システムでは、ノードがシ
リアルバスに対して、受信できる物理層コントローラ
（以下、ＰＨＹと呼ぶ）と、リンク層コントローラ（以
下、ＬＩＮＫと呼ぶ）と、中央処理装置（ＣＰＵ）と、
各種レジスタと、コンフィギュレーションＲＯＭと、バ
ッファメモリと、ハードディスクインタフェースと、ハ
ードディスク装置とよりなり、バスの初期化時に自己Ｉ
Ｄパケットと呼ばれるパケットをバスに送出する。
リアルバスに対して、受信できる物理層コントローラ
（以下、ＰＨＹと呼ぶ）と、リンク層コントローラ（以
下、ＬＩＮＫと呼ぶ）と、中央処理装置（ＣＰＵ）と、
各種レジスタと、コンフィギュレーションＲＯＭと、バ
ッファメモリと、ハードディスクインタフェースと、ハ
ードディスク装置とよりなり、バスの初期化時に自己Ｉ
Ｄパケットと呼ばれるパケットをバスに送出する。
【０００５】ここで、ＰＨＹの最大転送速度がＬＩＮＫ
の最大転送速度より速い場合にパケット喪失がおこるた
め、バス初期化時に自己ＩＤパケットに書いてあるＰＨ
Ｙの最大通信速度情報を見てスピードマップを作成した
後、他のノードのコンフィギュレーションＲＯＭを読み
出し、ＬＩＮＫの最大転送速度がＰＨＹの最大転送速度
よりも遅いノードに関連するスピードマップの修正を行
う。
の最大転送速度より速い場合にパケット喪失がおこるた
め、バス初期化時に自己ＩＤパケットに書いてあるＰＨ
Ｙの最大通信速度情報を見てスピードマップを作成した
後、他のノードのコンフィギュレーションＲＯＭを読み
出し、ＬＩＮＫの最大転送速度がＰＨＹの最大転送速度
よりも遅いノードに関連するスピードマップの修正を行
う。
【０００６】
【発明が解決しようとする課題】しかるに、上記の従来
の通信システムでは、複数のＰＨＹ及びＬＩＮＫのう
ち、低い方の転送速度が採用されるため、ＰＨＹとＬＩ
ＮＫのどちらか一方が低い転送速度である場合、もう一
方が高い転送速度であっても高速に転送できないという
問題がある。
の通信システムでは、複数のＰＨＹ及びＬＩＮＫのう
ち、低い方の転送速度が採用されるため、ＰＨＹとＬＩ
ＮＫのどちらか一方が低い転送速度である場合、もう一
方が高い転送速度であっても高速に転送できないという
問題がある。
【０００７】本発明は、上記の点に鑑みなされたもの
で、複数個のＰＨＹまたはＬＩＮＫを搭載することで、
ＰＨＹまたはＬＩＮＫが単体では低速であっても高速な
通信を可能とする通信システム及び通信機器を提供する
ことを目的とする。
で、複数個のＰＨＹまたはＬＩＮＫを搭載することで、
ＰＨＹまたはＬＩＮＫが単体では低速であっても高速な
通信を可能とする通信システム及び通信機器を提供する
ことを目的とする。
【０００８】
【課題を解決するための手段】本発明は上記の目的を達
成するため、それぞれ内部バスにより誤り訂正符号の生
成／検出とパケットの生成／検出の機能を含むリンク層
コントローラが、バスのイニシャライズ、データのエン
コード／デコード、アービトレーション、バイアス電圧
の出力／検出等の機能を含む物理層コントローラとアプ
リケーション層の機能を持つ中央処理装置に少なくとも
接続された、データの送受信機能を有する構成の通信機
器が複数個、シリアルバスを介してシリアルに接続され
た通信システムにおいて、シリアルバスに接続された少
なくとも１つの通信機器は、リンク層コントローラ、物
理層コントローラ及び中央処理装置の少なくとも一つが
複数個並列に設けられており、データの送受信要求時に
自装置内の物理層コントローラの個数、最大転送速度等
の通信機器の状態情報を送信側の通信機器へ送信する手
段と、受信側の通信機器から受信した受信側の通信機器
の状態情報に基づいて、受信側の通信機器内のリンク層
コントローラ、物理層コントローラ及び中央処理装置の
うち複数個設けられた装置と同じ種類の自装置内のリン
ク層コントローラ、物理層コントローラ又は中央処理装
置の数とを比較し、少ない方の数の装置を並列に使用し
て送信することを決定する手段とを有し、リンク層コン
トローラ、物理層コントローラ及び中央処理装置のうち
複数個設けられた装置を並列に使用して通信相手の通信
機器と通信を行うことを特徴とする。
成するため、それぞれ内部バスにより誤り訂正符号の生
成／検出とパケットの生成／検出の機能を含むリンク層
コントローラが、バスのイニシャライズ、データのエン
コード／デコード、アービトレーション、バイアス電圧
の出力／検出等の機能を含む物理層コントローラとアプ
リケーション層の機能を持つ中央処理装置に少なくとも
接続された、データの送受信機能を有する構成の通信機
器が複数個、シリアルバスを介してシリアルに接続され
た通信システムにおいて、シリアルバスに接続された少
なくとも１つの通信機器は、リンク層コントローラ、物
理層コントローラ及び中央処理装置の少なくとも一つが
複数個並列に設けられており、データの送受信要求時に
自装置内の物理層コントローラの個数、最大転送速度等
の通信機器の状態情報を送信側の通信機器へ送信する手
段と、受信側の通信機器から受信した受信側の通信機器
の状態情報に基づいて、受信側の通信機器内のリンク層
コントローラ、物理層コントローラ及び中央処理装置の
うち複数個設けられた装置と同じ種類の自装置内のリン
ク層コントローラ、物理層コントローラ又は中央処理装
置の数とを比較し、少ない方の数の装置を並列に使用し
て送信することを決定する手段とを有し、リンク層コン
トローラ、物理層コントローラ及び中央処理装置のうち
複数個設けられた装置を並列に使用して通信相手の通信
機器と通信を行うことを特徴とする。
【０００９】また、本発明は上記の目的を達成するた
め、それぞれ内部バスにより少なくともリンク層コント
ローラが物理層コントローラと中央処理装置に接続され
た、データの送受信機能を有する構成の通信機器が複数
個、シリアルバスを介してシリアルに接続された通信シ
ステムにおいて、シリアルバスに接続された少なくとも
１つの通信機器は、バスのイニシャライズ、データのエ
ンコード／デコード、アービトレーション、バイアス電
圧の出力／検出の機能を有する物理層コントローラが複
数個並列に設けられており、複数個の物理層コントロー
ラとリンク層コントローラとの間に、データ分割／デー
タ結合機能を有するＰＨＹコントローラを有し、通信相
手から受信した通信相手の通信機器の状態情報と、複数
個の物理層コントローラの各最大転送速度とに基づい
て、複数個の物理層コントローラを並列に使用して通信
相手の通信機器と通信を行うことを特徴とする。
め、それぞれ内部バスにより少なくともリンク層コント
ローラが物理層コントローラと中央処理装置に接続され
た、データの送受信機能を有する構成の通信機器が複数
個、シリアルバスを介してシリアルに接続された通信シ
ステムにおいて、シリアルバスに接続された少なくとも
１つの通信機器は、バスのイニシャライズ、データのエ
ンコード／デコード、アービトレーション、バイアス電
圧の出力／検出の機能を有する物理層コントローラが複
数個並列に設けられており、複数個の物理層コントロー
ラとリンク層コントローラとの間に、データ分割／デー
タ結合機能を有するＰＨＹコントローラを有し、通信相
手から受信した通信相手の通信機器の状態情報と、複数
個の物理層コントローラの各最大転送速度とに基づい
て、複数個の物理層コントローラを並列に使用して通信
相手の通信機器と通信を行うことを特徴とする。
【００１０】ここで、物理層コントローラが複数個並列
に設けられた通信機器は、リンク層コントローラが複数
個設けられると共に、複数個のリンク層コントローラと
中央処理装置の間にＬＩＮＫコントローラを有すること
を特徴とする。
に設けられた通信機器は、リンク層コントローラが複数
個設けられると共に、複数個のリンク層コントローラと
中央処理装置の間にＬＩＮＫコントローラを有すること
を特徴とする。
【００１１】また、本発明の通信システムは、シリアル
バスに接続された第１及び第２の通信機器のそれぞれ
は、バスのイニシャライズ、データのエンコード／デコ
ード、アービトレーション、バイアス電圧の出力／検出
の機能を有する物理層コントローラが複数個並列に設け
られており、複数個の物理層コントローラとリンク層コ
ントローラとの間に、データ分割／データ結合機能を有
するＰＨＹコントローラを有し、第１及び第２の通信機
器内の各一つの第１の物理層コントローラ同士を認証／
鍵交換のための第１のシリアルバスで接続し、第１及び
第２の通信機器内の各一の第２の物理層コントローラ同
士をデータ転送のための第２のシリアルバスで接続し、
第１及び第２の通信機器内の各ＰＨＹコントローラを疑
似的に切断して、第１のシリアルバスにより認証／鍵交
換の情報を伝送し、第２のシリアルバスにより暗号化さ
れたデータを伝送することを特徴とする。
バスに接続された第１及び第２の通信機器のそれぞれ
は、バスのイニシャライズ、データのエンコード／デコ
ード、アービトレーション、バイアス電圧の出力／検出
の機能を有する物理層コントローラが複数個並列に設け
られており、複数個の物理層コントローラとリンク層コ
ントローラとの間に、データ分割／データ結合機能を有
するＰＨＹコントローラを有し、第１及び第２の通信機
器内の各一つの第１の物理層コントローラ同士を認証／
鍵交換のための第１のシリアルバスで接続し、第１及び
第２の通信機器内の各一の第２の物理層コントローラ同
士をデータ転送のための第２のシリアルバスで接続し、
第１及び第２の通信機器内の各ＰＨＹコントローラを疑
似的に切断して、第１のシリアルバスにより認証／鍵交
換の情報を伝送し、第２のシリアルバスにより暗号化さ
れたデータを伝送することを特徴とする。
【００１２】また、本発明の通信機器は、上記の目的を
達成するため、バスのイニシャライズ、データのエンコ
ード／デコード、アービトレーション、バイアス電圧の
出力／検出等の機能を持ち、シリアルバスに接続されて
いる物理層コントローラと、誤り訂正符号の生成／検
出、パケットの生成／検出等の機能を持つリンク層コン
トローラと、内部バスによりリンク層コントローラに接
続された、アプリケーション層の機能を持つ中央処理装
置と、最大転送速度の値を記憶している、中央処理装置
に接続されたメモリと、送受信手順のプログラムを記録
しており、中央処理装置によりプログラムが適宜読み出
される記録再生手段とを有し、物理層コントローラ、リ
ンク層コントローラ及び中央処理装置の少なくとも一つ
は複数個並列に設けられており、リンク層コントローラ
と物理層コントローラ及び中央処理装置の少なくとも一
方の間に、データの上流側でデータを分割し、データの
下流側でデータを結合する機能を有するコントロール回
路を有することを特徴とする。
達成するため、バスのイニシャライズ、データのエンコ
ード／デコード、アービトレーション、バイアス電圧の
出力／検出等の機能を持ち、シリアルバスに接続されて
いる物理層コントローラと、誤り訂正符号の生成／検
出、パケットの生成／検出等の機能を持つリンク層コン
トローラと、内部バスによりリンク層コントローラに接
続された、アプリケーション層の機能を持つ中央処理装
置と、最大転送速度の値を記憶している、中央処理装置
に接続されたメモリと、送受信手順のプログラムを記録
しており、中央処理装置によりプログラムが適宜読み出
される記録再生手段とを有し、物理層コントローラ、リ
ンク層コントローラ及び中央処理装置の少なくとも一つ
は複数個並列に設けられており、リンク層コントローラ
と物理層コントローラ及び中央処理装置の少なくとも一
方の間に、データの上流側でデータを分割し、データの
下流側でデータを結合する機能を有するコントロール回
路を有することを特徴とする。
【００１３】本発明の通信システム及び通信機器では、
通信機器内に複数個の物理層コントローラ（ＰＨＹ）あ
るいは複数個のリンク層コントローラ（ＬＩＮＫ）を設
けているので、複数個のＰＨＹあるいは複数個のＬＩＮ
Ｋを並列に使用することができる。また、本発明では、
ＰＨＹとＬＩＮＫの数が異なる場合にそれらの間にＰＨ
Ｙコントローラを設けることにより、単一のＰＨＹを備
えている通信機器との接続もできる。
通信機器内に複数個の物理層コントローラ（ＰＨＹ）あ
るいは複数個のリンク層コントローラ（ＬＩＮＫ）を設
けているので、複数個のＰＨＹあるいは複数個のＬＩＮ
Ｋを並列に使用することができる。また、本発明では、
ＰＨＹとＬＩＮＫの数が異なる場合にそれらの間にＰＨ
Ｙコントローラを設けることにより、単一のＰＨＹを備
えている通信機器との接続もできる。
【００１４】
【発明の実施の形態】次に、本発明の実施の形態につい
て、図面と共に説明する。図１は本発明になる通信機器
の一実施の形態のブロック図を示す。通信機器１は、２
個の物理層コントローラＰＨＹ２とＰＨＹ３を備えると
共に、内部バスによりＰＨＹ２、ＰＨＹ３にそれぞれ接
続されているＰＨＹコントローラ４と、内部バスにより
ＰＨＹコントローラ４と接続されているリンク層コント
ローラであるＬＩＮＫ５と、内部バスによりＬＩＮＫ５
と接続されているＣＰＵ６と、内部バスによりＣＰＵ６
と接続されている各種レジスタ７と、コンフィギュレー
ションＲＯＭ８と、バッファメモリ９と、ハードディス
クインターフェース１０と、ハードディスク（ＨＤＤ）
１１を備えている。また、ＰＨＹ２及びＰＨＹ３の各ポ
ートには、１３９４シリアルバス１２が接続されてい
る。
て、図面と共に説明する。図１は本発明になる通信機器
の一実施の形態のブロック図を示す。通信機器１は、２
個の物理層コントローラＰＨＹ２とＰＨＹ３を備えると
共に、内部バスによりＰＨＹ２、ＰＨＹ３にそれぞれ接
続されているＰＨＹコントローラ４と、内部バスにより
ＰＨＹコントローラ４と接続されているリンク層コント
ローラであるＬＩＮＫ５と、内部バスによりＬＩＮＫ５
と接続されているＣＰＵ６と、内部バスによりＣＰＵ６
と接続されている各種レジスタ７と、コンフィギュレー
ションＲＯＭ８と、バッファメモリ９と、ハードディス
クインターフェース１０と、ハードディスク（ＨＤＤ）
１１を備えている。また、ＰＨＹ２及びＰＨＹ３の各ポ
ートには、１３９４シリアルバス１２が接続されてい
る。
【００１５】ＰＨＹ２とＰＨＹ３は、バスのイニシャラ
イズ、データのエンコード／デコード、アービトレーシ
ョン、バイアス電圧の出力／検出等の機能を持つ。ＰＨ
Ｙコントローラ４は、パケットの生成／検出の際に、デ
ータ分割／結合回路によりパケット中のデータをＰＨＹ
２、ＰＨＹ３またはＬＩＮＫ５に送出するようになって
いる。ＬＩＮＫ５は、誤り訂正符号の生成／検出、パケ
ットの生成／検出等の機能を持つ。
イズ、データのエンコード／デコード、アービトレーシ
ョン、バイアス電圧の出力／検出等の機能を持つ。ＰＨ
Ｙコントローラ４は、パケットの生成／検出の際に、デ
ータ分割／結合回路によりパケット中のデータをＰＨＹ
２、ＰＨＹ３またはＬＩＮＫ５に送出するようになって
いる。ＬＩＮＫ５は、誤り訂正符号の生成／検出、パケ
ットの生成／検出等の機能を持つ。
【００１６】ＣＰＵ６は、アプリケーション層の機能を
持ち、送受信手順のプログラムを記録しているＨＤＤ１
１から記録プログラムをＨＤＤＩ／Ｆ１０を介して適宜
読み出して、後述の送受信手順を実行する。１３９４シ
リアルバス１２は、米国電気電子技術者協会（ＩＥＥ
Ｅ）が規格化したリアルタイム伝送の機能を備えるシリ
アルインタフェースＩＥＥＥ１３９４による高速伝送路
である。
持ち、送受信手順のプログラムを記録しているＨＤＤ１
１から記録プログラムをＨＤＤＩ／Ｆ１０を介して適宜
読み出して、後述の送受信手順を実行する。１３９４シ
リアルバス１２は、米国電気電子技術者協会（ＩＥＥ
Ｅ）が規格化したリアルタイム伝送の機能を備えるシリ
アルインタフェースＩＥＥＥ１３９４による高速伝送路
である。
【００１７】図２は図１中のＰＨＹコントローラ４の一
実施の形態のブロック図を示す。同図中、図１と同一構
成部分には同一符号を付してある。図２に示すように、
ＰＨＹコントローラ４は、モードコントローラ２０、デ
ータ分割器２１、データ結合器２２を備えている。ＰＨ
Ｙ２及び３は、自己のデバイス宛でないパケットでも隣
接するノードに伝播させる（以下、リピートという）機
能を備えており、モードコントローラ２０は、リピート
モード２３、データ受信モード、データ送信モード、使
用しないことを示す不使用モード２４の４つのモードを
保有する。
実施の形態のブロック図を示す。同図中、図１と同一構
成部分には同一符号を付してある。図２に示すように、
ＰＨＹコントローラ４は、モードコントローラ２０、デ
ータ分割器２１、データ結合器２２を備えている。ＰＨ
Ｙ２及び３は、自己のデバイス宛でないパケットでも隣
接するノードに伝播させる（以下、リピートという）機
能を備えており、モードコントローラ２０は、リピート
モード２３、データ受信モード、データ送信モード、使
用しないことを示す不使用モード２４の４つのモードを
保有する。
【００１８】データ分割器２１は、あるデータを複数個
のデータに分割してＰＨＹ２、３に送信する回路であ
る。データ結合器２２は、ＰＨＹ２、３から受信したデ
ータを正常なデータへと変換する回路である。また、結
合する際に、分割された方法、順番等を明示する必要が
ある。これに関しても予め決めておいた方法でパケット
中に埋め込んでおけばよい。
のデータに分割してＰＨＹ２、３に送信する回路であ
る。データ結合器２２は、ＰＨＹ２、３から受信したデ
ータを正常なデータへと変換する回路である。また、結
合する際に、分割された方法、順番等を明示する必要が
ある。これに関しても予め決めておいた方法でパケット
中に埋め込んでおけばよい。
【００１９】また、図１のコンフィギュレーションＲＯ
Ｍ８に記録しておく最大転送速度の値は、ＰＨＹ２及び
３のうち最も高速なＰＨＹを記録しておけばよい。ま
た、そのＰＨＹのＩＤを記録媒体に記録しておき、ＰＨ
Ｙが一つのみの場合でも問題なく動作するようにする。
上記の図１の構成の通信機器１、あるいはこれと同様の
構成の通信機器が全部で複数個、１３９４シリアルバス
を介して接続されて、前述した通信システムを構成して
いる。なお、通信機器内のＰＨＹの個数は図１では２個
であるが、通信機器によっては１個又は３個以上である
こともある。また、それら通信機器のうち、データ送信
側を送信側デバイス、受信側を受信側デバイスというも
のとする。
Ｍ８に記録しておく最大転送速度の値は、ＰＨＹ２及び
３のうち最も高速なＰＨＹを記録しておけばよい。ま
た、そのＰＨＹのＩＤを記録媒体に記録しておき、ＰＨ
Ｙが一つのみの場合でも問題なく動作するようにする。
上記の図１の構成の通信機器１、あるいはこれと同様の
構成の通信機器が全部で複数個、１３９４シリアルバス
を介して接続されて、前述した通信システムを構成して
いる。なお、通信機器内のＰＨＹの個数は図１では２個
であるが、通信機器によっては１個又は３個以上である
こともある。また、それら通信機器のうち、データ送信
側を送信側デバイス、受信側を受信側デバイスというも
のとする。
【００２０】次に、この実施の形態の動作について、図
３のフローチャートを併せ参照して説明する。まず、送
信側デバイスもしくは受信側デバイスからデータの送受
信要求があった場合（図３のステップＡ１）、受信側デ
バイスは、ハードディスク等の記録媒体に記録されてい
るＰＨＹの個数、速度等の情報を制御コマンドの転送に
適した転送方法（以下、Ａｓｙｎｃｈｒｏｎｏｕｓ転送
と呼ぶ）で送信側に送信する（図３のステップＡ２）。
３のフローチャートを併せ参照して説明する。まず、送
信側デバイスもしくは受信側デバイスからデータの送受
信要求があった場合（図３のステップＡ１）、受信側デ
バイスは、ハードディスク等の記録媒体に記録されてい
るＰＨＹの個数、速度等の情報を制御コマンドの転送に
適した転送方法（以下、Ａｓｙｎｃｈｒｏｎｏｕｓ転送
と呼ぶ）で送信側に送信する（図３のステップＡ２）。
【００２１】これを受信した送信側デバイスは、通信の
方法、例えば、使用するＰＨＹの個数などを受信側デバ
イスに送出する（図３のステップＡ３）。送受信要求が
あってから、一定の時間以内、例えば、１００ｍｓ以内
にＰＨＹの個数・速度等の情報の送出がない場合は、モ
ードコントローラ２０のモードは、不使用モード２４と
なり、自動的に本機能未対応機器となるようにする。
方法、例えば、使用するＰＨＹの個数などを受信側デバ
イスに送出する（図３のステップＡ３）。送受信要求が
あってから、一定の時間以内、例えば、１００ｍｓ以内
にＰＨＹの個数・速度等の情報の送出がない場合は、モ
ードコントローラ２０のモードは、不使用モード２４と
なり、自動的に本機能未対応機器となるようにする。
【００２２】送信側デバイスが送信する、通信の方法の
決定方法としては、送信側デバイスと受信側デバイスが
それぞれ有しているＰＨＹの個数のうち、少ない方の個
数とする。例えば、送信側デバイスが３つのＰＨＹ（Ｐ
ＨＹ０１（Ｓ１００）、ＰＨＹ０２（Ｓ４００）、ＰＨ
Ｙ０３（Ｓ２００））（ここで、Ｓ１００は９８．３０
４Ｍｂｐｓ、Ｓ２００は１９６．６０８Ｍｂｐｓ、Ｓ４
００は３９３．２１６Ｍｂｐｓであり、以下、簡略して
Ｓ１００を１００Ｍｂｐｓ、Ｓ２００を２００Ｍｂｐ
ｓ、Ｓ４００を４００Ｍｂｐｓともいう）、受信側デバ
イスが２つのＰＨＹ（ＰＨＹ１１（Ｓ２００）、ＰＨＹ
１２（Ｓ２００））を有している場合、送受信可能なＰ
ＨＹの数Ｎは”２”となる。送信側デバイスは、この送
受信可能なＰＨＹの個数情報を受信側デバイスにＡｓｙ
ｎｃｈｒｏｎｏｕｓ転送で送信した後（図３のステップ
Ａ３）、リアルタイム転送に適した転送方法（以下、Ｉ
ｓｏｃｈｒｏｎｏｕｓ転送と呼ぶ）でデータを送信す
る。
決定方法としては、送信側デバイスと受信側デバイスが
それぞれ有しているＰＨＹの個数のうち、少ない方の個
数とする。例えば、送信側デバイスが３つのＰＨＹ（Ｐ
ＨＹ０１（Ｓ１００）、ＰＨＹ０２（Ｓ４００）、ＰＨ
Ｙ０３（Ｓ２００））（ここで、Ｓ１００は９８．３０
４Ｍｂｐｓ、Ｓ２００は１９６．６０８Ｍｂｐｓ、Ｓ４
００は３９３．２１６Ｍｂｐｓであり、以下、簡略して
Ｓ１００を１００Ｍｂｐｓ、Ｓ２００を２００Ｍｂｐ
ｓ、Ｓ４００を４００Ｍｂｐｓともいう）、受信側デバ
イスが２つのＰＨＹ（ＰＨＹ１１（Ｓ２００）、ＰＨＹ
１２（Ｓ２００））を有している場合、送受信可能なＰ
ＨＹの数Ｎは”２”となる。送信側デバイスは、この送
受信可能なＰＨＹの個数情報を受信側デバイスにＡｓｙ
ｎｃｈｒｏｎｏｕｓ転送で送信した後（図３のステップ
Ａ３）、リアルタイム転送に適した転送方法（以下、Ｉ
ｓｏｃｈｒｏｎｏｕｓ転送と呼ぶ）でデータを送信す
る。
【００２３】次に、送信側デバイスは、送信するデータ
を図２のデータ分割器２１で分割し、ＰＨＹ２及び３毎
の最大通信速度を基に最も効率的な組み合わせでパケッ
トデータを送信する（図３のステップＡ４）。このと
き、パケットの中に対象とする受信側デバイスのＰＨＹ
の情報を組み込んでおく。そのパケットデータを受信し
た受信側デバイスは、組み込まれているＰＨＹの情報を
もとに自分宛のデータか否かを判断し、自分宛のデータ
であった場合、図２のデータ結合器２２でデータの結合
を行い、ＬＩＮＫ５に送出する。
を図２のデータ分割器２１で分割し、ＰＨＹ２及び３毎
の最大通信速度を基に最も効率的な組み合わせでパケッ
トデータを送信する（図３のステップＡ４）。このと
き、パケットの中に対象とする受信側デバイスのＰＨＹ
の情報を組み込んでおく。そのパケットデータを受信し
た受信側デバイスは、組み込まれているＰＨＹの情報を
もとに自分宛のデータか否かを判断し、自分宛のデータ
であった場合、図２のデータ結合器２２でデータの結合
を行い、ＬＩＮＫ５に送出する。
【００２４】図４は、ＰＨＹの最大転送速度がネックと
なり、全体のパフォーマンスが低下している場合であ
る。ＣＰＵ４１３、ＣＰＵ４２３はそれぞれデバイス＃
１、デバイス＃２のアプリケーション層を示す。この場
合、デバイス＃１の最大転送速度は２００Ｍｂｐｓとな
り、デバイス＃２の最大転送速度は４００Ｍｂｐｓとな
る。デバイス＃１のＰＨＹ４１１の最大転送速度がＳ２
００で他のそれのＳ４００と比較して遅いために全体に
影響を与えた例である。
なり、全体のパフォーマンスが低下している場合であ
る。ＣＰＵ４１３、ＣＰＵ４２３はそれぞれデバイス＃
１、デバイス＃２のアプリケーション層を示す。この場
合、デバイス＃１の最大転送速度は２００Ｍｂｐｓとな
り、デバイス＃２の最大転送速度は４００Ｍｂｐｓとな
る。デバイス＃１のＰＨＹ４１１の最大転送速度がＳ２
００で他のそれのＳ４００と比較して遅いために全体に
影響を与えた例である。
【００２５】これに対し．本実施の形態を適用した場合
を、図５に示す。図５は本発明になる通信システムの第
１の実施の形態の概略構成図を示す。同図において、デ
バイス＃１の通信機器２７及びデバイス＃２の通信機器
２８はいずれも図１に示した構成の通信機器で、図５で
は図示の簡略化のため、要部であるＰＨＹ５１１及びＰ
ＨＹ５１２、ＰＨＹ５２１及びＰＨＹ５２２と、ＬＩＮ
Ｋ５１３、５２３と、ＣＰＵ５１４、５２４を図示して
いるが、実際には図１に示したように、ＰＨＹ５１１及
びＰＨＹ５１２とＬＩＮＫ５１３の間、ＰＨＹ５２１及
びＰＨＹ５２２とＬＩＮＫ５２３の間にはＰＨＹコント
ローラが設けられており、また、ＨＤＤやコンフィギュ
レーションＲＯＭなどがＣＰＵ５１４、５２４に接続さ
れている。
を、図５に示す。図５は本発明になる通信システムの第
１の実施の形態の概略構成図を示す。同図において、デ
バイス＃１の通信機器２７及びデバイス＃２の通信機器
２８はいずれも図１に示した構成の通信機器で、図５で
は図示の簡略化のため、要部であるＰＨＹ５１１及びＰ
ＨＹ５１２、ＰＨＹ５２１及びＰＨＹ５２２と、ＬＩＮ
Ｋ５１３、５２３と、ＣＰＵ５１４、５２４を図示して
いるが、実際には図１に示したように、ＰＨＹ５１１及
びＰＨＹ５１２とＬＩＮＫ５１３の間、ＰＨＹ５２１及
びＰＨＹ５２２とＬＩＮＫ５２３の間にはＰＨＹコント
ローラが設けられており、また、ＨＤＤやコンフィギュ
レーションＲＯＭなどがＣＰＵ５１４、５２４に接続さ
れている。
【００２６】デバイス＃１の通信機器２７とデバイス＃
２の通信機器２８とはＩＥＥＥ１３９４のシリアルバス
に接続されている。なお、ＩＥＥＥ１３９４のシリアル
バスを介して同様に他の通信機器にシリアル接続されて
いてもよい。ここでは、デバイス＃１の通信機器２７は
転送速度がいずれもＳ２００（２００Ｍｂｐｓ）と低速
であるが、２個のＰＨＹ５１１と５１２を有しており、
デバイス＃２の通信機器２８は転送速度がＳ４００（４
００Ｍｂｐｓ）のＰＨＹ５２１とＳ２００（２００Ｍｂ
ｐｓ）のＰＨＹ５２２の２個のＰＨＹを有しているた
め、デバイス＃１及び＃２共に２個のＰＨＹを用いた並
列データ転送が可能である。
２の通信機器２８とはＩＥＥＥ１３９４のシリアルバス
に接続されている。なお、ＩＥＥＥ１３９４のシリアル
バスを介して同様に他の通信機器にシリアル接続されて
いてもよい。ここでは、デバイス＃１の通信機器２７は
転送速度がいずれもＳ２００（２００Ｍｂｐｓ）と低速
であるが、２個のＰＨＹ５１１と５１２を有しており、
デバイス＃２の通信機器２８は転送速度がＳ４００（４
００Ｍｂｐｓ）のＰＨＹ５２１とＳ２００（２００Ｍｂ
ｐｓ）のＰＨＹ５２２の２個のＰＨＹを有しているた
め、デバイス＃１及び＃２共に２個のＰＨＹを用いた並
列データ転送が可能である。
【００２７】従って、デバイス＃１の通信機器２７の最
大転送速度は４００Ｍｂｐｓとなり、デバイス＃２の通
信機器２８の最大転送速度は、６００Ｍｂｐｓとなるた
め、全体としての最大転送速度は４００Ｍｂｐｓとな
り、図４の従来例より高速な通信が可能となる。
大転送速度は４００Ｍｂｐｓとなり、デバイス＃２の通
信機器２８の最大転送速度は、６００Ｍｂｐｓとなるた
め、全体としての最大転送速度は４００Ｍｂｐｓとな
り、図４の従来例より高速な通信が可能となる。
【００２８】次に、図２に示したデータ分割器２１とデ
ータ結合器２２について説明する。図６は転送するデー
タのパケット（Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５，Ｐ６，
Ｐ７，Ｐ８）をデータ分割器２１でＰＨＹの性能により
分割した一例である。同図において、ＰＨＹ６１１、Ｐ
ＨＹ６１２、ＰＨＹ６１３、ＰＨＹ６２１、ＰＨＹ６２
２、ＰＨＹ６２３の最大転送速度は、それぞれＳ４０
０、Ｓ４００、Ｓ２００、Ｓ４００、Ｓ２００、Ｓ２０
０であるものとすると、送信側デバイスのＰＨＹと受信
側デバイスのＰＨＹで送受信するパケットは次のように
なる。
ータ結合器２２について説明する。図６は転送するデー
タのパケット（Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５，Ｐ６，
Ｐ７，Ｐ８）をデータ分割器２１でＰＨＹの性能により
分割した一例である。同図において、ＰＨＹ６１１、Ｐ
ＨＹ６１２、ＰＨＹ６１３、ＰＨＹ６２１、ＰＨＹ６２
２、ＰＨＹ６２３の最大転送速度は、それぞれＳ４０
０、Ｓ４００、Ｓ２００、Ｓ４００、Ｓ２００、Ｓ２０
０であるものとすると、送信側デバイスのＰＨＹと受信
側デバイスのＰＨＹで送受信するパケットは次のように
なる。
【００２９】送信側デバイスのＰＨＹ６２１、６２２、
６２３で送信するパケットは、ＰＨＹ６２１は、Ｐ１、
Ｐ２、Ｐ５、Ｐ６、ＰＨＹ６２２は、Ｐ３、Ｐ７、ＰＨ
Ｙ６２３は、Ｐ４、Ｐ８となる。また、受信側デバイス
のＰＨＹ６１１、６１２、６１３で受信するパケット
は、ＰＨＹ６１１は、Ｐ１、Ｐ２、Ｐ５、Ｐ６、ＰＨＹ
６１２は、Ｐ３、Ｐ７、ＰＨＹ６１３は、Ｐ４、Ｐ８と
なる。パケット中に順番を示す情報を埋め込んでおくの
で、データ結合器２２でその順番通りに並び替え、元の
データ（Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５，Ｐ６，Ｐ７，
Ｐ８）に復元される。
６２３で送信するパケットは、ＰＨＹ６２１は、Ｐ１、
Ｐ２、Ｐ５、Ｐ６、ＰＨＹ６２２は、Ｐ３、Ｐ７、ＰＨ
Ｙ６２３は、Ｐ４、Ｐ８となる。また、受信側デバイス
のＰＨＹ６１１、６１２、６１３で受信するパケット
は、ＰＨＹ６１１は、Ｐ１、Ｐ２、Ｐ５、Ｐ６、ＰＨＹ
６１２は、Ｐ３、Ｐ７、ＰＨＹ６１３は、Ｐ４、Ｐ８と
なる。パケット中に順番を示す情報を埋め込んでおくの
で、データ結合器２２でその順番通りに並び替え、元の
データ（Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５，Ｐ６，Ｐ７，
Ｐ８）に復元される。
【００３０】次に、本発明の他の実施の形態について説
明する。図７は本発明になる通信システム及び通信機器
の第２の実施の形態の概略構成図を示す。図７におい
て、本発明の第２の実施の形態の通信機器３０は、２つ
のＬＩＮＫ７３２と７３３がアプリケーション層である
ＣＰＵ７３４に接続され、また１つのＰＨＹに接続され
ている。ＰＨＹ７３１はシリアルバスを介してデバイス
＃２のＰＨＹ７２１に接続されている。
明する。図７は本発明になる通信システム及び通信機器
の第２の実施の形態の概略構成図を示す。図７におい
て、本発明の第２の実施の形態の通信機器３０は、２つ
のＬＩＮＫ７３２と７３３がアプリケーション層である
ＣＰＵ７３４に接続され、また１つのＰＨＹに接続され
ている。ＰＨＹ７３１はシリアルバスを介してデバイス
＃２のＰＨＹ７２１に接続されている。
【００３１】従来はデバイス＃１として通信機器３０に
代えて図８に示すように、ＬＩＮＫ８１２及びＰＨＹ８
１１がいずれも１つである通信機器３１が接続され、Ｃ
ＰＵ８１３に接続されるＬＩＮＫ８１２の最大転送速度
がＳ４００、ＰＨＹ８１１の最大転送速度がＳ２００で
あるものとすると、デバイス＃１の最大転送速度は２０
０Ｍｂｐｓとなる。一方、デバイス＃２の最大転送速度
は、ＣＰＵ７２３に接続されるＬＩＮＫ７２２の最大転
送速度がＳ４００、ＰＨＹ７２１の最大転送速度がＳ４
００であるものとすると、４００Ｍｂｐｓとなる。しか
し、デバイス＃１の最大転送速度は２００Ｍｂｐｓであ
るので、全体として２００Ｍｂｐｓでの転送速度しか得
られず、ＬＩＮＫ８１２の最大転送速度がネックとな
り、全体のパフォーマンスが低下してしまう。
代えて図８に示すように、ＬＩＮＫ８１２及びＰＨＹ８
１１がいずれも１つである通信機器３１が接続され、Ｃ
ＰＵ８１３に接続されるＬＩＮＫ８１２の最大転送速度
がＳ４００、ＰＨＹ８１１の最大転送速度がＳ２００で
あるものとすると、デバイス＃１の最大転送速度は２０
０Ｍｂｐｓとなる。一方、デバイス＃２の最大転送速度
は、ＣＰＵ７２３に接続されるＬＩＮＫ７２２の最大転
送速度がＳ４００、ＰＨＹ７２１の最大転送速度がＳ４
００であるものとすると、４００Ｍｂｐｓとなる。しか
し、デバイス＃１の最大転送速度は２００Ｍｂｐｓであ
るので、全体として２００Ｍｂｐｓでの転送速度しか得
られず、ＬＩＮＫ８１２の最大転送速度がネックとな
り、全体のパフォーマンスが低下してしまう。
【００３２】これに対し、図７を参照すると、デバイス
＃１の通信機器３０では２つのＬＩＮＫ７３２と７３３
はそれぞれ最大転送速度がＳ２００であるが、２つ並列
に設けられているので、ＰＨＹ７３１の最大転送速度が
Ｓ４００であるものとすると、全体の最大転送速度は４
００Ｍｂｐｓとなる。一方、デバイス＃２は図８と同じ
構成であるので、その最大転送速度は４００Ｍｂｐｓで
ある。これにより、この通信システムでは、全体とし
て、４００Ｍｂｐｓで通信が可能となる。
＃１の通信機器３０では２つのＬＩＮＫ７３２と７３３
はそれぞれ最大転送速度がＳ２００であるが、２つ並列
に設けられているので、ＰＨＹ７３１の最大転送速度が
Ｓ４００であるものとすると、全体の最大転送速度は４
００Ｍｂｐｓとなる。一方、デバイス＃２は図８と同じ
構成であるので、その最大転送速度は４００Ｍｂｐｓで
ある。これにより、この通信システムでは、全体とし
て、４００Ｍｂｐｓで通信が可能となる。
【００３３】なお、ＰＨＹ７３１からＣＰＵ７３４また
はＣＰＵ７３４からＰＨＹ７３１へと流れるデータの制
御を行うため、中間にＬＩＮＫコントローラ（図示せ
ず）が必要である。ＬＩＮＫコントローラは、データ分
割器、データ結合器、モードコントローラから構成さ
れ、データの流れの上流でデータを分割し、下流でデー
タを結合する。これにより、図７の構成の通信機器３０
を用いることにより、ＬＩＮＫのレベルでネックとなっ
ていた転送速度の改善が図られ、データ転送速度が高速
化できるという利点がある。
はＣＰＵ７３４からＰＨＹ７３１へと流れるデータの制
御を行うため、中間にＬＩＮＫコントローラ（図示せ
ず）が必要である。ＬＩＮＫコントローラは、データ分
割器、データ結合器、モードコントローラから構成さ
れ、データの流れの上流でデータを分割し、下流でデー
タを結合する。これにより、図７の構成の通信機器３０
を用いることにより、ＬＩＮＫのレベルでネックとなっ
ていた転送速度の改善が図られ、データ転送速度が高速
化できるという利点がある。
【００３４】次に、本発明になる通信機器の第３の実施
の形態について説明する。図９は本発明になる通信シス
テム及び通信機器の第３の実施の形態の概略構成図を示
す。同図において、デバイス＃１の通信機器４１とデバ
イス＃２の通信機器４２はそれぞれ同一構成で本発明通
信機器の第３の実施の形態を構成しており、通信機器４
１は２個のＰＨＹ９１１及び９１２と、ＰＨＹ９１１及
び９１２に接続されたコントローラＣＴＲＬ９１３と、
コントローラＣＴＲＬ９１３に接続された２つのＬＩＮ
Ｋ９１４及び９１５と、ＬＩＮＫ９１４及び９１５に接
続されたアプリケーション層のＣＰＵ９１６とから大略
構成されており、同様に、通信機器４２は、２個のＰＨ
Ｙ９２１及び９２２と、ＰＨＹ９２１及び９２２に接続
されたコントローラＣＴＲＬ９２３と、コントローラＣ
ＴＲＬ９２３に接続された２つのＬＩＮＫ９２４及び９
２５と、ＬＩＮＫ９２４及び９２５に接続されたアプリ
ケーション層のＣＰＵ９２６とから大略構成されてい
る。
の形態について説明する。図９は本発明になる通信シス
テム及び通信機器の第３の実施の形態の概略構成図を示
す。同図において、デバイス＃１の通信機器４１とデバ
イス＃２の通信機器４２はそれぞれ同一構成で本発明通
信機器の第３の実施の形態を構成しており、通信機器４
１は２個のＰＨＹ９１１及び９１２と、ＰＨＹ９１１及
び９１２に接続されたコントローラＣＴＲＬ９１３と、
コントローラＣＴＲＬ９１３に接続された２つのＬＩＮ
Ｋ９１４及び９１５と、ＬＩＮＫ９１４及び９１５に接
続されたアプリケーション層のＣＰＵ９１６とから大略
構成されており、同様に、通信機器４２は、２個のＰＨ
Ｙ９２１及び９２２と、ＰＨＹ９２１及び９２２に接続
されたコントローラＣＴＲＬ９２３と、コントローラＣ
ＴＲＬ９２３に接続された２つのＬＩＮＫ９２４及び９
２５と、ＬＩＮＫ９２４及び９２５に接続されたアプリ
ケーション層のＣＰＵ９２６とから大略構成されてい
る。
【００３５】ＣＴＲＬ９１３及び９２３は、それぞれデ
ータ分割器、データ結合器、ＰＨＹ−ＬＩＮＫコントロ
ーラから構成され、データの流れの上流でデータを分割
し、下流でデータを結合する。すべてのＰＨＹまたはＬ
ＩＮＫの最大転送速度が同一である通信機器４１では、
ＣＴＲＬ９１３のＰＨＹ−ＬＩＮＫコントローラのＰＨ
ＹとＬＩＮＫの対応付けは、ＰＨＹ９１１とＬＩＮＫ９
１４、かつ、ＰＨＹ９１２とＬＩＮＫ９１５、または、
ＰＨＹ９１１とＬＩＮＫ９１５、かつ、ＰＨＹ９１２と
ＬＩＮＫ９１４という２通りの組み合わせが存在する。
ータ分割器、データ結合器、ＰＨＹ−ＬＩＮＫコントロ
ーラから構成され、データの流れの上流でデータを分割
し、下流でデータを結合する。すべてのＰＨＹまたはＬ
ＩＮＫの最大転送速度が同一である通信機器４１では、
ＣＴＲＬ９１３のＰＨＹ−ＬＩＮＫコントローラのＰＨ
ＹとＬＩＮＫの対応付けは、ＰＨＹ９１１とＬＩＮＫ９
１４、かつ、ＰＨＹ９１２とＬＩＮＫ９１５、または、
ＰＨＹ９１１とＬＩＮＫ９１５、かつ、ＰＨＹ９１２と
ＬＩＮＫ９１４という２通りの組み合わせが存在する。
【００３６】あるＰＨＹが他のＰＨＹの最大転送速度と
異なる場合、または、通信機器４２のようにあるＬＩＮ
Ｋ９２４が他のＬＩＮＫ９２５の最大転送速度と異なる
場合、ＣＴＲＬ９２３は、受信時には、ＰＨＹ９２１ま
たはＰＨＹ９２２から、ＬＩＮＫ９２４またはＬＩＮＫ
９２５へデータを渡すためのＬＩＮＫとＰＨＹの対応付
けを行う。送信時も同様にＰＨＹとＬＩＮＫの対応付け
を行う。対応付けを行う際、高速なＰＨＹまたはＬＩＮ
Ｋ同士を対応付けする。これにより、ＰＨＹとＬＩＮＫ
のレベルでネックとなっていた転送速度の改善が図ら
れ、データ転送速度が高速化できるという利点がある。
異なる場合、または、通信機器４２のようにあるＬＩＮ
Ｋ９２４が他のＬＩＮＫ９２５の最大転送速度と異なる
場合、ＣＴＲＬ９２３は、受信時には、ＰＨＹ９２１ま
たはＰＨＹ９２２から、ＬＩＮＫ９２４またはＬＩＮＫ
９２５へデータを渡すためのＬＩＮＫとＰＨＹの対応付
けを行う。送信時も同様にＰＨＹとＬＩＮＫの対応付け
を行う。対応付けを行う際、高速なＰＨＹまたはＬＩＮ
Ｋ同士を対応付けする。これにより、ＰＨＹとＬＩＮＫ
のレベルでネックとなっていた転送速度の改善が図ら
れ、データ転送速度が高速化できるという利点がある。
【００３７】図１０は複数のＬＩＮＫと複数のＰＨＹの
間にコントローラを使用しない通信機器を有する、本発
明の通信システム及び通信機器の第４の実施の形態の概
略構成図を示す。この例では、デバイス＃１の通信機器
４３は、２つのＬＩＮＫ９３４及び９３５と２つのＰＨ
Ｙ９３１及び９３２の間にコントローラを使用しない通
信機器で、デバイス＃２の通信機器４４は、２つのＰＨ
Ｙ９４１及び９４２と一つのＬＩＮＫ９４３とが接続さ
れた通信機器である。
間にコントローラを使用しない通信機器を有する、本発
明の通信システム及び通信機器の第４の実施の形態の概
略構成図を示す。この例では、デバイス＃１の通信機器
４３は、２つのＬＩＮＫ９３４及び９３５と２つのＰＨ
Ｙ９３１及び９３２の間にコントローラを使用しない通
信機器で、デバイス＃２の通信機器４４は、２つのＰＨ
Ｙ９４１及び９４２と一つのＬＩＮＫ９４３とが接続さ
れた通信機器である。
【００３８】通信機器４３は、２つのＬＩＮＫ９３４及
び９３５と２つのＰＨＹ９３１及び９３２の間にコント
ローラを使用しないので、データの流れとしては、ＰＨ
Ｙ９３１とＬＩＮＫ９３４、かつ、ＰＨＹ９３２とＬＩ
ＮＫ９３５の１通りの組み合わせのみ存在する。この組
み合わせは、ハードウェア設計時に一意に決まる。
び９３５と２つのＰＨＹ９３１及び９３２の間にコント
ローラを使用しないので、データの流れとしては、ＰＨ
Ｙ９３１とＬＩＮＫ９３４、かつ、ＰＨＹ９３２とＬＩ
ＮＫ９３５の１通りの組み合わせのみ存在する。この組
み合わせは、ハードウェア設計時に一意に決まる。
【００３９】次に、ＣＰＵ（アプリケーション層）に本
発明を適用した場合について、説明する。図１１（ａ）
〜（ｈ）は本発明の第５〜第１２の実施の形態の通信機
器の概略構成図を示し、ＣＰＵを複数設けた点に特徴が
ある。ＣＰＵを２つ設けた場合は図１１（ａ）〜（ｈ）
の８通りの組み合わせが存在し、同図（ａ）は、ＣＰＵ
のみ複数にした場合、同図（ｂ）は、ＣＰＵとＰＨＹを
複数にした場合、同図（ｃ）は、ＣＰＵとＬＩＮＫを複
数にし、一意に接続したもの、同図（ｄ）は、ＣＰＵと
ＬＩＮＫを複数にし、可変接続したもの、同図（ｅ）
は、ＣＰＵ、ＬＩＮＫ、ＰＨＹを複数にし、ＣＰＵ−Ｌ
ＩＮＫ間を可変接続したもの、同図（ｆ）は、ＣＰＵ、
ＬＩＮＫ、ＰＨＹを複数にし、ＬＩＮＫ−ＰＨＹ間を可
変接続したもの、同図（ｇ）は、ＣＰＵ、ＬＩＮＫ、Ｐ
ＨＹを複数にし、ＣＰＵ−ＬＩＮＫ間とＬＩＮＫ−ＰＨ
Ｙ間を可変接続したもの、同図（ｈ）は、ＣＰＵ、ＬＩ
ＮＫ、ＰＨＹを複数にし、一意に接続したものである。
なお、図示していないが、ＣＰＵとＬＩＮＫが同数でな
い場合には、ＬＩＮＫコントローラがＣＰＵとＬＩＮＫ
の間に存在し、ＬＩＮＫとＰＨＹが同数でない場合に
は、ＰＨＹコントローラがＬＩＮＫとＰＨＹの間に存在
する。
発明を適用した場合について、説明する。図１１（ａ）
〜（ｈ）は本発明の第５〜第１２の実施の形態の通信機
器の概略構成図を示し、ＣＰＵを複数設けた点に特徴が
ある。ＣＰＵを２つ設けた場合は図１１（ａ）〜（ｈ）
の８通りの組み合わせが存在し、同図（ａ）は、ＣＰＵ
のみ複数にした場合、同図（ｂ）は、ＣＰＵとＰＨＹを
複数にした場合、同図（ｃ）は、ＣＰＵとＬＩＮＫを複
数にし、一意に接続したもの、同図（ｄ）は、ＣＰＵと
ＬＩＮＫを複数にし、可変接続したもの、同図（ｅ）
は、ＣＰＵ、ＬＩＮＫ、ＰＨＹを複数にし、ＣＰＵ−Ｌ
ＩＮＫ間を可変接続したもの、同図（ｆ）は、ＣＰＵ、
ＬＩＮＫ、ＰＨＹを複数にし、ＬＩＮＫ−ＰＨＹ間を可
変接続したもの、同図（ｇ）は、ＣＰＵ、ＬＩＮＫ、Ｐ
ＨＹを複数にし、ＣＰＵ−ＬＩＮＫ間とＬＩＮＫ−ＰＨ
Ｙ間を可変接続したもの、同図（ｈ）は、ＣＰＵ、ＬＩ
ＮＫ、ＰＨＹを複数にし、一意に接続したものである。
なお、図示していないが、ＣＰＵとＬＩＮＫが同数でな
い場合には、ＬＩＮＫコントローラがＣＰＵとＬＩＮＫ
の間に存在し、ＬＩＮＫとＰＨＹが同数でない場合に
は、ＰＨＹコントローラがＬＩＮＫとＰＨＹの間に存在
する。
【００４０】次に、１３９４コピープロテクションに本
発明を適用した場合について説明する。「１３９４コピ
ープロテクション」は、デバイス＃１とデバイス＃２の
間でＡｓｙｎｃｈｒｏｎｏｕｓ転送によりデバイス認証
／鍵交換を行うことで、他のデバイスには秘密な鍵を共
有する。共有した鍵を用いてデータを暗号化し、Ｉｓｏ
ｃｈｒｏｎｏｕｓ転送で送受信を行うことによりコンテ
ンツの保護を行うものである。しかし、鍵交換に関する
情報が１３９４バス上を流れるため、鍵交換に関する情
報の一部が他のデバイスに知られてしまう。
発明を適用した場合について説明する。「１３９４コピ
ープロテクション」は、デバイス＃１とデバイス＃２の
間でＡｓｙｎｃｈｒｏｎｏｕｓ転送によりデバイス認証
／鍵交換を行うことで、他のデバイスには秘密な鍵を共
有する。共有した鍵を用いてデータを暗号化し、Ｉｓｏ
ｃｈｒｏｎｏｕｓ転送で送受信を行うことによりコンテ
ンツの保護を行うものである。しかし、鍵交換に関する
情報が１３９４バス上を流れるため、鍵交換に関する情
報の一部が他のデバイスに知られてしまう。
【００４１】そこで、本発明を適用した場合を図１２に
示す。図１２は本発明になる通信システムの第５の実施
の形態の概略構成図を示し、ＣＰＵ００４がＬＩＮＫ０
０３を介して２つのＰＨＹ００１とＰＨＹ００２に可変
接続される通信機器５１と、ＣＰＵ００８がＬＩＮＫ０
０７を介して２つのＰＨＹ００５とＰＨＹ００６に可変
接続される通信機器５２とが、ケーブル５３、５４を介
して接続された通信システムにおいて、認証／鍵交換の
ための１３９４シリアルバス（以下、第１のバス）のケ
ーブル５３をＰＨＹ００２とＰＨＹ００５の間に、デー
タ転送のための１３９４シリアルバス（以下、第２のバ
ス５４）のケーブル５４をＰＨＹ００１とＰＨＹ００６
の間に各々独立に接続し、かつ、ＰＨＹコントローラ
（図１２では図示を省略したが、ＬＩＮＫ００３、００
７と各２つのＰＨＹ００１と００２、００５と００６と
の間に設けられている）を擬似的に切断する。
示す。図１２は本発明になる通信システムの第５の実施
の形態の概略構成図を示し、ＣＰＵ００４がＬＩＮＫ０
０３を介して２つのＰＨＹ００１とＰＨＹ００２に可変
接続される通信機器５１と、ＣＰＵ００８がＬＩＮＫ０
０７を介して２つのＰＨＹ００５とＰＨＹ００６に可変
接続される通信機器５２とが、ケーブル５３、５４を介
して接続された通信システムにおいて、認証／鍵交換の
ための１３９４シリアルバス（以下、第１のバス）のケ
ーブル５３をＰＨＹ００２とＰＨＹ００５の間に、デー
タ転送のための１３９４シリアルバス（以下、第２のバ
ス５４）のケーブル５４をＰＨＹ００１とＰＨＹ００６
の間に各々独立に接続し、かつ、ＰＨＹコントローラ
（図１２では図示を省略したが、ＬＩＮＫ００３、００
７と各２つのＰＨＹ００１と００２、００５と００６と
の間に設けられている）を擬似的に切断する。
【００４２】これにより、認証／鍵交換の情報は第１の
バス５３のみに流れ、第２のバス５４には、暗号化され
たデータのみが流れる。これにより、鍵交換に関する情
報は、第２のバス５４に接続されている他のデバイスに
全く流れないため、より強固なコンテンツの保護が可能
となる。
バス５３のみに流れ、第２のバス５４には、暗号化され
たデータのみが流れる。これにより、鍵交換に関する情
報は、第２のバス５４に接続されている他のデバイスに
全く流れないため、より強固なコンテンツの保護が可能
となる。
【００４３】次に、Ｉｓｏｃｈｒｏｎｏｕｓ転送とＡｓ
ｙｎｃｈｒｏｎｏｕｓ転送の使い分けに本発明を適用し
た場合について図１３と共に説明する。図１３は本発明
になる通信システムの第６の実施の形態の概略構成図を
示し、ＣＰＵ０１４がＬＩＮＫ０１３を介して２つのＰ
ＨＹ０１１とＰＨＹ０１２に可変接続される通信機器６
１と、ＣＰＵ０１８がＬＩＮＫ０１７を介して２つのＰ
ＨＹ０１５とＰＨＹ０１６に可変接続される通信機器６
２とが、ケーブル６３、６４を介して接続された通信シ
ステムにおいて、ＰＨＹ０１２とＰＨＹ０１５との間で
Ａｓｙｎｃｈｒｏｎｏｕｓ転送がケーブル６４を介して
行われ、ＰＨＹ００１とＰＨＹ０１６との間でＩｓｏｃ
ｈｒｏｎｏｕｓ転送がケーブル６３を介して行われるも
のとする。
ｙｎｃｈｒｏｎｏｕｓ転送の使い分けに本発明を適用し
た場合について図１３と共に説明する。図１３は本発明
になる通信システムの第６の実施の形態の概略構成図を
示し、ＣＰＵ０１４がＬＩＮＫ０１３を介して２つのＰ
ＨＹ０１１とＰＨＹ０１２に可変接続される通信機器６
１と、ＣＰＵ０１８がＬＩＮＫ０１７を介して２つのＰ
ＨＹ０１５とＰＨＹ０１６に可変接続される通信機器６
２とが、ケーブル６３、６４を介して接続された通信シ
ステムにおいて、ＰＨＹ０１２とＰＨＹ０１５との間で
Ａｓｙｎｃｈｒｏｎｏｕｓ転送がケーブル６４を介して
行われ、ＰＨＹ００１とＰＨＹ０１６との間でＩｓｏｃ
ｈｒｏｎｏｕｓ転送がケーブル６３を介して行われるも
のとする。
【００４４】ここで、Ｉｓｏｃｈｒｏｎｏｕｓ転送中に
Ａｓｙｎｃｈｒｏｎｏｕｓ転送の必要性が生じた場合、
Ａｓｙｎｃｈｒｏｎｏｕｓ転送の送信のために、Ｉｓｏ
ｃｈｒｏｎｏｕｓ転送に遅延が生じる可能性がある。し
かし、図１３の通信システムでは、Ｉｓｏｃｈｒｏｎｏ
ｕｓ転送とＡｓｙｎｃｈｒｏｎｏｕｓ転送を別々に送受
信することが可能であるため、例えば、１３９４コピー
ブロテクションにおいてＩｓｏｃｈｒｏｎｏｕｓ転送で
データを受信しながら、Ａｓｙｎｃｈｒｏｎｏｕｓ転送
で鍵の更新を行う場合、遅延なしで鍵交換が可能とな
る。
Ａｓｙｎｃｈｒｏｎｏｕｓ転送の必要性が生じた場合、
Ａｓｙｎｃｈｒｏｎｏｕｓ転送の送信のために、Ｉｓｏ
ｃｈｒｏｎｏｕｓ転送に遅延が生じる可能性がある。し
かし、図１３の通信システムでは、Ｉｓｏｃｈｒｏｎｏ
ｕｓ転送とＡｓｙｎｃｈｒｏｎｏｕｓ転送を別々に送受
信することが可能であるため、例えば、１３９４コピー
ブロテクションにおいてＩｓｏｃｈｒｏｎｏｕｓ転送で
データを受信しながら、Ａｓｙｎｃｈｒｏｎｏｕｓ転送
で鍵の更新を行う場合、遅延なしで鍵交換が可能とな
る。
【００４５】なお、本発明は上記の実施の形態に限定さ
れるものではなく、例えば図１２及び図１３では、２本
のケーブル５３及び５４、６３及び６４を用いている
が、これら２本分のケーブルを図１２及び図１３に斜線
で示すように１本にまとめて、デバイス同士を接続して
もよいことは勿論である。また、図１のＨＤＤ１１は図
３の手順を実行するプログラムを記録してある記録媒体
であるが、フロッピディスクに記録したり、メモリに記
録したりすることもできる。
れるものではなく、例えば図１２及び図１３では、２本
のケーブル５３及び５４、６３及び６４を用いている
が、これら２本分のケーブルを図１２及び図１３に斜線
で示すように１本にまとめて、デバイス同士を接続して
もよいことは勿論である。また、図１のＨＤＤ１１は図
３の手順を実行するプログラムを記録してある記録媒体
であるが、フロッピディスクに記録したり、メモリに記
録したりすることもできる。
【００４６】
【発明の効果】以上説明したように、本発明によれば、
通信機器内に複数個の物理層コントローラ（ＰＨＹ）あ
るいは複数個のリンク層コントローラ（ＬＩＮＫ）を設
けているので、複数個のＰＨＹあるいは複数個のＬＩＮ
Ｋを並列に使用するようにしたため、ＰＨＹ単体あるい
はＬＩＮＫ単体が低転送速度であっても、高速通信がが
できる。
通信機器内に複数個の物理層コントローラ（ＰＨＹ）あ
るいは複数個のリンク層コントローラ（ＬＩＮＫ）を設
けているので、複数個のＰＨＹあるいは複数個のＬＩＮ
Ｋを並列に使用するようにしたため、ＰＨＹ単体あるい
はＬＩＮＫ単体が低転送速度であっても、高速通信がが
できる。
【００４７】また、本発明によれば、ＰＨＹとＬＩＮＫ
の数が異なる場合にそれらの間にＰＨＹコントローラを
設けることにより、単一のＰＨＹを備えている通信機器
との接続もでき、単一のＰＨＹを備えている通信機器と
接続した場合でも通信ができる。
の数が異なる場合にそれらの間にＰＨＹコントローラを
設けることにより、単一のＰＨＹを備えている通信機器
との接続もでき、単一のＰＨＹを備えている通信機器と
接続した場合でも通信ができる。
【図１】本発明になる通信機器の第１の実施の形態のブ
ロック図である。
ロック図である。
【図２】図１中のＰＨＹコントローラの一実施の形態の
ブロック図である。
ブロック図である。
【図３】本発明通信システムの一実施の形態のデータ送
受信のフローチャートである。
受信のフローチャートである。
【図４】ＰＨＹの最大転送速度がネックとなり、全体の
パフォーマンスが低下している場合の従来の通信システ
ムの一例のブロック図である。
パフォーマンスが低下している場合の従来の通信システ
ムの一例のブロック図である。
【図５】本発明通信システムの第１の実施の形態の概略
構成図である。
構成図である。
【図６】図２のデータ分割器とデータ結合器の説明図で
ある。
ある。
【図７】本発明通信システム及び通信機器の第２の実施
の形態の概略構成図である。
の形態の概略構成図である。
【図８】ＬＩＮＫの最大転送速度がネックとなり、全体
のパフォーマンスが低下している場合の従来システムの
一例のブロック図である。
のパフォーマンスが低下している場合の従来システムの
一例のブロック図である。
【図９】本発明通信システム及び通信機器の第３の実施
の形態の概略構成図である。
の形態の概略構成図である。
【図１０】本発明通信システム及び通信機器の第４の実
施の形態の概略構成図である。
施の形態の概略構成図である。
【図１１】本発明通信機器の各実施の形態の概略構成図
である。
である。
【図１２】本発明通信システムの第５の実施の形態の概
略構成図である。
略構成図である。
【図１３】Ｉｓｏｃｈｒｏｎｏｕｓ転送とＡｓｙｎｃｈ
ｒｏｎｏｕｓ転送の使い分けをした、本発明通信システ
ムの第６の実施の形態の概略構成図である。
ｒｏｎｏｕｓ転送の使い分けをした、本発明通信システ
ムの第６の実施の形態の概略構成図である。
１、２７、２８、３０、３１、４１〜４４、５１、５
２、６１、６２ 通信機器 ２、３、４１１、４２１、５１１、５１２、５２１、５
２２、６２１〜６２３、７２１、７３１、９１１、９１
２、９２１、９２２、９３１、９３２、９４１、９４
２、００１、００２、００５、００６、０１１、０１
２、０１５、０１６物理層コントローラ（ＰＨＹ） ４ ＰＨＹコントローラ ５、４１２、４２２、５１３、５２３、６１１〜６１
３、７２１、７２２、７３２、７３３、９１４、９１
５、９２４、９２５、９３４、９３５、９４３、００
３、００７、０１３、０１７ リンク層コントローラ
（ＬＩＮＫ） ６、４１３、４２３、５１４、５２４、７２３、７３
４、８１３、９１６。９２６、９３６、９４４、００
４、００８、０１４、０１８ 中央処理装置（ＣＰＵ） ８ コンフィギュレーションＲＯＭ １１ ハードディスクドライブ（ＨＤＤ） １２ １３９４シリアルバス ２０ モ−ドコントローラ ２１ データ分割器 ２２ データ結合器 ５３、５４、６３、６４ ケーブル
２、６１、６２ 通信機器 ２、３、４１１、４２１、５１１、５１２、５２１、５
２２、６２１〜６２３、７２１、７３１、９１１、９１
２、９２１、９２２、９３１、９３２、９４１、９４
２、００１、００２、００５、００６、０１１、０１
２、０１５、０１６物理層コントローラ（ＰＨＹ） ４ ＰＨＹコントローラ ５、４１２、４２２、５１３、５２３、６１１〜６１
３、７２１、７２２、７３２、７３３、９１４、９１
５、９２４、９２５、９３４、９３５、９４３、００
３、００７、０１３、０１７ リンク層コントローラ
（ＬＩＮＫ） ６、４１３、４２３、５１４、５２４、７２３、７３
４、８１３、９１６。９２６、９３６、９４４、００
４、００８、０１４、０１８ 中央処理装置（ＣＰＵ） ８ コンフィギュレーションＲＯＭ １１ ハードディスクドライブ（ＨＤＤ） １２ １３９４シリアルバス ２０ モ−ドコントローラ ２１ データ分割器 ２２ データ結合器 ５３、５４、６３、６４ ケーブル
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 12/28 - 12/46
H04L 29/00
H04L 29/08
Claims (7)
- 【請求項１】 それぞれ内部バスにより誤り訂正符号の
生成／検出とパケットの生成／検出の機能を含むリンク
層コントローラが、バスのイニシャライズ、データのエ
ンコード／デコード、アービトレーション、バイアス電
圧の出力／検出等の機能を含む物理層コントローラとア
プリケーション層の機能を持つ中央処理装置に少なくと
も接続された、データの送受信機能を有する構成の通信
機器が複数個、シリアルバスを介してシリアルに接続さ
れた通信システムにおいて、 前記シリアルバスに接続された少なくとも１つの通信機
器は、前記リンク層コントローラ、物理層コントローラ
及び中央処理装置の少なくとも一つが複数個並列に設け
られており、データの送受信要求時に自装置内の前記物理層コントロ
ーラの個数、最大転送速度等の通信機器の状態情報を送
信側の前記通信機器へ送信する手段と、 受信側の通信機器から受信した該受信側の通信機器の前
記状態情報に基づいて、前記受信側の通信機器内の前記
リンク層コントローラ、物理層コントローラ及び中央処
理装置のうち複数個設けられた装置と同じ種類の自装置
内の前記リンク層コントローラ、物理層コントローラ又
は中央処理装置の数とを比較し、少ない方の数の装置を
並列に使用して送信することを決定する手段と を有し、
前記リンク層コントローラ、物理層コントローラ及び中
央処理装置のうち複数個設けられた装置を並列に使用し
て通信相手の通信機器と通信を行うことを特徴とする通
信システム。 - 【請求項２】 それぞれ内部バスにより少なくともリン
ク層コントローラが物理層コントローラと中央処理装置
に接続された、データの送受信機能を有する構成の通信
機器が複数個、シリアルバスを介してシリアルに接続さ
れた通信システムにおいて、 前記シリアルバスに接続された少なくとも１つの通信機
器は、バスのイニシャライズ、データのエンコード／デ
コード、アービトレーション、バイアス電圧の出力／検
出の機能を有する前記物理層コントローラが複数個並列
に設けられており、前記複数個の物理層コントローラと
前記リンク層コントローラとの間に、パケットの生成／
検出の際に、パケット中のデータを分割／結合するデー
タ分割／データ結合機能を有するＰＨＹコントローラを
有し、 通信相手から受信した該通信相手の通信機器の状態情報
と、前記複数個の物理層コントローラの各最大転送速度
とに基づいて、該複数個の物理層コントローラを並列に
使用して通信相手の通信機器と通信を行うことを特徴と
する通信システム。 - 【請求項３】 前記物理層コントローラが複数個並列に
設けられた通信機器は、前記リンク層コントローラが複
数個設けられると共に、該複数個のリンク層コントロー
ラと前記中央処理装置の間にＬＩＮＫコントローラを有
することを特徴とする請求項２記載の通信システム。 - 【請求項４】 前記通信機器は、データ受信要求時は前
記物理層コントローラ及びリンク層コントローラの個数
とそれらの最大転送速度の情報を制御コマンドの転送に
適した第１の転送方法で送信側の通信機器に前記シリア
ルバスを介して転送し、データ送信要求時は、通信相手
から送信されてきた前記物理層コントローラ及びリンク
層コントローラの個数とそれらの最大転送速度の情報に
基づいて、必要な物理層コントローラ及びリンク層コン
トローラの数と転送速度を決定して、リアルタイム転送
に適した第２の転送方法で受信側の通信機器にデータを
送信することを特徴とする請求項２又は３記載の通信シ
ステム。 - 【請求項５】 それぞれ内部バスにより少なくともリン
ク層コントローラが物理層コントローラと中央処理装置
に接続された、データの送受信機能を有する構成の通信
機器が複数個、シリアルバスを介してシリアルに接続さ
れた通信システムにおいて、 前記シリアルバスに接続された第１及び第２の通信機器
のそれぞれは、バスのイニシャライズ、データのエンコ
ード／デコード、アービトレーション、バイアス電圧の
出力／検出の機能を有する前記物理層コントローラが複
数個並列に設けられており、前記複数個の物理層コント
ローラと前記リンク層コントローラとの間に、データ分
割／データ結合機能を有するＰＨＹコントローラを有
し、 前記第１及び第２の通信機器内の各一つの第１の物理層
コントローラ同士を認証／鍵交換のための第１のシリア
ルバスで接続し、前記第１及び第２の通信機器内の各一
の第２の物理層コントローラ同士をデータ転送のための
第２のシリアルバスで接続し、前記第１及び第２の通信
機器内の各ＰＨＹコントローラを疑似的に切断して、前
記第１のシリアルバスにより認証／鍵交換の情報を伝送
し、前記第２のシリアルバスにより暗号化されたデータ
を伝送することを特徴とする通信システム。 - 【請求項６】 シリアルバスを介してシリアルに複数の
通信機器が接続された通信システムに用いる通信機器に
おいて、 バスのイニシャライズ、データのエンコード／デコー
ド、アービトレーション、バイアス電圧の出力／検出等
の機能を持ち、前記シリアルバスに接続されている物理
層コントローラと、 誤り訂正符号の生成／検出、パケットの生成／検出等の
機能を持つリンク層コントローラと、 内部バスにより前記リンク層コントローラに接続され
た、アプリケーション層の機能を持つ中央処理装置と、 最大転送速度の値を記憶している、前記中央処理装置に
接続されたメモリと、送受信手順のプログラムを記録し
ており、前記中央処理装置により該プログラムが適宜読
み出される記録再生手段とを有し、前記物理層コントロ
ーラ、リンク層コントローラ及び中央処理装置の少なく
とも一つは複数個並列に設けられており、前記リンク層
コントローラと前記物理層コントローラ及び中央処理装
置の少なくとも一方の間に、データの上流側でデータを
分割し、データの下流側でデータを結合する機能を有す
るコントロール回路を有することを特徴とする通信機
器。 - 【請求項７】 前記物理層コントローラが複数個あり、
かつ、前記リンク層コントローラが一つのときに、該物
理層コントローラとリンク層コントローラの間に設けら
れる前記コントロール回路は、前記ＰＨＹコントローラ
であり、該ＰＨＹコントローラは、入力されたデータを
複数個のデータに分割して前記複数個の物理層コントロ
ーラにそれぞれ送信するデータ分割器と、前記複数個の
物理層コントローラを介して受信したデータを結合して
正常なデータへと変換して前記リンク層コントローラへ
出力するデータ結合器と、自己宛てでないパケットは隣
接する通信機器へ転送するリピートモード、データを送
信するデータ送信モード、データを受信するデータ受信
モード、及び不使用モードのいずれかのモードを設定す
るモードコントローラとよりなることを特徴とする請求
項２、５又は６記載の通信機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08817899A JP3368867B2 (ja) | 1999-03-30 | 1999-03-30 | 通信システム及び通信機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08817899A JP3368867B2 (ja) | 1999-03-30 | 1999-03-30 | 通信システム及び通信機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000286855A JP2000286855A (ja) | 2000-10-13 |
| JP3368867B2 true JP3368867B2 (ja) | 2003-01-20 |
Family
ID=13935664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08817899A Expired - Fee Related JP3368867B2 (ja) | 1999-03-30 | 1999-03-30 | 通信システム及び通信機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3368867B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002176466A (ja) * | 2000-12-08 | 2002-06-21 | Fuji Film Microdevices Co Ltd | 信号処理回路及び信号処理方法 |
| EP1678879B1 (en) * | 2003-10-17 | 2013-02-27 | TELEFONAKTIEBOLAGET LM ERICSSON (publ) | Method and system for asymmetric dual-mode radio communications |
| JP2006115315A (ja) | 2004-10-15 | 2006-04-27 | Fujitsu Ltd | データ転送方法及びデータ転送装置 |
| JP2006330968A (ja) * | 2005-05-25 | 2006-12-07 | Sharp Corp | シリアルデータ送受信方法及びシリアルデータ送受信機器 |
| JP4564939B2 (ja) * | 2006-05-26 | 2010-10-20 | Ｎｅｃシステムテクノロジー株式会社 | データ処理装置、データ転送方法、データ転送プログラム |
-
1999
- 1999-03-30 JP JP08817899A patent/JP3368867B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000286855A (ja) | 2000-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7979608B2 (en) | Lane to lane deskewing via non-data symbol processing for a serial point to point link | |
| US6324288B1 (en) | Cipher core in a content protection system | |
| EP1897333B1 (en) | Method for parallel data integrity checking of pci express devices | |
| US7821919B2 (en) | Data processing apparatus and data processing method | |
| US8665894B2 (en) | Scatter and gather scheme for aggregating multiple high speed point-to-point interfaces | |
| US6829225B2 (en) | Method for computing speed map for IEEE-1394 network | |
| CA2270094C (en) | Parallel backplane physical layer interface with scalable data bandwidth | |
| KR20030084974A (ko) | 코어 및 직렬-병렬 아키텍쳐 | |
| JP2007517334A (ja) | ポイントツーポイントリンクを処理する非データ符号を介したバッファ管理 | |
| JP3368867B2 (ja) | 通信システム及び通信機器 | |
| JP3989376B2 (ja) | 通信システム | |
| US7529260B2 (en) | Packet transmission apparatus, packet transmission system and packet transmission method | |
| US6208645B1 (en) | Time multiplexing of cyclic redundancy functions in point-to-point ringlet-based computer systems | |
| US6510155B1 (en) | ATM layer device controlling method and ATM layer device | |
| Scott | The SCX channel: A new, supercomputer-class system interconnect | |
| US20050169170A1 (en) | Space-efficient storage command and data routing system and method | |
| US20030065869A1 (en) | PCI/LVDS half bridge | |
| US7440468B2 (en) | Queue management of a global link control byte in an input/output subsystem | |
| US20030002493A1 (en) | System for sharing channels by interleaving flits | |
| US6845411B2 (en) | External storage device, control device, external storage system, control method, program, and recording medium | |
| JP3473746B2 (ja) | データ送受信回路 | |
| JP2002374245A (ja) | 暗号・復号処理方法 | |
| JPH09252301A (ja) | 通信インターフェース | |
| JPH1097495A (ja) | データ通信方法及びその装置 | |
| KR20060038139A (ko) | 대용량 데이터를 처리하는 프로세서들 간의 직렬인터페이스 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071115 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101115 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121115 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121115 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121115 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131115 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |