JP3368867B2 - 通信システム及び通信機器 - Google Patents
通信システム及び通信機器Info
- Publication number
- JP3368867B2 JP3368867B2 JP08817899A JP8817899A JP3368867B2 JP 3368867 B2 JP3368867 B2 JP 3368867B2 JP 08817899 A JP08817899 A JP 08817899A JP 8817899 A JP8817899 A JP 8817899A JP 3368867 B2 JP3368867 B2 JP 3368867B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- controller
- physical layer
- communication
- communication device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Description
信機器に係り、特に高速伝送路においてデータを送受信
する通信システム及び通信機器に関する。
る中央処理装置(CPU)の性能の向上、グラフィック
チップの高性能化、ネットワークにおける通信情報の大
容量化などに伴い、文字情報だけでなく、画像や音声な
どの情報を複合的に扱った装置やシステムが用いられる
ようになってきた。また、このようなマルチメディア情
報を1つのディジタルインターフェースで実現すること
が可能になってきた。
例として、パーソナルコンピュータやディジタルテレ
ビ、ディジタルビデオテープレコーダー等の電子機器を
1394シリアルバスで接続し、これらの電子機器間で
ディジタルビデオ信号、ディジタルオーディオ信号およ
び制御信号の送受信する通信システムが提案されている
(例えば、特開平10−290237号公報)。
リアルバスに対して、受信できる物理層コントローラ
(以下、PHYと呼ぶ)と、リンク層コントローラ(以
下、LINKと呼ぶ)と、中央処理装置(CPU)と、
各種レジスタと、コンフィギュレーションROMと、バ
ッファメモリと、ハードディスクインタフェースと、ハ
ードディスク装置とよりなり、バスの初期化時に自己I
Dパケットと呼ばれるパケットをバスに送出する。
の最大転送速度より速い場合にパケット喪失がおこるた
め、バス初期化時に自己IDパケットに書いてあるPH
Yの最大通信速度情報を見てスピードマップを作成した
後、他のノードのコンフィギュレーションROMを読み
出し、LINKの最大転送速度がPHYの最大転送速度
よりも遅いノードに関連するスピードマップの修正を行
う。
の通信システムでは、複数のPHY及びLINKのう
ち、低い方の転送速度が採用されるため、PHYとLI
NKのどちらか一方が低い転送速度である場合、もう一
方が高い転送速度であっても高速に転送できないという
問題がある。
で、複数個のPHYまたはLINKを搭載することで、
PHYまたはLINKが単体では低速であっても高速な
通信を可能とする通信システム及び通信機器を提供する
ことを目的とする。
成するため、それぞれ内部バスにより誤り訂正符号の生
成/検出とパケットの生成/検出の機能を含むリンク層
コントローラが、バスのイニシャライズ、データのエン
コード/デコード、アービトレーション、バイアス電圧
の出力/検出等の機能を含む物理層コントローラとアプ
リケーション層の機能を持つ中央処理装置に少なくとも
接続された、データの送受信機能を有する構成の通信機
器が複数個、シリアルバスを介してシリアルに接続され
た通信システムにおいて、シリアルバスに接続された少
なくとも1つの通信機器は、リンク層コントローラ、物
理層コントローラ及び中央処理装置の少なくとも一つが
複数個並列に設けられており、データの送受信要求時に
自装置内の物理層コントローラの個数、最大転送速度等
の通信機器の状態情報を送信側の通信機器へ送信する手
段と、受信側の通信機器から受信した受信側の通信機器
の状態情報に基づいて、受信側の通信機器内のリンク層
コントローラ、物理層コントローラ及び中央処理装置の
うち複数個設けられた装置と同じ種類の自装置内のリン
ク層コントローラ、物理層コントローラ又は中央処理装
置の数とを比較し、少ない方の数の装置を並列に使用し
て送信することを決定する手段とを有し、リンク層コン
トローラ、物理層コントローラ及び中央処理装置のうち
複数個設けられた装置を並列に使用して通信相手の通信
機器と通信を行うことを特徴とする。
め、それぞれ内部バスにより少なくともリンク層コント
ローラが物理層コントローラと中央処理装置に接続され
た、データの送受信機能を有する構成の通信機器が複数
個、シリアルバスを介してシリアルに接続された通信シ
ステムにおいて、シリアルバスに接続された少なくとも
1つの通信機器は、バスのイニシャライズ、データのエ
ンコード/デコード、アービトレーション、バイアス電
圧の出力/検出の機能を有する物理層コントローラが複
数個並列に設けられており、複数個の物理層コントロー
ラとリンク層コントローラとの間に、データ分割/デー
タ結合機能を有するPHYコントローラを有し、通信相
手から受信した通信相手の通信機器の状態情報と、複数
個の物理層コントローラの各最大転送速度とに基づい
て、複数個の物理層コントローラを並列に使用して通信
相手の通信機器と通信を行うことを特徴とする。
に設けられた通信機器は、リンク層コントローラが複数
個設けられると共に、複数個のリンク層コントローラと
中央処理装置の間にLINKコントローラを有すること
を特徴とする。
バスに接続された第1及び第2の通信機器のそれぞれ
は、バスのイニシャライズ、データのエンコード/デコ
ード、アービトレーション、バイアス電圧の出力/検出
の機能を有する物理層コントローラが複数個並列に設け
られており、複数個の物理層コントローラとリンク層コ
ントローラとの間に、データ分割/データ結合機能を有
するPHYコントローラを有し、第1及び第2の通信機
器内の各一つの第1の物理層コントローラ同士を認証/
鍵交換のための第1のシリアルバスで接続し、第1及び
第2の通信機器内の各一の第2の物理層コントローラ同
士をデータ転送のための第2のシリアルバスで接続し、
第1及び第2の通信機器内の各PHYコントローラを疑
似的に切断して、第1のシリアルバスにより認証/鍵交
換の情報を伝送し、第2のシリアルバスにより暗号化さ
れたデータを伝送することを特徴とする。
達成するため、バスのイニシャライズ、データのエンコ
ード/デコード、アービトレーション、バイアス電圧の
出力/検出等の機能を持ち、シリアルバスに接続されて
いる物理層コントローラと、誤り訂正符号の生成/検
出、パケットの生成/検出等の機能を持つリンク層コン
トローラと、内部バスによりリンク層コントローラに接
続された、アプリケーション層の機能を持つ中央処理装
置と、最大転送速度の値を記憶している、中央処理装置
に接続されたメモリと、送受信手順のプログラムを記録
しており、中央処理装置によりプログラムが適宜読み出
される記録再生手段とを有し、物理層コントローラ、リ
ンク層コントローラ及び中央処理装置の少なくとも一つ
は複数個並列に設けられており、リンク層コントローラ
と物理層コントローラ及び中央処理装置の少なくとも一
方の間に、データの上流側でデータを分割し、データの
下流側でデータを結合する機能を有するコントロール回
路を有することを特徴とする。
通信機器内に複数個の物理層コントローラ(PHY)あ
るいは複数個のリンク層コントローラ(LINK)を設
けているので、複数個のPHYあるいは複数個のLIN
Kを並列に使用することができる。また、本発明では、
PHYとLINKの数が異なる場合にそれらの間にPH
Yコントローラを設けることにより、単一のPHYを備
えている通信機器との接続もできる。
て、図面と共に説明する。図1は本発明になる通信機器
の一実施の形態のブロック図を示す。通信機器1は、2
個の物理層コントローラPHY2とPHY3を備えると
共に、内部バスによりPHY2、PHY3にそれぞれ接
続されているPHYコントローラ4と、内部バスにより
PHYコントローラ4と接続されているリンク層コント
ローラであるLINK5と、内部バスによりLINK5
と接続されているCPU6と、内部バスによりCPU6
と接続されている各種レジスタ7と、コンフィギュレー
ションROM8と、バッファメモリ9と、ハードディス
クインターフェース10と、ハードディスク(HDD)
11を備えている。また、PHY2及びPHY3の各ポ
ートには、1394シリアルバス12が接続されてい
る。
イズ、データのエンコード/デコード、アービトレーシ
ョン、バイアス電圧の出力/検出等の機能を持つ。PH
Yコントローラ4は、パケットの生成/検出の際に、デ
ータ分割/結合回路によりパケット中のデータをPHY
2、PHY3またはLINK5に送出するようになって
いる。LINK5は、誤り訂正符号の生成/検出、パケ
ットの生成/検出等の機能を持つ。
持ち、送受信手順のプログラムを記録しているHDD1
1から記録プログラムをHDDI/F10を介して適宜
読み出して、後述の送受信手順を実行する。1394シ
リアルバス12は、米国電気電子技術者協会(IEE
E)が規格化したリアルタイム伝送の機能を備えるシリ
アルインタフェースIEEE1394による高速伝送路
である。
実施の形態のブロック図を示す。同図中、図1と同一構
成部分には同一符号を付してある。図2に示すように、
PHYコントローラ4は、モードコントローラ20、デ
ータ分割器21、データ結合器22を備えている。PH
Y2及び3は、自己のデバイス宛でないパケットでも隣
接するノードに伝播させる(以下、リピートという)機
能を備えており、モードコントローラ20は、リピート
モード23、データ受信モード、データ送信モード、使
用しないことを示す不使用モード24の4つのモードを
保有する。
のデータに分割してPHY2、3に送信する回路であ
る。データ結合器22は、PHY2、3から受信したデ
ータを正常なデータへと変換する回路である。また、結
合する際に、分割された方法、順番等を明示する必要が
ある。これに関しても予め決めておいた方法でパケット
中に埋め込んでおけばよい。
M8に記録しておく最大転送速度の値は、PHY2及び
3のうち最も高速なPHYを記録しておけばよい。ま
た、そのPHYのIDを記録媒体に記録しておき、PH
Yが一つのみの場合でも問題なく動作するようにする。
上記の図1の構成の通信機器1、あるいはこれと同様の
構成の通信機器が全部で複数個、1394シリアルバス
を介して接続されて、前述した通信システムを構成して
いる。なお、通信機器内のPHYの個数は図1では2個
であるが、通信機器によっては1個又は3個以上である
こともある。また、それら通信機器のうち、データ送信
側を送信側デバイス、受信側を受信側デバイスというも
のとする。
3のフローチャートを併せ参照して説明する。まず、送
信側デバイスもしくは受信側デバイスからデータの送受
信要求があった場合(図3のステップA1)、受信側デ
バイスは、ハードディスク等の記録媒体に記録されてい
るPHYの個数、速度等の情報を制御コマンドの転送に
適した転送方法(以下、Asynchronous転送
と呼ぶ)で送信側に送信する(図3のステップA2)。
方法、例えば、使用するPHYの個数などを受信側デバ
イスに送出する(図3のステップA3)。送受信要求が
あってから、一定の時間以内、例えば、100ms以内
にPHYの個数・速度等の情報の送出がない場合は、モ
ードコントローラ20のモードは、不使用モード24と
なり、自動的に本機能未対応機器となるようにする。
決定方法としては、送信側デバイスと受信側デバイスが
それぞれ有しているPHYの個数のうち、少ない方の個
数とする。例えば、送信側デバイスが3つのPHY(P
HY01(S100)、PHY02(S400)、PH
Y03(S200))(ここで、S100は98.30
4Mbps、S200は196.608Mbps、S4
00は393.216Mbpsであり、以下、簡略して
S100を100Mbps、S200を200Mbp
s、S400を400Mbpsともいう)、受信側デバ
イスが2つのPHY(PHY11(S200)、PHY
12(S200))を有している場合、送受信可能なP
HYの数Nは”2”となる。送信側デバイスは、この送
受信可能なPHYの個数情報を受信側デバイスにAsy
nchronous転送で送信した後(図3のステップ
A3)、リアルタイム転送に適した転送方法(以下、I
sochronous転送と呼ぶ)でデータを送信す
る。
を図2のデータ分割器21で分割し、PHY2及び3毎
の最大通信速度を基に最も効率的な組み合わせでパケッ
トデータを送信する(図3のステップA4)。このと
き、パケットの中に対象とする受信側デバイスのPHY
の情報を組み込んでおく。そのパケットデータを受信し
た受信側デバイスは、組み込まれているPHYの情報を
もとに自分宛のデータか否かを判断し、自分宛のデータ
であった場合、図2のデータ結合器22でデータの結合
を行い、LINK5に送出する。
なり、全体のパフォーマンスが低下している場合であ
る。CPU413、CPU423はそれぞれデバイス#
1、デバイス#2のアプリケーション層を示す。この場
合、デバイス#1の最大転送速度は200Mbpsとな
り、デバイス#2の最大転送速度は400Mbpsとな
る。デバイス#1のPHY411の最大転送速度がS2
00で他のそれのS400と比較して遅いために全体に
影響を与えた例である。
を、図5に示す。図5は本発明になる通信システムの第
1の実施の形態の概略構成図を示す。同図において、デ
バイス#1の通信機器27及びデバイス#2の通信機器
28はいずれも図1に示した構成の通信機器で、図5で
は図示の簡略化のため、要部であるPHY511及びP
HY512、PHY521及びPHY522と、LIN
K513、523と、CPU514、524を図示して
いるが、実際には図1に示したように、PHY511及
びPHY512とLINK513の間、PHY521及
びPHY522とLINK523の間にはPHYコント
ローラが設けられており、また、HDDやコンフィギュ
レーションROMなどがCPU514、524に接続さ
れている。
2の通信機器28とはIEEE1394のシリアルバス
に接続されている。なお、IEEE1394のシリアル
バスを介して同様に他の通信機器にシリアル接続されて
いてもよい。ここでは、デバイス#1の通信機器27は
転送速度がいずれもS200(200Mbps)と低速
であるが、2個のPHY511と512を有しており、
デバイス#2の通信機器28は転送速度がS400(4
00Mbps)のPHY521とS200(200Mb
ps)のPHY522の2個のPHYを有しているた
め、デバイス#1及び#2共に2個のPHYを用いた並
列データ転送が可能である。
大転送速度は400Mbpsとなり、デバイス#2の通
信機器28の最大転送速度は、600Mbpsとなるた
め、全体としての最大転送速度は400Mbpsとな
り、図4の従来例より高速な通信が可能となる。
ータ結合器22について説明する。図6は転送するデー
タのパケット(P1,P2,P3,P4,P5,P6,
P7,P8)をデータ分割器21でPHYの性能により
分割した一例である。同図において、PHY611、P
HY612、PHY613、PHY621、PHY62
2、PHY623の最大転送速度は、それぞれS40
0、S400、S200、S400、S200、S20
0であるものとすると、送信側デバイスのPHYと受信
側デバイスのPHYで送受信するパケットは次のように
なる。
623で送信するパケットは、PHY621は、P1、
P2、P5、P6、PHY622は、P3、P7、PH
Y623は、P4、P8となる。また、受信側デバイス
のPHY611、612、613で受信するパケット
は、PHY611は、P1、P2、P5、P6、PHY
612は、P3、P7、PHY613は、P4、P8と
なる。パケット中に順番を示す情報を埋め込んでおくの
で、データ結合器22でその順番通りに並び替え、元の
データ(P1,P2,P3,P4,P5,P6,P7,
P8)に復元される。
明する。図7は本発明になる通信システム及び通信機器
の第2の実施の形態の概略構成図を示す。図7におい
て、本発明の第2の実施の形態の通信機器30は、2つ
のLINK732と733がアプリケーション層である
CPU734に接続され、また1つのPHYに接続され
ている。PHY731はシリアルバスを介してデバイス
#2のPHY721に接続されている。
代えて図8に示すように、LINK812及びPHY8
11がいずれも1つである通信機器31が接続され、C
PU813に接続されるLINK812の最大転送速度
がS400、PHY811の最大転送速度がS200で
あるものとすると、デバイス#1の最大転送速度は20
0Mbpsとなる。一方、デバイス#2の最大転送速度
は、CPU723に接続されるLINK722の最大転
送速度がS400、PHY721の最大転送速度がS4
00であるものとすると、400Mbpsとなる。しか
し、デバイス#1の最大転送速度は200Mbpsであ
るので、全体として200Mbpsでの転送速度しか得
られず、LINK812の最大転送速度がネックとな
り、全体のパフォーマンスが低下してしまう。
#1の通信機器30では2つのLINK732と733
はそれぞれ最大転送速度がS200であるが、2つ並列
に設けられているので、PHY731の最大転送速度が
S400であるものとすると、全体の最大転送速度は4
00Mbpsとなる。一方、デバイス#2は図8と同じ
構成であるので、その最大転送速度は400Mbpsで
ある。これにより、この通信システムでは、全体とし
て、400Mbpsで通信が可能となる。
はCPU734からPHY731へと流れるデータの制
御を行うため、中間にLINKコントローラ(図示せ
ず)が必要である。LINKコントローラは、データ分
割器、データ結合器、モードコントローラから構成さ
れ、データの流れの上流でデータを分割し、下流でデー
タを結合する。これにより、図7の構成の通信機器30
を用いることにより、LINKのレベルでネックとなっ
ていた転送速度の改善が図られ、データ転送速度が高速
化できるという利点がある。
の形態について説明する。図9は本発明になる通信シス
テム及び通信機器の第3の実施の形態の概略構成図を示
す。同図において、デバイス#1の通信機器41とデバ
イス#2の通信機器42はそれぞれ同一構成で本発明通
信機器の第3の実施の形態を構成しており、通信機器4
1は2個のPHY911及び912と、PHY911及
び912に接続されたコントローラCTRL913と、
コントローラCTRL913に接続された2つのLIN
K914及び915と、LINK914及び915に接
続されたアプリケーション層のCPU916とから大略
構成されており、同様に、通信機器42は、2個のPH
Y921及び922と、PHY921及び922に接続
されたコントローラCTRL923と、コントローラC
TRL923に接続された2つのLINK924及び9
25と、LINK924及び925に接続されたアプリ
ケーション層のCPU926とから大略構成されてい
る。
ータ分割器、データ結合器、PHY−LINKコントロ
ーラから構成され、データの流れの上流でデータを分割
し、下流でデータを結合する。すべてのPHYまたはL
INKの最大転送速度が同一である通信機器41では、
CTRL913のPHY−LINKコントローラのPH
YとLINKの対応付けは、PHY911とLINK9
14、かつ、PHY912とLINK915、または、
PHY911とLINK915、かつ、PHY912と
LINK914という2通りの組み合わせが存在する。
異なる場合、または、通信機器42のようにあるLIN
K924が他のLINK925の最大転送速度と異なる
場合、CTRL923は、受信時には、PHY921ま
たはPHY922から、LINK924またはLINK
925へデータを渡すためのLINKとPHYの対応付
けを行う。送信時も同様にPHYとLINKの対応付け
を行う。対応付けを行う際、高速なPHYまたはLIN
K同士を対応付けする。これにより、PHYとLINK
のレベルでネックとなっていた転送速度の改善が図ら
れ、データ転送速度が高速化できるという利点がある。
間にコントローラを使用しない通信機器を有する、本発
明の通信システム及び通信機器の第4の実施の形態の概
略構成図を示す。この例では、デバイス#1の通信機器
43は、2つのLINK934及び935と2つのPH
Y931及び932の間にコントローラを使用しない通
信機器で、デバイス#2の通信機器44は、2つのPH
Y941及び942と一つのLINK943とが接続さ
れた通信機器である。
び935と2つのPHY931及び932の間にコント
ローラを使用しないので、データの流れとしては、PH
Y931とLINK934、かつ、PHY932とLI
NK935の1通りの組み合わせのみ存在する。この組
み合わせは、ハードウェア設計時に一意に決まる。
発明を適用した場合について、説明する。図11(a)
〜(h)は本発明の第5〜第12の実施の形態の通信機
器の概略構成図を示し、CPUを複数設けた点に特徴が
ある。CPUを2つ設けた場合は図11(a)〜(h)
の8通りの組み合わせが存在し、同図(a)は、CPU
のみ複数にした場合、同図(b)は、CPUとPHYを
複数にした場合、同図(c)は、CPUとLINKを複
数にし、一意に接続したもの、同図(d)は、CPUと
LINKを複数にし、可変接続したもの、同図(e)
は、CPU、LINK、PHYを複数にし、CPU−L
INK間を可変接続したもの、同図(f)は、CPU、
LINK、PHYを複数にし、LINK−PHY間を可
変接続したもの、同図(g)は、CPU、LINK、P
HYを複数にし、CPU−LINK間とLINK−PH
Y間を可変接続したもの、同図(h)は、CPU、LI
NK、PHYを複数にし、一意に接続したものである。
なお、図示していないが、CPUとLINKが同数でな
い場合には、LINKコントローラがCPUとLINK
の間に存在し、LINKとPHYが同数でない場合に
は、PHYコントローラがLINKとPHYの間に存在
する。
発明を適用した場合について説明する。「1394コピ
ープロテクション」は、デバイス#1とデバイス#2の
間でAsynchronous転送によりデバイス認証
/鍵交換を行うことで、他のデバイスには秘密な鍵を共
有する。共有した鍵を用いてデータを暗号化し、Iso
chronous転送で送受信を行うことによりコンテ
ンツの保護を行うものである。しかし、鍵交換に関する
情報が1394バス上を流れるため、鍵交換に関する情
報の一部が他のデバイスに知られてしまう。
示す。図12は本発明になる通信システムの第5の実施
の形態の概略構成図を示し、CPU004がLINK0
03を介して2つのPHY001とPHY002に可変
接続される通信機器51と、CPU008がLINK0
07を介して2つのPHY005とPHY006に可変
接続される通信機器52とが、ケーブル53、54を介
して接続された通信システムにおいて、認証/鍵交換の
ための1394シリアルバス(以下、第1のバス)のケ
ーブル53をPHY002とPHY005の間に、デー
タ転送のための1394シリアルバス(以下、第2のバ
ス54)のケーブル54をPHY001とPHY006
の間に各々独立に接続し、かつ、PHYコントローラ
(図12では図示を省略したが、LINK003、00
7と各2つのPHY001と002、005と006と
の間に設けられている)を擬似的に切断する。
バス53のみに流れ、第2のバス54には、暗号化され
たデータのみが流れる。これにより、鍵交換に関する情
報は、第2のバス54に接続されている他のデバイスに
全く流れないため、より強固なコンテンツの保護が可能
となる。
ynchronous転送の使い分けに本発明を適用し
た場合について図13と共に説明する。図13は本発明
になる通信システムの第6の実施の形態の概略構成図を
示し、CPU014がLINK013を介して2つのP
HY011とPHY012に可変接続される通信機器6
1と、CPU018がLINK017を介して2つのP
HY015とPHY016に可変接続される通信機器6
2とが、ケーブル63、64を介して接続された通信シ
ステムにおいて、PHY012とPHY015との間で
Asynchronous転送がケーブル64を介して
行われ、PHY001とPHY016との間でIsoc
hronous転送がケーブル63を介して行われるも
のとする。
Asynchronous転送の必要性が生じた場合、
Asynchronous転送の送信のために、Iso
chronous転送に遅延が生じる可能性がある。し
かし、図13の通信システムでは、Isochrono
us転送とAsynchronous転送を別々に送受
信することが可能であるため、例えば、1394コピー
ブロテクションにおいてIsochronous転送で
データを受信しながら、Asynchronous転送
で鍵の更新を行う場合、遅延なしで鍵交換が可能とな
る。
れるものではなく、例えば図12及び図13では、2本
のケーブル53及び54、63及び64を用いている
が、これら2本分のケーブルを図12及び図13に斜線
で示すように1本にまとめて、デバイス同士を接続して
もよいことは勿論である。また、図1のHDD11は図
3の手順を実行するプログラムを記録してある記録媒体
であるが、フロッピディスクに記録したり、メモリに記
録したりすることもできる。
通信機器内に複数個の物理層コントローラ(PHY)あ
るいは複数個のリンク層コントローラ(LINK)を設
けているので、複数個のPHYあるいは複数個のLIN
Kを並列に使用するようにしたため、PHY単体あるい
はLINK単体が低転送速度であっても、高速通信がが
できる。
の数が異なる場合にそれらの間にPHYコントローラを
設けることにより、単一のPHYを備えている通信機器
との接続もでき、単一のPHYを備えている通信機器と
接続した場合でも通信ができる。
ロック図である。
ブロック図である。
受信のフローチャートである。
パフォーマンスが低下している場合の従来の通信システ
ムの一例のブロック図である。
構成図である。
ある。
の形態の概略構成図である。
のパフォーマンスが低下している場合の従来システムの
一例のブロック図である。
の形態の概略構成図である。
施の形態の概略構成図である。
である。
略構成図である。
ronous転送の使い分けをした、本発明通信システ
ムの第6の実施の形態の概略構成図である。
2、61、62 通信機器 2、3、411、421、511、512、521、5
22、621〜623、721、731、911、91
2、921、922、931、932、941、94
2、001、002、005、006、011、01
2、015、016物理層コントローラ(PHY) 4 PHYコントローラ 5、412、422、513、523、611〜61
3、721、722、732、733、914、91
5、924、925、934、935、943、00
3、007、013、017 リンク層コントローラ
(LINK) 6、413、423、514、524、723、73
4、813、916。926、936、944、00
4、008、014、018 中央処理装置(CPU) 8 コンフィギュレーションROM 11 ハードディスクドライブ(HDD) 12 1394シリアルバス 20 モ−ドコントローラ 21 データ分割器 22 データ結合器 53、54、63、64 ケーブル
Claims (7)
- 【請求項1】 それぞれ内部バスにより誤り訂正符号の
生成/検出とパケットの生成/検出の機能を含むリンク
層コントローラが、バスのイニシャライズ、データのエ
ンコード/デコード、アービトレーション、バイアス電
圧の出力/検出等の機能を含む物理層コントローラとア
プリケーション層の機能を持つ中央処理装置に少なくと
も接続された、データの送受信機能を有する構成の通信
機器が複数個、シリアルバスを介してシリアルに接続さ
れた通信システムにおいて、 前記シリアルバスに接続された少なくとも1つの通信機
器は、前記リンク層コントローラ、物理層コントローラ
及び中央処理装置の少なくとも一つが複数個並列に設け
られており、データの送受信要求時に自装置内の前記物理層コントロ
ーラの個数、最大転送速度等の通信機器の状態情報を送
信側の前記通信機器へ送信する手段と、 受信側の通信機器から受信した該受信側の通信機器の前
記状態情報に基づいて、前記受信側の通信機器内の前記
リンク層コントローラ、物理層コントローラ及び中央処
理装置のうち複数個設けられた装置と同じ種類の自装置
内の前記リンク層コントローラ、物理層コントローラ又
は中央処理装置の数とを比較し、少ない方の数の装置を
並列に使用して送信することを決定する手段と を有し、
前記リンク層コントローラ、物理層コントローラ及び中
央処理装置のうち複数個設けられた装置を並列に使用し
て通信相手の通信機器と通信を行うことを特徴とする通
信システム。 - 【請求項2】 それぞれ内部バスにより少なくともリン
ク層コントローラが物理層コントローラと中央処理装置
に接続された、データの送受信機能を有する構成の通信
機器が複数個、シリアルバスを介してシリアルに接続さ
れた通信システムにおいて、 前記シリアルバスに接続された少なくとも1つの通信機
器は、バスのイニシャライズ、データのエンコード/デ
コード、アービトレーション、バイアス電圧の出力/検
出の機能を有する前記物理層コントローラが複数個並列
に設けられており、前記複数個の物理層コントローラと
前記リンク層コントローラとの間に、パケットの生成/
検出の際に、パケット中のデータを分割/結合するデー
タ分割/データ結合機能を有するPHYコントローラを
有し、 通信相手から受信した該通信相手の通信機器の状態情報
と、前記複数個の物理層コントローラの各最大転送速度
とに基づいて、該複数個の物理層コントローラを並列に
使用して通信相手の通信機器と通信を行うことを特徴と
する通信システム。 - 【請求項3】 前記物理層コントローラが複数個並列に
設けられた通信機器は、前記リンク層コントローラが複
数個設けられると共に、該複数個のリンク層コントロー
ラと前記中央処理装置の間にLINKコントローラを有
することを特徴とする請求項2記載の通信システム。 - 【請求項4】 前記通信機器は、データ受信要求時は前
記物理層コントローラ及びリンク層コントローラの個数
とそれらの最大転送速度の情報を制御コマンドの転送に
適した第1の転送方法で送信側の通信機器に前記シリア
ルバスを介して転送し、データ送信要求時は、通信相手
から送信されてきた前記物理層コントローラ及びリンク
層コントローラの個数とそれらの最大転送速度の情報に
基づいて、必要な物理層コントローラ及びリンク層コン
トローラの数と転送速度を決定して、リアルタイム転送
に適した第2の転送方法で受信側の通信機器にデータを
送信することを特徴とする請求項2又は3記載の通信シ
ステム。 - 【請求項5】 それぞれ内部バスにより少なくともリン
ク層コントローラが物理層コントローラと中央処理装置
に接続された、データの送受信機能を有する構成の通信
機器が複数個、シリアルバスを介してシリアルに接続さ
れた通信システムにおいて、 前記シリアルバスに接続された第1及び第2の通信機器
のそれぞれは、バスのイニシャライズ、データのエンコ
ード/デコード、アービトレーション、バイアス電圧の
出力/検出の機能を有する前記物理層コントローラが複
数個並列に設けられており、前記複数個の物理層コント
ローラと前記リンク層コントローラとの間に、データ分
割/データ結合機能を有するPHYコントローラを有
し、 前記第1及び第2の通信機器内の各一つの第1の物理層
コントローラ同士を認証/鍵交換のための第1のシリア
ルバスで接続し、前記第1及び第2の通信機器内の各一
の第2の物理層コントローラ同士をデータ転送のための
第2のシリアルバスで接続し、前記第1及び第2の通信
機器内の各PHYコントローラを疑似的に切断して、前
記第1のシリアルバスにより認証/鍵交換の情報を伝送
し、前記第2のシリアルバスにより暗号化されたデータ
を伝送することを特徴とする通信システム。 - 【請求項6】 シリアルバスを介してシリアルに複数の
通信機器が接続された通信システムに用いる通信機器に
おいて、 バスのイニシャライズ、データのエンコード/デコー
ド、アービトレーション、バイアス電圧の出力/検出等
の機能を持ち、前記シリアルバスに接続されている物理
層コントローラと、 誤り訂正符号の生成/検出、パケットの生成/検出等の
機能を持つリンク層コントローラと、 内部バスにより前記リンク層コントローラに接続され
た、アプリケーション層の機能を持つ中央処理装置と、 最大転送速度の値を記憶している、前記中央処理装置に
接続されたメモリと、送受信手順のプログラムを記録し
ており、前記中央処理装置により該プログラムが適宜読
み出される記録再生手段とを有し、前記物理層コントロ
ーラ、リンク層コントローラ及び中央処理装置の少なく
とも一つは複数個並列に設けられており、前記リンク層
コントローラと前記物理層コントローラ及び中央処理装
置の少なくとも一方の間に、データの上流側でデータを
分割し、データの下流側でデータを結合する機能を有す
るコントロール回路を有することを特徴とする通信機
器。 - 【請求項7】 前記物理層コントローラが複数個あり、
かつ、前記リンク層コントローラが一つのときに、該物
理層コントローラとリンク層コントローラの間に設けら
れる前記コントロール回路は、前記PHYコントローラ
であり、該PHYコントローラは、入力されたデータを
複数個のデータに分割して前記複数個の物理層コントロ
ーラにそれぞれ送信するデータ分割器と、前記複数個の
物理層コントローラを介して受信したデータを結合して
正常なデータへと変換して前記リンク層コントローラへ
出力するデータ結合器と、自己宛てでないパケットは隣
接する通信機器へ転送するリピートモード、データを送
信するデータ送信モード、データを受信するデータ受信
モード、及び不使用モードのいずれかのモードを設定す
るモードコントローラとよりなることを特徴とする請求
項2、5又は6記載の通信機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08817899A JP3368867B2 (ja) | 1999-03-30 | 1999-03-30 | 通信システム及び通信機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08817899A JP3368867B2 (ja) | 1999-03-30 | 1999-03-30 | 通信システム及び通信機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000286855A JP2000286855A (ja) | 2000-10-13 |
JP3368867B2 true JP3368867B2 (ja) | 2003-01-20 |
Family
ID=13935664
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08817899A Expired - Fee Related JP3368867B2 (ja) | 1999-03-30 | 1999-03-30 | 通信システム及び通信機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3368867B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002176466A (ja) * | 2000-12-08 | 2002-06-21 | Fuji Film Microdevices Co Ltd | 信号処理回路及び信号処理方法 |
EP1678879B1 (en) * | 2003-10-17 | 2013-02-27 | TELEFONAKTIEBOLAGET LM ERICSSON (publ) | Method and system for asymmetric dual-mode radio communications |
JP2006115315A (ja) | 2004-10-15 | 2006-04-27 | Fujitsu Ltd | データ転送方法及びデータ転送装置 |
JP2006330968A (ja) * | 2005-05-25 | 2006-12-07 | Sharp Corp | シリアルデータ送受信方法及びシリアルデータ送受信機器 |
JP4564939B2 (ja) * | 2006-05-26 | 2010-10-20 | Necシステムテクノロジー株式会社 | データ処理装置、データ転送方法、データ転送プログラム |
-
1999
- 1999-03-30 JP JP08817899A patent/JP3368867B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000286855A (ja) | 2000-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7979608B2 (en) | Lane to lane deskewing via non-data symbol processing for a serial point to point link | |
US6324288B1 (en) | Cipher core in a content protection system | |
EP1897333B1 (en) | Method for parallel data integrity checking of pci express devices | |
US7821919B2 (en) | Data processing apparatus and data processing method | |
US8665894B2 (en) | Scatter and gather scheme for aggregating multiple high speed point-to-point interfaces | |
US6829225B2 (en) | Method for computing speed map for IEEE-1394 network | |
CA2270094C (en) | Parallel backplane physical layer interface with scalable data bandwidth | |
KR20030084974A (ko) | 코어 및 직렬-병렬 아키텍쳐 | |
JP2007517334A (ja) | ポイントツーポイントリンクを処理する非データ符号を介したバッファ管理 | |
JP3368867B2 (ja) | 通信システム及び通信機器 | |
JP3989376B2 (ja) | 通信システム | |
US7529260B2 (en) | Packet transmission apparatus, packet transmission system and packet transmission method | |
US6208645B1 (en) | Time multiplexing of cyclic redundancy functions in point-to-point ringlet-based computer systems | |
US6510155B1 (en) | ATM layer device controlling method and ATM layer device | |
Scott | The SCX channel: A new, supercomputer-class system interconnect | |
US20050169170A1 (en) | Space-efficient storage command and data routing system and method | |
US20030065869A1 (en) | PCI/LVDS half bridge | |
US7440468B2 (en) | Queue management of a global link control byte in an input/output subsystem | |
US20030002493A1 (en) | System for sharing channels by interleaving flits | |
US6845411B2 (en) | External storage device, control device, external storage system, control method, program, and recording medium | |
JP3473746B2 (ja) | データ送受信回路 | |
JP2002374245A (ja) | 暗号・復号処理方法 | |
JPH09252301A (ja) | 通信インターフェース | |
JPH1097495A (ja) | データ通信方法及びその装置 | |
KR20060038139A (ko) | 대용량 데이터를 처리하는 프로세서들 간의 직렬인터페이스 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071115 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101115 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121115 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121115 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121115 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131115 Year of fee payment: 11 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |