JP3358603B2 - パスタイミング検出回路及びその検出方法 - Google Patents
パスタイミング検出回路及びその検出方法Info
- Publication number
- JP3358603B2 JP3358603B2 JP31316699A JP31316699A JP3358603B2 JP 3358603 B2 JP3358603 B2 JP 3358603B2 JP 31316699 A JP31316699 A JP 31316699A JP 31316699 A JP31316699 A JP 31316699A JP 3358603 B2 JP3358603 B2 JP 3358603B2
- Authority
- JP
- Japan
- Prior art keywords
- correlation
- path
- detection circuit
- timing detection
- threshold value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7075—Synchronisation aspects with code phase acquisition
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7097—Interference-related aspects
- H04B1/711—Interference-related aspects the interference being multi-path interference
- H04B1/7115—Constructive combining of multi-path signals, i.e. RAKE receivers
- H04B1/7117—Selection, re-selection, allocation or re-allocation of paths to fingers, e.g. timing offset control of allocated fingers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Radar Systems Or Details Thereof (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はパスタイミング検出
回路及びその検出方法に関し、特にＣＤＭＡ（Ｃｏｄｅ
Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓ
ｓ）受信装置に用いられるパスタイミング検出回路及び
その検出方法に関する。
回路及びその検出方法に関し、特にＣＤＭＡ（Ｃｏｄｅ
Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓ
ｓ）受信装置に用いられるパスタイミング検出回路及び
その検出方法に関する。
【０００２】
【従来の技術】パスタイミング検出回路は異なる伝達経
路（マルチパス）からの各信号の到来タイミングを検出
するものである。図１５はマルチパス説明用の模式説明
図である。同図に示すように、送信装置１０１から受信
装置１０２に送信される信号には、一例として送信装置
１０１から受信装置１０２によって直接受信される信号
Ｓ１と、送信装置１０１から障害物１０３に反射して受
信される信号Ｓ２と、送信装置１０１から障害物１０４
に反射して受信される信号Ｓ３との３つがある。送信装
置１０１からの信号Ｓ２及びＳ３は障害物１０３及び１
０４に反射して受信装置１０２に到達するため、受信装
置１０２に到達する時刻は信号Ｓ１よりも遅れる。
路（マルチパス）からの各信号の到来タイミングを検出
するものである。図１５はマルチパス説明用の模式説明
図である。同図に示すように、送信装置１０１から受信
装置１０２に送信される信号には、一例として送信装置
１０１から受信装置１０２によって直接受信される信号
Ｓ１と、送信装置１０１から障害物１０３に反射して受
信される信号Ｓ２と、送信装置１０１から障害物１０４
に反射して受信される信号Ｓ３との３つがある。送信装
置１０１からの信号Ｓ２及びＳ３は障害物１０３及び１
０４に反射して受信装置１０２に到達するため、受信装
置１０２に到達する時刻は信号Ｓ１よりも遅れる。
【０００３】図１６はマルチパス説明用の受信タイミン
グの説明図である。同図は縦軸が信号のレベル、横軸が
時間を示している。同図に示すように、受信装置１０２
では伝達経路が最も短い信号Ｓ１が最初に受信され、こ
の信号Ｓ１に次いで伝達経路が短い信号Ｓ２が２番目に
受信され、最後に伝達経路が最も長い信号Ｓ３が受信さ
れる。
グの説明図である。同図は縦軸が信号のレベル、横軸が
時間を示している。同図に示すように、受信装置１０２
では伝達経路が最も短い信号Ｓ１が最初に受信され、こ
の信号Ｓ１に次いで伝達経路が短い信号Ｓ２が２番目に
受信され、最後に伝達経路が最も長い信号Ｓ３が受信さ
れる。
【０００４】本発明に係るパスタイミング検出回路は、
特にＣＤＭＡ方式の通信装置に用いられるＲＡＫＥ（熊
手）受信器のフィンガーの受信タイミングを決定するた
めに用いられる。
特にＣＤＭＡ方式の通信装置に用いられるＲＡＫＥ（熊
手）受信器のフィンガーの受信タイミングを決定するた
めに用いられる。
【０００５】このような、パスタイミング検出回路は、
一般的にスライディング相関器や、マッチトフィルタ
（遅延線整合フィルタ）を用いて受信信号と拡散コード
の相関演算を行うことにより、伝搬路の遅延プロファイ
ルを測定し、遅延プロファイルの相関ピーク位置を検出
することにより実現されている。この「遅延プロファイ
ル」とは前述の図１６に示す特性をいう。即ち、信号の
遅延時間ｔ１〜ｔ３と強度Ｖ１〜Ｖ３の平均の分布をい
う。
一般的にスライディング相関器や、マッチトフィルタ
（遅延線整合フィルタ）を用いて受信信号と拡散コード
の相関演算を行うことにより、伝搬路の遅延プロファイ
ルを測定し、遅延プロファイルの相関ピーク位置を検出
することにより実現されている。この「遅延プロファイ
ル」とは前述の図１６に示す特性をいう。即ち、信号の
遅延時間ｔ１〜ｔ３と強度Ｖ１〜Ｖ３の平均の分布をい
う。
【０００６】ここで「受信信号と拡散コードの相関演
算」について簡単に説明しておく。図１７は受信信号と
拡散コードの相関演算を説明するための模式図である。
一例として、受信データをｎ＋１（ｎは正の整数）個の
Ｒ（ｎ）で表示し、拡散符号をｎ＋１個のＰ（ｎ）で表
示する。ここに受信データＲ（ｎ）は送信時に所定の拡
散符号で変調された信号であり、相関演算に用いる拡散
符号Ｐ（ｎ）としてこの送信時の拡散符号と同一の符号
を使用する。同図に示すように（ｎ＋１）チップで１シ
ンボルが形成されているとする。
算」について簡単に説明しておく。図１７は受信信号と
拡散コードの相関演算を説明するための模式図である。
一例として、受信データをｎ＋１（ｎは正の整数）個の
Ｒ（ｎ）で表示し、拡散符号をｎ＋１個のＰ（ｎ）で表
示する。ここに受信データＲ（ｎ）は送信時に所定の拡
散符号で変調された信号であり、相関演算に用いる拡散
符号Ｐ（ｎ）としてこの送信時の拡散符号と同一の符号
を使用する。同図に示すように（ｎ＋１）チップで１シ
ンボルが形成されているとする。
【０００７】「受信信号と拡散コードの相関演算」と
は、受信信号を逆拡散することと同義である。即ち、こ
の相関演算ではまず受信データＲ（０）と拡散符号Ｐ
（０）との乗算、受信データＲ（１）と拡散符号Ｐ
（１）との乗算、同様に受信データＲ（ｎ）と拡散符号
Ｐ（ｎ）との乗算が行われる。次に、これらの乗算結果
が全て加算される。従って、加算値Ｄは各々の乗算結果
の総和（Ｒ（０）×Ｐ（０）＋Ｒ（１）×Ｐ（１）＋
… ＋Ｒ（ｎ）×Ｐ（ｎ））で表され、この加算値Ｄは
受信信号の相関電力Ｅを示している。この相関電力Ｅが
所定値を越えるとその受信信号は目的信号であると判定
される。又、受信データＲ（ｎ）と拡散符号Ｐ（ｎ）と
の乗算回数が累積加算回数（又は、相関長）Ｌとなる
（即ち、Ｌ＝ｎ＋１）。
は、受信信号を逆拡散することと同義である。即ち、こ
の相関演算ではまず受信データＲ（０）と拡散符号Ｐ
（０）との乗算、受信データＲ（１）と拡散符号Ｐ
（１）との乗算、同様に受信データＲ（ｎ）と拡散符号
Ｐ（ｎ）との乗算が行われる。次に、これらの乗算結果
が全て加算される。従って、加算値Ｄは各々の乗算結果
の総和（Ｒ（０）×Ｐ（０）＋Ｒ（１）×Ｐ（１）＋
… ＋Ｒ（ｎ）×Ｐ（ｎ））で表され、この加算値Ｄは
受信信号の相関電力Ｅを示している。この相関電力Ｅが
所定値を越えるとその受信信号は目的信号であると判定
される。又、受信データＲ（ｎ）と拡散符号Ｐ（ｎ）と
の乗算回数が累積加算回数（又は、相関長）Ｌとなる
（即ち、Ｌ＝ｎ＋１）。
【０００８】さて、近年、携帯電話等の用途に対して小
型化、低消費電流化と、ＣＤＭＡ方式の広帯域化に伴う
高性能化の両面が要求されている。この要請に応えるた
めに、例えば、特開平１０−１９０５２２号公報（以
下、文献１という）に開示されているように、マッチト
フィルタと平均信号電力測定部を用いて平均的遅延プロ
ファイルを生成し、平均遅延プロファイルの最大値信号
電力に応じたしきい値を設定し、しきい値を越えたマル
チパスをＲＡＫＥ合成対象として選択することが提案さ
れている。
型化、低消費電流化と、ＣＤＭＡ方式の広帯域化に伴う
高性能化の両面が要求されている。この要請に応えるた
めに、例えば、特開平１０−１９０５２２号公報（以
下、文献１という）に開示されているように、マッチト
フィルタと平均信号電力測定部を用いて平均的遅延プロ
ファイルを生成し、平均遅延プロファイルの最大値信号
電力に応じたしきい値を設定し、しきい値を越えたマル
チパスをＲＡＫＥ合成対象として選択することが提案さ
れている。
【０００９】この文献１に開示される様な従来の相関器
では、相関演算を一定の相関長（累積加算回数）Ｌ分行
った相関結果を出力し、この出力された相関値Ｅのレベ
ルが大きいところで受信波（パス）が検出されたと判定
する。この相関計算における相関長Ｌは、伝搬環境の雑
音や干渉成分が少ない場合には比較的短くても良い。
では、相関演算を一定の相関長（累積加算回数）Ｌ分行
った相関結果を出力し、この出力された相関値Ｅのレベ
ルが大きいところで受信波（パス）が検出されたと判定
する。この相関計算における相関長Ｌは、伝搬環境の雑
音や干渉成分が少ない場合には比較的短くても良い。
【００１０】又、特開平９−３２１６６３号公報（以
下、文献２という）にはパスのパワーに応じて相関器の
相関長Ｌを設定する同期追従装置の例が記載されてい
る。この文献２で開示された手法では、伝搬環境が比較
的良好な場合には相関長Ｌを短く設定でき、環境が悪い
場合のみ長い相関長Ｌで演算することができるため、常
に安定してパス追従を行えると提案されている。
下、文献２という）にはパスのパワーに応じて相関器の
相関長Ｌを設定する同期追従装置の例が記載されてい
る。この文献２で開示された手法では、伝搬環境が比較
的良好な場合には相関長Ｌを短く設定でき、環境が悪い
場合のみ長い相関長Ｌで演算することができるため、常
に安定してパス追従を行えると提案されている。
【００１１】又、この種のパスタイミング検出回路の他
の例が特開平１０−９４０４１号公報、特開平１０−３
３６０７２号公報、特開平１０−２００４４４号公報、
特開平１０−２００５０５号公報等に開示されている。
の例が特開平１０−９４０４１号公報、特開平１０−３
３６０７２号公報、特開平１０−２００４４４号公報、
特開平１０−２００５０５号公報等に開示されている。
【００１２】
【発明が解決しようとする課題】しかし、文献１記載の
発明によれば、伝搬環境が悪い場合は相関長Ｌをより長
く設定しなければ雑音に埋もれたパスを検出することが
出来ない。よって、装置の受信性能を維持するために
は、伝搬環境が悪い場合に対応した長い相関長Ｌをもつ
相関器を構成する必要がある。しかしながら、伝搬環境
が良いときには無駄な演算を行っていることになる。
発明によれば、伝搬環境が悪い場合は相関長Ｌをより長
く設定しなければ雑音に埋もれたパスを検出することが
出来ない。よって、装置の受信性能を維持するために
は、伝搬環境が悪い場合に対応した長い相関長Ｌをもつ
相関器を構成する必要がある。しかしながら、伝搬環境
が良いときには無駄な演算を行っていることになる。
【００１３】一方、文献２記載の発明は本発明のように
広い範囲から複数のパスを検出する目的では無く、見つ
けた１つのパスに対する同期を維持するための同期捕捉
手段として用いられている。よって、複数パスを検出す
るための手段は提案されていない。又、上記その他の公
報にもこれら文献１及び２の課題を解決する手段は開示
されていない。
広い範囲から複数のパスを検出する目的では無く、見つ
けた１つのパスに対する同期を維持するための同期捕捉
手段として用いられている。よって、複数パスを検出す
るための手段は提案されていない。又、上記その他の公
報にもこれら文献１及び２の課題を解決する手段は開示
されていない。
【００１４】そこで本発明の目的は、比較的伝搬環境が
良好な場合に、必要以上の相関長Ｌでの相関演算（累積
加算）を省略することにより消費電流を節約することが
でき、かつ、複数のパスを精度良く検出することができ
るマルチパスタイミング検出回路及びその検出方法を提
供することにある。
良好な場合に、必要以上の相関長Ｌでの相関演算（累積
加算）を省略することにより消費電流を節約することが
でき、かつ、複数のパスを精度良く検出することができ
るマルチパスタイミング検出回路及びその検出方法を提
供することにある。
【００１５】
【課題を解決するための手段】前記課題を解決するため
に本発明は、拡散変調波と所定の拡散符号との相関演算
を所定時間遅延させて行い、その相関演算の結果に基づ
き各パス経由の前記拡散変調波の受信タイミングを検出
するパスタイミング検出回路であって、そのパスタイミ
ング検出回路は相関演算の過程における累積加算値がし
きい値を越えたか否かを監視する監視手段と、前記しき
い値を越えた場合、その時点でその遅延時間における前
記相関演算を停止させる相関演算制御手段とを含むこと
を特徴とする。
に本発明は、拡散変調波と所定の拡散符号との相関演算
を所定時間遅延させて行い、その相関演算の結果に基づ
き各パス経由の前記拡散変調波の受信タイミングを検出
するパスタイミング検出回路であって、そのパスタイミ
ング検出回路は相関演算の過程における累積加算値がし
きい値を越えたか否かを監視する監視手段と、前記しき
い値を越えた場合、その時点でその遅延時間における前
記相関演算を停止させる相関演算制御手段とを含むこと
を特徴とする。
【００１６】又、本発明による他の発明は、拡散変調波
と所定の拡散符号との相関演算を所定時間遅延させて行
い、その相関演算の結果に基づき各パス経由の前記拡散
変調波の受信タイミングを検出するパスタイミング検出
方法であって、そのパスタイミング検出方法は相関演算
の過程における累積加算値がしきい値を越えたか否かを
監視する第１ステップと、前記しきい値を越えた場合、
その時点でその遅延時間における前記相関演算を停止さ
せる第２ステップとを含むことを特徴とする。
と所定の拡散符号との相関演算を所定時間遅延させて行
い、その相関演算の結果に基づき各パス経由の前記拡散
変調波の受信タイミングを検出するパスタイミング検出
方法であって、そのパスタイミング検出方法は相関演算
の過程における累積加算値がしきい値を越えたか否かを
監視する第１ステップと、前記しきい値を越えた場合、
その時点でその遅延時間における前記相関演算を停止さ
せる第２ステップとを含むことを特徴とする。
【００１７】本発明及び本発明による他の発明によれ
ば、相関演算の過程における累積加算値がしきい値を越
えた時点でその遅延時間における前記相関演算を停止さ
せるため、消費電流を節約することができる。
ば、相関演算の過程における累積加算値がしきい値を越
えた時点でその遅延時間における前記相関演算を停止さ
せるため、消費電流を節約することができる。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態につい
て添付図面を参照しながら説明する。図１は本発明に係
るパスタイミング検出回路の最良の実施の形態の構成
図、図２は本発明に係るパスタイミング検出回路を含む
ＣＤＭＡ受信装置の要部構成図である。
て添付図面を参照しながら説明する。図１は本発明に係
るパスタイミング検出回路の最良の実施の形態の構成
図、図２は本発明に係るパスタイミング検出回路を含む
ＣＤＭＡ受信装置の要部構成図である。
【００１９】まず、図２を参照しながらＣＤＭＡ受信装
置の要部構成について説明する。ＣＤＭＡ受信装置は、
アンテナ部１と、高周波受信回路部２と、Ａ／Ｄ変換部
３と、ＲＡＫＥフィンガー部４と、ＲＡＫＥ合成部５
と、パスタイミング検出部６とを含んで構成される。
置の要部構成について説明する。ＣＤＭＡ受信装置は、
アンテナ部１と、高周波受信回路部２と、Ａ／Ｄ変換部
３と、ＲＡＫＥフィンガー部４と、ＲＡＫＥ合成部５
と、パスタイミング検出部６とを含んで構成される。
【００２０】無線により送信されたデータ（拡散変調
波）はアンテナ１を介して高周波受信回路部２に入力さ
れ、ここで周波数変換（ダウンコンバート）される。次
に、周波数変換されたデータはＡ／Ｄ変換部３に入力さ
れ、アナログ信号からデジタル信号に変換される。次
に、そのデジタル信号に変換されたデータはパスタイミ
ング検出部６に供給され、ここで伝搬路の遅延プロファ
イルが測定され、マルチパスのタイミングが検出され
る。そして、その検出値はＲａｋｅフィンガー部４の受
信タイミング入力として使用され、各タイミングで受信
したデータはＲＡＫＥ合成部５で合成される。
波）はアンテナ１を介して高周波受信回路部２に入力さ
れ、ここで周波数変換（ダウンコンバート）される。次
に、周波数変換されたデータはＡ／Ｄ変換部３に入力さ
れ、アナログ信号からデジタル信号に変換される。次
に、そのデジタル信号に変換されたデータはパスタイミ
ング検出部６に供給され、ここで伝搬路の遅延プロファ
イルが測定され、マルチパスのタイミングが検出され
る。そして、その検出値はＲａｋｅフィンガー部４の受
信タイミング入力として使用され、各タイミングで受信
したデータはＲＡＫＥ合成部５で合成される。
【００２１】図３は伝搬路の遅延プロファイルの一例の
特性図である。同図は前述した図１６の他の例を示すも
のである。同図（Ａ）は縦軸が相関電力値（相関値）Ｅ
を示し、横軸が伝搬遅延時間ｔ（即ち、時間の経過）を
示している。同図は、時刻ｔ１１にデータＳ１１が、時
刻ｔ１２にデータＳ１２が、時刻ｔ１３にデータＳ１３
が、時刻ｔ１４にデータＳ１４が、時刻ｔ１５にデータ
Ｓ１５が、そして時刻ｔ１６にデータＳ１６が夫々パス
タイミング検出部６で検出されたことを示している。
特性図である。同図は前述した図１６の他の例を示すも
のである。同図（Ａ）は縦軸が相関電力値（相関値）Ｅ
を示し、横軸が伝搬遅延時間ｔ（即ち、時間の経過）を
示している。同図は、時刻ｔ１１にデータＳ１１が、時
刻ｔ１２にデータＳ１２が、時刻ｔ１３にデータＳ１３
が、時刻ｔ１４にデータＳ１４が、時刻ｔ１５にデータ
Ｓ１５が、そして時刻ｔ１６にデータＳ１６が夫々パス
タイミング検出部６で検出されたことを示している。
【００２２】次に、このＣＤＭＡ受信装置におけるパス
タイミング検出回路の動作について説明する。図４はパ
スタイミング検出回路の動作を示すフローチャートであ
る。同図を参照すると、まず、予め設定された遅延プロ
ファイル測定開始タイミング（検出位相Ｆ＝０）、即
ち、図３（Ａ）の伝搬遅延時間ｔ１０から（Ｓ１）、相
関演算を行い（Ｓ２）、当該タイミングでの相関演算結
果がしきい値を越えるかどうか、つまり、受信すべき有
効なパスがあるかどうかを判定する。次に、相関計算を
行うタイミングを１サンプルづつずらしながら（Ｆ＝Ｆ
＋１；例えば、時間ｔ１０から一定時間進んだ時間ｔ１
０´に）、同様な相関演算を行う（Ｓ３）。そして、こ
の処理Ｓ２及びＳ３を全範囲のサーチが終了するまで行
う（Ｓ４にてＮｏの場合）。この「全範囲」とは、図３
（Ａ）の伝搬遅延時間のｔ１０からｔ１７までをいう。
そして、全範囲を検索し終わった場合（Ｓ４にてＹｅｓ
の場合）、有効と判定されたパスタイミングを相関長Ｌ
の小さい順にソートし（Ｓ５）、順にＲＡＫＥフィンガ
ーの受信タイミングとして出力する（Ｓ６）。いま、一
例としてＲＡＫＥフィンガー部４が４個存在するとする
と、有効と判定されたパスタイミングを相関長Ｌの小さ
い順に４個抽出し、各々のＲＡＫＥフィンガー部４へ出
力する。
タイミング検出回路の動作について説明する。図４はパ
スタイミング検出回路の動作を示すフローチャートであ
る。同図を参照すると、まず、予め設定された遅延プロ
ファイル測定開始タイミング（検出位相Ｆ＝０）、即
ち、図３（Ａ）の伝搬遅延時間ｔ１０から（Ｓ１）、相
関演算を行い（Ｓ２）、当該タイミングでの相関演算結
果がしきい値を越えるかどうか、つまり、受信すべき有
効なパスがあるかどうかを判定する。次に、相関計算を
行うタイミングを１サンプルづつずらしながら（Ｆ＝Ｆ
＋１；例えば、時間ｔ１０から一定時間進んだ時間ｔ１
０´に）、同様な相関演算を行う（Ｓ３）。そして、こ
の処理Ｓ２及びＳ３を全範囲のサーチが終了するまで行
う（Ｓ４にてＮｏの場合）。この「全範囲」とは、図３
（Ａ）の伝搬遅延時間のｔ１０からｔ１７までをいう。
そして、全範囲を検索し終わった場合（Ｓ４にてＹｅｓ
の場合）、有効と判定されたパスタイミングを相関長Ｌ
の小さい順にソートし（Ｓ５）、順にＲＡＫＥフィンガ
ーの受信タイミングとして出力する（Ｓ６）。いま、一
例としてＲＡＫＥフィンガー部４が４個存在するとする
と、有効と判定されたパスタイミングを相関長Ｌの小さ
い順に４個抽出し、各々のＲＡＫＥフィンガー部４へ出
力する。
【００２３】次に、パスタイミング検出回路の構成につ
いて説明する。図１を参照すると、パスタイミング検出
回路６は拡散コードを発生するＰＮ発生器１１と、発生
したＰＮ系列と受信信号との相関演算を行う乗算器１２
と累積加算器１３とで構成される相関器１４と、各受信
タイミングでの相関値を演算するための遅延回路１５
と、累積加算器１３における累積加算の回数をカウント
することにより相関長Ｌを計測する相関長計測部１６
と、相関結果としきい値２１とを比較する電力比較器１
７と、相関値がしきい値２１を越えた場合の相関長Ｌを
保存する相関長保存部１８と、各受信タイミングでのし
きい値２１に達するまでの累積加算回数（相関長）Ｌを
最小値から並べ替えて出力するパス順位ソート部１９と
を設けている。 パスタイミング検出回路６は、遅延回
路１５に応じた受信タイミングにおける拡散コードＰと
受信信号Ｒの相関演算を各遅延量毎に演算する。なお、
相関演算は受信データがＢＰＳＫ（Ｂｉ−Ｐｈａｓｅ
Ｓｈｉｆｔ Ｋｅｙｉｎｇ）された実数データであって
も、ＱＰＳＫ（Ｑｕｏｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓ
ｈｉｆｔ Ｋｅｙｉｎｇ）変調された複素数データに対
してであっても良い。
いて説明する。図１を参照すると、パスタイミング検出
回路６は拡散コードを発生するＰＮ発生器１１と、発生
したＰＮ系列と受信信号との相関演算を行う乗算器１２
と累積加算器１３とで構成される相関器１４と、各受信
タイミングでの相関値を演算するための遅延回路１５
と、累積加算器１３における累積加算の回数をカウント
することにより相関長Ｌを計測する相関長計測部１６
と、相関結果としきい値２１とを比較する電力比較器１
７と、相関値がしきい値２１を越えた場合の相関長Ｌを
保存する相関長保存部１８と、各受信タイミングでのし
きい値２１に達するまでの累積加算回数（相関長）Ｌを
最小値から並べ替えて出力するパス順位ソート部１９と
を設けている。 パスタイミング検出回路６は、遅延回
路１５に応じた受信タイミングにおける拡散コードＰと
受信信号Ｒの相関演算を各遅延量毎に演算する。なお、
相関演算は受信データがＢＰＳＫ（Ｂｉ−Ｐｈａｓｅ
Ｓｈｉｆｔ Ｋｅｙｉｎｇ）された実数データであって
も、ＱＰＳＫ（Ｑｕｏｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓ
ｈｉｆｔ Ｋｅｙｉｎｇ）変調された複素数データに対
してであっても良い。
【００２４】従来の相関器では相関演算を一定の相関長
（累積加算回数）行った相関結果を出力し、この出力さ
れた相関値レベルが大きいところで受信波（パス）が検
出されたと判定していた。この相関計算における相関長
は、伝搬環境の雑音や干渉成分が少ない場合には比較的
短くても良いが、伝搬環境が悪い場合はより長く設定し
なければ、雑音に埋もれたパスを検出することが出来な
い。
（累積加算回数）行った相関結果を出力し、この出力さ
れた相関値レベルが大きいところで受信波（パス）が検
出されたと判定していた。この相関計算における相関長
は、伝搬環境の雑音や干渉成分が少ない場合には比較的
短くても良いが、伝搬環境が悪い場合はより長く設定し
なければ、雑音に埋もれたパスを検出することが出来な
い。
【００２５】このため、本発明では、相関演算を一定の
相関長分は行わず、電力比較器１７により、相関値Ｅが
設定されたしきい値２１を越えた時点で有効なパスがあ
ると判定し、相関演算を停止する。このときの相関長Ｌ
は相関長保存部１８に保存される。上記相関計算を、遅
延回路１５の値をずらして数点行い、しきい値２１を越
えるパス位置をサーチする。しきい値２１を越えた（有
効な）パスが複数検出された場合は、相関長保存部１８
に保存された相関長Ｌが短いものから第１パス、第２パ
スというように、受信するタイミングの優先順位を決定
するという動作を実行する。
相関長分は行わず、電力比較器１７により、相関値Ｅが
設定されたしきい値２１を越えた時点で有効なパスがあ
ると判定し、相関演算を停止する。このときの相関長Ｌ
は相関長保存部１８に保存される。上記相関計算を、遅
延回路１５の値をずらして数点行い、しきい値２１を越
えるパス位置をサーチする。しきい値２１を越えた（有
効な）パスが複数検出された場合は、相関長保存部１８
に保存された相関長Ｌが短いものから第１パス、第２パ
スというように、受信するタイミングの優先順位を決定
するという動作を実行する。
【００２６】これは、所定の相関値（相関電力）Ｅが得
られた場合、相関長Ｌが短い程受信電力が強い確率が高
いと考えられるためである。図３（Ａ）及び（Ｂ）を参
照すると相関電力値Ｅと相関長Ｌとの関係が表示されて
いる。例えば、遅延時間ｔ１０´においては相関長Ｌ、
即ち累積加算回数を最大相関数まで行っても相関電力値
Ｅがしきい値２１に到達しなかったことを示し、遅延時
間ｔ１１，ｔ１２，ｔ１３，ｔ１４，ｔ１５，ｔ１６に
おいては累積加算回数が最大相関数に到達する前に相関
電力値Ｅがしきい値２１に到達したことを示している。
即ち、他に比べ小さな累積加算回数で相関電力値Ｅがし
きい値２１に到達した、ということはその受信信号の電
力値は他の受信信号より大きいと考えて差支えない。
られた場合、相関長Ｌが短い程受信電力が強い確率が高
いと考えられるためである。図３（Ａ）及び（Ｂ）を参
照すると相関電力値Ｅと相関長Ｌとの関係が表示されて
いる。例えば、遅延時間ｔ１０´においては相関長Ｌ、
即ち累積加算回数を最大相関数まで行っても相関電力値
Ｅがしきい値２１に到達しなかったことを示し、遅延時
間ｔ１１，ｔ１２，ｔ１３，ｔ１４，ｔ１５，ｔ１６に
おいては累積加算回数が最大相関数に到達する前に相関
電力値Ｅがしきい値２１に到達したことを示している。
即ち、他に比べ小さな累積加算回数で相関電力値Ｅがし
きい値２１に到達した、ということはその受信信号の電
力値は他の受信信号より大きいと考えて差支えない。
【００２７】従って、伝搬環境が良好である場合は短い
相関長で十分な相関値が検出され、相関計算を途中で停
止することができる。また、加算数が減ることにより、
相関演算結果を保存するためのバッファ部および、加算
器のビット数が削減できる。以上のことより、回路規模
及び消費電流を削減できるという効果が得られる。又、
しきい値を越えたパスが複数検出された場合にも優先順
位がつけられるため、安定した受信性能を得ることがで
きる。なお、遅延回路１５はＰＮ発生器１１の出力側に
配置されているが、乗算器１２の入力側に配置しても同
様の効果が得られる。又、図１のＰＮ発生器１１及び図
２のＲＡＫＥフィンガー部４は、当業者にはよく知られ
ており、又本発明とは直接関係がないのでその詳細につ
いての説明は省略する。
相関長で十分な相関値が検出され、相関計算を途中で停
止することができる。また、加算数が減ることにより、
相関演算結果を保存するためのバッファ部および、加算
器のビット数が削減できる。以上のことより、回路規模
及び消費電流を削減できるという効果が得られる。又、
しきい値を越えたパスが複数検出された場合にも優先順
位がつけられるため、安定した受信性能を得ることがで
きる。なお、遅延回路１５はＰＮ発生器１１の出力側に
配置されているが、乗算器１２の入力側に配置しても同
様の効果が得られる。又、図１のＰＮ発生器１１及び図
２のＲＡＫＥフィンガー部４は、当業者にはよく知られ
ており、又本発明とは直接関係がないのでその詳細につ
いての説明は省略する。
【００２８】次に、相関器１４の動作について説明す
る。図５は相関器１４の動作を示すフローチャートであ
る。まず、相関長Ｌの長さを表示する相関長カウンタｎ
を０クリアし、累積加算器１３の値をクリアする（Ｓ１
１）。次に、拡散コード（ＰＮコード）Ｐ（ｎ）と受信
データＲ（ｎ）を乗算する（Ｓ１２）。この乗算をｎ＝
０からｎ＝１，ｎ＝２，…と複数回実行する。次に、乗
算結果を累積加算する（Ｓ１３）。そして、累積加算結
果Ｄ（即ち、相関値Ｅ）が、予め設定されたしきい値２
１を越えた場合（Ｓ１４にてＹｅｓの場合）、その時点
で相関計算を停止し、このときのタイミング値（遅延時
間）と、しきい値を越えた時点での相関長のカウント値
Ｌを保存する。
る。図５は相関器１４の動作を示すフローチャートであ
る。まず、相関長Ｌの長さを表示する相関長カウンタｎ
を０クリアし、累積加算器１３の値をクリアする（Ｓ１
１）。次に、拡散コード（ＰＮコード）Ｐ（ｎ）と受信
データＲ（ｎ）を乗算する（Ｓ１２）。この乗算をｎ＝
０からｎ＝１，ｎ＝２，…と複数回実行する。次に、乗
算結果を累積加算する（Ｓ１３）。そして、累積加算結
果Ｄ（即ち、相関値Ｅ）が、予め設定されたしきい値２
１を越えた場合（Ｓ１４にてＹｅｓの場合）、その時点
で相関計算を停止し、このときのタイミング値（遅延時
間）と、しきい値を越えた時点での相関長のカウント値
Ｌを保存する。
【００２９】一方、Ｓ１４にてしきい値２１を越えてい
ない場合（Ｓ１４にてＮｏの場合）は、さらに相関長カ
ウンタｎを＋１して累積加算（Ｓ１２及びＳ１３）を行
い（Ｓ１７にてＮｏの場合）、それでも累積加算値Ｄが
しきい値を越えず（Ｓ１４にてＮｏの場合）、累積加算
数（相関長）が所定の相関長（最大相関長）Ｌに達した
場合（Ｓ１７にてＹｅｓの場合）、有効パスなしと判定
し（Ｓ１８）、動作を終了する。このＳ１１からＳ１８
までの処理を各遅延時間について実行する。
ない場合（Ｓ１４にてＮｏの場合）は、さらに相関長カ
ウンタｎを＋１して累積加算（Ｓ１２及びＳ１３）を行
い（Ｓ１７にてＮｏの場合）、それでも累積加算値Ｄが
しきい値を越えず（Ｓ１４にてＮｏの場合）、累積加算
数（相関長）が所定の相関長（最大相関長）Ｌに達した
場合（Ｓ１７にてＹｅｓの場合）、有効パスなしと判定
し（Ｓ１８）、動作を終了する。このＳ１１からＳ１８
までの処理を各遅延時間について実行する。
【００３０】このように、本実施の形態におけるパスタ
イミング検出回路６では、設定されたしきい値２１を越
えた時点で相関計算の演算を停止するため、特に伝搬環
境が良好である場合は短い相関長Ｌでパスを検出するこ
とができ、余分な演算を行わなくなる。このため、消費
電流を削減できる。又、相関結果のビット数が通常の計
算結果より少なくて済むため、累積加算器１３、及び累
積値Ｄを保存するバッファのビット数が削減でき、回路
規模を削減することができる。さらには、本実施の形態
では、しきい値２１を越えた場合の相関長Ｌをもとに有
効なパスの中で順位づけを行う機能を持たせることによ
り、有効なパスがフィンガー数よりも多い場合にも順位
の高いパスからフィンガーに割り当てることが可能とな
り、性能劣化を防止することができる。
イミング検出回路６では、設定されたしきい値２１を越
えた時点で相関計算の演算を停止するため、特に伝搬環
境が良好である場合は短い相関長Ｌでパスを検出するこ
とができ、余分な演算を行わなくなる。このため、消費
電流を削減できる。又、相関結果のビット数が通常の計
算結果より少なくて済むため、累積加算器１３、及び累
積値Ｄを保存するバッファのビット数が削減でき、回路
規模を削減することができる。さらには、本実施の形態
では、しきい値２１を越えた場合の相関長Ｌをもとに有
効なパスの中で順位づけを行う機能を持たせることによ
り、有効なパスがフィンガー数よりも多い場合にも順位
の高いパスからフィンガーに割り当てることが可能とな
り、性能劣化を防止することができる。
【００３１】
【実施例】次に、パスタイミング検出回路６の実施例に
ついて説明する。まず、第１実施例について説明する。
前述の発明の実施の形態ではパスタイミング検出回路６
は相関器１４を１個有する構成であったが、第１実施例
ではこの相関器を複数個有している。図６はパスタイミ
ング検出回路６の第１実施例の構成図である。なお、同
図において、前述の実施の形態の構成（図１）と同様の
構成部分については同一番号を付し、その説明を省略す
る。
ついて説明する。まず、第１実施例について説明する。
前述の発明の実施の形態ではパスタイミング検出回路６
は相関器１４を１個有する構成であったが、第１実施例
ではこの相関器を複数個有している。図６はパスタイミ
ング検出回路６の第１実施例の構成図である。なお、同
図において、前述の実施の形態の構成（図１）と同様の
構成部分については同一番号を付し、その説明を省略す
る。
【００３２】同図を参照すると、パスタイミング検出回
路６−２は１個のＰＮ発生器１１と、ｎ個の遅延回路１
５（１５−１〜１５−ｎ）と、ｎ個の相関器１４（１４
−１〜１４−ｎ）と、ｎ個の電力比較器１７（１７−１
〜１７−ｎ）と、１個のしきい値２１と、１個の有効パ
ス数計数部２２とを含んで構成されている。
路６−２は１個のＰＮ発生器１１と、ｎ個の遅延回路１
５（１５−１〜１５−ｎ）と、ｎ個の相関器１４（１４
−１〜１４−ｎ）と、ｎ個の電力比較器１７（１７−１
〜１７−ｎ）と、１個のしきい値２１と、１個の有効パ
ス数計数部２２とを含んで構成されている。
【００３３】ｎ個の遅延回路１５の各々には一定時間間
隔で異なる遅延時間が設定されている。例えば、図３の
例を用いると、遅延回路１５−１には遅延時間ｔ１１、
遅延回路１５−２には遅延時間ｔ１２、遅延回路１５−
３には遅延時間ｔ１３、遅延回路１５−４（不図示）に
は遅延時間ｔ１２、遅延回路１５−５（不図示）には遅
延時間ｔ１５、遅延回路１５−６（不図示）には遅延時
間ｔ１６と夫々同様又はこの時間よりも若干手前の時間
が設定されていたとする。この状態でパスタイミングの
検出が開始されると、６個の相関器１４−１〜１４−６
はほぼ同時に累積加算を開始するため、図３（Ｂ）に示
されるように、相関長Ｌが最も短い信号Ｓ１２がまず最
初にしきい値２１に到達する。従って、有効パス数計数
部２２はまずこの信号Ｓ１２が得られた遅延時間ｔ１２
とその相関長Ｌを保持する。
隔で異なる遅延時間が設定されている。例えば、図３の
例を用いると、遅延回路１５−１には遅延時間ｔ１１、
遅延回路１５−２には遅延時間ｔ１２、遅延回路１５−
３には遅延時間ｔ１３、遅延回路１５−４（不図示）に
は遅延時間ｔ１２、遅延回路１５−５（不図示）には遅
延時間ｔ１５、遅延回路１５−６（不図示）には遅延時
間ｔ１６と夫々同様又はこの時間よりも若干手前の時間
が設定されていたとする。この状態でパスタイミングの
検出が開始されると、６個の相関器１４−１〜１４−６
はほぼ同時に累積加算を開始するため、図３（Ｂ）に示
されるように、相関長Ｌが最も短い信号Ｓ１２がまず最
初にしきい値２１に到達する。従って、有効パス数計数
部２２はまずこの信号Ｓ１２が得られた遅延時間ｔ１２
とその相関長Ｌを保持する。
【００３４】いま、図２におけるＲＡＫＥフィンガー部
４を４個有しているとすると、有効パス数計数部２２は
続いて相関長Ｌが信号Ｓ１２に次いで短い信号Ｓ１５
と、信号Ｓ１５に次いで短い信号Ｓ１４と、信号Ｓ１４
に次いで短い信号Ｓ１６との遅延時間ｔ１２、ｔ１５，
ｔ１４及びｔ１６とその相関長Ｌを保持する。そして、
これらの遅延時間ｔとその相関長Ｌの組合わせを１組ず
つ各々のＲＡＫＥフィンガー部４に送出する。そして、
有効パス数計数部２２にて４個の有効パス数（信号Ｓ１
２，Ｓ１５，Ｓ１６，Ｓ１４）が計数された時点でパス
タイミング検出回路６−２は全ての相関器１４−１〜１
４−ｎでの演算を停止する。
４を４個有しているとすると、有効パス数計数部２２は
続いて相関長Ｌが信号Ｓ１２に次いで短い信号Ｓ１５
と、信号Ｓ１５に次いで短い信号Ｓ１４と、信号Ｓ１４
に次いで短い信号Ｓ１６との遅延時間ｔ１２、ｔ１５，
ｔ１４及びｔ１６とその相関長Ｌを保持する。そして、
これらの遅延時間ｔとその相関長Ｌの組合わせを１組ず
つ各々のＲＡＫＥフィンガー部４に送出する。そして、
有効パス数計数部２２にて４個の有効パス数（信号Ｓ１
２，Ｓ１５，Ｓ１６，Ｓ１４）が計数された時点でパス
タイミング検出回路６−２は全ての相関器１４−１〜１
４−ｎでの演算を停止する。
【００３５】これにより、パスタイミングが必要数見つ
かった時点でＲＡＫＥフィンガー部４への出力が可能と
なり、前述した実施の形態でのパス順位ソート部１７は
不要となる。このため、さらなる回路の簡略化、および
消費電流の低減が可能となる。
かった時点でＲＡＫＥフィンガー部４への出力が可能と
なり、前述した実施の形態でのパス順位ソート部１７は
不要となる。このため、さらなる回路の簡略化、および
消費電流の低減が可能となる。
【００３６】次に、第２実施例について説明する。図７
は第２実施例の構成図である。なお、同図において第１
実施例の構成（図６）と同様の構成部分については同様
の番号を付し、その説明を省略する。第２実施例が第１
実施例と異なる点は、第２実施例のパスタイミング検出
回路６−３では相関器１４を２個１組でグループ分けし
た点である。例えば、相関器１４−１と１４−２とで１
グループとし、電力比較器１７−１と１７−２との出力
をＯＲ回路２３に入力し、このＯＲ回路２３の出力で相
関器１４−１と１４−２との演算を制御している。同様
に、相関器１４−（ｎ−１）と１４−ｎとで１グループ
とし、電力比較器１７−（ｎ−１）と１７−ｎとの出力
をＯＲ回路２３ｎに入力し、このＯＲ回路２３ｎの出力
で相関器１４−（ｎ−１）と１４−ｎとの演算を制御し
ている。
は第２実施例の構成図である。なお、同図において第１
実施例の構成（図６）と同様の構成部分については同様
の番号を付し、その説明を省略する。第２実施例が第１
実施例と異なる点は、第２実施例のパスタイミング検出
回路６−３では相関器１４を２個１組でグループ分けし
た点である。例えば、相関器１４−１と１４−２とで１
グループとし、電力比較器１７−１と１７−２との出力
をＯＲ回路２３に入力し、このＯＲ回路２３の出力で相
関器１４−１と１４−２との演算を制御している。同様
に、相関器１４−（ｎ−１）と１４−ｎとで１グループ
とし、電力比較器１７−（ｎ−１）と１７−ｎとの出力
をＯＲ回路２３ｎに入力し、このＯＲ回路２３ｎの出力
で相関器１４−（ｎ−１）と１４−ｎとの演算を制御し
ている。
【００３７】この構成によれば、１グループ内で１つで
も相関値Ｅがしきい値２１を越えた場合、ＯＲ回路２３
により、グループ内全ての相関器１４に対して停止信号
が発生する。これにより、１グループ内で、１つの有効
パスしか見つけることができない。しかしながら、例え
ば、図８のサンプリングの一例の模式図に示すように、
１チップ内をさらにオーバーサンプリングしている場合
で、この１チップ内を１グループとするような場合、１
チップ以内の３つのタイミングＧ１，Ｇ２，Ｇ３で信号
Ｓ２１を受信しても同一のパスしか受信できない。なぜ
ならば、このサンプリングタイミングでは同一の信号Ｓ
２１のピーク付近を３回サンプリングしているにすぎな
いからである。このため、このような場合、グループ内
で１つのタイミング（望ましくはピーク点に最も近接し
たタイミングＧ１）のみ検出できれば良いことになる。
このような場合に本構成を利用することにより、さらに
消費電流を削減できる。
も相関値Ｅがしきい値２１を越えた場合、ＯＲ回路２３
により、グループ内全ての相関器１４に対して停止信号
が発生する。これにより、１グループ内で、１つの有効
パスしか見つけることができない。しかしながら、例え
ば、図８のサンプリングの一例の模式図に示すように、
１チップ内をさらにオーバーサンプリングしている場合
で、この１チップ内を１グループとするような場合、１
チップ以内の３つのタイミングＧ１，Ｇ２，Ｇ３で信号
Ｓ２１を受信しても同一のパスしか受信できない。なぜ
ならば、このサンプリングタイミングでは同一の信号Ｓ
２１のピーク付近を３回サンプリングしているにすぎな
いからである。このため、このような場合、グループ内
で１つのタイミング（望ましくはピーク点に最も近接し
たタイミングＧ１）のみ検出できれば良いことになる。
このような場合に本構成を利用することにより、さらに
消費電流を削減できる。
【００３８】なお、本実施例では電力比較器１７を２個
で一組としたが３個以上で一組としても同様の効果が得
られることは明らかである。
で一組としたが３個以上で一組としても同様の効果が得
られることは明らかである。
【００３９】次に、第３実施例について説明する。図９
は第３実施例の構成図、図１０は累積加算器の構成図で
ある。なお、同図において実施の形態（図１）と同様の
構成部分については同様の番号を付し、その説明を省略
する。第３実施例が実施の形態（図１）と異なる点は、
第３実施例のパスタイミング検出回路６−４では累積加
算器として桁あふれ信号２６を出力し得る累積加算器２
５を用いた点である。
は第３実施例の構成図、図１０は累積加算器の構成図で
ある。なお、同図において実施の形態（図１）と同様の
構成部分については同様の番号を付し、その説明を省略
する。第３実施例が実施の形態（図１）と異なる点は、
第３実施例のパスタイミング検出回路６−４では累積加
算器として桁あふれ信号２６を出力し得る累積加算器２
５を用いた点である。
【００４０】この累積加算器２５は例えば、図１０に示
す様に、Ｎビット加算器２７と、累積加算値バッファ部
２８とから構成される。Ｎビット加算器２７のビット数
はあらかじめ、しきい値２１を越えるとオーバーフロー
する程度のビット数としておき、Ｎビット加算器２７の
桁あふれ信号２６を上記実施の形態及び実施例１及び２
の電力比較器１７出力に代用することが可能である。こ
れにより、電力比較器１７部分の回路規模を削減するこ
とが出来、かつ本発明の目的を達成することができる。
す様に、Ｎビット加算器２７と、累積加算値バッファ部
２８とから構成される。Ｎビット加算器２７のビット数
はあらかじめ、しきい値２１を越えるとオーバーフロー
する程度のビット数としておき、Ｎビット加算器２７の
桁あふれ信号２６を上記実施の形態及び実施例１及び２
の電力比較器１７出力に代用することが可能である。こ
れにより、電力比較器１７部分の回路規模を削減するこ
とが出来、かつ本発明の目的を達成することができる。
【００４１】次に、第４実施例について説明する。図１
１は第４実施例の構成図である。なお、同図において実
施の形態（図１）と同様の構成部分については同様の番
号を付し、その説明を省略する。第４実施例が実施の形
態（図１）と異なる点は、第４実施例のパスタイミング
検出回路６−５ではパス順位ソート部１９の出力側に相
関長平均部３１を設けた点である。
１は第４実施例の構成図である。なお、同図において実
施の形態（図１）と同様の構成部分については同様の番
号を付し、その説明を省略する。第４実施例が実施の形
態（図１）と異なる点は、第４実施例のパスタイミング
検出回路６−５ではパス順位ソート部１９の出力側に相
関長平均部３１を設けた点である。
【００４２】このように、実施の形態及び第１乃至第３
実施例の構成に相関長平均部３１を追加することによ
り、パス検出処理を数回繰り返し、各サンプル点におけ
るしきい値２１に達するまでの相関長（累積加算数）Ｌ
の平均をとることも可能である。フィンガーに対しては
平均的にしきい値レベルに達するまでの累積加算数（相
関長）Ｌが少ないものから順にＲＡＫＥフィンガー部４
へ出力する。これは、前述した通り、少ない累積加算
数、つまり、等価的に拡散率が低い状態でもしきい値レ
ベルに達することができるパスの方が受信レベルが高い
と判断できるためである。実際の伝送環境において、雑
音成分、干渉成分が多い環境では、これにより、パス検
出の誤りを低下することが可能となる。
実施例の構成に相関長平均部３１を追加することによ
り、パス検出処理を数回繰り返し、各サンプル点におけ
るしきい値２１に達するまでの相関長（累積加算数）Ｌ
の平均をとることも可能である。フィンガーに対しては
平均的にしきい値レベルに達するまでの累積加算数（相
関長）Ｌが少ないものから順にＲＡＫＥフィンガー部４
へ出力する。これは、前述した通り、少ない累積加算
数、つまり、等価的に拡散率が低い状態でもしきい値レ
ベルに達することができるパスの方が受信レベルが高い
と判断できるためである。実際の伝送環境において、雑
音成分、干渉成分が多い環境では、これにより、パス検
出の誤りを低下することが可能となる。
【００４３】又、移動体通信においては、移動中のフェ
ージングや、シャドウイング等によるパスレベルの変動
を平均化することが出来る。従来、得られた相関電力を
比較的長周期で平均化し、同様の効果を得られることが
知られているが、この場合、データのビット幅が大きく
なる。これに対して、本実施例による平均化の場合、加
算回数のカウント値の平均ですむため、比較的少ないビ
ット数で平均化することが可能である。
ージングや、シャドウイング等によるパスレベルの変動
を平均化することが出来る。従来、得られた相関電力を
比較的長周期で平均化し、同様の効果を得られることが
知られているが、この場合、データのビット幅が大きく
なる。これに対して、本実施例による平均化の場合、加
算回数のカウント値の平均ですむため、比較的少ないビ
ット数で平均化することが可能である。
【００４４】次に、第５実施例について説明する。図１
２は第５実施例の構成図である。なお、同図において第
１実施例（図６）と同様の構成部分については同様の番
号を付し、その説明を省略する。第５実施例が第１実施
例（図６）と異なる点は、第５実施例のパスタイミング
検出回路６−６ではしきい値２１の代わりにしきい値指
定部３２を設けた点である。前述した実施の形態及び実
施例ではしきい値２１を予め設定された固定値としてい
たが、これを常に最適に設定できるように可変にするこ
とも可能である。しきい値指定部３２には各累積加算器
１３からの累積加算値が入力され、指定されたしきい値
が各々の電力比較器１７に出力される構成となってい
る。図１３はしきい値推定部３２の構成例である。同図
を参照すると、しきい値推定部３２は各相関器１４から
の相関結果の電力平均値を算出する平均電力計算部２３
と、全サンプル点の分散を計算する分散計算部３４と、
分散計算部３４の出力と定数αとを乗算する乗算器３５
と、乗算器３５の出力と平均電力計算部２３の出力とを
加算する加算器３６とを含んで構成される。
２は第５実施例の構成図である。なお、同図において第
１実施例（図６）と同様の構成部分については同様の番
号を付し、その説明を省略する。第５実施例が第１実施
例（図６）と異なる点は、第５実施例のパスタイミング
検出回路６−６ではしきい値２１の代わりにしきい値指
定部３２を設けた点である。前述した実施の形態及び実
施例ではしきい値２１を予め設定された固定値としてい
たが、これを常に最適に設定できるように可変にするこ
とも可能である。しきい値指定部３２には各累積加算器
１３からの累積加算値が入力され、指定されたしきい値
が各々の電力比較器１７に出力される構成となってい
る。図１３はしきい値推定部３２の構成例である。同図
を参照すると、しきい値推定部３２は各相関器１４から
の相関結果の電力平均値を算出する平均電力計算部２３
と、全サンプル点の分散を計算する分散計算部３４と、
分散計算部３４の出力と定数αとを乗算する乗算器３５
と、乗算器３５の出力と平均電力計算部２３の出力とを
加算する加算器３６とを含んで構成される。
【００４５】これにより、各サンプル点での相関結果の
分布における平均値と分布の幅を推定し、しきい値＝平
均電力値＋分散×α（αは予め設定した定数）を出力す
る。従って、その時々の遅延プロファイルの、フロアレ
ベルのばらつきに対して十分に大きいと判断できるレベ
ルをしきい値２１として動作することになり、干渉レベ
ル等の環境に応じたしきい値を設定することができる。
このため、伝播環境が良いときにはより少ない消費電流
で的確なパス判定が実行でき、伝播環境が劣化量に応じ
て演算量を増やすことにより、検出精度を向上すること
ができる。
分布における平均値と分布の幅を推定し、しきい値＝平
均電力値＋分散×α（αは予め設定した定数）を出力す
る。従って、その時々の遅延プロファイルの、フロアレ
ベルのばらつきに対して十分に大きいと判断できるレベ
ルをしきい値２１として動作することになり、干渉レベ
ル等の環境に応じたしきい値を設定することができる。
このため、伝播環境が良いときにはより少ない消費電流
で的確なパス判定が実行でき、伝播環境が劣化量に応じ
て演算量を増やすことにより、検出精度を向上すること
ができる。
【００４６】次に、第６実施例について説明する。図１
４は第６実施例の構成図である。なお、同図において実
施の形態（図１）と同様の構成部分については同様の番
号を付し、その説明を省略する。第６実施例が実施の形
態（図１）と異なる点は、第６実施例のパスタイミング
検出回路６−７では相関長保存部１８の出力側にパス順
位ソート部１９と並列に受信電界強度推定部３８を接続
した点である。
４は第６実施例の構成図である。なお、同図において実
施の形態（図１）と同様の構成部分については同様の番
号を付し、その説明を省略する。第６実施例が実施の形
態（図１）と異なる点は、第６実施例のパスタイミング
検出回路６−７では相関長保存部１８の出力側にパス順
位ソート部１９と並列に受信電界強度推定部３８を接続
した点である。
【００４７】実施の形態（図１）の場合、しきい値２１
を超えたタイミング（位相）での相関値（相関電力値）
Ｅは相関長（拡散率）Ｌが一定でないため、そのままで
は受信レベルの相対比較ができない。このため、受信電
界強度推定部３８はしきい値レベル／（しきい値を越え
た時の）相関長×ＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉ
ｎ Ｃｏｎｔｒｏｌ）係数を計算することにより、受信
電界強度を推定することができる。ここで、ＡＧＣ係数
は図２における高周波受信回路部２のＡＧＣアンプのゲ
インから変換された係数である。これにより、上述した
ようにパス毎の受信電界強度を測定する必要があるシス
テムにおいても、本発明のパスタイミング検出回路を適
用することができる。
を超えたタイミング（位相）での相関値（相関電力値）
Ｅは相関長（拡散率）Ｌが一定でないため、そのままで
は受信レベルの相対比較ができない。このため、受信電
界強度推定部３８はしきい値レベル／（しきい値を越え
た時の）相関長×ＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉ
ｎ Ｃｏｎｔｒｏｌ）係数を計算することにより、受信
電界強度を推定することができる。ここで、ＡＧＣ係数
は図２における高周波受信回路部２のＡＧＣアンプのゲ
インから変換された係数である。これにより、上述した
ようにパス毎の受信電界強度を測定する必要があるシス
テムにおいても、本発明のパスタイミング検出回路を適
用することができる。
【００４８】
【発明の効果】本発明によれば、拡散変調波と所定の拡
散符号との相関演算を所定時間遅延させて行い、その相
関演算の結果に基づき各パス経由の前記拡散変調波の受
信タイミングを検出するパスタイミング検出回路であっ
て、そのパスタイミング検出回路は相関演算の過程にお
ける累積加算値がしきい値を越えたか否かを監視する監
視手段と、前記しきい値を越えた場合、その時点でその
遅延時間における前記相関演算を停止させる相関演算制
御手段とを含むため、消費電流を節約することができ
る。
散符号との相関演算を所定時間遅延させて行い、その相
関演算の結果に基づき各パス経由の前記拡散変調波の受
信タイミングを検出するパスタイミング検出回路であっ
て、そのパスタイミング検出回路は相関演算の過程にお
ける累積加算値がしきい値を越えたか否かを監視する監
視手段と、前記しきい値を越えた場合、その時点でその
遅延時間における前記相関演算を停止させる相関演算制
御手段とを含むため、消費電流を節約することができ
る。
【００４９】具体的には、本発明では設定されたしきい
値を越えた時点で相関計算の演算を停止するため、特に
伝搬環境が良好である場合は短い相関長でパスを検出す
ることができ、余分な演算を行わなくなる。このため、
消費電流を削減することができる。又、相関結果のビッ
ト数が通常の計算結果より少なくて済むため、累積加算
部の加算器、および累積値を保存するバッファのビット
数が削減でき、回路規模を削減することができる。さら
には、しきい値を越えた場合の相関長をもとに有効なパ
スの中で順位づけを持たせることにより、有効なパスが
フィンガー数よりも多い場合にも順位の高いパスからフ
ィンガーに割り当てることが可能となり、性能劣化を防
止することができる。
値を越えた時点で相関計算の演算を停止するため、特に
伝搬環境が良好である場合は短い相関長でパスを検出す
ることができ、余分な演算を行わなくなる。このため、
消費電流を削減することができる。又、相関結果のビッ
ト数が通常の計算結果より少なくて済むため、累積加算
部の加算器、および累積値を保存するバッファのビット
数が削減でき、回路規模を削減することができる。さら
には、しきい値を越えた場合の相関長をもとに有効なパ
スの中で順位づけを持たせることにより、有効なパスが
フィンガー数よりも多い場合にも順位の高いパスからフ
ィンガーに割り当てることが可能となり、性能劣化を防
止することができる。
【００５０】又、本発明による他の発明によれば、拡散
変調波と所定の拡散符号との相関演算を所定時間遅延さ
せて行い、その相関演算の結果に基づき各パス経由の前
記拡散変調波の受信タイミングを検出するパスタイミン
グ検出方法であって、そのパスタイミング検出方法は相
関演算の過程における累積加算値がしきい値を越えたか
否かを監視する第１ステップと、前記しきい値を越えた
場合、その時点でその遅延時間における前記相関演算を
停止させる第２ステップとを含むため、上述の本発明と
同様の効果を奏する。
変調波と所定の拡散符号との相関演算を所定時間遅延さ
せて行い、その相関演算の結果に基づき各パス経由の前
記拡散変調波の受信タイミングを検出するパスタイミン
グ検出方法であって、そのパスタイミング検出方法は相
関演算の過程における累積加算値がしきい値を越えたか
否かを監視する第１ステップと、前記しきい値を越えた
場合、その時点でその遅延時間における前記相関演算を
停止させる第２ステップとを含むため、上述の本発明と
同様の効果を奏する。
【図１】本発明に係るパスタイミング検出回路の最良の
実施の形態の構成図である。
実施の形態の構成図である。
【図２】本発明に係るパスタイミング検出回路を含むＣ
ＤＭＡ受信装置の要部構成図である。
ＤＭＡ受信装置の要部構成図である。
【図３】伝搬路の遅延プロファイルの一例の特性図であ
る。
る。
【図４】パスタイミング検出回路の動作を示すフローチ
ャートである。
ャートである。
【図５】相関器１４の動作を示すフローチャートであ
る。
る。
【図６】パスタイミング検出回路６の第１実施例の構成
図である。
図である。
【図７】第２実施例の構成図である。
【図８】第４実施例の構成図である。
【図９】第３実施例の構成図である。
【図１０】累積加算器の構成図である。
【図１１】第４実施例の構成図である。
【図１２】第５実施例の構成図である。
【図１３】しきい値推定部３２の構成例である。
【図１４】第６実施例の構成図である。
【図１５】マルチパス説明用の模式説明図である。
【図１６】マルチパス説明用の受信タイミングの説明図
である。
である。
【図１７】受信信号と拡散コードの相関演算を説明する
ための模式図である。
ための模式図である。
６ パスタイミング検出回路 １１ ＰＮ発生器 １２ 乗算器 １３，２５ 累積加算器 １４ 相関器 １５ 遅延回路 １６ 相関長計測部 １７ 電力比較器 １８ 相関長保存部 １９ パス順位ソート部 ２２ 有効パス計数部 ２３ ＯＲ回路 ３１ 相関長平均部 ３２ しきい値推定部 ３８ 受信電界強度推定部
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04B 1/707 H04J 13/00 - 13/06 H04B 1/69 - 1/713
Claims (13)
- 【請求項１】 拡散変調波と所定の拡散符号との相関演
算を所定時間遅延させて行い、その相関演算の結果に基
づき各パス経由の前記拡散変調波の受信タイミングを検
出するパスタイミング検出回路であって、 相関演算の過程における累積加算値がしきい値を越えた
か否かを監視する監視手段と、前記しきい値を越えた場
合、その時点でその遅延時間における前記相関演算を停
止させる相関演算制御手段とを含むことを特徴とするパ
スタイミング検出回路。 - 【請求項２】 前記相関演算を所定時間遅延させて複数
回行うことを特徴とする請求項１記載のパスタイミング
検出回路。 - 【請求項３】 前記相関演算制御手段により前記相関演
算が停止された際の累積加算回数を保持する累積加算回
数保持手段と、その保持した累積加算回数に従い、検出
したパス候補を分類するパス候補分類手段とをさらに含
むことを特徴とする請求項１又は２記載のパスタイミン
グ検出回路。 - 【請求項４】 複数の遅延時間に対応させて同時に複数
の相関演算を行う複数の相関演算手段を含むことを特徴
とする請求項１記載のパスタイミング検出回路。 - 【請求項５】 前記しきい値を越えた累積加算値が所定
数を越えると全ての前記相関演算手段での演算を停止さ
せる第２相関演算制御手段を含むことを特徴とする請求
項１又は４記載のパスタイミング検出回路。 - 【請求項６】 前記複数の相関演算手段を少なくとも２
個一組としてグループ分けし、前記一組の相関演算手段
に対する一組の監視手段からの出力を論理和する論理和
手段をさらに含み、前記相関演算制御手段は前記論理和
手段からの出力に基づき前記一組の相関演算手段での相
関演算を停止させることを特徴とする請求項１，４又は
５記載のパスタイミング検出回路。 - 【請求項７】 前記累積加算値が前記しきい値を越える
とオーバーフローする加算器を含み、前記監視手段は前
記加算器がオーバーフローすると前記しきい値を越えた
と判断することを特徴とする請求項１乃至３いずれかに
記載のパスタイミング検出回路。 - 【請求項８】 前記パス候補分類手段から出力されるパ
ス候補の累積加算回数の平均値を算出する平均値算出手
段をさらに含むことを特徴とする請求項１，２，３，７
いずれかに記載のパスタイミング検出回路。 - 【請求項９】 前記複数の相関演算手段からの出力から
前記しきい値を推定するしきい値推定手段をさらに含む
ことを特徴とする請求項４〜６いずれかに記載のパスタ
イミング検出回路。 - 【請求項１０】 前記相関演算の過程における累積加算
値がしきい値を越えた際の累積加算回数と、その累積加
算値を生じた受信波を受信したときの高周波受信回路の
ＡＧＣ係数とに基づきその受信波の電界強度を推定する
受信電界強度推定手段をさらに含むことを特徴とする請
求項１，２，３，７，８いずれかに記載のパスタイミン
グ検出回路。 - 【請求項１１】 拡散変調波と所定の拡散符号との相関
演算を所定時間遅延させて行い、その相関演算の結果に
基づき各パス経由の前記拡散変調波の受信タイミングを
検出するパスタイミング検出方法であって、 相関演算の過程における累積加算値がしきい値を越えた
か否かを監視する第１ステップと、前記しきい値を越え
た場合、その時点でその遅延時間における前記相関演算
を停止させる第２ステップとを含むことを特徴とするパ
スタイミング検出方法。 - 【請求項１２】 前記相関演算を所定時間遅延させて複
数回行うことを特徴とする請求項１１記載のパスタイミ
ング検出方法。 - 【請求項１３】 前記第２ステップにて前記相関演算が
停止された際の累積加算回数に従い、検出したパス候補
を分類する第３ステップをさらに含むことを特徴とする
請求項１１又は１２記載のパスタイミング検出方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31316699A JP3358603B2 (ja) | 1999-11-04 | 1999-11-04 | パスタイミング検出回路及びその検出方法 |
| AU69668/00A AU771222C (en) | 1999-11-04 | 2000-11-01 | Path timing detection circuit and detection method thereof |
| EP20000123869 EP1098450A3 (en) | 1999-11-04 | 2000-11-02 | Path timing detection circuit and detection method thereof |
| US09/704,522 US6763056B1 (en) | 1999-11-04 | 2000-11-03 | Path timing detection circuit and detection method thereof |
| CN00137158A CN1299191A (zh) | 1999-11-04 | 2000-11-04 | 路径定时检测电路及其检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31316699A JP3358603B2 (ja) | 1999-11-04 | 1999-11-04 | パスタイミング検出回路及びその検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001136101A JP2001136101A (ja) | 2001-05-18 |
| JP3358603B2 true JP3358603B2 (ja) | 2002-12-24 |
Family
ID=18037907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31316699A Expired - Fee Related JP3358603B2 (ja) | 1999-11-04 | 1999-11-04 | パスタイミング検出回路及びその検出方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6763056B1 (ja) |
| EP (1) | EP1098450A3 (ja) |
| JP (1) | JP3358603B2 (ja) |
| CN (1) | CN1299191A (ja) |
| AU (1) | AU771222C (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6396819B1 (en) | 1998-03-21 | 2002-05-28 | Richard D. Fleeter | Low-cost satellite communication system |
| US20010024483A1 (en) * | 2000-02-21 | 2001-09-27 | Matsushita Electric Industrial Co., Ltd. | Radio reception apparatus |
| US7227884B2 (en) | 2000-02-28 | 2007-06-05 | Aeroastro, Inc. | Spread-spectrum receiver with progressive fourier transform |
| WO2002003562A1 (fr) * | 2000-07-03 | 2002-01-10 | Mitsubishi Denki Kabushiki Kaisha | Dispositif de correction de synchronisme et procede associe |
| CN1140075C (zh) * | 2000-12-18 | 2004-02-25 | ***电信传输研究所 | 基于多径能量窗的码分多址***初始同步与小区搜索装置 |
| JP2002335190A (ja) * | 2001-05-08 | 2002-11-22 | Nec Corp | Ｃｄｍａ受信機及びパス捕捉方法 |
| US6965632B2 (en) * | 2001-06-08 | 2005-11-15 | Sony Corporation | Method and apparatus for using adaptive threshold with initial acquisition |
| WO2003044977A1 (en) * | 2001-11-20 | 2003-05-30 | Analog Devices, Inc. | Methods and apparatus for spread spectrum signal processing using a reconfigurable coprocessor |
| US20040030530A1 (en) * | 2002-01-30 | 2004-02-12 | Kuo-Hui Li | Apparatus and method for detection of direct sequence spread spectrum signals in networking systems |
| JP3858985B2 (ja) * | 2002-03-20 | 2006-12-20 | 日本電気株式会社 | スペクトル拡散通信システムのパスダイバーシチ受信装置及び方法 |
| JP3712382B2 (ja) | 2002-06-07 | 2005-11-02 | Ｎｅｃマイクロシステム株式会社 | Ｗ−ｃｄｍａ方式におけるプロファイル作成方法 |
| JP2005207932A (ja) * | 2004-01-23 | 2005-08-04 | Fujitsu Ten Ltd | スペクトル拡散レーダ装置 |
| JP4448403B2 (ja) * | 2004-08-16 | 2010-04-07 | 富士通株式会社 | 電力レベル測定装置及び移動局 |
| US7592953B2 (en) * | 2005-12-30 | 2009-09-22 | Comtech Mobile Datacom Corporation | Mobile satellite communications |
| US8275080B2 (en) * | 2006-11-17 | 2012-09-25 | Comtech Mobile Datacom Corporation | Self-supporting simplex packets |
| JP4888110B2 (ja) * | 2006-12-26 | 2012-02-29 | セイコーエプソン株式会社 | 相関演算制御回路及び相関演算制御方法 |
| US8284749B2 (en) * | 2008-03-10 | 2012-10-09 | Comtech Mobile Datacom Corporation | Time slot synchronized, flexible bandwidth communication system |
| US8064551B2 (en) * | 2008-04-11 | 2011-11-22 | Comtech Mobile Datacom Corporation | Determining burst transmission signals |
| US9106364B1 (en) | 2009-01-26 | 2015-08-11 | Comtech Mobile Datacom Corporation | Signal processing of a high capacity waveform |
| US8548107B1 (en) | 2009-01-26 | 2013-10-01 | Comtech Mobile Datacom Corporation | Advanced multi-user detector |
| US8675711B1 (en) | 2009-09-25 | 2014-03-18 | Comtech Mobile Datacom Corporation | System and methods for dynamic spread spectrum usage |
| US8964815B2 (en) * | 2012-01-13 | 2015-02-24 | Exelis Inc. | Method and apparatus for radio synchronization detection in a rake receiver |
| WO2013131966A2 (en) * | 2012-03-06 | 2013-09-12 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Receiving stage and method for receiving |
| GB2528499B (en) * | 2014-07-24 | 2021-03-31 | Advanced Risc Mach Ltd | Correlation determination early termination |
| US10277390B1 (en) * | 2018-01-22 | 2019-04-30 | Arm Limited | Reduced-power detection of wireless packets using decimated preamble correlation |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6424138B1 (en) * | 1976-11-15 | 2002-07-23 | Bae Systems Information And Electronic Systems Integrations, Inc. | Spectrum analyzer utilizing a discontinuous signal record |
| US5631921A (en) * | 1990-11-16 | 1997-05-20 | Interdigital Technology Corp. | Adaptive power control for a spread spectrum communications system and method |
| US5463657A (en) * | 1994-02-15 | 1995-10-31 | Lockheed Missiles & Space Company, Inc. | Detection of a multi-sequence spread spectrum signal |
| KR960015842B1 (ko) * | 1994-07-14 | 1996-11-22 | 삼성전자 주식회사 | 적응 임계치를 이용한 의사잡음 코드 동기장치 |
| JPH09321663A (ja) | 1996-05-28 | 1997-12-12 | Oki Electric Ind Co Ltd | 同期追従装置 |
| US6151353A (en) * | 1996-07-12 | 2000-11-21 | General Electric Company | Pre-acquisition frequency offset removal in a GPS receiver |
| GB2315647B (en) * | 1996-07-23 | 2001-02-21 | Roke Manor Research | Randomised code acquisition |
| JP3358170B2 (ja) | 1996-07-24 | 2002-12-16 | 株式会社エヌ・ティ・ティ・ドコモ | Ｃｄｍａ無線通信の受信方法 |
| JP3681230B2 (ja) * | 1996-07-30 | 2005-08-10 | 松下電器産業株式会社 | スペクトル拡散通信装置 |
| JP3228405B2 (ja) | 1996-12-25 | 2001-11-12 | 株式会社エヌ・ティ・ティ・ドコモ | 直接拡散ｃｄｍａ伝送方式の受信機 |
| JPH10200444A (ja) | 1997-01-06 | 1998-07-31 | Sony Corp | 受信装置、受信方法、無線システムの端末装置 |
| JPH10200505A (ja) * | 1997-01-06 | 1998-07-31 | Sony Corp | 受信装置及び受信方法、並びに無線システムの端末装置 |
| JP2853705B2 (ja) * | 1997-05-07 | 1999-02-03 | 日本電気株式会社 | スペクトラム拡散通信受信機 |
| JP3462364B2 (ja) | 1997-06-02 | 2003-11-05 | 株式会社エヌ・ティ・ティ・ドコモ | 直接拡散ｃｄｍａ伝送方式におけるｒａｋｅ受信機 |
| US6091785A (en) * | 1997-09-25 | 2000-07-18 | Trimble Navigation Limited | Receiver having a memory based search for fast acquisition of a spread spectrum signal |
| US6208291B1 (en) * | 1998-05-29 | 2001-03-27 | Snaptrack, Inc. | Highly parallel GPS correlator system and method |
| US6567393B2 (en) * | 2001-02-27 | 2003-05-20 | Nokia Networks Oy | Dynamic reselection of CDMA spreading codes |
| AU2776602A (en) * | 2001-05-11 | 2002-11-14 | Nec Australia Pty Ltd | Delay profile measurement for a spread spectrum receiver |
-
1999
- 1999-11-04 JP JP31316699A patent/JP3358603B2/ja not_active Expired - Fee Related
-
2000
- 2000-11-01 AU AU69668/00A patent/AU771222C/en not_active Ceased
- 2000-11-02 EP EP20000123869 patent/EP1098450A3/en not_active Withdrawn
- 2000-11-03 US US09/704,522 patent/US6763056B1/en not_active Expired - Fee Related
- 2000-11-04 CN CN00137158A patent/CN1299191A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| AU771222C (en) | 2005-04-14 |
| EP1098450A2 (en) | 2001-05-09 |
| AU771222B2 (en) | 2004-03-18 |
| AU6966800A (en) | 2001-05-10 |
| JP2001136101A (ja) | 2001-05-18 |
| CN1299191A (zh) | 2001-06-13 |
| US6763056B1 (en) | 2004-07-13 |
| EP1098450A3 (en) | 2004-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3358603B2 (ja) | パスタイミング検出回路及びその検出方法 | |
| US6731622B1 (en) | Multipath propagation delay determining means using periodically inserted pilot symbols | |
| JP4425467B2 (ja) | Ｃｄｍａ受信器のパイロット強度計測とマルチパス遅延サーチャ | |
| KR20010052444A (ko) | 주기적으로 삽입되는 파일럿 기호를 사용하는 다중 경로전파 지연 결정 장치 | |
| EP1643790A2 (en) | Wireless base station device and path search method | |
| JPH11220774A (ja) | 移動速度に基づく通信制御装置および方法 | |
| JP3428637B2 (ja) | Ｃｄｍａ受信機のマルチパス検出方法および回路 | |
| JP2000115022A (ja) | Ｃｄｍａ受信装置及びそのマルチパスのフィンガ割り当て方法並びにその制御プログラムを記録した記録媒体 | |
| US6567391B1 (en) | Device and method for communicating reverse pilot signal in mobile communication system | |
| US20040053592A1 (en) | Assessment of delay estimation quality using interference estimates | |
| JP2005072927A (ja) | Ｃｄｍａ受信装置、ｃｄｍａ受信方法、ｃｄｍａ受信プログラム、及び、プログラム記録媒体 | |
| US7106783B2 (en) | Method and apparatus for searching multipaths of mobile communication system | |
| US20020110103A1 (en) | Apparatus for searching a signal in mobile communication system and method thereof | |
| JP2001292076A (ja) | マルチパス検出回路 | |
| EP1628409B1 (en) | A power level measuring device and a mobile station | |
| JP2001196974A (ja) | Ｃｄｍａ無線受信装置および制御方法 | |
| JP2003110459A (ja) | 無線受信装置及び無線受信方法 | |
| JP3445186B2 (ja) | Ｃｄｍａ受信機 | |
| JP2003032168A (ja) | 無線受信装置及び無線受信方法 | |
| JPH08154083A (ja) | 符号分割多元接続受信装置 | |
| JPH10112672A (ja) | スペクトラム拡散通信用受信機 | |
| KR100493072B1 (ko) | 다중 경로 채널상에서 코드 동기 획득을 위한 적응 임계값결정 방법 및 장치 | |
| JP2003158504A (ja) | Ｃｄｍａ受信装置 | |
| EP1672808B1 (en) | Selecting peak delay values for a RAKE receiver | |
| JP3532531B2 (ja) | 初期同期装置および方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071011 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091011 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |