JP3352887B2 - クランプ付除算器、このクランプ付除算器を備えた情報処理装置及び除算処理におけるクランプ方法 - Google Patents
クランプ付除算器、このクランプ付除算器を備えた情報処理装置及び除算処理におけるクランプ方法Info
- Publication number
- JP3352887B2 JP3352887B2 JP23800396A JP23800396A JP3352887B2 JP 3352887 B2 JP3352887 B2 JP 3352887B2 JP 23800396 A JP23800396 A JP 23800396A JP 23800396 A JP23800396 A JP 23800396A JP 3352887 B2 JP3352887 B2 JP 3352887B2
- Authority
- JP
- Japan
- Prior art keywords
- clamp
- output
- value
- division
- divisor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/535—Dividing only
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
- G06F7/4991—Overflow or underflow
- G06F7/49921—Saturation, i.e. clipping the result to a minimum or maximum value
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、除算結果が所定
の範囲外である場合に除算結果を所定の値にクランプす
るクランプ機能を備えたクランプ付除算器、このクラン
プ付除算器を備えた情報処理装置及び除算処理における
クランプ方法に関する。
の範囲外である場合に除算結果を所定の値にクランプす
るクランプ機能を備えたクランプ付除算器、このクラン
プ付除算器を備えた情報処理装置及び除算処理における
クランプ方法に関する。
【０００２】
【従来の技術】近年、マルチメディア時代に入り、リア
ルタイムに画像データを処理する必要性が益々重要とな
って来ており、高速な演算処理が必要不可欠となってき
ている。例えば高速な演算処理が要求される画像処理に
おいては輝度計算処理が必要になるが、この処理に代表
されるように演算結果がしきい値を越える場合には、演
算結果を所定の最大値もしくは最小値にクランプする必
要がある。
ルタイムに画像データを処理する必要性が益々重要とな
って来ており、高速な演算処理が必要不可欠となってき
ている。例えば高速な演算処理が要求される画像処理に
おいては輝度計算処理が必要になるが、この処理に代表
されるように演算結果がしきい値を越える場合には、演
算結果を所定の最大値もしくは最小値にクランプする必
要がある。
【０００３】ここで、クランプ処理を必要とする除算演
算に着目すると、従来の手法としては、先ず除算処理を
実行し、その商がしきい値を越えるような場合には、除
算で得られた結果ではなく、所定の最大値もしくは最小
値に商をクランプして、これを最終的な演算結果として
いた。
算に着目すると、従来の手法としては、先ず除算処理を
実行し、その商がしきい値を越えるような場合には、除
算で得られた結果ではなく、所定の最大値もしくは最小
値に商をクランプして、これを最終的な演算結果として
いた。
【０００４】このような手法を用い、除算処理のアルゴ
リズムの一つとして従来から知られているニュートンラ
プソン法を用いた除算処理においてクランプ処理を行う
従来のクランプ付除算器としては、例えば図５に示すも
のがある。
リズムの一つとして従来から知られているニュートンラ
プソン法を用いた除算処理においてクランプ処理を行う
従来のクランプ付除算器としては、例えば図５に示すも
のがある。
【０００５】ここで、この除算器について説明する前
に、ニュートンラプソン法のアルゴリズムについて説明
する。
に、ニュートンラプソン法のアルゴリズムについて説明
する。
【０００６】このアルゴリズムは、ａ／ｂの除算演算を
行う場合は、以下に示す手順を実行して除算処理を行う
ものである。
行う場合は、以下に示す手順を実行して除算処理を行う
ものである。
【０００７】１．ｂを何倍かして、ｂが１≦ｂ＜２の範
囲の値になるようにする。そして、１／ｂの最初の近似
値（これをＸ0 とする）を表検索によって求める。 ２．Ｘi+1 ＝Ｘi （２−Ｘi ｂ）の計算を繰り返し実行
する。この反復を十分正確な値（これをＸn とする）が
得られるまで続ける。 ３．ａＸn を計算し、１．で何倍かしたのと逆の操作を
行う。 以上のアルゴリズムを以下で引用する時は、「アルゴリ
ズムニュートン」と呼ぶ。
囲の値になるようにする。そして、１／ｂの最初の近似
値（これをＸ0 とする）を表検索によって求める。 ２．Ｘi+1 ＝Ｘi （２−Ｘi ｂ）の計算を繰り返し実行
する。この反復を十分正確な値（これをＸn とする）が
得られるまで続ける。 ３．ａＸn を計算し、１．で何倍かしたのと逆の操作を
行う。 以上のアルゴリズムを以下で引用する時は、「アルゴリ
ズムニュートン」と呼ぶ。
【０００８】次に、図５に戻って、図５に示す除算器に
おいて上記アルゴリズムを用いた除算処理を、パイプラ
イン処理に沿って説明する。
おいて上記アルゴリズムを用いた除算処理を、パイプラ
イン処理に沿って説明する。
【０００９】まず、第１サイクル目において、レジスタ
５０に除数の値をセットし、レジスタ５１に被除数の値
をセットする。
５０に除数の値をセットし、レジスタ５１に被除数の値
をセットする。
【００１０】次に、第２サイクル目で除数の値を１以上
２未満に規格化するため、プライオリティエンコーダ６
０にレジスタ５０の出力ｂ１を入力し、エンコード結果
ｂ２を出力として得る。そして、レジスタ５０の出力ｂ
１、プライオリティエンコーダ６０の出力ｂ２をバレル
シフタ６１に入力することにより、シフト結果ｂ３が出
力される。同時にバレルシフタ６１の出力ｂ３がレジス
タ５２に取り込まれる。
２未満に規格化するため、プライオリティエンコーダ６
０にレジスタ５０の出力ｂ１を入力し、エンコード結果
ｂ２を出力として得る。そして、レジスタ５０の出力ｂ
１、プライオリティエンコーダ６０の出力ｂ２をバレル
シフタ６１に入力することにより、シフト結果ｂ３が出
力される。同時にバレルシフタ６１の出力ｂ３がレジス
タ５２に取り込まれる。
【００１１】第３サイクル目では、レジスタ５２の出力
ｂ４をＲＯＭ６２に入力することにより、アクセス値ｂ
５が出力され、同時にＲＯＭ６２の出力ｂ５がレジスタ
５３に取り込まれる。なお、ＲＯＭ６２の出力ｂ５の値
は、除数の逆数の近似値に相当する。以上の第２、第３
サイクルが上述したアルゴリズムニュートンの１．に相
当する。なお、後述する実施形態では丸め処理が含まれ
る。
ｂ４をＲＯＭ６２に入力することにより、アクセス値ｂ
５が出力され、同時にＲＯＭ６２の出力ｂ５がレジスタ
５３に取り込まれる。なお、ＲＯＭ６２の出力ｂ５の値
は、除数の逆数の近似値に相当する。以上の第２、第３
サイクルが上述したアルゴリズムニュートンの１．に相
当する。なお、後述する実施形態では丸め処理が含まれ
る。
【００１２】第４サイクル目では、セレクタ７０により
レジスタ５３の出力ｂ６とレジスタ５４の出力ｂ７のう
ちレジスタ５３の出力ｂ６の値が選択され、セレクタ７
０の出力ｂ８として出力される。また、セレクタ７１に
よりレジスタ５１の出力ｂ９とレジスタ５２の出力ｂ４
のうちレジスタ５２の出力ｂ４の値が選択され、セレク
タ７１の出力１０として出力される。さらに、セレクタ
７２により「２」の値を示すｂ１１、丸め処理のために
加算される値ｂ１２のうち値ｂ１１が選択され、セレク
タ７２の出力ｂ１３として出力される。
レジスタ５３の出力ｂ６とレジスタ５４の出力ｂ７のう
ちレジスタ５３の出力ｂ６の値が選択され、セレクタ７
０の出力ｂ８として出力される。また、セレクタ７１に
よりレジスタ５１の出力ｂ９とレジスタ５２の出力ｂ４
のうちレジスタ５２の出力ｂ４の値が選択され、セレク
タ７１の出力１０として出力される。さらに、セレクタ
７２により「２」の値を示すｂ１１、丸め処理のために
加算される値ｂ１２のうち値ｂ１１が選択され、セレク
タ７２の出力ｂ１３として出力される。
【００１３】そして、セレクタ７０の出力ｂ８、セレク
タ７１の出力ｂ１０、セレクタ７２の出力ｂ１３が、加
減算器と乗算器を備えた演算器のＭＡＣ（Multiple Acc
umulator）６３に入力される。セレクタ７０の出力ｂ
８、セレクタ７１の出力ｂ１０は乗算項であり、セレク
タ７２の出力ｂ１３は加算項である。ＭＡＣ６３の演算
結果ｂ１４が出力され、レジスタ５４に取り込まれる。
ここでは、ＭＡＣ６３により（２−ｂ８×ｂ１０）の演
算が行われる。
タ７１の出力ｂ１０、セレクタ７２の出力ｂ１３が、加
減算器と乗算器を備えた演算器のＭＡＣ（Multiple Acc
umulator）６３に入力される。セレクタ７０の出力ｂ
８、セレクタ７１の出力ｂ１０は乗算項であり、セレク
タ７２の出力ｂ１３は加算項である。ＭＡＣ６３の演算
結果ｂ１４が出力され、レジスタ５４に取り込まれる。
ここでは、ＭＡＣ６３により（２−ｂ８×ｂ１０）の演
算が行われる。
【００１４】次に、第５サイクル目で、セレクタ７０に
よりレジスタ５３の出力ｂ６とレジスタ５４の出力ｂ７
のうちレジスタ５４の出力ｂ７の値が選択され、セレク
タ出力ｂ８として出力される。また、セレクタ７１によ
りレジスタ５１の出力ｂ９とレジスタ５２の出力ｂ４の
うちレジスタ５２の出力ｂ４の値が選択され、セレクタ
出力ｂ１０として出力される。さらに、セレクタ７２に
より「２」の値を示すｂ１１、丸め処理のために加算さ
れる値ｂ１２のうち、加算値ｂ１２が選択され、セレク
タ出力ｂ１３として出力される。
よりレジスタ５３の出力ｂ６とレジスタ５４の出力ｂ７
のうちレジスタ５４の出力ｂ７の値が選択され、セレク
タ出力ｂ８として出力される。また、セレクタ７１によ
りレジスタ５１の出力ｂ９とレジスタ５２の出力ｂ４の
うちレジスタ５２の出力ｂ４の値が選択され、セレクタ
出力ｂ１０として出力される。さらに、セレクタ７２に
より「２」の値を示すｂ１１、丸め処理のために加算さ
れる値ｂ１２のうち、加算値ｂ１２が選択され、セレク
タ出力ｂ１３として出力される。
【００１５】そして、セレクタ出力ｂ８、セレクタ出力
ｂ１０、セレクタ出力ｂ１３がＭＡＣ６３に入力され
る。ＭＡＣ６３の演算結果ｂ１４が出力され、レジスタ
５４に取り込まれる。ここでは、ＭＡＣ６３により（ｂ
８×ｂ１０）の演算が行われ、同時に丸め処理が行われ
る。第４サイクル、第５サイクルにおいては、第３サイ
クルで求めた除数の逆数値の精度を上げるための処理が
行なわれたことになる。以上の第４、第５サイクルがア
ルゴリズムニュートンの２．に相当する。なお、後述す
る実施形態では丸め処理が含まれる。
ｂ１０、セレクタ出力ｂ１３がＭＡＣ６３に入力され
る。ＭＡＣ６３の演算結果ｂ１４が出力され、レジスタ
５４に取り込まれる。ここでは、ＭＡＣ６３により（ｂ
８×ｂ１０）の演算が行われ、同時に丸め処理が行われ
る。第４サイクル、第５サイクルにおいては、第３サイ
クルで求めた除数の逆数値の精度を上げるための処理が
行なわれたことになる。以上の第４、第５サイクルがア
ルゴリズムニュートンの２．に相当する。なお、後述す
る実施形態では丸め処理が含まれる。
【００１６】第６サイクル以降、除数の逆数値が所望の
精度に到達するまで第４サイクルならびに第５サイクル
で行なった処理が繰り返されることになる。
精度に到達するまで第４サイクルならびに第５サイクル
で行なった処理が繰り返されることになる。
【００１７】この処理が終了すると、得られた除数の逆
数値と被除数値を乗算するため、セレクタ７０によりレ
ジスタ５３の出力ｂ６とレジスタ５４の出力ｂ７のうち
レジスタ５４の出力ｂ７が選択され、セレクタ出力ｂ８
として出力される。また、セレクタ７１によりレジスタ
５１の出力ｂ９とレジスタ５２の出力ｂ４のうちレジス
タ５１の出力ｂ９が選択され、セレクタ出力ｂ１０とし
て出力される。さらに、セレクタ７２により「２」の値
を示すｂ１１、丸め処理のために加算される値ｂ１２の
うち、加算値ｂ１２が選択され、セレクタ出力ｂ１３と
て出力される。
数値と被除数値を乗算するため、セレクタ７０によりレ
ジスタ５３の出力ｂ６とレジスタ５４の出力ｂ７のうち
レジスタ５４の出力ｂ７が選択され、セレクタ出力ｂ８
として出力される。また、セレクタ７１によりレジスタ
５１の出力ｂ９とレジスタ５２の出力ｂ４のうちレジス
タ５１の出力ｂ９が選択され、セレクタ出力ｂ１０とし
て出力される。さらに、セレクタ７２により「２」の値
を示すｂ１１、丸め処理のために加算される値ｂ１２の
うち、加算値ｂ１２が選択され、セレクタ出力ｂ１３と
て出力される。
【００１８】そして、セレクタ出力ｂ８、セレクタ出力
ｂ１０、セレクタ出力ｂ１３がＭＡＣ６３に入力され
る。ＭＡＣ６３の演算結果ｂ１４が出力され、レジスタ
５４に取り込まれる。
ｂ１０、セレクタ出力ｂ１３がＭＡＣ６３に入力され
る。ＭＡＣ６３の演算結果ｂ１４が出力され、レジスタ
５４に取り込まれる。
【００１９】次のサイクルでバレルシフタ６４にレジス
タ５４の出力ｂ７、レジスタ５５の出力ｂ１５を入力し
て、第２サイクルでシフトした方向と逆方向に同じ数だ
けシフトすることにより、シフト出力値ｂ１６が求ま
り、この値が除算処理の商となる。以上のサイクルがア
ルゴリズムニュートンの３．に相当する。なお、後述す
る実施形態では丸め処理が含まれる。プライオリティエ
ンコーダ６０の出力ｂ２をレジスタ５５に取りこむタイ
ミングは、前サイクルまでに行えばよい。
タ５４の出力ｂ７、レジスタ５５の出力ｂ１５を入力し
て、第２サイクルでシフトした方向と逆方向に同じ数だ
けシフトすることにより、シフト出力値ｂ１６が求ま
り、この値が除算処理の商となる。以上のサイクルがア
ルゴリズムニュートンの３．に相当する。なお、後述す
る実施形態では丸め処理が含まれる。プライオリティエ
ンコーダ６０の出力ｂ２をレジスタ５５に取りこむタイ
ミングは、前サイクルまでに行えばよい。
【００２０】最後に、バレルシフタ６４の出力ｂ１６を
クランプ回路６５に入力し、クランプ処理の判定に従っ
て、最大のクランプ値、最少のクランプ値もしくは除算
結果のいずれかがクランプ回路６５の出力ｂ１７として
出力される。
クランプ回路６５に入力し、クランプ処理の判定に従っ
て、最大のクランプ値、最少のクランプ値もしくは除算
結果のいずれかがクランプ回路６５の出力ｂ１７として
出力される。
【００２１】
【発明が解決しようとする課題】以上説明したように、
図５に示す従来の除算回路では、クランプ処理は除算処
理の結果が得られた後行われていた。すなわち、クラン
プ処理は除算結果が求められるまで行うことができなか
った。このため、クランプ処理の判定がなされて最終的
な除算結果（クランプ回路６５の出力）が得られるまで
に時間がかかり、高速な除算処理を行う上での障害とな
っていた。また、クランプ処理は専用のクランプ回路に
よって行われていたので、回路構成が大型化していた。
図５に示す従来の除算回路では、クランプ処理は除算処
理の結果が得られた後行われていた。すなわち、クラン
プ処理は除算結果が求められるまで行うことができなか
った。このため、クランプ処理の判定がなされて最終的
な除算結果（クランプ回路６５の出力）が得られるまで
に時間がかかり、高速な除算処理を行う上での障害とな
っていた。また、クランプ処理は専用のクランプ回路に
よって行われていたので、回路構成が大型化していた。
【００２２】そこで、この発明は、上記に鑑みてなされ
たものであり、その目的とするところは、クランプ処理
を行うための回路構成を縮小化し、かつクランプ処理を
伴う除算処理の演算時間を短縮したクランプ付除算器及
び除算処理におけるクランプ方法を提供することにあ
る。
たものであり、その目的とするところは、クランプ処理
を行うための回路構成を縮小化し、かつクランプ処理を
伴う除算処理の演算時間を短縮したクランプ付除算器及
び除算処理におけるクランプ方法を提供することにあ
る。
【００２３】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、除算結果が２m （ｍは整
数）の上限クランプ値以上又は２n （ｎは整数）の下限
クランプ値以下である場合には、除算結果を上限クラン
プ値又は下限クランプ値にクランプするクランンプ付除
算器において、除算結果が上限クランプ値以上であるか
否かを判定する場合は、除数又は被除数をｍビット下位
側又は上位側にシフトし、除算結果が下限クランプ値以
下であるか否かを判定する場合には、除数又は被除数を
ｎビット上位側又は下位側にシフトするビットシフト回
路と、除数又は被除数から前記ビットシフト回路によっ
てシフトされた被除数又は除数を減算し、減算結果に基
づいて除算結果を上限クランプ値又は下限クランプ値に
クランプするか否かを商を求める前に判定するＭＡＣ演
算器と、前記ＭＡＣ演算器によるクランプ判定結果に基
づいて、上限クランプ値又は下限クランプ値を除算結果
として出力する出力回路とを有して構成される。
に、請求項１記載の発明は、除算結果が２m （ｍは整
数）の上限クランプ値以上又は２n （ｎは整数）の下限
クランプ値以下である場合には、除算結果を上限クラン
プ値又は下限クランプ値にクランプするクランンプ付除
算器において、除算結果が上限クランプ値以上であるか
否かを判定する場合は、除数又は被除数をｍビット下位
側又は上位側にシフトし、除算結果が下限クランプ値以
下であるか否かを判定する場合には、除数又は被除数を
ｎビット上位側又は下位側にシフトするビットシフト回
路と、除数又は被除数から前記ビットシフト回路によっ
てシフトされた被除数又は除数を減算し、減算結果に基
づいて除算結果を上限クランプ値又は下限クランプ値に
クランプするか否かを商を求める前に判定するＭＡＣ演
算器と、前記ＭＡＣ演算器によるクランプ判定結果に基
づいて、上限クランプ値又は下限クランプ値を除算結果
として出力する出力回路とを有して構成される。
【００２４】請求項２記載の発明は、請求項１記載のク
ランプ付除算器において、前記上限クランプ値を「１」
以下に設定し、被除数を除数と同様にシフトして被除数
を除数と同様に規格化し、シフトされた被除数と除数の
逆数値を前記ＭＡＣ演算器により乗算して商を求めてな
る。
ランプ付除算器において、前記上限クランプ値を「１」
以下に設定し、被除数を除数と同様にシフトして被除数
を除数と同様に規格化し、シフトされた被除数と除数の
逆数値を前記ＭＡＣ演算器により乗算して商を求めてな
る。
【００２５】請求項３記載の発明は、請求項１又は２記
載の前記クランプ付除算器において、前記ＭＡＣ演算器
は、乗算器と加減算器を備えて商を算出する演算を行う
ことを特徴とする。
載の前記クランプ付除算器において、前記ＭＡＣ演算器
は、乗算器と加減算器を備えて商を算出する演算を行う
ことを特徴とする。
【００２６】請求項４記載の発明は、請求項１，２又は
３記載の前記クランプ付除算器と、前記クランプ付除算
器によりクランプを行う旨判定された場合には、その判
定結果を受けて、前記クランプ付除算器にクランプの判
定を行った除算処理の中止を指示する手段と、前記判定
結果を受けて、クランプの判定を行った除算処理の後続
に除算命令がある場合には、前記クランプ付除算器に前
記除算命令の開始を指示する手段とを有して構成され
る。
３記載の前記クランプ付除算器と、前記クランプ付除算
器によりクランプを行う旨判定された場合には、その判
定結果を受けて、前記クランプ付除算器にクランプの判
定を行った除算処理の中止を指示する手段と、前記判定
結果を受けて、クランプの判定を行った除算処理の後続
に除算命令がある場合には、前記クランプ付除算器に前
記除算命令の開始を指示する手段とを有して構成され
る。
【００２７】請求項５記載の発明は、ニュートンラプソ
ン法のアルゴリズムを用いて除算処理を行い、除算結果
が２m （ｍは整数）の上限クランプ値以上又は２n （ｎ
は整数）の下限クランプ値以下である場合には、除算結
果を上限クランプ値又は下限クランプ値にクランプする
除算処理におけるクランプ方法において、除算結果が上
限クランプ値以上であるか否かを判定する場合は、除数
又は被除数をｍビット下位側又は上位側にシフトし、除
算結果が下限クランプ値以下であるか否かを判定する場
合には、除数又は被除数をｎビット上位側又は下位側に
シフトし、商を算出するＭＡＣ演算器により、除数又は
被除数から前記ビットシフト回路によってシフトされた
被除数又は除数を減算し、減算結果に基づいて除算結果
を上限クランプ値又は下限クランプ値にクランプするか
否かを商を求める前に判定することを特徴とする。
ン法のアルゴリズムを用いて除算処理を行い、除算結果
が２m （ｍは整数）の上限クランプ値以上又は２n （ｎ
は整数）の下限クランプ値以下である場合には、除算結
果を上限クランプ値又は下限クランプ値にクランプする
除算処理におけるクランプ方法において、除算結果が上
限クランプ値以上であるか否かを判定する場合は、除数
又は被除数をｍビット下位側又は上位側にシフトし、除
算結果が下限クランプ値以下であるか否かを判定する場
合には、除数又は被除数をｎビット上位側又は下位側に
シフトし、商を算出するＭＡＣ演算器により、除数又は
被除数から前記ビットシフト回路によってシフトされた
被除数又は除数を減算し、減算結果に基づいて除算結果
を上限クランプ値又は下限クランプ値にクランプするか
否かを商を求める前に判定することを特徴とする。
【００２８】
【発明の実施の形態】以下、図面を用いてこの発明の実
施形態を説明する。
施形態を説明する。
【００２９】図１は請求項１又は４記載の発明の一実施
形態に係るクランプ付除算器の構成を示す図である。
形態に係るクランプ付除算器の構成を示す図である。
【００３０】図１において、除算器は、除数の値を１以
上２未満に規格化するプライオリティエンコーダ２０
と、プライオリティエンコーダ２０のエンコード結果と
除数を入力してシフトするバレルシフタ２１と、除数の
逆数の近似値が格納されているＲＯＭ２２と、加減算器
と乗算器を備え、除算演算、除数の逆数値を求めるため
の演算ならびにクランプ処理を行うための演算を行う演
算器のＭＡＣ２３と、除算結果を求めるためのシフト処
理を行うバレルシフタ２４と、クランプ処理を行うため
に被除数をビットシフトするビットシフト回路２５を備
えている。
上２未満に規格化するプライオリティエンコーダ２０
と、プライオリティエンコーダ２０のエンコード結果と
除数を入力してシフトするバレルシフタ２１と、除数の
逆数の近似値が格納されているＲＯＭ２２と、加減算器
と乗算器を備え、除算演算、除数の逆数値を求めるため
の演算ならびにクランプ処理を行うための演算を行う演
算器のＭＡＣ２３と、除算結果を求めるためのシフト処
理を行うバレルシフタ２４と、クランプ処理を行うため
に被除数をビットシフトするビットシフト回路２５を備
えている。
【００３１】また、除算器は、除数がセットされるレジ
スタ１０と、被除数がセットされるレジスタ１１と、バ
レルシフタ２１の出力を保持するレジスタ１２と、ＲＯ
Ｍ２２の出力を保持するレジスタ１３と、ＭＡＣ２３の
出力又は最大（上限）クランプ値あるいは最小（下限）
クランプ値を保持するレジスタ１４と、プライオリティ
エンコーダ２０の出力を保持するレジスタ１５を備えて
いる。
スタ１０と、被除数がセットされるレジスタ１１と、バ
レルシフタ２１の出力を保持するレジスタ１２と、ＲＯ
Ｍ２２の出力を保持するレジスタ１３と、ＭＡＣ２３の
出力又は最大（上限）クランプ値あるいは最小（下限）
クランプ値を保持するレジスタ１４と、プライオリティ
エンコーダ２０の出力を保持するレジスタ１５を備えて
いる。
【００３２】さらに、除算器は、レジスタ１３の出力又
はレジスタ１４の出力を選択してＭＡＣ２３に出力する
セレクタ３０と、レジスタ１２の出力又はレジスタ１１
の出力を選択してＭＡＣ２３に出力するセレクタ３１
と、レジスタ１０の出力又は「２」の値ａ１１あるいは
丸め処理のために加算される値ａ１２を選択してＭＡＣ
２３に出力するセレクタ３２と、ＭＡＣ２３の出力又は
最大クランプ値ａ１６あるいは最小クランプ値ａ１７を
選択してレジスタ１４に出力するセレクタ３３を備えて
構成されている。
はレジスタ１４の出力を選択してＭＡＣ２３に出力する
セレクタ３０と、レジスタ１２の出力又はレジスタ１１
の出力を選択してＭＡＣ２３に出力するセレクタ３１
と、レジスタ１０の出力又は「２」の値ａ１１あるいは
丸め処理のために加算される値ａ１２を選択してＭＡＣ
２３に出力するセレクタ３２と、ＭＡＣ２３の出力又は
最大クランプ値ａ１６あるいは最小クランプ値ａ１７を
選択してレジスタ１４に出力するセレクタ３３を備えて
構成されている。
【００３３】ＭＡＣ２３は、図２に示すように、乗算器
２３１と加減算器２３２を備えて構成されている。乗算
器２３１は、セレクタ３０の出力ａ８とセレクタ３１の
出力ａ１０を入力して両者の積を算出し、演算結果ｃ１
をセレクタ２３３に出力する。セレクタ２３３は、乗算
器２３１の出力ｃ１又はセレクタ３２の出力ａ１３を選
択し、セレクタ３２の出力ｃ２として加減算器２３２に
出力する。加減算器２３２は、ビットシフト回路２５の
出力ａ１４とセレクタ２３３の出力ｃ２を入力し、両者
の加算又は減算を行い、演算結果をＭＡＣ２３の出力ａ
１５とする。
２３１と加減算器２３２を備えて構成されている。乗算
器２３１は、セレクタ３０の出力ａ８とセレクタ３１の
出力ａ１０を入力して両者の積を算出し、演算結果ｃ１
をセレクタ２３３に出力する。セレクタ２３３は、乗算
器２３１の出力ｃ１又はセレクタ３２の出力ａ１３を選
択し、セレクタ３２の出力ｃ２として加減算器２３２に
出力する。加減算器２３２は、ビットシフト回路２５の
出力ａ１４とセレクタ２３３の出力ｃ２を入力し、両者
の加算又は減算を行い、演算結果をＭＡＣ２３の出力ａ
１５とする。
【００３４】上記構成における除算処理では、クランプ
値の最大値を２m 、クランプ値の最小値を２n （ｍ、ｎ
は整数）と限定しているので、最大値にクランプするか
否かの判定は、被除数をＡ、除数をＢとすると、Ａ／Ｂ
≧２m であるか否かを判定することである。すなわち、
（２-m×Ａ−Ｂ）≧０を判定すればよい。
値の最大値を２m 、クランプ値の最小値を２n （ｍ、ｎ
は整数）と限定しているので、最大値にクランプするか
否かの判定は、被除数をＡ、除数をＢとすると、Ａ／Ｂ
≧２m であるか否かを判定することである。すなわち、
（２-m×Ａ−Ｂ）≧０を判定すればよい。
【００３５】一方、ハードウェア上では、２進数表現で
表されているので２-mを掛けることは、ｍが正数であれ
ばｍビット下位方向にシフトし、ｍが負数であれば−ｍ
ビット上位方向にシフトするのと等価である。したがっ
て、このシフト処理はビットシフト回路２５で行われ、
その後ＭＡＣ回路２３で減算処理を行い、減算結果が正
であればクランプすると判定できる。また、最小値にク
ランプするか否かの判定は、Ａ／Ｂ≦２n であるか否か
の判定であり、（２-n×Ａ−Ｂ）≦０を判定すればよ
い。以下、最大値のクランプ判定と同様であり、減算結
果が負であればクランプすると判定できる。
表されているので２-mを掛けることは、ｍが正数であれ
ばｍビット下位方向にシフトし、ｍが負数であれば−ｍ
ビット上位方向にシフトするのと等価である。したがっ
て、このシフト処理はビットシフト回路２５で行われ、
その後ＭＡＣ回路２３で減算処理を行い、減算結果が正
であればクランプすると判定できる。また、最小値にク
ランプするか否かの判定は、Ａ／Ｂ≦２n であるか否か
の判定であり、（２-n×Ａ−Ｂ）≦０を判定すればよ
い。以下、最大値のクランプ判定と同様であり、減算結
果が負であればクランプすると判定できる。
【００３６】なお、クランプ処理の判定において、（Ａ
−２m ×Ｂ）の減算結果が負であれば最大値にクランプ
し、（Ａ−２n ×Ｂ）の減算結果が正であれば最小値に
クランプするようにしてもよい。このような場合には、
レジスタ１１にセットされた被除数に代えてレジスタ１
０にセットされた除数をビットシフト回路２５に入力
し、レジスタ１０にセットされた除数に代えてレジスタ
１１にセットされた被除数をセレクタ３２に入力するよ
うにすればよい。
−２m ×Ｂ）の減算結果が負であれば最大値にクランプ
し、（Ａ−２n ×Ｂ）の減算結果が正であれば最小値に
クランプするようにしてもよい。このような場合には、
レジスタ１１にセットされた被除数に代えてレジスタ１
０にセットされた除数をビットシフト回路２５に入力
し、レジスタ１０にセットされた除数に代えてレジスタ
１１にセットされた被除数をセレクタ３２に入力するよ
うにすればよい。
【００３７】次に、このような構成において、除算処理
ならびにクランプ処理の動作を説明する。なお、この実
施形態においては、前述した従来例と同様にニュートン
ラプソン法のアルゴリズムを用いてパイプライン処理に
より除算処理を行っており、パイプライン処理のサイク
ルに沿って動作を説明する。
ならびにクランプ処理の動作を説明する。なお、この実
施形態においては、前述した従来例と同様にニュートン
ラプソン法のアルゴリズムを用いてパイプライン処理に
より除算処理を行っており、パイプライン処理のサイク
ルに沿って動作を説明する。
【００３８】まず、第１サイクル目において、レジスタ
１０に除数の値を、レジスタ１１に被除数の値をセット
する。
１０に除数の値を、レジスタ１１に被除数の値をセット
する。
【００３９】続いて、第２サイクル目では、除数の値を
１以上２未満に規格化するため、プライオリティエンコ
ーダ２０にレジスタ１０の出力ａ１を入力し、エンコー
ド結果ａ２を出力として得る。そして、レジスタ１０の
出力ａ１、プライオリティエンコーダの出力ａ２をバレ
ルシフタ２１に入力することにより、シフト結果ａ３が
出力される。同時に、バレルシフタ２１の出力ａ３がレ
ジスタ１２に取り込まれる。また、同時にセレクタ３２
によりレジスタ１０の出力ａ１、「２」の値であるａ１
１、丸め処理において加算するための値ａ１２のうちか
らレジスタ１０の出力ａ１が選択され、セレクタ３２の
出力ａ１３がＭＡＣ２３に出力される。
１以上２未満に規格化するため、プライオリティエンコ
ーダ２０にレジスタ１０の出力ａ１を入力し、エンコー
ド結果ａ２を出力として得る。そして、レジスタ１０の
出力ａ１、プライオリティエンコーダの出力ａ２をバレ
ルシフタ２１に入力することにより、シフト結果ａ３が
出力される。同時に、バレルシフタ２１の出力ａ３がレ
ジスタ１２に取り込まれる。また、同時にセレクタ３２
によりレジスタ１０の出力ａ１、「２」の値であるａ１
１、丸め処理において加算するための値ａ１２のうちか
らレジスタ１０の出力ａ１が選択され、セレクタ３２の
出力ａ１３がＭＡＣ２３に出力される。
【００４０】また、レジスタ１１の出力ａ９がビットシ
フト回路２５に入力され、最大値のクランプ処理に必要
な値として、シフト出力ａ１４がＭＡＣ２３に出力され
る。
フト回路２５に入力され、最大値のクランプ処理に必要
な値として、シフト出力ａ１４がＭＡＣ２３に出力され
る。
【００４１】なお、クランプ値を２m （ｍは整数）とす
ると、ｍが正数であれば、ビットシフト回路２５の出力
ａ１４はレジスタ１１の出力（被除数）ａ９をｍビット
下位にシフトした値である。ｍが負数であれば、ビット
シフト回路２５の出力ａ１４はレジスタ１１の出力（被
除数）ａ９を−ｍビット上位にシフトした値である。そ
して、セレクタ３２の出力ａ１３、ビットシフト回路２
５の出力ａ１４がＭＡＣ２３に入力され、（ａ１３−ａ
１４）の演算がなされる。演算結果ａ１５が出力され、
この値が正であれば商が最大のクランプ値を越えている
ということが判定される。この場合には、以下の除算処
理を直ちに中止し、セレクタ３３によりＭＡＣの出力ａ
１５、最大のクランプ値ａ１６、最小のクランプ値ａ１
７のうちから最大のクランプ値ａ１６を選択し、セレク
タ３３の出力ａ１８とする。そして、セレクタ３３の出
力ａ１８がレジスタ１４に取り込まれ、これが除算処理
の最終結果となる。
ると、ｍが正数であれば、ビットシフト回路２５の出力
ａ１４はレジスタ１１の出力（被除数）ａ９をｍビット
下位にシフトした値である。ｍが負数であれば、ビット
シフト回路２５の出力ａ１４はレジスタ１１の出力（被
除数）ａ９を−ｍビット上位にシフトした値である。そ
して、セレクタ３２の出力ａ１３、ビットシフト回路２
５の出力ａ１４がＭＡＣ２３に入力され、（ａ１３−ａ
１４）の演算がなされる。演算結果ａ１５が出力され、
この値が正であれば商が最大のクランプ値を越えている
ということが判定される。この場合には、以下の除算処
理を直ちに中止し、セレクタ３３によりＭＡＣの出力ａ
１５、最大のクランプ値ａ１６、最小のクランプ値ａ１
７のうちから最大のクランプ値ａ１６を選択し、セレク
タ３３の出力ａ１８とする。そして、セレクタ３３の出
力ａ１８がレジスタ１４に取り込まれ、これが除算処理
の最終結果となる。
【００４２】さらに、後続に除算命令がある場合は、図
３に示すようにウェイト状態から直ちに実行を開始する
ことが可能となる。すなわち、第２、第３サイクルで除
算値がクランプ値を越えないと判定された場合には、後
続の除算命令は第５サイクルから実行が開始され、第２
サイクルで除算値がクランプ値を越えると判定された場
合には、後続の除算命令は第３サイクルから実行が開始
され、第３サイクルで除算値がクランプ値を越えると判
定された場合には、後続の除算命令は第４サイクルから
実行が開始される。なお、図３において、クロックサイ
クル１〜５はこの実施形態のサイクルに対応し、クロッ
クサイクル６はバレルシフタ２４を通過するサイクルを
示す。
３に示すようにウェイト状態から直ちに実行を開始する
ことが可能となる。すなわち、第２、第３サイクルで除
算値がクランプ値を越えないと判定された場合には、後
続の除算命令は第５サイクルから実行が開始され、第２
サイクルで除算値がクランプ値を越えると判定された場
合には、後続の除算命令は第３サイクルから実行が開始
され、第３サイクルで除算値がクランプ値を越えると判
定された場合には、後続の除算命令は第４サイクルから
実行が開始される。なお、図３において、クロックサイ
クル１〜５はこの実施形態のサイクルに対応し、クロッ
クサイクル６はバレルシフタ２４を通過するサイクルを
示す。
【００４３】一方、前述したようにＭＡＣ２３の出力ａ
１５（演算結果）が得られて、ＭＡＣ２３の出力ａ１５
が負であれば、クランプされないと判定され、後の除算
命令を続行することになる。
１５（演算結果）が得られて、ＭＡＣ２３の出力ａ１５
が負であれば、クランプされないと判定され、後の除算
命令を続行することになる。
【００４４】次に、第３サイクル目では、レジスタ１２
の出力ａ４をＲＯＭ２２に入力することによりＲＯＭ２
２の出力ａ５がレジスタ１３に出力され、同時にＲＯＭ
２２の出力ａ５がレジスタ１３に取り込まれる。なお、
ＲＯＭ２２の出力ａ５の値は除数の逆数の近似値に相当
する。同時に、セレクタ３２によりレジスタ１０の出力
ａ１、「２」の値であるａ１１、丸め処理のために加算
する値ａ１２のうちからレジスタ１０の出力ａ１が選択
され、セレクタ３２の出力ａ１３がＭＡＣ２３に出力さ
れる。
の出力ａ４をＲＯＭ２２に入力することによりＲＯＭ２
２の出力ａ５がレジスタ１３に出力され、同時にＲＯＭ
２２の出力ａ５がレジスタ１３に取り込まれる。なお、
ＲＯＭ２２の出力ａ５の値は除数の逆数の近似値に相当
する。同時に、セレクタ３２によりレジスタ１０の出力
ａ１、「２」の値であるａ１１、丸め処理のために加算
する値ａ１２のうちからレジスタ１０の出力ａ１が選択
され、セレクタ３２の出力ａ１３がＭＡＣ２３に出力さ
れる。
【００４５】また、レジスタ１１の出力ａ９がビットシ
フト回路２５に入力され、最小値のクランプ処理に必要
な値として、ビットシフト回路２５の出力ａ１４がＭＡ
Ｃ２３に出力される。なお、クランプ値を２n （ｎは整
数）とすると、ｎが正数であれば、ビットシフト回路２
５の出力ａ１４はレジスタ１１の出力ａ９をｎビット下
位方向にシフトした値である。ｎが負数であれば、ビッ
トシフト回路２５の出力ａ１４はレジスタ１１の出力ａ
９を−ｎビット下位方向にシフトした値である。セレク
タ３２の出力ａ１３、ビットシフト回路２５の出力ａ１
４がＭＡＣ２３に入力され、（ａ１３−ａ１４）の演算
がなされる、そして、ＭＡＣ２３の出力ａ１５が出力さ
れ、これが負であれば商が最小のクランプ値を満たして
いないということが判定される。この場合には、以下の
除算の処理を直ちに中止し、セレクタ３３によりＭＡＣ
２３の出力ａ１５、最大のクランプａ１６、最小クラン
プ値ａ１７のうちから最小クランプ値ａ１７を選択し、
セレクタ３３の出力ａ１８とする。そして、セレクタ３
３の出力ａ１８がレジスタ１４に取り込まれ、これが除
算の最終結果となる。
フト回路２５に入力され、最小値のクランプ処理に必要
な値として、ビットシフト回路２５の出力ａ１４がＭＡ
Ｃ２３に出力される。なお、クランプ値を２n （ｎは整
数）とすると、ｎが正数であれば、ビットシフト回路２
５の出力ａ１４はレジスタ１１の出力ａ９をｎビット下
位方向にシフトした値である。ｎが負数であれば、ビッ
トシフト回路２５の出力ａ１４はレジスタ１１の出力ａ
９を−ｎビット下位方向にシフトした値である。セレク
タ３２の出力ａ１３、ビットシフト回路２５の出力ａ１
４がＭＡＣ２３に入力され、（ａ１３−ａ１４）の演算
がなされる、そして、ＭＡＣ２３の出力ａ１５が出力さ
れ、これが負であれば商が最小のクランプ値を満たして
いないということが判定される。この場合には、以下の
除算の処理を直ちに中止し、セレクタ３３によりＭＡＣ
２３の出力ａ１５、最大のクランプａ１６、最小クラン
プ値ａ１７のうちから最小クランプ値ａ１７を選択し、
セレクタ３３の出力ａ１８とする。そして、セレクタ３
３の出力ａ１８がレジスタ１４に取り込まれ、これが除
算の最終結果となる。
【００４６】さらに、後続に除算命令がある場合は、前
述したと同様に図３に示すようにウェイト状態から直ち
に実行を開始することになる。
述したと同様に図３に示すようにウェイト状態から直ち
に実行を開始することになる。
【００４７】一方、ＭＡＣ２３の出力ａ１５が正であれ
ば、クランプされないと判定され、後の除算命令を続行
処理することになる。
ば、クランプされないと判定され、後の除算命令を続行
処理することになる。
【００４８】なお、第２サイクルにおいて、最大値のク
ランプ処理、第３サイクルで最小値のクランプ処理を行
ったが、順序が逆であってもかまわない。また、場合に
よっては一方のクランプ処理を省略するようにしてもよ
い。次のサイクル（第４サイクル）から本来の除算処理
でＭＡＣ２３が使用されることになるが、その前のサイ
クル（この実施形態では第２、第３サイクル）において
ＭＡＣ２３を用いてクランプ処理を行うことが重要であ
る。
ランプ処理、第３サイクルで最小値のクランプ処理を行
ったが、順序が逆であってもかまわない。また、場合に
よっては一方のクランプ処理を省略するようにしてもよ
い。次のサイクル（第４サイクル）から本来の除算処理
でＭＡＣ２３が使用されることになるが、その前のサイ
クル（この実施形態では第２、第３サイクル）において
ＭＡＣ２３を用いてクランプ処理を行うことが重要であ
る。
【００４９】次に、第４サイクル目では、セレクタ３０
によりレジスタ１３の出力ａ６とレジスタ１４の出力ａ
７のうちレジスタ１３の出力ａ６が選択されセレクタ３
０の出力ａ８としてＭＡＣ２３に出力される。また、セ
レクタ３１によりレジスタ１１の出力ａ９とレジスタ１
２の出力ａ４のうちレジスタ１２の出力ａ４が選択さ
れ、セレクタ３１の出力ａ１０としてＭＡＣ２３に出力
される。さらに、セレクタ３２によりレジスタ１０の出
力ａ１、「２」の値を示すａ１１、丸め処理のために加
算される値ａ１２のうち「２」の値を示すａ１１が選択
され、セレクタ３２の出力ａ１３としてＭＡＣ２３に出
力される。そして、セレクタ３０の出力ａ８、セレクタ
３１の出力ａ１０、セレクタ３２の出力ａ１３がＭＡＣ
２３に入力される。セレクタ３０の出力ａ８、セレクタ
３１の出力ａ１０は乗算項であり、セレクタ３２の出力
ａ１３は加算項である。ＭＡＣ２３の出力ａ１５がレジ
スタ１４に出力されて、レジスタ１４に取り込まれる。
ここでは、（２−ａ８×ａ１０）の演算が行われる。
によりレジスタ１３の出力ａ６とレジスタ１４の出力ａ
７のうちレジスタ１３の出力ａ６が選択されセレクタ３
０の出力ａ８としてＭＡＣ２３に出力される。また、セ
レクタ３１によりレジスタ１１の出力ａ９とレジスタ１
２の出力ａ４のうちレジスタ１２の出力ａ４が選択さ
れ、セレクタ３１の出力ａ１０としてＭＡＣ２３に出力
される。さらに、セレクタ３２によりレジスタ１０の出
力ａ１、「２」の値を示すａ１１、丸め処理のために加
算される値ａ１２のうち「２」の値を示すａ１１が選択
され、セレクタ３２の出力ａ１３としてＭＡＣ２３に出
力される。そして、セレクタ３０の出力ａ８、セレクタ
３１の出力ａ１０、セレクタ３２の出力ａ１３がＭＡＣ
２３に入力される。セレクタ３０の出力ａ８、セレクタ
３１の出力ａ１０は乗算項であり、セレクタ３２の出力
ａ１３は加算項である。ＭＡＣ２３の出力ａ１５がレジ
スタ１４に出力されて、レジスタ１４に取り込まれる。
ここでは、（２−ａ８×ａ１０）の演算が行われる。
【００５０】次に、第５サイクル目では、セレクタ３０
によりレジスタ１３の出力ａ６とレジスタ１４の出力ａ
７のうちレジスタ１４の出力ａ７が選択され、セレクタ
３０の出力ａ８としてＭＡＣ２３に出力される。また、
セレクタ３１によりレジスタ１１の出力ａ９とレジスタ
１２の出力ａ４のうちレジスタ１２の出力ａ４が選択さ
れ、セレクタ３１の出力ａ１０としてＭＡＣ２３に出力
される。さらに、セレクタ３３によりレジスタ１０の出
力ａ１、「２」の値を示すａ１１、丸め処理のために加
算される値ａ１２のうち加算値ａ１２が選択され、セレ
クタ３３の出力ａ１３としてＭＡＣ２３に出力される。
そして、セレクタ３０の出力ａ８、セレクタ２３１の出
力ａ１０、セレクタ３２の出力ａ１３がＭＡＣ２３に入
力される。ＭＡＣ２３の出力ａ１５がレジスタ１４に出
力され、レジスタ１４に取り込まれる。ここでは、（ａ
８×ａ１０）の演算が行われ、同時に丸め処理が行なわ
れる。
によりレジスタ１３の出力ａ６とレジスタ１４の出力ａ
７のうちレジスタ１４の出力ａ７が選択され、セレクタ
３０の出力ａ８としてＭＡＣ２３に出力される。また、
セレクタ３１によりレジスタ１１の出力ａ９とレジスタ
１２の出力ａ４のうちレジスタ１２の出力ａ４が選択さ
れ、セレクタ３１の出力ａ１０としてＭＡＣ２３に出力
される。さらに、セレクタ３３によりレジスタ１０の出
力ａ１、「２」の値を示すａ１１、丸め処理のために加
算される値ａ１２のうち加算値ａ１２が選択され、セレ
クタ３３の出力ａ１３としてＭＡＣ２３に出力される。
そして、セレクタ３０の出力ａ８、セレクタ２３１の出
力ａ１０、セレクタ３２の出力ａ１３がＭＡＣ２３に入
力される。ＭＡＣ２３の出力ａ１５がレジスタ１４に出
力され、レジスタ１４に取り込まれる。ここでは、（ａ
８×ａ１０）の演算が行われ、同時に丸め処理が行なわ
れる。
【００５１】上記第４サイクル、第５サイクルにおいて
は、第３サイクルで求めた除数の逆数値の精度を上げる
ための処理が行われたことになる。第６サイクル以降、
除数の逆数値が所望の精度に到達するまで上記第５サイ
クルで行った処理を繰り返し行うことになる。
は、第３サイクルで求めた除数の逆数値の精度を上げる
ための処理が行われたことになる。第６サイクル以降、
除数の逆数値が所望の精度に到達するまで上記第５サイ
クルで行った処理を繰り返し行うことになる。
【００５２】この処理が終了すると、得られた除数の逆
数値と被除数を乗算するため、セレクタ３０によりレジ
スタ１３の出力ａ６とレジスタ１４の出力ａ７のうちレ
ジスタ１４の出力ａ７が選択されセレクタ３０の出力ａ
８としてＭＡＣ２３に出力される。また、セレクタ３１
によりレジスタ１１の出力ａ９とレジスタ１２の出力ａ
４のうちレジスタ１１の出力ａ９が選択され、セレクタ
３１の出力ａ１０としてＭＡＣ２３に出力される。さら
に、セレクタ３２によりレジスタ１０の出力ａ１、
「２」の値を示すａ１１、丸め処理のために加算される
値ａ１２のうち、加算値ａ１２が選択され、セレクタの
出力ａ１３としてＭＡＣ２３に出力される。そして、セ
レクタ３０の出力ａ８、セレクタ３１の出力ａ１０、セ
レクタ３２の出力ａ１３がＭＡＣ２３に入力される。Ｍ
ＡＣ２３の出力ａ１５がレジスタ１４に出力されて、レ
ジスタ１４に取り込まれる。
数値と被除数を乗算するため、セレクタ３０によりレジ
スタ１３の出力ａ６とレジスタ１４の出力ａ７のうちレ
ジスタ１４の出力ａ７が選択されセレクタ３０の出力ａ
８としてＭＡＣ２３に出力される。また、セレクタ３１
によりレジスタ１１の出力ａ９とレジスタ１２の出力ａ
４のうちレジスタ１１の出力ａ９が選択され、セレクタ
３１の出力ａ１０としてＭＡＣ２３に出力される。さら
に、セレクタ３２によりレジスタ１０の出力ａ１、
「２」の値を示すａ１１、丸め処理のために加算される
値ａ１２のうち、加算値ａ１２が選択され、セレクタの
出力ａ１３としてＭＡＣ２３に出力される。そして、セ
レクタ３０の出力ａ８、セレクタ３１の出力ａ１０、セ
レクタ３２の出力ａ１３がＭＡＣ２３に入力される。Ｍ
ＡＣ２３の出力ａ１５がレジスタ１４に出力されて、レ
ジスタ１４に取り込まれる。
【００５３】次のサイクルでは、バレルシフタ２４にレ
ジスタ１４の出力ａ７とレジスタ１５の出力ａ１９を入
力することにより、第２サイクルでシフトした方向と逆
方向に同じ数だけレジスタ１４の出力ａ７をシフトする
ことにより、バレルシフタ２４の出力ａ２０が得られ
る。これが除算処理の結果となる。
ジスタ１４の出力ａ７とレジスタ１５の出力ａ１９を入
力することにより、第２サイクルでシフトした方向と逆
方向に同じ数だけレジスタ１４の出力ａ７をシフトする
ことにより、バレルシフタ２４の出力ａ２０が得られ
る。これが除算処理の結果となる。
【００５４】このように、上記実施形態においては、ク
ランプ処理を行うために、専用のクランプ回路を設ける
必要がなく、また、商を求めるために用いるＭＡＣ２３
をパイプライン処理の空き時間を利用してクランプ判定
を行うため、回路規模を従来に比べて縮小化してクラン
プ処理を行うことができる。さらに、商に対してクラン
プ処理をするのではなく、商を求めるのに先立ってクラ
ンプ判定を行いクランプ処理を実行するため、クランプ
処理を含めた除算処理の処理時間を短縮することができ
る。
ランプ処理を行うために、専用のクランプ回路を設ける
必要がなく、また、商を求めるために用いるＭＡＣ２３
をパイプライン処理の空き時間を利用してクランプ判定
を行うため、回路規模を従来に比べて縮小化してクラン
プ処理を行うことができる。さらに、商に対してクラン
プ処理をするのではなく、商を求めるのに先立ってクラ
ンプ判定を行いクランプ処理を実行するため、クランプ
処理を含めた除算処理の処理時間を短縮することができ
る。
【００５５】また、除算演算はレイテンシィの長い演算
であるので、除算演算が連続する場合には、先行の演算
が終了するまで待たされることになる。しかし、上記実
施形態においては、商が求まるよりも早い段階でクラン
プ処理を行うのでクランプする必要があると判定される
場合は、直ちに実行中の除算は最終的な値がクランプ値
と決まるので、商を求める処理を直ちに中止して演算を
終了させることができ、後続の除算命令又は他の処理を
直ちに始めることができる。
であるので、除算演算が連続する場合には、先行の演算
が終了するまで待たされることになる。しかし、上記実
施形態においては、商が求まるよりも早い段階でクラン
プ処理を行うのでクランプする必要があると判定される
場合は、直ちに実行中の除算は最終的な値がクランプ値
と決まるので、商を求める処理を直ちに中止して演算を
終了させることができ、後続の除算命令又は他の処理を
直ちに始めることができる。
【００５６】このような場合には、このクランプ付除算
器を備えた情報処理装置に、クランプ付除算器によりク
ランプを行う旨が判定された時にその判定結果を受けて
クランプ付除算器にクランプの判定を行った除算処理の
中止を指示する手段と、判定結果を受けてクランプの判
定を行った除算処理の後続に除算命令がある場合にはク
ランプ付除算器に後続の除算命令の開始を指示する手段
を設けるようにすれば、上記動作を実現することができ
る。これにより、全体のスループットが向上し処理全体
の実行時間の短縮化が達成できる。
器を備えた情報処理装置に、クランプ付除算器によりク
ランプを行う旨が判定された時にその判定結果を受けて
クランプ付除算器にクランプの判定を行った除算処理の
中止を指示する手段と、判定結果を受けてクランプの判
定を行った除算処理の後続に除算命令がある場合にはク
ランプ付除算器に後続の除算命令の開始を指示する手段
を設けるようにすれば、上記動作を実現することができ
る。これにより、全体のスループットが向上し処理全体
の実行時間の短縮化が達成できる。
【００５７】図４は請求項２記載の発明の一実施形態に
係るクランプ付除算器及び除算処理におけるクランプ方
法を実現する構成を示す図である。
係るクランプ付除算器及び除算処理におけるクランプ方
法を実現する構成を示す図である。
【００５８】図４に示す実施形態の特徴とするところ
は、図１に示す構成に比べて、レジスタ１０の出力ａ１
をバレルシフタ２１に直接入力する代わりにレジスタ１
０の出力ａ１又はレジスタ１１の出力ａ９をセレクタ３
４により選択してセレクタ３４の出力ａ１９としてバレ
ルシフタ２１に出力し、セレクタ３１に代えてバレルシ
フタ２１の出力ａ３又はレジスタ１２の出力ａ４をセレ
クタ３５により選択してセレクタ３５の出力ａ１０とし
てＭＡＣ２３に出力し、レジスタ１１の出力ａ９（被除
数）に対しもバレルシフタ２１に入力できるようにする
ことより、最終サイクルで除数の逆数と被除数をかける
処理において、予め被除数にシフトした値をＭＡＣ２３
に入力することが可能となるようにしたことにあり、他
の動作は図１に示す実施形態と同様である。
は、図１に示す構成に比べて、レジスタ１０の出力ａ１
をバレルシフタ２１に直接入力する代わりにレジスタ１
０の出力ａ１又はレジスタ１１の出力ａ９をセレクタ３
４により選択してセレクタ３４の出力ａ１９としてバレ
ルシフタ２１に出力し、セレクタ３１に代えてバレルシ
フタ２１の出力ａ３又はレジスタ１２の出力ａ４をセレ
クタ３５により選択してセレクタ３５の出力ａ１０とし
てＭＡＣ２３に出力し、レジスタ１１の出力ａ９（被除
数）に対しもバレルシフタ２１に入力できるようにする
ことより、最終サイクルで除数の逆数と被除数をかける
処理において、予め被除数にシフトした値をＭＡＣ２３
に入力することが可能となるようにしたことにあり、他
の動作は図１に示す実施形態と同様である。
【００５９】この実施形態では、クランプ値の最大値を
「１」に限定することにより、除算処理の最終段で行わ
れるシフト処理の代わりに予め被除数も除数と同じビッ
トだけシフトすることが可能となるので実現できる。こ
れは、被除数がビットあふれする場合には、必ず最大値
にクランプされると判定できるからである。
「１」に限定することにより、除算処理の最終段で行わ
れるシフト処理の代わりに予め被除数も除数と同じビッ
トだけシフトすることが可能となるので実現できる。こ
れは、被除数がビットあふれする場合には、必ず最大値
にクランプされると判定できるからである。
【００６０】具体的には、例えば除数を「００１１」、
被除数を「０１１０」とすれば、除数に対するシフト量
は２ビットである。したがって、本方式ではシフト後は
被除数は「１０００」となり、ビットあふれが生じて除
算処理が不可能となる。しかしながら、このようなビッ
トあふれが生じる場合は、必ず被除数が除数よりも大き
い場合である。すなわち、除算結果が「１」以上になる
場合である。ゆえに、クランプ値の最大値を「１」と限
定するようにすれば、被除数がビットあふれする場合に
は必ずクランプ処理で検出されるので正常な処理が可能
となる。
被除数を「０１１０」とすれば、除数に対するシフト量
は２ビットである。したがって、本方式ではシフト後は
被除数は「１０００」となり、ビットあふれが生じて除
算処理が不可能となる。しかしながら、このようなビッ
トあふれが生じる場合は、必ず被除数が除数よりも大き
い場合である。すなわち、除算結果が「１」以上になる
場合である。ゆえに、クランプ値の最大値を「１」と限
定するようにすれば、被除数がビットあふれする場合に
は必ずクランプ処理で検出されるので正常な処理が可能
となる。
【００６１】したがって、この実施形態においては、前
述した実施形態において得られる効果に加えて、クラン
プ値の最大値を「１」以下に限定するようにしたので、
ニュートンラプソン法において最終段で行なわれるシフ
ト動作を省略することができ、除算処理をより短縮する
ことができる。
述した実施形態において得られる効果に加えて、クラン
プ値の最大値を「１」以下に限定するようにしたので、
ニュートンラプソン法において最終段で行なわれるシフ
ト動作を省略することができ、除算処理をより短縮する
ことができる。
【００６２】
【発明の効果】以上説明したように、請求項１又は４記
載の発明によれば、商に対してクランプ処理を行うので
はなく、商が求まるよりも早い段階でクランプ処理を行
うようにしたので、除算処理の時間を短縮することがで
きる。また、商を求めるために用いられるＭＡＣ演算器
を利用にしてクランプ処理の判定を行うようにしたの
で、専用のクランプ回路を設ける必要がなくなり、構成
の小型化を図ることができる。
載の発明によれば、商に対してクランプ処理を行うので
はなく、商が求まるよりも早い段階でクランプ処理を行
うようにしたので、除算処理の時間を短縮することがで
きる。また、商を求めるために用いられるＭＡＣ演算器
を利用にしてクランプ処理の判定を行うようにしたの
で、専用のクランプ回路を設ける必要がなくなり、構成
の小型化を図ることができる。
【００６３】請求項２記載の発明によれば、上限クラン
プ値を「１」以下に限定することにより、ニュートンラ
プソン法で除数と被除数を乗算した後に実行されるシフ
ト演算を省略することが可能となり、除算時間の短縮な
らびに構成の小型化を図ることができる。
プ値を「１」以下に限定することにより、ニュートンラ
プソン法で除数と被除数を乗算した後に実行されるシフ
ト演算を省略することが可能となり、除算時間の短縮な
らびに構成の小型化を図ることができる。
【００６４】請求項３記載の発明によれば、クランプす
る必要があると判定された場合には除算処理が直ちに終
了し、後続の除算命令を直ちに開始することが可能とな
り、連続した除算処理全体のスループットが向上し処理
全体の実行時間の短縮化が達成できる。
る必要があると判定された場合には除算処理が直ちに終
了し、後続の除算命令を直ちに開始することが可能とな
り、連続した除算処理全体のスループットが向上し処理
全体の実行時間の短縮化が達成できる。
【図１】請求項１又は４記載の発明の一実施形態に係る
クランプ付除算器及び除算処理におけるクランプ方法を
実現する構成を示す図である。
クランプ付除算器及び除算処理におけるクランプ方法を
実現する構成を示す図である。
【図２】図１に示すＭＡＣの構成を示す図である。
【図３】クランプ判定処理による後続の除算命令の実行
タイミングを示す図である。
タイミングを示す図である。
【図４】請求項２記載の発明の一実施形態に係るクラン
プ付除算器及び除算処理におけるクランプ方法を実現す
る構成を示す図である。
プ付除算器及び除算処理におけるクランプ方法を実現す
る構成を示す図である。
【図５】従来のクランプ付除算器の構成を示す図であ
る。
る。
１０，１１，１２，１３，１４，１５，５０，５１，５
２，５３，５４，５５レジスタ ２０，６０ プライオリティエンコーダ ２１，２４，６１，６４ バレルシフタ ２２，６２ ＲＯＭ ２３，６３ ＭＡＣ ２５ ビットシフト回路 ３０，３１，３２，３３，３４，３５，７０，７１，７
２，２３３ セレクタ ６５ クランプ回路 ２３１ 乗算器 ２３２ 加減算器
２，５３，５４，５５レジスタ ２０，６０ プライオリティエンコーダ ２１，２４，６１，６４ バレルシフタ ２２，６２ ＲＯＭ ２３，６３ ＭＡＣ ２５ ビットシフト回路 ３０，３１，３２，３３，３４，３５，７０，７１，７
２，２３３ セレクタ ６５ クランプ回路 ２３１ 乗算器 ２３２ 加減算器
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 7/52 G06T 1/00
Claims (5)
- 【請求項１】 除算結果が２m （ｍは整数）の上限クラ
ンプ値以上又は２n（ｎは整数）の下限クランプ値以下
である場合には、除算結果を上限クランプ値又は下限ク
ランプ値にクランプするクランンプ付除算器において、 除算結果が上限クランプ値以上であるか否かを判定する
場合は、除数又は被除数をｍビット下位側又は上位側に
シフトし、除算結果が下限クランプ値以下であるか否か
を判定する場合には、除数又は被除数をｎビット上位側
又は下位側にシフトするビットシフト回路と、 除数又は被除数から前記ビットシフト回路によってシフ
トされた被除数又は除数を減算し、減算結果に基づいて
除算結果を上限クランプ値又は下限クランプ値にクラン
プするか否かを商を求める前に判定するＭＡＣ演算器
と、 前記ＭＡＣ演算器によるクランプ判定結果に基づいて、
上限クランプ値又は下限クランプ値を除算結果として出
力する出力回路とを有することを特徴とするクランプ付
除算器。 - 【請求項２】 前記上限クランプ値を「１」以下に設定
し、被除数を除数と同様にシフトして被除数を除数と同
様に規格化し、シフトされた被除数と除数の逆数値を前
記ＭＡＣ演算器により乗算して商を求めることを特徴と
する請求項１記載のクランプ付除算器。 - 【請求項３】 前記ＭＡＣ演算器は、乗算器と加減算器
を備えて商を算出する演算を行うことを特徴とする請求
項１又は２記載のクランプ付除算器。 - 【請求項４】 請求項１，２又は３記載の前記クランプ
付除算器と、 前記クランプ付除算器によりクランプを行う旨判定され
た場合には、その判定結果を受けて、前記クランプ付除
算器にクランプの判定を行った除算処理の中止を指示す
る手段と、 前記判定結果を受けて、クランプの判定を行った除算処
理の後続に除算命令がある場合には、前記クランプ付除
算器に前記除算命令の開始を指示する手段とを有するこ
とを特徴とするクランプ付除算器を備えた情報処理装
置。 - 【請求項５】 ニュートンラプソン法のアルゴリズムを
用いて除算処理を行い、除算結果が２m （ｍは整数）の
上限クランプ値以上又は２n （ｎは整数）の下限クラン
プ値以下である場合には、除算結果を上限クランプ値又
は下限クランプ値にクランプする除算処理におけるクラ
ンプ方法において、 除算結果が上限クランプ値以上であるか否かを判定する
場合は、除数又は被除数をｍビット下位側又は上位側に
シフトし、 除算結果が下限クランプ値以下であるか否かを判定する
場合には、除数又は被除数をｎビット上位側又は下位側
にシフトし、 商を算出するＭＡＣ演算器により、除数又は被除数から
前記ビットシフト回路によってシフトされた被除数又は
除数を減算し、 減算結果に基づいて除算結果を上限クランプ値又は下限
クランプ値にクランプするか否かを商を求める前に判定
することを特徴とする除算処理におけるクランプ方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23800396A JP3352887B2 (ja) | 1996-09-09 | 1996-09-09 | クランプ付除算器、このクランプ付除算器を備えた情報処理装置及び除算処理におけるクランプ方法 |
| US08/923,926 US5928318A (en) | 1996-09-09 | 1997-09-05 | Clamping divider, processor having clamping divider, and method for clamping in division |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23800396A JP3352887B2 (ja) | 1996-09-09 | 1996-09-09 | クランプ付除算器、このクランプ付除算器を備えた情報処理装置及び除算処理におけるクランプ方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1083279A JPH1083279A (ja) | 1998-03-31 |
| JP3352887B2 true JP3352887B2 (ja) | 2002-12-03 |
Family
ID=17023698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23800396A Expired - Fee Related JP3352887B2 (ja) | 1996-09-09 | 1996-09-09 | クランプ付除算器、このクランプ付除算器を備えた情報処理装置及び除算処理におけるクランプ方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5928318A (ja) |
| JP (1) | JP3352887B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6298085B1 (en) | 1997-10-23 | 2001-10-02 | Sony Corporation | Source encoding using shuffling of data to provide robust error recovery in a burst error-environment |
| US6282684B1 (en) | 1997-10-23 | 2001-08-28 | Sony Corporation | Apparatus and method for recovery of data in a lossy transmission environment |
| US6581170B1 (en) | 1997-10-23 | 2003-06-17 | Sony Corporation | Source coding to provide for robust error recovery during transmission losses |
| US6260054B1 (en) * | 1998-10-29 | 2001-07-10 | Neomagic Corp. | Reciprocal generator using piece-wise-linear segments of varying width with floating-point format |
| US6621936B1 (en) | 1999-02-12 | 2003-09-16 | Sony Corporation | Method and apparatus for spatial class reduction |
| US6418548B1 (en) | 1999-02-12 | 2002-07-09 | Sony Corporation | Method and apparatus for preprocessing for peripheral erroneous data |
| US6519369B1 (en) | 1999-02-12 | 2003-02-11 | Sony Corporation | Method and apparatus for filter tap expansion |
| US6591398B1 (en) | 1999-02-12 | 2003-07-08 | Sony Corporation | Multiple processing system |
| US6535148B1 (en) * | 1999-02-12 | 2003-03-18 | Sony Corporation | Method and apparatus for truncated decoding |
| US6549672B1 (en) | 1999-06-29 | 2003-04-15 | Sony Corporation | Method and apparatus for recovery of encoded data using central value |
| US6493842B1 (en) | 1999-06-29 | 2002-12-10 | Sony Corporation | Time-varying randomization for data synchronization and implicit information transmission |
| US6473876B1 (en) | 1999-06-29 | 2002-10-29 | Sony Corporation | Method and apparatus for encoding of bitstreams using rotation |
| US6539517B1 (en) | 1999-11-09 | 2003-03-25 | Sony Corporation | Data transformation for explicit transmission of control information |
| US6754371B1 (en) | 1999-12-07 | 2004-06-22 | Sony Corporation | Method and apparatus for past and future motion classification |
| US6598065B1 (en) * | 1999-12-23 | 2003-07-22 | Intel Corporation | Method for achieving correctly rounded quotients in algorithms based on fused multiply-accumulate without requiring the intermediate calculation of a correctly rounded reciprocal |
| KR100456035B1 (ko) * | 2002-10-11 | 2004-11-08 | 주식회사 모티스 | 나눗셈 장치 |
| US7539720B2 (en) * | 2004-12-15 | 2009-05-26 | Sun Microsystems, Inc. | Low latency integer divider and integration with floating point divider and method |
| US8015228B2 (en) | 2005-02-16 | 2011-09-06 | Arm Limited | Data processing apparatus and method for performing a reciprocal operation on an input value to produce a result value |
| US7747667B2 (en) | 2005-02-16 | 2010-06-29 | Arm Limited | Data processing apparatus and method for determining an initial estimate of a result value of a reciprocal operation |
| WO2008069390A1 (en) * | 2006-12-07 | 2008-06-12 | Electronics And Telecommunications Research Institute | Apparatus and method for generating mean value |
| KR100901478B1 (ko) * | 2006-12-07 | 2009-06-08 | 한국전자통신연구원 | 나눗셈기의 평균값 출력 장치 및 출력 방법 |
| US8452831B2 (en) * | 2009-03-31 | 2013-05-28 | Oracle America, Inc. | Apparatus and method for implementing hardware support for denormalized operands for floating-point divide operations |
| US9086890B2 (en) | 2012-01-06 | 2015-07-21 | Oracle International Corporation | Division unit with normalization circuit and plural divide engines for receiving instructions when divide engine availability is indicated |
| JP2016062404A (ja) * | 2014-09-19 | 2016-04-25 | サンケン電気株式会社 | 演算処理方法及び演算処理装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4999801A (en) * | 1988-07-15 | 1991-03-12 | Fujitsu Limited | Floating point operation unit in division and square root operations |
| US5046038A (en) * | 1989-07-07 | 1991-09-03 | Cyrix Corporation | Method and apparatus for performing division using a rectangular aspect ratio multiplier |
| US5307303A (en) * | 1989-07-07 | 1994-04-26 | Cyrix Corporation | Method and apparatus for performing division using a rectangular aspect ratio multiplier |
| DE69231051T2 (de) * | 1991-09-05 | 2001-01-18 | Cyrix Corp | Verfahren und Anordnung zur vorteilierten Division |
| JP3609512B2 (ja) * | 1994-12-15 | 2005-01-12 | 株式会社東芝 | 演算器 |
-
1996
- 1996-09-09 JP JP23800396A patent/JP3352887B2/ja not_active Expired - Fee Related
-
1997
- 1997-09-05 US US08/923,926 patent/US5928318A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1083279A (ja) | 1998-03-31 |
| US5928318A (en) | 1999-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3352887B2 (ja) | クランプ付除算器、このクランプ付除算器を備えた情報処理装置及び除算処理におけるクランプ方法 | |
| JPH0477932B2 (ja) | ||
| JP2001222410A (ja) | 除算器 | |
| JPH0540605A (ja) | 浮動小数点乗算装置 | |
| JP3064405B2 (ja) | 複素数の演算処理方式 | |
| JPH0511980A (ja) | 桁あふれ検出方式とその回路 | |
| KR100309520B1 (ko) | 라운드오프기능을갖는승산방법및승산회로 | |
| JPS62197868A (ja) | パイプライン構成の直線近似変換回路 | |
| JP2807170B2 (ja) | 演算装置 | |
| JP3122622B2 (ja) | 除算装置 | |
| JPS59116852A (ja) | 高速除算装置 | |
| JP2608090B2 (ja) | 高基数非回復型除算装置 | |
| JP3659408B2 (ja) | データ演算処理装置及びデータ演算処理プログラム | |
| JP3229057B2 (ja) | 例外処理装置 | |
| JPH0414173A (ja) | 固定小数点演算器 | |
| JP3530418B2 (ja) | 乗算装置 | |
| JP2761145B2 (ja) | 開平演算装置 | |
| JP2903529B2 (ja) | ベクトル演算方式 | |
| JPS60171535A (ja) | 除算装置 | |
| JP2003029960A (ja) | 浮動小数点加算器のショートパスにおける丸めステップの排除 | |
| JPH1040073A (ja) | ディジタル信号処理装置 | |
| JP2995721B2 (ja) | 除算装置および除算方法 | |
| JP2001092639A (ja) | 除算・開平演算装置 | |
| JPS6129020B2 (ja) | ||
| JPH01274234A (ja) | 除算装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070920 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |