JP3350032B2 - 液晶表示パネル - Google Patents
液晶表示パネルInfo
- Publication number
- JP3350032B2 JP3350032B2 JP2000365244A JP2000365244A JP3350032B2 JP 3350032 B2 JP3350032 B2 JP 3350032B2 JP 2000365244 A JP2000365244 A JP 2000365244A JP 2000365244 A JP2000365244 A JP 2000365244A JP 3350032 B2 JP3350032 B2 JP 3350032B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- common
- liquid crystal
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示パネルに
係り、特に、電荷保持用キヤパシタ部、画素部、配線部
に使用される酸化インジウムスズ（以下、ＩＴＯとい
う）膜を結晶化した液晶表示パネルに関する。
係り、特に、電荷保持用キヤパシタ部、画素部、配線部
に使用される酸化インジウムスズ（以下、ＩＴＯとい
う）膜を結晶化した液晶表示パネルに関する。
【０００２】
【従来の技術】フラツトデイスプレイ装置用の表示部と
して、近年、アクテイブマトリクス方式の液晶表示パネ
ルが注目されている。以下、この種液晶表示パネルの従
来技術を図面により説明する。
して、近年、アクテイブマトリクス方式の液晶表示パネ
ルが注目されている。以下、この種液晶表示パネルの従
来技術を図面により説明する。
【０００３】図５は従来技術による液晶表示パネルの構
造を示す断面図である。図５において、５０１は透明基
板、５０２は多結晶シリコン膜、５０３はゲート酸化
膜、５０４はゲート電極、５０５はソース・ドレイン領
域、５０６はコモン引き出し用下部電極、５０７はコモ
ン電極、５０８は層間絶縁膜、５０９，５１０はスルー
ホール、５１１はソース・ドレイン電極、５１２はコモ
ン引き出し電極、５１３は画素電極、５１４はスイツチ
ングＴＦＴ部、５１５は電荷保持用キヤパシタ部、５１
６はコモン電極引き出し部である。
造を示す断面図である。図５において、５０１は透明基
板、５０２は多結晶シリコン膜、５０３はゲート酸化
膜、５０４はゲート電極、５０５はソース・ドレイン領
域、５０６はコモン引き出し用下部電極、５０７はコモ
ン電極、５０８は層間絶縁膜、５０９，５１０はスルー
ホール、５１１はソース・ドレイン電極、５１２はコモ
ン引き出し電極、５１３は画素電極、５１４はスイツチ
ングＴＦＴ部、５１５は電荷保持用キヤパシタ部、５１
６はコモン電極引き出し部である。
【０００４】図５に示す従来技術は、アクテイブマトリ
クス液晶表示パネルの１画素分の構造を示したものであ
り、１画素は、スイツチングＴＦＴ部５１４と、電荷保
持用キヤパシタ部５１５と、コモン電極引き出し部５１
６とにより構成されている。
クス液晶表示パネルの１画素分の構造を示したものであ
り、１画素は、スイツチングＴＦＴ部５１４と、電荷保
持用キヤパシタ部５１５と、コモン電極引き出し部５１
６とにより構成されている。
【０００５】スイツチングＴＦＴ部５１４は、不純物を
ドープした多結晶シリコン膜から成るソース・ドレイン
領域５０５と、層間絶縁膜５０８に設けられたコンタク
トホール５０９を介してソース・ドレイン領域５０５に
接続されているＡｌより成るソース・ドレイン電極５１
１と、多結晶シリコン膜５０２上に、ゲート酸化膜５０
３を介して設けられたゲート電極５０４とにより構成さ
れている。
ドープした多結晶シリコン膜から成るソース・ドレイン
領域５０５と、層間絶縁膜５０８に設けられたコンタク
トホール５０９を介してソース・ドレイン領域５０５に
接続されているＡｌより成るソース・ドレイン電極５１
１と、多結晶シリコン膜５０２上に、ゲート酸化膜５０
３を介して設けられたゲート電極５０４とにより構成さ
れている。
【０００６】電荷保持用キヤパシタ部５１５は、ＩＴＯ
膜から成る電荷保持用キヤパシタの下部電極を兼ねたコ
モン電極５０７と、層間絶縁膜５０８を介して対向して
設けられており、前記ソース・ドレイン電極５１１の一
方に接続されているＩＴＯ膜から成る画素電極５１３と
により構成されている。コモン電極５０７と画素電極５
１３とにより構成される電荷保持用キヤパシタは、ＴＦ
Ｔのオフ電流の経時変化及び液晶抵抗の低下等により生
じる表示画像の劣化、表示むらを補償し、画質の良好な
表示を得るためのものである。
膜から成る電荷保持用キヤパシタの下部電極を兼ねたコ
モン電極５０７と、層間絶縁膜５０８を介して対向して
設けられており、前記ソース・ドレイン電極５１１の一
方に接続されているＩＴＯ膜から成る画素電極５１３と
により構成されている。コモン電極５０７と画素電極５
１３とにより構成される電荷保持用キヤパシタは、ＴＦ
Ｔのオフ電流の経時変化及び液晶抵抗の低下等により生
じる表示画像の劣化、表示むらを補償し、画質の良好な
表示を得るためのものである。
【０００７】コモン電極引き出し部５１６は、コモン電
極５０７と接続されているコモン引き出し用下部電極５
０６と、層間絶縁膜５０８に設けたスルーホール５１０
を介してコモン引き出し用下部電極５０６と接続された
Ａｌより成るコモン引き出し電極５１２とにより構成さ
れている。
極５０７と接続されているコモン引き出し用下部電極５
０６と、層間絶縁膜５０８に設けたスルーホール５１０
を介してコモン引き出し用下部電極５０６と接続された
Ａｌより成るコモン引き出し電極５１２とにより構成さ
れている。
【０００８】前述したように構成されている従来技術に
おいて、コモン電極引き出し部５１６は、コモン引き出
し用下部電極５０６の上の層間絶縁膜５０８をホト・エ
ツチングにより選択的に除去してスルーホール５１０を
形成し、該スルーホール５１０を介して、コモン引き出
し用下部電極５０６とコモン引き出し電極とを接続して
いる。このため、この従来技術は、Ａｌから成るコモン
引き出し用の下部電極５０６を形成しておく必要があ
り、製造工程がその分多くなつている。これに対し、コ
モン引き出し用下部電極５０６を無くして、コモン電極
５０７とコモン引き出し電極５１２とを直接接続する構
造も考えられる。しかしながら、コモン電極５０７を形
成しているＩＴＯ膜は、フツ酸系エツチヤントに対する
耐性が無いため、コモン電極５０７上の層間絶縁膜５０
８をホト・エツチングにより選択的に除去してスルーホ
ールを形成しようとする場合、そのエツチング時にＩＴ
Ｏ膜によるコモン電極５０７が損傷を受けることが避け
られず、スルーホールを形成することが困難であつた。
おいて、コモン電極引き出し部５１６は、コモン引き出
し用下部電極５０６の上の層間絶縁膜５０８をホト・エ
ツチングにより選択的に除去してスルーホール５１０を
形成し、該スルーホール５１０を介して、コモン引き出
し用下部電極５０６とコモン引き出し電極とを接続して
いる。このため、この従来技術は、Ａｌから成るコモン
引き出し用の下部電極５０６を形成しておく必要があ
り、製造工程がその分多くなつている。これに対し、コ
モン引き出し用下部電極５０６を無くして、コモン電極
５０７とコモン引き出し電極５１２とを直接接続する構
造も考えられる。しかしながら、コモン電極５０７を形
成しているＩＴＯ膜は、フツ酸系エツチヤントに対する
耐性が無いため、コモン電極５０７上の層間絶縁膜５０
８をホト・エツチングにより選択的に除去してスルーホ
ールを形成しようとする場合、そのエツチング時にＩＴ
Ｏ膜によるコモン電極５０７が損傷を受けることが避け
られず、スルーホールを形成することが困難であつた。
【０００９】なお、この種液晶表示パネルに関する従来
技術として、例えば、特開昭５８−１３０５６１号公報
等に記載された技術が知られており、また、特願昭６２
−２３４７５６号，特願昭６３−１９６５７号として提
案した技術がある。
技術として、例えば、特開昭５８−１３０５６１号公報
等に記載された技術が知られており、また、特願昭６２
−２３４７５６号，特願昭６３−１９６５７号として提
案した技術がある。
【００１０】
【発明が解決しようとする課題】前述した従来技術は、
コモン引き出し用の下部電極を必要とし、その製造工程
が余分にかかるという問題点を有し、また、ＩＴＯ膜か
ら成るコモン電極上にスルーホールを形成して、コモン
電極とコモン引き出し電極とを直接接続する構造を実現
しようとすると、コモン電極であるＩＴＯ膜がスルーホ
ール形成時のエツチングにより損傷を受けることを避け
ることができず、製造時の歩留まりが低下してしまい実
現できないという問題点を有していた。
コモン引き出し用の下部電極を必要とし、その製造工程
が余分にかかるという問題点を有し、また、ＩＴＯ膜か
ら成るコモン電極上にスルーホールを形成して、コモン
電極とコモン引き出し電極とを直接接続する構造を実現
しようとすると、コモン電極であるＩＴＯ膜がスルーホ
ール形成時のエツチングにより損傷を受けることを避け
ることができず、製造時の歩留まりが低下してしまい実
現できないという問題点を有していた。
【００１１】本発明の目的は、前記従来技術の問題点を
解決し、かつ、多結晶ＩＴＯ膜が耐エツチング特性に優
れていることを利用して、多結晶ＩＴＯ膜をフツ酸系エ
ツチヤントに対する保護膜として使用した液晶表示パネ
ルを提供することにある。
解決し、かつ、多結晶ＩＴＯ膜が耐エツチング特性に優
れていることを利用して、多結晶ＩＴＯ膜をフツ酸系エ
ツチヤントに対する保護膜として使用した液晶表示パネ
ルを提供することにある。
【００１２】
【課題を解決するための手段】本発明によれば、前記目
的は、液晶表示パネルにおいて、該液晶表示パネルの基
板上に、金属で構成したゲート電極と、該ゲート電極の
上に形成した絶縁膜と、該絶縁膜の上に形成したキュー
ビック・ビックスバイト型の結晶構造を有する多結晶酸
化インジウムスズ膜と、該多結晶酸化インジウムスズ膜
上に形成したソース・ドレイン電極とを有することによ
り達成される。
的は、液晶表示パネルにおいて、該液晶表示パネルの基
板上に、金属で構成したゲート電極と、該ゲート電極の
上に形成した絶縁膜と、該絶縁膜の上に形成したキュー
ビック・ビックスバイト型の結晶構造を有する多結晶酸
化インジウムスズ膜と、該多結晶酸化インジウムスズ膜
上に形成したソース・ドレイン電極とを有することによ
り達成される。
【００１３】前記キュービック・ビックスバイトなる語
は、キュービックが立方格子であることを、ビックスバ
イトがホタル石型構造の変形型であることを意味し、前
述のキュービック・ビックスバイト型の結晶構造は、立
方格子を持つホタル石型構造の変形型酸化の結晶であ
り、インジウムスズの結晶構造として公知のものであ
る。
は、キュービックが立方格子であることを、ビックスバ
イトがホタル石型構造の変形型であることを意味し、前
述のキュービック・ビックスバイト型の結晶構造は、立
方格子を持つホタル石型構造の変形型酸化の結晶であ
り、インジウムスズの結晶構造として公知のものであ
る。
【００１４】以下、多結晶ＩＴＯ膜のエツチヤントに対
する耐エツチング性について具体的に説明する。
する耐エツチング性について具体的に説明する。
【００１５】図２は、本発明者等が見出した、前記多結
晶ＩＴＯ膜の耐エツチング性に関する実験データであ
り、非晶質ＩＴＯ膜、キュービック・ビックスバイト型
の結晶構造を有する多結晶ＩＴＯ膜、及び、層間絶縁膜
として通常に使用されているＳ iＯ2膜、ＰＳＧ膜をフツ
酸系エツチヤントでエツチングした場合の、エツチング
時間に対するエツチング膜厚の関係を説明する図であ
る。
晶ＩＴＯ膜の耐エツチング性に関する実験データであ
り、非晶質ＩＴＯ膜、キュービック・ビックスバイト型
の結晶構造を有する多結晶ＩＴＯ膜、及び、層間絶縁膜
として通常に使用されているＳ iＯ2膜、ＰＳＧ膜をフツ
酸系エツチヤントでエツチングした場合の、エツチング
時間に対するエツチング膜厚の関係を説明する図であ
る。
【００１６】図２において、ＩＴＯ膜はスパツタ法で、
ＰＳＧ膜及びＳiＯ2膜は常圧ＣＶＤ法でそれぞれ形成
し、フツ酸系エツチヤントとして、ＮＨ4ＦとＣＨ3ＣＯ
2Ｈの混合溶液を使用した。
ＰＳＧ膜及びＳiＯ2膜は常圧ＣＶＤ法でそれぞれ形成
し、フツ酸系エツチヤントとして、ＮＨ4ＦとＣＨ3ＣＯ
2Ｈの混合溶液を使用した。
【００１７】図２より明らかなように、非晶質ＩＴＯ
膜、ＰＳＧ膜及びＳiＯ2膜は、フツ酸系エツチヤントに
対する耐エツチング性に差が少なく、非晶質ＩＴＯ膜
は、ＰＳＧ膜，ＳiＯ2膜等の層間絶縁膜に比較して、耐
エツチング性が悪い。よつて、前述したように、ＩＴＯ
膜から成るコモン電極上にスルーホールを形成する場合
には、コモン電極の損傷が避けられないことになる。
膜、ＰＳＧ膜及びＳiＯ2膜は、フツ酸系エツチヤントに
対する耐エツチング性に差が少なく、非晶質ＩＴＯ膜
は、ＰＳＧ膜，ＳiＯ2膜等の層間絶縁膜に比較して、耐
エツチング性が悪い。よつて、前述したように、ＩＴＯ
膜から成るコモン電極上にスルーホールを形成する場合
には、コモン電極の損傷が避けられないことになる。
【００１８】一方、図２より、キュービック・ビックス
バイト型の結晶構造を有する多結晶ＩＴＯ膜は、非晶質
ＩＴＯ膜，ＰＳＧ膜，ＳiＯ2膜が０．５μｍ〜０．２μ
ｍエツチングされる間に、エツチングによる膜厚の損失
がほとんど生じないことがわかる。従つて、コモン電極
にｃｕｂｉｃ ｂｉｘｂｙｔｅ型の結晶構造を有する多
結晶ＩＴＯ膜を用いることにより、コモン電極を損傷す
ることなく、コモン電極上にスルーホールを形成するこ
とが可能となり、前述した目的を達成することができ
る。
バイト型の結晶構造を有する多結晶ＩＴＯ膜は、非晶質
ＩＴＯ膜，ＰＳＧ膜，ＳiＯ2膜が０．５μｍ〜０．２μ
ｍエツチングされる間に、エツチングによる膜厚の損失
がほとんど生じないことがわかる。従つて、コモン電極
にｃｕｂｉｃ ｂｉｘｂｙｔｅ型の結晶構造を有する多
結晶ＩＴＯ膜を用いることにより、コモン電極を損傷す
ることなく、コモン電極上にスルーホールを形成するこ
とが可能となり、前述した目的を達成することができ
る。
【００１９】フツ酸系エツチヤントとしては、フツ酸系
水溶液のみならず、ＣＦ4，ＣＦ4＋Ｈ2，Ｃ2Ｆ6，Ｃ3Ｆ
8等から成るフツ酸系エツチングガスを使用してもよ
く、図２と同様な結果が得られた。また、層間絶縁膜の
形成方法としては、常圧または減圧ＣＶＤ法の他に、プ
ラズマＣＶＤ法，スパツタ法等を用いることも可能であ
り、いずれの方法で形成した絶縁膜を用いても同様であ
る。
水溶液のみならず、ＣＦ4，ＣＦ4＋Ｈ2，Ｃ2Ｆ6，Ｃ3Ｆ
8等から成るフツ酸系エツチングガスを使用してもよ
く、図２と同様な結果が得られた。また、層間絶縁膜の
形成方法としては、常圧または減圧ＣＶＤ法の他に、プ
ラズマＣＶＤ法，スパツタ法等を用いることも可能であ
り、いずれの方法で形成した絶縁膜を用いても同様であ
る。
【００２０】前述した構造の多結晶ＩＴＯ膜は、耐エツ
チング性に優れているため、電極形状の加工方法に問題
があるが、非晶質ＩＴＯ膜の状態で電極形状を加工後、
熱処理，レーザ照射等を施す等により、非晶質ＩＴＯ膜
を前述した構造の多結晶ＩＴＯ膜に変換して形成するこ
とができる。これにより、電極形状の加工方法の問題を
解決し、容易に多結晶ＩＴＯ膜を形成することができ
る。
チング性に優れているため、電極形状の加工方法に問題
があるが、非晶質ＩＴＯ膜の状態で電極形状を加工後、
熱処理，レーザ照射等を施す等により、非晶質ＩＴＯ膜
を前述した構造の多結晶ＩＴＯ膜に変換して形成するこ
とができる。これにより、電極形状の加工方法の問題を
解決し、容易に多結晶ＩＴＯ膜を形成することができ
る。
【００２１】なお、ＩＴＯ膜の結晶性及び結晶構造に変
化に関しては、東京大学工学部総合試験所年報第４６巻
ｐｐ.189〜192、及び、Ｔhin Ｓoild Ｆilms 、151(198
7)、ｐ.215〜ｐ.222及びｐ.355〜ｐ.364等の参考文献が
ある。
化に関しては、東京大学工学部総合試験所年報第４６巻
ｐｐ.189〜192、及び、Ｔhin Ｓoild Ｆilms 、151(198
7)、ｐ.215〜ｐ.222及びｐ.355〜ｐ.364等の参考文献が
ある。
【００２２】コモン電極は、フツ酸系エツチヤントに対
する耐エツチング性に優れたキュービック・ビックスバ
イト型の結晶構造を有する多結晶ＩＴＯ膜により形成さ
れているため、エツチング時に、コモン電極が損傷され
ることがない。従つて、本発明によれば、Ａｌ等から成
るコモン引き出し用の下部電極を形成する等の余分な工
程を必要とせずに、電極上部の層間絶縁膜を選択的にパ
ターニングしてスルーホールを形成し、コモン電極とコ
モン引き出し電極とを直接接続することができる。ま
た、前記構造の多結晶ＩＴＯ膜は、非晶質ＩＴＯ膜に比
較して、透過率，電気伝導度ともに高く、透明導電膜と
しての特性も優れており、液晶表示パネルとしての特性
も向上させることができ、さらに、多結晶ＩＴＯ膜の耐
エツチング性を利用して、多結晶ＩＴＯ膜を、フツ酸系
エツチヤントに対する保護膜として使用することが可能
である。
する耐エツチング性に優れたキュービック・ビックスバ
イト型の結晶構造を有する多結晶ＩＴＯ膜により形成さ
れているため、エツチング時に、コモン電極が損傷され
ることがない。従つて、本発明によれば、Ａｌ等から成
るコモン引き出し用の下部電極を形成する等の余分な工
程を必要とせずに、電極上部の層間絶縁膜を選択的にパ
ターニングしてスルーホールを形成し、コモン電極とコ
モン引き出し電極とを直接接続することができる。ま
た、前記構造の多結晶ＩＴＯ膜は、非晶質ＩＴＯ膜に比
較して、透過率，電気伝導度ともに高く、透明導電膜と
しての特性も優れており、液晶表示パネルとしての特性
も向上させることができ、さらに、多結晶ＩＴＯ膜の耐
エツチング性を利用して、多結晶ＩＴＯ膜を、フツ酸系
エツチヤントに対する保護膜として使用することが可能
である。
【００２３】
【発明の実施の形態】以下、本発明による液晶表示パネ
ルの一実施形態の構造とその製造方法を図面により詳細
に説明する。
ルの一実施形態の構造とその製造方法を図面により詳細
に説明する。
【００２４】図１（ａ）〜図１（ｆ）は、本発明による
液晶表示パネルの１画素及びコモン電極引き出し部の製
造工程ごとの断面を示す図である。図１において、１０
１はガラス基板、１０２は多結晶シリコン膜、１０３は
ゲート酸化膜、１０４はゲート電極、１０５はソース・
ドレイン電極、１０６，１０６’はコモン電極、１０７
は層間絶縁膜、１０８，１０９はスルーホール、１１０
はソース・ドレイン電極、１１１はコモン引き出し電
極、１１２は画素電極、１１３はスイツチングＴＦＴ
部、１１４は電荷保持用キヤパシタ部、１１５はコモン
電極引き出し部である。
液晶表示パネルの１画素及びコモン電極引き出し部の製
造工程ごとの断面を示す図である。図１において、１０
１はガラス基板、１０２は多結晶シリコン膜、１０３は
ゲート酸化膜、１０４はゲート電極、１０５はソース・
ドレイン電極、１０６，１０６’はコモン電極、１０７
は層間絶縁膜、１０８，１０９はスルーホール、１１０
はソース・ドレイン電極、１１１はコモン引き出し電
極、１１２は画素電極、１１３はスイツチングＴＦＴ
部、１１４は電荷保持用キヤパシタ部、１１５はコモン
電極引き出し部である。
【００２５】本発明による液晶表示パネルの１画素及び
コモン電極引き出し部は、図１（ｆ）に示すように、ス
イツチングＴＦＴ部１１３と、電荷保持用キヤパシタ部
１１４と、コモン電極引き出し部１１５により構成さ
れ、コモン電極引き出し部１１５が、キャパシタの下部
電極となるコモン電極１０６上に設けられたスルーホー
ル１０９を介して直接コモン引き出し電極１１１と接続
されており、下部電極１０６がキュービック・ビックス
バイト型の多結晶ＩＴＯ膜により形成されている点で、
図５により説明した従来技術と相違し、他は、従来技術
と同様に構成されている。
コモン電極引き出し部は、図１（ｆ）に示すように、ス
イツチングＴＦＴ部１１３と、電荷保持用キヤパシタ部
１１４と、コモン電極引き出し部１１５により構成さ
れ、コモン電極引き出し部１１５が、キャパシタの下部
電極となるコモン電極１０６上に設けられたスルーホー
ル１０９を介して直接コモン引き出し電極１１１と接続
されており、下部電極１０６がキュービック・ビックス
バイト型の多結晶ＩＴＯ膜により形成されている点で、
図５により説明した従来技術と相違し、他は、従来技術
と同様に構成されている。
【００２６】以下、図１（ａ）〜（ｆ）に従つて、その
製造方法を説明する。
製造方法を説明する。
【００２７】（１） まず、ガラス基板１０１上にＣＶ
Ｄ法により多結晶シリコン膜１０２を形成し、ホト・エ
ツチングにより島状に加工する［図１（ａ）］。
Ｄ法により多結晶シリコン膜１０２を形成し、ホト・エ
ツチングにより島状に加工する［図１（ａ）］。
【００２８】（２） 次に、ゲート酸化膜１０３及びゲ
ート電極１０４をそれぞれＣＶＤ法により形成し、ホト
・エツチングにより、ゲート酸化膜１０３及びゲート電
極１０４の電極形状を形成した後、イオン打ち込み、熱
拡散等によつて、多結晶シリコン膜１０２のゲート酸化
膜１０３で覆われていない部分に不純物をドープし、ソ
ース・ドレイン領域１０５を形成する。次に、非晶質Ｉ
ＴＯ膜を全面に形成した後、電荷保持用キヤパシタ部１
１４の下部電極を兼ねたコモン電極形状１０６’をホト
・エツチングにより形成する［図１（ｂ）］。
ート電極１０４をそれぞれＣＶＤ法により形成し、ホト
・エツチングにより、ゲート酸化膜１０３及びゲート電
極１０４の電極形状を形成した後、イオン打ち込み、熱
拡散等によつて、多結晶シリコン膜１０２のゲート酸化
膜１０３で覆われていない部分に不純物をドープし、ソ
ース・ドレイン領域１０５を形成する。次に、非晶質Ｉ
ＴＯ膜を全面に形成した後、電荷保持用キヤパシタ部１
１４の下部電極を兼ねたコモン電極形状１０６’をホト
・エツチングにより形成する［図１（ｂ）］。
【００２９】（３） 次に、例えば、２００°Ｃ以上の
熱処理を施すことにより、下部電極を兼ねたコモン電極
１０６’を形成する非晶質ＩＴＯ膜を、キュービック・
ビックスバイト型の結晶構造を有する多結晶ＩＴＯ膜に
よるコモン電極１０６に変換する［図１（ｃ）］。
熱処理を施すことにより、下部電極を兼ねたコモン電極
１０６’を形成する非晶質ＩＴＯ膜を、キュービック・
ビックスバイト型の結晶構造を有する多結晶ＩＴＯ膜に
よるコモン電極１０６に変換する［図１（ｃ）］。
【００３０】（４） 次に、層間絶縁膜１０７として、
ＣＶＤ法により形成したＳiＯ2膜またはＰＳＧ膜１０７
を全面に形成後、フツ酸系エツチヤントを用いたホト・
エツチングにより、ソース・ドレイン領域１０５上及び
コモン電極引き出し部１１５に、コンタクト用のスルー
ホール１０８，１０９を形成する。このとき、コモン電
極１０６は、フツ酸系エツチヤントに対する耐エツチン
グ性に優れたキュービック・ビックスバイト型の結晶構
造を有する多結晶ＩＴＯ膜に変換されているので、コモ
ン電極１０６を損傷することなく、その上層の層間絶縁
膜１０７を選択的に除去してスルーホール１０９を形成
することができる［図１（ｄ）］。
ＣＶＤ法により形成したＳiＯ2膜またはＰＳＧ膜１０７
を全面に形成後、フツ酸系エツチヤントを用いたホト・
エツチングにより、ソース・ドレイン領域１０５上及び
コモン電極引き出し部１１５に、コンタクト用のスルー
ホール１０８，１０９を形成する。このとき、コモン電
極１０６は、フツ酸系エツチヤントに対する耐エツチン
グ性に優れたキュービック・ビックスバイト型の結晶構
造を有する多結晶ＩＴＯ膜に変換されているので、コモ
ン電極１０６を損傷することなく、その上層の層間絶縁
膜１０７を選択的に除去してスルーホール１０９を形成
することができる［図１（ｄ）］。
【００３１】（５） 次に、スルーホール１０８及び１
０９上にソース・ドレイン電極１１０及びコモン引き出
し電極１１１を形成する［図１（ｅ）］。
０９上にソース・ドレイン電極１１０及びコモン引き出
し電極１１１を形成する［図１（ｅ）］。
【００３２】（６） 最後に、ＩＴＯ膜から成る画素電
極１１２を形成する［図１（ｆ）］。
極１１２を形成する［図１（ｆ）］。
【００３３】前述した本発明の実施形態は、コモン電極
を多結晶ＩＴＯ膜とし、このコモン電極上にスルーホー
ルを設けて、コモン引き出し電極を形成するものである
が、本発明は、ＩＴＯ膜上の絶縁膜を選択的にパターニ
ングする場合であれば、ＩＴＯ膜をフツ酸系エツチヤン
トに対する耐エツチング性に優れたキュービック・ビッ
クスバイト型の結晶構造を有する多結晶ＩＴＯ膜に変換
することにより、どのような場合にも適用することが可
能である。
を多結晶ＩＴＯ膜とし、このコモン電極上にスルーホー
ルを設けて、コモン引き出し電極を形成するものである
が、本発明は、ＩＴＯ膜上の絶縁膜を選択的にパターニ
ングする場合であれば、ＩＴＯ膜をフツ酸系エツチヤン
トに対する耐エツチング性に優れたキュービック・ビッ
クスバイト型の結晶構造を有する多結晶ＩＴＯ膜に変換
することにより、どのような場合にも適用することが可
能である。
【００３４】また、キュービック・ビックスバイト型の
結晶構造を有する多結晶ＩＴＯ膜の耐エツチング性に着
目すれば、この多結晶ＩＴＯ膜をフツ酸系エツチヤント
に対する保護膜として使用することができる。
結晶構造を有する多結晶ＩＴＯ膜の耐エツチング性に着
目すれば、この多結晶ＩＴＯ膜をフツ酸系エツチヤント
に対する保護膜として使用することができる。
【００３５】図３及び図４（ａ）〜図４（ｃ）は多結晶
ＩＴＯ膜を保護膜として用いた本発明の他の実施形態の
構成を示す断面図である。図３，図４において、１１６
〜１１８はＩＴＯ膜による保護膜であり、他の符号は図
１の場合と同一である。
ＩＴＯ膜を保護膜として用いた本発明の他の実施形態の
構成を示す断面図である。図３，図４において、１１６
〜１１８はＩＴＯ膜による保護膜であり、他の符号は図
１の場合と同一である。
【００３６】図３に示す実施形態は、図１（ｆ）に説明
した製造工程において、画素電極１１２を形成する際
に、画素電極１１２のみならず、スイツチングＴＦＴ部
１１３、ソース・ドレイン電極１１０、コモン引き出し
電極１１１等のＡｌ配線上にも、ＩＴＯ膜による保護膜
１１６を形成し、その後、熱処理を加えることにより、
画素電極１１２及びＩＴＯによる保護膜１１６を、キュ
ービック・ビックスバイト型の結晶構造を有する多結晶
ＩＴＯ膜に変換したものであり、他の部分は、図１によ
り説明した実施形態と同様に構成されている。
した製造工程において、画素電極１１２を形成する際
に、画素電極１１２のみならず、スイツチングＴＦＴ部
１１３、ソース・ドレイン電極１１０、コモン引き出し
電極１１１等のＡｌ配線上にも、ＩＴＯ膜による保護膜
１１６を形成し、その後、熱処理を加えることにより、
画素電極１１２及びＩＴＯによる保護膜１１６を、キュ
ービック・ビックスバイト型の結晶構造を有する多結晶
ＩＴＯ膜に変換したものであり、他の部分は、図１によ
り説明した実施形態と同様に構成されている。
【００３７】このように構成される図３に示す本発明の
実施形態は、Ａｌ配線が、キュービック・ビックスバイ
ト型の結晶構造を有する多結晶ＩＴＯ膜により保護され
ているので、多結晶シリコンＴＦＴ作成後の製造工程
で、フツ酸系エツチヤント雰囲気にさらされる場合、例
えば、洗浄工程等がある場合でも、Ａｌ配線の損傷を防
止することができる。
実施形態は、Ａｌ配線が、キュービック・ビックスバイ
ト型の結晶構造を有する多結晶ＩＴＯ膜により保護され
ているので、多結晶シリコンＴＦＴ作成後の製造工程
で、フツ酸系エツチヤント雰囲気にさらされる場合、例
えば、洗浄工程等がある場合でも、Ａｌ配線の損傷を防
止することができる。
【００３８】図４（ａ）〜図４（ｃ）に示す実施形態
は、さらに他の部分にＩＴＯによる保護膜を設けた例で
ある。
は、さらに他の部分にＩＴＯによる保護膜を設けた例で
ある。
【００３９】図４（ａ）は図１により説明した本発明の
実施形態における、多結晶シリコンＴＦＴ部のゲート配
線とソース・ドレイン配線とのクロス部分の断面を示し
ている。
実施形態における、多結晶シリコンＴＦＴ部のゲート配
線とソース・ドレイン配線とのクロス部分の断面を示し
ている。
【００４０】このように、ソース・ドレイン電極１１０
とゲート電極１０４とが層間絶縁膜１０７によつてのみ
絶縁されている状態で、フツ酸系エツチヤント及び洗浄
液等にさらされると、層間絶縁膜１０７は、その膜厚が
減少したり、ピンホール欠陥を生じることがある。
とゲート電極１０４とが層間絶縁膜１０７によつてのみ
絶縁されている状態で、フツ酸系エツチヤント及び洗浄
液等にさらされると、層間絶縁膜１０７は、その膜厚が
減少したり、ピンホール欠陥を生じることがある。
【００４１】図４（ｂ），図４（ｃ）は、前述した層間
絶縁膜１０７の膜厚の減少、ピンホール欠陥の生成を防
止するために、キュービック・ビックスバイト型の結晶
構造を有する多結晶ＩＴＯ膜を、クロス配線部分に選択
的に形成し、クロス配線部分の保護膜として使用した例
を示している。図４（ｂ）に示す例では、多結晶ＩＴＯ
膜による保護膜１１７が層間絶縁膜１０７の上部に設け
られており、また、図４（ｃ）に示す例では、多結晶Ｉ
ＴＯ膜による保護膜１１８が層間絶縁膜１１７の内部に
設けられている。この図４（ｂ），図４（ｃ）に示す例
は、いずれの場合も、配線あるいは電極のクロス部にお
けるエツチヤントによる保護を行うことができる。
絶縁膜１０７の膜厚の減少、ピンホール欠陥の生成を防
止するために、キュービック・ビックスバイト型の結晶
構造を有する多結晶ＩＴＯ膜を、クロス配線部分に選択
的に形成し、クロス配線部分の保護膜として使用した例
を示している。図４（ｂ）に示す例では、多結晶ＩＴＯ
膜による保護膜１１７が層間絶縁膜１０７の上部に設け
られており、また、図４（ｃ）に示す例では、多結晶Ｉ
ＴＯ膜による保護膜１１８が層間絶縁膜１１７の内部に
設けられている。この図４（ｂ），図４（ｃ）に示す例
は、いずれの場合も、配線あるいは電極のクロス部にお
けるエツチヤントによる保護を行うことができる。
【００４２】また、前述した実施形態は、ソース・ドレ
イン電極１１０とゲート電極とのクロス部分に保護膜を
適用した例を説明したが、本発明は、コモン引き出し電
極１１１とゲート電極１０４とのクロス部分についても
同様に適用することができる。
イン電極１１０とゲート電極とのクロス部分に保護膜を
適用した例を説明したが、本発明は、コモン引き出し電
極１１１とゲート電極１０４とのクロス部分についても
同様に適用することができる。
【００４３】なお、前述した全ての本発明の実施形態
は、コモン電極１０６をキュービック・ビックスバイト
型の結晶構造を有する多結晶ＩＴＯ膜で形成したものと
して説明したが、本発明は、コモン電極１０６がＡｌに
より形成されている場合にも、図３及び図４に説明した
方法を同様に適用することができる。この場合、コモン
引き出し電極１１１を用いずにコモン電極１０６をその
まま引き出すことが可能になる。その場合、コモン電極
とソース・ドレイン電極１１０がクロス部分を形成する
が、このような場合にも適用することができる。
は、コモン電極１０６をキュービック・ビックスバイト
型の結晶構造を有する多結晶ＩＴＯ膜で形成したものと
して説明したが、本発明は、コモン電極１０６がＡｌに
より形成されている場合にも、図３及び図４に説明した
方法を同様に適用することができる。この場合、コモン
引き出し電極１１１を用いずにコモン電極１０６をその
まま引き出すことが可能になる。その場合、コモン電極
とソース・ドレイン電極１１０がクロス部分を形成する
が、このような場合にも適用することができる。
【００４４】また、前述した全ての本発明の実施形態
は、多結晶シリコンＴＦＴを用いる液晶表示パネルとし
て説明したが、本発明は、アモルフアスシリコンＴＦ
Ｔ、絶縁膜ダイオード等を使用する場合にも、同様に適
用することができる。
は、多結晶シリコンＴＦＴを用いる液晶表示パネルとし
て説明したが、本発明は、アモルフアスシリコンＴＦ
Ｔ、絶縁膜ダイオード等を使用する場合にも、同様に適
用することができる。
【００４５】
【発明の効果】以上説明したように、本発明によれば、
多結晶ＩＴＯ膜をフツ酸系エツチヤントからの保護膜と
して用い、配線及び配線のクロス部を保護することによ
り、配線及び配線のクロス部の信頼性を向上させること
ができ、さらに、前記多結晶ＩＴＯ膜が透明導電膜とし
ての特性も優れているため、合わせて、特性の良い、高
精細度な液晶表示パネルを、歩留まり良く得られるとい
う効果を奏する。
多結晶ＩＴＯ膜をフツ酸系エツチヤントからの保護膜と
して用い、配線及び配線のクロス部を保護することによ
り、配線及び配線のクロス部の信頼性を向上させること
ができ、さらに、前記多結晶ＩＴＯ膜が透明導電膜とし
ての特性も優れているため、合わせて、特性の良い、高
精細度な液晶表示パネルを、歩留まり良く得られるとい
う効果を奏する。
【図１】本発明の一実施形態の断面構造及びその製造工
程を説明する図である。
程を説明する図である。
【図２】多結晶ＩＴＯ膜の耐エツチング性を説明する図
である。
である。
【図３】多結晶ＩＴＯ膜を保護膜として用いた本発明の
他の実施形態の構成を示す断面図である。
他の実施形態の構成を示す断面図である。
【図４】多結晶ＩＴＯ膜を保護膜として用いた本発明の
さらに他の実施形態の構成を示す断面図である。
さらに他の実施形態の構成を示す断面図である。
【図５】従来技術の一例の構造を示す断面図である。
１０１ ガラス基板 １０２，５０２ 多結晶シリコン膜 １０３，５０３ ゲート酸化膜 １０４，５０４ ゲート電極 １０５，５０５ ソース・ドレイン領域 １０６，１０６’，５０７ コモン電極 １０７，５０８ 層間絶縁膜 １０８，１０９，５０９，５１０ スルーホール １１０，５１１ ソース・ドレイン電極 １１１，５１２ コモン引き出し電極 １１２，５１３ 画素電極 １１３，５１４ スイツチングＴＦＴ部 １１４，５１５ 電荷保持用キヤパシタ部 １１５，５１６ コモン電極引き出し部 １１６〜１１８ 保護膜 ５０１ 透明基板 ５０６ コモン引き出し用下部電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三村 秋男 茨城県日立市久慈町4026番地 株式会社 日立製作所 日立研究所内 (72)発明者 小西 信武 茨城県日立市久慈町4026番地 株式会社 日立製作所 日立研究所内 (56)参考文献 特開 昭60−97382（ＪＰ，Ａ) 東京大学工学部総合試験所年報，第46 巻（1987），第189−192頁 (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1343 G02F 1/136 - 1/1368
Claims (3)
- 【請求項１】 液晶表示パネルにおいて、該液晶表示パ
ネルの基板上に、金属で形成したゲート電極と、該ゲー
ト電極の上に形成した絶縁膜と、該絶縁膜の上に形成し
たキュービック・ビックスバイト型の結晶構造を有する
多結晶酸化インジウムスズ膜と、該多結晶酸化インジウ
ムスズ膜上に形成したソース・ドレイン電極とを有する
ことを特徴とする液晶表示パネル。 - 【請求項２】 前記キュービック・ビックスバイト型の
結晶構造を有する多結晶酸化インジウムスズ膜は、少な
くとも、ゲート電極とソース・ドレイン電極との交差部
に構成されていることを特徴とする請求項１記載の液晶
表示パネル。 - 【請求項３】 前記キュービック・ビックスバイト型の
結晶構造を有する多結晶酸化インジウムスズ膜は、フッ
酸系エッチャントに対して前記ゲート電極を保護するも
のであることを特徴とする請求項１または２記載の液晶
表示パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000365244A JP3350032B2 (ja) | 2000-11-30 | 2000-11-30 | 液晶表示パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000365244A JP3350032B2 (ja) | 2000-11-30 | 2000-11-30 | 液晶表示パネル |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18115297A Division JP3197003B2 (ja) | 1997-07-07 | 1997-07-07 | 液晶表示パネル及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001215523A JP2001215523A (ja) | 2001-08-10 |
| JP3350032B2 true JP3350032B2 (ja) | 2002-11-25 |
Family
ID=18836052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000365244A Expired - Lifetime JP3350032B2 (ja) | 2000-11-30 | 2000-11-30 | 液晶表示パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3350032B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009260237A (ja) | 2008-01-24 | 2009-11-05 | Showa Denko Kk | 化合物半導体発光素子及びその製造方法、化合物半導体発光素子用導電型透光性電極、ランプ、電子機器並びに機械装置 |
| JP2010165922A (ja) * | 2009-01-16 | 2010-07-29 | Idemitsu Kosan Co Ltd | 電界効果型トランジスタ、電界効果型トランジスタの製造方法及び半導体素子の製造方法 |
-
2000
- 2000-11-30 JP JP2000365244A patent/JP3350032B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 東京大学工学部総合試験所年報，第４６巻（１９８７），第１８９−１９２頁 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001215523A (ja) | 2001-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050158926A1 (en) | Methods of forming thin-film transistor display devices | |
| KR100313558B1 (ko) | 액정 디스플레이 패널 및 이의 제조 방법 | |
| JP2000002892A (ja) | 液晶表示装置、マトリクスアレイ基板およびその製造方法 | |
| JPH08236775A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2001166336A (ja) | 液晶表示装置の製造方法、及び液晶表示装置の配線形成方法 | |
| JP3350032B2 (ja) | 液晶表示パネル | |
| JPH0566413A (ja) | 液晶表示装置 | |
| JP3197003B2 (ja) | 液晶表示パネル及びその製造方法 | |
| JP2710793B2 (ja) | 液晶表示パネル及びその製造方法 | |
| JP2001209064A (ja) | 液晶表示パネル | |
| JP3149040B2 (ja) | 薄膜トランジスタ・マトリクス及びその製造方法 | |
| JPH0568705B2 (ja) | ||
| JP3438178B2 (ja) | 薄膜トランジスタアレイとこれを用いた液晶表示装置 | |
| JP2002110992A (ja) | 薄膜トランジスタおよびその製造方法ならびにそれを用いた液晶表示装置 | |
| JP3291069B2 (ja) | 半導体装置とその作製方法 | |
| JP3192813B2 (ja) | 液晶表示装置 | |
| JP2574837B2 (ja) | 薄膜トランジスタマトリクスとその製造方法 | |
| JP3375731B2 (ja) | 液晶表示装置およびその製法 | |
| KR20040090302A (ko) | 박막트랜지스터 및 그 형성방법 | |
| JPS6073617A (ja) | 表示装置 | |
| JPH07114043A (ja) | 液晶表示装置及びその製造方法 | |
| KR100391156B1 (ko) | 액정표시장치용 어레이 패널 및 그 제조방법 | |
| JP2659008B2 (ja) | 液晶パネルの製造方法 | |
| JPH04309928A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH05265041A (ja) | 液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070913 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |