JP3347064B2 - 画像信号処理装置 - Google Patents
画像信号処理装置Info
- Publication number
- JP3347064B2 JP3347064B2 JP17989398A JP17989398A JP3347064B2 JP 3347064 B2 JP3347064 B2 JP 3347064B2 JP 17989398 A JP17989398 A JP 17989398A JP 17989398 A JP17989398 A JP 17989398A JP 3347064 B2 JP3347064 B2 JP 3347064B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- frame
- output
- input
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
- Picture Signal Circuits (AREA)
- Television Systems (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、液晶プロジェクタ
において異なる入出力フレームレートを持つとき、出力
画面内での追い越しの防止に好適な画像信号処理装置に
関する。
において異なる入出力フレームレートを持つとき、出力
画面内での追い越しの防止に好適な画像信号処理装置に
関する。
【０００２】
【従来の技術】入力フレームレートと出力フレームレー
トを変換するためのフレームメモリ周辺のブロック図
が、図４にしめしてある。
トを変換するためのフレームメモリ周辺のブロック図
が、図４にしめしてある。
【０００３】データの流れを説明すると、図４に示すよ
うにＡ／Ｄコンバータ１より出た画像データは入力バッ
ファ２に一旦保存され、アドレス制御ブロック５から出
る書き込みアドレス６により、１画面分の容量を持つフ
レームメモリ３に書き込まれる。
うにＡ／Ｄコンバータ１より出た画像データは入力バッ
ファ２に一旦保存され、アドレス制御ブロック５から出
る書き込みアドレス６により、１画面分の容量を持つフ
レームメモリ３に書き込まれる。
【０００４】この際、データは入力フレームレートによ
るタイミングでフレームメモリ３に書き込まれていく。
るタイミングでフレームメモリ３に書き込まれていく。
【０００５】一方、出力データは、アドレス制御ブロッ
ク５から出る読み出しアドレス７により、フレームメモ
リ３から読み出される。
ク５から出る読み出しアドレス７により、フレームメモ
リ３から読み出される。
【０００６】この際、データは出力フレームレートによ
るタイミングでフレームメモリ３から読み出されてい
く。
るタイミングでフレームメモリ３から読み出されてい
く。
【０００７】入力フレームレートより出力フレームレー
トが大きい時、図５に示すように書き込みアドレスが示
すＭフレームＮラインの入力データを書き込んだ後、出
力データが読み出しアドレスが指すＭフレームＮライン
の出力データを読み出し、そして本来なら、Ｍフレーム
Ｎ＋１ラインの出力データを読み出すはずが、入力デー
タが書き込まれていないため、Ｍ−１フレームＮ＋１ラ
インの出力データを読み出してしまい、画面内で出力デ
ータ追い越しが生じる。
トが大きい時、図５に示すように書き込みアドレスが示
すＭフレームＮラインの入力データを書き込んだ後、出
力データが読み出しアドレスが指すＭフレームＮライン
の出力データを読み出し、そして本来なら、Ｍフレーム
Ｎ＋１ラインの出力データを読み出すはずが、入力デー
タが書き込まれていないため、Ｍ−１フレームＮ＋１ラ
インの出力データを読み出してしまい、画面内で出力デ
ータ追い越しが生じる。
【０００８】出力フレームレートより入力フレームレー
トが大きい時、図６に示すように読み出しアドレスが指
すＭフレームＮラインの出力データを読み出した後、入
力データが書き込みアドレスが指すＭ＋１フレームＮラ
イン、そしてＭ＋１フレームＮ＋１ラインの入力データ
を書き込み、次に出力データを読み出そうとする際、本
来、ＭフレームＮ＋１ラインの出力データを読み出すは
ずが、Ｍ＋１フレームＮ＋１ラインデータを読み出して
しまい、画面内で入力データ追い越しが生じる。
トが大きい時、図６に示すように読み出しアドレスが指
すＭフレームＮラインの出力データを読み出した後、入
力データが書き込みアドレスが指すＭ＋１フレームＮラ
イン、そしてＭ＋１フレームＮ＋１ラインの入力データ
を書き込み、次に出力データを読み出そうとする際、本
来、ＭフレームＮ＋１ラインの出力データを読み出すは
ずが、Ｍ＋１フレームＮ＋１ラインデータを読み出して
しまい、画面内で入力データ追い越しが生じる。
【０００９】
【発明が解決しようとする課題】以上のように、従来技
術では、入出力で異なるフレームレートを持つシステム
の時、画面内で追い越しが生じ、非常に見苦しい画面と
なる。
術では、入出力で異なるフレームレートを持つシステム
の時、画面内で追い越しが生じ、非常に見苦しい画面と
なる。
【００１０】本発明は、入出力で異なるフレームレート
を持つシステムの時でも、出力画面が見苦しくならぬよ
うにすることを、その目的とするものである。
を持つシステムの時でも、出力画面が見苦しくならぬよ
うにすることを、その目的とするものである。
【００１１】
【課題を解決するための手段】第１の本発明では、２画
面分のデータ容量を有し、且つ２つの第１及び第２のメ
モリ領域を有するフレームメモリと、入力フレームデー
タは、先に前記第１のメモリ領域に書き込み、後に前記
第２のメモリ領域に書き込み、出力データは、先に前記
第１のメモリ領域から読み出し、後に前記第２のメモリ
領域から読み出し、出力フレームレートより入力フレー
ムレートが大きい時、前記第１のメモリ領域に記憶され
た現フレームデータの或るラインデータを読み出した
後、次に前記第１のメモリ領域に次々フレームデータを
書き込み始める際、前記第１のメモリ領域内で入力デー
タが出力データを追い越すかどうかを判断して、追い越
すと判断した場合、以降の次々フレームデータの書き込
みを中止し、次々々フレームデータより再び前記第１の
メモリ領域に書き込みを開始するように制御するアドレ
ス制御部とを備えている。
面分のデータ容量を有し、且つ２つの第１及び第２のメ
モリ領域を有するフレームメモリと、入力フレームデー
タは、先に前記第１のメモリ領域に書き込み、後に前記
第２のメモリ領域に書き込み、出力データは、先に前記
第１のメモリ領域から読み出し、後に前記第２のメモリ
領域から読み出し、出力フレームレートより入力フレー
ムレートが大きい時、前記第１のメモリ領域に記憶され
た現フレームデータの或るラインデータを読み出した
後、次に前記第１のメモリ領域に次々フレームデータを
書き込み始める際、前記第１のメモリ領域内で入力デー
タが出力データを追い越すかどうかを判断して、追い越
すと判断した場合、以降の次々フレームデータの書き込
みを中止し、次々々フレームデータより再び前記第１の
メモリ領域に書き込みを開始するように制御するアドレ
ス制御部とを備えている。
【００１２】
【００１３】
【発明の実施の形態】図１において、フレームメモリ９
は２画面分のデータの容量を持っている。図２に示すよ
うに、その中のメモリ領域をＡ、Ｂと半分に分けそれぞ
れ１画面分のデータを保持できるものとする。
は２画面分のデータの容量を持っている。図２に示すよ
うに、その中のメモリ領域をＡ、Ｂと半分に分けそれぞ
れ１画面分のデータを保持できるものとする。
【００１４】入力フレームデータはメモリ領域Ａ、Ｂの
順番に書き込むように、アドレス制御部８でアドレスを
制御する。また出力データもメモリ領域Ａ、Ｂのデータ
を順番に読み出すよう、アドレス制御部でアドレスを制
御する。
順番に書き込むように、アドレス制御部８でアドレスを
制御する。また出力データもメモリ領域Ａ、Ｂのデータ
を順番に読み出すよう、アドレス制御部でアドレスを制
御する。
【００１５】入力フレームレートより出力フレームレー
トが大きい時、図１に示すように出力データがＢ領域の
Ｍ−１フレームデータを読み出し終わり、次にＡ領域の
Ｍフレームデータを読み込む時に、Ａ領域書き込み中の
入力データ書き込みアドレスの値を考慮して、Ａ領域内
で入力Ｍフレームデータを追い越すとアドレス制御部８
で判断したら、出力データは再度Ｂ領域のＭ−１フレー
ムデータを読み出す。
トが大きい時、図１に示すように出力データがＢ領域の
Ｍ−１フレームデータを読み出し終わり、次にＡ領域の
Ｍフレームデータを読み込む時に、Ａ領域書き込み中の
入力データ書き込みアドレスの値を考慮して、Ａ領域内
で入力Ｍフレームデータを追い越すとアドレス制御部８
で判断したら、出力データは再度Ｂ領域のＭ−１フレー
ムデータを読み出す。
【００１６】この制御により、入力フレームレートより
出力フレームレートが大きい時に生じる画面内での出力
データ追い越しを防ぐことができるので、出力画面が見
苦しくなることがなくなる。
出力フレームレートが大きい時に生じる画面内での出力
データ追い越しを防ぐことができるので、出力画面が見
苦しくなることがなくなる。
【００１７】出力フレームレートより入力フレームレー
トが大きい時、図３で示すように出力データがＡ領域の
ＭフレームＮラインデータを読み出した後、入力データ
はＡ領域にＭ＋２フレームデータを書き込み始める際
（Ｂ領域には既にＭ＋１フレームデータを書き込み済
み）、アドレス制御部８はＡ領域内で入力データが出力
データを追い越すかどうか判断して、追い越すと判断し
た場合、以降のＭ＋２フレームデータの書き込みを中止
する。
トが大きい時、図３で示すように出力データがＡ領域の
ＭフレームＮラインデータを読み出した後、入力データ
はＡ領域にＭ＋２フレームデータを書き込み始める際
（Ｂ領域には既にＭ＋１フレームデータを書き込み済
み）、アドレス制御部８はＡ領域内で入力データが出力
データを追い越すかどうか判断して、追い越すと判断し
た場合、以降のＭ＋２フレームデータの書き込みを中止
する。
【００１８】そしてＭ＋３フレームデータより再びＡ領
域に書き込みを開始する。
域に書き込みを開始する。
【００１９】この制御により、出力フレームレートより
入力フレームレートが大きい時に生じる画面内での入力
データ追い越しを防ぐことができるので、出力画面が見
苦しくなることがなくなる。
入力フレームレートが大きい時に生じる画面内での入力
データ追い越しを防ぐことができるので、出力画面が見
苦しくなることがなくなる。
【００２０】
【発明の効果】本発明では、複数画面の容量を持つフレ
ームメモリで、フレームメモリ内の異なる領域に順番に
入力フレームデータを書き込んでいくと、出力フレーム
レートが入力フレームレートより大きい時、フレームの
１番最初のデータを読み出す時に、同一フレームメモリ
領域で出力データ読み出しが入力データ書き込みを追い
越すと判断したら、もう一度、今読み出したフレームデ
ータを読み出し、画面内で追い越しが起こらないように
する。
ームメモリで、フレームメモリ内の異なる領域に順番に
入力フレームデータを書き込んでいくと、出力フレーム
レートが入力フレームレートより大きい時、フレームの
１番最初のデータを読み出す時に、同一フレームメモリ
領域で出力データ読み出しが入力データ書き込みを追い
越すと判断したら、もう一度、今読み出したフレームデ
ータを読み出し、画面内で追い越しが起こらないように
する。
【００２１】入力フレームレートが出力フレームレート
より大きい時、同一フレームメモリ領域で入力フレーム
データが出力フレームデータを追い越すと判断したら、
書き込みを中止し再び同一フレームメモリ領域に次フレ
ームデータより書き込みを開始して、画面内で追い越し
が起こらないようにする。
より大きい時、同一フレームメモリ領域で入力フレーム
データが出力フレームデータを追い越すと判断したら、
書き込みを中止し再び同一フレームメモリ領域に次フレ
ームデータより書き込みを開始して、画面内で追い越し
が起こらないようにする。
【００２２】これにより、フレームメモリ内に複数フレ
ーム分のバッファを持ち、入出力データの追い越し判定
アドレス制御により、画面内での追い越しを防止するこ
とが出来る。
ーム分のバッファを持ち、入出力データの追い越し判定
アドレス制御により、画面内での追い越しを防止するこ
とが出来る。
【図１】本発明のブロック図である。
【図２】本発明の出力データ追い越し時のフレームメモ
リを示す図である。
リを示す図である。
【図３】本発明の入力データ追い越し時のフレームメモ
リを示す図である。
リを示す図である。
【図４】従来技術のブロック図を示す。
【図５】従来技術の出力データ追い越し時のフレームメ
モリを示す図である。
モリを示す図である。
【図６】従来技術の入力データ追い越し時のフレームメ
モリを示す図である。
モリを示す図である。
１ Ａ／Ｄコンバータ ２ 入力バッファ ３ フレームメモリ ４ 出力バッファ ５ アドレス制御部 ６ 書き込みアドレス ７ 読み出しアドレス
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｇ０９Ｇ 5/12 Ｈ０４Ｎ 5/073 Ｂ 5/391 Ｇ０９Ｇ 5/00 ５２０Ｖ Ｈ０４Ｎ 5/073 (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/14 H04N 5/073 G09G 3/20,3/36,5/00 G09G 5/12,5/391
Claims (1)
- 【請求項１】 ２画面分のデータ容量を有し、且つ２つ
の第１及び第２のメモリ領域を有するフレームメモリ
と、 入力フレームデータは、先に前記第１のメモリ領域に書
き込み、後に前記第２のメモリ領域に書き込み、出力デ
ータは、先に前記第１のメモリ領域から読み出し、後に
前記第２のメモリ領域から読み出し、出力フレームレー
トより入力フレームレートが大きい時、前記第１のメモ
リ領域に記憶された現フレームデータの或るラインデー
タを読み出した後、次に前記第１のメモリ領域に次々フ
レームデータを書き込み始める際、前記第１のメモリ領
域内で入力データが出力データを追い越すかどうかを判
断して、追い越すと判断した場合、以降の次々フレーム
データの書き込みを中止し、次々々フレームデータより
再び前記第１のメモリ領域に書き込みを開始するように
制御するアドレス制御部とを備えてなる画像信号処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17989398A JP3347064B2 (ja) | 1998-06-26 | 1998-06-26 | 画像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17989398A JP3347064B2 (ja) | 1998-06-26 | 1998-06-26 | 画像信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000013639A JP2000013639A (ja) | 2000-01-14 |
| JP3347064B2 true JP3347064B2 (ja) | 2002-11-20 |
Family
ID=16073754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17989398A Expired - Fee Related JP3347064B2 (ja) | 1998-06-26 | 1998-06-26 | 画像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3347064B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001268566A (ja) | 2000-03-16 | 2001-09-28 | Nec Corp | 画像処理装置、方法及びコンピュータ読み取り可能な記録媒体 |
| US6545688B1 (en) * | 2000-06-12 | 2003-04-08 | Genesis Microchip (Delaware) Inc. | Scanning an image within a narrow horizontal line frequency range irrespective of the frequency at which the image is received |
| JP3912207B2 (ja) | 2001-11-12 | 2007-05-09 | セイコーエプソン株式会社 | 画像表示方法、画像表示装置及び電子機器 |
| US8928562B2 (en) * | 2003-11-25 | 2015-01-06 | E Ink Corporation | Electro-optic displays, and methods for driving same |
| KR101313330B1 (ko) | 2007-02-28 | 2013-09-27 | 삼성전자주식회사 | 이미지 티어링 효과를 방지할 수 있는 영상 표시 시스템 및그것의 영상 표시 방법 |
| JP2010016619A (ja) * | 2008-07-03 | 2010-01-21 | Nec Electronics Corp | 画像処理集積回路、画像処理装置及び画像処理方法 |
| CN110460784B (zh) | 2019-08-19 | 2022-02-25 | 京东方科技集团股份有限公司 | 显示通道的切换方法及模块、显示驱动装置、显示设备 |
-
1998
- 1998-06-26 JP JP17989398A patent/JP3347064B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000013639A (ja) | 2000-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960030678A (ko) | 영상/음성신호를 반도체메모리에 기록/재생하기 위한 장치 | |
| JP3347064B2 (ja) | 画像信号処理装置 | |
| KR930014041A (ko) | 선택적 재생 | |
| JPH07154734A (ja) | 電子スチルカメラ | |
| JPH0690423A (ja) | 電子スチル・カメラ及び画像記録の管理方法 | |
| JP2820048B2 (ja) | 画像処理システムとその記憶装置およびそのアクセス方法 | |
| JP3012988B2 (ja) | 画像メモリ制御装置 | |
| JP3094346B2 (ja) | 画像メモリ装置 | |
| JP3877054B2 (ja) | 画像縮小変倍装置 | |
| JP3161344B2 (ja) | 復号化装置 | |
| JPS6085681A (ja) | 画像情報処理システム | |
| JP3031074B2 (ja) | 画像処理装置 | |
| JPS6294042A (ja) | 通信制御装置 | |
| JP3343460B2 (ja) | Ｈｄｌｃフレーム処理装置 | |
| JPS61175860A (ja) | 画像マスク処理装置 | |
| JPH06180619A (ja) | システムリセット方法 | |
| JPH0567983B2 (ja) | ||
| JPH09265370A (ja) | 情報表示方法 | |
| JP2001167046A (ja) | 画像処理装置 | |
| JP2000132498A (ja) | Ｄｍａ転送制御装置 | |
| JPH04130945A (ja) | 情報処理装置 | |
| JPH0675905A (ja) | バス変換方式 | |
| JPH11146196A (ja) | 画像データ処理装置及び画像データ処理方法 | |
| JPH0830502A (ja) | フラッシュメモリ連続書き込み回路 | |
| JPH0424716B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110906 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |