JP3161344B2 - 復号化装置 - Google Patents
復号化装置Info
- Publication number
- JP3161344B2 JP3161344B2 JP28952696A JP28952696A JP3161344B2 JP 3161344 B2 JP3161344 B2 JP 3161344B2 JP 28952696 A JP28952696 A JP 28952696A JP 28952696 A JP28952696 A JP 28952696A JP 3161344 B2 JP3161344 B2 JP 3161344B2
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- output
- input
- frame
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、映像またはオーデ
ィオが符号化されたビットストリームを復号し、外部命
令によってビットストリームの読み飛ばしを実現する復
号化装置に関するものである。
ィオが符号化されたビットストリームを復号し、外部命
令によってビットストリームの読み飛ばしを実現する復
号化装置に関するものである。
【０００２】
【従来の技術】映像、音声信号は文字、図表と比較して
大量の情報量を有し、伝送する際には伝送路のコストア
ップの要因につながる。そこで映像、音声信号の情報量
を低減する為に符号化（圧縮）された信号をビットスト
リームとして伝送し、伝送された信号を復号する復号化
回路が盛んに用いられている。この復号化回路には映像
と音声の同期機能を実現するためにストリームの早送り
といった操作が盛り込まれている。
大量の情報量を有し、伝送する際には伝送路のコストア
ップの要因につながる。そこで映像、音声信号の情報量
を低減する為に符号化（圧縮）された信号をビットスト
リームとして伝送し、伝送された信号を復号する復号化
回路が盛んに用いられている。この復号化回路には映像
と音声の同期機能を実現するためにストリームの早送り
といった操作が盛り込まれている。
【０００３】図２は、ストリームの早送りを実現する動
画像データ再生装置を示すブロック図である。図２にお
いて、201は補助記憶装置、202はメモリ制御手段、203
はメインメモリ、 204は制御手段、205は時計装置、206
は動画像出力制御手段、207は音声出力制御手段であ
る。
画像データ再生装置を示すブロック図である。図２にお
いて、201は補助記憶装置、202はメモリ制御手段、203
はメインメモリ、 204は制御手段、205は時計装置、206
は動画像出力制御手段、207は音声出力制御手段であ
る。
【０００４】以上の様に構成された動画像データ再生装
置について、以下図２を用いてその動作を説明する。
置について、以下図２を用いてその動作を説明する。
【０００５】まず通常動作の場合について説明する。予
め動画像データは、補助記憶装置201に蓄えられてい
る。メモリ制御手段202は、再生処理に必要とされる１
フレ−ム分を補助記憶装置201から読み出し、その１フ
レーム分をメインメモリ203に書き込む。メインメモリ2
03に書き込まれると、制御手段204は、時計装置205から
の時間情報に基づき動画像出力制御手段206と音声出力
制御手段207に１フレーム分書き込む。動画像出力制御
手段206と音声出力制御手段207はフレーム分を処理し、
出力中のデータに途切れがないように各々映像データと
音声データを出力する。
め動画像データは、補助記憶装置201に蓄えられてい
る。メモリ制御手段202は、再生処理に必要とされる１
フレ−ム分を補助記憶装置201から読み出し、その１フ
レーム分をメインメモリ203に書き込む。メインメモリ2
03に書き込まれると、制御手段204は、時計装置205から
の時間情報に基づき動画像出力制御手段206と音声出力
制御手段207に１フレーム分書き込む。動画像出力制御
手段206と音声出力制御手段207はフレーム分を処理し、
出力中のデータに途切れがないように各々映像データと
音声データを出力する。
【０００６】次に１フレ−ム分の早送りを実現する場合
について説明する。メモリ制御手段202はメインメモリ2
03を初期化し、補助記憶装置201に蓄えられている１フ
レーム分をメインメモリ203に新たに書き込む。メモリ
制御手段202はこの操作が動画像出力制御手段206の１フ
レーム処理時間内で行われない場合、制御手段204が動
画像出力制御手段206と音声出力制御手段207に１フレー
ム分書き込むまで待機し、書き込まれた後に上述の操作
を行う（例えば、特開平７ー６４７６１号公報記載の発
明）。
について説明する。メモリ制御手段202はメインメモリ2
03を初期化し、補助記憶装置201に蓄えられている１フ
レーム分をメインメモリ203に新たに書き込む。メモリ
制御手段202はこの操作が動画像出力制御手段206の１フ
レーム処理時間内で行われない場合、制御手段204が動
画像出力制御手段206と音声出力制御手段207に１フレー
ム分書き込むまで待機し、書き込まれた後に上述の操作
を行う（例えば、特開平７ー６４７６１号公報記載の発
明）。
【０００７】
【発明が解決しようとする課題】しかしながらこのよう
な構成の場合、フレーム早送りのためのメモリを別に持
ち、メモリ制御手段の方法が複雑になる。その結果装置
化するには回路規模が大きくなるという問題点と早送り
の実現が内部状態に依存して必ずしも早送りの指示に対
して即座に対応できない、という問題点を有している。
な構成の場合、フレーム早送りのためのメモリを別に持
ち、メモリ制御手段の方法が複雑になる。その結果装置
化するには回路規模が大きくなるという問題点と早送り
の実現が内部状態に依存して必ずしも早送りの指示に対
して即座に対応できない、という問題点を有している。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に本発明の復号化装置は、フレーム構成となっている入
力ビットストリームを受け取り、前記フレームを管理し
ながら出力し、スキップ信号を入力すると現在入力され
ている前記フレームの終端までは出力しない入力制御回
路と、前記入力制御回路の出力を格納するインプットメ
モリと前記インプットメモリを管理するメモリ制御回路
と、前記インプットメモリから出力を復号化した信号を
復号信号として出力する復号化回路と、前記復号信号を
制御し、所定の出力形式にして出力データとして出力す
る出力制御回路と、外部指令を入力でき前記外部指令に
て前記フレームをとばすことを指示された場合、前記入
力制御回路には前記スキップ信号を出力し、前記インプ
ットメモリと前記メモリ制御回路と前記復号化回路と前
記出力制御回路を初期化させるように指示するリセット
信号を出力する外部制御回路とを具備する様に構成した
ものである。
に本発明の復号化装置は、フレーム構成となっている入
力ビットストリームを受け取り、前記フレームを管理し
ながら出力し、スキップ信号を入力すると現在入力され
ている前記フレームの終端までは出力しない入力制御回
路と、前記入力制御回路の出力を格納するインプットメ
モリと前記インプットメモリを管理するメモリ制御回路
と、前記インプットメモリから出力を復号化した信号を
復号信号として出力する復号化回路と、前記復号信号を
制御し、所定の出力形式にして出力データとして出力す
る出力制御回路と、外部指令を入力でき前記外部指令に
て前記フレームをとばすことを指示された場合、前記入
力制御回路には前記スキップ信号を出力し、前記インプ
ットメモリと前記メモリ制御回路と前記復号化回路と前
記出力制御回路を初期化させるように指示するリセット
信号を出力する外部制御回路とを具備する様に構成した
ものである。
【０００９】
【発明の実施の形態】以下、本発明の復号化装置の一実
施形態について、図面を参照しながら説明する。
施形態について、図面を参照しながら説明する。
【００１０】図１は、本実施形態に係る復号化装置の構
成を示すブロック図である。同図において、101は信号
入力端子、102は入力制御回路、103はインプットメモ
リ、104はメモリ制御回路、105は復号化回路、106は出
力制御回路、107は外部制御回路、108は信号出力端子で
ある。109はビットクロック出力端子、110はＬＲクロッ
ク出力端子である。
成を示すブロック図である。同図において、101は信号
入力端子、102は入力制御回路、103はインプットメモ
リ、104はメモリ制御回路、105は復号化回路、106は出
力制御回路、107は外部制御回路、108は信号出力端子で
ある。109はビットクロック出力端子、110はＬＲクロッ
ク出力端子である。
【００１１】以上の様に構成された復号化装置につい
て、以下、図１を用いて動作を説明する。
て、以下、図１を用いて動作を説明する。
【００１２】この例では入力されるストリームはISO/IE
C 11172-3が定義するオーディオストリームであり、フ
レームの定義もそれに準じることとし、出力制御回路
は、オーディオＤＡＣに接続されていることを前提とす
るためビットクロックとＬＲクロックを出力し、出力デ
ータは左右チャンネルのオーディオデータとするが、こ
れらに限定される訳ではない。またこの復号化装置を用
いて組みあげたシステムをコントロールしているシステ
ムコントローラが外部制御回路107を通じて本実施形態
の復号化装置を管理しているものとする。
C 11172-3が定義するオーディオストリームであり、フ
レームの定義もそれに準じることとし、出力制御回路
は、オーディオＤＡＣに接続されていることを前提とす
るためビットクロックとＬＲクロックを出力し、出力デ
ータは左右チャンネルのオーディオデータとするが、こ
れらに限定される訳ではない。またこの復号化装置を用
いて組みあげたシステムをコントロールしているシステ
ムコントローラが外部制御回路107を通じて本実施形態
の復号化装置を管理しているものとする。
【００１３】入力制御回路102は、信号入力端子101より
入力されるオーディオストリームを受け取るとインプッ
トメモリ103に出力する。その際、入力されているフレ
ームの境をチェックしている。
入力されるオーディオストリームを受け取るとインプッ
トメモリ103に出力する。その際、入力されているフレ
ームの境をチェックしている。
【００１４】メモリ制御回路104は、インプットメモリ1
03に入力されたストリーム量と復号化回路105に出力す
るストリーム量を管理し、インプットメモリ103がオー
バーフローまたはアンダーフローしないように制御す
る。またインプットメモリ103 に現在何フレーム蓄えら
れているかを示すフレーム数信号を外部制御回路107に
常時出力している。
03に入力されたストリーム量と復号化回路105に出力す
るストリーム量を管理し、インプットメモリ103がオー
バーフローまたはアンダーフローしないように制御す
る。またインプットメモリ103 に現在何フレーム蓄えら
れているかを示すフレーム数信号を外部制御回路107に
常時出力している。
【００１５】復号化回路105は、オーディオストリーム
をインプットメモリ103から読み出し、復号化を行い、
左右チャンネルのオーディオデータとして出力制御回路
106に出力する。
をインプットメモリ103から読み出し、復号化を行い、
左右チャンネルのオーディオデータとして出力制御回路
106に出力する。
【００１６】出力制御回路106は、そのオーディオデー
タを入力し、ビットクロックとＬＲクロックに同期させ
てオーディオデータを信号出力端子108に出力し、ビッ
トクロックをビットクロック出力端子109、ＬＲクロッ
クはＬＲクロック出力端子110に出力する。
タを入力し、ビットクロックとＬＲクロックに同期させ
てオーディオデータを信号出力端子108に出力し、ビッ
トクロックをビットクロック出力端子109、ＬＲクロッ
クはＬＲクロック出力端子110に出力する。
【００１７】一方外部制御回路107は、外部からの指令
を常に受け付ける待機状態にある。この復号化装置を用
いて組みあげたシステムをコントロールしているシステ
ムコントローラは、外部制御回路107を通してフレーム
数信号を入力をすることができる。
を常に受け付ける待機状態にある。この復号化装置を用
いて組みあげたシステムをコントロールしているシステ
ムコントローラは、外部制御回路107を通してフレーム
数信号を入力をすることができる。
【００１８】これによりシステムコントローラは映像と
音声の同期を合わせたい時にフレームを読み飛ばす指示
を出した際にインプットメモリ103の中のフレーム量を
知ることができる。
音声の同期を合わせたい時にフレームを読み飛ばす指示
を出した際にインプットメモリ103の中のフレーム量を
知ることができる。
【００１９】読み飛ばす指示がくると外部制御回路107
は、入力制御回路102にスキップ信号を出力し、インプ
ットメモリ103と、メモリ制御回路104と、復号化回路10
5と、外部制御回路107にリセット信号を即座に出力す
る。
は、入力制御回路102にスキップ信号を出力し、インプ
ットメモリ103と、メモリ制御回路104と、復号化回路10
5と、外部制御回路107にリセット信号を即座に出力す
る。
【００２０】インプットメモリ103、メモリ制御回路10
4、復号化回路105は、リセット信号を入力すると初期化
される。インプットメモリ103のストリーム量は空にな
り、メモリ制御回路104は、ストリームの入力待ち状態
になる。また復号化回路105は、復号操作を止め、メモ
リ制御回路104同様ストリームの入力待ち状態になる。
4、復号化回路105は、リセット信号を入力すると初期化
される。インプットメモリ103のストリーム量は空にな
り、メモリ制御回路104は、ストリームの入力待ち状態
になる。また復号化回路105は、復号操作を止め、メモ
リ制御回路104同様ストリームの入力待ち状態になる。
【００２１】一方入力制御回路102 はスキップ信号を入
力すると、現在入力しているストリームのフレームの終
端までインプットメモリ103に出力することを停止す
る。このことによりインプットメモリ103にフレームの
途中からのストリームが蓄えられることがないので、フ
レーム単位での読み飛ばしを可能にしている。そして新
たなフレームが入力されると、再びインプットメモリ10
3に出力してインプットメモリ103にストリームが蓄えら
れていく。
力すると、現在入力しているストリームのフレームの終
端までインプットメモリ103に出力することを停止す
る。このことによりインプットメモリ103にフレームの
途中からのストリームが蓄えられることがないので、フ
レーム単位での読み飛ばしを可能にしている。そして新
たなフレームが入力されると、再びインプットメモリ10
3に出力してインプットメモリ103にストリームが蓄えら
れていく。
【００２２】蓄えられるとフレーム制御回路107が制御
を開始し、再び復号化回路105にインプットメモリ103内
のストリームを出力する。
を開始し、再び復号化回路105にインプットメモリ103内
のストリームを出力する。
【００２３】このように読み飛ばす指示が復号化装置外
部からくれば、その指示のタイミングに関係なく即座に
読み飛ばすことが可能となる。またそのための余分な回
路が必要ではないために大幅に回路の縮小が可能とな
る。
部からくれば、その指示のタイミングに関係なく即座に
読み飛ばすことが可能となる。またそのための余分な回
路が必要ではないために大幅に回路の縮小が可能とな
る。
【００２４】
【発明の効果】本発明によれば、フレームを読み飛ばす
外部指令に対して遅延することなく、映像と音声の同期
をとるため等に使用されるフレームを読み飛ばすための
構造を大幅に低減することができる。
外部指令に対して遅延することなく、映像と音声の同期
をとるため等に使用されるフレームを読み飛ばすための
構造を大幅に低減することができる。
【図１】本発明の実施形態における復号化装置の構成を
示すブロック図
示すブロック図
【図２】従来の動画像データ再生装置の構成を示すブロ
ック図
ック図
１０２ 入力制御回路 １０３ インプットメモリ １０４ メモリ制御回路 １０５ 復号化回路 １０６ 出力制御回路 １０７ 外部制御回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−133387（ＪＰ，Ａ) 特開 平７−64761（ＪＰ，Ａ) 特開 平８−130713（ＪＰ，Ａ) 特開 平８−223532（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 7/30
Claims (5)
- 【請求項１】 所定のデータ容量を有し、前記データ量
内に前記データ容量を認識できるように同期データを含
むと共に前記同期内の情報を含んだデータをフレームと
定義し、 前記フレーム構成となっている入力ビットストリームを
受け取り、前記フレームを管理しながら出力し、スキッ
プ信号を入力すると現在入力されている前記フレームの
終端までは出力しない入力制御回路と、 前記入力制御回路の出力を格納するインプットメモリ
と、 前記インプットメモリを管理するメモリ制御回路と、 前記インプットメモリから出力を復号化した信号を復号
信号として出力する復号化回路と、 前記復号信号を制御し、所定の出力形式にして出力デー
タとして出力する出力制御回路と、 外部指令を入力でき前記外部指令にて前記フレームをと
ばすことを指示された場合、前記入力制御回路には前記
スキップ信号を出力し、前記インプットメモリと前記メ
モリ制御回路と前記復号化回路と前記出力制御回路を初
期化させるように指示するリセット信号を出力する外部
制御回路とを具備することを特徴とする復号化装置。 - 【請求項２】 メモリ制御回路が、フレームの格納数を
示すフレーム数信号を外部制御回路に出力し、前記外部
制御回路は、外部からの指示により前記フレーム数信号
を出力することを特徴とする請求項１記載の復号化装
置。 - 【請求項３】 出力制御回路の出力形式が、オーディオ
ＤＡＣに接続できるようにビットクロックとＬＲクロッ
クと出力データの３つを出力する形式であり、その際前
記出力データの変化点の中央に前記ビットクロックの立
ち上がりがくるようにし、前記出力データは左右チャン
ネルのオーディオデータであり、前記ＬＲクロックの変
化点は前記左右チャンネルとの境である形式であること
を特徴とする請求項２記載の復号化装置。 - 【請求項４】 出力制御回路が出力するビットクロック
とＬＲクロックは、外部制御回路が出力するリセット信
号がきても初期化されず、とぎれないことを特徴とする
請求項３記載の復号化装置。 - 【請求項５】 レームが、ISO/IEC 11172-3で定義され
るオーディオフレームであることを特徴とする請求項１
記載の復号化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28952696A JP3161344B2 (ja) | 1996-10-31 | 1996-10-31 | 復号化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28952696A JP3161344B2 (ja) | 1996-10-31 | 1996-10-31 | 復号化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10135840A JPH10135840A (ja) | 1998-05-22 |
| JP3161344B2 true JP3161344B2 (ja) | 2001-04-25 |
Family
ID=17744400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28952696A Expired - Fee Related JP3161344B2 (ja) | 1996-10-31 | 1996-10-31 | 復号化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3161344B2 (ja) |
-
1996
- 1996-10-31 JP JP28952696A patent/JP3161344B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10135840A (ja) | 1998-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0751684B1 (en) | Decoding information pages having header information and page data | |
| JP3277787B2 (ja) | 音声・映像データ記録・再生装置 | |
| JP2787599B2 (ja) | 画像信号符号化制御方式 | |
| US6754239B2 (en) | Multiplexing apparatus and method, transmitting apparatus and method, and recording medium | |
| US5923815A (en) | Apparatus and method for decoding MPEG video data | |
| US5771009A (en) | Method and apparatus for transmitting and receiving data | |
| JP3161344B2 (ja) | 復号化装置 | |
| US5675383A (en) | Encoding method, encoding unit, decoding method, decoding unit, recording medium, and transmission method | |
| US6339669B1 (en) | Picture-reproducing apparatus | |
| CN100531351C (zh) | 记录和再现装置和方法 | |
| JP3436818B2 (ja) | コンピュータシステムおよび動画再生方法 | |
| US7006573B2 (en) | Image processing apparatus and method, and computer readable storage medium | |
| US6788879B1 (en) | Image signal processing apparatus | |
| US20090092376A1 (en) | Video reproduction apparatus | |
| JP3166755B2 (ja) | 映像／音声再生装置 | |
| JP2901464B2 (ja) | データ転送方法およびデジタル動画像再生装置 | |
| JP3171885B2 (ja) | 画像再生方法及びその装置 | |
| JP2874623B2 (ja) | 音声デコード処理回路 | |
| KR970008635B1 (ko) | 멀티 하드디스크를 이용한 장시간 비트스트림 전송장치 | |
| KR100846406B1 (ko) | 인코드 중에 추출 화상을 외부에 송신하는 비디오 인코더 | |
| KR100223656B1 (ko) | 엠펙(mpeg) 비디오 데이터 복호기가 구비된 장치의 화면 디스플레이방법 | |
| JP2004215207A (ja) | ディジタルディスク画像記録装置 | |
| JP2000149509A (ja) | データ記録再生装置及びデータ記録再生方法 | |
| JPH04120989A (ja) | 静止画像復号装置 | |
| JPH05191801A (ja) | 動画像復号化装置のフレームメモリ制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080223 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |