JP3325755B2 - 半導体装置及びその実装方法、並びにその実装部の検査方法 - Google Patents

半導体装置及びその実装方法、並びにその実装部の検査方法

Info

Publication number
JP3325755B2
JP3325755B2 JP34068595A JP34068595A JP3325755B2 JP 3325755 B2 JP3325755 B2 JP 3325755B2 JP 34068595 A JP34068595 A JP 34068595A JP 34068595 A JP34068595 A JP 34068595A JP 3325755 B2 JP3325755 B2 JP 3325755B2
Authority
JP
Japan
Prior art keywords
semiconductor device
protruding
electrodes
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34068595A
Other languages
English (en)
Other versions
JPH09181124A (ja
Inventor
吾朗 出田
実保 弘田
純司 藤野
照 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP34068595A priority Critical patent/JP3325755B2/ja
Publication of JPH09181124A publication Critical patent/JPH09181124A/ja
Application granted granted Critical
Publication of JP3325755B2 publication Critical patent/JP3325755B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基体上に形成され
た電極と電気的に接合される突起電極を有する例えば半
導体チップや半導体チップが収められたパッケージ等の
半導体装置の構造、及びこの半導体装置を基体に実装す
る方法、さらにこれらの半導体装置の突起電極と基体の
電極との実装接合部における検査方法に関するものであ
る。
【０００２】
【従来の技術】図６は従来の半導体装置における斜視
図、図７は図６に示した従来の半導体装置のＡ−Ａ線に
よる断面図であって、図において、１はパッケージ本
体、２はパッケージ本体１の中央部に収められた半導体
チップ、３は上記パッケージ本体上に形成された突起電
極で、この突起電極３は行及び列方向に多数配された突
起電極群を構成し、パッケージ本体１における半導体チ
ップ２の周囲に形成されている。ここでは、突起電極３
が半導体チップ２を取り囲むように４列のリング状にパ
ッケージ本体１に形成されている。４は半導体チップ２
の電極とパッケージ本体１の電極とを電気的に接続する
ためのワイヤである。
【０００３】従来の半導体装置は、上述したように構成
されており、このような半導体装置の実装方法は例え
ば、１９９５年９月１日、工業調査会発行、電子材料、
Ｖｏｌ３４、Ｎｏ．９、Ｐ２７〜Ｐ３２に記載されてい
る。図８は従来の半導体装置を基板に実装する方法を説
明するための断面工程図であって、この図において、５
は回路基板等の基板、６はこの基板１上に形成された電
極、７はこの電極６上に供給された接合材であるはんだ
ペーストである。
【０００４】まず、図８（ａ）に示されるように、基板
５の電極６上にはんだペーストを印刷等の方法で供給
し、パッケージ本体１の突起電極３と基板５の電極６と
が各々相対するように位置合わせをする。次に、図８
（ｂ）に示されるように、位置合わせをした状態で基板
５上に半導体装置を搭載した後、はんだペースト７のは
んだが溶融する温度までこの状態で加熱した後、冷却す
ることによって、はんだペースト７を介して突起電極３
と電極６とが電気的に接続されるとともに、半導体装置
が基板１に固着されることとなる。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た半導体装置の実装方法においては、印刷法等によっ
て、基板５の多数の電極６上に所定量のはんだペースト
７が供給されることとなるが、これらの供給されたはん
だペースト７の高さは、設定値よりばらつきが生じるこ
ととなる。このはんだペースト７の高さのばらつきによ
り、パッケージ本体１の突起電極３と基板５の電極６と
の間に接合不良が発生することとなる。つまり、はんだ
ペースト７の印刷高さが設定値より高い場合隣接する電
極と接触し短絡不良が発生する。逆に、はんだペースト
７の印刷高さが設定値より低い場合には未接合不良が発
生する。
【０００６】上述したような接合不良は、パッケージ本
体１のいずれの位置に形成された突起電極３においても
発生する可能性がある。また、上述した電極の短絡不良
においては、回路を電気的に検査することによって比較
的簡単に発見できるものの電極の未接合不良は以下に示
すような理由で電気的な検査だけでは発見することがで
きない。
【０００７】図９は、良好な接合状態と未接合不良状態
の接合部の例を示す断面図である。この図において、図
中円内で示される箇所であるＡは突起電極３とはんだペ
ースト７とが濡れを生じることによってフィレットが形
成され基板５の電極６とパッケージ本体１の突起電極３
との接合状態が良好な接合部、Ｂは完全にパッケージ本
体１の突起電極３とはんだペースト７とが離れた完全な
未接合不良な接合部、Ｃは突起電極３とはんだペースト
７が接しているものの、この突起電極３とはんだペース
ト７とが濡れを生じずフィレットは形成されず、完全に
未接合不良な接合部Ｂとも良好な接合部Ａとも判断でき
ない不完全な接合部である。
【０００８】上述した完全に未接合不良な接合部Ｂにお
いては上述したように電気的な検査によって未接合不良
と容易に判定できるが、不完全な接合部Ｃにおいては電
気的に良好と判定される場合もあり必ずしも不良と判定
されない。しかしながらこのような場合において、使用
初期においては所望の電気特性を発揮するものの、僅か
なひずみ等で突起電極３とはんだペースト７とが離れ、
簡単に回路が断たれることとなり、半導体装置としての
信頼性が低下することとなる。
【０００９】従って、電極接合部の接合状態の良否は電
気的検査のみでは判断できず、接合部の接合形状によっ
ても判定すべきである。しかしながら、行及び列方向に
多数配された突起電極３を有するパッケージ本体１を基
板５上に実装する場合、最外周側に形成された突起電極
３のためその内側に形成された突起電極３の接合部の形
状を外部より観察することは不可能であった。
【００１０】またＸ線ＣＴ装置などを用いれば、内側に
設けられた突起電極３の接合部形状を検査することは可
能であるが、このＸ線ＣＴ装置は高価であり、さらに検
査時間も長時間に及ぶために検査コストの高騰の原因と
なっていた。
【００１１】本発明は係る課題を解決するためなされた
もので、行及び列方向に複数個配された突起電極を有す
る半導体装置と基体との実装接合部の良否を簡単な光学
的検査によって判定できる半導体装置の構造を提供する
とともに、その実装方法及びその半導体装置と基体との
実装接合部における検査方法を提供することを目的とす
る。
【００１２】
【課題を解決するための手段】本発明の請求項１記載の
半導体装置は、基体上に形成された電極と接合材を介し
て電気的に接合される突起電極が、行及び列方向に複数
個配されて構成された突起電極群を有する半導体装置に
おいて、この突起電極群が配された面内で、かつ上記突
起電極群の最外側に配された突起電極の整列方向に対し
て鉛直方向から観察するときに、その内側に配されたす
べての突起電極それぞれの少なくとも一部分が観察可能
なように上記突起電極を配した突起電極群を有すること
を特徴とするものである。
【００１３】本発明の請求項２記載の半導体装置の実装
方法は、電極が行及び列方向に複数個配されて構成され
た電極群が形成された基体の上記それぞれの電極上に接
合材を供給する工程と、接合材が供給された上記基体の
電極と、請求項１記載の半導体装置の突起電極とがそれ
ぞれ対向するように位置合わせをした後、上記突起電極
群の最外側の行又は列に配された高さの低い突起電極が
上記接合材と接触するまで上記半導体装置と上記基体と
を接近させ、上記接合材を介して上記基体上の電極群と
上記半導体装置の突起電極群とを接触させ、上記基体に
上記半導体装置を接合する工程とを備えたことを特徴と
するものである。
【００１４】本発明の請求項３記載の半導体装置実装部
の検査方法は、請求項２に記載の半導体装置の実装方法
によって、上記半導体装置が基体へ実装された後の半導
体装置実装部の検査方法において、突起電極と電極との
接合状態の電気的検査と、突起電極群及び電極群の最外
側に配された突起電極と電極との接合状態の光学的検査
とを行うことによって実装部の評価を行うことを特徴と
するものである。
【００１５】
【発明の実施の形態】実施の形態１． 以下、本発明の実施の形態１である半導体装置について
説明する。図１は、本発明の実施の形態１である半導体
装置の断面図である。この図において、１は内部に半導
体チップ２（図６記載）が収められるパッケージ本体、
３はこのパッケージ本体１上に形成された、例えばはん
だからなる突起電極でこの突起電極３は行及び列方向に
複数個配されて突起電極群を構成しパッケージ本体１に
おける半導体チップ２の外周囲に形成されている。ここ
では突起電極群が半導体チップ２を取り囲むように４列
のリング状にパッケージ本体１に形成されている。
【００１６】また、３ａはこの突起電極群の最外周の列
及び行に配され、径約５００μｍ、高さ約２００μｍに
設定されて形成された低い突起電極で、３ｂはこの低い
突起電極３ａより内側の列及び行に配され、この低い突
起電極３ａより約５０μｍ高く、つまり約２５０μｍの
高さに設定されて形成された高い突起電極である。高さ
の低い突起電極３ａ及び高い突起電極３ｂ同士は基本的
に全て同じ大きさ、高さに設定して形成されている。
【００１７】このように構成された半導体装置におい
て、パッケージ本体１上の突起電極３の配置は従来の技
術にて説明した図６とほぼ同じであり、突起電極群の最
外周の行及び列には低い突起電極３ａが、その内側の行
及び列には高い突起電極３ｂが配されていることとな
る。
【００１８】次に、図２に基づいて、上述した半導体装
置を基板に実装する方法について説明する。図２は半導
体装置の基板への実装工程を順次示す製造工程断面図で
ある。この図において、５は基体である例えば回路基板
等の基板、６はこの基板１上に形成された例えば銅から
なる電極で、この電極６は各々突起電極３と相対するよ
うに行及び列方向に複数個配された電極群を構成する。
７はこの電極６上に供給され、基板５の電極６とパッケ
ージ本体１の突起電極３とを電気的に接続し、固着する
ための接合材である例えばはんだペーストである。
【００１９】まず、図２（ａ）に示されるように、基板
５の電極６上に例えば印刷法によってはんだペースト７
を供給し、パッケージ本体１の突起電極３と基板５の電
極６とが各々相対するように位置合わせをする。次に図
２（ｂ）に示されるように、位置合わせをした状態で、
基板５上に半導体装置を搭載し、パッケージ本体１の低
い突起電極３ａとはんだペースト７が接触するまで押し
込み、はんだペースト７のはんだが溶融する温度、例え
ば２００℃までこの状態で加熱した後、冷却することに
よって、はんだペースト７を介して突起電極３と電極６
とが電気的に接続されるとともに半導体装置が基板１に
固着されることとなる。次に、パッケージ本体１の突起
電極３とはんだペースト７との接合状態を電気的な検
査、及び外部より目視又は画像認識等の簡単な光学的検
査によって評価する。
【００２０】上述した半導体装置の実装方法では、印刷
法によってはんだペースト７を供給する工程において、
印刷法によって供給されるはんだペースト７の印刷高さ
の設計値を例えば１５０μｍとしたとき、実際供給され
たはんだペースト７の印刷高さは約１３５μｍから約１
６５μｍの範囲でばらつくことがわかっている。即ち、
供給されたはんだペースト７の印刷高さの最高と最低の
部分とでは約３０μｍの差異が生じる。また、パッケー
ジ本体１を基板５に搭載する工程においては、この搭載
荷重によって印刷されたはんだペースト７中にパッケー
ジ本体１の突起電極３が押し込まれることとなるが、パ
ッケージ本体１の突起電極群の最外周に配された低い突
起電極３ａはその内側に配された高い突起電極３ｂより
５０μｍ低いため、全てのはんだペースト７と突起電極
３とが接触する状態となるためには、この高さの差異で
ある約５０μｍはさらに押し込まなければならない。
【００２１】従って、最外周に配された約５０μｍ低い
突起電極３ａがはんだペースト７と全て接触していれ
ば、はんだペースト７の印刷高さのばらつき量は約３０
μｍであるため、その内側に配された高い突起電極３ｂ
は、供給されたはんだペースト７の高さのバラツキにか
かわらず接合されていることとなる。すなわち、基板５
上に半導体装置が搭載された状態において、この半導体
装置の外部つまり側面方向より目視又は画像認識等の光
学的検査によって突起電極群の最外周に配された低い突
起電極３ａに未接合不良が発生していなければ、その内
側に配された、観察ができない高い突起電極３ｂにおい
ても未接合不良が発生することはないので未接合不良の
判定が簡単な光学的な検査によって容易に行うことがで
きる。さらに電気的検査によって短絡不良は容易に検査
できる。従って、Ｘ線ＣＴ装置を用いなくとも外部から
の光学的検査及び電気的な検査によって、全ての電極の
接合状態が判定できるため、検査時間が短縮できるとと
もに検査コストを抑制することができる。
【００２２】また、この実施の形態においては、高い突
起電極３ｂと低い突起電極３ａとの高さの差異は約５０
μｍとしたが、この高さの差異は印刷によるはんだペー
スト７のばらつき量より大きくすればよく、最外周に配
された低い突起電極３ａが全てはんだペースト７と接合
していればその内側に配された高い突起電極３ｂにおい
ては、はんだペースト７のばらつき量より高く設定して
いるのではんだペースト７の高さがばらついたとしても
全て接合していることとなる。また、この実施の形態の
ように、低い突起電極３ａと高い突起電極３ｂとの差異
をはんだペースト７のばらつき量＋αとするのは、突起
電極３の形成時のこの突起電極の高さのばらつき量も考
慮し、より確実に接合状態を判定するためである。
【００２３】さらに、低い突起電極３ａと高い突起電極
３ｂとの高さの差がはんだペースト７の印刷高さのばら
つき量より小さくともわずかでも差異を生じさせること
によって最外周に配された低い突起電極３ａは、他の内
側に配された高い突起電極より接合しにくくなる。つま
り、はんだペースト７の印刷の高さのばらつきは、どの
箇所においても、同様の確率で生じるとすれば、最外周
の多数の低い突起電極３ａにおいて、未接合不良が確率
的に最も発生しやすくなり、未接合不良は最外周に配さ
れた低い突起電極３ａに集中することとなる。従って、
この最外周に配された多数の低い突起電極３ａに未接合
不良が発生していなければ、その内側に配された高い突
起電極３ｂにおいて、ほぼ未接合不良が発生していない
と判定できることとなる。
【００２４】なお、ここでは接合材としてはんだペース
ト７を印刷法にて供給する場合について説明したが、こ
れに限るものでなくはんだ材をめっき法によって供給し
ても良い。この場合、例えば設計値としてはんだめっき
の高さを３０μｍとしたとき、実際のはんだめっきの高
さは１パッケージ内で、±１μｍの範囲でばらつくか
ら、最外周に配した低い突起電極３ａとその内側の高い
突起電極３ｂとの高さの差を２μｍより大きくすれば、
上述したように確実に未接合不良の発生を防ぐことがで
きる。またはんだめっき法は現在の技術において、ばら
つき量は２μｍが限界なので、低い突起電極３ａと高い
突起電極３ｂとの高さの差を２μｍより大きくすれば、
確実に未接合不良の発生を防ぐことができる。
【００２５】実施の形態２． 図３は本発明の実施の形態２である半導体装置の基板へ
の実装工程を順次示す製造工程断面図である。この図に
おいて、８は基板５の電極群に供給されたはんだめっき
で８ａは基板５の電極群の最外周列及び行に配された電
極６上にめっき高さが設計値として約２７μｍとして供
給された低いはんだめっき、８ｂは低いはんだめっき８
ａが供給される電極６より内側に配された電極６上にめ
っき高さが設計値として低いはんだめっき８ａより約３
μｍ高い約３０μｍで供給された高いはんだめっきであ
る。
【００２６】上述したように構成された半導体装置にお
いては、次のように基板５に実装される。まず、図３
（ａ）に示されたように、めっき法にて電極６上にはん
だめっき８を供給し、このはんだめっき８が供給された
電極６と突起電極３とが相対するように位置合わせす
る。次に、図３（ｂ）に示されるように、基板５上にこ
のままの状態で基板の最外周に配された電極６上の低い
はんだめっき８ａが突起電極に接触するまで、基板５と
パッケージ本体１とを接近させパッケージ本体１を搭載
し、はんだめっき８が溶融する温度例えば２００℃まで
加熱した後冷却することによって、突起電極３とはんだ
めっき８とは電気的に接続されるとともに固着される。
【００２７】上述した本発明の実施の形態２である半導
体装置の実装方法では、パッケージ本体１に形成された
突起電極３の大きさ、高さは全て同じに設計されてお
り、上述した実施の形態１と異なる点は、基板５の電極
６に供給されるはんだめっき８の高さを変えた点で、最
外周の電極６上のめっき高さがその内側に配された電極
６上のめっき高さより低くなるように設計し形成した点
である。つまり、はんだめっき高さが設計値として低い
はんだめっき８ａは約２７μｍ、高いはんだめっき８ｂ
は約３０μｍにそれぞれ設定されている。しかしなが
ら、実際のめっき工程では、めっき高さは通常±１μｍ
の範囲でばらつくから、はんだめっきの最高の高さと最
低の高さでは約２μｍの差異が生じる。この差異を考慮
して低いはんだめっき８ａと高いはんだめっき８ｂとの
めっき高さの差異を決定している。
【００２８】つまり、パッケージ本体１を基板５上に搭
載した後、加熱するとはんだが溶融することになり、パ
ッケージ本体１の搭載荷重によってはんだめっき８中に
突起電極３が押し込まれることとなる。このとき高いは
んだめっき８ｂは突起電極３と接触しているために濡れ
が生じる。この濡れが生じた部分では、高いはんだめっ
き８ｂの表面張力が作用し、それによりパッケージ本体
１と基板５とがさらに引き寄せられ、その結果、めっき
高さの低いはんだめっき８ａと突起電極３とが接触して
濡れを生じる。ここで高さの低いはんだめっき８ａが、
突起電極３と接触するためには、パッケージ本体１と基
板５とを低いはんだめっき８ａと高いはんだめっき８ｂ
とのはんだめっきの高さの差異である約３μｍ以上は接
近させねばならない。
【００２９】従って、はんだめっき８のめっき高さのば
らつき量は２μｍであるので、最外周に配された突起電
極３が、はんだめっき８と完全に接合していればその内
側に配された突起電極３は間違いなく完全に接合してい
ると判断できる。つまり、最外周に配された突起電極３
に未接合不良が発生しないように、パッケージ本体１を
基板５へ実装し、簡単な光学的検査によって最外周に配
された突起電極３の接合部のみを観察して評価し、未接
合不良のないことを確認すれば、外部から観察すること
ができない、最外周でない部分に配された突起電極３に
おいても接合部に未接合不良が発生することはない。さ
らに、電気検査によって短絡不良が無いことを確認すれ
ば実装接合部の状態が良好であると判定できる。
【００３０】また、本発明の実施の形態２において、最
外周の突起電極３とこれに対応する電極６とをモニタ電
極とする場合、最外周の突起電極３と電極６上の低いは
んだめっき８ａとは必ずしも良好な接合状態でなくと
も、接触している状態であればよく、この場合でもはん
だめっきのばらつき量より基板５と突起電極３間は接近
しているためその内側の電極６の高いはんだめっき８ｂ
と突起電極３との接合部に未接合不良が発生することは
ない。
【００３１】また、この実施の形態２においては、低い
はんだめっき８ａと高いはんだめっき８ｂとのめっき高
さの差異をはんだめっきのばらつき量より大きく設定し
ているが、これは、突起電極３の形成工程においてその
高さのばらつきを考慮し、より確実に接合状態を判定す
るためであって理論的にはばらつき量と同じでよい。
【００３２】さらに、低いはんだめっき８ａと高いはん
だめっき８ｂのめっき高さの差が、めっきのばらつき量
より小さくとも、わずかでも差異を生じさせることによ
って、最外周の低いはんだめっき８ａはその内側に配さ
れた高いはんだめっき８ｂより接合しにくくなる。つま
り、はんだめっきの高さのばらつきはどの箇所において
も同様の確率によって生じるとすれば、最外周の低いは
んだめっき８ａと突起電極３との間の未接合不良が確率
的に最も生じやすくなるため、最外周側に未接合不良が
生じていなければその内側も未接合不良が生じていない
と判断できる。
【００３３】なお、ここでは接合材としてのはんだをめ
っき法によって供給する場合について述べたが、蒸着や
スパッタなどについて供給する場合においては、供給す
る接合材のばらつきはほぼないものの、突起電極３の形
成工程において突起電極の高さのばらつきによって未接
合不良が発生する場合が考えられるので、上述した実施
の形態１で示したように最外周の突起電極３の高さを低
くしたり、実施の形態２で示したように最外周の電極６
の接合材の高さを低くすることによって、実施の形態１
及び２で示したものと同様の効果が得られる。
【００３４】実施の形態３． 図４は本発明の実施の形態３である半導体装置を示す側
面図及び上面図である。この発明の実施の形態３である
半導体装置と従来の半導体装置との異なる点は、突起電
極３が配された面内で、かつパッケージ本体１の外周に
対して鉛直方向から観察するときに、突起電極３の一部
又は全部が観察可能となるように外周部から内周部に向
かうにつれて突起電極３が一定方向にずらして配列され
ている点であって、その他はほぼ従来の技術と同じであ
る。
【００３５】上述したように構成された半導体装置は、
上述した実施の形態１で示したものと全く同じ方法で基
板５上に実装されることとなる。図５はこの半導体装置
を基板５に実装した場合の電極接合部を示す側面図であ
る。図中円内で示される箇所Ａは突起電極３と基板５上
のはんだペースト７とに濡れが生じることによってフィ
レットが形成された接合状態が良好な接合部、Ｃは突起
電極３とはんだペースト７とが濡れを生じず、フィレッ
トが形成されなかった不完全な接合部を示す。
【００３６】このように突起電極３を外周部より内周部
に向かうにつれて一定方向にずらして配列させることに
よって、外部より内周側に配された突起電極３の側面を
観察することができるので画像認識、目視等の簡単な光
学的外観検査によってフィレットの形成の有無が確認で
き、従来からの電気的な検査では発見しにくかった不完
全な接合部Ｃを容易に発見でき、半導体装置としての信
頼性が向上する。また、内側に配された突起電極の接合
状態をパッケージ本体１の外周に対して鉛直方向からの
観察によって発見できるため、画像認識に用いられるカ
メラの位置が固定でき、簡単な検査装置を用いて、接合
状態の良否を判定できる。
【００３７】なお、上述した本発明の実施の形態におい
ては、接合材としてはんだを用いたものについて説明し
たが、これに限るものではなく、導電性樹脂、異方性導
電樹脂、金属フィラー入り接着剤等導電性を有し、半導
体装置を基板５上に固着できるものであればよい。
【００３８】
【発明の効果】本発明の請求項１記載の半導体装置とし
ては、突起電極群が配された面内で、かつ突起電極群の
最外側に配された突起電極の整列方向に対して鉛直方向
より観察するときに、その内側に配されたすべての突起
電極それぞれの少なくとも一部分が観察できるように配
されている。従って、この半導体装置を基体に実装接合
した場合、外部からの光学的検査によって簡単に接合状
態を評価できる半導体装置の構造が提供できるという効
果を有する。
【００３９】また、本発明の請求項２記載の半導体装置
の実装方法においては、請求項１記載の半導体装置を基
板に実装接合するので、上述したように実装後の検査に
おいて、外部からの光学的検査によって簡単に接合状態
が評価できるという効果を有する。
【００４０】本発明の請求項３記載の半導体装置実装部
の検査方法においては、請求項２に記載の半導体装置の
実装方法によって、半導体装置が基体に実装された後、
電気的検査によって短絡不良を、電極群の最外側に配さ
れた電極接合部のみを光学的検査を行うことによって未
接合不良を評価するようにしたので、検査が簡単になり
検査時間が短縮できるとともに、検査のコストを抑える
ことができるという効果を有する。
【図面の簡単な説明】
【図１】 本発明の実施の形態１である半導体装置を示
す断面図である。
【図２】 本発明の実施の形態１である半導体装置の基
体への実装工程を示す実装工程断面図である。
【図３】 本発明の実施の形態２である半導体装置の基
体への実装工程を示す実装工程断面図である。
【図４】 本発明の実施の形態３である半導体装置を示
す断面図及び上面図である。
【図５】 本発明の実施の形態３である半導体装置の基
体への実装接合部を示す側面図である。
【図６】 従来の半導体装置を示す斜視図である。
【図７】 従来の半導体装置を示す断面図である。
【図８】 従来の半導体装置の基体への実装工程を示す
実装工程断面図である。
【図９】 従来の半導体装置の基体への実装接合部を示
す側面図である。
【符号の説明】
１ パッケージ本体、３ 突起電極、３ａ 低い突起電
極、３ｂ 高い突起電極、５ 基板、６ 電極、７ は
んだペースト、８ はんだめっき、８ａ 低いはんだめ
っき、８ｂ 高いはんだめっき。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安達 照 東京都千代田区丸の内二丁目２番３号 三菱電機株式会社内 (56)参考文献 特開 昭59−208768（ＪＰ，Ａ) 特開 昭59−188155（ＪＰ，Ａ) 特開 平６−53290（ＪＰ，Ａ) 特開 平９−45807（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 基体上に形成された電極と接合材を介し
    て電気的に接合される突起電極が、行及び列方向に複数
    個配されて構成された突起電極群を有する半導体装置に
    おいて、この突起電極群が配された面内で、かつ上記突
    起電極群の最外側に配された突起電極の整列方向に対し
    て鉛直方向から観察するときに、その内側に配されたす
    べての突起電極それぞれの少なくとも一部分が観察可能
    なように上記突起電極を配した突起電極群を有すること
    を特徴とする半導体装置。
  2. 【請求項２】 電極が行及び列方向に複数個配されて構
    成された電極群が形成された基体の上記それぞれの電極
    上に接合材を供給する工程と、接合材が供給された上記
    基体の電極と、請求項１記載の半導体装置の突起電極と
    がそれぞれ対向するように位置合わせをした後、上記突
    起電極群の最外側の行又は列に配された高さの低い突起
    電極が上記接合材と接触するまで上記半導体装置と上記
    基体とを接近させ、上記接合材を介して上記基体上の電
    極群と上記半導体装置の突起電極群とを接触させ、上記
    基体に上記半導体装置を接合する工程とを備えたことを
    特徴とする半導体装置の実装方法。
  3. 【請求項３】 請求項２に記載の半導体装置の実装方法
    によって、上記半導体装置が基体へ実装された後の半導
    体装置実装部の検査方法において、突起電極と電極との
    接合状態の電気的検査と、突起電極群及び電極群の最外
    側に配された突起電極と電極との接合状態の光学的検査
    とを行うことによって実装部の評価を行うことを特徴と
    する半導体装置実装部の検査方法。
JP34068595A 1995-12-27 1995-12-27 半導体装置及びその実装方法、並びにその実装部の検査方法 Expired - Fee Related JP3325755B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34068595A JP3325755B2 (ja) 1995-12-27 1995-12-27 半導体装置及びその実装方法、並びにその実装部の検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34068595A JP3325755B2 (ja) 1995-12-27 1995-12-27 半導体装置及びその実装方法、並びにその実装部の検査方法

Publications (2)

Publication Number Publication Date
JPH09181124A JPH09181124A (ja) 1997-07-11
JP3325755B2 true JP3325755B2 (ja) 2002-09-17

Family

ID=18339335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34068595A Expired - Fee Related JP3325755B2 (ja) 1995-12-27 1995-12-27 半導体装置及びその実装方法、並びにその実装部の検査方法

Country Status (1)

Country Link
JP (1) JP3325755B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4723312B2 (ja) * 2005-08-23 2011-07-13 ローム株式会社 半導体チップおよび半導体装置
WO2007023747A1 (ja) * 2005-08-23 2007-03-01 Rohm Co., Ltd. 半導体チップおよびその製造方法ならびに半導体装置
JP4791104B2 (ja) * 2005-08-23 2011-10-12 ローム株式会社 半導体チップおよび半導体チップの製造方法
JP6656836B2 (ja) * 2015-07-24 2020-03-04 新光電気工業株式会社 実装構造体及びその製造方法

Also Published As

Publication number Publication date
JPH09181124A (ja) 1997-07-11

Similar Documents

Publication Publication Date Title
US6002178A (en) Multiple chip module configuration to simplify testing process and reuse of known-good chip-size package (CSP)
JPH0563029A (ja) 半導体素子
JPH08213519A (ja) 電子素子パッケージ
US6199741B1 (en) Enhanced pad design for substrate
JPH10223826A (ja) 半導体装置の実装構造および実装方法
US20110162204A1 (en) Integrated device
JP3459765B2 (ja) 実装検査システム
US9035442B2 (en) Semiconductor module
JP2002090422A (ja) 半導体装置及びその製造方法
JP3325755B2 (ja) 半導体装置及びその実装方法、並びにその実装部の検査方法
JP2715793B2 (ja) 半導体装置及びその製造方法
JP2699726B2 (ja) 半導体装置の実装方法
JP3050172B2 (ja) フリップチップｉｃの検査方法及び検査用基板
JP5489860B2 (ja) 積層型半導体モジュール
KR20010090611A (ko) 접촉노드
RU2134466C1 (ru) Носитель кристалла ис
JPH09283564A (ja) 半導体接合構造
TWI246751B (en) IC package, inspection method of IC package mounting body, repairing method of IC package mounting body, and inspection pin for IC package mounting body
JP3895465B2 (ja) 基板の実装方法、基板の実装構造
JP2018152148A (ja) 回路付サスペンション基板ユニット、回路付サスペンション基板アセンブリ、および、回路付サスペンション基板アセンブリの製造方法
JP2001223325A (ja) 半導体装置
KR100267558B1 (ko) Bga 패키지와 인쇄 회로 기판의 접합 장치
JP3061728B2 (ja) 半導体パッケージ
JPH0547955A (ja) 半導体素子の支持基板及びそれを使用した回路装置
JPH0822875A (ja) Ｉｃソケット

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070705

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080705

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090705

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100705

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100705

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110705

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110705

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120705

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees