JP3323879B2 - ディジタル記録再生装置 - Google Patents
ディジタル記録再生装置Info
- Publication number
- JP3323879B2 JP3323879B2 JP25564096A JP25564096A JP3323879B2 JP 3323879 B2 JP3323879 B2 JP 3323879B2 JP 25564096 A JP25564096 A JP 25564096A JP 25564096 A JP25564096 A JP 25564096A JP 3323879 B2 JP3323879 B2 JP 3323879B2
- Authority
- JP
- Japan
- Prior art keywords
- correction
- memory
- data
- flag
- modification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Description
号をディジタル化したディジタルデータを記録媒体上に
記録再生を行うディジタル記録再生装置に関するもので
あり、具体的製品としてはディジタルビデオカメラに関
するものである。
455号に示されているようなディジタル記録再生装置
がある。
いて、図面を参照しながら説明する。
処理回路、3は記録時に付加されたインナー訂正用パリ
ティにもとづいて誤り訂正を行うインナー訂正復号化回
路、4は記録時に記録ブロック(シンクブロック)単位
に付加された識別情報(ID)を検出するID検出器、
5はインナー訂正復号化回路3で検出された訂正不可能
なシンクブロックの場所を記憶するためのインナーフラ
グメモリ、6はインナーフラグメモリ5に対してアドレ
ス及び制御信号を供給するインナーフラグメモリ制御回
路、7は記録時に付加されたアウター訂正用パリティに
もとづいて誤り訂正を行うアウター訂正復号化回路、3
0はアウター訂正復号化回路7で検出された訂正不可能
なエラーフラグの有無を記憶するためのアウターフラグ
メモリ、31はアウターフラグメモリ30を制御するア
ウターフラグメモリ制御回路、10はアウター訂正用の
並び替えを行うためのメモリ、11はメモリ10に対し
てアドレス及び制御信号を供給するメモリ制御回路、3
2は修整フラグメモリ33に対してアドレス及び制御信
号を供給する修整フラグメモリ制御回路、33はインナ
ーフラグメモリ5及びアウターフラグメモリ30にもと
づいて修整を行ったブロックの場所を記憶するための修
整フラグメモリ、34は修整フラグメモリ制御回路32
で検出された修整を行ったブロックの数を数えるカウン
ター、35はカウンター34がある所定値になるとデコ
ードするデコーダー回路、16は高能率復号化回路、1
7は再生データの出力端子である。
記録再生装置の再生処理について以下、再生時の動作を
説明する。
対して、再生処理回路2で再生処理を行った後、再生デ
ータはシンクブロック単位でインナー訂正復号化回路3
に入力され、インナー訂正用パリティにもとづいて誤り
訂正処理が行われる。 次に、インナー訂正処理が行わ
れたシンクブロックはID検出器4に入力され、ID検
出器4では再生されたシンクブロックのIDからメモリ
へのアドレス情報を出力し、メモリ制御回路11ではア
ドレス情報にもとづいてシンクブロック単位でデータを
メモリ10に書き込む。
しては、インナーフラグメモリ制御回路6で検出し、ア
ドレス情報を出力し、インナーフラグメモリ5に該シン
クにはエラーがある旨、エラーフラグ信号を書き込む。
行う場合の最小単位であり、再生信号は同期パターン
(SYNC)、ID、データ、及び誤り訂正用パリティ
で構成される。次にメモリ10では、シンクブロック単
位で書き込まれたデータをアウター訂正復号化回路7で
アウター方向の誤り訂正を行う。ここで、アウター訂正
復号化回路7による誤り訂正は、所定の個数のデータに
対して、アウター方向に付加された訂正用パリティを用
いて実行される。アウターフラグメモリ制御回路31で
は、アウター方向のブロックにおいて、訂正不可能なブ
ロックを1つでも検出すると、アウターフラグメモリ3
0に該ブロックにはエラーがある旨、エラーフラグ信号
を書き込む。
フラグメモリ30にもとづいて修整を行い、修整フラグ
メモリ33では修整を行ったブロックを修整フラグメモ
リ制御回路32にて指定したアドレスに書き込む。
づいてメモリ10から読み出されたデータを高能率復号
化回路16により復号化し、出力端子17からデータを
出力する。
りが沢山あり、訂正不可能なシンクブロックが数多く存
在する場合、多くのシンクブロックが修整されることと
なり画像がいちじるしく劣化する。このため修整フラグ
メモリ制御回路31において、インナーフラグメモリ
5、アウターフラグメモリ30よりメモリデータを読み
出し、共にエラーフラグが立っている場合にはそのブロ
ックは訂正不可能なデータが存在するブロックであるた
め、修整フラグメモリ33に修整を行った情報を書き込
むと同時に、カウンター34の値をカウントアップさせ
る。 また、インナーフラグメモリ5にはエラーフラグ
が立ち、アウターフラグメモリ30にてエラーが立って
いない場合には、アウター訂正復号化回路7により訂正
処理が行われているため、データは正常になっておりこ
の場合は修整処理を行う必要がないため、修整フラグメ
モリ33には修整情報が書き込まれず、カウンター34
もホールド状態となる。
値がある値以上になると、それをデコーダ回路35で検
出し、フラグを立てる動作を行う。該フラグが立つと画
像を特定の画像に切り換える。
数多く存在する場合には、画像を特定の画像に置き換え
て、画質劣化の防止を行っていた。
ような構成では、以下に示す課題を有している。
ター訂正、修整処理各々において訂正不可能なシンクブ
ロック及び修整処理を記憶しておくためのフラグメモリ
が3個必要となり、データ格納メモリにおいても修整処
理をデータ格納メモリからの読み出しだけで行うため、
大容量のメモリを必要としていた。また修整フラグを出
力するためのメモリ制御回路においては、インナーフラ
グ、アウターフラグ読みだしのためのタイミング同期を
とるための複雑な制御機能が必要となるため、従来回路
実現のためには使用部品点数が多く大規模な回路構成と
なってしまっていた。
く存在する場合には、特定の画像に置き換えるため、画
像の連続性が阻害されるという課題があった。
路構成でかつ画像切り換え単位の変更を容易に行うこと
が可能なディジタル記録再生装置を提供することを目的
とする。
に本発明に係るディジタル記録再生装置は以下のような
構成を有している。すなわち、映像信号、音声信号をデ
ィジタル化したディジタルデータを記録媒体上に記録再
生を行うディジタル記録再生装置において、再生時にデ
ィジタルデータの誤りを訂正する訂正手段と、前記誤り
訂正処理後のデータより検出した、前記訂正手段にて訂
正できなかった部分の修整を行う修整手段と、前記修整
手段にて修整を行った数を検出する修整数検出手段、及
び前記修整数検出手段によって検出された修整数を事前
に設定された修整閾値と比較し、修整数が該閾値を超え
た場合再生画面において任意のブロック単位にて前画面
を保持させる手段を備え、前画面を保持させるブロック
単位をフレーム単位またはトラック単位とすることが可
能であり、かつ修整閾値が外部より任意に設定できるこ
とにより前記課題を解決せしめるものである。
図1を参照しながら説明する。
ル記録再生装置の再生処理の構成図である。本実施例に
おいて、従来の装置と同一機能のブロックは同一番号を
付して説明は省略する。図1において、1は再生ヘッ
ド、2は再生処理回路、3は記録時に付加されたインナ
ー訂正用パリティにもとづいて誤り訂正を行うインナー
訂正復号化回路、4は記録時に記録ブロック(シンクブ
ロック)単位に付加された識別情報(ID)を検出する
ID検出器、5は前記インナー訂正復号化回路3で検出
された訂正不可能なシンクブロックの場所を記憶するた
めのインナーフラグメモリ、6は前記インナーフラグメ
モリ5に対してアドレス及び制御信号を供給するインナ
ーフラグメモリ制御回路である。
ンクブロック数と記録時に付加されたアウター訂正用パ
リティにもとづいて誤り訂正を行うアウター訂正復号化
回路、8はインナー訂正復号化回路3にて検出された訂
正不可能なシンクブロックの場所を記憶したインナーフ
ラグメモリ5より、アウター方向に該フラグを読み出す
ためのインナーフラグメモリのアウター方向への読み出
し制御回路、9は8の制御回路によりインナーフラグメ
モリ5からアウター方向に読み出されたインナーフラグ
の数を検出する回路、10は各処理後のデータ格納のた
めのメモリ、11は各処理ごとにデータ格納メモリを制
御するメモリ制御回路である。
のデータをメモリ10より読み出してインナー方向のシ
ンクブロック単位でデータに誤りが残っているかをチェ
ックするためのシンドロームチェック、13はシンドロ
ームチェック12により発生した修整フラグの検出、1
4は修整フラグ検出13により検出された修整フラグに
もとづいて、修整すべきシンクブロック単位で、1フレ
ーム前の同シンクブロックのデータをメモリ10より読
み出した後FIFO15への書き込み、またデータメモ
リ10に該1フレーム前のデータをFIFO15より書
き込みを行うためのFIFO制御回路、15は前記した
FIFO、16は修整処理まで終了後のデータを元の映
像データに復号しモニター出力するための高能率復号化
回路である。
検出されるごとにカウントアップし修整フラグ数をカウ
ントするカウンター、19はカウンター18の出力、す
なわち修整フラグ数と任意に設定された閾値を比較する
ための閾値比較器、20は閾値比較器19の出力を任意
のブロック単位の同期信号により、高能率復号化回路1
6に使用するメモリ22への書き込み制御信号を出力す
るための同期出力回路、21は同期出力回路20より出
力されるメモリ書き込み制御信号、22は高能率復号化
回路16にてデータ処理に使用されるメモリである。
ィジタル記録再生装置について、以下その動作について
説明する。
処理回路2で再生処理を行った後再生データはシンクブ
ロック単位でインナー訂正回路3に入力され、インナー
訂正用パリティにもとづいて誤り訂正処理が行われる。
インナー訂正処理されたデータは、ID検出器4にて検
出されたID情報にもとづいて、メモリ制御回路11に
よりアドレス情報を出力し、シンクブロック単位でデー
タをメモリ10に書き込む。この時、訂正不可能なシン
クブロックに対しては、インナーフラグメモリ制御回路
6で検出し、アドレス情報を出力し、インナーフラグメ
モリ5に該シンクにはエラーがある旨エラーフラグメモ
リ5にエラーフラグ信号を書き込む。
で書き込まれたデータをアウター方向に読み出すのと同
時に、インナーフラグのアウター方向読み出し制御回路
8により、インナー訂正処理において訂正不可能なシン
クブロックに付けられたエラーフラグ信号をインナーフ
ラグメモリ5によりアウター方向に読み出しを行い、イ
ンナーフラグ数検出回路9によりエラーフラグ数を検出
する。
モリ10により読み込まれたデータに対して、アウター
方向に付加された訂正用パリティと、インナー訂正処理
にてインナー方向にシンクブロック単位で訂正不可能な
シンクに付けられたエラーフラグ数にもとづいて訂正処
理を行うのと同時に、訂正データをメモリ10に書き込
むのに必要なアドレス制御情報をメモリ制御回路11に
出力し、該メモリ制御回路11によりアドレス情報を出
力し、アウター訂正されたデータのみメモリ10に書き
込む。
理を施した後、メモリ10に書き込まれているデータ
を、インナー方向に再び読み出し、インナー訂正とアウ
ター訂正処理の両処理においても訂正できなかったデー
タが含まれていないかどうかをシンドロームチェック1
2により、シンクブロック単位で処理した後、修整フラ
グ検出回路13に出力し、該修整フラグ検出回路13に
おいて、エラーのあったシンクブロック単位で修整フラ
グを立てる処理を行う。
立った場合、該フラグ信号はメモリ制御回路11に入力
され、該メモリ制御回路11では、修整する必要がある
シンクブロックに対して、1フレーム前のシンクブロッ
クの読み出しアドレス情報をメモリ11へ出力する。同
時に、該修整フラグはFIFO制御回路14へ入力さ
れ、メモリ11より読み出された前記1フレーム前のシ
ンクブロック単位のデータをFIFO15に書き込むた
めのシンクブロック単位周期のリセット信号を生成し、
該FIFO15に入力され、該リセット信号により、F
IFO15に前記所定のデータを書き込む処理を行う。
タは、FIFO制御回路14にてシンクブロック単位に
て生成される次のリセット信号により、FIFO15よ
りシンクブロック単位のディレイにて出力される。同時
にメモリ制御回路11は、修整対象シンクブロックへ訂
正不可能なデータに変わって、該FIFO15から出力
される1フレーム前のデータを書き込むためのアドレス
情報をメモリ10へ出力し、前記FIFO15からの出
力データがシンクブロック単位でメモリ10に書き込ま
れる。
より高能率復号化回路16へ読み出し後、該高能率復号
化回路16とメモリ22により所定の処理を行い、出力
端子17より映像データが出力される。
出された修整フラグ信号は、カウンター18へも入力さ
れる。該カウンター18は、任意のブロック単位にて初
期設定され、図1においては1フレームごとにフレーム
パルスによりカウンターがリセットされる、つまりカウ
ンターの値が”0”になる機能を有している。フレーム
パルスによりリセットされた前記カウンター18は、前
記修整フラグ検出回路13により検出された、シンクブ
ロック単位の修整フラグ信号が立つごとに、カウント数
が1つずつカウントアップされ、修整されたシンク数を
カウントする。そして、該カウンター18のカウント値
は閾値比較器19へ入力され、マイコン等の外部からの
信号により任意に設定された閾値Nと比較処理を行い、
カウント数が閾値Nを上回れば閾値超過の信号を発生す
る。
の信号は、同期出力回路20へ入力され、任意ブロック
単位の同期信号、図1では1フレーム単位を示すフレー
ムパルスにより該閾値超過信号21を出力し、該信号を
高能率復号化回路16に使用されるメモリ22へのデー
タ書き込み禁止信号として使用し、現フレームのデータ
書き込みを禁止することにより、画面全体を1フレーム
前のデータで置き換えて出力端子17より出力する。
が、任意閾値以上になった場合は、シンクブロック単位
で1フレーム前のデータに置き換えるのではなく、画面
全体を1フレーム前のデータで置き換える、すなわち1
フレーム前の画像を画面全体で保持させることにより、
画質劣化を防止することができる。
が数多く存在する場合に、単に特定の画像に置き換える
のではなく、1フレーム前の画像と置き換えることによ
り、大きな違和感がなく、画像の連続性を確保すること
ができる。勿論、閾値を超えた状態が長時間続く場合
は、ブルーバック信号などの特定の信号に置き換えても
よい。
高能率符号化のためのDCTブロックを構成し並び換え
を行う、いわゆるブロックシャフリング処理に必要なメ
モリと兼用できるため、著しい回路規模の増加とはなら
ない。
方法について、図2乃至図4を参照して説明する。
6で使用するのではなく、誤り訂正処理回路部と高能率
復号化回路との間で使用した場合の本発明の実施例であ
り、本実施例では、閾値超過信号21を高能率復号化処
理の前に配置されたメモリ22に供給することにより、
訂正不可能なシンクブロックが数多く存在する場合に、
フレーム単位で1フレーム前の符号化データに置き換え
る。このようにして置き換えた符号化データを高能率復
号化回路16にて復号することで1フレーム前の画像を
画面全体で保持したのと同等の効果が得られる。
リ22をメモリ10と別々に記載したが、1つのメモリ
で共用することも可能である。
わりに、トラックスタートパルスを使用することで、符
号化データの置き換えをトラック単位とした例である。
このようにして置き換えた符号化データを、高能率復
号化回路16にて復号化することで、1フレーム前の画
像をトラック単位で保持することが可能である。このよ
うに、カウンター18に入力する基準パルスにより、任
意のブロック単位で画像を保持させることは容易であ
る。
パルスにてリセットし、同期出力回路20の同期信号に
トラックスタートパルスを使用することにより、画面全
体を1フレーム前の画面に保持させる機能の高速化をは
かった実施例を示しており、システム構成によりこれら
の使い分けが容易であることは明白である。
正復号化回路においてインナーフラグの値を参照しなが
ら訂正処理を行い、また修整においては、インナー訂正
処理とアウター訂正処理を行った後のデータから修整シ
ンクを検出することにより、従来回路と比較して使用す
るメモリの個数を低減できる。
で、訂正不可能なデータを1フレーム前のデータに書き
換えることにより、データ格納メモリの容量を削減する
ことができ、また修整フラグ検出のためのインナーフラ
グメモリ、アウターフラグメモリ読み出しのための複雑
なアドレス発生回路が不要でFIFOのリセット信号だ
けを生成するだけでよく、回路規模の削減を図ることが
できシステム全体の低コスト化が達成可能となる。
く存在する場合に、単に特定の画像に置き換えるのでは
なく、前画面の画像に置き換えることにより、大きな違
和感がなく、画像の連続性を確保することができる。
をフレーム単位、あるいはトラック単位で設定すること
によって、明確な単位にて前画面へ置き換えることによ
り画質劣化がさらに防止され、さらに、修整閾値を外部
より任意に設定する機能を有することにより、使用者が
自分の好みで、任意に画質調整を行うことができる。
置の再生処理を示す構成図である。
生装置の再生処理を示す構成図である。
生装置の再生処理を示す構成図である。
生装置の再生処理を示す構成図である。
す構成図である。
Claims (4)
- 【請求項1】 映像信号、音声信号をディジタル化した
ディジタルデータを記録媒体上に記録再生を行うディジ
タル記録再生装置において、再生時にディジタルデータ
の誤りを訂正する誤り訂正手段と、前記誤り訂正処理後
のデータより検出した、前記誤り訂正手段で訂正できな
かった部分の修整を行う修整手段と、前記修整手段にて
修整を行った数を検出する修整数検出手段とを備え、前
記修整数検出手段によって検出された修整数を事前に設
定された修整閾値と比較し、修整数が該閾値を超えた場
合、再生画面において、任意のブロック単位にて前画面
を保持させる手段と、 を備え、前記誤り訂正手段は、インナー訂正手段と、該
インナー訂正手段での訂正情報をアウター方向に読み出
し、訂正情報数を検出するアウター方向読み出し制御手
段と、アウター訂正手段と、からなり、前記アウター方
向読み出し制御手段で検出した訂正情報数と該アウター
訂正手段により訂正処理を行う ことを特徴とするディジ
タル記録再生装置。 - 【請求項2】 請求項1において、前画面を保持させる
任意のブロック単位がフレーム単位であることを特徴と
するディジタル記録再生装置。 - 【請求項3】 請求項1において、前画面を保持させる
任意のブロック単位がトラック単位であることを特徴と
するディジタル記録再生装置。 - 【請求項4】 請求項1において、修整閾値を外部より
任意に設定できる機能を有することを特徴とするディジ
タル記録再生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25564096A JP3323879B2 (ja) | 1996-09-27 | 1996-09-27 | ディジタル記録再生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25564096A JP3323879B2 (ja) | 1996-09-27 | 1996-09-27 | ディジタル記録再生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10108131A JPH10108131A (ja) | 1998-04-24 |
JP3323879B2 true JP3323879B2 (ja) | 2002-09-09 |
Family
ID=17281562
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25564096A Expired - Fee Related JP3323879B2 (ja) | 1996-09-27 | 1996-09-27 | ディジタル記録再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3323879B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002230916A (ja) * | 2001-01-29 | 2002-08-16 | Mitsubishi Electric Corp | 情報再生装置 |
-
1996
- 1996-09-27 JP JP25564096A patent/JP3323879B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10108131A (ja) | 1998-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3255681B2 (ja) | 符号化/復号化回路 | |
US7751691B2 (en) | Reproducing apparatus | |
JPH0264970A (ja) | 再生装置 | |
JPH08214265A (ja) | 符号化データの再生方法および再生装置 | |
JPS6133417B2 (ja) | ||
US5396504A (en) | Error correction system of digital data | |
JPH05274818A (ja) | デジタルデータを処理する装置及びそのような装置を有するデジタルビデオシステム | |
JP3323879B2 (ja) | ディジタル記録再生装置 | |
JP2003324690A (ja) | 映像記録再生装置 | |
JP3266932B2 (ja) | 再生装置及び方法 | |
JPH0448473A (ja) | ディジタルビデオ信号再生装置 | |
JP3073244B2 (ja) | 情報記録装置 | |
KR100223821B1 (ko) | 디지탈 비데오 디스크 시스템의 에러정정 회로 및 방법 | |
JPH07272415A (ja) | 記録媒体およびその再生装置 | |
JP2001291326A (ja) | 光ディスク再生装置及びそれに用いる半導体集積回路 | |
JP2993306B2 (ja) | ディジタル記録再生装置 | |
JPH10188471A (ja) | データ再生装置及びデータ再生方法 | |
JP3775525B2 (ja) | 復号化装置および復号化方法 | |
JP3519273B2 (ja) | ディジタル記録再生装置 | |
JPH1186465A (ja) | 信号処理装置 | |
KR100205431B1 (ko) | 디지털 비데오 디스크 시스템의 에러정정회로 및 방법 | |
KR100576015B1 (ko) | 영상 데이터 보정 장치 및 방법 | |
KR200151025Y1 (ko) | 디지탈 영상기록재생장치 | |
JPH09330569A (ja) | ディジタル信号再生方法及びディジタル信号再生装置 | |
JPH0887840A (ja) | 再生装置及びデータ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110628 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120628 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120628 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130628 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |