JP3323239B2 - 真空マイクロエレクトロニクス装置およびその製造方法 - Google Patents
真空マイクロエレクトロニクス装置およびその製造方法Info
- Publication number
- JP3323239B2 JP3323239B2 JP20673892A JP20673892A JP3323239B2 JP 3323239 B2 JP3323239 B2 JP 3323239B2 JP 20673892 A JP20673892 A JP 20673892A JP 20673892 A JP20673892 A JP 20673892A JP 3323239 B2 JP3323239 B2 JP 3323239B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- electrode base
- organic spacer
- grid
- microelectronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J21/00—Vacuum tubes
- H01J21/02—Tubes with a single discharge path
- H01J21/06—Tubes with a single discharge path having electrostatic control means only
- H01J21/10—Tubes with a single discharge path having electrostatic control means only with one or more immovable internal control electrodes, e.g. triode, pentode, octode
- H01J21/105—Tubes with a single discharge path having electrostatic control means only with one or more immovable internal control electrodes, e.g. triode, pentode, octode with microengineered cathode and control electrodes, e.g. Spindt-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cold Cathode And The Manufacture (AREA)
- Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
Description
【0001】
【産業上の利用分野】本発明は一般的にはマイクロエレ
クトロニクス装置、およびその製造方法に関し、特に有
機スペーサ材料を用いた真空マイクロエレクトロニクス
・トライオードまたはダイオードの製造方法に関する。
クトロニクス装置、およびその製造方法に関し、特に有
機スペーサ材料を用いた真空マイクロエレクトロニクス
・トライオードまたはダイオードの製造方法に関する。
【0002】
【従来の技術】半導体技術の出現とともに、マイクロ波
トランジスタ製造業者その他電子システム設計者は、半
導体技術の最優先の経済的、技術的利点のためにある程
度のパワーと高速性を犠牲にした。半導体技術の二つの
主要な利点は、微小サイズと数千個の個別の素子を僅か
な工程で製造できる能力にある。しかし、電子システム
に対するパワー要求が増大するにつれて、さらにそのシ
ステムが高周波でさえ動作するという要請に対して、半
導体部品設計者は半導体素子の構造を再考している。特
に、真空菅技術の利点をマイクロエレクトロニクス規模
の半導体素子に導入する可能性を検討している者もい
る。
トランジスタ製造業者その他電子システム設計者は、半
導体技術の最優先の経済的、技術的利点のためにある程
度のパワーと高速性を犠牲にした。半導体技術の二つの
主要な利点は、微小サイズと数千個の個別の素子を僅か
な工程で製造できる能力にある。しかし、電子システム
に対するパワー要求が増大するにつれて、さらにそのシ
ステムが高周波でさえ動作するという要請に対して、半
導体部品設計者は半導体素子の構造を再考している。特
に、真空菅技術の利点をマイクロエレクトロニクス規模
の半導体素子に導入する可能性を検討している者もい
る。
【0003】半導体製造技術を用いて単一のシリコン基
板上に形成されたエミッタ,グリッドおよびアノードを
有する封止チャンバを製造する種々の試みがなされてい
る。この方法の明らかな利点は,コスト効果およびこの
方法に固有の半導体技術の利用と大量製造にある。しか
し、今日まで、これらの試みは成功していない。一つの
注目すべき努力は,その上に高融点金属が配置され、そ
して電極が形成される酸化物ベースをシリコン基板内に
形成することであった。例えば,文献(C.A. Spindt et
al.,"Physical Property of Thin-Film Field Emission
Cathode withMorybdenum Cones," J. App. Physics, V
ol. 47,No. 12 ,Dec. 1976)には半導体技術を用いて薄
膜フイールド・エミッション・カソードを製造する半導
体工程を記載している。また、最近では、マイクロエレ
クトロニクストライオードまたはダイオードに用いるこ
とのできるグリッドを製造することに成功している。し
かし、未だ、真空マイクロエレクトロニクストライオー
ドまたはダイオード用のエミッタ、グリッドおよびアノ
ードを有する真空マイクロエレクトロニクスチャンバを
製造することには成功していない。特に、半導体製造技
術だけを用いてこの形式のマイクロエレクトロニクス素
子内の真空を封止することには成功していない。
板上に形成されたエミッタ,グリッドおよびアノードを
有する封止チャンバを製造する種々の試みがなされてい
る。この方法の明らかな利点は,コスト効果およびこの
方法に固有の半導体技術の利用と大量製造にある。しか
し、今日まで、これらの試みは成功していない。一つの
注目すべき努力は,その上に高融点金属が配置され、そ
して電極が形成される酸化物ベースをシリコン基板内に
形成することであった。例えば,文献(C.A. Spindt et
al.,"Physical Property of Thin-Film Field Emission
Cathode withMorybdenum Cones," J. App. Physics, V
ol. 47,No. 12 ,Dec. 1976)には半導体技術を用いて薄
膜フイールド・エミッション・カソードを製造する半導
体工程を記載している。また、最近では、マイクロエレ
クトロニクストライオードまたはダイオードに用いるこ
とのできるグリッドを製造することに成功している。し
かし、未だ、真空マイクロエレクトロニクストライオー
ドまたはダイオード用のエミッタ、グリッドおよびアノ
ードを有する真空マイクロエレクトロニクスチャンバを
製造することには成功していない。特に、半導体製造技
術だけを用いてこの形式のマイクロエレクトロニクス素
子内の真空を封止することには成功していない。
【0004】
【発明が解決しようととする課題】カソードまたはエミ
ッタ、さらにグリッドさえも製造することに成功したこ
れらの試みは、上記した酸化物と高融点金属の組み合わ
せを用いる。これらの工程でエミッタ・グリッド構造を
製造する際、酸化物を除去することが必要になる。しか
し、酸化物は半導体製造工程では同方性プラズマエッチ
できない。それは、加熱湿式エッチ工程で湿式エッチし
なければならない。しかし、湿式エッチで酸化物を除去
するには大きな問題がある。例えば、湿式エッチ残留物
がそのままエミッタおよびグリッド上に残ってしまう。
さらに、酸化物を除去する湿式エッチによって、高融点
金属さえも除去されてしまう。酸化物・高融点金属技術
で真空封止達成できるとは未だ実証されていない。
ッタ、さらにグリッドさえも製造することに成功したこ
れらの試みは、上記した酸化物と高融点金属の組み合わ
せを用いる。これらの工程でエミッタ・グリッド構造を
製造する際、酸化物を除去することが必要になる。しか
し、酸化物は半導体製造工程では同方性プラズマエッチ
できない。それは、加熱湿式エッチ工程で湿式エッチし
なければならない。しかし、湿式エッチで酸化物を除去
するには大きな問題がある。例えば、湿式エッチ残留物
がそのままエミッタおよびグリッド上に残ってしまう。
さらに、酸化物を除去する湿式エッチによって、高融点
金属さえも除去されてしまう。酸化物・高融点金属技術
で真空封止達成できるとは未だ実証されていない。
【0005】結局のところ、半導体製造工程の利点を取
り入れながら、真空管技術により改良された向上したパ
ワーと速度の向上したトライオードまたはダイオードの
ようなマイクロエレクトロニクス装置を製造する方法が
要請される。
り入れながら、真空管技術により改良された向上したパ
ワーと速度の向上したトライオードまたはダイオードの
ようなマイクロエレクトロニクス装置を製造する方法が
要請される。
【0006】また、半導体基板上に真空封止チャンバを
生成することのできる,マイクロエレクトロニクス装置
を製造する方法が要請される。
生成することのできる,マイクロエレクトロニクス装置
を製造する方法が要請される。
【0007】さらに,半導体基板上にエミッタおよびグ
リッドを製造する公知の方法に付随した残留物問題およ
び金属エッチ問題を避けることのできる,真空マイクロ
エレクトロニクス装置を製造する方法が要請される。
リッドを製造する公知の方法に付随した残留物問題およ
び金属エッチ問題を避けることのできる,真空マイクロ
エレクトロニクス装置を製造する方法が要請される。
【0008】また、簡単な工程で,エミッタ,グリッド
およびアノードを有する複数の真空チャンバを生成して
半導体基板上にマイクロエレクトロニクストライオード
またはダイオードを形成するための真空マイクロエレク
トロニクス装置の製造方法が要請される。
およびアノードを有する複数の真空チャンバを生成して
半導体基板上にマイクロエレクトロニクストライオード
またはダイオードを形成するための真空マイクロエレク
トロニクス装置の製造方法が要請される。
【0009】
【課題を解決するための手段】本発明の目的は上記制約
を克服し,上記要請を満足する真空マイクロエレクトロ
ニクス装置を提供することにあり、本発明の特徴は,基
板上に絶縁誘電体を最初に形成する工程を含むことにあ
り,これによって基板材料上に真空マイクロエレクトロ
ニクス装置を製造する方法が提供される。
を克服し,上記要請を満足する真空マイクロエレクトロ
ニクス装置を提供することにあり、本発明の特徴は,基
板上に絶縁誘電体を最初に形成する工程を含むことにあ
り,これによって基板材料上に真空マイクロエレクトロ
ニクス装置を製造する方法が提供される。
【0010】絶縁誘電体上には,第1の有機スペーサで
覆われる電極ベースが形成される。この第1の有機スペ
ーサは電極の一部を露出するための円筒開口を有してい
る。次の工程は第1の有機スペーサ上に金属を付着し
て,その金属が開口に侵入して電極ベースと接触したエ
ミッタ点を形成するようにすることである。次の工程は
第1の有機スペーサから上記金属を除去してエミッタお
よびベース上に第2の有機スペーサを形成することであ
る。第2の有機スペーサ上にはグリッド金属を付着して
エミッタおよびベース上の第2の有機スペーサの一部を
露出する。次に,第3の有機スペーサをグリッド金属お
よび第2の有機スペーサの露出部上に配置する。次に,
第3の有機スペーサ上にアノード金属カバーを付着す
る。
覆われる電極ベースが形成される。この第1の有機スペ
ーサは電極の一部を露出するための円筒開口を有してい
る。次の工程は第1の有機スペーサ上に金属を付着し
て,その金属が開口に侵入して電極ベースと接触したエ
ミッタ点を形成するようにすることである。次の工程は
第1の有機スペーサから上記金属を除去してエミッタお
よびベース上に第2の有機スペーサを形成することであ
る。第2の有機スペーサ上にはグリッド金属を付着して
エミッタおよびベース上の第2の有機スペーサの一部を
露出する。次に,第3の有機スペーサをグリッド金属お
よび第2の有機スペーサの露出部上に配置する。次に,
第3の有機スペーサ上にアノード金属カバーを付着す
る。
【0011】アノード材料は第3の有機スペーサを露出
させる複数個のアクセス開口を有する。次の工程は,ア
ノード金属カバーおよびグリッド金属の下にある第3、
第2の有機スペーサをプラズマエッチ工程において除
く。 プラズマエッチによって,プラズマはアノードカ
バーに侵入し,第3、第2の有機スペーサをエッチし,
エミッタと電極ベース間、およびグリッドとアノード金
属間に空間を生成する。その後,金属シールをアノード
金属カバー上に置きその開口を閉じ,真空マイクロエレ
クトロニクス装置がチャンバの真空をそのままにしてお
くと、金属シール下の真空を維持する。
させる複数個のアクセス開口を有する。次の工程は,ア
ノード金属カバーおよびグリッド金属の下にある第3、
第2の有機スペーサをプラズマエッチ工程において除
く。 プラズマエッチによって,プラズマはアノードカ
バーに侵入し,第3、第2の有機スペーサをエッチし,
エミッタと電極ベース間、およびグリッドとアノード金
属間に空間を生成する。その後,金属シールをアノード
金属カバー上に置きその開口を閉じ,真空マイクロエレ
クトロニクス装置がチャンバの真空をそのままにしてお
くと、金属シール下の真空を維持する。
【0012】
【実施例】本発明の実施例は図1ー図5を参照すること
によって良く理解できるであろう。これらの図において
同じ参照番号は同じ要素を指すものとする。
によって良く理解できるであろう。これらの図において
同じ参照番号は同じ要素を指すものとする。
【0013】図1は本発明の実施例の概略側面図を示
す。真空マイクロエレクトロニクス装置(素子)は真空
トライオードまたはダイオードとして利用でき、半導体
基板上に公知の半導体製造技術を用いて製造できる。特
に、図1のマイクロエレクトロニクス装置10の実施例
に見られるように、基板材料12上には絶縁誘電体14
が存在する。絶縁誘電体14は、エミッタ18が取り付
けられている電極ベース16を支持する。電極ベース1
6とエミッタ18はスペース(空間)21によってグリ
ッド20から分離されている。 グリッド20はスペー
ス24によってアノード材料22から分離されている。
アノード金属22が金属シールで覆われ、大気圧28に
対してチャンバ24および21内に真空ができる。アノ
ード金属22および金属シール26はグリッド20とと
もに絶縁誘電体14に取り付けられる。スペース24内
には、アノード層22の開口34および36を通して金
属シール26から落下した二つの小さな被着物が存在す
る。また、グリッド材料20の開口38はスペース21
をスペース24につないで完全な真空チャンバ40を作
ることに注意すべきである。
す。真空マイクロエレクトロニクス装置(素子)は真空
トライオードまたはダイオードとして利用でき、半導体
基板上に公知の半導体製造技術を用いて製造できる。特
に、図1のマイクロエレクトロニクス装置10の実施例
に見られるように、基板材料12上には絶縁誘電体14
が存在する。絶縁誘電体14は、エミッタ18が取り付
けられている電極ベース16を支持する。電極ベース1
6とエミッタ18はスペース(空間)21によってグリ
ッド20から分離されている。 グリッド20はスペー
ス24によってアノード材料22から分離されている。
アノード金属22が金属シールで覆われ、大気圧28に
対してチャンバ24および21内に真空ができる。アノ
ード金属22および金属シール26はグリッド20とと
もに絶縁誘電体14に取り付けられる。スペース24内
には、アノード層22の開口34および36を通して金
属シール26から落下した二つの小さな被着物が存在す
る。また、グリッド材料20の開口38はスペース21
をスペース24につないで完全な真空チャンバ40を作
ることに注意すべきである。
【0014】図2ないし図5は実施例による真空マイク
ロエレクトロニクス装置を製造する方法を示す。図2に
おいて、基板12および絶縁誘電体14上には、電極ベ
ース16および有機スペーサとしてのホトレジストパタ
ーン42がスパッタされる。ホトレジスト42は、電極
ベース16上のホトレジスト層42の高さにほぼ等しい
幅(直径)の開口44を有する。
ロエレクトロニクス装置を製造する方法を示す。図2に
おいて、基板12および絶縁誘電体14上には、電極ベ
ース16および有機スペーサとしてのホトレジストパタ
ーン42がスパッタされる。ホトレジスト42は、電極
ベース16上のホトレジスト層42の高さにほぼ等しい
幅(直径)の開口44を有する。
【0015】図3は実施例の方法の次の工程を示す。ホ
トレジスト42、絶縁誘電体46上には、開口44の幅
にほぼ等しい深さのエミッタ金属層18が置かれる。開
口44上では、エミッタ金属18がホトレジスト42内
および電極ベース16上の開口を通して被着する。エミ
ッタ金属層18が厚くなるにつれて、開口44に落下す
る金属の量は円錐形に減少し、ホトレジスト42の頂上
とそれが電極ベース16と接触する点との間の距離にほ
ぼ等しい高さのエミッタ18が生成される。次に、実施
例の方法は、通常のリフト・オフ技術を用いて絶縁誘電
体46およびホトレジスト42の両方を除去することを
要求する。
トレジスト42、絶縁誘電体46上には、開口44の幅
にほぼ等しい深さのエミッタ金属層18が置かれる。開
口44上では、エミッタ金属18がホトレジスト42内
および電極ベース16上の開口を通して被着する。エミ
ッタ金属層18が厚くなるにつれて、開口44に落下す
る金属の量は円錐形に減少し、ホトレジスト42の頂上
とそれが電極ベース16と接触する点との間の距離にほ
ぼ等しい高さのエミッタ18が生成される。次に、実施
例の方法は、通常のリフト・オフ技術を用いて絶縁誘電
体46およびホトレジスト42の両方を除去することを
要求する。
【0016】図4は、実施例の真空マイクロエレクトロ
ニクス装置を製造する次の工程を示す。最初に、絶縁誘
電体14上のエミッタ18、電極ベース16の上にホト
レジスト48の層を被着する。次に、絶縁誘電体14と
接し、エミッタ18、電極ベース16の上に開口38を
有するグリッド金属20をパターン形成する。次に、図
5に示すように、グリッド金属20および開口38の所
のホトレジスト48の上に、アノード金属を上にパター
ン形成できる有機スペーサとして働く第3のホトレジス
ト層50を形成する。次に、アノード金属22をホトレ
ジスト50上に形成する。アノード金属22は小さな開
口34および36を有する。この時点で、プラズマエッ
チ法を実施して開口34および36を介してプラズマを
導入し第3のホトレジスト層50および第2のホトレジ
スト層48を除去する。開口38が存在するために、プ
ラズマは一旦ホトレジスト層50をエッチした後、開口
38を通過してホトレジスト層48を除去する。
ニクス装置を製造する次の工程を示す。最初に、絶縁誘
電体14上のエミッタ18、電極ベース16の上にホト
レジスト48の層を被着する。次に、絶縁誘電体14と
接し、エミッタ18、電極ベース16の上に開口38を
有するグリッド金属20をパターン形成する。次に、図
5に示すように、グリッド金属20および開口38の所
のホトレジスト48の上に、アノード金属を上にパター
ン形成できる有機スペーサとして働く第3のホトレジス
ト層50を形成する。次に、アノード金属22をホトレ
ジスト50上に形成する。アノード金属22は小さな開
口34および36を有する。この時点で、プラズマエッ
チ法を実施して開口34および36を介してプラズマを
導入し第3のホトレジスト層50および第2のホトレジ
スト層48を除去する。開口38が存在するために、プ
ラズマは一旦ホトレジスト層50をエッチした後、開口
38を通過してホトレジスト層48を除去する。
【0017】プラズマエッチ法で全てのホトレジストが
除去できたら、残っている空間を封止することが必要で
ある。図1にはこの封止工程の結果が示されている。図
1において金属シール26がアノード金属22を覆い、
アノード金属22、24内およびグリッド金属20、2
1内に真空を確立する。金属シール26は金属を開口3
4および36を落下させる効果に打ち勝つに十分な厚さ
を有しアノード金属22を実際に封止する。それぞれ、
開口34および36から小さな付着物30および32が
絶縁誘電体14に落ちることに注意すべきである。これ
らの付着物がアノード金属22、グリッド金属20のい
ずれとも接触しなければ、マイクロエレクトロニクス装
置10に対する妨害は起こらない。通常の半導体製造工
程の場合と同様、上記工程は真空環境で実施されること
に注意すべきである。マイクロエレクトロニクス装置1
0が工程実施環境にそのままにされるとき、工程実施環
境の真空は実施例のスペース24および21内で維持さ
れる。これは金属シール26の真空気密シールの結果で
ある。
除去できたら、残っている空間を封止することが必要で
ある。図1にはこの封止工程の結果が示されている。図
1において金属シール26がアノード金属22を覆い、
アノード金属22、24内およびグリッド金属20、2
1内に真空を確立する。金属シール26は金属を開口3
4および36を落下させる効果に打ち勝つに十分な厚さ
を有しアノード金属22を実際に封止する。それぞれ、
開口34および36から小さな付着物30および32が
絶縁誘電体14に落ちることに注意すべきである。これ
らの付着物がアノード金属22、グリッド金属20のい
ずれとも接触しなければ、マイクロエレクトロニクス装
置10に対する妨害は起こらない。通常の半導体製造工
程の場合と同様、上記工程は真空環境で実施されること
に注意すべきである。マイクロエレクトロニクス装置1
0が工程実施環境にそのままにされるとき、工程実施環
境の真空は実施例のスペース24および21内で維持さ
れる。これは金属シール26の真空気密シールの結果で
ある。
【0018】実施例の方法を用いると、湿式エッチ法に
よって除去しなければならない酸化物を用いるときより
スペース24および21はずっと清潔でかつ残存物が少
ない。また、有機スペーサを用いるので、酸化物除去技
術と合致した高融点金属を用いる必要はない。有機スペ
ーサ48、50をエッチ除去するプラズマと反応しない
種々の金属を用いることができる。これによって、真空
マイクロエレクトロニクス装置10の製造方法は酸化物
スペーサ技術を利用するときよりもずっと簡単になる。
加えて、金属シール26をアノード金属22にかぶせる
とき封止効果を利用できる。結局、実施例の方法によっ
て、利用可能な半導体製造技術を用いて真空マイクロエ
レクトロニクス装置が製造できる。
よって除去しなければならない酸化物を用いるときより
スペース24および21はずっと清潔でかつ残存物が少
ない。また、有機スペーサを用いるので、酸化物除去技
術と合致した高融点金属を用いる必要はない。有機スペ
ーサ48、50をエッチ除去するプラズマと反応しない
種々の金属を用いることができる。これによって、真空
マイクロエレクトロニクス装置10の製造方法は酸化物
スペーサ技術を利用するときよりもずっと簡単になる。
加えて、金属シール26をアノード金属22にかぶせる
とき封止効果を利用できる。結局、実施例の方法によっ
て、利用可能な半導体製造技術を用いて真空マイクロエ
レクトロニクス装置が製造できる。
【0019】実施例の方法を用いると、封止金属または
封止材料を機械的に被せなくとも真空封止を生成でき
る。この方法は、グリッド・エミッタ構造を封止してマ
イクロエレクトロニクストライオードまたはダイオード
を製造する唯一のものである。これに対して,本発明は
全体的に半導体装置製造方法に従って行われ、封止金属
の外部(機械的)被覆を必要としない。これによって,
封止材料の外部(機械的)に付随するいかなる種類の配
列その他の誤りも除去できる。
封止材料を機械的に被せなくとも真空封止を生成でき
る。この方法は、グリッド・エミッタ構造を封止してマ
イクロエレクトロニクストライオードまたはダイオード
を製造する唯一のものである。これに対して,本発明は
全体的に半導体装置製造方法に従って行われ、封止金属
の外部(機械的)被覆を必要としない。これによって,
封止材料の外部(機械的)に付随するいかなる種類の配
列その他の誤りも除去できる。
【0020】基板12は,二酸化シリコンのような,半
導体装置製造に通常用いられるどんな種類のシリコン材
料でも良い。絶縁誘電体14は本発明の目的に合致した
どんな種類の絶縁誘電体でも良い。実施例の電極ベース
はタングステンである(エミッタ18に関連した高電位
耐力を有するため)。しかし,必要な電位耐力を与える
モリブデンまたはニッケルのような高融点金属なら何で
も良い。ホトレジストまたは有機スペーサ42、48お
よび50として、プラズマエッチングを受けやすく,変
形可能なミラー化装置技術において公知の材料を利用で
きる。ホトレジストは半導体装置について行われるプラ
ズマエッチを受けやすい可塑性材料である。
導体装置製造に通常用いられるどんな種類のシリコン材
料でも良い。絶縁誘電体14は本発明の目的に合致した
どんな種類の絶縁誘電体でも良い。実施例の電極ベース
はタングステンである(エミッタ18に関連した高電位
耐力を有するため)。しかし,必要な電位耐力を与える
モリブデンまたはニッケルのような高融点金属なら何で
も良い。ホトレジストまたは有機スペーサ42、48お
よび50として、プラズマエッチングを受けやすく,変
形可能なミラー化装置技術において公知の材料を利用で
きる。ホトレジストは半導体装置について行われるプラ
ズマエッチを受けやすい可塑性材料である。
【0021】図3の構造の代わりに,絶縁誘電体14の
表面全体を横切るホトレジスト42の連続層を形成する
のが望ましく、また金属層46の***した構造の代わり
に,ホトレジストの連続層の上に金属の連続層を置いて
なおエミッタを形成するのが望ましいが,一つのリフト
オフ除去工程ではホトレジスト層42および46の両方
を除去して絶縁誘電体14上に電極ベース16およびエ
ミッタ18を残すことも許される。その後,図4に示す
ようにホトレジスト48をエミッタ18および電極ベー
ス16の上に置いても良い。
表面全体を横切るホトレジスト42の連続層を形成する
のが望ましく、また金属層46の***した構造の代わり
に,ホトレジストの連続層の上に金属の連続層を置いて
なおエミッタを形成するのが望ましいが,一つのリフト
オフ除去工程ではホトレジスト層42および46の両方
を除去して絶縁誘電体14上に電極ベース16およびエ
ミッタ18を残すことも許される。その後,図4に示す
ようにホトレジスト48をエミッタ18および電極ベー
ス16の上に置いても良い。
【0022】アクセス開口34および36を備える代わ
りに,アノード金属を形成する際,グリッド金属20か
らある距離だけ離れたアノード金属22の一部がホトレ
ジスト50を覆わないようにしてもよい。しかし,この
ような構造では,ホトレジスト50の除去に続いてアノ
ード材料22を同じ形状に維持するに十分な支持構造体
を確保する必要があろう。何れにしても,開口34、3
6が存在しないがなおホトレジスト50に対する開口は
存在するようにアノード材料22を形成するとすれば,
プラズマエッチを行なってホトレジスト50および48
を除去する。その後、もちろん,金属シール26を用い
てアノード金属を完全に封止する。
りに,アノード金属を形成する際,グリッド金属20か
らある距離だけ離れたアノード金属22の一部がホトレ
ジスト50を覆わないようにしてもよい。しかし,この
ような構造では,ホトレジスト50の除去に続いてアノ
ード材料22を同じ形状に維持するに十分な支持構造体
を確保する必要があろう。何れにしても,開口34、3
6が存在しないがなおホトレジスト50に対する開口は
存在するようにアノード材料22を形成するとすれば,
プラズマエッチを行なってホトレジスト50および48
を除去する。その後、もちろん,金属シール26を用い
てアノード金属を完全に封止する。
【0023】マイクロエレクトロニクス装置10の実施
例において、種々の層の寸法は次の通りである。電極ベ
ース16,グリッド金属20,アノード金属22および
金属シール26は全て約1ミクロンの厚さを持つべきで
ある。エミッタ18は約1ミクロンの高さを有し、開口
38は1ー2ミクロンの幅を有する。絶縁誘電体14か
ら接地電極20の内側までの高さは2ー3ミクロンで,
他方,絶縁誘電体14からアノード金属22までの高さ
は約4ー5ミクロンであるべきである。アクセス開口3
4,36はできるだけ小さな直径を有すべきで,約0.
5ミクロンであるべきである。
例において、種々の層の寸法は次の通りである。電極ベ
ース16,グリッド金属20,アノード金属22および
金属シール26は全て約1ミクロンの厚さを持つべきで
ある。エミッタ18は約1ミクロンの高さを有し、開口
38は1ー2ミクロンの幅を有する。絶縁誘電体14か
ら接地電極20の内側までの高さは2ー3ミクロンで,
他方,絶縁誘電体14からアノード金属22までの高さ
は約4ー5ミクロンであるべきである。アクセス開口3
4,36はできるだけ小さな直径を有すべきで,約0.
5ミクロンであるべきである。
【0024】真空マイクロエレクトロニクス装置10用
の種々の材料の構造的特徴はエミッタ18,グリッド2
0およびアノード22の電気的特性とともに考慮しなけ
ればならない。また,これらの要素にリードを接続する
必要からも真空マイクロエレクトロニクス装置10内の
各要素のサイズが決められる。
の種々の材料の構造的特徴はエミッタ18,グリッド2
0およびアノード22の電気的特性とともに考慮しなけ
ればならない。また,これらの要素にリードを接続する
必要からも真空マイクロエレクトロニクス装置10内の
各要素のサイズが決められる。
【0025】
【発明の効果】本発明の技術的利点は,トライオードま
たはダイオードして利用可能な真空マイクロエレクトロ
ニクス装置を製造する簡単かつ有効な方法が得られるこ
とである。
たはダイオードして利用可能な真空マイクロエレクトロ
ニクス装置を製造する簡単かつ有効な方法が得られるこ
とである。
【0026】本発明の他の技術的利点は,現存する半導
体技術を用いてこれまで利用可能でなかったマイクロエ
レクトロニクス装置を製造し,それによって電子部品設
計者が,大量生産可能な微小装置内で真空官技術のパワ
ー,速度の利点を利用できるようになることである。
体技術を用いてこれまで利用可能でなかったマイクロエ
レクトロニクス装置を製造し,それによって電子部品設
計者が,大量生産可能な微小装置内で真空官技術のパワ
ー,速度の利点を利用できるようになることである。
【0027】本発明のさらに他の技術的利点は,本発明
が真空マイクロエレクトロニクス装置を提供するだけで
なく,金属酸化物を湿式エッチすること,および高融点
金属を必ず使用しなければならないことに伴う問題を回
避できることである。
が真空マイクロエレクトロニクス装置を提供するだけで
なく,金属酸化物を湿式エッチすること,および高融点
金属を必ず使用しなければならないことに伴う問題を回
避できることである。
【0028】本発明を上記特定の実施例に関して説明し
たけれども,その記載は限定する意味で解釈するべきで
はない。開示された実施例の種々の変形が,本発明の実
施例とともに本記載を参照することによって当業者には
明かであろう。従って,添付特許請求の範囲は本発明の
真の範囲にあるこれらの変形を包含するものと信ずる。
たけれども,その記載は限定する意味で解釈するべきで
はない。開示された実施例の種々の変形が,本発明の実
施例とともに本記載を参照することによって当業者には
明かであろう。従って,添付特許請求の範囲は本発明の
真の範囲にあるこれらの変形を包含するものと信ずる。
【0029】以上の説明に関して更に以下の項を開示す
る。 (1) 基板上に形成したマイクロエレクトロニクス装
置であって、その基板に接触した電極ベース、その電極
ベースに接触したエミッタ点、前記エミッタ点および電
極ベースの上にあり、かつそこから分離したグリッド金
属、および前記グリッド金属、エミッタおよび電極ベー
スを覆い、かつそこから分離したアノード金属を有し、
前記エミッタ点、グリッド金属およびアノード金属は複
数層の有機スペーサ層を付着、除去する工程によって形
成されることを特徴とする前記マイクロエレクトロニク
ス装置。
る。 (1) 基板上に形成したマイクロエレクトロニクス装
置であって、その基板に接触した電極ベース、その電極
ベースに接触したエミッタ点、前記エミッタ点および電
極ベースの上にあり、かつそこから分離したグリッド金
属、および前記グリッド金属、エミッタおよび電極ベー
スを覆い、かつそこから分離したアノード金属を有し、
前記エミッタ点、グリッド金属およびアノード金属は複
数層の有機スペーサ層を付着、除去する工程によって形
成されることを特徴とする前記マイクロエレクトロニク
ス装置。
【0030】(2) 前記電極ベースはタングステン材
料からなる第1項記載の装置。
料からなる第1項記載の装置。
【0031】(3) 前記グリッド金属は前記マイクロ
エレクトロニクス装置内にあってトライオードを形成す
る第1項記載の装置。
エレクトロニクス装置内にあってトライオードを形成す
る第1項記載の装置。
【0032】(4) 前記グリッド金属は前記マイクロ
エレクトロニクス装置内にあってダイオードを形成する
第1項記載の装置。
エレクトロニクス装置内にあってダイオードを形成する
第1項記載の装置。
【0033】(5) 前記アノード金属とシールは前記
グリッド金属および前記エミッタを前記マイクロエレク
トロニクス装置の処理真空に維持する第1項記載の装
置。
グリッド金属および前記エミッタを前記マイクロエレク
トロニクス装置の処理真空に維持する第1項記載の装
置。
【0034】(6) 基板材料および絶縁誘電体からな
る基板ベース上に真空マイクロエレクトロニクス装置を
製造する方法であって、絶縁誘電体上に電極ベースを形
成する工程、電極ベースの一部を露出する開口を有する
第1の有機スペーサでその電極スペーサを覆う工程、前
記第1の有機スペーサ上に金属を付着して、その金属が
前記開口に侵入して前記電極ベースと接触するエミッタ
点を形成する工程、前記第1の有機スペーサから前記金
属を除去する工程、前記エミッタおよび電極ベース上に
第2の有機スペーサを形成する工程、前記第2の有機ス
ペーサ上にグリッド金属を付着して、前記エミッタおよ
び電極ベース上の前記第2の有機スペーサの一部を露出
する工程、前記露出された第2の有機スペーサ内の前記
グリッド金属上に第3の有機スペーサを形成する工程、
前記第3の有機スペーサ上に、前記第3の有機スペーサ
露出する複数個のアクセス開口を有するアノード金属を
付着する工程、前記アノード金属、グリッド金属内から
前記第3、第2の有機スペーサを除き、前記アノード金
属、グリッド金属間、および前記グリッド金属、エミッ
タ間に空間を生成する工程、および前記アクセス開口を
金属で封止する工程、を有することを特徴とする前記方
法。
る基板ベース上に真空マイクロエレクトロニクス装置を
製造する方法であって、絶縁誘電体上に電極ベースを形
成する工程、電極ベースの一部を露出する開口を有する
第1の有機スペーサでその電極スペーサを覆う工程、前
記第1の有機スペーサ上に金属を付着して、その金属が
前記開口に侵入して前記電極ベースと接触するエミッタ
点を形成する工程、前記第1の有機スペーサから前記金
属を除去する工程、前記エミッタおよび電極ベース上に
第2の有機スペーサを形成する工程、前記第2の有機ス
ペーサ上にグリッド金属を付着して、前記エミッタおよ
び電極ベース上の前記第2の有機スペーサの一部を露出
する工程、前記露出された第2の有機スペーサ内の前記
グリッド金属上に第3の有機スペーサを形成する工程、
前記第3の有機スペーサ上に、前記第3の有機スペーサ
露出する複数個のアクセス開口を有するアノード金属を
付着する工程、前記アノード金属、グリッド金属内から
前記第3、第2の有機スペーサを除き、前記アノード金
属、グリッド金属間、および前記グリッド金属、エミッ
タ間に空間を生成する工程、および前記アクセス開口を
金属で封止する工程、を有することを特徴とする前記方
法。
【0035】(7) 前記電極ベース形成工程はその電
極ベースを前記基板ベース上にスパッタする工程を含む
第6項記載の方法。
極ベースを前記基板ベース上にスパッタする工程を含む
第6項記載の方法。
【0036】(8) 前記電極ベース被覆工程はホトレ
ジスト被覆を前記電極ベース上に置く工程を含む第6項
記載の方法。
ジスト被覆を前記電極ベース上に置く工程を含む第6項
記載の方法。
【0037】(9) 前記金属除去工程は前記金属を前
記基板から前記金属をエッチする工程を含む第6項記載
の方法。
記基板から前記金属をエッチする工程を含む第6項記載
の方法。
【0038】(10) 前記グリッド金属付着工程は前
記グリッド金属を前記第2の有機スペーサ上にスパッタ
する工程を含む第6項記載の方法。
記グリッド金属を前記第2の有機スペーサ上にスパッタ
する工程を含む第6項記載の方法。
【0039】(11) 前記第3の有機スペーサ形成工
程はホトレジスト層を前記グリッド金属上に置く工程を
含む第6項記載の方法。
程はホトレジスト層を前記グリッド金属上に置く工程を
含む第6項記載の方法。
【0040】(12) 前記アノード金属付着工程はそ
のアノード金属を前記第3の有機スペーサ上にスパッタ
する工程を含む第6項記載の方法。
のアノード金属を前記第3の有機スペーサ上にスパッタ
する工程を含む第6項記載の方法。
【0041】(13) 前記第3、第2の有機スペーサ
除去工程は前記第3、第2の有機スペーサをエッチ除去
する工程を含む第6項記載の方法。
除去工程は前記第3、第2の有機スペーサをエッチ除去
する工程を含む第6項記載の方法。
【0042】(14) 真空マイクロエレクトロニクス
(10)を基板(12)および絶縁誘電体(14)の上
に形成する方法は、最初に絶縁誘電体(14)に電極ベ
ース(16)を形成する。次に、電極ベース(16)を
その一部を露出する開口(44)を有する第1の有機ス
ペーサ(42)で覆う。金属層(46)を有機スペーサ
(42)上に付着して開口(44)内にエミッタ(1
8)を形成する。第1の有機スペーサ(42)および金
属層(46)を除去した後、第2の有機スペーサ層(4
8)およびグリッド材料(20)をエミッタ(18)お
よび電極ベース(16)上に付着する。次に、第3の有
機スペーサ(50)、およびアクセス開口(34)、
(36)を有するアノード金属(22)を構造体の上に
置く。第2および第3の有機スペーサ(48)、(5
0)を除去した後、アノード金属(22)を金属(2
6)で封止してアクセス開口(34)、(36)を閉止
する。完成された真空マイクロエレクトロニクス装置
(10)はトライオードまたはダイオードとして利用で
きる。
(10)を基板(12)および絶縁誘電体(14)の上
に形成する方法は、最初に絶縁誘電体(14)に電極ベ
ース(16)を形成する。次に、電極ベース(16)を
その一部を露出する開口(44)を有する第1の有機ス
ペーサ(42)で覆う。金属層(46)を有機スペーサ
(42)上に付着して開口(44)内にエミッタ(1
8)を形成する。第1の有機スペーサ(42)および金
属層(46)を除去した後、第2の有機スペーサ層(4
8)およびグリッド材料(20)をエミッタ(18)お
よび電極ベース(16)上に付着する。次に、第3の有
機スペーサ(50)、およびアクセス開口(34)、
(36)を有するアノード金属(22)を構造体の上に
置く。第2および第3の有機スペーサ(48)、(5
0)を除去した後、アノード金属(22)を金属(2
6)で封止してアクセス開口(34)、(36)を閉止
する。完成された真空マイクロエレクトロニクス装置
(10)はトライオードまたはダイオードとして利用で
きる。
【図1】本発明の実施例の概略側面図。
【図2】実施例におけるマイクロエレクトロニクス装置
の製造工程を示す図。
の製造工程を示す図。
【図3】実施例におけるマイクロエレクトロニクス装置
の製造工程を示す図。
の製造工程を示す図。
【図4】実施例におけるマイクロエレクトロニクス装置
の製造工程を示す図。
の製造工程を示す図。
【図5】実施例におけるマイクロエレクトロニクス装置
の製造工程を示す図。
の製造工程を示す図。
10 真空マイクロエレクトロニクス装置 12 基板 14 絶縁誘電体 16 電極ベース 18 エミッタ 20 グリッド材料 21、24 チャンバ 22 アノード金属 26 金属シール 34、36、44 開口 42 第1の有機スペーサ 46 金属層 48 第2の有機スペーサ 50 第3の有機スペーサ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01J 21/06 H01J 9/40
Claims (2)
- 【請求項1】 半導体基板上に形成したマイクロエレク
トロニクス装置であって、 前記基板に接触した電極ベースと、 前記電極ベースに接触したエミッタ点と、 前記エミッタ点および電極ベースの上にあり、かつそこ
から分離したグリッド金属と、 前記グリッド金属、エミッタ点および電極ベースを覆
い、かつそこから分離したアノード金属とを有し、 前記エミッタ点、グリッド金属およびアノード金属は複
数層の有機スペーサ層を付着し、そして除去する工程に
よって形成されることを特徴とするマイクロエレクトロ
ニクス装置。 - 【請求項2】 基板材料および絶縁誘電体からなる基板
ベース上に真空マイクロエレクトロニクス装置を製造す
る方法であって、 前記絶縁誘電体上に電極ベースを形成し、 前記電極ベースの一部を露出する開口を有する第1の有
機スペーサで前記電極ベースを覆い、 前記第1の有機スペーサ上に金属を付着させ、その金属
が前記開口に浸入し、前記電極ベースと接触するエミッ
タ点を形成し、 第1の有機スペーサおよび前記金属を除去し、 前記エミッタ点および電極ベース上に第2の有機スペー
サを形成し、前記エミッタ点および電極ベース上の前記第2の有機ス
ペーサの一部を露出するように前記第2の有機スペーサ
上にグリッド金属を付着し 、 露出された前記第2の有機スペーサ内の前記グリッド金
属上に第3の有機スペーサを形成し、 前記第3の有機スペーサ上に、前記第3の有機スペーサ
を露出するように複数のアクセス開口を有するアノード
金属を付着させ、 前記アノード金属およびグリッド金属内から前記第3お
よび第2の有機スペーサを除き、前記アノード金属とグ
リッド金属の間、および前記グリッド金属とエミッタ点
の間に空間を生成し、 前記アクセス開口を金属で封止する、 ことを特徴とする真空マイクロエレクトロニクス装置の
製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US73926891A | 1991-08-01 | 1991-08-01 | |
US739268 | 1991-08-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05205644A JPH05205644A (ja) | 1993-08-13 |
JP3323239B2 true JP3323239B2 (ja) | 2002-09-09 |
Family
ID=24971541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20673892A Expired - Fee Related JP3323239B2 (ja) | 1991-08-01 | 1992-08-03 | 真空マイクロエレクトロニクス装置およびその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US5349217A (ja) |
EP (1) | EP0525763B1 (ja) |
JP (1) | JP3323239B2 (ja) |
KR (1) | KR100235159B1 (ja) |
DE (1) | DE69205640T2 (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0799666B2 (ja) * | 1990-07-18 | 1995-10-25 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 集積真空超小型電子素子の製造方法及びその構造 |
US5453154A (en) * | 1991-10-21 | 1995-09-26 | National Semiconductor Corporation | Method of making an integrated circuit microwave interconnect and components |
US5598052A (en) * | 1992-07-28 | 1997-01-28 | Philips Electronics North America | Vacuum microelectronic device and methodology for fabricating same |
US5469021A (en) * | 1993-06-02 | 1995-11-21 | Btl Fellows Company, Llc | Gas discharge flat-panel display and method for making the same |
US5954560A (en) * | 1993-06-02 | 1999-09-21 | Spectron Corporation Of America, L.L.C. | Method for making a gas discharge flat-panel display |
US5841219A (en) * | 1993-09-22 | 1998-11-24 | University Of Utah Research Foundation | Microminiature thermionic vacuum tube |
JP3388870B2 (ja) * | 1994-03-15 | 2003-03-24 | 株式会社東芝 | 微小3極真空管およびその製造方法 |
US5504385A (en) * | 1994-08-31 | 1996-04-02 | At&T Corp. | Spaced-gate emission device and method for making same |
US5714837A (en) * | 1994-12-09 | 1998-02-03 | Zurn; Shayne Matthew | Vertical field emission devices and methods of fabrication with applications to flat panel displays |
US5683282A (en) * | 1995-12-04 | 1997-11-04 | Industrial Technology Research Institute | Method for manufacturing flat cold cathode arrays |
US5797780A (en) * | 1996-02-23 | 1998-08-25 | Industrial Technology Research Institute | Hybrid tubeless sealing process for flat panel displays |
DE19609234A1 (de) * | 1996-03-09 | 1997-09-11 | Deutsche Telekom Ag | Röhrensysteme und Herstellungsverfahren hierzu |
US5681198A (en) * | 1996-10-15 | 1997-10-28 | Industrial Technology Research Institute | Vacuum seal method for cathode ray tubes |
US5955828A (en) * | 1996-10-16 | 1999-09-21 | University Of Utah Research Foundation | Thermionic optical emission device |
JPH10124182A (ja) | 1996-10-24 | 1998-05-15 | Fujitsu Ltd | 増設バッテリを装着可能な携帯型コンピュータ装置 |
JP3195547B2 (ja) * | 1996-11-11 | 2001-08-06 | 松下電器産業株式会社 | 真空封止電界放出型電子源装置及びその製造方法 |
US5777432A (en) * | 1997-04-07 | 1998-07-07 | Motorola Inc. | High breakdown field emission device with tapered cylindrical spacers |
DE19736754B4 (de) * | 1997-08-23 | 2004-09-30 | Micronas Semiconductor Holding Ag | Integriertes Gasentladungsbauelement zum Überspannungsschutz |
US6004830A (en) * | 1998-02-09 | 1999-12-21 | Advanced Vision Technologies, Inc. | Fabrication process for confined electron field emission device |
US6626720B1 (en) | 2000-09-07 | 2003-09-30 | Motorola, Inc. | Method of manufacturing vacuum gap dielectric field emission triode and apparatus |
US6884093B2 (en) * | 2000-10-03 | 2005-04-26 | The Trustees Of Princeton University | Organic triodes with novel grid structures and method of production |
US6995502B2 (en) | 2002-02-04 | 2006-02-07 | Innosys, Inc. | Solid state vacuum devices and method for making the same |
US7005783B2 (en) | 2002-02-04 | 2006-02-28 | Innosys, Inc. | Solid state vacuum devices and method for making the same |
US20050016575A1 (en) * | 2003-06-13 | 2005-01-27 | Nalin Kumar | Field emission based thermoelectric device |
US9245671B2 (en) | 2012-03-14 | 2016-01-26 | Ut-Battelle, Llc | Electrically isolated, high melting point, metal wire arrays and method of making same |
US20210082715A1 (en) * | 2018-01-05 | 2021-03-18 | University Of Maryland, College Park | Multi-layer solid-state devices and methods for forming the same |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8720792D0 (en) * | 1987-09-04 | 1987-10-14 | Gen Electric Co Plc | Vacuum devices |
FR2634059B1 (fr) * | 1988-07-08 | 1996-04-12 | Thomson Csf | Microcomposant electronique autoscelle sous vide, notamment diode, ou triode, et procede de fabrication correspondant |
US4943343A (en) * | 1989-08-14 | 1990-07-24 | Zaher Bardai | Self-aligned gate process for fabricating field emitter arrays |
US5012153A (en) * | 1989-12-22 | 1991-04-30 | Atkinson Gary M | Split collector vacuum field effect transistor |
US5077597A (en) * | 1990-08-17 | 1991-12-31 | North Carolina State University | Microelectronic electron emitter |
US5136205A (en) * | 1991-03-26 | 1992-08-04 | Hughes Aircraft Company | Microelectronic field emission device with air bridge anode |
JPH065200A (ja) * | 1992-06-17 | 1994-01-14 | Yokogawa Electric Corp | 平面型電界放出デバイスの製造方法 |
-
1992
- 1992-07-30 DE DE69205640T patent/DE69205640T2/de not_active Expired - Fee Related
- 1992-07-30 EP EP92112999A patent/EP0525763B1/en not_active Expired - Lifetime
- 1992-07-31 KR KR1019920013780A patent/KR100235159B1/ko not_active IP Right Cessation
- 1992-08-03 JP JP20673892A patent/JP3323239B2/ja not_active Expired - Fee Related
-
1993
- 1993-10-27 US US08/144,159 patent/US5349217A/en not_active Expired - Lifetime
-
1994
- 1994-06-23 US US08/264,544 patent/US5411426A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0525763B1 (en) | 1995-10-25 |
JPH05205644A (ja) | 1993-08-13 |
KR930005172A (ko) | 1993-03-23 |
KR100235159B1 (ko) | 1999-12-15 |
DE69205640D1 (de) | 1995-11-30 |
EP0525763A1 (en) | 1993-02-03 |
US5349217A (en) | 1994-09-20 |
US5411426A (en) | 1995-05-02 |
DE69205640T2 (de) | 1996-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3323239B2 (ja) | 真空マイクロエレクトロニクス装置およびその製造方法 | |
US5151061A (en) | Method to form self-aligned tips for flat panel displays | |
US5007873A (en) | Non-planar field emission device having an emitter formed with a substantially normal vapor deposition process | |
EP1016113B1 (en) | Dual-layer metal for flat panel display | |
US5625250A (en) | Electronic micro-component self-sealed under vacuum, notably diode or triode, and corresponding fabrication method | |
WO1991010252A1 (en) | Field emitter structure and fabrication process | |
JPH0365486B2 (ja) | ||
JPH06349402A (ja) | 微小電界放出冷陰極とその製造方法 | |
EP0495227B1 (en) | Method of forming a microelectronic device with a first and a second element | |
US20030146689A1 (en) | Solid state vacuum devices and method for making the same | |
JPH10188785A (ja) | 平面fedスクリーンの製造方法および平面fedスクリーン | |
US5458518A (en) | Method for producing silicon tip field emitter arrays | |
US5354714A (en) | Method of forming a vacuum micro-chamber for encapsulating a microelectronics device | |
JP2000500266A (ja) | 電界エミッタ装置、およびそれを製作するためのベールプロセス | |
JPH07201273A (ja) | 電界放出冷陰極とこれを用いた電子管 | |
JP2874605B2 (ja) | 電界放出型素子の製造方法 | |
KR100235160B1 (ko) | 마이크로 전자 소자를 밀폐하기 위한 진공 마이크로-챔버의 형성 방법 | |
JP2646999B2 (ja) | 電界放出型冷陰極 | |
US5468169A (en) | Field emission device employing a sequential emitter electrode formation method | |
JP3143940B2 (ja) | マイクロ真空素子の製造方法 | |
JPH0541152A (ja) | 電界放出陰極の製造方法 | |
JPH0487135A (ja) | 電子放出素子およびその製造方法 | |
JP2956565B2 (ja) | 電界放出冷陰極の製造方法 | |
JPH0794083A (ja) | 電界放出陰極とその製造方法 | |
KR0136686B1 (ko) | 실리콘 필드 에미터 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080628 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |