JP3322685B2 - 定電圧回路および定電流回路 - Google Patents
定電圧回路および定電流回路Info
- Publication number
- JP3322685B2 JP3322685B2 JP08052692A JP8052692A JP3322685B2 JP 3322685 B2 JP3322685 B2 JP 3322685B2 JP 08052692 A JP08052692 A JP 08052692A JP 8052692 A JP8052692 A JP 8052692A JP 3322685 B2 JP3322685 B2 JP 3322685B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- current
- voltage
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
回路に関するものであり,特に,アナログICにおいて
基準電圧源として使用される定電圧回路および定電流回
路であって,トランジスタのエネルギバンドギャップ・
リファレンスを用いた温度補償形定電圧回路および定電
流回路に関する。
ギバンドギャップ・リファレンスを用いた従来の定電圧
回路(基準電圧源回路)を示す。図4に示す定電圧回路
は,バッテリ21,電流源回路23,および,バンドギ
ャップ・リファレンス回路25を有する。バンドギャッ
プ・リファレンス回路25は,抵抗素子R21,NPN形
(型)バイポーラトランジスタQ21,抵抗素子R22,N
PN形バイポーラトランジスタQ22,抵抗素子R23,お
よび,NPN形バイポーラトランジスタQ23が図示のご
とく接続されて構成されている。バンドギャップ・リフ
ァレンス回路25における基準(リファレンス)電圧V
ref がほぼ絶対温度0度(0K)に外挿したシリコンの
エネルギバンドギャップ電圧VBG(1.205V)によ
って決まることから,基準電圧Vref はバンドギャップ
リファレンスと呼ばれている。
レンス回路25の電流源として動作し,定電流I23をバ
ンドギャップ・リファレンス回路25に供給する。トラ
ンジスタQ22は,たとえば,トランジスタQ21の約10
倍の電流密度で動作し,トランジスタQ21とトランジス
タQ22とのベース・エミッタ接合電圧間差電圧ΔVBEが
抵抗素子R23の端子間に発生する。トランジスタの電流
利得が高いとき抵抗素子R22の端子間には下記式で示す
端子電圧VR22 が発生する。 VR22 =ΔVBE(RV23/RV22) ・・・(1) ただし,RV22は抵抗素子R22の抵抗値であり, RV23は抵抗素子R23の抵抗値である。 このバンドギャップ・リファレンス回路25のエネルギ
バンドギャップ電圧VBG(基準電圧Vref )は下記式で
示される。 VBG=Vref =VBE22+(RV23/RV22)・ΔVBE ・・・(2) ただし,VBE22はトランジスタQ22のベース・エミッタ
間電圧である。 このエネルギバンドギャップ電圧VBGが基準電圧Vref
であり,定電圧回路の出力電圧Vout として負荷に提供
される。トランジスタQ23は上記エネルギバンドギャッ
プ電圧VBGを安定化する利得段である。
温度補償について述べる。バイポーラトランジスタのベ
ース・エミッタ間電圧VBEは下記式で表される。 VBE≒VG0(1−T/T0 )+VBEO (T/T0 ) ・・・(3) ただし,Tはバイポーラトランジスタの動作温度(絶対
温度K)であり, T0 は絶対0度(0K)であり, VG0は絶対0度(T0 )におけるエネルギバンドギャッ
プ電圧であり, VBEO はT0 およびT0 におけるコレクタ電流IC0にお
けるベース・エミッタ間接合電圧である。 トランジスタQ21とトランジスタQ22の電流密度を
J1 ,J2 とすると,両トランジスタのベース・エミッ
タ間電圧の差電圧ΔVBEは下記式となる。 ΔVBE=(kT/q)ln(J1 /J2 ) ・・・(4) ただし,kはボルツマン定数であり, qは電子の電荷である。 基準電圧Vref は式2〜式4から下記式で示される。 Vref =VBE22+(RV23/RV22)・ΔVBE =VG0(1−T/T0 )+VBEO (T/T0 ) +(RV23/RV22)(kT/q)ln(J1 /J2 )・・(5)
る。 ∂Vref /∂T=−(VG0/T0 )+VBEO /T0 +(RV23/RV22)(kT/q)ln(J1 /J2 ) ・・・(6) 基準電圧Vref が温度依存性がなくなる温度補償条件で
ある,∂Vref /∂T=0となるのは, VG0=VBEO +(RV23/RV22)(kT/q)ln(J1 /J2 ) ・・・(7) であり,このバンドギャップVG0を式5に代入すると, Vref =VBE22+(RV23/RV22)(kT0 /q)ln(J1 /J2 ) ・・・(8) となり,この式における基準電圧Vref は動作温度Tを
含んでいないから,温度依存性がない。
から明らかなように,温度T0 におけるΔVBE0 である
から,基準電圧Vref は下記式で表される。 Vref =VBE22+(RV23/RV22)ΔVBE0 ・・・(9) トランジスタQ22のベース・エミッタ間電圧VBE22は負
の温度係数を持ち,抵抗素子R23は正の温度係数を持つ
から,その端子電圧VR23 である2つのトランジスタの
ベース・エミッタ間電圧の差電圧ΔVBEは正の温度係数
を持つ。以上の考察から,分圧抵抗素子の抵抗値比率
(RV23/RV22)を適切に設定してトランジスタQ22のベ
ース・エミッタ間電圧VBE22と(RV22/RV23)・ΔVBE
(または,(RV22/RV23)・VR23 )とを相殺させて,
エネルギバンドギャップ電圧VBGの温度係数を「0」に
近づけることができる。
ミッタ間電圧VBE22は0.6〜0.7V程度であり,温
度補償を行う場合の(RV23/RV22)ΔVBE0 も考慮する
と,シリコンのエネルギバンドギャップ電圧VBGは,通
常言われているように,約1.2V程度となる。したが
って,バンドギャップ・リファレンス回路25を動作さ
せるバッテリ21としては1.2V以上の出力電圧を有
するバッテリを用いる必要がある。通常,1.5V程度
のバッテリを用いる。
小型化,低電圧動作の傾向,電子機器の小型化,省電力
化にともない,小型で低電圧のバッテリを使用して,バ
ンドギャップ・リファレンス回路25を駆動させること
が要望されている。たとえば,小型で出力電圧が1V以
下であるバッテリ,たとえば,約0.9Vのニッケル・
カドミウム電池を1本だけ使用して,温度補償された1
V以下の基準電圧を発生する定電圧回路を動作させるこ
とが強く要望されている。しかしながら,図4を参照し
て述べた従来のバンドギャップ・リファレンス回路25
を有する定電圧回路は,上述した要望を満足させること
ができないという問題に遭遇している。
ップ・リファレンス回路を用いた定電圧回路における上
記問題を解決し,温度補償が充分に行われ,しかも,た
とえば,1V以下の電圧でも動作可能で,消費電力が小
さく,高い安定性を示す定電圧回路を提供することを目
的とする。また本発明はかかる定電圧回路に関連する定
電流回路を提供することを目的とする。
した目的を達成するために、本発明の定電圧回路は、カ
レントミラー回路と上記カレントミラー回路に接続され
た第1の抵抗素子とを有し、第1の温度係数を有する第
1の電流を出力する第1の定電流源回路と、第1のトラ
ンジスタと上記第1のトランジスタのベースとエミッタ
との間に直列に接続された第2及び第3の抵抗素子と上
記第1のトランジスタのコレクタに対して直列的に接続
された第4の抵抗素子とを有し、上記第1の温度係数と
逆の第2の温度係数を有する第2の電流を出力する第2
の定電流源回路と、上記第1の電流と上記第2の電流と
の和電流を電圧に変換する電流変換素子とを有する。
の温度係数の絶対値が等しい又はおおよそ等しい。特定
的には、上記第1の温度係数と上記第2の温度係数とが
相殺されて上記定電圧回路が温度に依存せずに動作する
ように、上記カレントミラー回路の一対のトランジスタ
における面積比と上記第1の抵抗素子の抵抗値と上記第
2の抵抗素子の抵抗値と上記第3の抵抗素子の抵抗値と
上記第4の抵抗素子の抵抗値とが調整される。
ースが上記第2の抵抗素子と上記第3の抵抗素子との接
続中点に接続され、コレクタが上記第1のトランジスタ
のベースに接続された第2のトランジスタと、上記第4
の抵抗素子と上記電流変換素子との間に接続され、ベー
スが上記第1のトランジスタのエミッタに接続された第
3のトランジスタとを有する。
ラー回路と上記カレントミラー回路に接続された第1の
抵抗素子とを有し、第1の温度係数を有する第1の電流
を出力する第1の定電流源回路と、第1のトランジスタ
と上記第1のトランジスタのベースとエミッタとの間に
直列に接続された第2及び第3の抵抗素子と上記第1の
トランジスタのコレクタに対して直列的に接続された第
4の抵抗素子とを有し、上記第1の温度係数と逆の第2
の温度係数を有する第2の電流を出力する第2の定電流
源回路とを有する。
を有する第1の定電流源回路と,第1の定電流源回路の
温度係数と絶対値がほぼ同じで逆の温度係数を有する第
2の定電流源回路とを組み合わせることにより,温度依
存性がなくなる。第1の定電流源回路からの電流と上記
第2の定電流源回路からの電流との加算電流を抵抗素子
などの電流変換素子を介して電圧に変換して,定電圧を
出力する。
電流源回路を含んでおり,安定な定電流源回路として機
能する。このカレントミラー形定電流源回路は正の温度
係数を有する。第2の定電流源回路は,負の温度係数を
有するバイポーラトランジスタを有し,上記正の温度係
数と相殺するように回路定数が設計される。特定的に述
べると,第1の定電流源回路内のカレントミラー形定電
流源回路を構成する1対のバイポーラトランジスタのエ
ミッタの面積比率,換言すれば,エミッタ電流の比率と
上記第2の定電流源回路内の直列抵抗素子,および,電
圧降下素子(第4の抵抗素子)の値を調整して,上記正
の温度係数と上記負の温度係数とが相殺されるように形
成する。
ら電流変換素子を除いた回路構成となる。この定電流回
路からの電流は充分温度補償された電流となる。
す。この定電圧回路は,バッテリ1,バンドギャップ形
カレントミラー形定電流源回路3,電流源回路5,負荷
抵抗素子R0 が図示のごとく接続されて,構成されてい
る。バッテリ1は,この実施例では1V以下,たとえ
ば,0.9Vの出力電圧のニッケル・カドミウム(Ni
Cd)電池1本である。
源回路3は,ベースが共通に接続されたNPN形(型)
バイポーラトランジスタQ1 およびQ2 ,トランジスタ
Q2のエミッタと大地電位点GND(接地)との間に接
続された抵抗素子R1 ,ベースが共通に接続されたPN
P形バイポーラトランジスタQ3 ,Q4 ,Q9 を有して
いる。トランジスタQ1 のベースとコレクタが接続され
ている。また,トランジスタQ4 のベースとコレクタが
接続されている。このカレントミラー形定電流源回路3
のうち,NPN形トランジスタQ1 およびQ2 ,PNP
形トランジスタQ3 およびQ4 ,および,抵抗素子R1
で構成される回路は,図4を参照して述べたバンドギャ
ップ形定電流回路と同様のバンドギャップ回路を構成し
ている。
衡回路素子である抵抗素子R4 とで構成されている。定
電流源回路5Aは,NPN形バイポーラトランジスタQ
5 ,PNP形バイポーラトランジスタQ6 ,NPN形バ
イポーラトランジスタQ7 ,抵抗素子R3 ,抵抗素子R
2 ,および,PNP形バイポーラトランジスタQ8 を有
している。トランジスタQ6 のコレクタがトランジスタ
Q7 のベースに接続され,また,トランジスタQ6 のコ
レクタが抵抗素子R3 を介してそのベースに接続されて
いる。NPN形バイポーラトランジスタQ5 のベースが
カレントミラー形定電流源回路3のトランジスタQ2 の
ベースと共通に接続され,電流源回路として機能する。
この定電流源回路5Aにおいて,トランジスタQ7 のベ
ース・エミッタ間電圧VBEQ7が負の温度係数を持つの
で,トランジスタQ7 は負の温度係数を有する素子とし
て機能する。抵抗素子R3 および抵抗素子R2 がトラン
ジスタQ7 のベース・エミッタ間に直列に接続され,そ
のベース・エミッタ間電圧VBEQ7を分圧した抵抗素子R
3 の端子間電圧V3がトランジスタQ6 のベース・コレ
クタ間に印加されている。電圧平衡回路素子としての抵
抗素子R4 は,その端子間電圧V4が抵抗素子R2 の端
子間電圧V2と同じ端子電圧になる抵抗値である。
は,ノードN0に流れ込む電流を電圧に変換して,この
定電圧回路が出力電圧Vout を出力するように動作す
る。後述するように,この負荷抵抗素子R0 を除去する
と,図1の回路は定電流回路として機能する。
される第1のカレントミラー回路と,1対のトランジス
タQ3 およびQ4 で構成される第2のカレントミラー回
路が対称的に接続され,全体として精度が高く安定なカ
レントミラー回路を構成している。このカレントミラー
形定電流源回路3は上述したバンドギャップ形定電流回
路でもあり,温度補償形定電流源回路を構成している。
トランジスタQ4 のベースと同じベース電流が印加され
るトランジスタQ9 のコレクタ電流IC9は,下記に詳述
するように,正の温度係数を持つ。
について詳述する。まず,トランジスタQ9 のコレクタ
電流IC9が正の温度係数を持っていることを述べる。能
動動作におけるバイポーラトランジスタのベース電流I
B がエミッタ電流IE およびコレクタ電流IC に対して
無視できるほど小さいものとし,エミッタ電流IE がほ
ぼコレクタ電流IC と等しいとすると(IE ≒IC ),
トランジスタQ3 のコレクタ電流IC3とトランジスタQ
3 のエミッタ電流IE3とはほぼ等しく(IC3≒IE3),
トランジスタQ4 のコレクタ電流IC4とトランジスタQ
4 のエミッタ電流IE4もほぼ等しい(IC4≒IE4)。カ
レントミラー形定電流源回路3においては,その動作原
理からトランジスタQ3 のコレクタ電流IC3とトランジ
スタQ4 のコレクタ電流IC4とは等しい(IC3=
IC4)。トランジスタQ9 はそのベースがトランジスタ
Q4 のベースに接続されており,カレントミラー形定電
流源回路3の一部として動作するから,トランジスタQ
9 のコレクタ電流IC9はトランジスタQ3 のコレクタ電
流IC3およびトランジスタQ4 のコレクタ電流IC4のそ
れぞれに等しく(IC9=IC3=IC4),ベース電流を無
視できるとすれば,トランジスタQ2 のコレクタ電流I
C2にもほぼ等しい。つまり,IC9=IC4=IE2=IC3=
IE1とすれば,トランジスタQ9 のコレクタ電流IC9は
トランジスタQ2 のコレクタ電流IC2にほぼ等しい(I
C9≒IC2)。したがって,下記式が得られる。 IC9≒IC2=(VBEQ1−VBEQ2)/RV1 ・・・(10) ただし,VBEQ1はトランジスタQ1 のベース・エミッタ
間電圧であり, VBEQ2はトランジスタQ2 のベース・エミッタ間電圧で
あり, RV1 は抵抗素子R1 の抵抗値である。
る。 IC9=VT ・ln(EA2/EA1)/RV1 ・・・(11) ただし,EA1はトランジスタQ1 のエミッタ面積であ
り, EA2はトランジスタQ2 のエミッタ面積であり, lnは自然対数の表記を示す。 バイポーラトランジスタのVT は下記式で表される。 VT =kT/q ・・・(12) ただし,kはボルツマン定数, Tはトランジスタの温度(絶対温度)であり, qは電子の電荷である。 VT は,摂氏温度tを用いて下記の線形近似式として表
すことができる。 VT =23.5x10-3 [mV] + 86 [μV/°C]・t [ °C] ・・・(13) したがって,トランジスタQ2 のコレクタ電流IC2およ
びトランジスタQ9 のコレクタ電流IC9は下記式で表さ
れる。 IC9=IC2=(23.5x10-3+86x10 -6・t )・ln(EA2/EA1)/RV1 ・・・(14) 式14からトランジスタQ9 のコレクタ電流IC9が正の
温度係数を持つことが判る。
C8の温度係数について考察する。抵抗素子R4 の端子間
電圧V4は抵抗素子R2 の端子間電圧V2と等しく下記
式で規定される。 V4=VBEQ6+VBEQ7・(RV2 /(RV2 +RV3 ))−VBEQ8 ・・(15) ただし,VBEQ6はトランジスタQ6 のベース・エミッタ
間電圧であり, VBEQ7はトランジスタQ7 のベース・エミッタ間電圧で
あり, VBEQ8はトランジスタQ8 のベース・エミッタ間電圧で
あり, RV2 は抵抗素子R2 の抵抗値であり, RV3 は抵抗素子R3 の抵抗値である。 トランジスタQ6 のベース・エミッタ間電圧VBEQ6とト
ランジスタQ8 のベース・エミッタ間電圧VBEQ8とがほ
ぼ等しいとすると(VBEQ6≒VBEQ8),抵抗素子R4 の
端子間電圧V4は下記式で表される。 V4=(VBEQ7・RV2 )/(RV2 +RV3 ) ・・・(16) トランジスタQ8 のコレクタ電流IC8は,上記抵抗素子
R4 の端子間電圧V4と抵抗素子R4 の抵抗値RV4 とに
よって下記式で表される。 IC8=(VBEQ7・RV2 )/〔(RV2 +RV3 )RV4 〕 ・・・(17)
圧VBEQ7は負の温度係数を持ち,バイポーラトランジス
タのベース・エミッタ間電圧VBEの代表的な値は下記値
である。 VBE= 0.76[V]− 2.5X 10-3[V/K] ・t[°C] ・・・(18) このベース・エミッタ間電圧VBEを式17に代入すると
下記式が得られる。 IC8=( 0.76 − 2.5X 10-3・t )・RV2 /〔(RV2 +RV3 )・RV4 〕 ・・・(19)
式で規定される。 Vout =(IC8+IC9)・RV0 ・・・(20) ただし,RV0 は負荷抵抗素子R0 の抵抗値RV0 である。
式20に式14と式19を代入すると出力電圧Vout は
下記式で表される。 Vout =(RV0/RV1)・ln(EA2/EA1)・(23.5x10 -3+ 86x10 -6・t ) +(RV0・RV2)/ [(RV2+RV3)・RV4]・( 0.76− 2.5X 10-3・t ) =(RV0/RV1)・ln(EA2/EA1)・(23.5x10 -3) +0.76x(RV0・RV2)/[(RV2+RV3)・RV4] +(RV0/RV1) ・ln(EA2/EA1)・(86x10 -6・t ) −(RV0・RV2)/ [(RV2+RV3)・RV4]・( 2.5X 10-3・t ) ・・・(21)
項と第4項とが相殺すればよい。つまり, ln(EA2/EA1)≒29・(RV1・RV2)/ [(RV2+RV3)・RV4] ・・(22) のとき温度補償される。したがって,上記式22で規定
される条件が満足されるように,図1に示した回路を形
成すればよい。具体的には,トランジスタQ1 のエミッ
タ面積とトランジスタQ2 のエミッタ面積との比率(E
A2/EA1),抵抗素子R1 の抵抗値RV1,抵抗素子R2
の抵抗値RV2 ,抵抗素子R3 の抵抗値RV3 および抵抗素
子R4 の抵抗値RV4 が上記式を満足するように,本発明
の実施例の定電圧回路を構成する。本発明の上記定電圧
回路の製造例としては,通常の半導体デバイスの製造プ
ロセスと同様の半導体製造プロセスによって図1に示し
た定電圧回路をICデバイスとして製造する方法,ある
いは,上記条件を満足する個別回路素子を組み合わせて
構成することができる。
圧Vout は式21の第1項および第2項である下記式で
表される。 Vout =(RV0/RV1)・ln(EA2/EA1)(23.5x10 -3) +0.76x(RV0・RV2)/ [(RV2+RV3)・RV4] ・・・(23) 式23に具体的な数値を適用する。抵抗値RV1 =3.4 K
Ω,抵抗値RV2 =5KΩ,抵抗値RV3 =40KΩ,抵抗
値RV4 =10KΩ,(EA2/EA1)=3,抵抗値RV0 =
31KΩのとき,出力電圧Vout ≒0.5Vとなる。す
なわち,1V以下の温度補償された基準電圧を得ること
ができる。
のコレクタ・エミッタ間電圧VCEQ5,抵抗素子R2 の端
子間電圧V2,トランジスタQ6 のベース・エミッタ間
電圧VBEQ6の和(VCEQ5+V2+VBEQ6)であり,図1
に図解した定電圧回路は1V程度のバッテリ1でも充分
動作する。図1に図解した定電圧回路が動作するために
は,電源電圧VINが, VIN>VOUT +VCEQ8SAT +VR4 VIN>VBEQ6+V2+VCEQ5 の2つの条件式を満たす必要がある。ただし,出力電圧
VOUT の設定に際しては,トランジスタQ8が動作する
値でなければならない。従って,ベース・エミッタ間電
圧がVBE=0.6V程度のバイポーラトランジスタを用
いれば,0.8Vの電源電圧で上記定電圧回路は動作す
るということになる。
20で規定される出力電圧Vout を出力する。したがっ
て,バッテリ1の電圧としては,エネルギバンドギャッ
プ電圧VBGの制約を受けないで,式20の条件,たとえ
ば,負荷抵抗素子R0 の抵抗値RV0 で決定される電圧範
囲にすることができる。
回路構成を示す。図2の回路構成は,図1に示した定電
圧回路がNPN形トランジスタのエネルギバンドギャッ
プ電圧を用いているのに対して,逆特性であるPNP形
トランジスタのエネルギバンドギャップ電圧を用いた回
路構成を示すものであり,基本動作は図1を参照して述
べた定電圧回路と同様である。
構成を示す。図3の回路構成は図1の回路から電流変換
素子7としての負荷抵抗素子R0 を除去して定電流回路
として使用する回路である。図1に示した定電圧回路に
いては負荷抵抗素子R0 の端子間に出力電圧Voutとし
て定電圧が出力されるのに対して,図3に示した定電流
回路においてはノードN0からトランジスタQ9 のコレ
クタ電流IC9とトランジスタQ8 のコレクタ電流IC8の
加算電流I0 が定電流として提供されることを除いて,
図1に示した定電圧回路の動作と同様である。このとき
のノードN0における電流I0 は下記式で表される。 I0 =(IC8+IC9) ・・・(24) この電流値I0 は必ずしも充分大きな電流値ではない
が,この定電流回路はI2 L回路など電流消費量の少な
い回路素子などに,温度依存性のない安定した定電流を
提供するのに好適である。
の変形例と同様,図2に図解した定電圧回路から負荷抵
抗素子R0 を除去して,定電流回路とすることも可能で
ある(図示せず)。
施に際しては,上述した回路構成に限定されない。また
本発明は,上述した例とは逆に,低いバッテリ電圧で温
度依存性のある条件で動作させることもできる。つま
り,上述した例では,温度依存性のない条件で,定電圧
回路および定電流回路を動作させる例について述べた
が,もし,温度依存性をもった動作をさせたい場合に
は,式22の条件を適宜,目的とする温度依存性を有す
るように設定すればよい。
ップ形定電流源回路を用いた定電圧回路によれば,基本
的にトランジスタが動作可能な電圧以上の低い電圧のバ
ッテリを用いることができ,充分温度補償した1V以下
の基準電圧を提供できる。この定電圧回路における出力
電圧は負荷抵抗素子の値で調整することができ,出力電
圧がトランジスタのエネルギバンドギャップ電圧に依存
されない。この定電圧回路は低電圧で動作可能な他,消
費電力も少ないから,本数の少ない低電圧バッテリでも
長期間,交換することなく使用することができる。その
結果,本発明の定電圧回路を寸法の制限されている携帯
用電子機器などに搭載することが好適となる。さらに本
発明によれば,定電圧回路から負荷抵抗素子を除去する
だけで,上述した効果を奏する定電流回路を提供でき
る。
る。
る。
路, 5・・電流源回路, 5A・・定電流源回路, 7・・電流変換素子, 21・・バッテリ, 23・・電流源回路, 25・・バンドギャップ・リファレンス回路, Q1 〜Q9 ・・バイポーラトランジスタ, Q11〜Q19・・バイポーラトランジスタ, Q21〜Q23・・バイポーラトランジスタ, R1 〜R4 ・・抵抗素子, R0 ・・負荷抵抗素子, R21〜R23・・抵抗素子。
Claims (8)
- 【請求項1】カレントミラー回路と上記カレントミラー
回路に接続された第1の抵抗素子とを有し、第1の温度
係数を有する第1の電流を出力する第1の定電流源回路
と、 第1のトランジスタと上記第1のトランジスタのベース
とエミッタとの間に直列に接続された第2及び第3の抵
抗素子と上記第1のトランジスタのコレクタに対して直
列的に接続された第4の抵抗素子とを有し、上記第1の
温度係数と逆の第2の温度係数を有する第2の電流を出
力する第2の定電流源回路と、 上記第1の電流と上記第2の電流との和電流を電圧に変
換する電流変換素子と、 を有する定電圧回路。 - 【請求項2】上記第1の温度係数と上記第2の温度係数
の絶対値が等しい又はおおよそ等しい、 請求項1に記載の定電圧回路。 - 【請求項3】上記第1の温度係数と上記第2の温度係数
とが相殺されて上記定電圧回路が温度に依存せずに動作
するように、上記カレントミラー回路の一対のトランジ
スタにおける面積比と上記第1の抵抗素子の抵抗値と上
記第2の抵抗素子の抵抗値と上記第3の抵抗素子の抵抗
値と上記第4の抵抗素子の抵抗値とが調整される、 請求項1又は2に記載の定電圧回路。 - 【請求項4】上記第2の定電流源回路が、ベースが上記
第2の抵抗素子と上記第3の抵抗素子との接続中点に接
続され、コレクタが上記第1のトランジスタのベースに
接続された第2のトランジスタと、上記第4の抵抗素子
と上記電流変換素子との間に接続され、ベースが上記第
1のトランジスタのエミッタに接続された第3のトラン
ジスタとを有する、 請求項1、2又は3に記載の定電圧回路。 - 【請求項5】カレントミラー回路と上記カレントミラー
回路に接続された第1の抵抗素子とを有し、第1の温度
係数を有する第1の電流を出力する第1の定電流源回路
と、 第1のトランジスタと上記第1のトランジスタのベース
とエミッタとの間に直列に接続された第2及び第3の抵
抗素子と上記第1のトランジスタのコレクタに対して直
列的に接続された第4の抵抗素子とを有し、上記第1の
温度係数と逆の第2の温度係数を有する第2の電流を出
力する第2の定電流源回路と、 を有する定電流回路。 - 【請求項6】上記第1の温度係数と上記第2の温度係数
の絶対値が等しい又はおおよそ等しい、 請求項5に記載の定電流回路。 - 【請求項7】上記第1の温度係数と上記第2の温度係数
とが相殺されるように、上記カレントミラー回路の一対
のトランジスタにおける面積比と上記第1の抵抗素子の
抵抗値と上記第2の抵抗素子の抵抗値と上記第3の抵抗
素子の抵抗値と上記第4の抵抗素子の抵抗値とが調整さ
れる、 請求項5又は6に記載の定電流回路。 - 【請求項8】上記第2の定電流源回路が、ベースが上記
第2の抵抗素子と上記第3の抵抗素子との接続中点に接
続され、コレクタが上記第1のトランジスタのベースに
接続された第2のトランジスタと、エミッタが上記第4
の抵抗素子に接続され、ベースが上記第1のトランジス
タのエミッタに接続された第3のトランジスタとを有す
る、 請求項5、6又は7に記載の定電流回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08052692A JP3322685B2 (ja) | 1992-03-02 | 1992-03-02 | 定電圧回路および定電流回路 |
US08/023,979 US5430395A (en) | 1992-03-02 | 1993-02-26 | Temperature compensated constant-voltage circuit and temperature compensated constant-current circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08052692A JP3322685B2 (ja) | 1992-03-02 | 1992-03-02 | 定電圧回路および定電流回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05241672A JPH05241672A (ja) | 1993-09-21 |
JP3322685B2 true JP3322685B2 (ja) | 2002-09-09 |
Family
ID=13720772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08052692A Expired - Lifetime JP3322685B2 (ja) | 1992-03-02 | 1992-03-02 | 定電圧回路および定電流回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5430395A (ja) |
JP (1) | JP3322685B2 (ja) |
Families Citing this family (76)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3287001B2 (ja) * | 1992-02-20 | 2002-05-27 | 株式会社日立製作所 | 定電圧発生回路 |
JPH0778481A (ja) * | 1993-04-30 | 1995-03-20 | Sgs Thomson Microelectron Inc | ダイレクトカレント和バンドギャップ電圧比較器 |
KR100316834B1 (ko) * | 1993-12-27 | 2002-04-24 | 가나이 쓰도무 | 기준전류발생회로,정전류발생회로및그것을사용한장치 |
JPH08272468A (ja) * | 1995-03-29 | 1996-10-18 | Mitsubishi Electric Corp | 基準電圧発生回路 |
US5519354A (en) * | 1995-06-05 | 1996-05-21 | Analog Devices, Inc. | Integrated circuit temperature sensor with a programmable offset |
US5734293A (en) * | 1995-06-07 | 1998-03-31 | Linear Technology Corporation | Fast current feedback amplifiers and current-to-voltage converters and methods maintaining high DC accuracy over temperature |
US5742154A (en) * | 1995-06-30 | 1998-04-21 | Maxim Integrated Products | Multi-stage current feedback amplifier |
DE19621110C1 (de) * | 1996-05-24 | 1997-06-12 | Siemens Ag | Ein-/Ausschaltbare Schaltungsanordnung zur Erzeugung eines Referenzpotentials |
DE19624676C1 (de) * | 1996-06-20 | 1997-10-02 | Siemens Ag | Schaltungsanordnung zur Erzeugung eines Referenzpotentials |
JP3039454B2 (ja) * | 1997-06-23 | 2000-05-08 | 日本電気株式会社 | 基準電圧発生回路 |
JP3586073B2 (ja) | 1997-07-29 | 2004-11-10 | 株式会社東芝 | 基準電圧発生回路 |
JP3382528B2 (ja) * | 1998-01-23 | 2003-03-04 | キヤノン株式会社 | カレントミラー回路 |
KR20000003932A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 온도 보상된 고정밀 전류원 |
US6111397A (en) * | 1998-07-22 | 2000-08-29 | Lsi Logic Corporation | Temperature-compensated reference voltage generator and method therefor |
US6265857B1 (en) * | 1998-12-22 | 2001-07-24 | International Business Machines Corporation | Constant current source circuit with variable temperature compensation |
GB2355552A (en) | 1999-10-20 | 2001-04-25 | Ericsson Telefon Ab L M | Electronic circuit for supplying a reference current |
FR2809833B1 (fr) * | 2000-05-30 | 2002-11-29 | St Microelectronics Sa | Source de courant a faible dependance en temperature |
US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
US6608472B1 (en) * | 2000-10-26 | 2003-08-19 | Cypress Semiconductor Corporation | Band-gap reference circuit for providing an accurate reference voltage compensated for process state, process variations and temperature |
US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
US6854067B1 (en) | 2000-10-30 | 2005-02-08 | Cypress Semiconductor Corporation | Method and system for interaction between a processor and a power on reset circuit to dynamically control power states in a microcontroller |
EP1229234B1 (en) * | 2001-02-01 | 2005-11-16 | STMicroelectronics S.r.l. | Integrated circuit and method of soft thermal shut down for power devices |
US6522117B1 (en) | 2001-06-13 | 2003-02-18 | Intersil Americas Inc. | Reference current/voltage generator having reduced sensitivity to variations in power supply voltage and temperature |
US6563371B2 (en) * | 2001-08-24 | 2003-05-13 | Intel Corporation | Current bandgap voltage reference circuits and related methods |
US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
US6971004B1 (en) | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
US7844437B1 (en) | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
US7308608B1 (en) | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
US6664847B1 (en) * | 2002-10-10 | 2003-12-16 | Texas Instruments Incorporated | CTAT generator using parasitic PNP device in deep sub-micron CMOS process |
KR20040084176A (ko) * | 2003-03-27 | 2004-10-06 | 엘지전자 주식회사 | 전류 기준회로 |
US7026860B1 (en) * | 2003-05-08 | 2006-04-11 | O2Micro International Limited | Compensated self-biasing current generator |
JP4852827B2 (ja) * | 2004-01-15 | 2012-01-11 | セイコーエプソン株式会社 | 基準電圧発生回路とスターター回路 |
JP4517062B2 (ja) * | 2004-02-24 | 2010-08-04 | 泰博 杉本 | 定電圧発生回路 |
US7295049B1 (en) | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
KR100588735B1 (ko) * | 2004-05-06 | 2006-06-12 | 매그나칩 반도체 유한회사 | 온도의 변화에 관계없는 기준전압과 기준전류를 공급하는기준전압 및 전류 발생기 |
US8069436B2 (en) | 2004-08-13 | 2011-11-29 | Cypress Semiconductor Corporation | Providing hardware independence to automate code generation of processing device firmware |
US8286125B2 (en) | 2004-08-13 | 2012-10-09 | Cypress Semiconductor Corporation | Model for a hardware device-independent method of defining embedded firmware for programmable systems |
US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
US8089461B2 (en) | 2005-06-23 | 2012-01-03 | Cypress Semiconductor Corporation | Touch wake for electronic devices |
DE102005033434A1 (de) * | 2005-07-18 | 2007-01-25 | Infineon Technologies Ag | Referenzspannungserzeugungsschaltung zur Erzeugung kleiner Referenzspannungen |
JP2007052569A (ja) * | 2005-08-17 | 2007-03-01 | Rohm Co Ltd | 定電流回路およびそれを用いたインバータならびに発振回路 |
JP2007065831A (ja) | 2005-08-30 | 2007-03-15 | Sanyo Electric Co Ltd | 定電流回路 |
US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
US8516025B2 (en) | 2007-04-17 | 2013-08-20 | Cypress Semiconductor Corporation | Clock driven dynamic datapath chaining |
US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
US7737724B2 (en) | 2007-04-17 | 2010-06-15 | Cypress Semiconductor Corporation | Universal digital block interconnection and channel routing |
US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
US8065653B1 (en) | 2007-04-25 | 2011-11-22 | Cypress Semiconductor Corporation | Configuration of programmable IC design elements |
US9720805B1 (en) | 2007-04-25 | 2017-08-01 | Cypress Semiconductor Corporation | System and method for controlling a target device |
US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
US7812661B2 (en) * | 2007-09-24 | 2010-10-12 | Mediatek Inc. | Electronic system capable of compensating process, voltage and temperature effects |
KR100901769B1 (ko) * | 2007-11-15 | 2009-06-11 | 한국전자통신연구원 | 저전압 고정밀도 밴드갭 기준전압 발생기 |
US8183914B2 (en) * | 2009-01-12 | 2012-05-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Constant Gm circuit and methods |
US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
US9066021B2 (en) | 2012-10-18 | 2015-06-23 | Ortho-Clinical Diagnostics, Inc. | Full resolution color imaging of an object |
CN102902296B (zh) * | 2012-10-31 | 2015-10-28 | 沈阳工业大学 | 不受工艺偏差影响的精密恒流源中的温度补偿电路 |
JP6261882B2 (ja) * | 2013-05-30 | 2018-01-17 | 株式会社 日立パワーデバイス | 電流源回路 |
JPWO2014208339A1 (ja) * | 2013-06-27 | 2017-02-23 | シャープ株式会社 | 電圧発生回路 |
KR20160072703A (ko) * | 2014-12-15 | 2016-06-23 | 에스케이하이닉스 주식회사 | 기준전압 생성회로 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6093533A (ja) * | 1983-10-27 | 1985-05-25 | Matsushita Electric Ind Co Ltd | 基準電圧回路 |
GB2186452B (en) * | 1986-02-07 | 1989-12-06 | Plessey Co Plc | A bias current circuit,and cascade and ring circuits incorporating same |
-
1992
- 1992-03-02 JP JP08052692A patent/JP3322685B2/ja not_active Expired - Lifetime
-
1993
- 1993-02-26 US US08/023,979 patent/US5430395A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH05241672A (ja) | 1993-09-21 |
US5430395A (en) | 1995-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3322685B2 (ja) | 定電圧回路および定電流回路 | |
US7514987B2 (en) | Bandgap reference circuits | |
US7777558B2 (en) | Bandgap reference circuit | |
US4789819A (en) | Breakpoint compensation and thermal limit circuit | |
JPS6269306A (ja) | 温度補償cmos電圧基準回路 | |
EP0072589B1 (en) | Current stabilizing arrangement | |
JPS61187020A (ja) | 電圧基準回路 | |
JPS6365166B2 (ja) | ||
US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
US6842067B2 (en) | Integrated bias reference | |
JP4031043B2 (ja) | 温度補償を有する基準電圧源 | |
US6249175B1 (en) | Self-biasing circuit | |
US20020074984A1 (en) | Temperature characteristic compensating circuit and semiconductor integrated circuit having the same | |
JPH08339232A (ja) | 基準電圧回路 | |
JP3347896B2 (ja) | 定電圧源回路 | |
JPS6154286B2 (ja) | ||
JP2002108467A (ja) | 定電圧出力回路 | |
JPH07146727A (ja) | 低電圧基準電圧発生回路 | |
JP3335984B2 (ja) | 電流発生装置 | |
JP3300990B2 (ja) | 電源回路 | |
JPH01288911A (ja) | BiCMOS基準電圧発生器 | |
JP2629234B2 (ja) | 低電圧基準電源回路 | |
JP2638771B2 (ja) | 基準電圧発生装置 | |
JP2581163B2 (ja) | 直結型アンプ | |
JPS6311765Y2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020604 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080628 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |