JP3319901B2 - 圧電発振回路 - Google Patents
圧電発振回路Info
- Publication number
- JP3319901B2 JP3319901B2 JP01905295A JP1905295A JP3319901B2 JP 3319901 B2 JP3319901 B2 JP 3319901B2 JP 01905295 A JP01905295 A JP 01905295A JP 1905295 A JP1905295 A JP 1905295A JP 3319901 B2 JP3319901 B2 JP 3319901B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- electrode
- voltage
- variable
- variable voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
のような圧電発振回路において、特に圧電振動子に対す
る印加電圧を変化させることにより発振周波数をリアル
タイムで調整する圧電発振回路に関するものである。
例えば、次のような文献に記載されるものがあった。 文献1;特開平5−191144号公報 文献2;特開平2−214313号公報 図2は、前記文献1に記載された従来の水晶発振回路の
回路図である。この水晶発振回路は、インバータ1を備
え、このインバータ1の入力側と出力側とが抵抗2を介
して接続されている。又、インバータ1の出力側は、抵
抗3を介して水晶振動子4の一方の端子に接続され、該
水晶振動子4の他方の端子がインバータ1の入力側に接
続されている。更に、水晶振動子4の一方の端子は、コ
ンデンサ5を介してグランドに接続されている。又、水
晶振動子4の他方の端子は、コンデンサ6,7の直列回
路を介してグランドに接続されている。コンデンサ6に
は、可変抵抗8が並列接続されている。図2の水晶発振
回路は、コンデンサ6と並列に接続された可変抵抗8の
抵抗値を変化させることにより、時定数を変化させて発
振周波数を変化させるものである。
の水晶発振回路の回路図である。この水晶発振回路は、
インバータ11を備え、このインバータ11の入力側と
出力側とが抵抗12を介して接続されている。更に、抵
抗12には、水晶振動子14が並列接続されている。
又、インバータ11の出力側はコンデンサ15を介して
グランドに接続され、該インバータ11の入力側がコン
デンサ17を介してグランドに接続されている。インバ
ータ11の出力側は、コンデンサ18を介して可変容量
ダイオード19のカソードKに接続され、該可変容量ダ
イオード19のアノードがグランドに接続されている。
又、可変容量ダイオード19のカソードKは、抵抗20
を介して電源電位Vccに接続されると共に、抵抗21
を介してグランドに接続されている。図3の水晶発振回
路は、可変容量ダイオード19に対する印加電圧値Vc
を変化させて発振周波数を変化させるものである。
び図3の水晶発振回路では、次のような課題があった。
即ち、図2の水晶発振回路では、可変抵抗8は、チップ
抵抗をトリミングして実現するか、又は基板等に印刷抵
抗として形成し、この印刷抵抗レーザビームでトリミン
グして実現する。そのため、製造時に抵抗値が固定され
てしまうので、例えばVCXO(Voltage Control Crys
tal Oscillator)やTCXO(Temperature Control Cr
ystal Oscillator)等のような発振周波数をリアルタイ
ムに調整する必要がある製品の分野で使用することがで
きない。又、図3の水晶発振回路では、次のような課題
があった。即ち、図3の水晶発振回路を大規模集積回路
(以下、LSIという)で実現する場合、可変容量ダイ
オード19の印加電圧Vcに対する容量Cの特性(以
下、C/V特性という)は、LSIの製造プロセスで決
定されてしまうので、発振周波数の可変範囲が不十分な
ことがある。この場合、可変容量ダイオードはLSIに
外付けすることになり、スペースが必要となる。
を解決するために、インバータと、前記インバータの入
力側と出力側との間に接続された帰還抵抗と、前記帰還
抵抗に並列接続された圧電振動子と、各第1の電極が前
記圧電振動子の両端にそれぞれ接続されると共に各第2
の電極が所定の電圧にそれぞれ接続された第1及び第2
のコンデンサとを、備えた圧電発振回路において、次の
ような手段を設けている。即ち、第1の端子に可変電圧
が供給され、第2の端子が前記第1又は第2のコンデン
サの第1の電極に接続され、該可変電圧に対応した抵抗
値を発生する抵抗手段と、前記抵抗手段の抵抗値よりも
十分に低い出力インピーダンスを有し、外部信号に基づ
き前記可変電圧を発生する可変電圧源とを、設けてい
る。第2の発明では、インバータと、前記インバータの
入力側と出力側との間に接続された帰還抵抗と、前記帰
還抵抗に並列接続された圧電振動子と、各第1の電極が
前記圧電振動子の両端にそれぞれ接続されると共に各第
2の電極が所定の電圧にそれぞれ接続された第1及び第
2のコンデンサとを、備えた圧電発振回路において、次
のような手段を設けている。
第2の端子が前記第1のコンデンサの第1の電極に接続
され、該可変電圧に対応した抵抗値を発生する第1の抵
抗手段と、第1の端子に前記可変電圧が供給され、第2
の端子が前記第2のコンデンサの第1の電極に接続さ
れ、該可変電圧に対応した抵抗値を発生する第2の抵抗
手段と、前記第1及び第2の抵抗手段の抵抗値よりも十
分に低い出力インピーダンスを有し、外部信号に基づき
前記可変電圧を発生する可変電圧源とを、設けている。
第3の発明では、第1及び第2の発明の抵抗手段は、第
1の電極に前記可変電圧が供給され、第2の電極が前記
第1又は第2のコンデンサの第1の電極に接続され、該
第1の電極と該第2の電極との間の導通状態を制御する
制御電極に第1の電圧が供給され、サブストレートに第
2の電圧が供給されたトランジスタで、構成している。
第4の発明では、第1、第2又は第3の発明の第1又は
第2のコンデンサは、前記圧電振動子に接続された第1
の電極の電圧に基づき容量が変化する電圧可変容量で構
成している。
路を構成したので、外部信号に基づいて出力電圧が可変
される可変電圧源からの出力電圧に応じて抵抗手段の抵
抗値が変化する。更に、この抵抗値の変化と第1又は第
2のコンデンサの容量値とに基づいて圧電発振回路の入
力インピーダンスが変化し、発振周波数が変化する。そ
のため、圧電発振回路の発振周波数が外部信号に基づい
て制御される。第2の発明によれば、外部信号に基づい
て出力電圧が可変される可変電圧源からの出力電圧に応
じて第1及び第2の抵抗手段の抵抗値が変化する。更
に、この抵抗値の変化と第1及び第2のコンデンサの容
量値とに基づいて圧電発振回路の入力インピーダンス及
び出力インピーダンスがそれぞれ変化し、発振周波数が
変化する。そのため、圧電発振回路の発振周波数が第1
の発明よりも広い範囲で制御される。第3の発明によれ
ば、トランジスタの第1の電極と第2の電極との間の抵
抗値が可変電圧に基づき制御される。そのため、圧電発
振回路の発振周波数が前記可変電圧に基づいて制御され
る。第4の発明によれば、電圧可変容量は、第1の電極
の電圧に基づき容量が変化する。そのため、圧電発振回
路の発振周波数が第3の発明よりも広い範囲で制御され
る。従って、前記課題を解決できるのである。
路図である。この水晶発振回路は、インバータ31を備
え、このインバータ31の入力側と出力側とが抵抗32
を介して接続されている。インバータ31の出力側は、
出力端子OUTに接続されると共にコンデンサ33を介
して水晶振動子34の一方の端子に接続され、該水晶振
動子34の他方の端子がコンデンサ35を介してインバ
ータ31の入力側に接続されている。又、前記水晶振動
子34の一方の端子は、コンデンサ36を介してグラン
ドに接続され、該水晶振動子34の一方の端子が、コン
デンサ37を介してグランドに接続されている。又、こ
の水晶発振回路には、可変電圧源であるデジタル/アナ
ログ変換器(Digital Analog Converter、以下、DAC
という)41及び抵抗手段であるNチャネル型MOSト
ランジスタ(以下、NMOSという)42が設けられて
いる。DAC41は、外部からのデジタル信号をアナロ
グ信号の可変電圧S41に変換する回路である。DAC
41の出力側は、ノードN1を介してNMOS42のソ
ースSに接続されている。NMOS42の制御電極であ
るゲートGは、基準電圧源43の+側に接続され、該基
準電圧源43の−側がグランドに接続されている。NM
OS42のサブストレートBは、グランドに接続されて
いる。NMOS42のドレインDは、ノードN2を介し
て前記水晶振動子34の他方の端子に接続されている。
NMOS42は、ゲートGに基準電圧源43の電圧が供
給され、かつサブストレートBがグランドに接続されて
いるので、基板バイアス効果により、ドレインDとソー
スS間のオン抵抗が該ソースSに供給される可変電圧S
41に基づいて制御される可変抵抗の機能を有してい
る。又、DAC41の出力インピーダンスは、NMOS
のオン抵抗の値よりも十分に低い値になっている。図4
は、図1中のコンデンサ37とNMOS42との並列等
価回路の回路図である。この図4では、ノードN2は、
コンデンサ37とNMOS42のオン抵抗42Rとの並
列回路を介してグランドに接続されている。図1中のD
AC41の出力インピーダンスは、抵抗42Rの抵抗値
R42よりも十分小さいので、コンデンサ35側から見た
ノードN2の方向の小信号インピーダンスZ0 は、図4
に示すように、NMOS42のオン抵抗42Rとコンデ
ンサ37との並列等価回路となる。
の出力電圧である可変電圧S41が変化するとノードN
1の電圧が変化し、この時NMOS42がオン状態であ
ると、ノードN2の電圧も変化する。NMOS42のゲ
ートGの電圧は基準電圧源43により一定であり、又、
NMOS42のサブストレートBがグランドに接続され
ているので、可変電圧S41が変化すると、基板バイア
ス効果によりNMOS42のドレインDとソースS間の
オン抵抗42Rの抵抗値R42が変化するので、該NMO
S42は可変抵抗として働き、ノードN1とノードN2
間の抵抗値が変化する。ここで、基板バイアス効果と
は、ソースSとサブストレートBが異なる電位にある場
合、例えばサブストレートBがソースSに対して逆方向
にバイアスされているとき、サブストレートBとチャネ
ル間の空乏層が広がり、その中の電荷量も増加する。こ
のため、チャネルを形成するのに必要なゲート電界が増
加し、閾値電圧が増加するものである。図1中のNMO
S42では、サブストレートBがグランドに接続され、
ゲートGが基準電圧源43によってバイアスされている
ので、ソースSの電圧によってドレインDとソースS間
の抵抗値が制御される。前述のように、DAC41の出
力インピーダンスは抵抗値R42よりも十分小さいので、
コンデンサ35側から見たノードN2の方向の小信号イ
ンピーダンスZ0 は、図4に示すように、NMOS42
のオン抵抗42Rとコンデンサ37との並列等価回路と
なり、 Z0 =1/(1/R42+jωC37) =(1/R42−jωC37)/(1/R42 2 +ω2 C37 2 ) 但し、 R42;抵抗42Rの抵抗値 C37;コンデンサ37の容量 で表される。
スZ0 の虚部の大きさが変化する。即ち、図4に示すN
MOS42のオン抵抗42Rとコンデンサ37との並列
等価回路は、可変容量と見做すことができる。図1にお
いて、可変電圧S41を変化させると、NMOS42の
オン抵抗42Rの抵抗値R42が基板バイアス効果により
変化するので、オン抵抗42Rとコンデンサ37からな
る可変容量の容量値を変化させることができる。つま
り、水晶振動子34の負荷容量値を変化させることがで
き、図1に示す水晶発振回路の発振周波数を変化させる
ことができる。本実施例では、NMOS42は基板バイ
アス効果を利用した可変抵抗として用いられているの
で、DAC41の出力電圧である可変電圧S41を上げ
ると、ノードN1とノードN2との間の抵抗値が増加
し、水晶の負荷容量値が増加するので、可変電圧S41
と発振周波数との特性は正特性となる。以上のように、
この第1の実施例では、水晶発振回路の発振周波数を変
化させる手段として、コンデンサ37とNMOS42の
基板バイアス効果による可変抵抗42Rとを用い、可変
抵抗42Rの抵抗値R42をDAC41の出力電圧である
可変電圧S41で変化させることができるので、VCX
OやTCXOのような製品に適用することができる。
又、抵抗値R42及びその電圧特性は、NMOS42のデ
ィメンジョン(即ち、ゲート幅/ゲート長)及びゲート
Gに供給される電圧の設計定数で自由に選ぶことができ
るので、ICやLSIで実現する場合、使用する製造プ
ロセスによらず、必要とする発振周波数の可変範囲が得
られると共にIC及びLSI化が容易に実現する。
路図であり、図1中の要素と共通の要素には共通の符号
が付されている。この水晶発振回路では、図1中のコン
デンサ37が、電圧可変容量である可変容量ダイオード
(以下、バリキャップという)37v及び基準電圧源4
4に変更されている。即ち、バリキャップ37vのアノ
ードAはノードN2に接続され、該バリキャップ37v
のカソードKが基準電圧源44の+側に接続され、該基
準電圧源44の−側がグランドに接続されている。他
は、図1と同様の構成である。図6は、図5中のバリキ
ャップ37vとNMOS42との並列等価回路の回路図
である。この図6では、ノードN2は、バリキャップ3
7vとNMOS42との並列回路を介してグランドに接
続されている。次に、図5の動作を説明する。図1と同
様に、DAC41の可変電圧S41が変化するとノード
N1とノードN2との間の抵抗値R42が変化する。
R42よりも十分小さいとすると、コンデンサ35側から
見たノードN2の方向の小信号インピーダンスZ0 は、
図6に示すように、NMOS42のオン抵抗42Rとバ
リキャップ37vとの並列等価回路となり、 Z0 =1/(1/R42+jωC37v ) =(1/R42−jωC37v )/(1/R42 2 +ω2 C37v 2 ) 但し、 R42;抵抗42Rの抵抗値 C37v ;バリキャップ37vの容量値 で表される。但し、この場合、抵抗値R42及び容量値C
37v は共にDAC41の可変電圧S41に基づいて変化
する値である。図5の水晶発振回路では、DAC41の
可変電圧値S41が増加すると、NMOS42のオン抵
抗R42が増加すると共に、バリキャップ37vに印加さ
れる電圧が小さくなるため、バリキャップ37vの容量
値C37v が増加する。即ち、NMOS42のオン抵抗R
42とバリキャップ37vからなる可変容量は、DAC4
1の可変電圧S41の変化に対して図4に示す可変容量
よりも大きく変化させることができる。そのため、図5
の水晶発振回路では、バリキャップ37vの容量変化
と、図4に示す図1の等価可変容量の容量変化との相乗
作用により、バリキャップ37vのみの場合のC/V特
性以上の容量変化が実現する。以上のように、この第2
の実施例では、図1中のコンデンサ37の代わりにバリ
キャップ37v及び基準電圧源44を接続したので、バ
リキャップ37vのみの場合のC/V特性以上の容量変
化が得られるという利点がある。そのため、バリキャッ
プを内蔵したVCXOやTCXOを作る場合、製造時の
ICプロセスによる制限を無くすことができる。
路図であり、図1中の要素と共通の要素には共通の符号
が付されている。この水晶発振回路では、図1の水晶発
振回路にNMOS46が追加されている。即ち、DAC
41の出力側は、NMOS46のソースSに接続されて
いる。NMOS46のゲートGは基準電圧源43の+側
に接続され、該NMOS46のサブストレートBがグラ
ンドに接続されている。NMOS46のドレインDはコ
ンデンサ36を介してグランドに接続されている。この
水晶発振回路では、インバータ31の出力側の水晶の負
荷容量も同時に変化させることができ、発振周波数の変
化を図1の水晶発振回路よりも大きくできる。又、第2
の実施例と同様に、図8中のコンデンサ37の代わりに
バリキャップ37v及び基準電圧源44を接続すると、
バリキャップ37vのみの場合のC/V特性以上の容量
変化が得られる。そのため、バリキャップを内蔵したV
CXOやTCXOを作る場合、製造時のICプロセスに
よる制限を無くすことができる。尚、本発明は上記実施
例に限定されず、種々の変形が可能である。その変形例
としては、例えば図8〜9のようなものがある。
発振回路の回路図である。この図8では、図1中のNM
OS42がPチャネル型MOSトランジスタ(以下、P
MOSという)45に変更されている。PMOS45の
ゲートGはグランドに接続され、該PMOS45のサブ
ストレートBが基準電圧源43の+側に接続されてい
る。他は、図1と同様の構成である。この水晶発振回路
では、DAC41の出力電圧である可変電圧S41を増
加すると、ノードN1とノードN2との間の抵抗値が減
少し、水晶の負荷容量値が減少すので、該可変電圧S4
1と発振周波数との特性は負特性になる。 (2) 図9は、図8の変形例を示す水晶発振回路の回
路図である。図9では、図8中のコンデンサ37がバリ
キャップ37vに変更されている。即ち、ノードN2は
バリキャップ37vのカソードKに接続され、該バリキ
ャップ37vのアノードAがグランドに接続されてい
る。他は、図8と同様の構成である。この水晶発振回路
では、DAC41の可変電圧S41と発振周波数との特
性は負特性になる。 (3) DAC41は、例えば演算増幅器等のようにア
ナログ信号を低出力インピーダンスで送出する回路であ
れば、他の回路でもよい。
によれば、インバータと、前記インバータの入力側と出
力側との間に接続された帰還抵抗と、前記帰還抵抗に並
列接続された圧電振動子と、各第1の電極が前記圧電振
動子の両端にそれぞれ接続されると共に各第2の電極が
所定の電圧にそれぞれ接続された第1及び第2のコンデ
ンサとを、備えた圧電発振回路において、外部信号に基
づいて出力電圧が可変される可変電圧源からの出力電圧
に応じて抵抗値が変化する抵抗手段を介して前記第1又
は第2のコンデンサの第1の電極の電圧を可変するよう
にしたので、該圧電発振回路の発振周波数を該外部信号
に基づいて制御できる。第2の発明によれば、インバー
タと、前記インバータの入力側と出力側との間に接続さ
れた帰還抵抗と、前記帰還抵抗に並列接続された圧電振
動子と、各第1の電極が前記圧電振動子の両端にそれぞ
れ接続されると共に各第2の電極が所定の電圧にそれぞ
れ接続された第1及び第2のコンデンサとを、備えた圧
電発振回路において、外部信号に基づいて出力電圧が可
変される可変電圧源からの出力電圧に応じて抵抗値が変
化する第1及び第2の抵抗手段を介して前記第1及び第
2のコンデンサの第1の電極の電圧をそれぞれ可変する
ようにしたので、該圧電発振回路の発振周波数を第1の
発明よりも広い範囲で制御できる。第3の発明によれ
ば、第1又は第2の発明の抵抗手段を、第1の電極に可
変電圧が供給され、第2の電極が第1又は第2のコンデ
ンサの第1の電極に接続され、制御電極に第1の電圧が
供給され、サブストレートに第2の電圧が供給されたト
ランジスタで構成したので、該トランジスタの第1の電
極と第2の電極との間の抵抗値が該可変電圧に基づき制
御され、圧電発振回路の発振周波数を該可変電圧に基づ
いて制御できる。第4の発明によれば、第1、第2又は
第3の発明の第1又は第2のコンデンサを、前記圧電振
動子に接続された第1の電極の電圧に基づき容量が変化
する電圧可変容量で構成したので、圧電発振回路の発振
周波数を第3の発明よりも広い範囲で制御できる。
路図である。
列等価回路の回路図である。
路図である。
の並列等価回路の回路図である。
路図である。
る。
る。
(圧電振動子) 36,37 コンデンサ 37v バリキャッ
プ(電圧可変容量) 41 DAC(可
変電圧源) 42,46 NMOS
(抵抗手段) 45 PMOS
(抵抗手段)
Claims (4)
- 【請求項1】 インバータと、前記インバータの入力側
と出力側との間に接続された帰還抵抗と、前記帰還抵抗
に並列接続された圧電振動子と、各第1の電極が前記圧
電振動子の両端にそれぞれ接続されると共に各第2の電
極が所定の電圧にそれぞれ接続された第1及び第2のコ
ンデンサとを、備えた圧電発振回路において、 第1の端子に可変電圧が供給され、第2の端子が前記第
1又は第2のコンデンサの第1の電極に接続され、該可
変電圧に対応した抵抗値を発生する抵抗手段と、 前記抵抗手段の抵抗値よりも十分に低い出力インピーダ
ンスを有し、外部信号に基づき前記可変電圧を発生する
可変電圧源とを、 設けたことを特徴とする圧電発振回路。 - 【請求項2】 インバータと、前記インバータの入力側
と出力側との間に接続された帰還抵抗と、前記帰還抵抗
に並列接続された圧電振動子と、各第1の電極が前記圧
電振動子の両端にそれぞれ接続されると共に各第2の電
極が所定の電圧にそれぞれ接続された第1及び第2のコ
ンデンサとを、備えた圧電発振回路において、 第1の端子に可変電圧が供給され、第2の端子が前記第
1のコンデンサの第1の電極に接続され、該可変電圧に
対応した抵抗値を発生する第1の抵抗手段と、 第1の端子に前記可変電圧が供給され、第2の端子が前
記第2のコンデンサの第1の電極に接続され、該可変電
圧に対応した抵抗値を発生する第2の抵抗手段と、 前記第1及び第2の抵抗手段の抵抗値よりも十分に低い
出力インピーダンスを有し、外部信号に基づき前記可変
電圧を発生する可変電圧源とを、 設けたことを特徴とする圧電発振回路。 - 【請求項3】 前記抵抗手段は、 第1の電極に前記可変電圧が供給され、第2の電極が前
記第1又は第2のコンデンサの第1の電極に接続され、
該第1の電極と該第2の電極との間の導通状態を制御す
る制御電極に第1の電圧が供給され、サブストレートに
第2の電圧が供給されたトランジスタで、 構成したことを特徴とする請求項1又は2記載の圧電発
振回路。 - 【請求項4】 前記第1又は第2のコンデンサは、前記
圧電振動子に接続された第1の電極の電圧に基づき容量
が変化する電圧可変容量で構成したことを特徴とする請
求項1、2又は3記載の圧電発振回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01905295A JP3319901B2 (ja) | 1995-02-07 | 1995-02-07 | 圧電発振回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01905295A JP3319901B2 (ja) | 1995-02-07 | 1995-02-07 | 圧電発振回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08213840A JPH08213840A (ja) | 1996-08-20 |
JP3319901B2 true JP3319901B2 (ja) | 2002-09-03 |
Family
ID=11988666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01905295A Expired - Fee Related JP3319901B2 (ja) | 1995-02-07 | 1995-02-07 | 圧電発振回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3319901B2 (ja) |
-
1995
- 1995-02-07 JP JP01905295A patent/JP3319901B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08213840A (ja) | 1996-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3144700B2 (ja) | リング発振器,リング発振器の補償回路及びリング発振器の補償方法 | |
US7183868B1 (en) | Triple inverter pierce oscillator circuit suitable for CMOS | |
US3958187A (en) | Clock signal generating device with complementary mos transistors | |
US7268636B2 (en) | Voltage controlled oscillator | |
JP3270880B2 (ja) | 水晶発振回路 | |
EP0361529B1 (en) | Voltage controlled oscillator | |
EP1284046A1 (en) | Oscillator circuit | |
US20070126485A1 (en) | Voltage-controlled oscillator | |
JP2006060797A (ja) | 電圧制御型発振器 | |
JP2003152454A (ja) | 発振回路および発振用集積回路 | |
US6111473A (en) | Integrated circuit comprising an oscillator | |
JP3119543B2 (ja) | 発振回路 | |
JP3319901B2 (ja) | 圧電発振回路 | |
US7928810B2 (en) | Oscillator arrangement and method for operating an oscillating crystal | |
JP4643838B2 (ja) | 電圧制御発振器用集積回路 | |
GB2136651A (en) | Improvements in or relating to oscillators | |
JP3635519B2 (ja) | 発振回路 | |
JP4062058B2 (ja) | 発振器の周波数調整回路 | |
JP3708864B2 (ja) | 温度補償型入力回路及び温度補償型発振回路 | |
JP3325732B2 (ja) | 電圧制御圧電発振器 | |
JP2626589B2 (ja) | 発振回路 | |
JP3127456B2 (ja) | 半導体集積装置 | |
JP3155977B2 (ja) | 発振用集積回路および発振回路 | |
JP2789424B2 (ja) | 発振用集積回路および発振回路 | |
JP2969419B2 (ja) | 発振用集積回路および発振回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020604 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080621 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |