JP3319901B2 - 圧電発振回路 - Google Patents
圧電発振回路Info
- Publication number
- JP3319901B2 JP3319901B2 JP01905295A JP1905295A JP3319901B2 JP 3319901 B2 JP3319901 B2 JP 3319901B2 JP 01905295 A JP01905295 A JP 01905295A JP 1905295 A JP1905295 A JP 1905295A JP 3319901 B2 JP3319901 B2 JP 3319901B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- electrode
- voltage
- variable
- variable voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、例えば水晶発振回路等
のような圧電発振回路において、特に圧電振動子に対す
る印加電圧を変化させることにより発振周波数をリアル
タイムで調整する圧電発振回路に関するものである。
のような圧電発振回路において、特に圧電振動子に対す
る印加電圧を変化させることにより発振周波数をリアル
タイムで調整する圧電発振回路に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、次のような文献に記載されるものがあった。 文献１；特開平５−１９１１４４号公報 文献２；特開平２−２１４３１３号公報 図２は、前記文献１に記載された従来の水晶発振回路の
回路図である。この水晶発振回路は、インバータ１を備
え、このインバータ１の入力側と出力側とが抵抗２を介
して接続されている。又、インバータ１の出力側は、抵
抗３を介して水晶振動子４の一方の端子に接続され、該
水晶振動子４の他方の端子がインバータ１の入力側に接
続されている。更に、水晶振動子４の一方の端子は、コ
ンデンサ５を介してグランドに接続されている。又、水
晶振動子４の他方の端子は、コンデンサ６，７の直列回
路を介してグランドに接続されている。コンデンサ６に
は、可変抵抗８が並列接続されている。図２の水晶発振
回路は、コンデンサ６と並列に接続された可変抵抗８の
抵抗値を変化させることにより、時定数を変化させて発
振周波数を変化させるものである。
例えば、次のような文献に記載されるものがあった。 文献１；特開平５−１９１１４４号公報 文献２；特開平２−２１４３１３号公報 図２は、前記文献１に記載された従来の水晶発振回路の
回路図である。この水晶発振回路は、インバータ１を備
え、このインバータ１の入力側と出力側とが抵抗２を介
して接続されている。又、インバータ１の出力側は、抵
抗３を介して水晶振動子４の一方の端子に接続され、該
水晶振動子４の他方の端子がインバータ１の入力側に接
続されている。更に、水晶振動子４の一方の端子は、コ
ンデンサ５を介してグランドに接続されている。又、水
晶振動子４の他方の端子は、コンデンサ６，７の直列回
路を介してグランドに接続されている。コンデンサ６に
は、可変抵抗８が並列接続されている。図２の水晶発振
回路は、コンデンサ６と並列に接続された可変抵抗８の
抵抗値を変化させることにより、時定数を変化させて発
振周波数を変化させるものである。
【０００３】図３は、前記文献２に記載された従来の他
の水晶発振回路の回路図である。この水晶発振回路は、
インバータ１１を備え、このインバータ１１の入力側と
出力側とが抵抗１２を介して接続されている。更に、抵
抗１２には、水晶振動子１４が並列接続されている。
又、インバータ１１の出力側はコンデンサ１５を介して
グランドに接続され、該インバータ１１の入力側がコン
デンサ１７を介してグランドに接続されている。インバ
ータ１１の出力側は、コンデンサ１８を介して可変容量
ダイオード１９のカソードＫに接続され、該可変容量ダ
イオード１９のアノードがグランドに接続されている。
又、可変容量ダイオード１９のカソードＫは、抵抗２０
を介して電源電位Ｖｃｃに接続されると共に、抵抗２１
を介してグランドに接続されている。図３の水晶発振回
路は、可変容量ダイオード１９に対する印加電圧値Ｖｃ
を変化させて発振周波数を変化させるものである。
の水晶発振回路の回路図である。この水晶発振回路は、
インバータ１１を備え、このインバータ１１の入力側と
出力側とが抵抗１２を介して接続されている。更に、抵
抗１２には、水晶振動子１４が並列接続されている。
又、インバータ１１の出力側はコンデンサ１５を介して
グランドに接続され、該インバータ１１の入力側がコン
デンサ１７を介してグランドに接続されている。インバ
ータ１１の出力側は、コンデンサ１８を介して可変容量
ダイオード１９のカソードＫに接続され、該可変容量ダ
イオード１９のアノードがグランドに接続されている。
又、可変容量ダイオード１９のカソードＫは、抵抗２０
を介して電源電位Ｖｃｃに接続されると共に、抵抗２１
を介してグランドに接続されている。図３の水晶発振回
路は、可変容量ダイオード１９に対する印加電圧値Ｖｃ
を変化させて発振周波数を変化させるものである。
【０００４】
【発明が解決しようとする課題】しかしながら、図２及
び図３の水晶発振回路では、次のような課題があった。
即ち、図２の水晶発振回路では、可変抵抗８は、チップ
抵抗をトリミングして実現するか、又は基板等に印刷抵
抗として形成し、この印刷抵抗レーザビームでトリミン
グして実現する。そのため、製造時に抵抗値が固定され
てしまうので、例えばＶＣＸＯ（Voltage Control Crys
tal Oscillator）やＴＣＸＯ（Temperature Control Cr
ystal Oscillator）等のような発振周波数をリアルタイ
ムに調整する必要がある製品の分野で使用することがで
きない。又、図３の水晶発振回路では、次のような課題
があった。即ち、図３の水晶発振回路を大規模集積回路
（以下、ＬＳＩという）で実現する場合、可変容量ダイ
オード１９の印加電圧Ｖｃに対する容量Ｃの特性（以
下、Ｃ／Ｖ特性という）は、ＬＳＩの製造プロセスで決
定されてしまうので、発振周波数の可変範囲が不十分な
ことがある。この場合、可変容量ダイオードはＬＳＩに
外付けすることになり、スペースが必要となる。
び図３の水晶発振回路では、次のような課題があった。
即ち、図２の水晶発振回路では、可変抵抗８は、チップ
抵抗をトリミングして実現するか、又は基板等に印刷抵
抗として形成し、この印刷抵抗レーザビームでトリミン
グして実現する。そのため、製造時に抵抗値が固定され
てしまうので、例えばＶＣＸＯ（Voltage Control Crys
tal Oscillator）やＴＣＸＯ（Temperature Control Cr
ystal Oscillator）等のような発振周波数をリアルタイ
ムに調整する必要がある製品の分野で使用することがで
きない。又、図３の水晶発振回路では、次のような課題
があった。即ち、図３の水晶発振回路を大規模集積回路
（以下、ＬＳＩという）で実現する場合、可変容量ダイ
オード１９の印加電圧Ｖｃに対する容量Ｃの特性（以
下、Ｃ／Ｖ特性という）は、ＬＳＩの製造プロセスで決
定されてしまうので、発振周波数の可変範囲が不十分な
ことがある。この場合、可変容量ダイオードはＬＳＩに
外付けすることになり、スペースが必要となる。
【０００５】
【課題を解決するための手段】第１の発明は、前記課題
を解決するために、インバータと、前記インバータの入
力側と出力側との間に接続された帰還抵抗と、前記帰還
抵抗に並列接続された圧電振動子と、各第１の電極が前
記圧電振動子の両端にそれぞれ接続されると共に各第２
の電極が所定の電圧にそれぞれ接続された第１及び第２
のコンデンサとを、備えた圧電発振回路において、次の
ような手段を設けている。即ち、第１の端子に可変電圧
が供給され、第２の端子が前記第１又は第２のコンデン
サの第１の電極に接続され、該可変電圧に対応した抵抗
値を発生する抵抗手段と、前記抵抗手段の抵抗値よりも
十分に低い出力インピーダンスを有し、外部信号に基づ
き前記可変電圧を発生する可変電圧源とを、設けてい
る。第２の発明では、インバータと、前記インバータの
入力側と出力側との間に接続された帰還抵抗と、前記帰
還抵抗に並列接続された圧電振動子と、各第１の電極が
前記圧電振動子の両端にそれぞれ接続されると共に各第
２の電極が所定の電圧にそれぞれ接続された第１及び第
２のコンデンサとを、備えた圧電発振回路において、次
のような手段を設けている。
を解決するために、インバータと、前記インバータの入
力側と出力側との間に接続された帰還抵抗と、前記帰還
抵抗に並列接続された圧電振動子と、各第１の電極が前
記圧電振動子の両端にそれぞれ接続されると共に各第２
の電極が所定の電圧にそれぞれ接続された第１及び第２
のコンデンサとを、備えた圧電発振回路において、次の
ような手段を設けている。即ち、第１の端子に可変電圧
が供給され、第２の端子が前記第１又は第２のコンデン
サの第１の電極に接続され、該可変電圧に対応した抵抗
値を発生する抵抗手段と、前記抵抗手段の抵抗値よりも
十分に低い出力インピーダンスを有し、外部信号に基づ
き前記可変電圧を発生する可変電圧源とを、設けてい
る。第２の発明では、インバータと、前記インバータの
入力側と出力側との間に接続された帰還抵抗と、前記帰
還抵抗に並列接続された圧電振動子と、各第１の電極が
前記圧電振動子の両端にそれぞれ接続されると共に各第
２の電極が所定の電圧にそれぞれ接続された第１及び第
２のコンデンサとを、備えた圧電発振回路において、次
のような手段を設けている。
【０００６】即ち、第１の端子に可変電圧が供給され、
第２の端子が前記第１のコンデンサの第１の電極に接続
され、該可変電圧に対応した抵抗値を発生する第１の抵
抗手段と、第１の端子に前記可変電圧が供給され、第２
の端子が前記第２のコンデンサの第１の電極に接続さ
れ、該可変電圧に対応した抵抗値を発生する第２の抵抗
手段と、前記第１及び第２の抵抗手段の抵抗値よりも十
分に低い出力インピーダンスを有し、外部信号に基づき
前記可変電圧を発生する可変電圧源とを、設けている。
第３の発明では、第１及び第２の発明の抵抗手段は、第
１の電極に前記可変電圧が供給され、第２の電極が前記
第１又は第２のコンデンサの第１の電極に接続され、該
第１の電極と該第２の電極との間の導通状態を制御する
制御電極に第１の電圧が供給され、サブストレートに第
２の電圧が供給されたトランジスタで、構成している。
第４の発明では、第１、第２又は第３の発明の第１又は
第２のコンデンサは、前記圧電振動子に接続された第１
の電極の電圧に基づき容量が変化する電圧可変容量で構
成している。
第２の端子が前記第１のコンデンサの第１の電極に接続
され、該可変電圧に対応した抵抗値を発生する第１の抵
抗手段と、第１の端子に前記可変電圧が供給され、第２
の端子が前記第２のコンデンサの第１の電極に接続さ
れ、該可変電圧に対応した抵抗値を発生する第２の抵抗
手段と、前記第１及び第２の抵抗手段の抵抗値よりも十
分に低い出力インピーダンスを有し、外部信号に基づき
前記可変電圧を発生する可変電圧源とを、設けている。
第３の発明では、第１及び第２の発明の抵抗手段は、第
１の電極に前記可変電圧が供給され、第２の電極が前記
第１又は第２のコンデンサの第１の電極に接続され、該
第１の電極と該第２の電極との間の導通状態を制御する
制御電極に第１の電圧が供給され、サブストレートに第
２の電圧が供給されたトランジスタで、構成している。
第４の発明では、第１、第２又は第３の発明の第１又は
第２のコンデンサは、前記圧電振動子に接続された第１
の電極の電圧に基づき容量が変化する電圧可変容量で構
成している。
【０００７】
【作用】第１の発明によれば、以上のように圧電発振回
路を構成したので、外部信号に基づいて出力電圧が可変
される可変電圧源からの出力電圧に応じて抵抗手段の抵
抗値が変化する。更に、この抵抗値の変化と第１又は第
２のコンデンサの容量値とに基づいて圧電発振回路の入
力インピーダンスが変化し、発振周波数が変化する。そ
のため、圧電発振回路の発振周波数が外部信号に基づい
て制御される。第２の発明によれば、外部信号に基づい
て出力電圧が可変される可変電圧源からの出力電圧に応
じて第１及び第２の抵抗手段の抵抗値が変化する。更
に、この抵抗値の変化と第１及び第２のコンデンサの容
量値とに基づいて圧電発振回路の入力インピーダンス及
び出力インピーダンスがそれぞれ変化し、発振周波数が
変化する。そのため、圧電発振回路の発振周波数が第１
の発明よりも広い範囲で制御される。第３の発明によれ
ば、トランジスタの第１の電極と第２の電極との間の抵
抗値が可変電圧に基づき制御される。そのため、圧電発
振回路の発振周波数が前記可変電圧に基づいて制御され
る。第４の発明によれば、電圧可変容量は、第１の電極
の電圧に基づき容量が変化する。そのため、圧電発振回
路の発振周波数が第３の発明よりも広い範囲で制御され
る。従って、前記課題を解決できるのである。
路を構成したので、外部信号に基づいて出力電圧が可変
される可変電圧源からの出力電圧に応じて抵抗手段の抵
抗値が変化する。更に、この抵抗値の変化と第１又は第
２のコンデンサの容量値とに基づいて圧電発振回路の入
力インピーダンスが変化し、発振周波数が変化する。そ
のため、圧電発振回路の発振周波数が外部信号に基づい
て制御される。第２の発明によれば、外部信号に基づい
て出力電圧が可変される可変電圧源からの出力電圧に応
じて第１及び第２の抵抗手段の抵抗値が変化する。更
に、この抵抗値の変化と第１及び第２のコンデンサの容
量値とに基づいて圧電発振回路の入力インピーダンス及
び出力インピーダンスがそれぞれ変化し、発振周波数が
変化する。そのため、圧電発振回路の発振周波数が第１
の発明よりも広い範囲で制御される。第３の発明によれ
ば、トランジスタの第１の電極と第２の電極との間の抵
抗値が可変電圧に基づき制御される。そのため、圧電発
振回路の発振周波数が前記可変電圧に基づいて制御され
る。第４の発明によれば、電圧可変容量は、第１の電極
の電圧に基づき容量が変化する。そのため、圧電発振回
路の発振周波数が第３の発明よりも広い範囲で制御され
る。従って、前記課題を解決できるのである。
【０００８】
【実施例】第１の実施例 図１は、本発明の第１の実施例を示す水晶発振回路の回
路図である。この水晶発振回路は、インバータ３１を備
え、このインバータ３１の入力側と出力側とが抵抗３２
を介して接続されている。インバータ３１の出力側は、
出力端子ＯＵＴに接続されると共にコンデンサ３３を介
して水晶振動子３４の一方の端子に接続され、該水晶振
動子３４の他方の端子がコンデンサ３５を介してインバ
ータ３１の入力側に接続されている。又、前記水晶振動
子３４の一方の端子は、コンデンサ３６を介してグラン
ドに接続され、該水晶振動子３４の一方の端子が、コン
デンサ３７を介してグランドに接続されている。又、こ
の水晶発振回路には、可変電圧源であるデジタル／アナ
ログ変換器（Digital Analog Converter、以下、ＤＡＣ
という）４１及び抵抗手段であるＮチャネル型ＭＯＳト
ランジスタ（以下、ＮＭＯＳという）４２が設けられて
いる。ＤＡＣ４１は、外部からのデジタル信号をアナロ
グ信号の可変電圧Ｓ４１に変換する回路である。ＤＡＣ
４１の出力側は、ノードＮ１を介してＮＭＯＳ４２のソ
ースＳに接続されている。ＮＭＯＳ４２の制御電極であ
るゲートＧは、基準電圧源４３の＋側に接続され、該基
準電圧源４３の−側がグランドに接続されている。ＮＭ
ＯＳ４２のサブストレートＢは、グランドに接続されて
いる。ＮＭＯＳ４２のドレインＤは、ノードＮ２を介し
て前記水晶振動子３４の他方の端子に接続されている。
ＮＭＯＳ４２は、ゲートＧに基準電圧源４３の電圧が供
給され、かつサブストレートＢがグランドに接続されて
いるので、基板バイアス効果により、ドレインＤとソー
スＳ間のオン抵抗が該ソースＳに供給される可変電圧Ｓ
４１に基づいて制御される可変抵抗の機能を有してい
る。又、ＤＡＣ４１の出力インピーダンスは、ＮＭＯＳ
のオン抵抗の値よりも十分に低い値になっている。図４
は、図１中のコンデンサ３７とＮＭＯＳ４２との並列等
価回路の回路図である。この図４では、ノードＮ２は、
コンデンサ３７とＮＭＯＳ４２のオン抵抗４２Ｒとの並
列回路を介してグランドに接続されている。図１中のＤ
ＡＣ４１の出力インピーダンスは、抵抗４２Ｒの抵抗値
Ｒ42よりも十分小さいので、コンデンサ３５側から見た
ノードＮ２の方向の小信号インピーダンスＺ0 は、図４
に示すように、ＮＭＯＳ４２のオン抵抗４２Ｒとコンデ
ンサ３７との並列等価回路となる。
路図である。この水晶発振回路は、インバータ３１を備
え、このインバータ３１の入力側と出力側とが抵抗３２
を介して接続されている。インバータ３１の出力側は、
出力端子ＯＵＴに接続されると共にコンデンサ３３を介
して水晶振動子３４の一方の端子に接続され、該水晶振
動子３４の他方の端子がコンデンサ３５を介してインバ
ータ３１の入力側に接続されている。又、前記水晶振動
子３４の一方の端子は、コンデンサ３６を介してグラン
ドに接続され、該水晶振動子３４の一方の端子が、コン
デンサ３７を介してグランドに接続されている。又、こ
の水晶発振回路には、可変電圧源であるデジタル／アナ
ログ変換器（Digital Analog Converter、以下、ＤＡＣ
という）４１及び抵抗手段であるＮチャネル型ＭＯＳト
ランジスタ（以下、ＮＭＯＳという）４２が設けられて
いる。ＤＡＣ４１は、外部からのデジタル信号をアナロ
グ信号の可変電圧Ｓ４１に変換する回路である。ＤＡＣ
４１の出力側は、ノードＮ１を介してＮＭＯＳ４２のソ
ースＳに接続されている。ＮＭＯＳ４２の制御電極であ
るゲートＧは、基準電圧源４３の＋側に接続され、該基
準電圧源４３の−側がグランドに接続されている。ＮＭ
ＯＳ４２のサブストレートＢは、グランドに接続されて
いる。ＮＭＯＳ４２のドレインＤは、ノードＮ２を介し
て前記水晶振動子３４の他方の端子に接続されている。
ＮＭＯＳ４２は、ゲートＧに基準電圧源４３の電圧が供
給され、かつサブストレートＢがグランドに接続されて
いるので、基板バイアス効果により、ドレインＤとソー
スＳ間のオン抵抗が該ソースＳに供給される可変電圧Ｓ
４１に基づいて制御される可変抵抗の機能を有してい
る。又、ＤＡＣ４１の出力インピーダンスは、ＮＭＯＳ
のオン抵抗の値よりも十分に低い値になっている。図４
は、図１中のコンデンサ３７とＮＭＯＳ４２との並列等
価回路の回路図である。この図４では、ノードＮ２は、
コンデンサ３７とＮＭＯＳ４２のオン抵抗４２Ｒとの並
列回路を介してグランドに接続されている。図１中のＤ
ＡＣ４１の出力インピーダンスは、抵抗４２Ｒの抵抗値
Ｒ42よりも十分小さいので、コンデンサ３５側から見た
ノードＮ２の方向の小信号インピーダンスＺ0 は、図４
に示すように、ＮＭＯＳ４２のオン抵抗４２Ｒとコンデ
ンサ３７との並列等価回路となる。
【０００９】次に、図１の動作を説明する。ＤＡＣ４１
の出力電圧である可変電圧Ｓ４１が変化するとノードＮ
１の電圧が変化し、この時ＮＭＯＳ４２がオン状態であ
ると、ノードＮ２の電圧も変化する。ＮＭＯＳ４２のゲ
ートＧの電圧は基準電圧源４３により一定であり、又、
ＮＭＯＳ４２のサブストレートＢがグランドに接続され
ているので、可変電圧Ｓ４１が変化すると、基板バイア
ス効果によりＮＭＯＳ４２のドレインＤとソースＳ間の
オン抵抗４２Ｒの抵抗値Ｒ42が変化するので、該ＮＭＯ
Ｓ４２は可変抵抗として働き、ノードＮ１とノードＮ２
間の抵抗値が変化する。ここで、基板バイアス効果と
は、ソースＳとサブストレートＢが異なる電位にある場
合、例えばサブストレートＢがソースＳに対して逆方向
にバイアスされているとき、サブストレートＢとチャネ
ル間の空乏層が広がり、その中の電荷量も増加する。こ
のため、チャネルを形成するのに必要なゲート電界が増
加し、閾値電圧が増加するものである。図１中のＮＭＯ
Ｓ４２では、サブストレートＢがグランドに接続され、
ゲートＧが基準電圧源４３によってバイアスされている
ので、ソースＳの電圧によってドレインＤとソースＳ間
の抵抗値が制御される。前述のように、ＤＡＣ４１の出
力インピーダンスは抵抗値Ｒ42よりも十分小さいので、
コンデンサ３５側から見たノードＮ２の方向の小信号イ
ンピーダンスＺ0 は、図４に示すように、ＮＭＯＳ４２
のオン抵抗４２Ｒとコンデンサ３７との並列等価回路と
なり、 Ｚ0 ＝１／（１／Ｒ42＋ｊωＣ37） ＝（１／Ｒ42−ｊωＣ37）／（１／Ｒ42 2 ＋ω2 Ｃ37 2 ） 但し、 Ｒ42；抵抗４２Ｒの抵抗値 Ｃ37；コンデンサ３７の容量 で表される。
の出力電圧である可変電圧Ｓ４１が変化するとノードＮ
１の電圧が変化し、この時ＮＭＯＳ４２がオン状態であ
ると、ノードＮ２の電圧も変化する。ＮＭＯＳ４２のゲ
ートＧの電圧は基準電圧源４３により一定であり、又、
ＮＭＯＳ４２のサブストレートＢがグランドに接続され
ているので、可変電圧Ｓ４１が変化すると、基板バイア
ス効果によりＮＭＯＳ４２のドレインＤとソースＳ間の
オン抵抗４２Ｒの抵抗値Ｒ42が変化するので、該ＮＭＯ
Ｓ４２は可変抵抗として働き、ノードＮ１とノードＮ２
間の抵抗値が変化する。ここで、基板バイアス効果と
は、ソースＳとサブストレートＢが異なる電位にある場
合、例えばサブストレートＢがソースＳに対して逆方向
にバイアスされているとき、サブストレートＢとチャネ
ル間の空乏層が広がり、その中の電荷量も増加する。こ
のため、チャネルを形成するのに必要なゲート電界が増
加し、閾値電圧が増加するものである。図１中のＮＭＯ
Ｓ４２では、サブストレートＢがグランドに接続され、
ゲートＧが基準電圧源４３によってバイアスされている
ので、ソースＳの電圧によってドレインＤとソースＳ間
の抵抗値が制御される。前述のように、ＤＡＣ４１の出
力インピーダンスは抵抗値Ｒ42よりも十分小さいので、
コンデンサ３５側から見たノードＮ２の方向の小信号イ
ンピーダンスＺ0 は、図４に示すように、ＮＭＯＳ４２
のオン抵抗４２Ｒとコンデンサ３７との並列等価回路と
なり、 Ｚ0 ＝１／（１／Ｒ42＋ｊωＣ37） ＝（１／Ｒ42−ｊωＣ37）／（１／Ｒ42 2 ＋ω2 Ｃ37 2 ） 但し、 Ｒ42；抵抗４２Ｒの抵抗値 Ｃ37；コンデンサ３７の容量 で表される。
【００１０】抵抗値Ｒ42を変化させると、インピーダン
スＺ0 の虚部の大きさが変化する。即ち、図４に示すＮ
ＭＯＳ４２のオン抵抗４２Ｒとコンデンサ３７との並列
等価回路は、可変容量と見做すことができる。図１にお
いて、可変電圧Ｓ４１を変化させると、ＮＭＯＳ４２の
オン抵抗４２Ｒの抵抗値Ｒ42が基板バイアス効果により
変化するので、オン抵抗４２Ｒとコンデンサ３７からな
る可変容量の容量値を変化させることができる。つま
り、水晶振動子３４の負荷容量値を変化させることがで
き、図１に示す水晶発振回路の発振周波数を変化させる
ことができる。本実施例では、ＮＭＯＳ４２は基板バイ
アス効果を利用した可変抵抗として用いられているの
で、ＤＡＣ４１の出力電圧である可変電圧Ｓ４１を上げ
ると、ノードＮ１とノードＮ２との間の抵抗値が増加
し、水晶の負荷容量値が増加するので、可変電圧Ｓ４１
と発振周波数との特性は正特性となる。以上のように、
この第１の実施例では、水晶発振回路の発振周波数を変
化させる手段として、コンデンサ３７とＮＭＯＳ４２の
基板バイアス効果による可変抵抗４２Ｒとを用い、可変
抵抗４２Ｒの抵抗値Ｒ42をＤＡＣ４１の出力電圧である
可変電圧Ｓ４１で変化させることができるので、ＶＣＸ
ＯやＴＣＸＯのような製品に適用することができる。
又、抵抗値Ｒ42及びその電圧特性は、ＮＭＯＳ４２のデ
ィメンジョン（即ち、ゲート幅／ゲート長）及びゲート
Ｇに供給される電圧の設計定数で自由に選ぶことができ
るので、ＩＣやＬＳＩで実現する場合、使用する製造プ
ロセスによらず、必要とする発振周波数の可変範囲が得
られると共にＩＣ及びＬＳＩ化が容易に実現する。
スＺ0 の虚部の大きさが変化する。即ち、図４に示すＮ
ＭＯＳ４２のオン抵抗４２Ｒとコンデンサ３７との並列
等価回路は、可変容量と見做すことができる。図１にお
いて、可変電圧Ｓ４１を変化させると、ＮＭＯＳ４２の
オン抵抗４２Ｒの抵抗値Ｒ42が基板バイアス効果により
変化するので、オン抵抗４２Ｒとコンデンサ３７からな
る可変容量の容量値を変化させることができる。つま
り、水晶振動子３４の負荷容量値を変化させることがで
き、図１に示す水晶発振回路の発振周波数を変化させる
ことができる。本実施例では、ＮＭＯＳ４２は基板バイ
アス効果を利用した可変抵抗として用いられているの
で、ＤＡＣ４１の出力電圧である可変電圧Ｓ４１を上げ
ると、ノードＮ１とノードＮ２との間の抵抗値が増加
し、水晶の負荷容量値が増加するので、可変電圧Ｓ４１
と発振周波数との特性は正特性となる。以上のように、
この第１の実施例では、水晶発振回路の発振周波数を変
化させる手段として、コンデンサ３７とＮＭＯＳ４２の
基板バイアス効果による可変抵抗４２Ｒとを用い、可変
抵抗４２Ｒの抵抗値Ｒ42をＤＡＣ４１の出力電圧である
可変電圧Ｓ４１で変化させることができるので、ＶＣＸ
ＯやＴＣＸＯのような製品に適用することができる。
又、抵抗値Ｒ42及びその電圧特性は、ＮＭＯＳ４２のデ
ィメンジョン（即ち、ゲート幅／ゲート長）及びゲート
Ｇに供給される電圧の設計定数で自由に選ぶことができ
るので、ＩＣやＬＳＩで実現する場合、使用する製造プ
ロセスによらず、必要とする発振周波数の可変範囲が得
られると共にＩＣ及びＬＳＩ化が容易に実現する。
【００１１】第２の実施例 図５は、本発明の第２の実施例を示す水晶発振回路の回
路図であり、図１中の要素と共通の要素には共通の符号
が付されている。この水晶発振回路では、図１中のコン
デンサ３７が、電圧可変容量である可変容量ダイオード
（以下、バリキャップという）３７ｖ及び基準電圧源４
４に変更されている。即ち、バリキャップ３７ｖのアノ
ードＡはノードＮ２に接続され、該バリキャップ３７ｖ
のカソードＫが基準電圧源４４の＋側に接続され、該基
準電圧源４４の−側がグランドに接続されている。他
は、図１と同様の構成である。図６は、図５中のバリキ
ャップ３７ｖとＮＭＯＳ４２との並列等価回路の回路図
である。この図６では、ノードＮ２は、バリキャップ３
７ｖとＮＭＯＳ４２との並列回路を介してグランドに接
続されている。次に、図５の動作を説明する。図１と同
様に、ＤＡＣ４１の可変電圧Ｓ４１が変化するとノード
Ｎ１とノードＮ２との間の抵抗値Ｒ42が変化する。
路図であり、図１中の要素と共通の要素には共通の符号
が付されている。この水晶発振回路では、図１中のコン
デンサ３７が、電圧可変容量である可変容量ダイオード
（以下、バリキャップという）３７ｖ及び基準電圧源４
４に変更されている。即ち、バリキャップ３７ｖのアノ
ードＡはノードＮ２に接続され、該バリキャップ３７ｖ
のカソードＫが基準電圧源４４の＋側に接続され、該基
準電圧源４４の−側がグランドに接続されている。他
は、図１と同様の構成である。図６は、図５中のバリキ
ャップ３７ｖとＮＭＯＳ４２との並列等価回路の回路図
である。この図６では、ノードＮ２は、バリキャップ３
７ｖとＮＭＯＳ４２との並列回路を介してグランドに接
続されている。次に、図５の動作を説明する。図１と同
様に、ＤＡＣ４１の可変電圧Ｓ４１が変化するとノード
Ｎ１とノードＮ２との間の抵抗値Ｒ42が変化する。
【００１２】ＤＡＣ４１の出力インピーダンスが抵抗値
Ｒ42よりも十分小さいとすると、コンデンサ３５側から
見たノードＮ２の方向の小信号インピーダンスＺ0 は、
図６に示すように、ＮＭＯＳ４２のオン抵抗４２Ｒとバ
リキャップ３７ｖとの並列等価回路となり、 Ｚ0 ＝１／（１／Ｒ42＋ｊωＣ37v ） ＝（１／Ｒ42−ｊωＣ37v ）／（１／Ｒ42 2 ＋ω2 Ｃ37v 2 ） 但し、 Ｒ42；抵抗４２Ｒの抵抗値 Ｃ37v ；バリキャップ３７ｖの容量値 で表される。但し、この場合、抵抗値Ｒ42及び容量値Ｃ
37v は共にＤＡＣ４１の可変電圧Ｓ４１に基づいて変化
する値である。図５の水晶発振回路では、ＤＡＣ４１の
可変電圧値Ｓ４１が増加すると、ＮＭＯＳ４２のオン抵
抗Ｒ42が増加すると共に、バリキャップ３７ｖに印加さ
れる電圧が小さくなるため、バリキャップ３７ｖの容量
値Ｃ37v が増加する。即ち、ＮＭＯＳ４２のオン抵抗Ｒ
42とバリキャップ３７ｖからなる可変容量は、ＤＡＣ４
１の可変電圧Ｓ４１の変化に対して図４に示す可変容量
よりも大きく変化させることができる。そのため、図５
の水晶発振回路では、バリキャップ３７ｖの容量変化
と、図４に示す図１の等価可変容量の容量変化との相乗
作用により、バリキャップ３７ｖのみの場合のＣ／Ｖ特
性以上の容量変化が実現する。以上のように、この第２
の実施例では、図１中のコンデンサ３７の代わりにバリ
キャップ３７ｖ及び基準電圧源４４を接続したので、バ
リキャップ３７ｖのみの場合のＣ／Ｖ特性以上の容量変
化が得られるという利点がある。そのため、バリキャッ
プを内蔵したＶＣＸＯやＴＣＸＯを作る場合、製造時の
ＩＣプロセスによる制限を無くすことができる。
Ｒ42よりも十分小さいとすると、コンデンサ３５側から
見たノードＮ２の方向の小信号インピーダンスＺ0 は、
図６に示すように、ＮＭＯＳ４２のオン抵抗４２Ｒとバ
リキャップ３７ｖとの並列等価回路となり、 Ｚ0 ＝１／（１／Ｒ42＋ｊωＣ37v ） ＝（１／Ｒ42−ｊωＣ37v ）／（１／Ｒ42 2 ＋ω2 Ｃ37v 2 ） 但し、 Ｒ42；抵抗４２Ｒの抵抗値 Ｃ37v ；バリキャップ３７ｖの容量値 で表される。但し、この場合、抵抗値Ｒ42及び容量値Ｃ
37v は共にＤＡＣ４１の可変電圧Ｓ４１に基づいて変化
する値である。図５の水晶発振回路では、ＤＡＣ４１の
可変電圧値Ｓ４１が増加すると、ＮＭＯＳ４２のオン抵
抗Ｒ42が増加すると共に、バリキャップ３７ｖに印加さ
れる電圧が小さくなるため、バリキャップ３７ｖの容量
値Ｃ37v が増加する。即ち、ＮＭＯＳ４２のオン抵抗Ｒ
42とバリキャップ３７ｖからなる可変容量は、ＤＡＣ４
１の可変電圧Ｓ４１の変化に対して図４に示す可変容量
よりも大きく変化させることができる。そのため、図５
の水晶発振回路では、バリキャップ３７ｖの容量変化
と、図４に示す図１の等価可変容量の容量変化との相乗
作用により、バリキャップ３７ｖのみの場合のＣ／Ｖ特
性以上の容量変化が実現する。以上のように、この第２
の実施例では、図１中のコンデンサ３７の代わりにバリ
キャップ３７ｖ及び基準電圧源４４を接続したので、バ
リキャップ３７ｖのみの場合のＣ／Ｖ特性以上の容量変
化が得られるという利点がある。そのため、バリキャッ
プを内蔵したＶＣＸＯやＴＣＸＯを作る場合、製造時の
ＩＣプロセスによる制限を無くすことができる。
【００１３】第３の実施例 図７は、本発明の第３の実施例を示す水晶発振回路の回
路図であり、図１中の要素と共通の要素には共通の符号
が付されている。この水晶発振回路では、図１の水晶発
振回路にＮＭＯＳ４６が追加されている。即ち、ＤＡＣ
４１の出力側は、ＮＭＯＳ４６のソースＳに接続されて
いる。ＮＭＯＳ４６のゲートＧは基準電圧源４３の＋側
に接続され、該ＮＭＯＳ４６のサブストレートＢがグラ
ンドに接続されている。ＮＭＯＳ４６のドレインＤはコ
ンデンサ３６を介してグランドに接続されている。この
水晶発振回路では、インバータ３１の出力側の水晶の負
荷容量も同時に変化させることができ、発振周波数の変
化を図１の水晶発振回路よりも大きくできる。又、第２
の実施例と同様に、図８中のコンデンサ３７の代わりに
バリキャップ３７ｖ及び基準電圧源４４を接続すると、
バリキャップ３７ｖのみの場合のＣ／Ｖ特性以上の容量
変化が得られる。そのため、バリキャップを内蔵したＶ
ＣＸＯやＴＣＸＯを作る場合、製造時のＩＣプロセスに
よる制限を無くすことができる。尚、本発明は上記実施
例に限定されず、種々の変形が可能である。その変形例
としては、例えば図８〜９のようなものがある。
路図であり、図１中の要素と共通の要素には共通の符号
が付されている。この水晶発振回路では、図１の水晶発
振回路にＮＭＯＳ４６が追加されている。即ち、ＤＡＣ
４１の出力側は、ＮＭＯＳ４６のソースＳに接続されて
いる。ＮＭＯＳ４６のゲートＧは基準電圧源４３の＋側
に接続され、該ＮＭＯＳ４６のサブストレートＢがグラ
ンドに接続されている。ＮＭＯＳ４６のドレインＤはコ
ンデンサ３６を介してグランドに接続されている。この
水晶発振回路では、インバータ３１の出力側の水晶の負
荷容量も同時に変化させることができ、発振周波数の変
化を図１の水晶発振回路よりも大きくできる。又、第２
の実施例と同様に、図８中のコンデンサ３７の代わりに
バリキャップ３７ｖ及び基準電圧源４４を接続すると、
バリキャップ３７ｖのみの場合のＣ／Ｖ特性以上の容量
変化が得られる。そのため、バリキャップを内蔵したＶ
ＣＸＯやＴＣＸＯを作る場合、製造時のＩＣプロセスに
よる制限を無くすことができる。尚、本発明は上記実施
例に限定されず、種々の変形が可能である。その変形例
としては、例えば図８〜９のようなものがある。
【００１４】（１） 図８は、図１の変形例を示す水晶
発振回路の回路図である。この図８では、図１中のＮＭ
ＯＳ４２がＰチャネル型ＭＯＳトランジスタ（以下、Ｐ
ＭＯＳという）４５に変更されている。ＰＭＯＳ４５の
ゲートＧはグランドに接続され、該ＰＭＯＳ４５のサブ
ストレートＢが基準電圧源４３の＋側に接続されてい
る。他は、図１と同様の構成である。この水晶発振回路
では、ＤＡＣ４１の出力電圧である可変電圧Ｓ４１を増
加すると、ノードＮ１とノードＮ２との間の抵抗値が減
少し、水晶の負荷容量値が減少すので、該可変電圧Ｓ４
１と発振周波数との特性は負特性になる。 （２） 図９は、図８の変形例を示す水晶発振回路の回
路図である。図９では、図８中のコンデンサ３７がバリ
キャップ３７ｖに変更されている。即ち、ノードＮ２は
バリキャップ３７ｖのカソードＫに接続され、該バリキ
ャップ３７ｖのアノードＡがグランドに接続されてい
る。他は、図８と同様の構成である。この水晶発振回路
では、ＤＡＣ４１の可変電圧Ｓ４１と発振周波数との特
性は負特性になる。 （３） ＤＡＣ４１は、例えば演算増幅器等のようにア
ナログ信号を低出力インピーダンスで送出する回路であ
れば、他の回路でもよい。
発振回路の回路図である。この図８では、図１中のＮＭ
ＯＳ４２がＰチャネル型ＭＯＳトランジスタ（以下、Ｐ
ＭＯＳという）４５に変更されている。ＰＭＯＳ４５の
ゲートＧはグランドに接続され、該ＰＭＯＳ４５のサブ
ストレートＢが基準電圧源４３の＋側に接続されてい
る。他は、図１と同様の構成である。この水晶発振回路
では、ＤＡＣ４１の出力電圧である可変電圧Ｓ４１を増
加すると、ノードＮ１とノードＮ２との間の抵抗値が減
少し、水晶の負荷容量値が減少すので、該可変電圧Ｓ４
１と発振周波数との特性は負特性になる。 （２） 図９は、図８の変形例を示す水晶発振回路の回
路図である。図９では、図８中のコンデンサ３７がバリ
キャップ３７ｖに変更されている。即ち、ノードＮ２は
バリキャップ３７ｖのカソードＫに接続され、該バリキ
ャップ３７ｖのアノードＡがグランドに接続されてい
る。他は、図８と同様の構成である。この水晶発振回路
では、ＤＡＣ４１の可変電圧Ｓ４１と発振周波数との特
性は負特性になる。 （３） ＤＡＣ４１は、例えば演算増幅器等のようにア
ナログ信号を低出力インピーダンスで送出する回路であ
れば、他の回路でもよい。
【００１５】
【発明の効果】以上詳細に説明したように、第１の発明
によれば、インバータと、前記インバータの入力側と出
力側との間に接続された帰還抵抗と、前記帰還抵抗に並
列接続された圧電振動子と、各第１の電極が前記圧電振
動子の両端にそれぞれ接続されると共に各第２の電極が
所定の電圧にそれぞれ接続された第１及び第２のコンデ
ンサとを、備えた圧電発振回路において、外部信号に基
づいて出力電圧が可変される可変電圧源からの出力電圧
に応じて抵抗値が変化する抵抗手段を介して前記第１又
は第２のコンデンサの第１の電極の電圧を可変するよう
にしたので、該圧電発振回路の発振周波数を該外部信号
に基づいて制御できる。第２の発明によれば、インバー
タと、前記インバータの入力側と出力側との間に接続さ
れた帰還抵抗と、前記帰還抵抗に並列接続された圧電振
動子と、各第１の電極が前記圧電振動子の両端にそれぞ
れ接続されると共に各第２の電極が所定の電圧にそれぞ
れ接続された第１及び第２のコンデンサとを、備えた圧
電発振回路において、外部信号に基づいて出力電圧が可
変される可変電圧源からの出力電圧に応じて抵抗値が変
化する第１及び第２の抵抗手段を介して前記第１及び第
２のコンデンサの第１の電極の電圧をそれぞれ可変する
ようにしたので、該圧電発振回路の発振周波数を第１の
発明よりも広い範囲で制御できる。第３の発明によれ
ば、第１又は第２の発明の抵抗手段を、第１の電極に可
変電圧が供給され、第２の電極が第１又は第２のコンデ
ンサの第１の電極に接続され、制御電極に第１の電圧が
供給され、サブストレートに第２の電圧が供給されたト
ランジスタで構成したので、該トランジスタの第１の電
極と第２の電極との間の抵抗値が該可変電圧に基づき制
御され、圧電発振回路の発振周波数を該可変電圧に基づ
いて制御できる。第４の発明によれば、第１、第２又は
第３の発明の第１又は第２のコンデンサを、前記圧電振
動子に接続された第１の電極の電圧に基づき容量が変化
する電圧可変容量で構成したので、圧電発振回路の発振
周波数を第３の発明よりも広い範囲で制御できる。
によれば、インバータと、前記インバータの入力側と出
力側との間に接続された帰還抵抗と、前記帰還抵抗に並
列接続された圧電振動子と、各第１の電極が前記圧電振
動子の両端にそれぞれ接続されると共に各第２の電極が
所定の電圧にそれぞれ接続された第１及び第２のコンデ
ンサとを、備えた圧電発振回路において、外部信号に基
づいて出力電圧が可変される可変電圧源からの出力電圧
に応じて抵抗値が変化する抵抗手段を介して前記第１又
は第２のコンデンサの第１の電極の電圧を可変するよう
にしたので、該圧電発振回路の発振周波数を該外部信号
に基づいて制御できる。第２の発明によれば、インバー
タと、前記インバータの入力側と出力側との間に接続さ
れた帰還抵抗と、前記帰還抵抗に並列接続された圧電振
動子と、各第１の電極が前記圧電振動子の両端にそれぞ
れ接続されると共に各第２の電極が所定の電圧にそれぞ
れ接続された第１及び第２のコンデンサとを、備えた圧
電発振回路において、外部信号に基づいて出力電圧が可
変される可変電圧源からの出力電圧に応じて抵抗値が変
化する第１及び第２の抵抗手段を介して前記第１及び第
２のコンデンサの第１の電極の電圧をそれぞれ可変する
ようにしたので、該圧電発振回路の発振周波数を第１の
発明よりも広い範囲で制御できる。第３の発明によれ
ば、第１又は第２の発明の抵抗手段を、第１の電極に可
変電圧が供給され、第２の電極が第１又は第２のコンデ
ンサの第１の電極に接続され、制御電極に第１の電圧が
供給され、サブストレートに第２の電圧が供給されたト
ランジスタで構成したので、該トランジスタの第１の電
極と第２の電極との間の抵抗値が該可変電圧に基づき制
御され、圧電発振回路の発振周波数を該可変電圧に基づ
いて制御できる。第４の発明によれば、第１、第２又は
第３の発明の第１又は第２のコンデンサを、前記圧電振
動子に接続された第１の電極の電圧に基づき容量が変化
する電圧可変容量で構成したので、圧電発振回路の発振
周波数を第３の発明よりも広い範囲で制御できる。
【図１】本発明の第１の実施例を示す水晶発振回路の回
路図である。
路図である。
【図２】従来の水晶発振回路の回路図である。
【図３】従来の他の水晶発振回路の回路図である。
【図４】図１中のコンデンサ３７とＮＭＯＳ４２との並
列等価回路の回路図である。
列等価回路の回路図である。
【図５】本発明の第２の実施例を示す水晶発振回路の回
路図である。
路図である。
【図６】図５中のバリキャップ３７ｖとＮＭＯＳ４２と
の並列等価回路の回路図である。
の並列等価回路の回路図である。
【図７】本発明の第３の実施例を示す水晶発振回路の回
路図である。
路図である。
【図８】図１の変形例を示す水晶発振回路の回路図であ
る。
る。
【図９】図８の変形例を示す水晶発振回路の回路図であ
る。
る。
３１ インバータ ３２ 帰還抵抗 ３４ 水晶振動子
（圧電振動子） ３６，３７ コンデンサ ３７ｖ バリキャッ
プ（電圧可変容量） ４１ ＤＡＣ（可
変電圧源） ４２，４６ ＮＭＯＳ
（抵抗手段） ４５ ＰＭＯＳ
（抵抗手段）
（圧電振動子） ３６，３７ コンデンサ ３７ｖ バリキャッ
プ（電圧可変容量） ４１ ＤＡＣ（可
変電圧源） ４２，４６ ＮＭＯＳ
（抵抗手段） ４５ ＰＭＯＳ
（抵抗手段）
Claims (4)
- 【請求項１】 インバータと、前記インバータの入力側
と出力側との間に接続された帰還抵抗と、前記帰還抵抗
に並列接続された圧電振動子と、各第１の電極が前記圧
電振動子の両端にそれぞれ接続されると共に各第２の電
極が所定の電圧にそれぞれ接続された第１及び第２のコ
ンデンサとを、備えた圧電発振回路において、 第１の端子に可変電圧が供給され、第２の端子が前記第
１又は第２のコンデンサの第１の電極に接続され、該可
変電圧に対応した抵抗値を発生する抵抗手段と、 前記抵抗手段の抵抗値よりも十分に低い出力インピーダ
ンスを有し、外部信号に基づき前記可変電圧を発生する
可変電圧源とを、 設けたことを特徴とする圧電発振回路。 - 【請求項２】 インバータと、前記インバータの入力側
と出力側との間に接続された帰還抵抗と、前記帰還抵抗
に並列接続された圧電振動子と、各第１の電極が前記圧
電振動子の両端にそれぞれ接続されると共に各第２の電
極が所定の電圧にそれぞれ接続された第１及び第２のコ
ンデンサとを、備えた圧電発振回路において、 第１の端子に可変電圧が供給され、第２の端子が前記第
１のコンデンサの第１の電極に接続され、該可変電圧に
対応した抵抗値を発生する第１の抵抗手段と、 第１の端子に前記可変電圧が供給され、第２の端子が前
記第２のコンデンサの第１の電極に接続され、該可変電
圧に対応した抵抗値を発生する第２の抵抗手段と、 前記第１及び第２の抵抗手段の抵抗値よりも十分に低い
出力インピーダンスを有し、外部信号に基づき前記可変
電圧を発生する可変電圧源とを、 設けたことを特徴とする圧電発振回路。 - 【請求項３】 前記抵抗手段は、 第１の電極に前記可変電圧が供給され、第２の電極が前
記第１又は第２のコンデンサの第１の電極に接続され、
該第１の電極と該第２の電極との間の導通状態を制御す
る制御電極に第１の電圧が供給され、サブストレートに
第２の電圧が供給されたトランジスタで、 構成したことを特徴とする請求項１又は２記載の圧電発
振回路。 - 【請求項４】 前記第１又は第２のコンデンサは、前記
圧電振動子に接続された第１の電極の電圧に基づき容量
が変化する電圧可変容量で構成したことを特徴とする請
求項１、２又は３記載の圧電発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01905295A JP3319901B2 (ja) | 1995-02-07 | 1995-02-07 | 圧電発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01905295A JP3319901B2 (ja) | 1995-02-07 | 1995-02-07 | 圧電発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08213840A JPH08213840A (ja) | 1996-08-20 |
| JP3319901B2 true JP3319901B2 (ja) | 2002-09-03 |
Family
ID=11988666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01905295A Expired - Fee Related JP3319901B2 (ja) | 1995-02-07 | 1995-02-07 | 圧電発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3319901B2 (ja) |
-
1995
- 1995-02-07 JP JP01905295A patent/JP3319901B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08213840A (ja) | 1996-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3144700B2 (ja) | リング発振器，リング発振器の補償回路及びリング発振器の補償方法 | |
| US7183868B1 (en) | Triple inverter pierce oscillator circuit suitable for CMOS | |
| US3958187A (en) | Clock signal generating device with complementary mos transistors | |
| US7268636B2 (en) | Voltage controlled oscillator | |
| JP3270880B2 (ja) | 水晶発振回路 | |
| EP0361529B1 (en) | Voltage controlled oscillator | |
| EP1284046A1 (en) | Oscillator circuit | |
| US20070126485A1 (en) | Voltage-controlled oscillator | |
| JP2006060797A (ja) | 電圧制御型発振器 | |
| JP2003152454A (ja) | 発振回路および発振用集積回路 | |
| US6111473A (en) | Integrated circuit comprising an oscillator | |
| JP3119543B2 (ja) | 発振回路 | |
| JP3319901B2 (ja) | 圧電発振回路 | |
| US7928810B2 (en) | Oscillator arrangement and method for operating an oscillating crystal | |
| JP4643838B2 (ja) | 電圧制御発振器用集積回路 | |
| GB2136651A (en) | Improvements in or relating to oscillators | |
| JP3635519B2 (ja) | 発振回路 | |
| JP4062058B2 (ja) | 発振器の周波数調整回路 | |
| JP3708864B2 (ja) | 温度補償型入力回路及び温度補償型発振回路 | |
| JP3325732B2 (ja) | 電圧制御圧電発振器 | |
| JP2626589B2 (ja) | 発振回路 | |
| JP3127456B2 (ja) | 半導体集積装置 | |
| JP3155977B2 (ja) | 発振用集積回路および発振回路 | |
| JP2789424B2 (ja) | 発振用集積回路および発振回路 | |
| JP2969419B2 (ja) | 発振用集積回路および発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020604 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080621 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |