JP3635519B2 - 発振回路 - Google Patents
発振回路 Download PDFInfo
- Publication number
- JP3635519B2 JP3635519B2 JP36238797A JP36238797A JP3635519B2 JP 3635519 B2 JP3635519 B2 JP 3635519B2 JP 36238797 A JP36238797 A JP 36238797A JP 36238797 A JP36238797 A JP 36238797A JP 3635519 B2 JP3635519 B2 JP 3635519B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- mos transistor
- cmos inverter
- oscillation circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、水晶振動子などの圧電振動子を用いた発振回路に関する。
【０００２】
【従来の技術】
時計などの基準クロック発生源として用いられる発振回路は、ＣＭＯＳインバータの入出力端子間に水晶振動子などの圧電振動子を接続し、このＣＭＯＳインバータの入力端子及び出力端子と定電位点間にそれぞれコンデンサを接続し、さらにＣＭＯＳインバータの入出力端子間に帰還抵抗を接続して構成している。
【０００３】
図４は、そのような水晶振動子を用いた発振回路の一般的な構成を示した電気回路図で、１は水晶振動子、２はＣＭＯＳインバータ、３及び４はコンデンサ、５ａは帰還抵抗としてのＣＭＯＳトランジスタ、６は発振停止用のＮチャンネルＭＯＳトランジスタである。
【０００４】
通常、帰還抵抗には数ＭΩ程度の大きな抵抗値のものが用いられるが、抵抗値のばらつきや抵抗値の温度変化が大きく（約５０％程度）ても発振に支障はないことから、帰還抵抗としてＰチャンネルＭＯＳトランジスタとＮチャンネルＭＯＳトランジスタで構成されるＣＭＯＳトランジスタ５ａが高抵抗器として用いられていた。
【０００５】
このように構成される発振回路において、発振停止信号Ｓ１をＨレベルにすると、帰還抵抗としてのＣＭＯＳトランジスタ５ａがオフし、ＮチャンネルＭＯＳトランジスタ６がオンすることにより、ＣＭＯＳインバータ２の入力端子が定電位点である接地電位にプルダウンされて発振が停止する。
【０００６】
一方、この帰還抵抗の抵抗値を小さくすることによりオーバートーン水晶発振回路を構成できることが知られている。その抵抗値は発振させるべき次数（３次波、５次波など）に応じて定められ、発振回路の条件にもよるが、例えば３〜１０ＫΩ程度である。
【０００７】
図５は、そのようなオーバートーン水晶発振回路の構成を示す電気回路図であり、５ｂは帰還抵抗としての薄膜抵抗、７は直流阻止用のコンデンサ、８は直流バイアス設定用の高抵抗のＭＯＳトランジスタである。なお、図４の素子に相当する素子には同じ符号を付けて説明は省略している。
【０００８】
帰還抵抗の抵抗値を小さくしてオーバートーン水晶発振回路を構成する場合には、帰還抵抗５ｂの抵抗値が変化するとカットオフ周波数Ｆｃがシフトし、例えば３次オーバートーン発振回路において基本波発振あるいは５次オーバートーン発振に発振条件が変化するなど、安定して所定のオーバートーン発振をさせることができなくなる。従って、帰還抵抗としては、抵抗値のばらつきや抵抗値の温度変化が大きいＭＯＳトランジスタでなく、抵抗値のばらつきや変化の少ない高精度の薄膜抵抗を使用している。
【０００９】
また、帰還抵抗として、低抵抗化とともに、スイッチ機能を持たない抵抗を使用することにともない、発振停止時（ＮチャンネルＭＯＳトランジスタ６がオン時）の消費電力が増大するのを防止するために直流阻止用のコンデンサ７を帰還抵抗としての薄膜抵抗５ｂに直列に接続して帰還回路を形成するとともに、これと並列に高抵抗（数１００ＫΩ〜数ＭΩ程度）の抵抗値を持つＭＯＳトランジスタ８からなる直流バイアス設定回路を形成している。
【００１０】
この発振回路において、発振停止信号Ｓ１がＬレベルのとき、ＮチャンネルＭＯＳトランジスタ６がオフ、直流バイアス設定用のＭＯＳトランジスタ８がオンして所定次数のオーバートーン周波数で発振し、発振停止信号Ｓ１をＨレベルにすると、直流バイアス設定用のＭＯＳトランジスタ８がオフし、ＮチャンネルＭＯＳトランジスタ６がオンすることにより、ＣＭＯＳインバータ２の入力端子が定電位点である接地電位にプルダウンされて発振が停止する。
【００１１】
【発明が解決しようとする課題】
以上説明した従来の発振回路では、発振停止用ＭＯＳトランジスタ６がＣＭＯＳインバータ２の入力端子に接続されているから、発振時、すなわち発振停止用ＭＯＳトランジスタ６のオフ時に、この発振停止用ＭＯＳトランジスタ６のもつキャパシタンス成分が入力回路に直接接続され入力容量に付加される。この付加されるＭＯＳトランジスタ６のキャパシタンス成分が電源電圧により変動すること、及び製造工程によりばらつくことから、発振回路のトータルの入力容量が一定せず、発振周波数が安定した発振回路を得ることが困難であった。
【００１２】
また、特に第５図のオーバートーン発振回路では停止時の消費電力が増大するのを防止するための直流阻止用のコンデンサ７を帰還回路に設ける一方、さらに直流バイアス設定用のＭＯＳトランジスタ８を設けるために、発振回路を構成するうえで大きな面積が必要となり、回路接続も複雑になるという問題があった。
【００１３】
そこで、本発明は、入力容量を一定にし、かつ直流成分遮断用のコンデンサを不要とし、必要面積が小さく発振周波数が安定した発振回路を得ることを目的とする。
【００１４】
【課題を解決するための手段】
請求項１の発振回路は、ＣＭＯＳインバータと、このＣＭＯＳインバータの入出力端子間に接続された圧電振動子と、前記ＣＭＯＳインバータの入力端子と第１定電位源との間に接続された第１コンデンサと、前記ＣＭＯＳインバータの出力端子と第１定電位源との間に接続された第２コンデンサと、前記ＣＭＯＳインバータの入力端子に一端が接続された帰還抵抗と、この帰還抵抗の他端を入力信号に応じて第２定電位源あるいは上記ＣＭＯＳインバータの出力端子のいずれかに接続を切り換えるスイッチとを備え、前記帰還抵抗を前記ＣＭＯＳインバータの入力端子のプルダウン抵抗またはプルアップ抵抗として共用することを特徴とする。
【００１５】
この構成によれば、ＣＭＯＳインバータの入力端子には発振停止用のＭＯＳトランジスタによる不安定なキャパシタ成分が付加されず、発振回路の諸常数の設定が簡単になるとともに、安定な周波数を発振することができる。また、従来オーバートーン周波数を発振させる場合に必要とされていた直流阻止用のコンデンサ及びに直流バイアス設定用の高抵抗値をもつＭＯＳトランジスタを必要とせず、発振回路を小さい面積で構成でき、回路接続も簡単にできる。
【００１７】
【発明の実施の形態】
本発明の実施例を説明する前に、先ず、本発明の原理を図１を参照して説明する。図１（ａ）は発振回路の全体回路図、同図（ｂ）は発振停止状態図、同図（ｃ）は発振状態図をそれぞれ示したものである。これらの図において、１は水晶振動子、２はＣＭＯＳインバータ、３及び４はコンデンサ、５ｃは帰還抵抗、９は発振停止信号Ｓ１により切換接点ｃがｂ接点からａ接点に切替られる切換スイッチである。
【００１８】
この発振回路は、基本波周波数発振回路あるいはオーバートーン発振回路として構成できるが、基本波周波数発振回路とする場合には、帰還抵抗５ｃの抵抗値を高く（例えば数ＭΩ程度）設定し、オーバートーン発振回路とする場合には、帰還抵抗５ｃの抵抗値を低く（例えば３〜１０ＫΩ程度）設定する。
【００１９】
ＣＭＯＳインバータ２の入出力端子間には水晶振動子１が並列に接続されると共に、その入出力端子と接地間にはそれぞれコンデンサ３および４が接続される。また、切換スイッチ９の切換接点ｃは帰還抵抗５ｃを介してＣＭＯＳインバータ２の入力端子に、切換スイッチ９のｂ接点はＣＭＯＳインバータ２の出力端子に、切換スイッチ９のａ接点は定電位点ＶＳＳに接続される。
【００２０】
この構成で、発振停止信号Ｓ１がＬレベルのときは、切換スイッチ９の切換接点ｃがａ接点側に切り換わって帰還抵抗５ｃがＣＭＯＳインバータ２の入出力端子間に接続される。このときの発振回路は、図１（ｃ）に示す回路構成となり、ＣＭＯＳインバータ２の入力端子には所定の直流バイアス電圧が印加され、帰還抵抗５ｃの値に応じた次数の周波数（基本周波数あるいは所定オーバートーン周波数）で発振する。
【００２１】
また、発振停止信号Ｓ１がＨレベルのときは、切換スイッチ９の切換接点ｃがｂ接点側に切り換わって帰還抵抗５ｃが定電位点ＶＳＳに接続される。このときの発振回路は、図１（ｂ）に示す回路構成となり、帰還抵抗５ｃはＣＭＯＳインバータ２の入出力端子間から切り放され、ＣＭＯＳインバータ２の入力端子は帰還抵抗５ｃを介して定電位ＶＳＳに固定され、発振を停止する。
【００２２】
なお、この発振回路の発振停止時にＣＭＯＳインバータ２の入力端が帰還抵抗５ｃを介して定電位点ＶＳＳに接続されるため、帰還抵抗５ｃをＣＭＯＳインバータの入力端電位を固定電位に設定するためのプルダウン抵抗あるいはプルアップ抵抗として共用することができ、専用のプルダウン抵抗あるいはプルアップ抵抗を省くことができる。
【００２３】
この発振回路によれば、ＣＭＯＳインバータ２の入力端子には従来のように発振停止用のＭＯＳトランジスタによる不安定なキャパシタ成分が付加されないため、発振回路の諸常数の設定が簡単になるとともに、設定された次数の周波数で安定に発振することができる。また、従来オーバートーン周波数を発振させる場合に必要とされていた直流阻止用のコンデンサ及びに直流バイアス設定用の高抵抗値をもつＭＯＳトランジスタを必要とせず、発振回路を小さい面積で構成でき、回路接続も簡単にできる。
【００２４】
図２は、上記図１に説明した発振回路の原理図を具体化した本発明の一実施例に係る発振回路の構成図で、図１と同一部分には同一符号を付している。図２の構成で図１と異なる点は切換スイッチ９を具体的にＭＯＳトランジスタで構成している点である。
【００２５】
即ち、切換スイッチ９を、一端がＣＭＯＳインバータ２の入力端子に接続された帰還抵抗５ｃの他端側と固定定電位点ＶＳＳとの間に接続されたＮチャンネルＭＯＳトランジスタ９ｃと、帰還抵抗５ｃの他端側とＣＭＯＳインバータ２の出力端子間に接続されたＰチャンネルＭＯＳトランジスタとＮチャンネルＭＯＳトランジスタとの並列回路から成るＣＭＯＳトランジスタ９ａと、そのＣＭＯＳトランジスタ９ａの一方の入力端子に接続されたインバータ９ｂと、ＭＯＳトランジスタ９ｃとＣＭＯＳトランジスタ９ａの他方およびインバータ９ｂの各入力端子に接続された発振停止信号Ｓ１の入力線とから構成した点である。
【００２６】
なお、ＭＯＳトランジスタ９ａはスイッチとしての機能を向上させるために、ＰチャンネルＭＯＳトランジスタとＮチャンネルＭＯＳトランジスタとが並列に接続されるＣＭＯＳ構成となっているが、このＭＯＳトランジスタ９ａはＰチャンネルＭＯＳトランジスタあるいはＮチャンネルＭＯＳトランジスタのいずれか単独のＭＯＳトランジスタで構成することもできる。
【００２７】
図２の回路構成で、発振停止信号Ｓ１がＬレベルに設定されると、その発振停止信号Ｓ１によりＮチャンネルＭＯＳトランジスタ９ｃがオフし、一方発振停止信号Ｓ１およびその反転信号によりＭＯＳトランジスタ９ａがオンして、帰還抵抗５ｃがＣＭＯＳインバータ２の入出力端子間に接続されて帰還回路が形成されるとともに、ＣＭＯＳインバータ２の入力端子に所定の直流バイアスが印加され、発振回路は、所定次数の周波数（基本波周波数あるいはオーバートーン周波数）で安定した発振が行われる。
【００２８】
逆に発振停止信号Ｓ１がＨレベルに設定されると、発振停止信号Ｓ１およびその反転信号によりＭＯＳトランジスタ９ａがオフして帰還回路が開放され、一方発振停止信号Ｓ１によりＮチャンネルＭＯＳトランジスタ９ＣがオンしてＣＭＯＳインバータ２の入力端子が固定電位ＶＳＳとなり、発振回路は発振が停止する。
【００２９】
この発振回路で帰還抵抗５ｃと直列に接続されるＮチャンネルＭＯＳトランジスタ９ｃおよびＭＯＳトランジスタ９ａは帰還抵抗５ｃと比較して低抵抗であり、これらのＭＯＳトランジスタの面積を小さくできる。ＭＯＳトランジスタ９ａの抵抗値に最大５０％程度のばらつきあるいは変動があったしとても帰還抵抗５ｃの抵抗値（基本波周波数発振回路の場合で数ＭΩ程度、オーバートーン発振回路の場合で３〜１０ＫΩ程度）に比べて小さいから、帰還回路のトータルの抵抗値のばらつきあるいは変動は小さく、所定次数での発振条件として回路上問題とはならない。
【００３０】
また、ＮチャンネルＭＯＳトランジスタ９ｃは、発振時にオフとなっており、このＮチャンネルＭＯＳトランジスタ９ｃのキャパシタンス成分がＣＭＯＳインバータ２の入力回路に接続されることになるが、帰還抵抗５ｃを介して接続されているため、ＮチャンネルＭＯＳトランジスタ９ｃのキャパシタンス成分の大きさ及びその変動がトータルの入力容量に対して与える影響はきわめて小さく、実質上無視できる程度のものである。
【００３１】
したがって、第１図の基本的な発振回路におけると同様に、発振回路の諸常数の設定が簡単になるとともに、安定な周波数で発振することができる。なお、ＮチャンネルＭＯＳトランジスタ９ｃのキャパシタンス成分はＣＭＯＳインバータ２の出力回路にも接続されることになるが、この場合もＭＯＳトランジスタ９ａの抵抗を介して接続されているため、上述の入力容量におけると同様に、その影響は小さく実質上問題とならない。
【００３２】
また、従来オーバートーン周波数を発振させる場合に必要とされていた直流阻止用のコンデンサ及び直流バイアス設定用の高抵抗値をもつＭＯＳトランジスタを必要とせず、発振回路を小さい面積で構成でき、回路接続も簡単にできる。
【００３３】
なお、図２の発振回路では、切換スイッチ９をＭＯＳトランジスタで構成しているが、切換スイッチ９はＭＯＳトランジスタに限られず、ＭＯＳトランジスタと同様に電圧制御型双方向スイッチとして機能する電界効果トランジスタＦＥＴ、例えば接合型電界効果トランジスタＪＦＥＴ等で構成することができる。
【００３４】
このように切換スイッチ９を電界効果トランジスタＦＥＴで構成した発振回路は、ＭＯＳトランジスタで構成した発振回路と同様に、発振停止信号Ｓ１を電界効果トランジスタＦＥＴのゲートに印加することにより、発振停止信号Ｓ１のＨレベルあるいはＬレベルに応じて発振状態あるいは発振停止状態になる。
【００３５】
この、切換スイッチ９を電界効果トランジスタＦＥＴで構成した発振回路は、図２の切換スイッチ９をＭＯＳトランジスタで構成した発振回路におけると同様の効果を奏する。
【００３６】
図３は、本発明の他の実施例に係り、図２の発振回路をシリコン基板などの半導体基板Ｓに集積化した集積化発振回路を示す。同図（ａ）は発振停止時にＣＭＯＳインバータ２の入力端子の固定電位を接地電位とするもので、そのためのＭＯＳトランジスタ９ｃをＮチャンネルとしており、回路的には図２の発振回路と同様である。同図（ｂ）は、発振停止時にＣＭＯＳインバータ２の入力端子の固定電位を電源電位ＶＤＤとするもので、そのためのＭＯＳトランジスタ９ｃをＰチャンネルとしており、発振停止信号Ｓ１のＨ／Ｌレベルと発振状態／停止状態の関係が逆になる点で異なるだけで、その他は（ａ）と同じである。
【００３７】
同図（ａ）では、発振停止信号Ｓ１がＬレベルで発振状態、Ｈレベルで停止状態になり、同図（ｂ）では、発振停止信号Ｓ１がＨレベルで発振状態、Ｌレベルで停止状態になる。
【００３８】
集積化発振回路を構成する場合に、水晶振動子１は外付けとし、その他の構成要素、すなわちＣＭＯＳインバータ２、コンデンサ３及び４、帰還抵抗５ｃ、ＭＯＳトランジスタ９ａ、インバータ９ｂ、ＭＯＳトランジスタ９ｃ、はすべて半導体基板に集積化される。帰還抵抗５は薄膜抵抗で、発振周波数に対応した抵抗値で高精度に形成される。
【００３９】
この集積化発振回路によると、上述の第２図に係る具体的な発振回路におけると同様の種々の効果を奏するとともに、半導体基板に外付けされる水晶振動子用の外部端子に外部からサージ電圧が印加された場合に、帰還抵抗５ｃ及びＣＭＯＳトランジスタ９ｃが、ＭＯＳトランジスタ９ｃの保護抵抗として機能しサージ電圧が減衰される。したがって、従来例の発振回路におけるように、プルダウンあるいはプルアップ用ＭＯＳトランジスタ９ｃにサージ電圧が直接印加されることがなく、耐圧を高める必要がないため、このＭＯＳトランジスタ９ｃのサイズを小さくすることができる。
【００４０】
【発明の効果】
本発明の請求項１記載の構成によれば、ＣＭＯＳインバータの入力端子には発振停止用のＭＯＳによる不安定なキャパシタ成分が付加されず、発振回路の諸常数の設定が簡単になるとともに、安定な周波数を発振することができる。また、従来オーバートーン周波数を発振させる場合に必要とされていた直流阻止用のコンデンサ及びに直流バイアス設定用の高抵抗値をもつＭＯＳトランジスタスイッチを必要とせず、発振回路を小さい面積で構成でき、回路接続も簡単にできる。
【００４１】
また、発振停止時にＣＭＯＳインバータの入力端が帰還抵抗を介して定電位点に接続されるため、帰還抵抗をＣＭＯＳインバータの入力端電位設定用のプルダウン抵抗あるいはプルアップ抵抗として共用でき、専用のプルダウン抵抗あるいはプルアップ抵抗を省くことができる。
【図面の簡単な説明】
【図１】本発明の原理を示す発振回路図であり、同図（ａ）はその全体回路図、同図（ｂ）は発振停止状態図、同図（ｃ）は発振状態図をそれぞれ示す図である。
【図２】本発明の一実施例に係る発振回路を示す図である。
【図３】本発明の他の実施例に係る集積化発振回路を示す図であり、同図（ａ）及び同図（ｂ）はそれぞれ、発振停止時にＣＭＯＳインバータ２の入力端子の固定電位を接地電位及び電源電位ＶＤＤとする図である。
【図４】従来の一般的な発振回路を示す図である。
【図５】従来のオーバートーン発振回路を示す図である。
【符号の説明】
１ 水晶振動子
２ ＣＭＯＳインバータ
３ コンデンサ
４ コンデンサ
５ａ 帰還抵抗としてのＣＭＯＳトランジスタ
５ｂ、５ｃ 帰還抵抗
６ 発振停止用のＭＯＳトランジスタ
７ 直流阻止用のコンデンサ
８ 直流バイアス設定用のＭＯＳトランジスタ
９ 切換スイッチ
９ａ ＭＯＳトランジスタ
９ｂ インバータ
９ｃ ＭＯＳトランジスタ
【発明の属する技術分野】
本発明は、水晶振動子などの圧電振動子を用いた発振回路に関する。
【０００２】
【従来の技術】
時計などの基準クロック発生源として用いられる発振回路は、ＣＭＯＳインバータの入出力端子間に水晶振動子などの圧電振動子を接続し、このＣＭＯＳインバータの入力端子及び出力端子と定電位点間にそれぞれコンデンサを接続し、さらにＣＭＯＳインバータの入出力端子間に帰還抵抗を接続して構成している。
【０００３】
図４は、そのような水晶振動子を用いた発振回路の一般的な構成を示した電気回路図で、１は水晶振動子、２はＣＭＯＳインバータ、３及び４はコンデンサ、５ａは帰還抵抗としてのＣＭＯＳトランジスタ、６は発振停止用のＮチャンネルＭＯＳトランジスタである。
【０００４】
通常、帰還抵抗には数ＭΩ程度の大きな抵抗値のものが用いられるが、抵抗値のばらつきや抵抗値の温度変化が大きく（約５０％程度）ても発振に支障はないことから、帰還抵抗としてＰチャンネルＭＯＳトランジスタとＮチャンネルＭＯＳトランジスタで構成されるＣＭＯＳトランジスタ５ａが高抵抗器として用いられていた。
【０００５】
このように構成される発振回路において、発振停止信号Ｓ１をＨレベルにすると、帰還抵抗としてのＣＭＯＳトランジスタ５ａがオフし、ＮチャンネルＭＯＳトランジスタ６がオンすることにより、ＣＭＯＳインバータ２の入力端子が定電位点である接地電位にプルダウンされて発振が停止する。
【０００６】
一方、この帰還抵抗の抵抗値を小さくすることによりオーバートーン水晶発振回路を構成できることが知られている。その抵抗値は発振させるべき次数（３次波、５次波など）に応じて定められ、発振回路の条件にもよるが、例えば３〜１０ＫΩ程度である。
【０００７】
図５は、そのようなオーバートーン水晶発振回路の構成を示す電気回路図であり、５ｂは帰還抵抗としての薄膜抵抗、７は直流阻止用のコンデンサ、８は直流バイアス設定用の高抵抗のＭＯＳトランジスタである。なお、図４の素子に相当する素子には同じ符号を付けて説明は省略している。
【０００８】
帰還抵抗の抵抗値を小さくしてオーバートーン水晶発振回路を構成する場合には、帰還抵抗５ｂの抵抗値が変化するとカットオフ周波数Ｆｃがシフトし、例えば３次オーバートーン発振回路において基本波発振あるいは５次オーバートーン発振に発振条件が変化するなど、安定して所定のオーバートーン発振をさせることができなくなる。従って、帰還抵抗としては、抵抗値のばらつきや抵抗値の温度変化が大きいＭＯＳトランジスタでなく、抵抗値のばらつきや変化の少ない高精度の薄膜抵抗を使用している。
【０００９】
また、帰還抵抗として、低抵抗化とともに、スイッチ機能を持たない抵抗を使用することにともない、発振停止時（ＮチャンネルＭＯＳトランジスタ６がオン時）の消費電力が増大するのを防止するために直流阻止用のコンデンサ７を帰還抵抗としての薄膜抵抗５ｂに直列に接続して帰還回路を形成するとともに、これと並列に高抵抗（数１００ＫΩ〜数ＭΩ程度）の抵抗値を持つＭＯＳトランジスタ８からなる直流バイアス設定回路を形成している。
【００１０】
この発振回路において、発振停止信号Ｓ１がＬレベルのとき、ＮチャンネルＭＯＳトランジスタ６がオフ、直流バイアス設定用のＭＯＳトランジスタ８がオンして所定次数のオーバートーン周波数で発振し、発振停止信号Ｓ１をＨレベルにすると、直流バイアス設定用のＭＯＳトランジスタ８がオフし、ＮチャンネルＭＯＳトランジスタ６がオンすることにより、ＣＭＯＳインバータ２の入力端子が定電位点である接地電位にプルダウンされて発振が停止する。
【００１１】
【発明が解決しようとする課題】
以上説明した従来の発振回路では、発振停止用ＭＯＳトランジスタ６がＣＭＯＳインバータ２の入力端子に接続されているから、発振時、すなわち発振停止用ＭＯＳトランジスタ６のオフ時に、この発振停止用ＭＯＳトランジスタ６のもつキャパシタンス成分が入力回路に直接接続され入力容量に付加される。この付加されるＭＯＳトランジスタ６のキャパシタンス成分が電源電圧により変動すること、及び製造工程によりばらつくことから、発振回路のトータルの入力容量が一定せず、発振周波数が安定した発振回路を得ることが困難であった。
【００１２】
また、特に第５図のオーバートーン発振回路では停止時の消費電力が増大するのを防止するための直流阻止用のコンデンサ７を帰還回路に設ける一方、さらに直流バイアス設定用のＭＯＳトランジスタ８を設けるために、発振回路を構成するうえで大きな面積が必要となり、回路接続も複雑になるという問題があった。
【００１３】
そこで、本発明は、入力容量を一定にし、かつ直流成分遮断用のコンデンサを不要とし、必要面積が小さく発振周波数が安定した発振回路を得ることを目的とする。
【００１４】
【課題を解決するための手段】
請求項１の発振回路は、ＣＭＯＳインバータと、このＣＭＯＳインバータの入出力端子間に接続された圧電振動子と、前記ＣＭＯＳインバータの入力端子と第１定電位源との間に接続された第１コンデンサと、前記ＣＭＯＳインバータの出力端子と第１定電位源との間に接続された第２コンデンサと、前記ＣＭＯＳインバータの入力端子に一端が接続された帰還抵抗と、この帰還抵抗の他端を入力信号に応じて第２定電位源あるいは上記ＣＭＯＳインバータの出力端子のいずれかに接続を切り換えるスイッチとを備え、前記帰還抵抗を前記ＣＭＯＳインバータの入力端子のプルダウン抵抗またはプルアップ抵抗として共用することを特徴とする。
【００１５】
この構成によれば、ＣＭＯＳインバータの入力端子には発振停止用のＭＯＳトランジスタによる不安定なキャパシタ成分が付加されず、発振回路の諸常数の設定が簡単になるとともに、安定な周波数を発振することができる。また、従来オーバートーン周波数を発振させる場合に必要とされていた直流阻止用のコンデンサ及びに直流バイアス設定用の高抵抗値をもつＭＯＳトランジスタを必要とせず、発振回路を小さい面積で構成でき、回路接続も簡単にできる。
【００１７】
【発明の実施の形態】
本発明の実施例を説明する前に、先ず、本発明の原理を図１を参照して説明する。図１（ａ）は発振回路の全体回路図、同図（ｂ）は発振停止状態図、同図（ｃ）は発振状態図をそれぞれ示したものである。これらの図において、１は水晶振動子、２はＣＭＯＳインバータ、３及び４はコンデンサ、５ｃは帰還抵抗、９は発振停止信号Ｓ１により切換接点ｃがｂ接点からａ接点に切替られる切換スイッチである。
【００１８】
この発振回路は、基本波周波数発振回路あるいはオーバートーン発振回路として構成できるが、基本波周波数発振回路とする場合には、帰還抵抗５ｃの抵抗値を高く（例えば数ＭΩ程度）設定し、オーバートーン発振回路とする場合には、帰還抵抗５ｃの抵抗値を低く（例えば３〜１０ＫΩ程度）設定する。
【００１９】
ＣＭＯＳインバータ２の入出力端子間には水晶振動子１が並列に接続されると共に、その入出力端子と接地間にはそれぞれコンデンサ３および４が接続される。また、切換スイッチ９の切換接点ｃは帰還抵抗５ｃを介してＣＭＯＳインバータ２の入力端子に、切換スイッチ９のｂ接点はＣＭＯＳインバータ２の出力端子に、切換スイッチ９のａ接点は定電位点ＶＳＳに接続される。
【００２０】
この構成で、発振停止信号Ｓ１がＬレベルのときは、切換スイッチ９の切換接点ｃがａ接点側に切り換わって帰還抵抗５ｃがＣＭＯＳインバータ２の入出力端子間に接続される。このときの発振回路は、図１（ｃ）に示す回路構成となり、ＣＭＯＳインバータ２の入力端子には所定の直流バイアス電圧が印加され、帰還抵抗５ｃの値に応じた次数の周波数（基本周波数あるいは所定オーバートーン周波数）で発振する。
【００２１】
また、発振停止信号Ｓ１がＨレベルのときは、切換スイッチ９の切換接点ｃがｂ接点側に切り換わって帰還抵抗５ｃが定電位点ＶＳＳに接続される。このときの発振回路は、図１（ｂ）に示す回路構成となり、帰還抵抗５ｃはＣＭＯＳインバータ２の入出力端子間から切り放され、ＣＭＯＳインバータ２の入力端子は帰還抵抗５ｃを介して定電位ＶＳＳに固定され、発振を停止する。
【００２２】
なお、この発振回路の発振停止時にＣＭＯＳインバータ２の入力端が帰還抵抗５ｃを介して定電位点ＶＳＳに接続されるため、帰還抵抗５ｃをＣＭＯＳインバータの入力端電位を固定電位に設定するためのプルダウン抵抗あるいはプルアップ抵抗として共用することができ、専用のプルダウン抵抗あるいはプルアップ抵抗を省くことができる。
【００２３】
この発振回路によれば、ＣＭＯＳインバータ２の入力端子には従来のように発振停止用のＭＯＳトランジスタによる不安定なキャパシタ成分が付加されないため、発振回路の諸常数の設定が簡単になるとともに、設定された次数の周波数で安定に発振することができる。また、従来オーバートーン周波数を発振させる場合に必要とされていた直流阻止用のコンデンサ及びに直流バイアス設定用の高抵抗値をもつＭＯＳトランジスタを必要とせず、発振回路を小さい面積で構成でき、回路接続も簡単にできる。
【００２４】
図２は、上記図１に説明した発振回路の原理図を具体化した本発明の一実施例に係る発振回路の構成図で、図１と同一部分には同一符号を付している。図２の構成で図１と異なる点は切換スイッチ９を具体的にＭＯＳトランジスタで構成している点である。
【００２５】
即ち、切換スイッチ９を、一端がＣＭＯＳインバータ２の入力端子に接続された帰還抵抗５ｃの他端側と固定定電位点ＶＳＳとの間に接続されたＮチャンネルＭＯＳトランジスタ９ｃと、帰還抵抗５ｃの他端側とＣＭＯＳインバータ２の出力端子間に接続されたＰチャンネルＭＯＳトランジスタとＮチャンネルＭＯＳトランジスタとの並列回路から成るＣＭＯＳトランジスタ９ａと、そのＣＭＯＳトランジスタ９ａの一方の入力端子に接続されたインバータ９ｂと、ＭＯＳトランジスタ９ｃとＣＭＯＳトランジスタ９ａの他方およびインバータ９ｂの各入力端子に接続された発振停止信号Ｓ１の入力線とから構成した点である。
【００２６】
なお、ＭＯＳトランジスタ９ａはスイッチとしての機能を向上させるために、ＰチャンネルＭＯＳトランジスタとＮチャンネルＭＯＳトランジスタとが並列に接続されるＣＭＯＳ構成となっているが、このＭＯＳトランジスタ９ａはＰチャンネルＭＯＳトランジスタあるいはＮチャンネルＭＯＳトランジスタのいずれか単独のＭＯＳトランジスタで構成することもできる。
【００２７】
図２の回路構成で、発振停止信号Ｓ１がＬレベルに設定されると、その発振停止信号Ｓ１によりＮチャンネルＭＯＳトランジスタ９ｃがオフし、一方発振停止信号Ｓ１およびその反転信号によりＭＯＳトランジスタ９ａがオンして、帰還抵抗５ｃがＣＭＯＳインバータ２の入出力端子間に接続されて帰還回路が形成されるとともに、ＣＭＯＳインバータ２の入力端子に所定の直流バイアスが印加され、発振回路は、所定次数の周波数（基本波周波数あるいはオーバートーン周波数）で安定した発振が行われる。
【００２８】
逆に発振停止信号Ｓ１がＨレベルに設定されると、発振停止信号Ｓ１およびその反転信号によりＭＯＳトランジスタ９ａがオフして帰還回路が開放され、一方発振停止信号Ｓ１によりＮチャンネルＭＯＳトランジスタ９ＣがオンしてＣＭＯＳインバータ２の入力端子が固定電位ＶＳＳとなり、発振回路は発振が停止する。
【００２９】
この発振回路で帰還抵抗５ｃと直列に接続されるＮチャンネルＭＯＳトランジスタ９ｃおよびＭＯＳトランジスタ９ａは帰還抵抗５ｃと比較して低抵抗であり、これらのＭＯＳトランジスタの面積を小さくできる。ＭＯＳトランジスタ９ａの抵抗値に最大５０％程度のばらつきあるいは変動があったしとても帰還抵抗５ｃの抵抗値（基本波周波数発振回路の場合で数ＭΩ程度、オーバートーン発振回路の場合で３〜１０ＫΩ程度）に比べて小さいから、帰還回路のトータルの抵抗値のばらつきあるいは変動は小さく、所定次数での発振条件として回路上問題とはならない。
【００３０】
また、ＮチャンネルＭＯＳトランジスタ９ｃは、発振時にオフとなっており、このＮチャンネルＭＯＳトランジスタ９ｃのキャパシタンス成分がＣＭＯＳインバータ２の入力回路に接続されることになるが、帰還抵抗５ｃを介して接続されているため、ＮチャンネルＭＯＳトランジスタ９ｃのキャパシタンス成分の大きさ及びその変動がトータルの入力容量に対して与える影響はきわめて小さく、実質上無視できる程度のものである。
【００３１】
したがって、第１図の基本的な発振回路におけると同様に、発振回路の諸常数の設定が簡単になるとともに、安定な周波数で発振することができる。なお、ＮチャンネルＭＯＳトランジスタ９ｃのキャパシタンス成分はＣＭＯＳインバータ２の出力回路にも接続されることになるが、この場合もＭＯＳトランジスタ９ａの抵抗を介して接続されているため、上述の入力容量におけると同様に、その影響は小さく実質上問題とならない。
【００３２】
また、従来オーバートーン周波数を発振させる場合に必要とされていた直流阻止用のコンデンサ及び直流バイアス設定用の高抵抗値をもつＭＯＳトランジスタを必要とせず、発振回路を小さい面積で構成でき、回路接続も簡単にできる。
【００３３】
なお、図２の発振回路では、切換スイッチ９をＭＯＳトランジスタで構成しているが、切換スイッチ９はＭＯＳトランジスタに限られず、ＭＯＳトランジスタと同様に電圧制御型双方向スイッチとして機能する電界効果トランジスタＦＥＴ、例えば接合型電界効果トランジスタＪＦＥＴ等で構成することができる。
【００３４】
このように切換スイッチ９を電界効果トランジスタＦＥＴで構成した発振回路は、ＭＯＳトランジスタで構成した発振回路と同様に、発振停止信号Ｓ１を電界効果トランジスタＦＥＴのゲートに印加することにより、発振停止信号Ｓ１のＨレベルあるいはＬレベルに応じて発振状態あるいは発振停止状態になる。
【００３５】
この、切換スイッチ９を電界効果トランジスタＦＥＴで構成した発振回路は、図２の切換スイッチ９をＭＯＳトランジスタで構成した発振回路におけると同様の効果を奏する。
【００３６】
図３は、本発明の他の実施例に係り、図２の発振回路をシリコン基板などの半導体基板Ｓに集積化した集積化発振回路を示す。同図（ａ）は発振停止時にＣＭＯＳインバータ２の入力端子の固定電位を接地電位とするもので、そのためのＭＯＳトランジスタ９ｃをＮチャンネルとしており、回路的には図２の発振回路と同様である。同図（ｂ）は、発振停止時にＣＭＯＳインバータ２の入力端子の固定電位を電源電位ＶＤＤとするもので、そのためのＭＯＳトランジスタ９ｃをＰチャンネルとしており、発振停止信号Ｓ１のＨ／Ｌレベルと発振状態／停止状態の関係が逆になる点で異なるだけで、その他は（ａ）と同じである。
【００３７】
同図（ａ）では、発振停止信号Ｓ１がＬレベルで発振状態、Ｈレベルで停止状態になり、同図（ｂ）では、発振停止信号Ｓ１がＨレベルで発振状態、Ｌレベルで停止状態になる。
【００３８】
集積化発振回路を構成する場合に、水晶振動子１は外付けとし、その他の構成要素、すなわちＣＭＯＳインバータ２、コンデンサ３及び４、帰還抵抗５ｃ、ＭＯＳトランジスタ９ａ、インバータ９ｂ、ＭＯＳトランジスタ９ｃ、はすべて半導体基板に集積化される。帰還抵抗５は薄膜抵抗で、発振周波数に対応した抵抗値で高精度に形成される。
【００３９】
この集積化発振回路によると、上述の第２図に係る具体的な発振回路におけると同様の種々の効果を奏するとともに、半導体基板に外付けされる水晶振動子用の外部端子に外部からサージ電圧が印加された場合に、帰還抵抗５ｃ及びＣＭＯＳトランジスタ９ｃが、ＭＯＳトランジスタ９ｃの保護抵抗として機能しサージ電圧が減衰される。したがって、従来例の発振回路におけるように、プルダウンあるいはプルアップ用ＭＯＳトランジスタ９ｃにサージ電圧が直接印加されることがなく、耐圧を高める必要がないため、このＭＯＳトランジスタ９ｃのサイズを小さくすることができる。
【００４０】
【発明の効果】
本発明の請求項１記載の構成によれば、ＣＭＯＳインバータの入力端子には発振停止用のＭＯＳによる不安定なキャパシタ成分が付加されず、発振回路の諸常数の設定が簡単になるとともに、安定な周波数を発振することができる。また、従来オーバートーン周波数を発振させる場合に必要とされていた直流阻止用のコンデンサ及びに直流バイアス設定用の高抵抗値をもつＭＯＳトランジスタスイッチを必要とせず、発振回路を小さい面積で構成でき、回路接続も簡単にできる。
【００４１】
また、発振停止時にＣＭＯＳインバータの入力端が帰還抵抗を介して定電位点に接続されるため、帰還抵抗をＣＭＯＳインバータの入力端電位設定用のプルダウン抵抗あるいはプルアップ抵抗として共用でき、専用のプルダウン抵抗あるいはプルアップ抵抗を省くことができる。
【図面の簡単な説明】
【図１】本発明の原理を示す発振回路図であり、同図（ａ）はその全体回路図、同図（ｂ）は発振停止状態図、同図（ｃ）は発振状態図をそれぞれ示す図である。
【図２】本発明の一実施例に係る発振回路を示す図である。
【図３】本発明の他の実施例に係る集積化発振回路を示す図であり、同図（ａ）及び同図（ｂ）はそれぞれ、発振停止時にＣＭＯＳインバータ２の入力端子の固定電位を接地電位及び電源電位ＶＤＤとする図である。
【図４】従来の一般的な発振回路を示す図である。
【図５】従来のオーバートーン発振回路を示す図である。
【符号の説明】
１ 水晶振動子
２ ＣＭＯＳインバータ
３ コンデンサ
４ コンデンサ
５ａ 帰還抵抗としてのＣＭＯＳトランジスタ
５ｂ、５ｃ 帰還抵抗
６ 発振停止用のＭＯＳトランジスタ
７ 直流阻止用のコンデンサ
８ 直流バイアス設定用のＭＯＳトランジスタ
９ 切換スイッチ
９ａ ＭＯＳトランジスタ
９ｂ インバータ
９ｃ ＭＯＳトランジスタ
Claims (1)
- ＣＭＯＳインバータと、このＣＭＯＳインバータの入出力端子間に接続された圧電振動子と、前記ＣＭＯＳインバータの入力端子と第１定電位源との間に接続された第１コンデンサと、前記ＣＭＯＳインバータの出力端子と第１定電位源との間に接続された第２コンデンサと、前記ＣＭＯＳインバータの入力端子に一端が接続された帰還抵抗と、この帰還抵抗の他端を入力信号に応じて第２定電位源あるいは上記ＣＭＯＳインバータの出力端子のいずれかに接続を切り換えるスイッチとを備え、
前記帰還抵抗を前記ＣＭＯＳインバータの入力端子のプルダウン抵抗またはプルアップ抵抗として共用することを特徴とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36238797A JP3635519B2 (ja) | 1997-12-12 | 1997-12-12 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36238797A JP3635519B2 (ja) | 1997-12-12 | 1997-12-12 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11177342A JPH11177342A (ja) | 1999-07-02 |
| JP3635519B2 true JP3635519B2 (ja) | 2005-04-06 |
Family
ID=18476718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36238797A Expired - Fee Related JP3635519B2 (ja) | 1997-12-12 | 1997-12-12 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3635519B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4524326B2 (ja) * | 2008-05-13 | 2010-08-18 | 日本電波工業株式会社 | 水晶発振器 |
| JP4977220B2 (ja) * | 2010-02-23 | 2012-07-18 | 日本電波工業株式会社 | 基本波／オーバートーン水晶発振器 |
-
1997
- 1997-12-12 JP JP36238797A patent/JP3635519B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11177342A (ja) | 1999-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7183868B1 (en) | Triple inverter pierce oscillator circuit suitable for CMOS | |
| US6956443B2 (en) | Differential oscillator circuit including an electro-mechanical resonator | |
| US3979698A (en) | Crystal oscillator circuit | |
| US5545941A (en) | Crystal oscillator circuit | |
| WO2001086803A1 (en) | Oscillator circuit | |
| US6211744B1 (en) | Ring oscillator having an externally adjustable variable frequency | |
| US4048590A (en) | Integrated crystal oscillator circuit with few external components | |
| JP3635519B2 (ja) | 発振回路 | |
| KR20010021705A (ko) | 오실레이터를 포함한 집적 회로 | |
| CN111082802B (zh) | 晶振驱动电路 | |
| KR100296840B1 (ko) | 수정 발진 회로 및 수정 발진용 집적 회로 장치 | |
| US5982247A (en) | CR oscillating circuit | |
| JP4245309B2 (ja) | 発振回路 | |
| JP3155977B2 (ja) | 発振用集積回路および発振回路 | |
| US6515537B2 (en) | Integrated circuit current source with switched capacitor feedback | |
| JP2913375B2 (ja) | 圧電発振用集積回路および圧電発振回路 | |
| JP3708864B2 (ja) | 温度補償型入力回路及び温度補償型発振回路 | |
| JPS6049365B2 (ja) | 低消費電力水晶発振回路 | |
| JP3319901B2 (ja) | 圧電発振回路 | |
| JP2969419B2 (ja) | 発振用集積回路および発振回路 | |
| JPH0697732A (ja) | 発振回路 | |
| JP2789424B2 (ja) | 発振用集積回路および発振回路 | |
| JPS5936444B2 (ja) | 水晶発振回路 | |
| US20030184396A1 (en) | Low cost voltage controlled crystal oscillator (VCXO) | |
| JPH0279603A (ja) | 発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041221 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |